JP2004296701A

JP2004296701A - Epitaxial substrate, semiconductor device and method for growing crystal for nitride-based semiconductor

Info

Publication number: JP2004296701A
Application number: JP2003085945A
Authority: JP
Inventors: Michinobu Tsuda; 道信津田; Isamu Akasaki; 勇赤崎; Hiroshi Amano; 浩天野; Satoshi Kamiyama; 智上山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-03-26
Filing date: 2003-03-26
Publication date: 2004-10-21
Anticipated expiration: 2023-03-26
Also published as: JP4051311B2

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the warpage of an epitaxial substrate comprising a nitride-based semiconductor grown on a sapphire substrate. <P>SOLUTION: The sapphire substrate is subjected to heat treatment at a temperature of 1,500°C or more, preferably 1,200°C or more, followed by growing a nitride-based semiconductor layer through a low-temperature buffer layer. Thus, the rate of growth in the thickness direction of the nitride-based semiconductor is suppressed so that the entire surface of the sapphire substrate is covered with the thin nitride-based semiconductor layer. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、サファイア基板、および、サファイア基板上にＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物半導体を成長させたエピタキシャル基板およびそれを用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＡｌＮ、ＧａＮ、ＩｎＮ、あるいは、それらの混晶であるＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）などの３族窒化物系半導体は受発光素子や電子走行素子に用いることができる。窒化物系半導体は大型のバルク単結晶が成長できないため、一般的にはサファイアを基板に用いてヘテロエピタキシャル成長させている。エピタキシャル成長の方法としては、有機金属気相成長（ＭＯＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法、ハライド気相成長（ＨＶＰＥ）法などがあるが、実用化の面で最も一般的なのはＭＯＶＰＥ法である。
【０００３】
また、上記のような半導体素子を用いた半導体装置は、窒化物系半導体層を積層してなる半導体素子構造をサファイア基板の全面にエピタキシャル成長した後、所望のデバイス形状に加工して電極を形成している。禁制帯幅の広い窒化物系半導体材料は絶縁破壊電圧が高いという特性を有し、高電界下でも破壊することなく動作できることから、高出力通信用の半導体装置への応用が期待されている。例えば、特許文献１では、図８のような積層構造を用いてヘテロ接合による電界効果型トランジスタ（ＦＥＴ）を形成している。Ｃ面サファイア基板１上に、厚みが３０ｎｍの低温バッファ層８０を介して２μｍアンドープＧａＮ層８１を成長させ、その後、３０ｎｍのアンドープＡｌ_０．３Ｇａ_０．７Ｎ層８２、１０ｎｍのアンドープＧａＮ層８３、１０ｎｍのアンドープＡｌ_０．３Ｇａ_０．７Ｎ層スペーサ８４、１０ｎｍのｎ型Ａｌ_０．３Ｇａ_０．７Ｎ電子供給層８５、１５ｎｍの傾斜組成アンドープＡｌ_ｘＧａ_１−ｘＮ障壁層８６、６ｎｍのｎ型Ａｌ_０．０６Ｇａ_０．９４Ｎコンタクト層８７を順次積層してエピタキシャル基板８を得ている。そして、エピタキシャル基板８上にゲート電極８８、ソース電極８９、ドレイン電極９０をそれぞれ形成して、ＦＥＴが得られている。
【０００４】
サファイア基板上に、低温バッファ層を介して、膜厚２〜５μｍのＧａＮなどの窒化物系半導体層を堆積することは一般的であり、上記文献以外にも多数紹介されている。
【０００５】
また、ＦＥＴなどの電子走行素子は、トランジスタ特性が素子のサイズに依存することが知られ、いかに微細な加工を施すかが鍵である。近年、高精度のステッパーを用いたフォトリソグラフィー技術を用いて１／１００００ｍｍ以下のオーダーでの微細加工が可能となり、窒化物系半導体を用いた半導体装置にも用いられようとしている。
【０００６】
また、サファイア基板１の前処理として、通常は熱処理を行う。例えば、特許文献２では、２リットル／分の流量の水素を大気圧で供給しつつサファイア基板１の温度を１１００℃まで上げて１０分熱処理し、４００〜８００℃に降温して非晶質のＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）からなる低温バッファ層を１０〜５０ｎｍの厚みで堆積し、その後Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）からなるｎ型層、および発光層、ｐ型層をで順次積層することで発光ダイオード構造を形成している。この例では熱処理温度は１１００℃であったが、１２００℃未満というのが一般的である。
【０００７】
〔特許文献１〕特開平１０−３３５６３７号公報
〔特許文献２〕特許３１８４３４１号公報
【０００８】
【発明が解決しようとする課題】
サファイア基板上に窒化物系半導体層を積層する場合、その成長初期には一定の高さを持つ六角台形状のドメインが多数形成され、それがサファイア基板表面上を２次元的に広がって近隣のドメインとぶつかり合い、サファイア基板全面を覆うとステップフローモードに移り、厚み方向も含めた３次元的な成長となる。従って、平坦な窒化物系半導体層でサファイア基板全面を覆うには、３次元成長が開始するまでのドメインの高さに相当する膜厚が最低限必要であった。
【０００９】
ところが、通常、サファイア基板上に２〜５μｍのＧａＮ層を積層した後にヘテロ構造を形成して半導体素子を形成しており、その結果、サファイア基板と窒化物系半導体層の熱膨張係数の違いに起因して、成長温度から室温まで冷却された段階で、ウエハーが反っていた。そのため、フォトリソグラフィー技術による露光工程に投入することができず、微細加工が困難となっていた。従って、期待される特性を有する半導体装置を実現できなかった。一般には、高精度なステッパーに投入可能な基板サイズは４インチ以上であり、基板サイズが大きいほど反りが大きくなることからも、窒化物系半導体層の膜厚は小さいほど良い。そのため、窒化物系半導体層をエピタキシャル成長しても反りの小さい基板を得ることが課題となっており、膜厚の小さい窒化物系半導体層の形成方法が求められていた。
【００１０】
【課題を解決するための手段】
そこで、本発明は、サファイア基板を有し、かつ、サファイア基板の一方の主面上に、低温バッファ層を介してＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を積層してなる半導体装置を構成するためのエピタキシャル基板であって、上記窒化物系半導体層の膜厚が１．０μｍ以下であることを特徴とする。
【００１１】
【発明の実施の形態】
以下に、本発明の実施形態について説明する。
【００１２】
図１は、本発明のエピタキシャル基板２の製造方法を示す模式図であり、窒化物系半導体の成長初期を表している。サファイア基板１上に、低温バッファ層２１を介してＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）からなる窒化物系半導体層２２を成長したものであり、一定の高さを持つ六角台形状の窒化物系半導体層２２が存在している。
【００１３】
次に、本発明における窒化物系半導体の結晶成長方法について説明する。
【００１４】
まず、サファイア基板１の熱処理と窒化物系半導体２２の成長過程について説明する。ＭＯＶＰＥ法によりサファイア基板１上に窒化物系半導体２２を成長させる場合、サファイア基板１を熱処理することが必要である。しかし、その温度は一般的には、１１００℃程度であるが、その温度が窒化物半導体の成長に様々な影響を及ぼすことについては、広く認識されてはいない。
【００１５】
本発明者らによる研究によると、熱処理温度が９００℃未満では窒化物系半導体多結晶となり半導体装置の作製には適さないが、９００℃以上にすることで、平坦な窒化物系半導体層２２をエピタキシャル成長させることができる。
【００１６】
そして、本発明者らが鋭意研究を重ねた結果、熱処理温度９００℃以上における窒化物系半導体のエピタキシャル成長の初期過程について、熱処理温度がより高温なほど横方向成長が促進し、厚み方向の成長が抑えられることを見出した。図２は、熱処理温度が低い場合（９００℃以上の範囲で）の窒化物系半導体層２３の成長の初期過程の模式図であり、サファイア基板１上に低温バッファ層２１を介して窒化物系半導体層２３を成長している。低温バッファ層２１の堆積条件、および、窒化物系半導体層２２の成長条件が同一であっても、サファイア基板１の熱処理温度が低い場合、発生した窒化物系半導体層２３のドメインは横方向のレートが低く、厚み方向に大きなものとなる。一方、熱処理温度が高い場合は、図１のようになり、発生したドメインは横方向の成長レートが促進され、厚み方向には薄いものとなる。その結果、サファイア基板１の全面を被覆して３次元成長に移行するまでの時間が短く、窒化物系半導体層２２の膜厚を薄くすることができる。
【００１７】
図３は熱処理温度と窒化物系半導体層２２のドメインの膜厚の関係を示しており、サファイア基板１の熱処理温度の上昇とともに膜厚が減少していることが分かる。すなわち、サファイア基板１の全面を窒化物半導体層２２が覆ったところで成長を停止すれば、３次元成長による膜厚を増加することなく、図４のように、低温バッファ層２１を有し、膜厚の薄い平坦な窒化物系半導体層２４でサファイア基板１を覆ったエピタキシャル基板２得ることができる。反りの観点から、窒化物系半導体層２４の膜厚は１μｍ以下、好ましくは０．５μｍ以下とするのが良いため、サファイア基板の熱処理温度は１２００℃以上、好ましくは、１５００℃以上とすることが良い。
【００１８】
低温バッファ層２１との関わりなど、明確ではない部分も多いが、熱処理温度が高温になるとドメイン生成の核の密度が増加することが理由であると考えられる。また、９００℃未満の低温で熱処理を行った場合、窒化物系半導体層が多結晶となるが、これも核発生密度が余りにも低くなって、厚み方向に（０００１）軸を有するドメインが生じにくくなり、異なる方位のドメインが生じてしまっていると考えると、同様に説明ができる。
【００１９】
次に、窒化物系半導体層２４としてＧａＮを用い、ＧａＮ層２４の膜厚を変化させてエピタキシャル基板の反りを評価した結果を図５に示す。ここで、図５の縦軸には、反りの大きさを反映する曲率半径を用いたが、この値が大きいほど反りが小さいことを表す。一般に、基板の外径が大きい程、エピタキシャル基板の反りは大きくなるが、曲率半径は基板の外径によらず規定することができ、全ての基板外径において反りを曲率半径で測ることができる。図５によると曲率半径は、ＧａＮ層２４膜厚の減少に伴って増加しており、ＧａＮ層２４を薄く成長できることで反りの低減に効果が有ることが確認できる。また、図５は、サファイア基板１の外径がφ４インチ、厚みが０．５ｍｍのものを用いた場合の結果であるが、曲率半径の値は、サファイア基板１の厚みや外径によって大きく異なることとなることが容易に予想でき、必ずしも一致しない。
【００２０】
市場に広く流通しているサファイア基板の厚みは０．２ｍｍ以上であるが、エピタキシャル基板２の曲率半径を大きくするためにはサファイア基板１の厚みは大きい程良く、０．３ｍｍ以上であることが好ましい。一方、サファイア基板１は、厚みが大きいと価格が上がるので、１．５ｍｍ未満のものを使うことが製造上望ましい。
【００２１】
本発明を用いると、従来よりも薄い１μｍ以下の窒化物系半導体層２４を用いてエピタキシャル基板２を作製することができるので、曲率半径は少なくとも９ｍ以上とすることができる。さらに、上述のようにサファイア基板の厚みをより大きくすると曲率半径は大きくなり、図５によると、厚みが０．５ｍｍのサファイア基板１を用いると、５０ｍ以上とすることができる。さらに厚いサファイア基板１を用いたり、熱処理温度をより高くすることで、曲率半径は一層大きくできる。
【００２２】
ここで、サファイア基板１の熱処理は水素雰囲気中で行うのがよいが、雰囲気が異なる場合、熱処理温度はそれぞれ設定すれば良い。また、この熱処理においては、サファイア基板１全面において均一に処理されることが重要であり、均一性が失われると厚み方向の成長レートが異なってしまい、所定の成長時間ではサファイア基板１の全面を被覆できない問題が生じる。または、全面を被覆している場合でも窒化物系半導体層２４の膜厚の均一性を失わせることとなる。
【００２３】
なお、本発明で用いるサファイア基板１は、公知の結晶成長方法を用いて製造したものでよく、ＥＦＧ法やチョクラルスキー法など種々の方法が挙げられるが、そのいずれであっても良い。サファイア基板１の面方位もＣ面（０００１）、Ａ面（１１−２０）、Ｒ面（０１−１２）などの代表的な面には限定されないし、それらから若干傾斜させたものであってもよい。サファイア基板１の主面は、公知の加工方法によって仕上げられ、例えば、固定砥石による研削加工、スラリーを用いた機械研磨加工または化学機械研磨加工を順次行い、表面が平坦となっていれば良い。
【００２４】
次に、本発明の結晶成長方法を用いたエピタキシャル基板の製造方法について説明する。ここで、エピタキシャル基板とは、サファイア基板を有し、かつ、サファイア基板の一方の主面上に、低温バッファ層を介してＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を少なくとも一層積層してなるものを指している。半導体装置構造を後に積層するためのものでも良く、また、既に半導体装置を構成する多層膜を積層してあるものでも良い。
【００２５】
エピタキシャル基板の例として、図４に示すエピタキシャル基板２は、半導体装置構造を有しておらず、サファイア基板１上に低温バッファ層２１および、窒化物系半導体層２２を有している。
【００２６】
次に、このエピタキシャル基板２の製造方法について説明する。
【００２７】
まず、サファイア基板１をＭＯＶＰＥ装置内で例えば水素雰囲気中で熱処理する。温度は、上述のように、１２００℃以上、好ましくは１５００℃以上とするのが良い。熱処理は、所定温度に到達してから５分程度保持すれば十分であるが、その効果をより確実なものにするために、時間を延ばしても良い。加熱方法としては、抵抗加熱法、高周波誘導コイル加熱法など様々な方法があるがいずれを用いても良い。
【００２８】
その後、低温バッファ層２１の堆積温度まで温度を低下させて低温バッファ層２１を堆積した後、昇温してＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を成長させる。低温バッファ層２１の堆積温度と窒化物系半導体層２２の成長温度は、それぞれ、５００〜８００℃程度、８００〜１３００℃程度とするのが好ましい。低温バッファ層の厚さは、１０〜１００ｎｍ程度であるのがよい。窒化物系半導体層２４の膜厚は、サファイア基板１の熱処理温度によって異なるが、サファイア基板１全面が覆われる最小限の成長時間を設定することで決めることができ、１μｍ未満、好ましくは０．５μｍ未満とするのが良い。これにより従来は２〜５μｍ積層していた窒化物系半導体層２４の膜厚を薄くしたエピタキシャル基板２を得ることができる。
【００２９】
次に、本発明の別の実施形態として、エピタキシャル基板が半導体装置構造を有する場合および、そのエピタキシャル基板を用いた半導体装置について説明する。
【００３０】
まず、半導体装置の製造方法を、半導体装置を構成する半導体素子として、電界効果型トランジスタ（ＦＥＴ）を作製する場合を例にとって説明する。
【００３１】
図６に示すように、図４のエピタキシャル基板２上に、アンドープのＧａＮ層５１を成長させ、引き続き、アンドープのＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ層５２（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）、〜５×１０^１８ｃｍ^−３のキャリア密度のＳｉドープＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ層５３を順次積層する。ここで、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ層５２、および、５３の禁制帯幅は、ＧａＮ層５１より大きなものとし、また、それぞれ１０〜２０ｎｍ程度の膜厚とすることで２次元電子ガスを利用したヘテロ構造のＦＥＴ構造となり、ＦＥＴ構造を有するエピタキシャル基板６を得ることができる。
【００３２】
次に、このエピタキシャル基板６に対し、高精度のステッパーを用いたフォトリソグラフィー技術を駆使して微細加工を行う。この微細加工には、反応性イオンエッチングによる形状加工（図示せず）、および、真空蒸着法、電子線蒸着法による電極形成がある。図７に示すように、ゲート電極７１、ソース電極７２、ドレイン電極７３を１００００分の１ｍｍ以下の精度で配置することで、窒化物系半導体の物性を最大限に生かし得るＦＥＴ７となる。これは、曲率半径の大きいエピタキシャル基板６が製造できたので、高精度のステッパーに投入することができたことにより実現可能となった。
【００３３】
以上、半導体装置としてＦＥＴを一例に説明したが、これが本発明の実施を限定するものではなく、窒化物半導体層２４の膜厚を薄くすることで微細加工できるようにしたエピタキシャル基板、ならびに、それを用いた半導体装置であれば良い。従って、リセス構造ゲートを作製するなど、他の構造のＦＥＴやその他の電子走行素子であっても良く、また、発光ダイオード、レーザーダイオードや光検知器などの受発光素子であっても良い。
【００３４】
【実施例】
（第１の実施例）
図４を用いて、本発明の実施例について説明する。
【００３５】
まず、基板外径がφ４インチ、厚みが０．５ｍｍのＣ面サファイア基板１をＭＯＶＰＥ装置の反応炉に挿入し、一方の主面を水素雰囲気中で熱処理した。熱処理は１６００℃で５分間行った。引き続き、５５０℃に降温してＧａＮからなる低温バッファ層２１を２０ｎｍ堆積し、１１００℃まで昇温して低温バッファ層２１を結晶化した。次に、１１００℃においてＧａＮ層２４を０．４μｍ堆積した。このようにして、エピタキシャル基板２を得た。原料としては、トリメチルガリウム（ＴＭＧ）とアンモニアを、キャリアガスとして水素を用いた。なお、熱処理を１６００℃の高温で行ったので、従来よりも薄い膜厚で平坦なＧａＮ層２４を得た。得られたエピタキシャル基板２の曲率半径を測定したところ９０ｍであった。比較として、膜厚が３μｍのＧａＮ層を成長させたエピタキシャル基板の曲率半径は１９ｍであったことから、曲率半径の向上に大きな効果があった。
【００３６】
（第２の実施例）
ＦＥＴからなる半導体装置構造を有するエピタキシャル基板を作製した。
【００３７】
まず、図４に示すエピタキシャル基板２を用いた。ここで、エピタキシャル基板２は、外径φ４インチ、厚みが０．５ｍｍのサファイア基板１上にＡｌＮからなる低温バッファ層２１を介してエピタキシャル成長させた０．４μｍのＧａＮ層２２を有し、基板の曲率半径が９０ｍのものである。
【００３８】
まず、ＭＯＶＰＥ法によって図６に示すように、エピタキシャル基板２のＧａＮ層２４上に１１００℃で膜厚３０ｎｍのＧａＮ層６１を再成長させ、続いてアンドープＡｌ_０．２Ｇａ_０．８Ｎ層６２を１０ｎｍ、ＳｉドープＡｌ_０．２Ｇａ_０．８Ｎ層６３（キャリア密度５×１０^１８ｃｍ^−３）を２０ｎｍ積層し、ＦＥＴ構造を有するエピタキシャル基板６を得た。ここで、エピタキシャル基板６の窒化物系半導体層の積層構造の膜厚は合計で０．４６μｍである。
【００３９】
エピタキシャル基板６の曲率半径は、エピタキシャル基板２に比べて大差がなかったが、これは、ＡｌＧａＮ層の積層構造はＧａＮ層２４に比べて薄いため、反りに影響を及ぼしにくいからであると考えられる。
【００４０】
なお、原料としては、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、ＮＨ_３を、キャリアガスとしては水素を用いた。
【００４１】
（第３の実施例）
半導体装置として、窒化物系半導体からなるＦＥＴを作製した。
【００４２】
図６に示すエピタキシャル基板６を高精度のステッパーに投入し、フォトリソグラフィー技術およびエッチングによって形状加工を行い、その後、電子線蒸着法により、図７に示すようにＴｉ／Ａｌからなるソース電極７２、ドレイン電極７３、および、Ｎｉ／Ａｕからなるゲート電極を作製した。エピタキシャル基板６の曲率半径が大きいことからステッパーによって高精度の加工が可能であり、ゲート長は５０ｎｍとすることができた。このようにして得られたＦＥＴ７は、相互コンダクタンスも大きく、良好なトランジスタ特性を有していた。
【００４３】
【発明の効果】
窒化物系半導体からなるエピタキシャル基板、および、半導体装置の製造工程において、サファイア基板の熱処理温度を１２００℃以上とすることで、薄い窒化物系半導体層によりサファイア基板全面を被覆することを可能とした。サファイアと窒化物系半導体の線膨張係数差による反りを抑制することで、高性能なステッパーへの投入を可能とし、半導体装置の微細加工が可能となった。
【図面の簡単な説明】
【図１】本発明のエピタキシャル基板の製造方法を説明する断面図である。
【図２】本発明のエピタキシャル基板の製造方法を説明する断面図である。
【図３】本発明のエピタキシャル基板の製造方法を説明する図である。
【図４】本発明のエピタキシャル基板の断面図である。
【図５】本発明のエピタキシャル基板の製造方法を説明する図である。
【図６】本発明の実施例を説明する断面図である。
【図７】本発明の実施例を説明する断面図である。
【図８】従来のエピタキシャル基板を説明する断面図である。
【符号の説明】
１サファイア基板
２１低温バッファ層
２２窒化物系半導体層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention, a sapphire substrate, _{_{_{and, Al x Ga y In 1-}}} x-y N (0 ≦ x, y, x + y ≦ 1) epitaxial substrate to grow the nitride semiconductor represented by and it on a sapphire substrate And a method of manufacturing a semiconductor device using the same.
[0002]
[Prior art]
AlN, GaN, InN, _{_{_{or, Al x Ga y In 1-}}} x-y N (0 ≦ x, y, x + y ≦ 1) 3 group nitride-based semiconductor optical element and electronic, such as a mixed crystal thereof It can be used for a traveling element. Since a nitride-based semiconductor cannot grow a large bulk single crystal, heteroepitaxial growth is generally performed using sapphire as a substrate. Epitaxial growth methods include metal organic vapor phase epitaxy (MOVPE), molecular beam epitaxy (MBE), and halide vapor phase epitaxy (HVPE), and the most common practical application is MOVPE. .
[0003]
Further, in a semiconductor device using a semiconductor element as described above, a semiconductor element structure formed by stacking nitride-based semiconductor layers is epitaxially grown on the entire surface of a sapphire substrate, and then processed into a desired device shape to form an electrode. ing. A nitride-based semiconductor material having a wide forbidden band has a characteristic of a high dielectric breakdown voltage, and can operate without breaking even under a high electric field. Therefore, application to a semiconductor device for high-power communication is expected. For example, in Patent Document 1, a field-effect transistor (FET) based on a heterojunction is formed using a stacked structure as shown in FIG. On the C-plane sapphire substrate 1, a 2 μm undoped GaN layer 81 is grown via a low-temperature buffer layer 80 having a thickness of 30 nm, and thereafter, an undoped Al _0.3 Ga _0.7 N layer 82 of 30 nm and an undoped GaN layer of 10 nm 83, 10 nm undoped Al _0.3 Ga _0.7 N layer spacer 84, 10 nm n-type Al _0.3 Ga _0.7 N electron supply layer 85, 15 nm graded composition undoped Al _x Ga _1-x N barrier layer An epitaxial substrate 8 is obtained by sequentially laminating n-type Al _0.06 Ga _0.94 N contact layers 87 of 86 and 6 nm. Then, a gate electrode 88, a source electrode 89, and a drain electrode 90 are respectively formed on the epitaxial substrate 8 to obtain an FET.
[0004]
It is common to deposit a nitride-based semiconductor layer such as GaN with a thickness of 2 to 5 μm on a sapphire substrate via a low-temperature buffer layer, and many have been introduced in addition to the above literature.
[0005]
Also, it is known that the transistor characteristics of an electron transit element such as an FET depend on the size of the element, and the key is how fine processing is performed. In recent years, fine processing on the order of 1/10000 mm or less has become possible by using photolithography technology using a high-precision stepper, and it is about to be used for a semiconductor device using a nitride-based semiconductor.
[0006]
In addition, heat treatment is usually performed as a pretreatment of the sapphire substrate 1. For example, in Patent Literature 2, the temperature of the sapphire substrate 1 is increased to 1100 ° C. while supplying hydrogen at a flow rate of 2 liter / min at atmospheric pressure, and heat treatment is performed for 10 minutes. _{_{_{Al x Ga y in 1-x}}} -y N (0 ≦ x, y, x + y ≦ 1) a low-temperature buffer layer composed of deposited to a thickness of 10 to 50 nm, then _{_{_{Al x Ga y in 1-x}}} -y N ( The light emitting diode structure is formed by sequentially laminating an n-type layer composed of 0 ≦ x, y, x + y ≦ 1), a light-emitting layer, and a p-type layer. In this example, the heat treatment temperature was 1100 ° C., but generally less than 1200 ° C.
[0007]
[Patent Document 1] JP-A-10-335637 [Patent Document 2] Patent 3184341
[Problems to be solved by the invention]
When a nitride-based semiconductor layer is laminated on a sapphire substrate, a large number of hexagonal trapezoidal domains having a certain height are formed in the initial stage of the growth, and the two-dimensional domains spread two-dimensionally on the surface of the sapphire substrate to form neighboring domains. When it collides with the domain and covers the entire surface of the sapphire substrate, the mode shifts to the step flow mode, and the growth becomes three-dimensional including the thickness direction. Therefore, in order to cover the entire surface of the sapphire substrate with the flat nitride-based semiconductor layer, a film thickness corresponding to the height of the domain until the three-dimensional growth starts is required at a minimum.
[0009]
However, usually, a GaN layer of 2 to 5 μm is stacked on a sapphire substrate, and then a heterostructure is formed to form a semiconductor element. As a result, the difference in the thermal expansion coefficient between the sapphire substrate and the nitride-based semiconductor layer is reduced. Due to this, the wafer was warped at the stage of cooling from the growth temperature to room temperature. For this reason, it cannot be applied to the exposure process by the photolithography technology, and fine processing has been difficult. Therefore, a semiconductor device having expected characteristics cannot be realized. In general, the substrate size that can be put into a high-precision stepper is 4 inches or more, and the larger the substrate size, the greater the warpage. Therefore, the smaller the thickness of the nitride-based semiconductor layer, the better. Therefore, it has been a problem to obtain a substrate having a small warp even when the nitride-based semiconductor layer is epitaxially grown, and a method for forming a nitride-based semiconductor layer having a small thickness has been demanded.
[0010]
[Means for Solving the Problems]
Accordingly, the present invention has a sapphire substrate and, on one main surface of the sapphire _{_{_{substrate, Al x Ga y In 1-}}} x-y N (0 ≦ x through the low-temperature buffer layer, y, x + y ≦ An epitaxial substrate for forming a semiconductor device formed by laminating the nitride-based semiconductor layers represented by 1), wherein the nitride-based semiconductor layer has a thickness of 1.0 μm or less. .
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described.
[0012]
FIG. 1 is a schematic view showing a method for manufacturing an epitaxial substrate 2 according to the present invention, and shows an initial stage of growth of a nitride-based semiconductor. On the sapphire substrate 1 is obtained by growing the _{_{_{Al x Ga y In 1-x}}} -y N (0 ≦ x, y, x + y ≦ 1) nitride semiconductor layer 22 made through the low-temperature buffer layer 21, A hexagonal trapezoidal nitride-based semiconductor layer 22 having a certain height is present.
[0013]
Next, a method for growing a nitride-based semiconductor crystal according to the present invention will be described.
[0014]
First, the heat treatment of the sapphire substrate 1 and the growth process of the nitride-based semiconductor 22 will be described. When growing the nitride-based semiconductor 22 on the sapphire substrate 1 by the MOVPE method, it is necessary to heat-treat the sapphire substrate 1. However, the temperature is generally about 1100 ° C., but it is not widely recognized that the temperature has various effects on the growth of the nitride semiconductor.
[0015]
According to a study by the present inventors, when the heat treatment temperature is lower than 900 ° C., a nitride-based semiconductor polycrystal is formed, which is not suitable for manufacturing a semiconductor device. It can be epitaxially grown.
[0016]
As a result of intensive studies conducted by the present inventors, in the initial process of epitaxial growth of a nitride-based semiconductor at a heat treatment temperature of 900 ° C. or more, the higher the heat treatment temperature, the more the lateral growth is promoted, and the growth in the thickness direction is accelerated. I found that it could be suppressed. FIG. 2 is a schematic diagram of an initial stage of the growth of the nitride-based semiconductor layer 23 when the heat treatment temperature is low (in the range of 900 ° C. or higher), and the nitride-based semiconductor layer 23 is formed on the sapphire substrate 1 via the low-temperature buffer layer 21. The semiconductor layer 23 is grown. Even if the deposition conditions for the low-temperature buffer layer 21 and the growth conditions for the nitride-based semiconductor layer 22 are the same, when the heat treatment temperature of the sapphire substrate 1 is low, the domain of the generated nitride-based semiconductor layer 23 is in the horizontal direction. The rate is low and becomes large in the thickness direction. On the other hand, when the heat treatment temperature is high, the result is as shown in FIG. 1, and the generated domain is promoted in the lateral growth rate and becomes thin in the thickness direction. As a result, the time required to cover the entire surface of the sapphire substrate 1 and shift to three-dimensional growth is short, and the thickness of the nitride-based semiconductor layer 22 can be reduced.
[0017]
FIG. 3 shows the relationship between the heat treatment temperature and the film thickness of the domain of the nitride-based semiconductor layer 22, and it can be seen that the film thickness decreases as the heat treatment temperature of the sapphire substrate 1 increases. That is, if the growth is stopped when the nitride semiconductor layer 22 covers the entire surface of the sapphire substrate 1, the low-temperature buffer layer 21 is provided as shown in FIG. The epitaxial substrate 2 in which the sapphire substrate 1 is covered with the thin and flat nitride-based semiconductor layer 24 can be obtained. From the viewpoint of warpage, the thickness of the nitride-based semiconductor layer 24 is preferably 1 μm or less, preferably 0.5 μm or less. Therefore, the heat treatment temperature of the sapphire substrate is 1200 ° C. or more, preferably 1500 ° C. or more. Is good.
[0018]
Although there are many unclear portions such as the relationship with the low-temperature buffer layer 21, it is considered that the reason is that the density of the domain generation nuclei increases when the heat treatment temperature increases. Further, when heat treatment is performed at a low temperature of less than 900 ° C., the nitride-based semiconductor layer becomes polycrystalline, but the nucleation density is too low, and a domain having a (0001) axis in the thickness direction is generated. If it is considered that the domain becomes difficult and a domain of a different azimuth is generated, the same explanation can be given.
[0019]
Next, FIG. 5 shows the result of evaluating the warpage of the epitaxial substrate by using GaN as the nitride-based semiconductor layer 24 and changing the thickness of the GaN layer 24. Here, the radius of curvature reflecting the magnitude of the warp is used for the vertical axis in FIG. 5, and the larger the value, the smaller the warp. In general, as the outer diameter of the substrate is larger, the warp of the epitaxial substrate is larger, but the radius of curvature can be defined regardless of the outer diameter of the substrate, and the warp can be measured by the radius of curvature at all outer diameters of the substrate. . According to FIG. 5, the radius of curvature increases as the thickness of the GaN layer 24 decreases, and it can be confirmed that the growth of the GaN layer 24 thinly has an effect of reducing the warpage. FIG. 5 shows the results when a sapphire substrate 1 having an outer diameter of φ4 inches and a thickness of 0.5 mm is used. Can easily be expected and do not always agree.
[0020]
The thickness of the sapphire substrate widely distributed in the market is 0.2 mm or more, but in order to increase the radius of curvature of the epitaxial substrate 2, the thickness of the sapphire substrate 1 is preferably as large as 0.3 mm or more. preferable. On the other hand, if the sapphire substrate 1 has a large thickness, the price increases. Therefore, it is desirable to use a sapphire substrate 1 having a thickness of less than 1.5 mm in manufacturing.
[0021]
When the present invention is used, the epitaxial substrate 2 can be manufactured using the nitride-based semiconductor layer 24 of 1 μm or less, which is thinner than the conventional one, so that the radius of curvature can be at least 9 m or more. Further, as described above, when the thickness of the sapphire substrate is increased, the radius of curvature increases. According to FIG. 5, when the sapphire substrate 1 having a thickness of 0.5 mm is used, the radius of curvature can be increased to 50 m or more. The radius of curvature can be further increased by using a thicker sapphire substrate 1 or increasing the heat treatment temperature.
[0022]
Here, the heat treatment of the sapphire substrate 1 is preferably performed in a hydrogen atmosphere, but when the atmosphere is different, the heat treatment temperature may be set. In this heat treatment, it is important that the entire surface of the sapphire substrate 1 is uniformly processed. If the uniformity is lost, the growth rate in the thickness direction will be different. The problem that coating cannot be performed occurs. Alternatively, even when the entire surface is covered, the uniformity of the thickness of the nitride-based semiconductor layer 24 is lost.
[0023]
The sapphire substrate 1 used in the present invention may be manufactured using a known crystal growth method, and various methods such as an EFG method and a Czochralski method may be used, and any of them may be used. The plane orientation of the sapphire substrate 1 is not limited to typical planes such as the C plane (0001), the A plane (11-20), and the R plane (01-12), and is slightly inclined from them. Is also good. The main surface of the sapphire substrate 1 is finished by a known processing method. For example, grinding processing using a fixed grindstone, mechanical polishing processing using slurry, or chemical mechanical polishing processing may be sequentially performed, and the surface may be flat.
[0024]
Next, a method for manufacturing an epitaxial substrate using the crystal growth method of the present invention will be described. Here, the epitaxial substrate has a sapphire substrate and, on one main surface of the sapphire _{_{_{substrate, Al x Ga y In 1-}}} x-y N (0 ≦ x through the low-temperature buffer layer, y, x + y ≦ 1) indicates at least one layer of a nitride-based semiconductor layer. It may be for laminating a semiconductor device structure later, or may be for laminating a multilayer film constituting a semiconductor device.
[0025]
As an example of the epitaxial substrate, the epitaxial substrate 2 shown in FIG. 4 does not have a semiconductor device structure, but has a low-temperature buffer layer 21 and a nitride-based semiconductor layer 22 on a sapphire substrate 1.
[0026]
Next, a method for manufacturing the epitaxial substrate 2 will be described.
[0027]
First, the sapphire substrate 1 is heat-treated in a MOVPE apparatus, for example, in a hydrogen atmosphere. As described above, the temperature is 1200 ° C. or higher, preferably 1500 ° C. or higher. It is sufficient for the heat treatment to be maintained for about 5 minutes after reaching the predetermined temperature, but the time may be extended in order to further ensure the effect. As a heating method, there are various methods such as a resistance heating method and a high-frequency induction coil heating method, and any of them may be used.
[0028]
Then, after depositing a low-temperature buffer layer 21 by lowering the temperature to the deposition temperature of the low-temperature buffer layer 21, heated to _{_{_{Al x Ga y In 1-x}}} -y N (0 ≦ x, 0 ≦ y, x + y ≦ A nitride-based semiconductor layer represented by 1) is grown. The deposition temperature of the low-temperature buffer layer 21 and the growth temperature of the nitride-based semiconductor layer 22 are preferably about 500 to 800 ° C. and about 800 to 1300 ° C., respectively. The thickness of the low-temperature buffer layer is preferably about 10 to 100 nm. The thickness of the nitride-based semiconductor layer 24 depends on the heat treatment temperature of the sapphire substrate 1, but can be determined by setting a minimum growth time for covering the entire surface of the sapphire substrate 1, and is less than 1 μm, preferably less than 0.1 μm. The thickness is preferably less than 5 μm. This makes it possible to obtain the epitaxial substrate 2 in which the nitride-based semiconductor layer 24, which has been conventionally stacked in a thickness of 2 to 5 μm, has a reduced thickness.
[0029]
Next, as another embodiment of the present invention, a case where the epitaxial substrate has a semiconductor device structure and a semiconductor device using the epitaxial substrate will be described.
[0030]
First, a method for manufacturing a semiconductor device will be described with reference to an example in which a field-effect transistor (FET) is manufactured as a semiconductor element included in the semiconductor device.
[0031]
As shown in FIG. 6, on the epitaxial substrate 2 in FIG. 4, to grow an undoped GaN layer 51, subsequently, an undoped _{_{_{Al x Ga y In 1-x}}} -y N layer 52 (0 ≦ x, 0 ≦ y , x + y ≦ 1), sequentially stacked Si-doped _{_{_{Al x Ga y in 1-x}}} -y N layer 53 of the carrier density of ~5 × ¹⁰ 18 ^{cm -3.} _{_{_{Here, Al x Ga y In 1-}}} x-y N layer 52, and forbidden band width of 53, and larger than the GaN layer 51, also two-dimensionally and a film thickness of approximately 10~20nm respectively An FET structure having a hetero structure using an electron gas is obtained, and the epitaxial substrate 6 having the FET structure can be obtained.
[0032]
Next, fine processing is performed on the epitaxial substrate 6 by making full use of photolithography technology using a high-precision stepper. The fine processing includes shape processing (not shown) by reactive ion etching, and electrode formation by vacuum evaporation and electron beam evaporation. As shown in FIG. 7, by arranging the gate electrode 71, the source electrode 72, and the drain electrode 73 with an accuracy of 1/10000 mm or less, the FET 7 can make full use of the properties of the nitride-based semiconductor. This became feasible because the epitaxial substrate 6 having a large radius of curvature could be manufactured and could be put into a high-precision stepper.
[0033]
As described above, the FET has been described as an example of the semiconductor device, but this does not limit the embodiment of the present invention, and an epitaxial substrate capable of performing fine processing by reducing the thickness of the nitride semiconductor layer 24, and Any device may be used as long as it uses a semiconductor. Therefore, an FET or another electron transit element having another structure such as manufacturing a recess structure gate may be used, or a light emitting / receiving element such as a light emitting diode, a laser diode, or a photodetector may be used.
[0034]
【Example】
(First embodiment)
An embodiment of the present invention will be described with reference to FIG.
[0035]
First, a C-plane sapphire substrate 1 having a substrate outer diameter of 4 inches and a thickness of 0.5 mm was inserted into a reactor of a MOVPE apparatus, and one main surface was heat-treated in a hydrogen atmosphere. The heat treatment was performed at 1600 ° C. for 5 minutes. Subsequently, the temperature was lowered to 550 ° C. to deposit a low-temperature buffer layer 21 made of GaN with a thickness of 20 nm, and the temperature was raised to 1100 ° C. to crystallize the low-temperature buffer layer 21. Next, a 0.4 μm GaN layer 24 was deposited at 1100 ° C. Thus, an epitaxial substrate 2 was obtained. As raw materials, trimethylgallium (TMG) and ammonia were used, and hydrogen was used as a carrier gas. In addition, since the heat treatment was performed at a high temperature of 1600 ° C., a flat GaN layer 24 having a smaller thickness than the conventional one was obtained. When the radius of curvature of the obtained epitaxial substrate 2 was measured, it was 90 m. As a comparison, the radius of curvature of the epitaxial substrate on which the GaN layer having a thickness of 3 μm was grown was 19 m, which was a significant effect in improving the radius of curvature.
[0036]
(Second embodiment)
An epitaxial substrate having a semiconductor device structure composed of an FET was manufactured.
[0037]
First, the epitaxial substrate 2 shown in FIG. 4 was used. Here, the epitaxial substrate 2 has a 0.4 μm GaN layer 22 epitaxially grown on a sapphire substrate 1 having an outer diameter of φ4 inches and a thickness of 0.5 mm via a low-temperature buffer layer 21 made of AlN. The radius of curvature is 90 m.
[0038]
First, as shown in FIG. 6, a GaN layer 61 having a thickness of 30 nm is grown on the GaN layer 24 of the epitaxial substrate 2 at 1100 ° C. by MOVPE, and then an undoped Al _0.2 Ga _0.8 N layer 62 is formed. And an Si-doped Al _0.2 Ga _0.8 N layer 63 (carrier density: 5 × 10 ¹⁸ cm ⁻³ ) having a thickness of 20 nm was laminated to obtain an epitaxial substrate 6 having an FET structure. Here, the total thickness of the stacked structure of the nitride-based semiconductor layers of the epitaxial substrate 6 is 0.46 μm.
[0039]
The radius of curvature of the epitaxial substrate 6 was not much different from that of the epitaxial substrate 2, which is considered to be because the laminated structure of the AlGaN layer is thinner than the GaN layer 24 and therefore does not easily affect the warpage. .
[0040]
Note that TMG, trimethylaluminum (TMA), and NH ₃ were used as raw materials, and hydrogen was used as a carrier gas.
[0041]
(Third embodiment)
An FET made of a nitride-based semiconductor was manufactured as a semiconductor device.
[0042]
The epitaxial substrate 6 shown in FIG. 6 is put into a high-precision stepper, subjected to shape processing by photolithography and etching, and thereafter, by electron beam evaporation, as shown in FIG. A drain electrode 73 and a gate electrode made of Ni / Au were produced. Since the radius of curvature of the epitaxial substrate 6 was large, high-precision processing was possible with a stepper, and the gate length could be set to 50 nm. The FET 7 thus obtained had a large transconductance and had good transistor characteristics.
[0043]
【The invention's effect】
In the manufacturing process of an epitaxial substrate made of a nitride-based semiconductor and a semiconductor device, by setting the heat treatment temperature of the sapphire substrate to 1200 ° C. or higher, it is possible to cover the entire sapphire substrate with a thin nitride-based semiconductor layer. . By suppressing warpage due to a difference in linear expansion coefficient between sapphire and a nitride-based semiconductor, it is possible to introduce the device into a high-performance stepper, thereby enabling fine processing of a semiconductor device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a method for manufacturing an epitaxial substrate according to the present invention.
FIG. 2 is a cross-sectional view illustrating a method for manufacturing an epitaxial substrate according to the present invention.
FIG. 3 is a diagram illustrating a method of manufacturing an epitaxial substrate according to the present invention.
FIG. 4 is a cross-sectional view of the epitaxial substrate of the present invention.
FIG. 5 is a diagram illustrating a method of manufacturing an epitaxial substrate according to the present invention.
FIG. 6 is a sectional view illustrating an embodiment of the present invention.
FIG. 7 is a sectional view illustrating an embodiment of the present invention.
FIG. 8 is a cross-sectional view illustrating a conventional epitaxial substrate.
[Explanation of symbols]
1 Sapphire substrate 21 Low temperature buffer layer 22 Nitride based semiconductor layer

Claims

サファイア基板を有し、かつ、サファイア基板の一方の主面上に、低温バッファ層を介してＡｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎ（０≦ｘ，ｙ、ｘ＋ｙ≦１）で表される窒化物系半導体層を積層してなる半導体装置を構成するためのエピタキシャル基板であって、上記窒化物系半導体層の膜厚が１．０μｍ以下であることを特徴とするエピタキシャル基板。It has a sapphire substrate and, on one main surface of sapphire substrate, represented by via a low-temperature buffer layer _{_{_{Al x Ga y In 1-x}}} -y N (0 ≦ x, y, x + y ≦ 1) An epitaxial substrate for forming a semiconductor device comprising a stack of nitride-based semiconductor layers, wherein the nitride-based semiconductor layer has a thickness of 1.0 μm or less.

上記窒化物系半導体層の膜厚が０．５μｍ以下であることを特徴とする請求項１記載のエピタキシャル基板。2. The epitaxial substrate according to claim 1, wherein said nitride semiconductor layer has a thickness of 0.5 [mu] m or less.

厚みが０．３ｍｍ以上１．５ｍｍ未満のサファイア基板を用いることを特徴とする請求項１または２に記載のエピタキシャル基板。3. The epitaxial substrate according to claim 1, wherein a sapphire substrate having a thickness of 0.3 mm or more and less than 1.5 mm is used.

曲率半径が９ｍ以上であることを特徴とする請求項３に記載のエピタキシャル基板。4. The epitaxial substrate according to claim 3, wherein a radius of curvature is 9 m or more.

請求項１〜４のいずれかに記載のエピタキシャル基板を用いた半導体装置。A semiconductor device using the epitaxial substrate according to claim 1.

サファイア基板の熱処理と低温バッファ層の堆積と窒化物系半導体層の成長を順次行う窒化物系半導体の結晶成長法において、上記熱処理温度を１２００℃以上で行うことを特徴とする窒化物系半導体の結晶成長方法。In a nitride semiconductor crystal growth method for sequentially performing heat treatment of a sapphire substrate, deposition of a low-temperature buffer layer, and growth of a nitride semiconductor layer, the heat treatment is performed at a temperature of 1200 ° C. or higher. Crystal growth method.

有機金属気相成長法を用いることを特徴とする請求項６に記載の窒化物系半導体の結晶成長方法。7. The method for growing a nitride-based semiconductor crystal according to claim 6, wherein a metal organic chemical vapor deposition method is used.

上記熱処理を水素雰囲気中で行うことを特徴とする請求項６または７に記載の窒化物系半導体の結晶成長方法。8. The method according to claim 6, wherein the heat treatment is performed in a hydrogen atmosphere.