JP2023536041A - パッケージング基板及びそれを備える半導体装置 - Google Patents

パッケージング基板及びそれを備える半導体装置 Download PDF

Info

Publication number
JP2023536041A
JP2023536041A JP2022572386A JP2022572386A JP2023536041A JP 2023536041 A JP2023536041 A JP 2023536041A JP 2022572386 A JP2022572386 A JP 2022572386A JP 2022572386 A JP2022572386 A JP 2022572386A JP 2023536041 A JP2023536041 A JP 2023536041A
Authority
JP
Japan
Prior art keywords
cavity
frame
layer
glass substrate
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022572386A
Other languages
English (en)
Inventor
ノ、ヨンホ
キム、ジンチョル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Absolics Inc
Original Assignee
Absolics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Absolics Inc filed Critical Absolics Inc
Publication of JP2023536041A publication Critical patent/JP2023536041A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明は、第１面及び前記第１面の対向面である第２面を含むガラス基板と、前記ガラス基板の内部に形成された空間を有するキャビティ部と、前記空間を複数の領域に分割するキャビティフレームと、前記キャビティ部の少なくとも一部に含まれるキャビティ素子とを備え、前記キャビティフレームは、一面から他面方向に貫通されるフレーム貫通孔を含む、ことを特徴とするパッケージング基板を提供する。

Description

本発明は、複数の空間に分割し、貫通孔が形成されたキャビティフレームを有するパッケージング基板及びこれを含む半導体装置に関するものである。
電子部品を製作するにおいて、半導体ウエハに回路を具現することを前工程（ＦＥ：Ｆｒｏｎｔ－Ｅｎｄ）と言い、ウエハを実際の製品で使用可能な状態に組み立てることを後工程（ＢＥ：Ｂａｃｋ－Ｅｎｄ）と言い、この後工程にパッケージング工程が含まれる。
近年、電子製品の急速な発展を可能にした半導体産業の４つの核心技術としては、半導体技術、半導体パッケージング技術、製造工程技術、ソフトウェア技術がある。半導体技術はマイクロ以下ナノ単位の線幅、千万以上のセル（Ｃｅｌｌ）、高速動作、多くの熱放出など多様な形態に発展しているが、相対的にこれを完璧にパッケージングする技術がサポートされていない。そこで、半導体の電気的性能は、半導体技術自体の性能よりは、パッケージング技術及びこれによる電気的接続によって決定される場合もある。
パッケージング基板の材料としては、セラミック又は樹脂が適用される。セラミック基板の場合、抵抗値が高いか誘電率が高く、高性能高周波の半導体素子を搭載することは容易ではない。樹脂基板の場合、相対的に高性能高周波の半導体素子を搭載することはできるが、導電線のピッチ縮小に明確な限界がある。
近年、ハイエンド用パッケージング基板としてシリコンやガラスを適用した研究が進行中である。シリコンやガラス基板に貫通孔を形成し、導電性物質をこの貫通孔に適用することで、素子とメインボードとの間に導電線長が短くなり、良好な電気的特徴を有することができる。
しかし、このようなガラス基板の小型化製造工程において、原板の反り問題、破損又は不良が発生するおそれが高く、このような問題と熱放出効率を改善する解決策が求められている。
上述の背景技術は、発明者が実施例の導出のために保有していたか、導出過程で習得した技術情報であり、必ずしも本発明の出願前に一般公衆に公開された公知技術とは限らない。
関連先行技術として、特許文献１に開示された「多層基板及び多層基板の製造方法」などがある。
韓国特許公開公報１０－２０１５－００８３２７８
本発明は、上記の問題を解決するためものものであり、放熱性能が改善され、機械的及び電気的特性が向上されたキャビティ構造を備えるパッケージング基板を提供することを目的としている。
本発明の実施例は、第１面及び前記第１面の対向面である第２面を含むガラス基板と、前記ガラス基板の内部に形成された空間を有するキャビティ部と、前記空間を複数の領域に分割するキャビティフレームと、前記キャビティ部の少なくとも一部に含まれるキャビティ素子とを備え、前記キャビティフレームは、一面から他面方向に貫通されるフレーム貫通孔を含む、ことを特徴とするパッケージング基板を提供する。
一実施例において、前記フレーム貫通孔の直径は、３０μｍ～５００μｍである。
一実施例において、前記フレーム貫通孔の直径Ｒと前記前記フレーム貫通孔の長さＬｈの比Ｒ／Ｌｈは、１～１０である。
一実施例において、複数の前記フレーム貫通孔を備え、複数の前記フレーム貫通孔間の間隔は、前記フレーム貫通孔の直径の１倍以上である。
一実施例において、前記キャビティフレームは、前記フレーム貫通孔の直径に対して１.５倍以上の幅を有する。
一実施例において、前記フレーム貫通孔は、少なくとも一部又は全部が第１材料で充填され、前記第１材料は、銅、エポキシ、シリカ及びそれらの組み合わせからなる群から選択されるいずれか１つである。
一実施例において、前記ガラス基板は、第１厚さを有する第１区域及び前記第１厚さよりも薄い厚さである第２厚さを有する第２区域を含み、前記キャビティ部は、前記第２区域の上又は下に位置する。
一実施例において、前記キャビティフレームの側面には、支持部が配置される。
一実施例において、前記ガラス基板は、前記キャビティフレーム以外の前記第１面から前記第２面に貫通されるコアビアを含み、前記コアビアに接続される第１面及び第２面上にコア分配層が含まれる。
本発明の実施例は、１つ以上の半導体素子が配置される半導体素子部と、前記半導体素子に電気的に接続されるパッケージング基板と、前記パッケージング基板に電気的に接続され、前記半導体素子と外部の電気的信号を伝達して互いに接続するメインボードとを備え、前記パッケージング基板は、上記のパッケージング基板である、ことを特徴とする半導体装置を提供する。
実施例によるパッケージング基板は、内部空間を分割するキャビティフレームを含み、キャビティフレーム内にフレーム貫通孔を形成して、内部素子の熱放出を容易にし、機械的、電気的特性を向上することができる。
実施例に係る半導体装置の断面構造を示す概念図である。 他の実施例に係るパッケージング基板の内部にキャビティ素子が配置された断面構造を示す概念図である。 （ａ）及び（ｂ）は、それぞれ実施例に係るパッケージング基板の一部、内部空間を断面で示す概念図である。 （ａ）及び（ｂ）は、それぞれ実施例に係るパッケージング基板の一部、内部空間にキャビティ素子が配置された形態を断面で示す概念図である。 実施例に係るガラス基板に形成されたコアビアの形態を断面で示す概念図である。 実施例に係る支持部を適用したキャビティ部を有するガラス基板を上方から見た様子を示す概念図である。 実施例に係る支持部を適用したキャビティ部を有するガラス基板を断面で示す概念図である。 実施例による支持部を適用したキャビティ部を有するガラス基板にキャビティ素子が固定される様子を示す概念図である。 実施例に係るパッケージング基板の内部にキャビティフレーム及びフレーム貫通孔が配置された断面構造を示す概念図である。 実施例によるキャビティフレーム及びフレーム貫通孔を有するガラス基板を上方から見た様子を示す概念図である。 実施例によるキャビティフレーム及びフレーム貫通孔を有するガラス基板を上からより詳細に見た様子を示す図である。
以下、発明が属する技術分野で通常の知識を有する者が容易に実施できるように、１つ以上の実施例について添付した図面を参照して詳細に説明する。しかし、実施例は様々な異なる形態で実施することができ、本明細書に記載の実施例に限定されない。明細書全体において同様の部分については同一の図面符号を付した。
本明細書において、ある構成が他の構成を「含む」とするとき、これは、特に反対の記載がない限り、それ以外の１つまたは複数の他の構成を除くものではなく、１つまたは複数の他の構成をさらに含むこともできることを意味する。
本明細書において、ある構成が他の構成と「接続」されているとするとき、これは、「直接的に接続」されている場合のみならず、「それらの間に他の構成を介在して接続」されている場合も含む。
本明細書において、「Ａ上にＢが位置する」という意味は、Ａ上に直接接触してＢが位置するか、またはそれらの間に別の層が位置しながらＡ上にＢが位置することを意味し、明細書に明確に説明していない限り、Ａに直接接触してＢが位置することに限定されて解釈されない。
本明細書において、マーカッシュ形式の表現に含まれた「これらの組み合わせ」という用語は、マーカッシュ形式の表現に記載された構成要素からなる群から選択される１つ以上の混合又は組み合わせを意味するものであって、前記構成要素からなる群から選択される１つ以上を含むことを意味する。
本明細書において、「Ａ及び／又はＢ」の記載は、「Ａ、Ｂ、又は、Ａ及びＢ」を意味する。
本明細書において、「第１」、「第２」又は「Ａ」、「Ｂ」のような用語は、特に説明がない限り、同一の用語を互いに区別するために使用される。
本明細書において、単数の表現は、特に説明がなければ、文脈上解釈される単数又は複数を含む意味で解釈される。
発明者らは、より集積化され、薄い厚さで高性能を発揮できる半導体装置を開発する過程で、装置自体だけでなく、パッケージングの過程も性能向上において重要な要素であることを認識し、これに対して研究する時に、既存のインターポーザと有機基板のように２層以上のコアをパッケージング基板としてメインボード上に適用したこととは異なり、ガラスコアを単層で適用し、複数のキャビティ領域を分割するキャビティフレーム、キャビティフレーム内に配置される貫通孔を適用した。これにより、パッケージング基板の薄型化を図り、半導体装置の電気的特性の向上に寄与できることを確認し、本発明を完成した。
以下、図面を参照して実施例をより詳細に説明する。
パッケージング基板２０
実施例において、パッケージング基板２０は、一面２１４及び前記一面の対向面である他面２１３を含むガラス基板２１と、前記ガラス基板の内部に形成された空間２８１を有するキャビティ部２８と、前記空間を複数の領域に分割するキャビティフレーム２８６と、前記キャビティ部の少なくとも一部に含まれるキャビティ素子４０とを備え、前記キャビティフレームは、前記一面から前記他面の方向に貫通されるフレーム貫通孔２８７を含んでもよい。
前記パッケージング基板２０は、コア層２２と、前記コア層の一面上に配置される上部層２６と、前記キャビティ素子４０を配置可能なキャビティ部２８を含んでもよい。
前記パッケージング基板２０は、選択的に前記コア層の下に配置される下部層２９を更に含んでもよい。
前記コア層２２は、ガラス基板２１を含んでもよく、前記ガラス基板は、第１厚さ２１１を有する第１区域２２１及び前記第１区域に隣接し且つ第１厚さよりも薄い第２厚さ２１２を有する第２区域を含んでもよい。
前記ガラス基板２１は、厚さ方向に貫通される複数のコアビア２３を含んでもよい。前記ガラス基板は、前記ガラス基板又はコアビアの表面に配置され且つ第１面２１３と前記第１面に対向する第２面２１４を電気的に接続するコア分配層２４を含んでもよい。
前記コア層２２の前記第２区域２２２は、内部空間２８１を含むキャビティ構造として機能することができる。
同じ区域内において、前記ガラス基板２１は、互いに対向する第１面２１３及び第２面２１４を含み、これら２つの面は概ね平行であり、ガラス基板全体にわたって一定の厚さを有してもよい。
前記ガラス基板２１において、前記第１区域２２１の厚さである第１厚さ２１１が第２区域２２２の厚さである第２厚さ２１２よりも厚くなっていてもよい。前記第１区域と前記第２区域が接する部分において、コアビア２３が形成されている部分を除いた前記ガラス基板には、第１区域の厚さ方向と垂直な面である側壁が露出していてもよい。第１区域と第２区域との厚さ差によって形成される内部空間２８１は、キャビティ素子の一部または全部を収容することができる。
前記第１区域２２１の側壁から前記キャビティの内部空間に突出された支持部２８５を含んでもよい。前記支持部の少なくとも一部は、前記第１区域の側壁に接続され、前記支持部の他の一部は、前記内部空間２８１に突出され、***されるキャビティ素子４０の位置を固定することができる。このように互いに厚さの異なる第１区域と第２区域が隣接して位置する形態の前記ガラス基板２１は、互いにその大きさの異なるガラス基板を積層または結合して製造されてもよい。
前記ガラス基板２１の全てのコアビア２３は、前記第１区域２２１に第１コアビア２３１、第２区域 ２２２に第２コアビア２３２等として形成されてもよく、所望のピッチ及びパターンで形成してもよい。
半導体装置のパッケージング基板としては、従来、炭化ケイ素と有機基板が積層された形態で適用されている。シリコン基板の場合は、その半導体特性から、高速回路適用時に寄生素子が発生するおそれがあり、電力損失が相対的に大きいという欠点があった。また、有機基板の場合、より複雑になる分配パターンを形成するためには大面積化が必要であるが、これは超小型化される電子機器の製造の流れには適合しない。定められた大きさ内で複雑な分配パターンを形成するためには実質的にパターン微細化が必要であるが、有機基板に適用する高分子などの素材特性上、パターン微細化に実質的な限界があった。実施例では、これらの問題を解決する方法として、ガラス基板２１をコア層２２の支持体として適用する。また、ガラス基板と共にガラス基板を貫通して形成されたコアビア２３、ガラス基板の内部空間２８１を分割するキャビティフレーム２８６、キャビティフレームを貫通して形成されたフレーム貫通孔２８７等を適用することで、熱放出効率の増加、電磁気吸収の増加などの利点を有するパッケージング基板２０を提供することができる。
前記ガラス基板の２１内部空間２８１を分割するキャビティフレームは、前記第２区域の第２厚さより厚くてもよく、前記第１区域２２１の第１厚さと実質的に同じであってもよい。
前記内部空間２８１キャビティフレーム２８６により分割された分割空間は、それぞれ異なる面積を有してもよく、縦線または横線を基準に実質的に同じ面積を有してもよい。
前記キャビティフレーム２８６は、第１面２１３から第２面２１４に向かう厚さ方向に一定の断面を有して延伸されてもよい。前記キャビティフレーム２８６は、 前記厚さ方向に貫通されるフレーム貫通孔２８７を有してもよい。
前記キャビティフレーム２８６は、前記第１面を上方又は下方から見た時に前記内部空間２８１が複数の矩形空間に分割されるように分割領域形成し、所定の幅Ｗｆを有することができる。更に、前記キャビティフレームは、縦フレームおよび横フレームを含んでもよく、縦フレームおよび横フレームの厚さ（高さ）が同じでも異なっていてもよい。
前記キャビティフレーム２８６は、前記フレーム貫通孔２８７の直径に対して１.５倍以上又は２倍以上の幅を有してもよい。前記キャビティフレームは、前記フレーム貫通孔の直径に対して５倍以下又は４倍以下の幅を有してもよい。この際、前記直径は、前記フレーム貫通孔の最大直径を基準にすることができる。このような幅を有するキャビティフレームは、内部空間２８１を安定的に分割しつつ、適切な強度及び耐久性を満足させることができる。
前記キャビティフレーム２８６は、前記ガラス基板と実質的に同じ材料で構成されてもよい。
前記フレーム貫通孔２８７の直径Ｒは、３０μｍ～５００μｍであってもよく、 ５０μｍ～４５０μｍであってもよく、１００μｍ～４００μｍであってもよい。また、前記フレーム貫通孔の直径をＲとし、前記フレーム貫通孔の貫通方向の長さをＬとした場合、比Ｒ／Ｌｈは、１～１０であってもよく、２～８であってもよい。このようなフレーム貫通孔の直径及び長さの特徴を有する場合、機械的特性、熱的特性および電気的特性が向上したパッケージング基板を提供することができる。
前記フレーム貫通孔２８７は、少なくとも一部または全部が第１材料で充填されてもよい。前記第１材料は金属、有機材料、セラミックなどであってもよく、例示的に銅、エポキシ、シリカおよびそれらの組み合わせからなる群から選択されるいずれか１つであってもよい。このような材料で前記フレーム貫通孔を充填することにより、熱放出を容易にし、機械的特性を向上させることができる。
また、前記フレーム貫通孔２８７は、めっき層またはコーティング層を含んでもよく、前記コーティング層の材料は第１材料であってもよく、めっき層は、コア分配層２４に接続されてもよい。
前記フレーム貫通孔２８７は、複数設けられていてもよく、前記キャビティフレーム２８６の幅方向と垂直な方向に所定の間隔を有して整列して配置されてもよい。また、前記フレーム貫通孔２８７は、不規則な間隔を有してもよい。前記フレーム貫通孔間に一定の間隔を有する場合、あるフレーム貫通孔とこれに隣接するフレーム貫通孔との間の間隔Ｄｈは、前記フレーム貫通孔の直径に対して１倍以上であってもよく、１倍～１０倍であってもよく、２倍～５倍であってもよい。このような間隔を有する場合、機械的特性、熱的特性、電気的特性が向上したパッケージング基板を提供することができる。
前記フレーム貫通孔２８７は、貫通方向に垂直な断面の形状が円形、楕円形、多角形などであってもよく、例えば円形であり得る。
前記フレーム貫通孔２８７は、貫通方向と垂直な断面の形状が貫通方向全域において同一であってもよく、前記フレーム貫通孔２８７は、中心において最小面積を有し、外部に向かうにつれて面積が大きくなってもよい。
前記ガラス基板２１は、例えばホウケイ酸ガラス基板、無アルカリガラス基板等であってもよいが、これらに限定されるものではない。
前記ガラス基板２１は、前記第１区域２２１で測定した厚さである第１厚さ２１１が１,５００μｍであってもよく、３００μｍ～１,２００μｍであってもよく、３５０μｍ～９００μｍであってもよく、３５０μｍ～７００μｍであってもよい。より薄いパッケージング基板を形成することが電気的信号伝達をより効率化できるという点で有利であるが、前記パッケージング基板はパッケージングの支持体としての役割もしなければならないため、上記の厚さを適用することが好ましい。
前記ガラス基板２１の前記第２区域２２２の厚さである第２厚さ２１２は、前記第１厚さの８０％以下であってもよく、２０％～８０％であってもよく、３０％～７０％であってもよい。具体的に、前記第２厚さは、１,０００μｍ以下であってもよく、７００μｍ以下であってもよく、５００μｍ以下であってもよい。また、前記第２厚さは、１００μｍ～５００μｍであってもよく、１００μｍ～３５０であってもよい。また、前記第１区域２２１と第２区域の厚さの差は、キャビティ素子４０の厚さよい大きくてもよい。このような厚さで第２区域のガラス基板を適用する場合、より効率的かつ安定的にキャビティ構造を形成することができる。
前記ガラス基板２１の厚さは、ガラス基板上に配置される導電層等の厚さを除いたガラス基板自体の厚さを意味する。
前記内部空間２８１の高さは、５０μｍ～５００μｍであってもよく、１５０ μｍ～４５０μｍであってもよく、２５０μｍ～４００μｍであってもよい。
前記コアビア２３は、前記ガラス基板２１の予め定められた領域を除去することで形成されてもよい。具体的に、前記コアビア２３は、ガラス板を物理的及び／または化学的にエッチングして形成することができる。
前記コアビア２３は、前記第１面に接する第１開口部２３３、前記第２面に接する第２開口部、及び第１開口部２３３から第２開口部２３４までのコアビア全体において最も小さい内径を有する最小内径部２３５を含んでもよい。
前記第１開口部の直径である第１開口部直径ＣＶ１と前記第２開口部の直径である第２開口部直径ＣＶ２は、実質的に異なってもよく、実質的に同一であってもよい。直径が実質的に異なる前者の場合、前記コアビア２３を断面で見た形態が略四角形であって、全体として円柱状のコアビアであってもよく、ガラス基板の厚さを基準にして中央部分においてコアビアの内径がやや狭くなる全体的にバレル状のコアビアであってもよい。直径が実質的に等しい後者の場合、２つの開口部ＣＶ１、ＣＶ２のうちの一方が他方よりも小さい直径を有し、実質的にその断面が台形である切り欠き円錐形のコアビアであってもよい。
前記第１開口部直径ＣＶ１及び前記第２開口部直径ＣＶ２は、それぞれ１５０μｍ以下であってもよく、４０μｍ～２００μｍ以下であってもよく、７０μｍ～１２０μｍ以下であってもよい。
前記コアビア２３がビアの少なくとも一部に狭くなる区域を有する場合、狭くなった最小内径部ＣＶ３の大きさが第１開口部直径ＣＶ１と第２開口部口径ＣＶ２のうち大きい方を基準に５０％～９９％の大きさであってもよく、７０％～９５％の大きさであってもよい。このような範囲で狭くなった内径の大きさを有する場合、電気伝導性層などがより円滑に形成され得る。
前記最小内径部ＣＶ３の平均直径は、具体的に５０μｍ～９５μｍであってもよく、５５μｍ～８５μｍであってもよく、６０μｍ～７０μｍであってもよい。
前記第１開口部直径ＣＶ１と前記第２開口部直径ＣＶ２のうちで大きいものである対象開口部は、その平均直径が７０μｍ～１２０μｍであってもよく、８０μｍ～１０５であってもよい。
前記最小内径部ＣＶ３は、前記コアビアの長さ全体を１００％としたとき、前記第１開口部を基準にして４０％～６０％の地点に位置してもよく、４５％～５５％の地点に位置してもよい。このようにコアビアの長さ全体を基準にして、前記最小内径部が上記で説明した位置に存在する場合、パッケージング基板の電気伝導性層の設計及び電気伝導性層の形成過程がより容易になり得る。
前記第１開口部の直径ＣＶ１及び前記第２開口部の直径ＣＶ２のうち大きいもので測定した電気伝導性層の厚さは、コアビアのうち最小内径を有する部分ＣＶ３上に形成された電気伝導性層の厚さと同じかそれより厚くてもよい。
前記コアビア２３は、前記ガラス基板２１の単位面積（１ｃｍ×１ｃｍ）を基準にして１００個～３０００個が位置してもよく、１００個～２５００個が位置してもよく、２２５個～１０２４個が位置してもよい。このようなピッチ条件を満足する場合、電気伝導性層などの形成及びパッケージング基板の性能を向上させることができる。
前記コアビア２３は、前記ガラス基板２１に１．２ｍｍ以下のピッチで位置してもよく、０．１２ｍｍ～１．２ｍｍのピッチで位置してもよく、０．３ｍｍ～０．９ｍｍのピッチで位置してもよい。この場合、ガラス基板の機械的物性を一定水準以上に維持しながら電気伝導性層などを形成するのに有利になる。
前記コア分配層２４は、前記ガラス基板２１の第１面と第２面とをコアビアを介して電気的に接続する電気伝導性層であるコア分配パターン２４１及び前記コア分配パターンを覆うコア絶縁層２２３を含んでもよい。
前記コア層２２は、その内部にコアビア２３を介して電気伝導性層が形成され、ガラス基板２１を横切る電気的通路として機能し、比較的短い距離でガラス基板の上部と下部とを接続し、より速い電気信号伝達及び低損失の特性を有することができる。
前記コア分配パターン２４１は、前記ガラス基板の第１面２１３と第２面２１４とをコアビア２３を介して電気的に接続するパターンであって、具体的には、前記第１面２１３の少なくとも一部上に配置される電気伝導性層である第１面分配パターン２４１ａと、前記第２面２１４の少なくとも一部上に配置される電気伝導性層である第２面分配パターン２４１ｃと、前記第１面分配パターンと前記第２面分配パターンとを前記コアビア２３を介して互いに電気的に接続する電気伝導性層であるコアビア分配パターン２４１ｂとを含む。前記各電気伝導性層としては、例えば、銅めっき層が適用され得るが、これに限定されない。
前記ガラス基板２１は、上部及び下部にそれぞれ半導体素子部３０及びメインボード１０を接続する中間役割及び仲介役割をし、前記コアビア２３は、これらの電気的信号を伝達する通路としての役割をするので、信号の伝逹を円滑にする。
上部層２６は、第１面２１３上に配置されてもよい。前記上部層は、上部分配層２５と、前記上部分配層上に配置される上面接続層２７とを含み、前記上部層２６の最上面は、半導体素子部の接続電極が直接当接し得る開口部が形成されたカバー層６０によって保護されてもよい。
前記上部分配層２５は、前記第１面上に配置される上部絶縁層２５３と、予め定められたパターンを有し、前記コア分配層２４とその少なくとも一部が電気的に接続される電気伝導性層として前記上部絶縁層に内蔵される上部分配パターン２５１とを含む。
前記上部絶縁層２５３としては、半導体素子やパッケージング基板に絶縁体層として適用可能なものであればいずれの材料でもよく、例えば、フィラーが含まれたエポキシ樹脂などが適用され得るが、本願発明ではこれに限定されない。
前記絶縁体層は、コーティング層を形成して硬化することにより形成されてもよく、未硬化又は半硬化状態でフィルム化された絶縁体フィルムを前記コア層にラミネートして硬化する方法で形成されてもよい。このとき、感圧ラミネーション方法などを適用すると、コアビア内部の空間まで前記絶縁体が埋め込まれ、効率的な工程進行が可能である。また、複層の絶縁体層を積層して適用したときにも絶縁体層間の実質的な区分が難しくなる場合があり、複数の絶縁体層を上部絶縁層と通称する。また、コア絶縁層２２３及び上部絶縁層２５３には実質的に同一の絶縁材料が適用されてもよく、このとき、その境界が実質的に区分されない場合がある。
前記上部分配パターン２５１は、予め設定された形態で前記上部絶縁層２５３内に配置される電気伝導性層を意味し、例えば、ビルド－アップレイヤ方式で形成され得る。具体的には、絶縁体層を形成し、絶縁体層の不必要な部分を除去した後、銅めっきなどの方式で電気伝導性層を形成し、選択的に電気伝導性層のうち不必要な部分を除去した後、この電気伝導性層上に再び絶縁体層を形成し、再び不必要な部分を除去した後、めっきなどの方式で電気伝導性層を形成する方式を繰り返すことによって、意図するパターンで垂直又は水平方向に電気伝導性層が形成された上部分配パターン２５１を形成することができる。
前記上部分配パターン２５１は、コア層２２と半導体素子部３０との間に位置するので、半導体素子部３０への電気的信号の伝達が円滑に進められ、意図する複雑なパターンが十分に収容され得るように、少なくともその一部に微細パターンを含むように形成する。このとき、微細パターンの幅及び間隔は、それぞれ４μｍ未満であってもよく、３．５μｍ以下であってもよく、３μｍ以下であってもよく、２．５μｍ以下であってもよく、１μｍ～２．３μｍであってもよい（以下、微細パターンに対する説明は同一である）。
前記上部分配パターン２５１に微細パターンが含まれるように形成するために、実施例では少なくとも２つ以上の方法を適用する。その一つは、パッケージング基板としてガラス基板２１を適用する。ガラス基板は、表面粗さＲａが１０オングストローム以下であって、かなり平坦な表面特性を有することができ、その結果、微細パターン形成に及ぼす支持体基板表面モホロジーの影響を最小化することができる。他の一つの方法は、絶縁体の特性にある。前記絶縁体の場合、レジンと共にフィラー成分を適用することが多いが、前記フィラーはシリカ粒子などの無機系粒子が適用されてもよい。無機系粒子がフィラーとして絶縁体に適用される場合、この無機系粒子の大きさが微細パターンの形成有無に影響を及ぼし得るが、実施例で適用する絶縁体は、その平均直径が約１５０ｎｍ以下の粒子型フィラーを含み、具体的には、平均直径が約１ｎｍ～約１００ｎｍの粒子型フィラーを含む。このような特徴は、絶縁体に必要な物性を一定水準以上に維持しながら数マイクロメートル単位の幅を有する電気伝導性層の形成に絶縁体自体が及ぼす影響を最小化し、微細な表面モホロジーにより、その表面上に優れた付着力を有する微細パターンを形成することを促進する。
前記上面接続層２７は、前記上部分配パターン２５１とその少なくとも一部とが電気的に接続され、前記上部絶縁層２５３に位置する上面接続パターン２７２と、前記半導体素子部３０と前記上面接続パターン２７２とを電気的に接続する上面接続電極２７１とを含む。前記上面接続パターン２７２は、上部絶縁層２５３の一面上に位置してもよく、少なくともその一部が上部絶縁層上に露出しながら埋め込まれていてもよい。例えば、前記上面接続パターンが前記上部絶縁層の一面上に位置する場合は、めっきなどの方式で前記上部絶縁層を形成することができ、前記上面接続パターンの一部が上部絶縁層上に露出しながら埋め込まれている場合は、銅めっき層などを形成した後、表面研磨、表面エッチングなどの方法で絶縁層又は電気伝導性層の一部が除去されたものであってもよい。
前記上面接続パターン２７２は、上記で説明した上部分配パターン２５１のように、微細パターンを少なくともその一部に含むことができる。前記微細パターンを含む上面接続パターン２７２は、より多数個の素子を狭い面積下でも電気的に接続できるようにし、素子間又は外部との電気的信号の接続をより円滑にし、より集積化されたパッケージングが可能である。
前記上面接続電極２７１は、前記半導体素子部３０と端子などで直接接続されてもよく、前記半導体素子部３０とソルダーボールなどの素子接続部５１を介して接続されてもよい。
前記キャビティ部２８は、前記第２区域の上側及び／又は下側に配置され、前記コア分配層と電気的に接続されるキャビティ分配層２８２及びキャビティ素子４０が配置される内部空間２８１を含む。
前記キャビティ部２８は、前記キャビティフレーム２８６によって前記内部空間２８１が複数の領域に分割される。
具体的に、前記第２区域２２２は、第１区域２２１と比較してガラス基板の厚さが薄く、その厚さの差によって形成される内部空間２８１にはキャビティ素子４０が配置されてもよい。また、ガラス基板２１に形成されたコアビア及びコア分配層は、キャビティ素子と外部素子とを接続する電気的な接続構造として機能する。
前記キャビティ部２８は、実質的に円形、三角形、四角形、六角形、八角形、十字形等その形状は限定されないが、本発明では四角形を例示的に説明する。
前記キャビティ部２８の一横面をキャビティの第１横面２８１ａと称し、前記キャビティの第１横面と異なる面をキャビティの第２横面２８１ｂと称すると、前記キャビティの第１横面２８１ａ及び前記キャビティの第２横面２８１ｂのうち少なくとも一つに前記支持部２８５が配置されてもよい。
また、互いに隣り合うキャビティの第１横面２８１ａ及びキャビティの第２横面２８１ｂには、それぞれ第１横面支持部２８５ａ及び第２横面支持部２８５ｂが配置されてもよい。
前記第１横面支持部２８５ａ及び前記第２横面支持部２８５ｂは、前記キャビティ素子４０を支持し、その位置を固定する役割をする。前記支持部を１個のみ適用する場合に比べて、前記支持部を互いに隣り合うように２個以上適用する場合、キャビティ素子の位置をより堅固に固定することができる。
前記支持部２８５としては、スプリングなどの弾性力を有するものが適用されてもよい。具体的に、前記支持部２８５は、前記ガラス基板２１と同じ材料で形成されたものであって、前記キャビティ素子４０によって前記支持部に加えられる力の反対方向に弾性力を有するガラススプリング支持部であってもよい。
前記キャビティ素子４０は、概して円筒形、直方体形又は多角形であってもよい。
前記キャビティの第１横面２８１ａとキャビティの第２横面２８１ｂとが互いに接する地点での角度は、４５度～１３５度であってもよく、７５度～１０５度であってもよく、実質的に９０度であってもよい。前記キャビティの第１横面２８１ａ及びキャビティの第２横面２８１ｂのそれぞれに設けられた横面支持部により、キャビティの第１横面２８１ａとキャビティの第２横面２８１ｂ自体が接する地点での角度が前記のような範囲の任意の角度である場合にも、前記キャビティ素子４０を安定的に支持するのに有利になる。
弧形態を有する前記第１横面支持部２８５ａがキャビティ素子と出合う地点での接線（第１接線）と、弧形態を有する前記第２横面支持部２８５ｂがキャビティ素子と出合う地点での接線（第２接線）とが互いに出合う地点（第１接線と第２接線との接点）での第１接線と第２接線との間の角度は、４５度～１３５度であってもよく、７５度～１０５度であってもよく、実質的に９０度であってもよい。このとき、キャビティ素子の外形が角張った場合はもちろん、キャビティ素子の外形が角張った形態でない場合にも、その位置を固定するのにより有利になり得る。
前記第１横面支持部２８５ａの最大突出部までの長さである第１横面支持部の長さ（ＣＳ１）は、前記キャビティの第１横面の長さ（Ｃ１）を１００％としたとき、１５％以下であってもよく、１０％以下であってもよい。また、前記第１横面支持部の長さ（ＣＳ１）は、前記キャビティの第１横面の長さ（Ｃ１）を１００％としたとき、１％以上であってもよく、３％以上であってもよい。
前記第２横面支持部２８５ｂの最大突出部までの長さである第２横面支持部の長さ（ＣＳ２）は、前記キャビティの第１横面の長さ（Ｃ２）を１００％としたとき、１５％以下であってもよく、１０％以下であってもよい。また、前記第２横面支持部の長さ（ＣＳ２）は、前記キャビティの第１横面の長さ（Ｃ２）を１００％としたとき、１％以上であってもよく、３％以上であってもよい。
前記支持部２８５は、前記ガラス基板２１と直接接続されて一体をなすものであってもよい。この場合、ガラス基板のエッチングを通じて前記支持部２８５を形成できるので、ガラス基板の製造過程をより単純化することができ、弾性力を有する支持部の物理的特性がガラス基板とほぼ類似するので、パッケージング基板の物性を制御するのにより有利になり得る。
前記支持部２８５は、前記キャビティ部の横面で導出されて挿入されるキャビティ素子を支持する役割をするものであれば十分であり、具体的には、キャビティ部の横面の一地点で他の地点を接続する弧形態を有してもよく、横面の一末端で他の末端を接続する弧形態を有してもよい。前記支持部が弧形態を有する場合、前記支持部の長さ（ＣＳ１、ＣＳ２）は、前記弧形態の支持部の中間部分で測定され得る。
前記第１横面支持部２８５ａの最も突出した位置で向かい合う前記キャビティ部の横面までの長さ、及び前記第２横面支持部２８５ｂの最も突出した位置で向かい合う前記キャビティ部の横面までの長さは、それぞれ前記キャビティ部に挿入されるキャビティ素子の対応する位置での長さと同じか、それより１０％以内に小さくてもよく、それより０．１％～８％小さいことが好ましい。この場合、前記支持部がキャビティ素子を安定的に固定するのにより有利になる。
前記キャビティ部２８は、前記キャビティ素子４０と前記コア分配層２４とを電気的に接続する電気伝導性層であるキャビティ分配パターン２８３を含むことができ、前記キャビティ分配パターン２８３は、前記第１区域と前記第２区域との境界にガラス基板２１の厚さ方向の面上に配置される電気伝導性層である側壁面パターン２８３ａを含むことができる。但し、前記側壁面パターンは、前記支持部が形成された横面を除いた面に形成されることが好ましい。
前記側壁面パターン２８３ａは、電気的な信号を伝達する役割をすると共に、キャビティ素子などによってキャビティ部２８に発生する熱を外部に移動させる放熱層としても機能することができる。
具体的には、前記キャビティ分配層２８２は、前記内部空間内にその少なくとも一部が位置するキャビティ素子４０及び前記コア分配層と電気的に接続される電気伝導性層であるキャビティ分配パターン２８３及び／又は側壁面パターン２８３ａを覆う絶縁層であるキャビティ絶縁層２８４を含むことができる。
前記キャビティ分配パターン２８３は、前記パッケージング基板に形成されていてもよく、キャビティ素子４０の電極４２（接続電極）などの端子形態で提供されてもよい。
前記キャビティ素子４０は、トランジスタを含んでもよい。前記キャャビティ素子４０として、メインボード１０と半導体素子部３０との間の電気信号を適切なレベルに変換する役割を果たすトランジスタなどの素子が適用される場合、パッケージング基板２０の通路にトランジスタ等が適用される形態となり、より効率的且つ高速な半導体装置１００を提供することができる。
前記キャビティ素子４０は、キャパシタなどの受動素子が個別的に挿入されて適用されてもよく、絶縁体層４６（キャビティ素子絶縁層）間に埋め込まれている（ｅｍｂｅｄｄｅｄ）形態で多数の受動素子が含まれた素子グループが、電極が露出するように形成された後、キャビティ素子内に挿入されてもよい。後者の場合は、パッケージング基板製造の作業性をより円滑にすることができ、複雑な素子間の空間に十分且つ高い信頼度で絶縁層を位置させるのにより有利になる。また、前記キャビティ素子４０の電極と接する第２区域のコアビア２３２は、充填ビア２８３ｃの形態で形成されたコア分配パターンを有することができる。例えば、第１区域のコアビア２３１上に形成されるコア分配パターンであるコアビア分配パターン２４１ｂは、内部にコア絶縁層が充填される形態で、金属層などの電気伝導性層の側面から見たときに内部に空間が形成され得るが、前記キャビティ素子４０と接続されるコアビアの場合、これと異なり、その内部に電気伝導性層で充填された充填ビア２８３ｃの形態を有することができる。この場合、キャパシタなどが配置されるキャビティ素子の電力伝達がより円滑になり、パッケージング基板の特性をより向上させることができる。
具体的に、キャビティ素子４０は、その下面に形成された接続電極４２で直接または下部層を介してメインボード１０と電気的に接続してもよい。また、キャビティ素子は、その上面に形成された接続電極を介して直接または上部層を介して半導体素子部３０と電気的に接続してもよい。
このように前記キャビティ部が前記第２区域の上側又は下側に配置される場合、キャビティ素子の両側に存在する接続電極のうち少なくとも一つの接続電極を前記ガラス基板の上部層又は下部層と直接接続したり、半導体素子３０又はメインボード１０と直接接続したりすることができ、より簡単な構造の半導体装置を提供することができる。
前記メインボード１０は、前記コア層２２の第２面２１４の少なくとも一部に配置されるコア分配層である第２面分配パターン２４１ｃとメインボードの端子とが直接接続されもよく、ソルダーボールなどのボード接続部を介して電気的に接続されてもよい。また、第２面分配パターン２４１ｃは、前記コア層２２の下部に位置する下部層２９を介してメインボード１０と接続されてもよい。
前記下部層２９は、下部分配層２９１及び下面接続層２９２を含む。
前記下部分配層２９１は、ｉ）前記第２面２１４とその少なくとも一部とが接する下部絶縁層２９１ｂ、及びｉｉ）前記下部絶縁層に内蔵（埋設）され、予め定められたパターンを有するものであって、前記コア分配層とその少なくとも一部とが電気的に接続される下部分配パターン２９１ａを含む。
前記下面接続層２９２は、ｉ）前記下面接続パターンと電気的に接続される下面接続電極２９２ａを含み、ｉｉ）前記下部分配パターンとその少なくとも一部とが電気的に接続され、前記下部絶縁層の一面上に少なくともその一部が露出する下面接続パターン２９２ｂをさらに含んでもよい。
前記下面接続パターン２９２ｂは、メインボード１０と接続される部分におけるより効率的な電気的信号の伝達のために、前記上面接続パターン２７２と異なり、微細パターンより幅が広い非微細パターンで形成され得る。
前記半導体素子部３０と前記メインボード１０との間に配置されるパッケージング基板２０には、前記ガラス基板２１以外に実質的に追加的な他の基板を適用しないことを発明の特徴の一つとする。
パッケージング基板の製造方法
本発明のパッケージング基板の製造方法は、ガラス基板の第１面及び第２面の予め定められた位置に欠陥を形成する準備ステップ、エッチング液を前記欠陥が形成されたガラス基板に加えて、コアビアが形成されたガラス基板を設けるエッチングステップ、前記コアビアが形成されたガラス基板の表面をめっきすることによって電気伝導性層であるコア分配層を形成し、コア層を製造するコア層製造ステップ、及び前記コア層の一面上に、絶縁層で覆われた電気伝導性層である上部分配層を形成する上部層製造ステップを含むことで、上記パッケージング基板を製造する。
前記コア層製造ステップは、前記コアビアが形成されたガラス基板の表面に、アミン基を有するナノ粒子を含む有・無機複合プライマー層を形成し、前処理されたガラス基板を設ける前処理過程、及び前記前処理されたガラス基板に金属層をめっきするめっき過程を含んでもよい。
前記コア層製造ステップと前記上部層製造ステップとの間には絶縁層形成ステップがさらに含まれてもよい。
前記絶縁層形成ステップは、絶縁体フィルムを前記コア層上に位置させた後、感圧ラミネートを行うことによってコア絶縁層を形成するステップであってもよい。
以下では、パッケージング基板の製造方法をより詳細に説明する。
１）準備ステップ（ガラス欠陥形成過程）：平坦な第１面及び第２面を有するガラス基板を準備し、コアビアの形成のために予め定められた位置のガラス表面に欠陥（溝）を形成する。前記ガラス基板としては、電子装置の基板などに適用されるガラス基板が適用可能であり、例えば、無アルカリガラス基板などが適用され得るが、これに限定されない。市販の製品として、コーニング社、ショット社、ＡＧＣなどの製造社で製造した製品が適用され得る。このとき、ガラス基板の一部が除去されることによりキャビティ部が形成されたガラス基板が適用されてもよく、平坦なガラス基板を接合することによってキャビティ部を有するガラス基板が適用されてもよく、平らなガラス基板のキャビティ部にも以下で説明する欠陥を形成し、コアビアとキャビティ部を同時に製造することもできる。また、前記キャビティ部の製造と同時に又は別途にキャビティフレーム、フレーム貫通孔及び支持部も形成することができる。前記欠陥（溝）の形成には、機械的なエッチング、レーザー照射などの方式が適用され得る。
２－１）エッチングステップ（コアビア形成ステップ）：欠陥（溝）が形成されたガラス基板は、物理的又は化学的なエッチング過程を通じてコアビアを形成する。エッチング過程で、ガラス基板の欠陥部分にビアを形成すると同時に、ガラス基板の表面も同時にエッチングされ得る。このようなガラス表面のエッチングを防止するために、マスキングフィルムなどを適用することもできるが、マスキングフィルムを適用して除去する過程の煩雑さなどを考慮した上で、欠陥のあるガラス基板自体をエッチングすることができ、この場合、最初のガラス基板の厚さよりも、コアビアを有するガラス基板の厚さが多少薄くなってもよい。
化学的なエッチングは、フッ酸及び／又は硝酸が含まれたバス内に溝が形成されたガラス基板を位置させ、超音波処理などを加えることによって進められ得る。このとき、前記フッ酸濃度は、０．５Ｍ以上であってもよく、１．１Ｍ以上であってもよい。前記フッ酸濃度は、３Ｍ以下であってもよく、２Ｍ以下であってもよい。前記硝酸濃度は、０．５Ｍ以上であってもよく、１Ｍ以上であってもよい。前記硝酸濃度は２Ｍ以下であってもよい。前記超音波処理は、４０Ｈｚ～１２０Ｈｚの周波数で行われてもよく、６０Ｈｚ～１００Ｈｚの周波数で行われてもよい。
２－２）キャビティ部、キャビティフレーム及びフレーム貫通孔の形成ステップ：前記エッチング過程と同時に又は別途に前記ガラス基板の一部を除去することによってキャビティ部、キャビティフレーム及びフレーム貫通孔を形成する。具体的には、上記でコアビアを形成するための欠陥以外に、キャビティ部、フレーム貫通孔を形成するための欠陥を別途に形成する。その後、前記コアビアの形成のためのエッチングと同時に又は別途にエッチング過程を通じて第１区域より薄い厚さを有する第２区域、キャビティフレームを有するガラス基板を製造する。さらに、キャビティ部の内部の一部が除去されないように照射されるレーザーを設定することにより、前記エッチング過程でコアビアとキャビティ部を形成すると同時に支持部も形成することができる。
３－１）コア層製造ステップ：ガラス基板上に電気伝導性層を形成する。前記電気伝導性層としては、代表的に銅金属を含む金属層が適用され得るが、これに限定されない。
ガラスの表面（ガラス基板の表面及びコアビアの表面を含む）及び銅金属の表面は、その性質が異なることから付着力が劣る方である。実施例では、ドライ方式とウェット方式の二つの方法でガラス表面と金属との間の付着力を向上させた。
ドライ方式は、スパッタリングを適用する方式、すなわち、金属スパッタリングでガラス表面及びコアビアの内部にシード層を形成する方式である。前記シード層の形成時には、チタン、クロム、ニッケルなどの異種金属が銅などと共にスパッタリングされてもよく、この場合、ガラスの表面モホロジーと金属粒子とが相互作用するアンカー効果などによってガラス－金属付着力が向上すると考えられる。
ウェット方式は、プライマー処理をする方式であって、アミンなどの官能基を有する化合物質で前処理をすることによってプライマー層を形成する方式である。意図する付着力の程度によってシランカップリング剤で前処理をした後、アミン官能基を有する化合物又は粒子でプライマー処理をすることができる。上記でも言及したように、実施例の支持体基板は、微細パターンを形成できる程度の高性能であることを必要とし、これは、プライマー処理後にも維持されなければならない。よって、このようなプライマーがナノ粒子を含む場合は、平均直径が１５０ｎｍ以下の大きさを有するナノ粒子が適用されることが好ましく、例えば、アミン基を有する粒子としてはナノ粒子が適用されることが好ましい。前記プライマー層は、例示的にＭＥＣ社のＣＺシリーズなどで製造する接合力改善剤が適用されることによって形成され得る。
前記シード層／プライマー層においては、電気伝導性層の形成が不必要な部分を除去した状態で又は除去していない状態で選択的に電気伝導性層が金属層を形成することができる。また、前記シード層／プライマー層２１ｃは、電気伝導性層の形成が必要な部分又は不必要な部分を選択的に金属めっきに活性化された状態又は不活性化された状態で処理し、以降の工程を進めることができる。例えば、前記活性化又は不活性化処理としては、一定の波長のレーザーなどの光照射処理、薬品処理などが適用され得る。金属層の形成には、半導体素子の製造に適用される銅めっき方法などが適用され得るが、これに限定されない。
前記金属めっき時に、めっき液の濃度、めっき時間、適用する添加剤の種類などの多くの変数を調節し、形成される電気伝導性層の厚さを調節することができる。
前記コア分配層の一部が不必要である場合は除去されてもよい。シード層の一部が除去されるか又は不活性化処理された後に金属めっきを行うことによって、予め定められたパターンで電気伝導性層を形成し、コア分配層のエッチング層が形成されてもよい。
前記コア分配層を形成する過程で、前記支持部には、別途の電気伝導性層が形成されるか、又は別途の電気伝導性層が形成されないように調節することができる。
また、前記キャビティ素子の電極と接続されるコアビア（第２区域のコアビア、２３２）の少なくとも一部は、より効率的な電力伝達などのために充填ビア２８３ｃの形態で製造されてもよく、前記めっき層形成ステップで共に又は別途の充填ビア形成ステップを通じて前記第２区域のコアビアが電気伝導性層を形成する銅などの金属で充填され、より効率的な信号伝達が可能な充填ビアを形成することができる。
併せて、前記キャビティ素子は、以降の絶縁層形成ステップの前に挿入され得る。
３－２）絶縁層形成ステップ： コアビア及びフレーム貫通孔は、前記電気伝導層であるコア分配層の形成後、絶縁層で空のスペースを埋める絶縁層形成ステップを経ることができる。このとき、絶縁層としては、フィルム形態で製造されたものが適用されてもよく、例えば、感圧ラミネーション方法などによるフィルム形態の絶縁層が適用されてもよい。このように感圧ラミネートを行うと、絶縁層が前記コアビア、フレーム貫通孔内部の空のスペースまで十分に埋め込まれ、ボイドの形成がないコア絶縁層を形成することができる。
４）上部層製造ステップ：コア層上に上部絶縁層及び上部分配パターンを含む上部分配層を形成するステップである。上部絶縁層は、絶縁層を形成する樹脂組成物をコーティングするか、絶縁フィルムを積層する方式で形成されてもよく、簡便には絶縁フィルムを積層することにより形成されることが好ましい。絶縁フィルムの積層は、絶縁フィルムをラミネートして硬化する過程で行えるが、このとき、感圧ラミネーション方法を適用すると、コアビアの内部に電気伝導性層が形成されていない層などにも絶縁樹脂が十分に埋め込まれ得る。前記上部絶縁層の場合も、ガラス基板と少なくともその一部で直接当接し、その結果、十分な付着力を有するものを適用する。具体的に、前記ガラス基板及び前記上部絶縁層は、ＡＳＴＭ Ｄ３３５９による付着力テスト値が４Ｂ以上を満足する特性を有することが好ましい。
上部分配パターンは、前記絶縁層を形成し、予め定められたパターンで電気伝導性層を形成し、不必要な部分をエッチングした後、電気伝導性層のエッチング層を形成する過程を繰り返すことによって形成されてもよく、絶縁層を挟んで隣り合うように形成される電気伝導性層の場合は、絶縁層にブラインドビアを形成した後、めっき工程を行うことにより形成されてもよい。ブラインドビアの形成のためには、レーザーエッチング、プラズマエッチングなどの乾式エッチング方式、マスキング層及びエッチング液を用いた湿式エッチング方式などが適用され得る。
５）上面接続層及びカバー層形成ステップ：上面接続パターン及び上面接続電極も、上部分配層の形成と類似する過程で形成され得る。具体的に、上面接続パターン及び上面接続電極は、絶縁層に絶縁層のエッチング層を形成し、これに再び電気伝導性層を形成した後、電気伝導性層のエッチング層を形成する方式などで形成され得るが、エッチングの方式を適用することなく、電気伝導性層のみを選択的に形成する方法で形成されてもよい。カバー層は、上面接続電極に対応する位置に開口部が形成されることによって上面接続電極が露出し、素子接続部又は素子の端子などと直接接続できるように形成され得る。
６) 下面接続層及びカバー層形成ステップ：上記で説明した上面接続層及びカバー層形成ステップと類似する方式で下部分配層及び／又は下面接続層を形成し、選択的にカバー層を形成することができる。
以上では、具現例の好ましい実施例に対して詳細に説明したが、具現例の権利範囲は、これに限定されるのではなく、次の特許請求の範囲で定義している具現例の基本概念を用いた当業者の多くの変形及び改良形態も本発明の権利範囲に属する。
１０: メインボード
１００: 半導体装置
３０: 半導体素子部
３２: 第１半導体素子
３４: 第２半導体素子
３６: 第３半導体素子
２０: パッケージング基板
２１, ２１a: ガラス基板
２１３: 第１面
２１４: 第２面
２２: コア層
２２３: コア絶縁層
２３: コアビア
２３３: 第１開口部
２３４: 第２開口部
２３５: 最小内径部
２４: コア分配層
２４１: コア分配パターン
２４１ａ: 第１面分配パターン
２４１ｂ: コアビア分配パターン
２４１ｃ: 第２面分配パターン
２５: 上部分配層
２５１: 上部分配パターン
２５２: ブラインドビア
２５３: 上部絶縁層
２６: 上部層
２７: 上面接続層
２７１: 上面接続電極
２７２: 上面接続パターン
２８: キャビティ部
２８１ａ: キャビティの第１横面
２８１ｂ: キャビティの第２横面
２８２: キャビティ分配層
２８２ｂ: コアキャビティ接続パターン又はキャビティ素子接続電極
２８３: キャビティ分配パターン
２８３ａ: 側壁面パターン
２８３ｃ: 充填ビア
２８４: キャビティ絶縁層
２８５: 支持部
２８６: キャビティフレーム
２８７: フレーム貫通孔
２９: 下部層
２９１: 下部分配層
２９１ａ: 下部分配パターン
２９１ｂ: 下部絶縁層
２９２: 下面接続層
２９２ａ: 下面接続電極
２９２ｂ: 下面接続パターン
４０: キャビティ素子
４２: キャビティ素子電極
４６: キャビティ素子絶縁層
５０: 接続部
５１: 素子接続部
５２: ボード接続部
６０: カバー層

Claims (10)

  1. 第１面及び前記第１面の対向面である第２面を含むガラス基板と、
    前記ガラス基板の内部に形成された空間を有するキャビティ部と、
    前記空間を複数の領域に分割するキャビティフレームと、
    前記キャビティ部の少なくとも一部に含まれるキャビティ素子とを備え、
    前記キャビティフレームは、一面から他面方向に貫通されるフレーム貫通孔を含む、ことを特徴とするパッケージング基板。
  2. 前記フレーム貫通孔の直径は、３０μｍ～５００μｍである、ことを特徴とする請求項１に記載のパッケージング基板。
  3. 前記フレーム貫通孔の直径Ｒと前記前記フレーム貫通孔の長さＬｈの比Ｒ／Ｌｈは、１～１０である、ことを特徴とする請求項２に記載のパッケージング基板。
  4. 複数の前記フレーム貫通孔を備え、
    複数の前記フレーム貫通孔間の間隔は、前記フレーム貫通孔の直径の１倍以上である、ことを特徴とする請求項１に記載のパッケージング基板。
  5. 前記キャビティフレームは、前記フレーム貫通孔の直径に対して１.５倍以上の幅を有する、ことを特徴とする請求項１に記載のパッケージング基板。
  6. 前記フレーム貫通孔は、少なくとも一部又は全部が第１材料で充填され、
    前記第１材料は、銅、エポキシ、シリカ及びそれらの組み合わせからなる群から選択されるいずれか１つである、ことを特徴とする請求項１に記載のパッケージング基板。
  7. 前記ガラス基板は、第１厚さを有する第１区域及び前記第１厚さよりも薄い厚さである第２厚さを有する第２区域を含み、
    前記キャビティ部は、前記第２区域の上又は下に位置する、ことを特徴とする請求項１に記載のパッケージング基板。
  8. 前記キャビティフレームの側面には、支持部が配置される、ことを特徴とする請求項１に記載のパッケージング基板。
  9. 前記ガラス基板は、前記キャビティフレーム以外の前記第１面から前記第２面に貫通されるコアビアを含み、
    前記コアビアに接続される第１面及び第２面上にコア分配層が含まれる、ことを特徴とする請求項１に記載のパッケージング基板。
  10. １つ以上の半導体素子が配置される半導体素子部と、
    前記半導体素子に電気的に接続されるパッケージング基板と、
    前記パッケージング基板に電気的に接続され、前記半導体素子と外部の電気的信号を伝達して互いに接続するメインボードとを備え、
    前記パッケージング基板は、請求項１に記載のパッケージング基板である、ことを特徴とする半導体装置。
JP2022572386A 2021-04-30 2022-04-28 パッケージング基板及びそれを備える半導体装置 Pending JP2023536041A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0056448 2021-04-30
KR1020210056448A KR102515303B1 (ko) 2021-04-30 2021-04-30 패키징 기판 및 이를 포함하는 반도체 장치
PCT/US2022/026847 WO2022232467A1 (en) 2021-04-30 2022-04-28 Packaging substrate and semiconductor device comprising the same

Publications (1)

Publication Number Publication Date
JP2023536041A true JP2023536041A (ja) 2023-08-23

Family

ID=83848678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022572386A Pending JP2023536041A (ja) 2021-04-30 2022-04-28 パッケージング基板及びそれを備える半導体装置

Country Status (7)

Country Link
US (1) US20230307304A1 (ja)
EP (1) EP4298666A1 (ja)
JP (1) JP2023536041A (ja)
KR (1) KR102515303B1 (ja)
CN (1) CN115917730A (ja)
TW (1) TWI792999B (ja)
WO (1) WO2022232467A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220077085A1 (en) * 2020-09-09 2022-03-10 Medtronic, Inc. Electronic package and implantable medical device including same
KR20240083018A (ko) * 2022-12-02 2024-06-11 앱솔릭스 인코포레이티드 반도체 패키징용 기판, 반도체 패키지 및 반도체 패키징용 기판의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102333736A (zh) * 2009-02-25 2012-01-25 精工电子有限公司 玻璃基板的研磨方法、封装件的制造方法、压电振动器、振荡器、电子设备及电波钟
US8578010B2 (en) * 2009-12-17 2013-11-05 Mastercard International Incorporated Methods and system for tracking web page analytics
JP6083152B2 (ja) * 2012-08-24 2017-02-22 ソニー株式会社 配線基板及び配線基板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9952110B2 (en) * 2016-03-29 2018-04-24 Infineon Technologies Ag Multi-die pressure sensor package
JP7090153B2 (ja) * 2017-11-10 2022-06-23 エルペーカーエフ レーザー ウント エレクトロニクス アーゲー 半導体ウェハの集積方法及び装置
TWI820111B (zh) * 2018-04-03 2023-11-01 美商康寧公司 包括結構化玻璃製品的電子封裝及用於製作該等電子封裝的方法
US11270920B2 (en) * 2018-08-14 2022-03-08 Medtronic, Inc. Integrated circuit package and method of forming same
KR102653023B1 (ko) * 2019-03-12 2024-03-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
CN115917730A (zh) 2023-04-04
EP4298666A1 (en) 2024-01-03
TWI792999B (zh) 2023-02-11
KR102515303B1 (ko) 2023-03-29
WO2022232467A1 (en) 2022-11-03
US20230307304A1 (en) 2023-09-28
KR20220149170A (ko) 2022-11-08
TW202245157A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
JP7228697B2 (ja) パッケージング基板及びこれを含む半導体装置
JP2023536041A (ja) パッケージング基板及びそれを備える半導体装置
JP2024050818A (ja) パッケージング基板及びこれを含む半導体装置
US20230207442A1 (en) Packaging substrate and semiconductor device comprising same
JP2023103353A (ja) パッケージング基板及びその製造方法
KR102528166B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
KR102652986B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
KR102413117B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240523