JP2023534276A - Ｔｓｖサポート構造を有するｚ高さの低いｌｅｄアレイパッケージ - Google Patents

Ｔｓｖサポート構造を有するｚ高さの低いｌｅｄアレイパッケージ Download PDF

Info

Publication number
JP2023534276A
JP2023534276A JP2023502868A JP2023502868A JP2023534276A JP 2023534276 A JP2023534276 A JP 2023534276A JP 2023502868 A JP2023502868 A JP 2023502868A JP 2023502868 A JP2023502868 A JP 2023502868A JP 2023534276 A JP2023534276 A JP 2023534276A
Authority
JP
Japan
Prior art keywords
pixels
redistribution layer
packaging structure
inorganic substrate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023502868A
Other languages
English (en)
Inventor
ヤン ヒン，ツェ
ヤング，エリック
健太郎 清水
ベーシン，グリゴリー
ドーナー，エマ
ジュード モラン，ブレンダン
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP20195344.5A external-priority patent/EP3968373A1/en
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2023534276A publication Critical patent/JP2023534276A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/20—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by refractors, transparent cover plates, light guides or filters
    • F21S41/285—Refractors, transparent cover plates, light guides or filters not provided in groups F21S41/24 - F21S41/2805
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B15/00—Special procedures for taking photographs; Apparatus therefor
    • G03B15/02—Illuminating scene
    • G03B15/03—Combinations of cameras with lighting apparatus; Flash units
    • G03B15/05—Combinations of cameras with electronic flash apparatus; Electronic flash units
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B2215/00—Special procedures for taking photographs; Apparatus therefor
    • G03B2215/05—Combinations of cameras with electronic flash units
    • G03B2215/0564—Combinations of cameras with electronic flash units characterised by the type of light source
    • G03B2215/0567—Solid-state light source, e.g. LED, laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

発光体ピクセルアレイ用パッケージング構造は、少なくとも一部のピクセルが、ピクセル光閉じ込め構造によって互いに横方向に分離された複数のピクセルを含む。上部再配線層を有する無機基板は複数のピクセルに取り付けられ、導電体を含む少なくとも１つのスルーシリコンビアは、無機基板を通過し、上部再配線層との電気的結合をサポートするために画定されている。

Description

本願は、２０２０年７月１５日に出願された米国特許出願第６３／０５２１５１号及び２０２０年９月９日に出願された欧州特許出願第２０１９５３４４．５号に対する優先権を主張し、それらのそれぞれは参照によりその全体が本願に組み込まれている。
本開示は、一般に、密集した（densely packed）発光ダイオード又はレーザのための高密度基板の製造に関する。スルーシリコンビア（ＴＳＶ）を含み、ＬＥＤピクセルアレイのアドレスをサポートする電気相互接続システムを説明する。
半導体発光デバイス（ＬＥＤ）は、高密度に実装されたグループ又はブロックに配置又は形成できる。しかしながら、発光デバイスが小さいか又は多くの発光デバイスがグループ化される場合、とりわけ、各発光デバイスが個別にアドレス可能であり、適切な熱除去も提供しなければならない場合、信頼性の高い相互接続を提供するのは困難である。
多数のアドレス可能なピクセルを有するＬＥＤを取り付けるための１つの解決策は、小さな電気的トレース、広範なファンイン若しくはファンアウト構造又はビアを提供する必要がある。これは、例えば、固体セラミック、ガラス又はシリコン基板に個々のＬＥＤ又はＬＥＤモジュールを取り付けることにより実現できる。残念ながら、そのような取り付けシステムは、高価な材料の使用、多数のマイクロビアの提供及び複雑な処理装置を必要とし得る。また、多くの場合、セラミックの取り付けシステムは、有機回路基板材料に対して乏しいか熱膨張係数（ＣＴＥ）が整合せず、熱膨張及び収縮サイクルにより早期にトレースの相互接続に障害が生じ、セラミックと有機材料の境界でトレースの破損が起こる。
本発明の実施形態によれば、発光体ピクセルアレイ用パッケージング構造は、複数のピクセルであって、少なくとも一部のピクセルはピクセル光閉じ込め構造によって横方向に互いに分離されている、複数のピクセルを含む。上部再配線層を有する無機基板は複数のピクセルに取り付けられ、導電体を含む少なくとも１つのスルーシリコンビアは、無機基板を貫通し、上部再配線層との電気的結合を支持するように画定され、上部再配線層は、該少なくとも１つのスルーシリコンビアと、複数のピクセルとの間に配置されている。
一部の実施形態では、上部再配線層は銅ポストを用いて各ピクセルに取り付けられている。
一部の実施形態では、上部再配線層は前ポストと直接接触し、各ピクセルは、それを銅ポストに取り付けるはんだ材料と直接接触している。
一部の実施形態では、無機基板は、導電体を含む少なくとも１つのスルーシリコンビアに直接接触する底部再配線層をさらに含む。一部の実施形態では、少なくとも１つのスルーシリコンビアは、上部再配線層と、底部再配線層との間にありながら、上部再配線層に直接接触している。
一部の実施形態では、光閉じ込め構造は、反射側面コーティングで少なくとも部分的に取り囲まれた蛍光体材料をさらに含む。
一部の実施形態では、光閉じ込め構造は、蛍光体材料と整列した拡散層をさらに含む。
一部の実施形態では、パッケージング構造の全Ｚ高さは３００ミクロン未満である。
一部の実施形態では、複数のピクセルは少なくとも９つのピクセルを含む。
一部の実施形態では、複数のピクセルはセグメント化されたＧａＮ層から形成されている。
一部の実施形態では、複数のピクセルは、充填トレンチによって分離されたピクセルを有するセグメント化されたＧａＮ層から形成されている。
一部の実施形態では、無機基板の底部再配線層にＣＭＯＳダイが取り付けられている。
一部の実施形態では、セグメント化されたＧａＮ層と、前記無機基板との間にアンダーフィルが設けられている。
一部の実施形態では、無機基板上に回路が形成されている。
一部の実施形態では、無機基板に少なくとも１つのセンサが取り付けられている。
一部の実施形態では、無機基板に少なくとも１つのセンサ温度センサが取り付けられている。
一部の実施形態では、隣接ピクセルは、ピクセル光閉じ込め構造によって３０ミクロン未満で分離されている。
一部の実施形態では、ピクセル光閉じ込め構造は、シリコーン又はエポキシによって上部再配線層から離隔されている。
本発明の実施形態によれば、アダプティブ照明システムは、ピクセル光閉じ込め構造によって横方向に互いに分離された隣接ピクセルを有する複数のピクセルであって、該ピクセルのそれぞれは独立して制御可能である、複数のピクセルと、上部再配線層を有し、複数のピクセルに取り付けられる無機基板と、導電体を含み、上部再配線層との電気的結合を支持するために無機基板を貫通するように画定された少なくとも１つのスルーシリコンビアであって、上部再配線層は、該少なくとも１つのスルーシリコンビアと、複数のピクセルとの間に配置されている、少なくとも１つのスルーシリコンビアと、複数のピクセルから離隔され、複数のピクセルによって放射される光を方向付けるレンズと、を含む。
本発明の実施形態によれば、モバイル装置は、カメラと、フラッシュ照明システムであって、ピクセル光閉じ込め構造によって横方向に互いに分離された隣接ピクセルを有する複数のピクセルと、上部再配線層を有し、複数のピクセルに取り付けられる無機基板と、導電体を含み、上部再配線層との電気的結合を支持するために無機基板を貫通するように画定された少なくとも１つのスルーシリコンビアであって、上部再配線層は、該少なくとも１つのスルーシリコンビアと、複数のピクセルとの間に配置されている、少なくとも１つのスルーシリコンビアと、複数のピクセルから離隔され、複数のピクセルによって放射される光を、カメラの視野内に向かわせるレンズと、を含むフラッシュ照明システムと、を含む。
以下の図面を参照しながら、本開示の非限定的及び非網羅的な実施形態を説明する。以下の図面において、同様の参照符号は、特に明記されていない限り、様々な図面の全体にわたって同様の部分を表す。
図１は、例示のｐｃＬＥＤの概略断面図を示す。 図２Ａは、ｐｃＬＥＤアレイの断面図を示す。 図２Ｂは、ｐｃＬＥＤアレイの概略上面図を示す。 図３Ａは、ｐｃＬＥＤのアレイが搭載され得る電子基板の概略上面図を示す。 図３Ｂは、図３Ａの電子基板に搭載されたｐｃＬＥＤアレイを示す。 図４Ａは、導波管及び投射レンズに対して配置されたｐｃＬＥＤアレイの概略断面図を示す。 図４Ｂは、導波管がない状態の図４Ａと同様の配置を示す。 図５は、適応照明システムを含む例示のカメラフラッシュシステムを概略的に示す。 図６は、一実施形態を、スルーシリコンビアを含む高密度基板を有するＬＥＤの断面で示す。 図７は、ストリップ上に組み立てられた複数のＬＥＤを示す。 図８Ａは、スルーシリコンビア基板のバック接続を示している。 図８Ｂは、スルーシリコンビア基板の内部接続を示している。
以下の詳細な説明は、図面を参照しながら読むべきである。図面において、ことなる図面全体を通して同じ参照符号は同様の要素を表す。必ずしも縮尺通りではない図面は、選択的な実施形態を示し、本発明の範囲を制限することを意図していない。詳細な説明は発明の原理を限定的ではなく、一例として示す。
図１は、基板１０４０に配置された発光半導体ダイオード（ＬＥＤ）構造１０２０と、ＬＥＤに配置された蛍光体層１０６０とを含む個々のｐｃＬＥＤ１０００の一例を示す。発光半導体ダイオード構造１０２０は、ｎ型及びｐ型層の間に配置される活性領域を通常含む。ダイオード構造にわたって適切な順方向バイアスを適用することで、活性領域から光の放射がもたらされる。放射光の波長は、活性領域の組成及び構造によって決定される。
ＬＥＤは、例えば、紫外線、青色、緑色又は赤色光を放出するＩＩＩ族窒化物ＬＥＤであり得る。任意の他の適切な材料システムから形成され、任意の他の適切な波長の光を放射するＬＥＤを用いてもよい。他の適切な材料システムは、例えば、ＩＩＩ－リン化物材料、ＩＩＩ－ヒ化物材料及びＩＩ－ＶＩ材料を含み得る。
ｐｃＬＥＤからの望ましい光出力及び色の仕様に応じて、任意の適切な蛍光体材料が用いられ得る。
図２Ａ及び図２Ｂは、基板２０２０に配置された蛍光体ピクセル１０６０を含むｐｃＬＥＤ１０００のアレイ２０００の断面図及び上面図をそれぞれ示す。このようなアレイは、任意の適切な方法で配置された任意の適切な数のｐｃＬＥＤを含み得る。図示の例では、アレイは共有の基板上にモノリシックに形成されるものとして記載されているが、代替的に、ｐｃＬＥＤのアレイは個別のｐｃＬＥＤから形成され得る。基板２０２０は、ＬＥＤを駆動するためのＣＭＯＳ回路を任意で含んでもよく、任意の適切な材料で形成され得る。
図２Ａ及び２Ｂは、９個のｐｃＬＥＤの３×３のアレイを示すが、そのようなアレイは、例えば、数十個、数百個、数千個のＬＥＤを含み得る。個々のＬＥＤ（ピクセル）は、アレイの平面内に幅（例えば、辺の長さ）を有し、例えば、１ミリメートル（ｍｍ）以下、５００ミクロン以下、１００ミクロン以下又は５０ミクロン以下であり得る。そのようなアレイ内のＬＥＤは、アレイの平面内に、例えば、数百ミクロン、１００ミクロン以下、５０ミクロン以下、１０ミクロン以下又は５ミクロン以下の幅を有する道又はレーンによって、互いに離隔され得る。図の例は、対称的なマトリックスに配置された矩形のピクセルを示すが、ピクセル及びアレイは、任意の適切な形状又は配置を有していてもよい。
アレイの平面内に約５０ミクロン以下の寸法（例えば、辺長）を有するＬＥＤは、マイクロＬＥＤと通常呼ばれ、そのようなマイクロＬＥＤのアレイは、マイクロＬＥＤアレイと呼ばれ得る。
ＬＥＤのアレイ又はそのようなアレイの一部は、個別のＬＥＤピクセルがトレンチ及び／又は絶縁材料によって互いに電気的に遮蔽されているが、電気的に遮蔽されたセグメントは半導体構造の部分によって互いに物理的に接続されたままである、セグメント化されたモノリシック構造として形成され得る。
ＬＥＤアレイ内の個別のＬＥＤは、個別にアドレス可能であり得るか、アレイ内のピクセルのグループ又はサブセットの一部としてアドレス可能であり得るか又はアドレス可能でない場合がある。そのため、発光体ピクセルアレイは、光の分布のきめ細い強度、空間的及び時間的制御を必要とするか又はそのような制御の恩恵を受けるあらゆる用途に有用である。これらの用途は、限定されないが、ピクセルブロック又は個別のピクセルからの放射光の正確な特殊パターニングを含み得る。用途に応じて、放射光はスペクトル的に区別され、経時的に適応し及び／又は環境に応答し得る。そのような発光体ピクセルアレイは、さまざまな強度、空間的又は時間的なパターンで予めプログラムされた光の分布を提供し得る。放射光は、受信されたセンサデータに少なくとも部分的に基づいてもいいし、光無線通信のために用いられ得る。関連するエレクトロニクス及び光学は、ピクセル、ピクセルブロック又はデバイスレベルで異なり得る。
図３Ａ～図３Ｂに示すように、ｐｃＬＥＤアレイ２０００は、電源及び制御モジュール３０２０、センサモジュール３０４０及びＬＥＤ取り付け領域３０６０を含む電子基板３０００に取り付けられ得る。電源及び制御モジュール３０２０は、外部ソースからの電力及び制御信号と、センサモジュール３０４０からの信号とを受信し、電源及び制御モジュール３０２０は、これらの信号に基づいて、ＬＥＤの動作を制御する。センサモジュール３０４０は、任意の適切なセンサ、例えば温度又は光センサから信号を受信し得る。あるいは、ｐｃＬＥＤアレイ２０００は、電源及び制御モジュールと、センサモジュールとは別の基板（図示せず）に取り付けられてもよい。
個別のｐｃＬＥＤは、任意で、蛍光体層に配置されるか又は隣接して位置するレンズ又は他の光学素子を包含し得るか又は組み合わせで配置され得る。図示しないこのような光学素子は、「一次光学素子」と呼ばれ得る。加えて、図４Ａ～図４Ｂに示すように、（例えば、電子基板３０００に取り付けられる）ｐｃＬＥＤアレイ２０００は、意図する用途で用いられる、導波管、レンズ又はその両方等の二次光学素子との組み合わせで配置され得る。図４Ａでは、ｐｃＬＥＤ１０００によって放射される光は導波管４０２０によって収集され、投影レンズ４０４０に向けられる。投影レンズ４０４０は、例えば、フレネルレンズであり得る。この配置は、例えば、自動車のヘッドライトでの使用に好適であり得る。図４Ｂでは、ｐｃＬＥＤ１０００によって放射された光は、介在する導波管を用いずに投影レンズ４０４０によって直接収集される。この配置は、ｐｃＬＥＤが互いに十分に近い間隔で配置できる場合にとりわけ好適であり、自動車のヘッドライトに加えてカメラのフラッシュ用途でも用いられ得る。マイクロＬＥＤディスプレイ用途は、例えば図４Ａ～図４Ｂに示すものと同様の光学配置を用いり得る。一般に、所望の用途に応じて、光学素子の任意の適切な配置を、本明細書で説明するＬＥＤアレイと組み合わせて用いられ得る。
特定の目的に適応可能な照明を提供するために、独立して動作可能なＬＥＤのアレイがレンズ、レンズシステム又は他の光学系（例えば、上記したもの）と組み合わせて用いられ得る。例えば、動作の際、そのようなアダプティブ照明システムは、照明されたシーン又はオブジェクトにわたって色及び／又は強度が変化する及び／又は所望の方向に向けられる照明を提供し得る。コントローラは、シーン内のオブジェクト又は人の位置及び色の特性を示すデータを受信し、その情報に基づいて、シーンに適応された照明を提供するためにＬＥＤアレイ内のＬＥＤを制御するように構成され得る。そのようなデータは、例えば、画像センサ又は光学（例えば、レーザ走査）又は非光学（例えば、ミリレーダ）センサにより提供できる。このようなアダプティブな照明は、自動車、モバイルデバイスカメラ、ＶＲ及びＡＲの用途にとってますます重要になっている。
図５は、上述したシステムと同様又は同一であり得るＬＥＤアレイ及びレンズシステム５０２０を含む例示のカメラフラッシュシステム５０００を概略的に示す。フラッシュシステム５０００は、マイクロプロセッサ等のコントローラ５０４０によって制御されるＬＥＤドライバ５０６０も含む。コントローラ５０４０は、カメラ５０７０及びセンサ５０８０にも結合され、メモリ５１００に記憶された命令及びプロファイルに従って動作し得る。カメラ５０７０及びアダプティブ照明システム５０２０は、それらの視野を一致させるためにコントローラ５０４０によって制御され得る。
センサ５０８０は、例えば、位置センサ（例えば、ジャイロスコープ及び／又は加速度計）及び／又はシステム５０００の位置、速度及び向きを特定するために用いられ得る他のセンサを含み得る。センサ５０８０からの信号は、コントローラ５０４０の適切な一連の行動（例えば、どのＬＥＤがターゲットを現在照らしているか、どのＬＥＤが所定の時間の後にターゲットを照らすか）を決定するためにコントローラ５０４０に供給され得る。
動作中、５０２０内のＬＥＤアレイの一部又は全てのピクセルからの照明は、調整－動作停止されるか、最大強度で運転されるか又は中間強度で運転され得る。５０２０内のＬＥＤアレイによって放射された光のビームフォーカス又はステアリングは、照明装置内の光学系を動かすか又はレンズのフォーカスを変更することなく、ビームの形状を動的に調整できるようにするために、ピクセルのうちの１つ以上のサブセットを作動させることにより電子的に行うことができる。
図６に見られるように、断面図に示す発光体ピクセルアレイ１００のパッケージング構造は、ＣＭＯＳダイ及び支持体１０４に任意で取り付けることができるマルチピクセルアセンブリ１０２を含む。一実施形態では、ピクセルアセンブリ１０２は、蛍光体及びディフューザ層１２２が取り付けられたＧａＮ又は他の適切なアクティブ発光体１２０を含む。個別のピクセルは、ピクセル光閉じ込め構造１２４によって分離されている。アクティブ発光体１２０及び蛍光体／ディフューザ１２２は、導電性材料が充填されたスルーシリコンビア（ＴＳＶ）を有するシリコン基板１３０を用いて、支持及び電気的に結合（例えば、直接電気的に接続）することができる。一実施形態では、銅又は他の金属ポスト１４０を、はんだ材料１４２で発光体１２０に取り付けることができる。電気的に非導電性で接着性のアンダーフィル１３２を活用して、銅ピラー１４０を保護し、発光体１２０をシリコン基板１３０に取り付けることができる。銅ピラー１４０は、シリコン基板１３０の上面に形成又は塗布された導電性の上部再配線層１４４に取り付けることができる。上部再配線層１４４は、スルーシリコンビア（ＴＳＶ）１４６内の導電性材料に電気的に結合（例えば、直接電気的に接続）されている。ＴＳＶ１４６は、シリコン基板１３０の底面に形成又は塗布された導電性底部再配線層１４８に接続されている。この高密度の電気接続スキームは、ピクセル又はピクセルのグループが個別にアドレスされ、光の強度について制御できるようにするため有利である。一部の実施形態では、マルチピクセルアセンブリ１０２の厚さ（Ｚ高さ）は５００ミクロン以下である。一部の実施形態では、マルチピクセルアセンブリ１０２の厚さは３００ミクロン以下である。一部の実施形態では、厚さは２５０～３００ミクロンである。一部の実施形態では、マルチピクセルアセンブリ１０２の厚さは２５０ミクロン以下である。一部の実施形態では、厚さは１００～３００ミクロンである。
説明した構造及びシステムには様々な利点がある。発光素子用にシリコン基板を用いることで、アダプティブライティングシステムに高密度の相互接続が提供されるのと同時に、有機基板に比べて良好な熱伝達特性を提供する。また、薄くてかさばらないライティングモジュールのために低Ｚ高さのパッケージが必要である。とりわけ、単純なＬＥＤフラッシュ照明システムと同様の高さを有することで、従来の非ピクセルのカメラフラッシュをアドレス可能なアダプティブフラッシュに簡単に再設計し且つ置き換えることができる。
マルチピクセルアセンブリ１０２は、様々な種類、サイズ及びレイアウトの発光素子を含むことができる。一実施形態では、個別にアドレス可能な発光ダイオード（ＬＥＤ）の一又は二次元マトリックスアレイを用いることができる。個別にアドレス可能なＬＥＤのＮ×Ｍアレイ（Ｎ及びＭはそれぞれ１～２０００）を用いることができる。３×３のアレイ又は７×７のアレイ等の、個別にアドレス可能なＬＥＤのＮ×Ｍアレイ（Ｎ及びＭはそれぞれ３～９）を用いることができる。個別のＬＥＤ構造は、ＬＥＤの発光面の平面を見た場合に、正方形、長方形、六角形、多角形、円形、円弧又は他の表面形状を有することができる。ＬＥＤアセンブリ又は構造のアレイは、幾何学的に真っすぐな行及び列、互い違いの行又は列、曲線又は半ランダム若しくはランダムなレイアウトで配置できる。ＬＥＤアセンブリは、個別にアドレス可能なピクセルアレイとして形成された複数のＬＥＤを含むことができる。一部の実施形態では、ＬＥＤへの導電線の放射状又は他の非矩形のグリッド配列を含めることができる。一部の実施形態では、ＬＥＤへの導電線の曲線、巻線、ヘビ状及び／又は他の適切な非線形配列を含めることができる。
幅広い色を提供するために、様々な蛍光体及び関連するディフューザ１２２を用いることができる。ディフューザは、フィルム、コーティング又はポリマーバインダ若しくは他の適切な材料に分散した酸化チタンを含むことができる。ディフューザに加えて、ＬＥＤ構造体は、成形又はセラミック蛍光体等の波長変換材料又は量子ドット若しくはダイ等の他の材料で覆うことができる。複数の種類及び厚さの蛍光体を用いることができる。１つ以上の波長変換材料と組み合わせたＬＥＤが、白色光又は他の色の単色光を作り出すために用いられ得る。ＬＥＤによって放射された光の全て又は一部のみが波長変換材料によって変換され得る。変換されていない光は、最終的な光のスペクトルの一部であり得るが、必ずしもそうでなくてよい。一般的なデバイスの例としては、黄色発光蛍光体と組み合わされた青色発光ＬＥＤ、緑及び赤色発光蛍光体と組み合わされた青色発光ＬＥＤ、青色及び黄色発光蛍光体と組み合わされたＵＶ発光ＬＥＤ、青色、緑色及び赤色発光蛍光体と組み合わされたＵＶ発光ＬＥＤを含む。蛍光体は、電圧の印加によりＬＥＤ上に電気泳動的に堆積できる。印加電圧の期間を変化させると、それに対応して堆積される蛍光体の量及び厚さが変化する。あるいは、蛍光体粒子をＬＥＤに付着させるために有機バインダを用いて、ＬＥＤを蛍光体でコーティングできる。蛍光体及び／又はディフューザ材料は、分注、スクリーン印刷、噴霧、成形、フィルムとして塗布又はラミネートできる。あるいは、特定の用途では、ガラスに含まれる蛍光体又は予め成形された焼結セラミック蛍光体をＬＥＤに取り付けることができる。一部の実施形態では、蛍光体及び関連するディフューザ１２２の厚さ（Ｚ高さ）は２００ミクロン以下である。一部の実施形態では、蛍光体及び関連するディフューザ１２２の厚さは５０～１１０ミクロンである。蛍光体及び関連するディフューザ１２２内の蛍光体層の厚さは６０ミクロン以下であってもよく、各セグメントがＬＥＤ幅に一致する幅を有するシリコーン内のセグメント化された蛍光体であり得る。蛍光体及び関連するディフューザ１２２内のディフューザ要素は、５～４５ミクロン等の５～１００ミクロンの厚さを有し得る。ディフューザ要素は、酸化チタン又は酸化チタンと共にバインダ要素内に分散された酸化アルミニウムであり得る。バインダ要素内に分散された酸化チタン又は酸化アルミニウムは、０．０１重量％～３重量％、例えば０．６重量％の濃度を有し得る。
ピクセル光閉じ込め構造１２４は、光反射性又は光吸収性の側壁コーティングであり得る。これは、追加の光吸収体、反射体（側壁用の分布型ブラッグ反射体を形成する誘電体層のスタックを含む）、他の光学コーティング又は電気絶縁材料を含むか又は有することができる。１つ以上の有機、無機又は有機／無機バインダ及び充填剤材料を含むことができる、光分離及び電気的遮蔽誘電材料を用いることができる。例えば、接着剤、エポキシ、アクリレート又はニトロセルロースを、セラミック又は光吸収若しくは散乱粒子と組み合わせて用いることができる。別の有機／無機バインダ、充填剤又は側壁は、例えば、反射性酸化チタン又は他の反射／散乱粒子が埋め込まれたエポキシであり得る。ピクセル光閉じ込め構造１２４は、６０重量％の酸化チタンを含むシリコーン中の酸化チタンであり得る。無機バインダは、ゾルゲル（例えば、ＴＥＯＳ又はＭＴＭＳのゾルゲル）又は水ガラスとしても知られる液体ガラス（例えば、ケイ酸ナトリウム又はケイ酸カリウム）を含むことができる。一部の実施形態では、バインダは物理的特性を調整する充填剤を含むことができる。充填剤は、無機ナノ粒子、シリカ、ガラス粒子若しくはファイバ又は光学若しくは熱的性能を改善できる他の材料を含むことができる。一部の実施形態では、ピクセル光閉じ込め構造１２４は、３０ミクロン以下、例えば２０ミクロンの幅を有するように配置される。一部の実施形態では、ピクセル間の距離は３０～５ミクロンである。
一部の実施形態では、高輝度発光デバイスを形成可能な半導体材料からアクティブ発光体１２０を形成することができ、限定されないが、ＩＩＩ－Ｖ族半導体、特に、III－窒化物材料とも呼ばれるガリウム、アルミニウム、インジウム及び窒素の二元、三元、及び四元合金を含むことができる。このような半導体材料は、必要に応じてＬＥＤ及びレーザーシステムの両方をサポートするように成長させることができる。一部の実施形態では、薄化又は全体若しくは部分的に除去できるサファイア基板を用いることができる。一部の実施形態では、ＬＥＤダイをさらに薄化できる。一部の実施形態では、レーザリフトオフ技術によって取り除かれるサファイア基板上に成長させたＧａＮが用いられる。一部の実施形態では、ＧａＮを全体的に又は部分的にピクセル又はピクセルのグループに分けることができる（例えば、トレンチを定義するために部分的に切り抜く）。一部の実施形態では、アクティブ発光体１２０の厚さ（Ｚ高さ）は１５ミクロン以下である。一部の実施形態では、アクティブ発光体１２０の厚さは１５～７ミクロンになるように選択される。
一部の実施形態では、銅又は他の金属ポスト１４０を、はんだ材料１４２で発光体１２０に取り付けることができる。例えば、銅又は他の金属ポスト１４０は、幅が４０ミクロン以下で、ピッチが８０ミクロン以下のＳｎＡｇ（スズ銀）のはんだキャップを有する銅からなる銅ピラーを含み得る。一部の実施形態では、バンプオントレース、ＡＣＦ又はＣｕ－Ｃｕ直接接合を用いることができる。一部の実施形態では、金属ポスト１４０及びはんだ又は他の電気コネクタの厚さ（Ｚ高さ）の合計は６０ミクロン以下である。一部の実施形態では、金属ポスト１４０及びはんだ又は他の電気コネクタの厚さの合計は１０～６０ミクロンである。
シリコン基板１３０は、全体的にシリコンからなり得る。一部の実施形態では、シリコン基板１３０はシリコンに加えて、有機又は無機基板材料であり得る他の材料を含むことができる。シリコン基板は、取り付けられたＣＭＯＳダイ及びＬＥＤ１２０のたえのインターポーザであり得る。シリコン基板は、限定されないが、従来のプリント基板を含む、周囲の無機又は有機基板に埋め込むか又は配置できる。一部の実施形態では、シリコン基板は、ガラス、セラミック又は他の無機材料を追加で含むか又は完全に置き換えることができる。一部の実施形態では、基板１３０の厚さ（Ｚ高さ）は１００ミクロン以下である。一部の実施形態では、基板１３０の厚さは４０～１００ミクロンである。したがって、基板を貫通するＴＳＶ１４６の厚さ（Ｚ高さ）は１００ミクロン以下、例えば、４０～１００ミクロンであり得る。ＴＳＶ１４６は、１:１０のアスペクト比を有し、５～１０ミクロンの直径を有し得る。例えば、ＴＳＶ１４６の直径が１０ミクロンの場合、その厚さは１００ミクロンであり得る。
基板１３０は、基板１３０の上部、底部、側面及び／又は内部に、導電性上部再配線層１４４及び底部再配線層１４８を含む様々な導電性構造を支持することができる。内部導電構造は、基板１３０において定義された導電性ビアから形成できる。これらの導電性ビアは、導電性ビアに接続するために電気トレースを水平に延ばす上部及び底部再配線層に電気的に接続（例えば、直接電気的に接続）することができる。一部の実施形態では、導電性ビアは、マイクロビア、ワイヤ、金属ピラー、はんだカラム又は他の適切な構造であり得る。理解されるように、ファンイン、ファンアウト、直線状又は曲線状の水平レイアウトを含む、再配線層を形成する電気トレースの様々な配置を利用できる。導電性構造又はトレースは、銅、銀、アルミニウム、金、金属合金又は導電性高分子組成物、グラフェン又は導電性セラミック等の様々な導電性金属から形成できる。一部の実施形態では、コーティング、注入、成形、又は他の適切な適用技術を通じて適用されるアンダーフィル（例えば、シリコーン又はエポキシ）の使用は、不要な電気相互接続のリスクを低減しながら、少なくともいくつかの環境保護も提供できる。
導電性構造は、適切な電力及び駆動回路に直接接続するか又は追加のプリント基板若しくは他のＬＥＤモジュールシステムを介して接続できる。この電力及び駆動回路は、底部再配線層１４８を任意のＣＭＯＳダイ及び支持体１０４に接続することにより提供できる。一部の実施形態では、基板１３０の底部再配線層１４８と、ＣＭＯＳ及び支持体１０４上の導体パッドの合計厚さ（Ｚ高さ）は２５ミクロン以下である。一部の実施形態では、基板１３０の底部再配線層１４８と、ＣＭＯＳ及び支持体１０４上の導体パッドの合計厚さは２５ミクロン以下である。
一部の実施形態では、シリコン基板１３０の底部に熱伝導体（例えば、銅又は他の金属スラグ）を取り付けることができる。一部の実施形態では、マルチピクセルアセンブリ１０２の横又は近くに配置されたＣＭＯＳダイ又は制御回路に接続された導体パッド及び電気トレースを備えた任意のプリント回路基板を用いることができる。
一部の実施形態では、マイクロレンズ又は他の一次又は二次光学素子（反射体、散乱体又は吸収体を含む）を、各ＬＥＤピクセル及び関連する蛍光体に対して取り付けられ得るか又は配置され得る。他の実施形態では、一次光学素子をＬＥＤのアレイ全体にわたって配置でき、ＬＥＤから離れて、適切なパッケージで直接取り付け又は取り付けることができる。保護層、透明層、熱層又は他のパッケージング構造は、特定の用途のために必要に応じて用いることができる。
図７は、無機又は有機であり得る基板２１２上で組み立てられたマルチピクセルアセンブリ２１０を含むシステム２００を示す。蛍光体２１４は、ＣＭＯＳダイ、制御回路、又はセンサ２１６をサポートできる周辺領域を含む基板２１２の中心に置かれている。例えば、一実施形態では、センサ２１６は、マルチピクセルアセンブリ２１０の動作を能動的に監視及び制御するために、１つ以上の光、色、加速度又は温度センサを含むことができる。図示のように、一実施形態では、マルチピクセルアセンブリ２１０は、フレキシブルプリント回路基板２２０に取り付けることができる。このプリント回路基板２２０は、追加のピクセルアセンブリ２１０のための複数の取り付け位置２２２をさらに含むことができる。マルチピクセルアセンブリ２１０は、上述の発光体ピクセルアレイ１００に対応し、蛍光体２１４は蛍光体及びディフューザ層１２２に対応し、基板２１２は、センサ２１６が基板１３０上に配置されるように基板１３０に対応する要素を含む。
図８Ａ及び８Ｂは、スルーシリコンビア基板の底部接続及び内部接続をそれぞれ示す。シリコン貫通ビア及び内部再配線層を用いることで、前と後ろの間の複雑な接続スキームをサポートできる。スルーシリコンビア内に配置された銅に接続するトレースを有する底部再配線層３００（図６の底部再配線層１４８に対応）を図８Ａに示す。一部の実施形態では、シリコンビア（図１のＴＳＶ１４６に対応）は、例えばグリッド内の等距離の行及び列に沿って、互いに等しく離隔されている。シリコンビア間の間隔は５０ミクロン以上、例えば、５０～１００ミクロン、５０～８０ミクロン又は５０～６０ミクロンであり得る。シリコンビアに接続されるトレースは、グリッドの中心に向かって高密度に配置され、グリッドの外側部に向かって低密度に配置されている。図８Ｂは、ＴＳＶ基板との接続性３１０、例えば、上部再配線層３１０（図６の上部再配線層１４４に対応）のトレースを示す。トレースは、ピクセルを含む領域の外側にあるシリコンビアに接続するために、ピクセルを含む領域を越えて延び得る。すなわち、一部のシリコンビアの一部及び一部のトレースの部分は、ピクセルのいずれとも重ならなくてもよい。
説明した様々な実施形態は、光の分布のきめ細かい強度、空間的及び時間的制御の恩恵を受ける用途をサポートし得る発光ピクセルアレイ（すなわち、アドレス可能なＬＥＤアセンブリ）をサポートする。これは、限定されないが、ピクセルブロック又は個別のピクセルからの放射光の正確な空間パターニングを含む。用途に応じて、放射光はスペクトル的に区別され、経時的に適応され及び／又は環境的に応答し得る。発光ピクセルアレイは、様々な強度、空間又は時間パターンで予めプログラムされた光の分布を提供し得る。放射光は、受信されたセンサデータに少なくとも部分的に基づいてもよく、光無線通信のために用いられ得る。関連する光学系は、ピクセル、ピクセルブロック又はデバイスレベルで異なり得る。例示の発光ピクセルアレイは、関連する共通の光学系を有する高輝度ピクセルの共通制御中央ブロックを有するデバイスを含み得る一方で、エッジピクセルは個別の光学系を有し得る。発光ピクセルアレイによってサポートされる一般的な用途は、カメラフラッシュ、自動車のヘッドライト、建築及びエリア照明、街路照明及び情報ディスプレイを含む。
発光ピクセルアレイは、モバイル装置用のカメラフラッシュ用途に適し得る。通常、高輝度ＬＥＤからの強力で短いフラッシュ光が画像の取り込みをサポートするために用いられる。残念ながら、従来のＬＥＤフラッシュでは、光の多くは、すでに十分に照らされているか又は照らす必要がない領域の照明に浪費される。発光ピクセルアレイの使用により、シーンの一部に制御された照明を決まった期間にわたって提供され得る。これにより、カメラフラッシュは、例えば、ローリングシャッター撮影の間に撮像される領域のみを照らすか、取り込まれた画像にわたって信号対ノイズ比を最小限に抑え、人又はターゲットの被写体上若しくは被写体にわたる影を最小限に抑える照明を提供し、及び／又は影を強調する高コントラストの照明を提供し得る。発光ピクセルアレイのピクセルのスペクトルが異なる場合、フラッシュ照明の色温度は、必要な色調又は暖かさを提供するために動的に調整され得る。
道路の選択された部分のみをアクティブに照らす自動車のヘッドライトも、発光ピクセルアレイによってサポートされる。赤外線カメラをセンサとして用いることで、発光ピクセルアレイは道路を照らすために必要なピクセルのみを有効にしながら、歩行者又は対向車の運転手の目をくらませ得るピクセルを無効にする。加えて、運転手の環境意識を改善するために、オフロードの歩行者、動物又は標識が選択的に照らされ得る。発光ピクセルアレイのピクセルのスペクトルが異なる場合、日中、夕暮れ又は夜間の条件のそれぞれに従って光の色温度が調整され得る。一部のピクセルは、光無線車両間通信のために用いられ得る。
建築及び領域照明も、発光ピクセルアレイの恩恵を受け得る。発光ピクセルアレイは、視覚的な表示を改善するか又は照明コストを削減するために、建物又は領域を選択的且つ適応的に照らすために用いられ得る。加えて、発光ピクセルアレイは、装飾的な動き又はビデオ効果のためにメディアファサードを投影するために用いられ得る。追跡センサ及び／又はカメラと組み合わせて、歩行者の周囲の領域の選択的な照明が可能となり得る。照明の色温度を調整することに加えて、波長固有の園芸照明をサポートするために、スペクトルが異なるピクセルが用いられ得る。
街路照明は、発光ピクセルアレイの使用から大きな恩恵が得られ得る重要な用途である。様々な街路灯のタイプを模倣するために単一タイプの発光アレイが用いられ、例えば、選択されたピクセルの適切に有効又は無効にすることにより、タイプＩ直線街路灯とタイプＩＶ半円形街路灯との間での切り替えができる。加えて、環境条件又は使用時間に応じて光ビームの強度又は分布を調整することにより、街路灯のコストが下がり得る。例えば、歩行者がいない場合には、光の強度及び分布領域が低減され得る。発光ピクセルアレイのピクセルのスペクトルが異なる場合、日中、夕暮れ又は夜間の条件のそれぞれに従って光の色温度が調整され得る。
発光アレイは、直接又は投影ディスプレイを必要とする用途をサポートするのにも適している。例えば、警告、緊急又は情報標識は全て、発光アレイを用いて表示又は投影され得る。これは、例えば色が変化するか又は点滅する出口標識の投影を可能にする。発光アレイが多数のピクセルで構成されている場合、テキスト又は数字の情報が提示され得る。方向矢印又は同様の標識も提供され得る。
本発明を詳細に説明してきたが、当業者であれば、本開示を所与として、本明細書で説明した発明概念の精神から逸脱することなく、本発明に変更が加えられ得ることを理解するであろう。したがって、本発明の範囲を、図示及び説明した特定の実施形態に限定することを意図していない。

Claims (20)

  1. 発光体ピクセルアレイ用のパッケージング構造であって、
    隣接ピクセルがピクセル光閉じ込め構造によって横方向に互いに分離された複数のピクセルと、
    上部再配線層を有し、前記複数のピクセルに取り付けられる無機基板と、
    導電体を含み、前記上部再配線層との電気的結合を支持するために前記無機基板を貫通するように画定された少なくとも１つのスルーシリコンビアであって、前記上部再配線層は、該少なくとも１つのスルーシリコンビアと、前記複数のピクセルとの間に配置されている、少なくとも１つのスルーシリコンビアと、
    を含む、パッケージング構造。
  2. 前記上部再配線層は銅ポストを用いて各ピクセルに取り付けられている、請求項１に記載のパッケージング構造。
  3. 前記上部再配線層は前記銅ポストと直接接触し、各ピクセルは、それを前記銅ポストに取り付けるはんだ材料と直接接触している、請求項１に記載のパッケージング構造。
  4. 前記無機基板は、導電体を含む前記少なくとも１つのスルーシリコンビアに直接接触する底部再配線層をさらに含む、請求項１に記載の発光体ピクセルアレイ用パッケージング構造。
  5. 前記少なくとも１つのスルーシリコンビアは、前記上部再配線層と、前記底部再配線層との間にありながら、前記上部再配線層に直接接触している、請求項１に記載のパッケージング構造。
  6. 前記光閉じ込め構造は、反射側面コーティングで少なくとも部分的に取り囲まれた蛍光体材料をさらに含む、請求項１に記載のパッケージング構造。
  7. 前記光閉じ込め構造は、蛍光体材料と整列した拡散層をさらに含む、請求項１に記載のパッケージング構造。
  8. 前記パッケージング構造の全Ｚ高さは３００ミクロン未満である、請求項１に記載のパッケージング構造。
  9. 前記複数のピクセルは少なくとも９つのピクセルを含む、請求項１に記載のパッケージング構造。
  10. 前記複数のピクセルはセグメント化されたＧａＮ層から形成されている、請求項１に記載のパッケージング構造。
  11. 前記複数のピクセルは、充填トレンチによって分離されたピクセルを有するセグメント化されたＧａＮ層から形成されている、請求項１に記載のパッケージング構造。
  12. 前記無機基板の底部再配線層に取り付けられたＣＭＯＳダイをさらに含む、請求項１に記載のパッケージング構造。
  13. セグメント化されたＧａＮ層と、前記無機基板との間にアンダーフィルをさらに含む、請求項１に記載のパッケージング構造。
  14. 前記無機基板上に形成された回路をさらに含む、請求項１に記載のパッケージング構造。
  15. 前記無機基板に取り付けられた少なくとも１つのセンサをさらに含む、請求項１に記載のパッケージング構造。
  16. 前記無機基板に取り付けられた少なくとも１つのセンサ温度センサをさらに含む、請求項１に記載のパッケージング構造。
  17. 隣接ピクセルは、前記ピクセル光閉じ込め構造によって３０ミクロン未満で分離されている、請求項１に記載のパッケージング構造。
  18. 前記ピクセル光閉じ込め構造は、シリコーン又はエポキシによって前記上部再配線層から離隔されている、請求項１に記載のパッケージング構造。
  19. 隣接ピクセルがピクセル光閉じ込め構造によって横方向に互いに分離された複数のピクセルであって、該ピクセルのそれぞれは独立して制御可能である、複数のピクセルと、
    上部再配線層を有し、前記複数のピクセルに取り付けられる無機基板と、
    導電体を含み、前記上部再配線層との電気的結合を支持するために前記無機基板を貫通するように画定された少なくとも１つのスルーシリコンビアであって、前記上部再配線層は、該少なくとも１つのスルーシリコンビアと、前記複数のピクセルとの間に配置されている、少なくとも１つのスルーシリコンビアと、
    前記複数のピクセルから離隔され、前記複数のピクセルによって放射される光を方向付けるレンズと、
    を含むアダプティブ照明システム。
  20. カメラと、
    フラッシュ照明システムであって、
    隣接ピクセルがピクセル光閉じ込め構造によって横方向に互いに分離された複数のピクセルと、
    上部再配線層を有し、前記複数のピクセルに取り付けられる無機基板と、
    導電体を含み、前記上部再配線層との電気的結合を支持するために前記無機基板を貫通するように画定された少なくとも１つのスルーシリコンビアであって、前記上部再配線層は、該少なくとも１つのスルーシリコンビアと、前記複数のピクセルとの間に配置されている、少なくとも１つのスルーシリコンビアと、
    前記複数のピクセルから離隔され、前記複数のピクセルによって放射される光を、前記カメラの視野内に向かわせるレンズと、
    を含むフラッシュ照明システムと、
    を含むモバイル装置。
JP2023502868A 2020-07-15 2021-07-15 Ｔｓｖサポート構造を有するｚ高さの低いｌｅｄアレイパッケージ Pending JP2023534276A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063052151P 2020-07-15 2020-07-15
US63/052,151 2020-07-15
EP20195344.5 2020-09-09
EP20195344.5A EP3968373A1 (en) 2020-09-09 2020-09-09 Low z-height led array package having tsv support structure
PCT/US2021/041867 WO2022016004A1 (en) 2020-07-15 2021-07-15 Low z-height led array package having tsv support structure

Publications (1)

Publication Number Publication Date
JP2023534276A true JP2023534276A (ja) 2023-08-08

Family

ID=79556067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023502868A Pending JP2023534276A (ja) 2020-07-15 2021-07-15 Ｔｓｖサポート構造を有するｚ高さの低いｌｅｄアレイパッケージ

Country Status (6)

Country Link
US (2) US20230154911A1 (ja)
EP (1) EP4182970A1 (ja)
JP (1) JP2023534276A (ja)
KR (1) KR20230039705A (ja)
CN (1) CN116114062A (ja)
WO (1) WO2022016004A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023249985A1 (en) * 2022-06-24 2023-12-28 Lumileds Llc Engineered scattering in led encapsulants for tunable optical far-field response

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007059133B4 (de) * 2007-12-07 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Substrat für ein LED-Submount, LED-Submount und LED-Lichtquelle
US7928655B2 (en) * 2008-11-10 2011-04-19 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
US8535961B1 (en) * 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
JP5450680B2 (ja) * 2012-02-01 2014-03-26 スタンレー電気株式会社 半導体発光装置
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2020085960A (ja) * 2018-11-16 2020-06-04 株式会社ブイ・テクノロジー フルカラーｌｅｄ表示パネル

Also Published As

Publication number Publication date
EP4182970A1 (en) 2023-05-24
US20230170456A1 (en) 2023-06-01
US20230154911A1 (en) 2023-05-18
CN116114062A (zh) 2023-05-12
WO2022016004A1 (en) 2022-01-20
KR20230039705A (ko) 2023-03-21

Similar Documents

Publication Publication Date Title
US11610935B2 (en) Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11156346B2 (en) Fan out structure for light-emitting diode (LED) device and lighting system
CN109389910B (zh) 微型发光二极管显示面板
US20230170456A1 (en) Low z-height led array package having tsv support structure
EP3968373A1 (en) Low z-height led array package having tsv support structure
US11777066B2 (en) Flipchip interconnected light-emitting diode package assembly
CN114946042A (zh) 发光二极管（led）器件的扇出结构及照明***
CN114270545B (en) LED DBR structure with reduced photodegradation
TWI824197B (zh) 製造ｌｅｄ照明系統之方法
JP7472392B2 (ja) 金属インレーおよび頂面コンタクトを備える発光デバイス
JP2023536241A (ja) 金属インレーおよび頂面コンタクトを備える発光デバイス
CN114930529A (zh) 发光二极管（led）器件的扇出结构及照明***

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240417