JP2023531340A - 表示基板及び表示装置 - Google Patents

表示基板及び表示装置 Download PDF

Info

Publication number
JP2023531340A
JP2023531340A JP2022532839A JP2022532839A JP2023531340A JP 2023531340 A JP2023531340 A JP 2023531340A JP 2022532839 A JP2022532839 A JP 2022532839A JP 2022532839 A JP2022532839 A JP 2022532839A JP 2023531340 A JP2023531340 A JP 2023531340A
Authority
JP
Japan
Prior art keywords
light emitting
display area
display
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022532839A
Other languages
English (en)
Inventor
超 ▲呉▼
▲躍▼ ▲龍▼
▲鋒▼ 魏
▲聡▼ ▲劉▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023531340A publication Critical patent/JP2023531340A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

表示基板及び表示装置であって、表示基板（０１）は表示領域（１０）を含む。表示領域（１０）は、第１表示領域（１１）と、第２表示領域（１２）と、第１接続線（１１０）とを含む。第１表示領域（１１）は第１発光素子（４１１）を含む。第２表示領域（１２）は第１画素回路（４１２）を含む。第１接続線（１１０）は、第１サブ画素回路（４１２ａ）及び第１サブ発光素子（４１１ａ）の陽極に電気的に接続される。第１接続線（１１０）は第１接続層（２１）に位置し、第１サブ発光素子（４１１ａ）の陽極は、第１絶縁層（３１）及び第２絶縁層（３２）を貫通する第１ビア（Ｈ１）を介して第１接続線（１１０）に電気的に接続される。第１ビア（Ｈ１）の表示基板（０１）に垂直な平面における断面形状は逆ボス形状であり、第１ビア（Ｈ１）において、第２絶縁層（３２）の開口径は第１絶縁層（３１）の開口径よりも大きい。第１サブ発光素子（４１１ａ）の陽極は第１ビア（Ｈ１）内に位置する第１凹溝構造（ＧＲ１）を含み、第１凹溝構造（ＧＲ１）の底部は第１接続線（１１０）に接触して電気的に接続される。該表示基板（０１）は、加工の困難さを軽減し、電気的接続の信頼性及び透過光の均一性を向上させることができる。

Description

本願は、２０２０年６月２３日に提出された中国特許出願第２０２０１０５８０２７４．８号の優先権を主張し、上記中国特許出願に開示されている全内容が本願の一部として援用されている。
本開示の実施例は、表示基板及び表示装置に関する。
有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示装置は、広い視野角、高いコントラスト、速い応答速度、広い色域、高い画面占有率、自己発光でき、軽くて薄いなどの特徴を有する。有機発光ダイオード（ＯＬＥＤ）表示装置は、上記特徴及び利点を有するため、徐々に幅広く注目されており、且つ携帯電話、ディスプレイ、ノートパソコン、スマートウォッチ、デジタルカメラ、計測器、フレキシブルウェアラブルデバイスなどの表示機能を備えた装置に適用できる。表示技術の更なる発展に伴って、画面占有率が高い表示装置は、人々のニーズを満たすことができなくなり、全画面表示装置は、将来の表示技術の発展傾向となっている。
本開示の少なくとも１つの実施例は、表示領域を含む表示基板を提供し、前記表示領域は、互いに重ならない第１表示領域及び第２表示領域を含み、前記第２表示領域は前記第１表示領域を少なくとも部分的に取り囲み、前記第１表示領域の透光率は前記第２表示領域の透光率よりも大きく、前記第１表示領域は少なくとも１つの第１発光素子を含み、前記第２表示領域は少なくとも１つの第１画素回路を含み、前記表示領域は少なくとも１本の第１接続線をさらに含み、前記第１接続線は、前記第１表示領域に位置する第１端及び前記第２表示領域に位置する第２端を含み、前記少なくとも１つの第１発光素子は第１サブ発光素子を含み、前記少なくとも１つの第１画素回路は第１サブ画素回路を含み、前記第１接続線は、第１端が前記第１サブ発光素子の陽極に電気的に接続され、第２端が前記第１サブ画素回路に電気的に接続され、前記表示基板は、順次積層された第１接続層、第１絶縁層、第２絶縁層及び陽極層を含み、前記第１接続線は前記第１接続層に位置し、前記第１サブ発光素子の陽極は前記陽極層に位置し、前記第１サブ発光素子の陽極は、前記第１絶縁層及び前記第２絶縁層を貫通する第１ビアを介して前記第１接続線に電気的に接続され、前記第１ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第１ビアにおいて、前記第２絶縁層の開口径は前記第１絶縁層の開口径よりも大きく、前記第１サブ発光素子の陽極は第１凹溝構造を含み、前記第１凹溝構造は前記第１ビア内に位置し、前記第１凹溝構造の底部は前記第１接続線に接触して電気的に接続される。
例えば、本開示の一実施例に係る表示基板では、前記表示領域は少なくとも１本の第２接続線をさらに含み、前記第２接続線は、前記第１表示領域に位置する第１端及び前記第２表示領域に位置する第２端を含み、前記少なくとも１つの第１発光素子は第２サブ発光素子をさらに含み、前記少なくとも１つの第１画素回路は第２サブ画素回路をさらに含み、前記第２接続線は、第１端が前記第２サブ発光素子の陽極に電気的に接続され、第２端が前記第２サブ画素回路に電気的に接続され、前記表示基板は第２接続層をさらに含み、前記第２接続層は前記第１絶縁層と前記第２絶縁層との間に位置し、前記第２接続線は前記第２接続層に位置し、前記第２サブ発光素子の陽極は前記陽極層に位置し、前記第２サブ発光素子の陽極は、前記第２絶縁層を貫通する第２ビアを介して前記第２接続線に電気的に接続され、前記第２サブ発光素子の陽極は第２凹溝構造を含み、前記第２凹溝構造は前記第２ビア内に位置し、前記第２凹溝構造の底部は前記第２接続線に接触して電気的に接続される。
例えば、本開示の一実施例に係る表示基板では、前記第１凹溝構造の前記第１接続層から離れる面は曲面であり、前記第２凹溝構造の前記第２接続層から離れる面は曲面である。
例えば、本開示の一実施例に係る表示基板では、前記第１サブ画素回路と前記第２サブ画素回路のそれぞれは第１スイッチングトランジスタを含み、前記第１スイッチングトランジスタはゲート、第１極及び第２極を含み、前記表示基板はソースドレイン金属層及び第３絶縁層をさらに含み、前記第３絶縁層は前記ソースドレイン金属層に位置し、前記第１接続層は前記第３絶縁層に位置し、前記第１スイッチングトランジスタの第１極と第２極は前記ソースドレイン金属層に位置し、前記第１接続線の第２端は、前記第３絶縁層を貫通する第３ビアを介して前記第１サブ画素回路の第１スイッチングトランジスタの第１極又は第２極に電気的に接続され、前記第２接続線の第２端は、前記第３絶縁層及び前記第１絶縁層を貫通する第４ビアを介して前記第２サブ画素回路の第１スイッチングトランジスタの第１極又は第２極に電気的に接続される。
例えば、本開示の一実施例に係る表示基板では、前記第４ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第４ビアにおいて、前記第１絶縁層の開口径は前記第３絶縁層の開口径よりも大きい。
例えば、本開示の一実施例に係る表示基板では、前記第４ビアにおいて、前記第２接続線は遷移金属層に接触して電気的に接続され、前記遷移金属層は、前記第２サブ画素回路の第１スイッチングトランジスタの第１極又は第２極に接触して電気的に接続され、前記遷移金属層と前記第１接続層は同じプロセスで形成される。
例えば、本開示の一実施例に係る表示基板では、前記第２表示領域は、少なくとも１つの第２発光素子及び少なくとも１つの第２画素回路をさらに含み、前記第２発光素子は前記第２画素回路に電気的に接続され、前記第２画素回路は第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタはゲート、第１極及び第２極を含み、前記第２スイッチングトランジスタの第１極と第２極は前記ソースドレイン金属層に位置し、前記第２発光素子の陽極は前記陽極層に位置し、前記第２発光素子の陽極は、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通する第５ビアを介して前記第２スイッチングトランジスタの第１極又は第２極に電気的に接続され、前記第５ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第５ビアにおいて、前記第１絶縁層の開口径は前記第３絶縁層の開口径よりも大きい。
例えば、本開示の一実施例に係る表示基板では、前記第５ビアにおいて、前記第２絶縁層の開口径は前記第１絶縁層の開口径以上である。
例えば、本開示の一実施例に係る表示基板では、前記第２発光素子の陽極は第３凹溝構造を含み、前記第３凹溝構造は前記第５ビア内に位置し、前記第３凹溝構造の底部は、前記第２スイッチングトランジスタの第１極又は第２極に接触して電気的に接続される。
例えば、本開示の一実施例に係る表示基板では、前記表示領域は第３表示領域をさらに含み、前記第３表示領域は前記第２表示領域を少なくとも部分的に取り囲み、前記第３表示領域は前記第１表示領域及び前記第２表示領域と重ならず、前記第３表示領域は、少なくとも１つの第３発光素子及び少なくとも１つの第３画素回路を含み、前記第３発光素子は前記第３画素回路に電気的に接続され、前記第３画素回路は第３スイッチングトランジスタを含み、前記第３スイッチングトランジスタはゲート、第１極及び第２極を含み、前記第３スイッチングトランジスタの第１極と第２極は前記ソースドレイン金属層に位置し、前記第３発光素子の陽極は前記陽極層に位置し、前記第３発光素子の陽極は、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通する第６ビアを介して前記第３スイッチングトランジスタの第１極又は第２極に電気的に接続され、前記第６ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第６ビアにおいて、前記第１絶縁層の開口径は前記第３絶縁層の開口径よりも大きい。
例えば、本開示の一実施例に係る表示基板では、前記第６ビアにおいて、前記第２絶縁層の開口径は前記第１絶縁層の開口径以上である。
例えば、本開示の一実施例に係る表示基板では、前記第３発光素子の陽極は第４凹溝構造を含み、前記第４凹溝構造は前記第６ビア内に位置し、前記第４凹溝構造の底部は、前記第３スイッチングトランジスタの第１極又は第２極に接触して電気的に接続される。
例えば、本開示の一実施例に係る表示基板では、前記第１接続線及び前記第２接続線はそれぞれ透明導電性配線を含む。
例えば、本開示の一実施例に係る表示基板では、前記少なくとも１つの第１発光素子は、アレイ状に配置される複数の第１発光素子を含み、前記第１接続線と前記第２接続線の両方は、前記複数の第１発光素子からなるアレイの行方向に沿って延伸する。
例えば、本開示の一実施例に係る表示基板では、前記第１発光素子、前記第２発光素子及び前記第３発光素子はそれぞれ有機発光ダイオードを含む。
例えば、本開示の一実施例に係る表示基板では、前記少なくとも１つの第１発光素子は複数の第１発光素子を含み、前記少なくとも１つの第２発光素子は複数の第２発光素子を含み、前記少なくとも１つの第３発光素子は複数の第３発光素子を含み、前記複数の第１発光素子の前記第１表示領域における単位面積あたりの分布密度は、前記複数の第２発光素子の前記第２表示領域における単位面積あたりの分布密度以下であり、前記複数の第２発光素子の前記第２表示領域における単位面積あたりの分布密度は、前記複数の第３発光素子の前記第３表示領域における単位面積あたりの分布密度よりも小さい。
本開示の少なくとも１つの実施例は、本開示のいずれかの実施例に記載の表示基板を含む表示装置をさらに提供する。
例えば、本開示の一実施例に係る表示装置はセンサをさらに含み、前記表示基板は、表示用の第１側及び前記第１側に対向する第２側を有し、前記第１表示領域は、前記第１側からの光が少なくとも部分的に前記第２側に透過されることを可能にし、前記センサは、前記表示基板の第２側に設置され、前記第１側からの光を受光するように構成される。
例えば、本開示の一実施例に係る表示装置では、前記センサの前記表示基板での正投影は、前記第１表示領域と少なくとも部分的に重なる。
本開示の実施例の技術案をより明確に説明するために、以下、実施例の図面を簡単に説明し、明らかなように、以下に説明される図面は、本開示を限定するものではなく、本開示のいくつかの実施例に関するものに過ぎない。
図１は本開示の少なくとも１つの実施例に係る表示基板の平面模式図である。 図２は図１に示される表示基板の第１表示領域及び第２表示領域の平面模式図である。 図３は図２に示される表示基板の第１表示領域及び第２表示領域の一例である。 図４は図３の部分領域ＲＥＧ１の拡大図である。 図５Ａは図３の部分領域ＲＥＧ２の拡大図である。 図５Ｂは図５Ａの１列の第１画素回路、１列の第１発光素子、１列の第２画素回路及び１列の第２発光素子のみを含む領域の拡大図である。 図６Ａは図５Ｂの線Ａ－Ａ’に沿った断面模式図である。 図６Ｂは図６Ａの第１ビアＨ１の拡大図である。 図６Ｃは図６Ａの第１ビアＨ１及び接続された陽極に対応する領域の模式的なレイアウトである。 図６Ｄは図６Ａの第３ビアＨ３及び接続されたソースドレイン金属層に対応する領域の模式的なレイアウトである。 図７Ａは図５Ｂの線Ｂ－Ｂ’に沿った断面模式図である。 図７Ｂは図７Ａの第２ビアＨ２の拡大図である。 図７Ｃは図７Ａの第２ビアＨ２及び接続された陽極に対応する領域の模式的なレイアウトである。 図７Ｄは第４ビアＨ４の別の構造模式図である。 図７Ｅは図７Ａの第４ビアＨ４及び接続されたソースドレイン金属層に対応する領域の模式的なレイアウトである。 図８Ａは図５Ｂの線Ｃ－Ｃ’に沿った断面模式図である。 図８Ｂは図８Ａの第５ビアＨ５の拡大図である。 図８Ｃは図８Ａの第５ビアＨ５、及び接続された陽極及びソースドレイン金属層に対応する領域の模式的なレイアウトである。 図９は図１に示される表示基板の第３表示領域の部分領域ＲＥＧ３の拡大図である。 図１０Ａは図９の線Ｄ－Ｄ’に沿った断面模式図である。 図１０Ｂは図１０Ａの第６ビアＨ６の拡大図である。 図１１Ａは図４の部分領域ＲＥＧ４に対応する模式的なレイアウトである。 図１１Ｂは図１１Ａの第１接続線のみが示される模式的なレイアウトである。 図１１Ｃは図１１Ａの第２接続線のみが示される模式的なレイアウトである。 図１１Ｄは図１１Ａの線Ｅ－Ｅ’に沿った断面模式図である。 図１２Ａは本開示のいくつかの実施例に係る表示基板の第２表示領域の第２発光素子に対応する第１模式的なレイアウトである。 図１２Ｂは本開示のいくつかの実施例に係る表示基板の第２表示領域の第２発光素子に対応する第２模式的なレイアウトである。 図１３Ａは７Ｔ１Ｃ画素回路の構造模式図である。 図１３Ｂは図１３Ａに示される７Ｔ１Ｃ画素回路の駆動タイミング図である。 図１４は本開示の少なくとも１つの実施例に係る表示装置の模式的なブロック図である。 図１５は本開示の少なくとも１つの実施例に係る表示装置の積層構造模式図である。
本開示の実施例の目的、技術案及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明確、かつ完全に説明する。明らかなように、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。説明される本開示の実施例に基づき、当業者が創造的な労働を必要とせずに得た全ての他の実施例は、いずれも本開示の保護範囲に属する。
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解できる通常の意味を有する。本開示で使用される「第１」、「第２」及び類似する用語は、何らかの順序、数又は重要性を示すものではなく、異なる構成要素を区別するためのものに過ぎない。同様に、「１つ」、「１」又は「該」などの類似する用語は、数を限定するものではなく、少なくとも１つが存在することを意味する。「備える」又は「含む」などの類似する用語は、該用語の前に記載された素子又は部材が、該用語の後に挙げられる素子又は部材、及びそれらの同等物を含み、他の素子又は部材を排除しないことを意味する。「接続」又は「連結」などの類似する用語は、物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかにかかわらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対的な位置関係を示すことのみに用いられ、説明対象の絶対位置が変化すると、該相対的な位置関係もそれに応じて変化する可能性がある。
画面内センサ（カメラなど）を有する現在の表示基板の場合、表示基板の画面内センサ（カメラ）に対応する表示領域の透光率を向上させるために、画面内センサ（カメラ）に対応する表示領域の発光素子の単位面積あたりの分布密度（ＰＰＩ）は、表示基板の他の表示領域の発光素子の単位面積あたりの分布密度よりも小さくてもよい。
しかしながら、表示基板の異なる領域の発光素子の単位面積あたりの分布密度は異なるため、異なる領域の発光素子及び対応する画素回路の設置方式も異なり、これにより、表示基板の配線方式及びレイアウト設計は、均一に分布する発光素子を有する通常の表示基板とは異なる。結果として、膜層間の電気的接続を実現するために、表示基板に多くのビアを設置する必要がある。通常のビアの設置方式を用いると、該表示基板に多くのビアが存在するため、電気的接続の安定性が影響され、透過光の均一性が低くなり、画面内センサ（カメラなど）の検知効果に悪影響を与え、これにより該表示基板を用いた表示装置の性能は低下する。
本開示の少なくとも１つの実施例は、表示基板及び表示装置を提供し、該表示基板は、加工の困難さを軽減し、電気的接続の信頼性を向上させ、透過光の均一性を向上させることができ、画面内センサ（カメラなど）の検知効果の向上に寄与する。
以下、図面を参照しながら、本開示の実施例を詳細に説明する。なお、異なる図面では、同じ符号は説明されている同じ素子を表すためのものである。
本開示の少なくとも１つの実施例は、表示領域を含む表示基板を提供する。表示領域は、互いに重ならない第１表示領域及び第２表示領域を含み、第２表示領域は第１表示領域を少なくとも部分的に取り囲み、第１表示領域の透光率は第２表示領域の透光率よりも大きい。第１表示領域は少なくとも１つの第１発光素子を含み、第２表示領域は少なくとも１つの第１画素回路を含む。表示領域は少なくとも１本の第１接続線をさらに含み、第１接続線は、第１表示領域に位置する第１端及び第２表示領域に位置する第２端を含む。少なくとも１つの第１発光素子は第１サブ発光素子を含み、少なくとも１つの第１画素回路は第１サブ画素回路を含み、第１接続線は、第１端が第１サブ発光素子の陽極に電気的に接続され、第２端が第１サブ画素回路に電気的に接続される。表示基板は、順次積層された第１接続層、第１絶縁層、第２絶縁層及び陽極層を含む。第１接続線は第１接続層に位置し、第１サブ発光素子の陽極は陽極層に位置し、第１サブ発光素子の陽極は、第１絶縁層及び第２絶縁層を貫通する第１ビアを介して第１接続線に電気的に接続される。第１ビアの表示基板に垂直な平面における断面形状は逆ボス形状であり、第１ビアにおいて、第２絶縁層の開口径は第１絶縁層の開口径よりも大きい。第１サブ発光素子の陽極は第１凹溝構造を含み、第１凹溝構造は第１ビア内に位置し、第１凹溝構造の底部は第１接続線に接触して電気的に接続される。
図１は本開示の少なくとも１つの実施例に係る表示基板の平面模式図である。図１に示すように、該表示基板０１は表示領域１０を含み、表示領域１０は、第１表示領域１１、第２表示領域１２及び第３表示領域１３を含む。例えば、第１表示領域１１、第２表示領域１２及び第３表示領域１３は互いに重ならない。例えば、第３表示領域１３は第２表示領域１２を少なくとも部分的に取り囲み（例えば、部分的に取り囲み）、第２表示領域１２は第１表示領域１１を少なくとも部分的に取り囲む（例えば、完全に取り囲む）。なお、いくつかの例では、表示基板０１は、第３表示領域１３を少なくとも部分的に取り囲む周辺領域をさらに含んでもよい。
例えば、第１表示領域１１の透光率は第２表示領域１２の透光率よりも大きい。例えば、いくつかの例では、少なくとも第１表示領域１１は、光が透過することを可能にする。例えば、該表示基板０１は、表示用の第１側及び第１側に対向する第２側を有する。例えば、いくつかの例では、図１に示すように、第１側は表示基板０１の前側（すなわち、図１に示される平面）であり、第２側は表示基板０１の裏側である。例えば、表示基板０１の第２側の第１表示領域１１に対応する位置にセンサが設置され得、該センサは、例えば、画像センサ又は赤外線センサなどである。該センサは、表示基板０１の第１側からの光を受光するように構成され、これにより、画像撮影、距離感知、光強度感知などの操作を行うことができ、これらの光は、例えば、第１表示領域１１を透過してセンサに照射され、これによりセンサにより検知される。
図２は図１に示される表示基板の第１表示領域及び第２表示領域の平面模式図である。例えば、図１及び図２に示すように、第２表示領域１２は第１表示領域１１を少なくとも部分的に取り囲む（例えば、完全に取り囲む）。
例えば、第１表示領域１１の形状は円形又は楕円形であってもよく、第２表示領域１２の形状は矩形であってもよいが、本開示の実施例はこれに限定されない。例えば、第１表示領域１１及び第２表示領域１２の形状はいずれも矩形又は他の適用可能な形状であってもよい。
図３は図２に示される表示基板の第１表示領域及び第２表示領域の一例である。図４は図３の部分領域ＲＥＧ１の拡大図であり、図５Ａは図３の部分領域ＲＥＧ２の拡大図であり、図５Ｂは図５Ａの１列の第１画素回路、１列の第１発光素子、１列の第２画素回路及び１列の第２発光素子のみを含む領域の拡大図である。なお、第１画素回路と第１発光素子との接続方式を明確に具体化するために、図５Ｂでは、隣接する第１画素回路と第１発光素子が互いに接続されることが示されており、しかしながら、図３、図４及び図５Ａに基づき、図５Ｂの第１発光素子の左側には図示されていない他の第１発光素子がさらに設置され得、第１画素回路の右側には図示されていない他の第１画素回路がさらに設置され得ることが理解できる。
例えば、図３、図４、図５Ａ及び図５Ｂに示すように、第１表示領域１１は少なくとも１つ（例えば、複数）の第１発光素子４１１を含む。なお、明確にするために、関連する図面は、第１発光素子４１１の陽極構造を用いて第１発光素子４１１を模式的に示している。例えば、第１表示領域１１は、アレイ状に配置された複数の第１発光素子４１１を含み、第１発光素子４１１は光を放出するように構成される。例えば、第１表示領域１１には画素回路がなく、第１発光素子４１１を駆動するための画素回路が第２表示領域１２に設置されるため、第１表示領域１１の金属被覆面積を減少させ、第１表示領域１１の透光率を向上させ、それにより、第１表示領域１１の透光率は第２表示領域１２の透光率よりも大きくなる。
例えば、複数の第１発光素子４１１は、アレイ状に配置される複数の発光ユニットに設置されてもよい。例えば、各発光ユニットは１つ又は複数の第１発光素子４１１を含んでもよい。例えば、複数の第１発光素子４１１は、白色光、赤色光、青色光、緑色光などの、同じ色又は異なる色の光を放出することができ、これは実際のニーズに応じて決定されてもよく、本開示の実施例はこれを限定しない。例えば、複数の第１発光素子４１１の配置方式は、ＧＧＲＢ、ＲＧＢＧ、ＲＧＢなどの通常の画素ユニットの配置方式を参照すればよく、本開示の実施例はこれを限定しない。
例えば、第１表示領域１１は、表示基板０１の第１側からの光が少なくとも部分的に表示基板０１の第２側に透過されることを可能にする。このように、表示基板０１の第２側には第１表示領域１１に対応する位置にセンサを設置することが容易であり、該センサは、第１側からの光を受光でき、これにより、画像撮影、距離感知、光強度感知などの操作を行うことができる。
例えば、図３、図４、図５Ａ及び図５Ｂに示すように、第２表示領域１２は少なくとも１つ（例えば、複数）の第１画素回路４１２を含む。例えば、第１発光素子４１１は、第１画素回路４１２に１対１で対応して電気的に接続され、複数の第１画素回路４１２は、複数の第１発光素子４１１を１対１で対応して駆動することに用いられる。例えば、図５Ｂに示される矩形ブロック（符号４１２で示される黒枠白塗り領域）は第１画素駆動ユニットを表し、各第１画素駆動ユニットはいずれも第１画素回路４１２を含む。例えば、第１画素回路４１２は、複数の第１発光素子４１１を１対１で対応して駆動発光させるように構成される。すなわち、１つの第１画素回路４１２は１つの対応する第１発光素子４１１を駆動し、異なる第１画素回路４１２は異なる第１発光素子４１１を駆動する。
なお、図３、図４、図５Ａ及び図５Ｂでは、第１画素駆動ユニットは１つ又は複数の第１画素回路４１２を含んでもよい。第１表示領域１１の発光ユニットが１つの第１発光素子４１１を含む場合、該第１画素駆動ユニットは同様に１つの第１画素回路４１２を含む。第１表示領域１１の発光ユニットが複数の第１発光素子４１１を含む場合、該第１画素駆動ユニットは同様に複数の第１画素回路４１２を含み、各発光ユニットの第１発光素子４１１の数は、例えば、各第１画素駆動ユニットの第１画素回路４１２の数に等しく、これにより、１対１で対応する駆動が実現される。
例えば、複数の第１発光素子４１１はアレイ状に配置され、複数の第１画素回路４１２もアレイ状に配置される。ここでは、「アレイ状配置」とは、複数のデバイスが１グループとなり、複数グループのデバイスがアレイ状に配置されることであってもよく、複数のデバイス自体がアレイ状に配置されることであってもよく、本開示の実施例はこれを限定しない。例えば、いくつかの例では、図３、図４、図５Ａ及び図５Ｂに示すように、４つごとの第１発光素子４１１は１グループとなり、複数グループの第１発光素子４１１はアレイ状に配置され、それに対応して、４つごとの第１画素回路４１２は１グループとなり、複数グループの第１画素回路４１２はアレイ状に配置され、このとき、各第１画素駆動ユニットは４つの第１画素回路４１２を含む。
例えば、図３、図４、図５Ａ及び図５Ｂに示すように、表示領域１０は、少なくとも１本の第１接続線１１０及び少なくとも１本の第２接続線１２０をさらに含む。第１接続線１１０は、第１表示領域１１に位置する第１端及び第２表示領域１２に位置する第２端を含み、すなわち、第１接続線１１０は第１表示領域１１から第２表示領域１２に延伸する。同様に、第２接続線１２０は、第１表示領域１１に位置する第１端及び第２表示領域１２に位置する第２端を含み、すなわち、第２接続線１２０は第１表示領域１１から第２表示領域１２に延伸する。
第１発光素子４１１は、第１サブ発光素子４１１ａ及び第２サブ発光素子４１１ｂを含み、第１画素回路４１２は、第１サブ画素回路４１２ａ及び第２サブ画素回路４１２ｂを含む。第１接続線１１０は、第１端が第１サブ発光素子４１１ａの陽極に電気的に接続され、第２端が第１サブ画素回路４１２ａに電気的に接続され、第１接続線１１０は、第１サブ画素回路４１２ａによって提供された電気信号を第１サブ発光素子４１１ａの陽極に伝送し、第１サブ発光素子４１１ａを駆動発光させるように構成される。第２接続線１２０は、第１端が第２サブ発光素子４１１ｂの陽極に電気的に接続され、第２端が第２サブ画素回路４１２ｂに電気的に接続され、第２接続線１２０は、第２サブ画素回路４１２ｂによって提供された電気信号を第２サブ発光素子４１１ｂの陽極に伝送し、第２サブ発光素子４１１ｂを駆動発光させるように構成される。
例えば、第１表示領域１１内に位置する複数の第１発光素子４１１については、一部の第１発光素子４１１（例えば、第１サブ発光素子４１１ａ）は、第１接続線１１０に電気的に接続され、他の部分の第１発光素子４１１（例えば、第２サブ発光素子４１１ｂ）は、第２接続線１２０に電気的に接続され、これにより、全ての第１発光素子４１１は、いずれも対応する接続線を介して対応する第１画素回路４１２に電気的に接続され、第１発光素子４１１の駆動が実現される。
例えば、第１接続線１１０と第２接続線１２０は表示基板０１の異なる膜層に位置し、すなわち、第１接続線１１０と第２接続線１２０は２つの異なる膜層に位置する。異なる膜層に位置するため、第１接続線１１０の表示基板０１での正投影は、第２接続線１２０の表示基板０１での正投影と重なることができ、これにより、配線空間を効果的に利用でき、配線が容易であり、第１表示領域１１のすべての第１発光素子４１１が対応する接続線に電気的に接続されるようにする。第１発光素子４１１の数が多く、対応する接続線が多い場合でも、該表示基板０１は十分な配線空間を提供することもできる。
なお、異なる膜層は、ビアが設置されていない位置で互い絶縁される。例えば、異なる膜層に位置する配線を互い電気的に接続する必要がある場合、ビアを設置する方式によって異なる膜層に位置する配線を電気的に接続することができる。例えば、これらの異なる膜層は異なるプロセスで製造され、例えば、先ず第１プロセスでこれらの異なる膜層のうちの１つを製造し、次に第２プロセスでこれらの異なる膜層のもう１つの膜層を製造する。例えば、第１プロセスを実行した後、第２プロセスを実行する前に、第３プロセスで絶縁層を製造することができ、該絶縁層は異なる膜層の間に位置し、異なる膜層を、ビアが設置されていない位置で互い絶縁する。例えば、第１プロセス、第２プロセス及び第３プロセスは同じであってもよく、異なってもよい。例えば、該表示基板０１がベース基板を含む場合、ベース基板に垂直な方向に、異なる膜層のベース基板からの距離は異なる。すなわち、異なる膜層の中で、１つの膜層はベース基板に近く、もう１つの膜層はベース基板から遠い。以下の説明では、異なる膜層の意味は上記説明を参照すればよく、詳細な説明が省略される。
なお、本開示の実施例では、第１発光素子４１１と第１画素回路４１２との電気的接続を実現するための接続線は、２つの異なる膜層に位置することに限定されず、異なる３つの膜層、４つの膜層又は任意数の膜層に位置してもよく、すなわち、これらの接続線は、上記説明される第１接続線１１０及び第２接続線１２０に限定されず、第１接続線１１０及び第２接続線１２０とは異なる膜層に位置する他の接続線を含んでもよく、本開示の実施例はこれを限定しない。
例えば、図５Ａに示すように、複数本の第１接続線１１０と複数本の第２接続線１２０は接続線アレイを構成し、該接続線アレイの各接続線（該接続線は第１接続線１１０又は第２接続線１２０であってもよい）は、１つの第１発光素子４１１と１つの第１画素回路４１２を対応して電気的に接続する。例えば、複数本の接続線の長さの差が大きすぎないようにし、回路環境のバランスを向上させるために、配線設計時に、対応して接続された第１発光素子４１１と第１画素回路４１２との間の間隔を実質的に近くすることができる。例えば、図５Ａに示される例では、複数の画素回路（第１画素回路４１２及び第２画素回路４２２を含む）はアレイ状に配置され、複数の第１発光素子４１１もアレイ状に配置される。第Ｑ行に位置する画素回路及び第１発光素子４１１について、第（Ｐ－１）列の第１画素回路４１２と第Ｗ列の第１発光素子４１１は、接続線（第１接続線１１０又は第２接続線１２０であってもよい）を介して電気的に接続され、該接続線の長さは、例えば約Ｓ１であり、第（Ｐ＋１）列の第１画素回路４１２と第（Ｗ＋１）列の第１発光素子４１１は、接続線（第１接続線１１０又は第２接続線１２０であってもよい）を介して電気的に接続され、該接続線の長さは、例えば約Ｓ２である。例えば、Ｓ１とＳ２の差は所定の範囲内にあり、大きくなりすぎない。例えば、Ｓ１とＳ２の差の範囲の具体的な数値は実際のニーズに応じて決定されてもよく、本開示の実施例はこれを限定しない。同様に、第（Ｑ－１）行及び第（Ｑ－２）行に位置する第１画素回路４１２と第１発光素子４１１は同様な配線方式を用いてもよい。
第（Ｐ－１）列の第１画素回路４１２と第（Ｗ＋１）列の第１発光素子４１１を接続させ、第（Ｐ＋１）列の第１画素回路４１２と第Ｗ列の第１発光素子４１１を接続させる状況に比べて、図５Ａに示される例は、複数本の接続線の長さの差が大きすぎないようにすることができ、すなわち、複数本の第１接続線１１０の長さの差は大きすぎず、複数本の第２接続線１２０の長さの差は大きすぎず、第１接続線１１０と第２接続線１２０の長さの差は大きすぎず、これにより、回路環境のバランスを向上させることができる。勿論、本開示の実施例は図５Ａに示される状況に限定されず、接続線で接続された第１画素回路４１２及び第１発光素子４１１の分布位置は他の位置であってもよく、これは実際のニーズに応じて決定されてもよく、本開示の実施例はこれを限定しない。
なお、複数本の第１接続線１１０と複数本の第２接続線１２０の表示基板０１に平行な平面における分布方式及び位置関係は限定されず、実際の配線ニーズに応じて決定されてもよい。例えば、表示基板０１に平行な平面内に、第１接続線１１０と第２接続線１２０は１つずつ間隔をあけて設置されてもよく、グループで間隔をあけて設置されてもよく、又は不規則に分布してもよく、本開示の実施例はこれを限定しない。
なお、本開示の実施例では、第１サブ発光素子４１１ａと第２サブ発光素子４１１ｂは構造及び機能に違いがなく、第１サブ画素回路４１２ａと第２サブ画素回路４１２ｂは同様に構造及び機能に違いがなく、これらが「第１」、「第２」と呼ばれることは、これらの発光素子及び画素回路に接続された接続線（すなわち、第１接続線１１０及び第２接続線１２０）を区別するためのものに過ぎず、本開示の実施例を限定するものではない。
図６Ａは図５Ｂの線Ａ－Ａ’に沿った断面模式図であり、図６Ｂは図６Ａの第１ビアＨ１の拡大図であり、図６Ｃは図６Ａの第１ビアＨ１及び接続された陽極に対応する領域の模式的なレイアウトであり、図６Ｄは図６Ａの第３ビアＨ３及び接続されたソースドレイン金属層に対応する領域の模式的なレイアウトである。
例えば、図６Ａ～６Ｄに示すように、表示基板０１は、順次積層された第３絶縁層３３、第１接続層２１、第１絶縁層３１、第２絶縁層３２及び陽極層４０を含む。第１サブ発光素子４１１ａは、陽極４１１１、陰極４１１３及び陽極４１１１と陰極４１１３との間に位置する発光層４１１２を含む。第１接続線１１０は第１接続層２１に位置し、第１サブ発光素子４１１ａの陽極４１１１は陽極層４０に位置する。第１サブ発光素子４１１ａの陽極４１１１は、第１絶縁層３１及び第２絶縁層３２を貫通する第１ビアＨ１を介して第１接続線１１０に電気的に接続される。
例えば、第１ビアＨ１の表示基板０１に垂直な平面における断面形状は逆ボス形状である。示される断面図（例えば、図６Ａ及び図６Ｂ）では、該逆ボス形状は大きさの異なる２つの矩形をつなぎ合わせた形状であり、上方の矩形が大きく、下方の矩形が小さく、これにより、該逆ボス形状の少なくとも一方の側面に階段が形成され、例えば、２つの側面に階段が形成され、例えば、下方の矩形に対応する部分のベース基板７４での正投影は、上方の矩形に対応する部分のベース基板７４での正投影の内部に完全にあり、例えば、下方の矩形に対応する部分のベース基板７４での正投影の各エッジと、上方の矩形に対応する部分のベース基板７４での正投影の各エッジとはすべて間隔をあけて設置される。例えば、第１ビアＨ１において、第２絶縁層３２の開口径Ｌ２は第１絶縁層３１の開口径Ｌ１よりも大きい。例えば、第２絶縁層３２の開口径Ｌ２は６μｍ×６μｍであってもよく、又は、第１絶縁層３１の開口径Ｌ１は６μｍ×６μｍであってもよい。第１ビアＨ１は２層の絶縁層を貫通する必要があるため、第１ビアＨ１の深さは大きく、第１ビアＨ１を逆ボス形状に設定することにより、第１ビアＨ１の加工の困難さを軽減することができ、導電性材料（例えば、陽極４１１１の材料）を第１ビアＨ１に堆積することが容易であり、これにより、電気的接続の信頼性が向上する。
例えば、第１サブ発光素子４１１ａの陽極４１１１は第１凹溝構造ＧＲ１を含み、第１凹溝構造ＧＲ１は第１ビアＨ１内に位置し、第１凹溝構造ＧＲ１の底部は第１接続線１１０に接触して電気的に接続される。陽極４１１１の第１ビアＨ１内に堆積された部分を凹溝構造に設置することにより、該部分の厚さを減少させ、該部分の厚さと陽極４１１１の他の部分の厚さとの差を小さくすることができ、これにより、透過光の均一性が全体的に向上し、異なる領域で顕著な輝度差がなくなり、且つ第１表示領域１１は良好な透光性を有し、さらに画面内センサ（カメラなど）の検知効果の向上に寄与し、例えば、結像をより明確にする。第１ビアＨ１が逆ボス形状であるため、陽極４１１１を製造する場合、該凹溝構造の形成に寄与し、プロセスの困難さを軽減することができる。
例えば、いくつかの例では、第１凹溝構造ＧＲ１の第１接続層２１から離れる面は曲面である。このように、透過光の光強度を連続的に変化させ、光強度が局所位置で突然に変化するのを回避することができ、これにより、透過光の均一性をさらに向上させる。勿論、本開示の実施例はこれに限定されず、他の例では、第１凹溝構造ＧＲ１の第１接続層２１から離れる面は平面、傾斜面などであってもよく、これは実際のニーズに応じて決定されてもよい。
例えば、陽極４１１１は複数のサブ陽極層を含んでもよく、例えば、ＩＴＯ／Ａｇ／ＩＴＯ三層構造など（図示せず）を含み、本開示の実施例は陽極４１１１の具体的な形態を限定しない。例えば、陰極４１１３は表示基板０１の全表面に形成された構造であってもよく、陰極４１１３は、リチウム（Ｌｉ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）などの金属材料を含んでもよい。例えば、陰極４１１３は、非常に薄く形成できるため、良好な透光性を有する。例えば、陽極４１１１がＩＴＯ／Ａｇ／ＩＴＯ三層構造を含む場合、その厚さは８６／１０００／８６Ａである。
なお、図６Ｃに示されるレイアウトでは、第２接続線１２０は第１接続線１１０とは異なる膜層に位置し（第２接続線１２０が位置する膜層及び対応する断面構造については、以下説明される）、第２接続線１２０と第１サブ発光素子４１１ａの陽極４１１１も異なる膜層に位置し、従って、第２接続線１２０の輪郭は第１サブ発光素子４１１ａの陽極４１１１と重なるが、第２接続線１２０は、第１サブ発光素子４１１ａの陽極４１１１に電気的に接続されていない。
例えば、図６Ａに示すように、第１サブ画素回路４１２ａは、第１スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４１２Ｔ）及びストレージコンデンサ４１２Ｃなどの構造を含む。スイッチング薄膜トランジスタ４１２Ｔは、ゲート４１２１、活性層４１２２、第１極４１２３及び第２極４１２４を含む。例えば、第１極４１２３はソース又はドレインであってもよく、第２極４１２４はドレイン又はソースであってもよい。例えば、ストレージコンデンサ４１２Ｃは、第１コンデンサ極板４１２５及び第２コンデンサ極板４１２６を含む。
例えば、活性層４１２１はベース基板７４に設置され、活性層４１２１のベース基板７４から離れる側に第１ゲート絶縁層７４１が設置される。ゲート４１２２と第１コンデンサ極板４１２５は同じ層に設置され、第１ゲート絶縁層７４１のベース基板７４から離れる側に位置し、ゲート４１２２と第１コンデンサ極板４１２５のベース基板７４から離れる側に第２ゲート絶縁層７４２が設置される。第２コンデンサ極板４１２６は、第２ゲート絶縁層７４２のベース基板７４から離れる側に設置され、第２コンデンサ極板４１２６のベース基板７４から離れる側に層間絶縁層７４３が設置される。第１極４１２３と第２極４１２４（すなわち、ソースドレイン）は、層間絶縁層７４３のベース基板７４から離れる側に設置され、第１ゲート絶縁層７４１、第２ゲート絶縁層７４２及び層間絶縁層７４３に位置するビアを介して活性層４１２１に電気的に接続される。第１極４１２３と第２極４１２４の両方はソースドレイン金属層ＳＤに位置し、第３絶縁層３３はソースドレイン金属層ＳＤに位置し、第１接続層２１は第３絶縁層３３に位置する。第３絶縁層３３は、絶縁の役割を果たすだけでなく、平坦化の役割を果たすこともできる。
例えば、第１接続線１１０の第２端は、第３絶縁層３３を貫通する第３ビアＨ３を介して第１サブ画素回路４１２ａに含まれる第１スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４１２Ｔ）の第２極４１２４に電気的に接続される。勿論、本開示の実施例はこれに限定されず、他の例では、第１接続線１１０の第２端は、第１サブ画素回路４１２ａに含まれるスイッチング薄膜トランジスタ４１２Ｔの第１極４１２３に電気的に接続されてもよい。例えば、第３ビアＨ３の表示基板０１に平行な平面における断面のサイズは４μｍ×４μｍであってもよい。
例えば、第１表示領域１１は、ベース基板７４に位置する透明支持層７８をさらに含み、第１サブ発光素子４１１ａは、透明支持層７８のベース基板７４から離れる側に位置する。これにより、ベース基板７４について、第１表示領域１１の第１サブ発光素子４１１ａは、他の表示領域の発光素子（例えば、以下説明される第２表示領域１２の第２発光素子４２１及び第３表示領域１３の第３発光素子４３１）と実質的に同じ高さであってもよく、これにより、表示基板０１の表示効果が向上する。
例えば、該表示基板０１は、画素画定層７４６、カプセル化層７４７などの構造をさらに含んでもよい。例えば、画素画定層７４６は陽極４１１１（例えば、陽極４１１１の部分構造）に設置され、異なる画素又はサブ画素を画定するための複数の開口を含み、発光層４１１２は画素画定層７４６の開口に形成される。例えば、画素画定層７４６の開口と第１ビアＨ１との水平距離は４．６μｍであってもよい。例えば、カプセル化層７４７は単層又は多層のカプセル化構造を含んでもよく、多層のカプセル化構造は、例えば、無機カプセル化層と有機カプセル化層の積層を含み、これにより、表示基板０１に対するカプセル化効果が向上する。
例えば、第１表示領域１１、第２表示領域１２及び第３表示領域１３の画素画定層７４６は同じ層に設置され、第１表示領域１１、第２表示領域１２及び第３表示領域１３のカプセル化層７４７は同じ層に設置され、いくつかの実施例では一体的に接続され、本開示の実施例はこれを限定しない。
例えば、本開示の各実施例では、ベース基板７４は、ガラス基板、石英基板、金属基板又は樹脂基板などであってもよく、剛性基板又はフレキシブル基板であってもよく、本開示の実施例はこれを限定しない。
例えば、第１ゲート絶縁層７４１、第２ゲート絶縁層７４２、層間絶縁層７４３、第１絶縁層３１、第２絶縁層３２、第３絶縁層３３、画素画定層７４６、カプセル化層７４７は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素などの無機絶縁材料を含んでもよく、又はポリイミド、ポリフタルイミド、ポリフタルアミド、アクリル樹脂、ベンゾシクロブテン又はフェノール樹脂などの有機絶縁材料を含んでもよい。本開示の実施例は、上記各機能層の材料を具体的に限定しない。例えば、第１絶縁層３１、第２絶縁層３２、第３絶縁層３３の厚さはそれぞれ１００００～１５０００Ａであってもよい。
例えば、活性層４１２１の材料は、多結晶シリコン又は酸化物半導体（例えば、インジウムガリウム亜鉛酸化物）などの半導体材料を含んでもよい。例えば、活性層４１２１の一部は、高い導電性を有するように、ドーピングなどの導体化処理により導体化され得る。
例えば、ゲート４１２２、第１コンデンサ極板４１２５及び第２コンデンサ極板４１２６の材料は、モリブデン、アルミニウム及びチタンなどを含む金属材料又は合金材料を含んでもよい。
例えば、第１極４１２３及び第２極４１２４の材料は、モリブデン、アルミニウム及びチタンなどで形成された金属単層又は多層構造などの金属材料又は合金材料を含んでもよく、例えば、該多層構造は、例えば、チタン、アルミニウム、チタンの三層金属積層（Ｔｉ ／Ａｌ／Ｔｉ）などの多層金属積層である。
例えば、本開示の実施例に係る表示基板０１は、有機発光ダイオード（ＯＬＥＤ）表示基板又は量子ドット発光ダイオード（ＱＬＥＤ）表示基板などであってもよく、本開示の実施例は、表示基板の具体的な種類を限定しない。
例えば、表示基板０１が有機発光ダイオード表示基板である場合、発光層（例えば、上記発光層４１１２）は、小分子有機材料又はポリマー分子有機材料を含んでもよく、蛍光発光材料又は燐光発光材料であってもよく、赤色光、緑色光、青色光、又は白色光などを放出することができる。且つ、実際の様々なニーズに応じて、異なる例では、発光層は、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの機能層をさらに含んでもよい。
例えば、表示基板０１が量子ドット発光ダイオード（ＱＬＥＤ）表示基板である場合、発光層（例えば、上記発光層４１１２）は、シリコン量子ドット、ゲルマニウム量子ドット、硫化カドミウム量子ドット、セレン化カドミウム量子ドット、テルル化カドミウム量子ドット、セレン化亜鉛量子ドット、硫化鉛量子ドット、セレン化鉛量子ドット、リン化インジウム量子ドット及びインジウムヒ素量子ドットなどの量子ドット材料を含んでもよく、量子ドットの粒径は、例えば２ｎｍ～２０ｎｍである。
図７Ａは図５Ｂの線Ｂ－Ｂ’に沿った断面模式図であり、図７Ｂは図７Ａの第２ビアＨ２の拡大図であり、図７Ｃは図７Ａの第２ビアＨ２及び接続された陽極に対応する領域の模式的なレイアウトであり、図７Ｄは第４ビアＨ４の別の構造模式図であり、図７Ｅは図７Ａの第４ビアＨ４及び接続されたソースドレイン金属層に対応する領域の模式的なレイアウトである。
例えば、図７Ａ～７Ｅに示すように、表示基板０１は第２接続層２２をさらに含み、第２接続層２２は第１絶縁層３１と第２絶縁層３２との間に位置し、第２接続線１２０は第２接続層２２に位置する。第２サブ発光素子４１１ｂの設置方式は第１サブ発光素子４１１ａの設置方式と同様であり、第２サブ画素回路４１２ｂに含まれる第１スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４１２Ｔ）及びストレージコンデンサ４１２Ｃの設置方式は、第１サブ画素回路４１２ａの第１スイッチングトランジスタ及びストレージコンデンサ４１２Ｃの設置方式と同様であり、関連する説明は、上記図６Ａ～６Ｄに対する説明を参照すればよく、ここでは詳細な説明が省略される。
例えば、第２サブ発光素子４１１ｂの陽極４１１１は陽極層４０に位置し、第２サブ発光素子４１１ｂの陽極４１１１は、第２絶縁層３２を貫通する第２ビアＨ２を介して第２接続線１２０に電気的に接続される。
例えば、第２サブ発光素子４１１ｂの陽極４１１１は第２凹溝構造ＧＲ２を含み、第２凹溝構造ＧＲ２は第２ビアＨ２内に位置し、第２凹溝構造ＧＲ２の底部は第２接続線１２０に接触して電気的に接続される。陽極４１１１の第２ビアＨ２内に堆積された部分を凹溝構造に設置することにより、該部分の厚さを減少させ、該部分の厚さと陽極４１１１の他の部分の厚さとの差を小さくすることができ、これにより、透過光の均一性が全体的に向上する。
例えば、いくつかの例では、第２凹溝構造ＧＲ２の第２接続層２２から離れる面は曲面である。このように、透過光の光強度を連続的に変化させ、光強度が局所位置で突然に変化するのを回避することができ、これにより、透過光の均一性をさらに向上させる。勿論、本開示の実施例はこれに限定されず、他の例では、第２凹溝構造ＧＲ２の第２接続層２２から離れる面は平面、傾斜面などであってもよく、これは実際のニーズに応じて決定されてもよい。
例えば、第２接続線１２０の第２端は、第３絶縁層３３及び第１絶縁層３１を貫通する第４ビアＨ４を介して第２サブ画素回路４１２ｂの第１スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４１２Ｔ）の第２極４１２４に電気的に接続される。勿論、本開示の実施例はこれに限定されず、他の例では、第２接続線１２０の第２端は、第２サブ画素回路４１２ｂに含まれるスイッチング薄膜トランジスタ４１２Ｔの第１極４１２３に電気的に接続されてもよい。
例えば、図７Ａに示すように、第４ビアＨ４の表示基板０１に垂直な平面における断面形状は逆ボス形状である。例えば、第４ビアＨ４において、第１絶縁層３１の開口径は第３絶縁層３３の開口径よりも大きい。第４ビアＨ４は２層の絶縁層を貫通する必要があるため、第４ビアＨ４の深さは大きく、第４ビアＨ４を逆ボス形状に設定することにより、第４ビアＨ４の加工の困難さを軽減することができ、導電性材料（例えば、第２接続線１２０の材料）を第４ビアＨ４に堆積することが容易であり、これにより、電気的接続の信頼性が向上する。
なお、図７Ｃに示されるレイアウトでは、第１接続線１１０は第２接続線１２０とは異なる膜層に位置し、第１接続線１１０と第２サブ発光素子４１１ｂの陽極４１１１も異なる膜層に位置し、従って、第１接続線１１０の輪郭は第２サブ発光素子４１１ｂの陽極４１１１と重なるが、第１接続線１１０は、第２サブ発光素子４１１ｂの陽極４１１１に電気的に接続されていない。
なお、第２接続線１２０と第１スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４１２Ｔ）との接続方式は図７Ａに示される方式に限定されず、遷移金属層を設置することにより電気的接続を実現することができ、これにより、プロセスの困難さが軽減される。例えば、別のいくつかの例では、図７Ｄに示すように、第４ビアＨ４において、第２接続線１２０は遷移金属層２３に接触して電気的に接続され、遷移金属層２３は、第２サブ画素回路４１２ｂの第１スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４１２Ｔ）の第１極４１２３又は第２極４１２４に接触して電気的に接続され、これにより、第２接続線１２０とスイッチング薄膜トランジスタ４１２Ｔとの電気的接続を実現する。例えば、遷移金属層２３と第１接続層２１は同じプロセスで形成され、すなわち、遷移金属層２３と第１接続層２１は同じ膜層であってもよく、該膜層の中で、一部の構造は第１接続線１１０を形成し、他の部分の構造は、第２接続線１２０及び第２サブ画素回路４１２ｂのスイッチング薄膜トランジスタ４１２Ｔに電気的に接続される。遷移金属層２３を設置することにより、プロセスの困難さが軽減され、電気的接続の信頼性が向上する。
例えば、図５Ｂに示すように、第２表示領域１２は、少なくとも１つ（例えば、複数）の第２発光素子４２１及び少なくとも１つ（例えば、複数）の第２画素回路４２２をさらに含む。第２発光素子４２１は、第２画素回路４２２に１対１で対応して電気的に接続され、第２画素回路４２２は、第２発光素子４２１を駆動発光させることに用いられる。なお、図５Ｂの符号４２２で示される矩形ブロックは、第２画素回路４２２のおおよその位置を示すためのものに過ぎず、第２画素回路４２２の具体的な形状及び第２画素回路４２２の具体的な境界を表すものではない。例えば、少なくとも１つの第２発光素子４２１及びそれに対応する第２画素回路４２２は１つの第２画素駆動ユニット４２を構成する。
なお、図５Ｂでは、第２画素駆動ユニット４２は、１つの第２画素回路４２２及び１つの第２発光素子４２１を含んでもよく、又は複数の第２画素回路４２２及び複数の第２発光素子４２１を含んでもよい。第２画素駆動ユニット４２が複数の第２画素回路４２２及び複数の第２発光素子４２１を含む場合、各第２画素駆動ユニット４２の第２画素回路４２２の数は、例えば、第２発光素子４２１の数に等しく、これにより、１対１で対応する駆動が実現される。
例えば、複数の第２発光素子４２１はアレイ状に配置され、複数の第２画素回路４２２もアレイ状に配置される。ここでは、「アレイ状配置」とは、複数のデバイスが１グループとなり、複数グループのデバイスがアレイ状に配置されることであってもよく、又は複数のデバイス自体がアレイ状に配置されることであってもよく、本開示の実施例はこれを限定しない。例えば、いくつかの例では、図５Ｂに示すように、４つごとの第２発光素子４２１は１グループとなり、複数グループの第２発光素子４２１はアレイ状に配置され、それに対応して、４つごとの第２画素回路４２２は１グループとなり、複数グループの第２画素回路４２２はアレイ状に配置され、このとき、各第２画素駆動ユニット４２は、４つの第２画素回路４２２及び４つの第２発光素子４２１を含む。
図８Ａは図５Ｂの線Ｃ－Ｃ’に沿った断面模式図であり、図８Ｂは図８Ａの第５ビアＨ５の拡大図であり、図８Ｃは図８Ａの第５ビアＨ５、及び接続された陽極及びソースドレイン金属層に対応する領域の模式的なレイアウトである。
例えば、図８Ａ～８Ｃに示すように、第２画素回路４２２は、第２スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４２２Ｔ）及びストレージコンデンサ４２２Ｃなどの構造を含む。スイッチング薄膜トランジスタ４２２Ｔは、ゲート４２２１、活性層４２２２、第１極４２２３及び第２極４２２４を含む。例えば、第１極４２２３はソース又はドレインであってもよく、第２極４２２４はドレイン又はソースであってもよい。例えば、ストレージコンデンサ４２２Ｃは、第１コンデンサ極板４２２５及び第２コンデンサ極板４２２６を含む。
例えば、活性層４２２１はベース基板７４に設置され、活性層４２２１のベース基板７４から離れる側に第１ゲート絶縁層７４１が設置される。ゲート４２２２と第１コンデンサ極板４２２５は同じ層に設置され、第１ゲート絶縁層７４１のベース基板７４から離れる側に位置し、ゲート４２２２と第１コンデンサ極板４２２５のベース基板７４から離れる側に第２ゲート絶縁層７４２が設置される。第２コンデンサ極板４２２６は、第２ゲート絶縁層７４２のベース基板７４から離れる側に設置され、第２コンデンサ極板４２２６のベース基板７４から離れる側に層間絶縁層７４３が設置される。第１極４２２３と第２極４２２４（すなわち、ソースドレイン）は、層間絶縁層７４３のベース基板７４から離れる側に設置され、第１ゲート絶縁層７４１、第２ゲート絶縁層７４２及び層間絶縁層７４３に位置するビアを介して活性層４２２１に電気的に接続される。第１極４２２３と第２極４２２４の両方はソースドレイン金属層ＳＤに位置し、第３絶縁層３３はソースドレイン金属層ＳＤに位置する。第３絶縁層３３は、絶縁の役割を果たすだけでなく、平坦化の役割を果たすこともできる。
例えば、第２発光素子４２１は、陽極４２１１、陰極４２１３及び陽極４２１１と陰極４２１３との間に位置する発光層４２１２を含み、陽極４２１１は陽極層４０に位置する。第２発光素子４２１の陽極４２１１は、第１絶縁層３１、第２絶縁層３２及び第３絶縁層３３を貫通する第５ビアＨ５を介して第２スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４２２Ｔ）の第１極４２２３又は第２極４２２４に電気的に接続される。
例えば、第５ビアＨ５の表示基板０１に垂直な平面における断面形状は逆ボス形状である。第５ビアＨ５において、第１絶縁層３１の開口径Ｌ３は第３絶縁層３３の開口径Ｌ４よりも大きい。第５ビアＨ５は３層の絶縁層を貫通する必要があるため、第５ビアＨ５の深さは大きく、第５ビアＨ５を逆ボス形状に設定することにより、第５ビアＨ５の加工の困難さを軽減することができ、導電性材料（例えば、陽極４２１１の材料）を第５ビアＨ５に堆積することが容易であり、これにより、電気的接続の信頼性が向上する。
例えば、第５ビアＨ５において、第２絶縁層３２の開口径は第１絶縁層３１の開口径以上である。例えば、図８Ａ～８Ｂに示すように、いくつかの例では、第２絶縁層３２の開口径は第１絶縁層３１の開口径に等しく、すなわち、いずれもＬ３に等しく、従って、同じマスクを用いて第１絶縁層３１及び第２絶縁層３２の開口を製造することができ、これにより、所要のマスクの数を減少させ、生産コストを削減する。例えば、別のいくつかの例では、第２絶縁層３２の開口径は第１絶縁層３１の開口径よりも大きく、第５ビアＨ５を３レベルの階段状に形成することができ、さらに加工の困難さを軽減し、導電性材料（例えば、陽極４２１１の材料）を第５ビアＨ５に堆積することが容易であり、これにより、電気的接続の信頼性が向上する。
例えば、第２発光素子４２１の陽極４２１１は第３凹溝構造ＧＲ３を含み、第３凹溝構造ＧＲ３は第５ビアＨ５内に位置し、第３凹溝構造ＧＲ３の底部は、第２スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４２２Ｔ）の第１極４２２３又は第２極４２２４に接触して電気的に接続される。陽極４２１１の第５ビアＨ５内に堆積された部分を凹溝構造に設置することにより、該部分の厚さを減少させ、該部分の厚さと陽極４２１１の他の部分の厚さとの差を小さくすることができ、これにより、透過光の均一性が全体的に向上する。第５ビアＨ５が逆ボス形状であるため、陽極４２１１を製造する場合、該凹溝構造の形成に寄与し、プロセスの困難さを軽減することができる。例えば、第３凹溝構造ＧＲ３のソースドレイン金属層ＳＤから離れる面は曲面、平面、傾斜面などであってもよく、本開示の実施例はこれを限定しない。
図９は図１に示される表示基板の第３表示領域の部分領域ＲＥＧ３の拡大図である。例えば、図９に示すように、第３表示領域１３は、少なくとも１つ（例えば、複数）の第３発光素子４３１及び少なくとも１つ（例えば、複数）の第３画素回路４３２を含む。第３発光素子４３１は、第３画素回路４３２に１対１で対応して電気的に接続され、第３画素回路４３２は、第３発光素子４３１を駆動発光させることに用いられる。なお、図９の符号４３２で示される矩形ブロックは、第３画素回路４３２のおおよその位置を示すためのものに過ぎず、第３画素回路４３２の具体的な形状及び第３画素回路４３２の具体的な境界を表すものではない。例えば、少なくとも１つの第３発光素子４３１及びそれに対応する第３画素回路４３２は１つの第３画素駆動ユニット４３を構成する。
なお、図９では、第３画素駆動ユニット４３は、１つの第３画素回路４３２及び１つの第３発光素子４３１を含んでもよく、又は複数の第３画素回路４３２及び複数の第３発光素子４３１を含んでもよい。第３画素駆動ユニット４３が複数の第３画素回路４３２及び複数の第３発光素子４３１を含む場合、各第３画素駆動ユニット４３の第３画素回路４３２の数は、例えば、第３発光素子４３１の数に等しく、これにより、１対１で対応する駆動が実現される。
例えば、複数の第３発光素子４３１はアレイ状に配置され、複数の第３画素回路４３２もアレイ状に配置される。ここでは、「アレイ状配置」とは、複数のデバイスが１グループとなり、複数グループのデバイスがアレイ状に配置されることであってもよく、又は複数のデバイス自体がアレイ状に配置されることであってもよく、本開示の実施例はこれを限定しない。例えば、いくつかの例では、図９に示すように、４つごとの第３発光素子４３１は１グループとなり、複数グループの第３発光素子４３１はアレイ状に配置され、それに対応して、４つごとの第３画素回路４３２は１グループとなり、複数グループの第３画素回路４３２はアレイ状に配置され、このとき、各第３画素駆動ユニット４３は、４つの第３画素回路４３２及び４つの第３発光素子４３１を含む。
図１０Ａは図９の線Ｄ－Ｄ’に沿った断面模式図であり、図１０Ｂは図１０Ａの第６ビアＨ６の拡大図である。
例えば、図１０Ａ～１０Ｂに示すように、第３画素回路４３２は、第３スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４３２Ｔ）及びストレージコンデンサ４３２Ｃなどの構造を含む。スイッチング薄膜トランジスタ４３２Ｔは、ゲート４３２１、活性層４３２２、第１極４３２３及び第２極４３２４を含む。例えば、第１極４３２３はソース又はドレインであってもよく、第２極４３２４はドレイン又はソースであってもよい。例えば、ストレージコンデンサ４３２Ｃは、第１コンデンサ極板４３２５及び第２コンデンサ極板４３２６を含む。
例えば、活性層４３２１はベース基板７４に設置され、活性層４３２１のベース基板７４から離れる側に第１ゲート絶縁層７４１が設置される。ゲート４３２２と第１コンデンサ極板４３２５は同じ層に設置され、第１ゲート絶縁層７４１のベース基板７４から離れる側に位置し、ゲート４３２２と第１コンデンサ極板４３２５のベース基板７４から離れる側に第２ゲート絶縁層７４２が設置される。第２コンデンサ極板４３２６は、第２ゲート絶縁層７４２のベース基板７４から離れる側に設置され、第２コンデンサ極板４３２６のベース基板７４から離れる側に層間絶縁層７４３が設置される。第１極４３２３及び第２極４３２４（すなわち、ソースドレイン）は、層間絶縁層７４３のベース基板７４から離れる側に設置され、第１ゲート絶縁層７４１、第２ゲート絶縁層７４２及び層間絶縁層７４３に位置するビアを介して活性層４３２１に電気的に接続される。第１極４３２３と第２極４３２４の両方はソースドレイン金属層ＳＤに位置し、第３絶縁層３３はソースドレイン金属層ＳＤに位置する。第３絶縁層３３は、絶縁の役割を果たすだけでなく、平坦化の役割を果たすこともできる。
例えば、第３発光素子４３１は、陽極４３１１、陰極４３１３及び陽極４３１１と陰極４３１３との間に位置する発光層４３１２を含み、陽極４３１１は陽極層４０に位置する。第３発光素子４３１の陽極４３１１は、第１絶縁層３１、第２絶縁層３２及び第３絶縁層３３を貫通する第６ビアＨ６を介して第３スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４３２Ｔ）の第１極４３２３又は第２極４３２４に電気的に接続される。
例えば、第６ビアＨ６の表示基板０１に垂直な平面における断面形状は逆ボス形状である。第６ビアＨ６において、第１絶縁層３１の開口径Ｌ５は第３絶縁層３３の開口径Ｌ６よりも大きい。第６ビアＨ６は３層の絶縁層を貫通する必要があるため、第６ビアＨ６の深さは大きく、第６ビアＨ６を逆ボス形状に設定することにより、第６ビアＨ６の加工の困難さを軽減することができ、導電性材料（例えば、陽極４３１１の材料）を第６ビアＨ６に堆積することが容易であり、これにより、電気的接続の信頼性が向上する。
例えば、第６ビアＨ６において、第２絶縁層３２の開口径は第１絶縁層３１の開口径以上である。例えば、図１０Ａ～１０Ｂに示すように、いくつかの例では、第２絶縁層３２の開口径は第１絶縁層３１の開口径に等しく、すなわち、いずれもＬ５に等しく、従って、同じマスクを用いて第１絶縁層３１及び第２絶縁層３２の開口を製造することができ、これにより、所要のマスクの数を減少させ、生産コストを削減する。例えば、別のいくつかの例では、第２絶縁層３２の開口径は第１絶縁層３１の開口径よりも大きく、第６ビアＨ６を３レベルの階段状に形成することができ、さらに加工の困難さを軽減し、導電性材料（例えば、陽極４３１１の材料）を第６ビアＨ６に堆積することが容易であり、これにより、電気的接続の信頼性が向上する。
例えば、第３発光素子４３１の陽極４３１１は第４凹溝構造ＧＲ４を含み、第４凹溝構造ＧＲ４は第６ビアＨ６内に位置し、第４凹溝構造ＧＲ４の底部は、第３スイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ４３２Ｔ）の第１極４３２３又は第２極４３２４に接触して電気的に接続される。陽極４３１１の第６ビアＨ６内に堆積された部分を凹溝構造に設置することにより、該部分の厚さを減少させ、該部分の厚さと陽極４３１１の他の部分の厚さとの差を小さくすることができ、これにより、透過光の均一性が全体的に向上する。第６ビアＨ６が逆ボス形状であるため、陽極４３１１を製造する場合、該凹溝構造の形成に寄与し、プロセスの困難さを軽減することができる。例えば、第４凹溝構造ＧＲ４のソースドレイン金属層ＳＤから離れる面は曲面、平面、傾斜面などであってもよく、本開示の実施例はこれを限定しない。
図１１Ａは図４の部分領域ＲＥＧ４に対応する模式的なレイアウトであり、図１１Ｂは図１１Ａの第１接続線のみが示される模式的なレイアウトであり、図１１Ｃは図１１Ａの第２接続線のみが示される模式的なレイアウトであり、図１１Ｄは図１１Ａの線Ｅ－Ｅ’に沿った断面模式図である。例えば、図１１Ａ～１１Ｃに示すように、第１表示領域１１には、陽極が設置されていない領域に、第１接続線１１０と第２接続線１２０はそれぞれの延伸方向に沿って延伸し、例えば、第１接続線１１０の延伸方向と第２接続線１２０の延伸方向は同じであってもよく、異なってもよい。なお、図１１Ａにおける第１接続線１１０と第２接続線１２０の投影は重なるが、第１接続線１１０と第２接続線１２０は異なる膜層に位置するため、両者の間は依然として絶縁されており、それぞれの信号伝送に影響を与えない。例えば、図１１Ｄに示すように、第３絶縁層３３、第１接続線１１０（すなわち、第１接続層２１）、第１絶縁層３１、第２接続線１２０（すなわち、第２接続層２２）、第２絶縁層３２及び画素画定層７４６は順次積層して設置される。第１絶縁層３１が設置されるため、第１接続線１１０と第２接続線１２０は互い絶縁され、短絡されていない。他の膜層は上記内容を参照すればよく、図１１Ｄでは図示されていない。
図１２Ａは本開示のいくつかの実施例に係る表示基板の第２表示領域の第２発光素子に対応する第１模式的なレイアウトであり、図１２Ｂは本開示のいくつかの実施例に係る表示基板の第２表示領域の第２発光素子に対応する第２模式的なレイアウトである。例えば、図１２Ａ～１２Ｂに示すように、第２表示領域１２には、第２発光素子４２１が設置されている領域に、第１接続線１１０と第２接続線１２０は、第２発光素子４２１の陽極４２１１の下方（すなわち、陽極４２１１のベース基板７４に近い側）から貫通し、第２発光素子４２１の陽極４２１１から依然として絶縁されている。
例えば、本開示の実施例では、第１接続線１１０と第２接続線１２０はそれぞれ透明導電性配線を含んでもよく、該透明導電性配線は、例えば、インジウムスズ酸化物（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ、ＩＴＯ）などで製造される。第１接続線１１０と第２接続線１２０を透明導電性配線として設置することにより、表示基板０１の透光率を向上させることができる。
例えば、複数の第１発光素子４１１はアレイ状に配置され、第１接続線１１０と第２接続線１２０の両方は、複数の第１発光素子４１１からなるアレイの行方向に沿って延伸する。勿論、本開示の実施例はこれに限定されず、第１接続線１１０と第２接続線１２０の延伸方向は他の任意の方向であってもよく、本開示の実施例はこれを限定しない。例えば、第１接続線１１０の延伸方向と第２接続線１２０の延伸方向は同じであってもよく、異なってもよい。
例えば、第１発光素子４１１、第２発光素子４２１及び第３発光素子４３１はそれぞれ有機発光ダイオード（ＯＬＥＤ）を含んでもよい。勿論、本開示の実施例はこれに限定されず、第１発光素子４１１、第２発光素子４２１及び第３発光素子４３１はさらに、量子ドット発光ダイオード（ＱＬＥＤ）又は他の適用可能な発光デバイスであってもよく、本開示の実施例はこれを限定しない。
例えば、複数の第１発光素子４１１の第１表示領域１１における単位面積あたりの分布密度は、複数の第２発光素子４２１の第２表示領域１２における単位面積あたりの分布密度よりも小さく、複数の第２発光素子４２１の第２表示領域１２における単位面積あたりの分布密度は、複数の第３発光素子４３１の第３表示領域１３における単位面積あたりの分布密度よりも小さい。例えば、第１表示領域１１及び第２表示領域１２は表示基板０１の低解像度領域と呼ばれ得、それに対応して、第３表示領域１３は表示基板０１の高解像度領域と呼ばれ得る。例えば、第２表示領域１２と第１表示領域１１との画素発光面積の合計は、第３表示領域１３の画素発光面積の１／８～１／２であってもよい。
なお、いくつかの例では、複数の第１発光素子４１１の第１表示領域１１における単位面積あたりの分布密度は、複数の第２発光素子４２１の第２表示領域１２における単位面積あたりの分布密度に等しくてもよく、これは実際のニーズに応じて決定されてもよく、本開示の実施例はこれを限定しない。
第１表示領域１１、第２表示領域１２及び第３表示領域１３の発光素子の単位面積あたりの分布密度を順次大きくすることにより、３つの表示領域が正常に発光して画面を表示することを確保できるとともに、表示基板０１の第１側の光が第１表示領域１１を透過して第２側に到着することが容易であり、これにより、表示基板０１の第２側に設置されたセンサが光を検知することが容易である。
なお、本開示の実施例では、表示基板０１は、上記説明される構造及び部材に限定されず、他の構造又は部材をさらに含んでもよい。例えば、表示基板０１は、１層又は多層のバリア層、緩衝層などをさらに含んでもよく、本開示の実施例はこれを限定しない。
図１３Ａは７Ｔ１Ｃ画素回路の構造模式図である。例えば、上記第１画素回路４１２（例えば、第１サブ画素回路４１２ａ及び第２サブ画素回路４１２ｂ）、第２画素回路４２２、第３画素回路４３２は、いずれも該７Ｔ１Ｃ画素回路を用いることができる。
例えば、図１３Ａに示すように、該７Ｔ１Ｃ画素回路１００は、第１トランジスタＣＴ１、第２トランジスタＣＴ２、第３トランジスタＣＴ３、第４トランジスタＣＴ４、第５トランジスタＣＴ５、第６トランジスタＣＴ６、第７トランジスタＣＴ７及びストレージコンデンサＣｓｔを含む。例えば、第１トランジスタＣＴ１～第７トランジスタＣＴ７はいずれもＰ型トランジスタである。
図１３Ａに示すように、ストレージコンデンサＣｓｔは、第１端が第１電源電圧端ＶＤＤに接続されて、第１電源電圧Ｖ１を受け取り、第２端が第１ノードＮ１に接続される。発光素子ＥＬは、第１端が第４ノードＮ４に接続され、第２端が第２電源電圧端ＶＳＳに接続されて、第２電源電圧Ｖ２を受け取る。第１トランジスタＣＴ１は、制御端が第１ノードＮ１に接続され、第１端が第２ノードＮ２に接続され、第２端が第３ノードＮ３に接続される。第２トランジスタＣＴ２は、第１端が第２ノードＮ２に接続され、第２端がデータ信号端ＤＡＴに接続されて、データ信号（例えば、データ電圧）Ｖｄａｔａを受け取る。第３トランジスタＣＴ３は、第１端が第１ノードＮ１に接続され、第２端が第３ノードＮ３に接続される。
第４トランジスタＣＴ４は、第１端が第１ノードＮ１に接続され、第２端が第１リセット信号端Ｉｎｉｔ１に接続されて、第１リセット信号端Ｉｎｉｔ１によって提供された第１リセット信号Ｖｉｎｉｔ１を受け取る。第５トランジスタＣＴ５は、第１端が第１電源電圧端ＶＤＤに接続され、第１端が第２ノードＮ２に接続される。第６トランジスタＣＴ６は、第１端が第４ノードＮ４に接続され、第２端が第２リセット信号端Ｉｎｉｔ２に接続されて、第２リセット信号Ｖｉｎｉｔ２を受け取る。第７トランジスタＣＴ７は、第１端が第３ノードＮ３に接続され、第２端が第４ノードＮ４に接続される。
例えば、第２トランジスタＣＴ２の制御端ＧＡＴ１と第３トランジスタＣＴ３の制御端ＧＡＴ２の両方は、走査信号端ＧＡＴ（図示せず）に接続され、第５トランジスタＣＴ５の制御端ＥＭ１と第７トランジスタＣＴ７の制御端ＥＭ２の両方は、発光制御端ＥＭ（図示せず）に接続され、第４トランジスタＣＴ４の制御端は、第１リセット制御端ＲＳＴ１に接続されるように構成され、第６トランジスタＣＴ６の制御端は、第２リセット制御端ＲＳＴ２に接続されるように構成される。説明の便宜上、図１３Ａでは、第１ノードＮ１、第２ノードＮ２、第３ノードＮ３、第４ノードＮ４及び発光素子ＥＬがさらに示されている。
図１３Ｂは図１３Ａに示される７Ｔ１Ｃ画素回路の駆動タイミング図である。図１３Ｂに示すように、該７Ｔ１Ｃ画素回路１００の各駆動サイクルは、第１段階ｔ１、第２段階ｔ２及び第３段階ｔ３を含む。
図１３Ａ及び図１３Ｂに示すように、第１段階ｔ１では、第１リセット制御端ＲＳＴ１は有効レベルを受け取り、走査信号端ＧＡＴ、第２リセット制御端ＲＳＴ２及び発光制御端ＥＭはいずれも無効レベルを受け取る。この場合、第４トランジスタＣＴ４はオンにされ、第２トランジスタＣＴ２、第３トランジスタＣＴ３、第５トランジスタＣＴ５、第６トランジスタＣＴ６及び第７トランジスタＣＴ７はオフにされ、第４トランジスタＣＴ４は、第１リセット信号（例えば、リセット電圧）Ｖｉｎｉｔ１を受け取り、第１リセット信号Ｖｉｎｉｔ１をストレージコンデンサＣｓｔに書き込んで、ストレージコンデンサＣｓｔをリセットするように構成され、第１ノードＮ１の電圧はＶｉｎｉｔ１であり、Ｖｉｎｉｔ１は例えば負の値である。例えば、ストレージコンデンサＣｓｔをリセットした後、第１トランジスタＣＴ１はオンにされる。
図１３Ａ及び図１３Ｂに示すように、第２段階ｔ２では、走査信号端ＧＡＴと第２リセット制御端ＲＳＴ２は有効レベルを受け取り、第１リセット制御端ＲＳＴ１と発光制御端ＥＭは無効レベルを受け取り、この場合、第１トランジスタＣＴ１～第３トランジスタＣＴ３及び第６トランジスタＣＴ６はオンにされ、第４トランジスタＣＴ４、第５トランジスタＣＴ５及び第７トランジスタＣＴ７はオフにされ、第２トランジスタＣＴ２は、データ信号Ｖｄａｔａを受け取り、且つデータ信号Ｖｄａｔａは、オンにされている第１トランジスタＣＴ１と第３トランジスタＣＴ３を介して第１トランジスタＣＴ１の制御端に書き込まれ、ストレージコンデンサＣｓｔは、第１トランジスタＣＴ１の制御端に書き込まれたデータ信号Ｖｄａｔａを第１トランジスタＣＴ１の制御端に記憶し、第１ノードＮ１の電圧はＶｄａｔａ＋Ｖｔｈであり、第６トランジスタＣＴ６は、第２リセット信号（例えば、リセット電圧）Ｖｉｎｉｔ２を受け取り、且つ第２リセット信号Ｖｉｎｉｔ２を発光素子ＥＬの第１端に書き込んで、発光素子ＥＬの第１端をリセットするように構成され、第４ノードＮ４の電圧はＶｉｎｉｔ２であり、Ｖｉｎｉｔ２は例えば負の値である。
図１３Ａ及び図１３Ｂに示すように、第３段階ｔ３では、発光制御端ＥＭは有効レベルを受け取り、第１リセット制御端ＲＳＴ１、走査信号端ＧＡＴ及び第２リセット制御端ＲＳＴ２は無効レベルを受け取り、この場合、第１トランジスタＣＴ１、第５トランジスタＣＴ５及び第７トランジスタＣＴ７はオンにされ、第２トランジスタＣＴ２、第３トランジスタＣＴ３、第４トランジスタＣＴ４及び第６トランジスタＣＴ６はオフにされ、第１トランジスタＣＴ１は、ストレージコンデンサＣｓｔに記憶されたデータ信号（例えば、データ電圧）Ｖｄａｔａ及び受け取られた第１電源電圧Ｖ１に基づき、第１トランジスタＣＴ１を流れた、第１電源電圧端ＶＤＤから発光素子ＥＬへの、発光素子ＥＬを駆動するための駆動電流を制御するように構成され、第１ノードＮ１の電圧はＶｄａｔａ＋Ｖｔｈであり、第２ノードＮ２の電圧はＶＤＤであり、駆動電流Ｉｄは下記式で表されている。
Figure 2023531340000002
 （式中、ｋ＝μ×Ｃｏｘ×Ｗ／Ｌ、μは第１トランジスタＣＴ１のキャリアの移動度、Ｃｏｘは第１トランジスタＣＴ１のゲート酸化物層の静電容量、Ｗ／Ｌは第１トランジスタＣＴ１のチャネルのアスペクト比、Ｖｔｈは第１トランジスタＣＴ１の閾値電圧、Ｖｔｈは第１トランジスタＣＴ１のゲートソース電圧、Ｖｇは第１トランジスタＣＴ１のゲート電圧、Ｖｓは第１トランジスタＣＴ１のソース電圧である。）
上記式から明らかなように、第１トランジスタＣＴ１が生成した駆動電流Ｉｄは、第１トランジスタＣＴ１の閾値電圧と関係がなく、従って、図１３Ａ及び図１３Ｂに示される７Ｔ１Ｃ画素回路１００は、閾値補償機能を有する。
なお、本開示の実施例では、第１画素回路４１２（例えば、第１サブ画素回路４１２ａ及び第２サブ画素回路４１２ｂ）、第２画素回路４２２、第３画素回路４３２は、上記７Ｔ１Ｃ画素回路に限定されず、他の適用可能な画素回路を用いてもよく、本開示の実施例はこれを限定しない。第１画素回路４１２、第２画素回路４２２、第３画素回路４３２の具体的な回路構造は同じであってもよく、互いに異なってもよく、これは実際のニーズに応じて決定されてもよく、本開示の実施例はこれを限定しない。
例えば、第１画素回路４１２の第１スイッチングトランジスタ、第２画素回路４２２の第２スイッチングトランジスタ及び第３画素回路４３２の第３スイッチングトランジスタはすべて図１３Ａの第７トランジスタＣＴ７であってもよく、該第７トランジスタＣＴ７は、電気信号を対応する発光素子ＥＬの陽極に提供する。例えば、第１発光素子４１１（例えば、第１サブ発光素子４１１ａ及び第２サブ発光素子４１１ｂ）、第２発光素子４２１及び第３発光素子４３１はすべて図１３Ａの発光素子ＥＬであってもよく、該発光素子ＥＬは、有機発光ダイオード（ＯＬＥＤ）又は量子ドット発光ダイオード（ＱＬＥＤ）であってもよい。
本開示の少なくとも１つの実施例は表示装置をさらに提供し、該表示装置は、本開示のいずれかの実施例に係る表示基板を含む。該表示装置は、加工の困難さを軽減し、電気的接続の信頼性を向上させ、透過光の均一性を向上させることができ、画面内センサ（カメラなど）の検知効果の向上に寄与する。
図１４は本開示の少なくとも１つの実施例に係る表示装置の模式的なブロック図である。例えば、図１４に示すように、該表示装置２０は表示基板２１０を含み、表示基板２１０は、上記表示基板０１などの本開示のいずれかの実施例に係る表示基板である。該表示装置２０は、スマートフォン、ノートパソコン、タブレットコンピュータ、テレビなどの表示機能を備えた任意の電子装置であってもよい。例えば、表示装置２０がスマートフォン又はタブレットコンピュータである場合、該スマートフォン又はタブレットコンピュータは、全画面設計を有してもよく、すなわち、第３表示領域１３を取り囲む周辺領域がない。且つ、該スマートフォン又はタブレットコンピュータは、画面内センサ（例えば、カメラ、赤外線センサなど）をさらに有し、画像撮影、距離感知、光強度感知などの操作を行うことができる。
なお、該表示基板２１０と表示装置２０の他の構成部分（例えば、画像データの符号化／復号装置、クロック回路など）については、適用可能な部材を用いてもよく、これらはいずれも当業者にとって理解されるべきであり、ここでは詳細な説明が省略され、また、本開示の実施例を限定するものと見なすべきではない。
図１５は本開示の少なくとも１つの実施例に係る表示装置の積層構造模式図である。例えば、図１５に示すように、該表示装置２０は表示基板２１０を含み、表示基板２１０は、上記表示基板０１などの本開示のいずれかの実施例に係る表示基板である。例えば、該表示装置２０はセンサ２２０をさらに含む。
例えば、該表示基板０１は、表示用の第１側Ｆ１及び第１側Ｆ１に対向する第２側Ｆ２を有する。すなわち、第１側Ｆ１は表示側、第２側Ｆ２は非表示側である。表示基板０１は、第１側Ｆ１で表示操作を実行するように構成され、すなわち、表示基板０１の第１側Ｆ１は表示基板０１の出光側であり、第１側Ｆ１はユーザに面している。第１側Ｆ１と第２側Ｆ２は、表示基板０１の表示面の法線方向に対向する。
図１５に示すように、センサ２２０は、表示基板０１の第２側Ｆ２に設置され、第１側Ｆ１からの光を受光するように構成される。例えば、センサ２２０と第１表示領域１１は、表示基板０１の表示面の法線方向（例えば、表示基板０１に垂直な方向）に積層され、センサ２２０は、第１表示領域１１を通過する光信号を受け取って処理することができ、該光信号は、可視光、赤外線光などであってもよい。例えば、第１表示領域１１は、第１側Ｆ１からの光が少なくとも部分的に第２側Ｆ２に透過されることを可能にする。例えば、第１表示領域１１には画素回路が設置されていないため、第１表示領域１１の透光率を向上させることができる。
例えば、センサ２２０の表示基板０１での正投影は、第１表示領域１１と少なくとも部分的に重なる。例えば、いくつかの例では、直下型の設置方式を用いる場合、センサ２２０の表示基板０１での正投影は第１表示領域１１内にある。例えば、別のいくつかの例では、他の導光素子（例えば、導光板、導光管など）を用いて光を側面からセンサ２２０に入射する場合、センサ２２０の表示基板０１での正投影は、第１表示領域１１と部分的に重なる。このとき、光をセンサ２２０に横方向に伝播できるため、センサ２２０は第１表示領域１１に対応する位置に完全に位置する必要がなくなる。
例えば、第１画素回路４１２を第２表示領域１２に設置し、センサ２２０と第１表示領域１１を表示基板０１の表示面の法線方向に積層させることにより、第１表示領域１１の素子による、第１表示領域１１に入射されてセンサ２２０に照射された光信号に対する遮断を減少させることができ、これにより、センサ２２０が出力した画像の信号対雑音比を向上させることができる。例えば、第１表示領域１１は、表示基板０１の低解像度領域の高透光領域と呼ばれ得、第２表示領域１２は遷移領域と呼ばれ得る。
例えば、センサ２２０は画像センサであってもよく、センサ２２０の集光面に面する外部環境の画像を収集することができ、例えば、ＣＭＯＳ画像センサ又はＣＣＤ画像センサであってもよい。該センサ２２０はさらに赤外線センサ、距離センサなどであってもよい。例えば、該表示装置２０が携帯電話、ノートパソコンなどの携帯端末である場合、該センサ２２０は、携帯電話、ノートパソコンなどの携帯端末のカメラとして実装されてもよく、且つ必要に応じて、光路を変調させるように、レンズ、反射鏡又は光導波路などの光学デバイスをさらに含んでもよい。例えば、該センサ２２０はアレイ状に配置された感光画素を含んでもよい。例えば、各感光画素は、感光検出器（例えば、フォトダイオード、フォトトランジスタ）及びスイッチングトランジスタ（例えば、スイッチング薄膜トランジスタ）を含んでもよい。例えば、フォトダイオードは、その上に照射された光信号を電気信号に変換することができ、スイッチングトランジスタは、フォトダイオードに電気的に接続されて、フォトダイオードが光信号の収集状態にあるか否か、及び光信号の収集時間を制御することができる。
いくつかの例では、第１発光素子４１１の陽極がＩＴＯ／Ａｇ／ＩＴＯの積層構造を用いると、第１表示領域１１には、第１発光素子４１１の陽極のみは光を透過せず、すなわち、第１発光素子４１１を駆動するための配線（例えば、第１接続線１１０及び第２接続線１２０）は、透明導電性配線として設置される。この場合、第１表示領域１１の透光率をさらに向上させることができるだけでなく、第１表示領域１１の各素子による回折及び反射を低減させることもできる。
なお、本開示の実施例では、表示装置２０は、より多くの部材及び構造をさらに含んでもよく、本開示の実施例はこれを限定しない。該表示装置２０の技術的効果及び詳細な説明については、上記表示基板０１についての説明を参照すればよく、ここでは詳細な説明が省略される。
以下のいくつかの点を説明する必要がある。
（１）本開示の実施例の図面は、本開示の実施例に関連する構造のみに関し、他の構造は通常の設計を参照すればよい。
（２）矛盾がない限り、本開示の実施例及び実施例における特徴を互いに組み合わせて新たな実施例を得ることができる。
以上は、本開示の具体的な実施形態に過ぎないが、本開示の保護範囲はこれに限定されず、本開示の保護範囲は、前記特許請求の範囲の保護範囲を基準とするべきである。

Claims (19)

  1. 表示領域を含む表示基板であって、
    前記表示領域は、互いに重ならない第１表示領域及び第２表示領域を含み、前記第２表示領域は前記第１表示領域を少なくとも部分的に取り囲み、前記第１表示領域の透光率は前記第２表示領域の透光率よりも大きく、
    前記第１表示領域は少なくとも１つの第１発光素子を含み、前記第２表示領域は少なくとも１つの第１画素回路を含み、
    前記表示領域は少なくとも１本の第１接続線をさらに含み、前記第１接続線は、前記第１表示領域に位置する第１端及び前記第２表示領域に位置する第２端を含み、
    前記少なくとも１つの第１発光素子は第１サブ発光素子を含み、前記少なくとも１つの第１画素回路は第１サブ画素回路を含み、前記第１接続線は、第１端が前記第１サブ発光素子の陽極に電気的に接続され、第２端が前記第１サブ画素回路に電気的に接続され、
    前記表示基板は、順次積層された第１接続層、第１絶縁層、第２絶縁層及び陽極層を含み、
    前記第１接続線は前記第１接続層に位置し、前記第１サブ発光素子の陽極は前記陽極層に位置し、前記第１サブ発光素子の陽極は、前記第１絶縁層及び前記第２絶縁層を貫通する第１ビアを介して前記第１接続線に電気的に接続され、
    前記第１ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第１ビアにおいて、前記第２絶縁層の開口径は前記第１絶縁層の開口径よりも大きく、
    前記第１サブ発光素子の陽極は第１凹溝構造を含み、前記第１凹溝構造は前記第１ビア内に位置し、前記第１凹溝構造の底部は前記第１接続線に接触して電気的に接続される、表示基板。
  2. 前記表示領域は少なくとも１本の第２接続線をさらに含み、前記第２接続線は、前記第１表示領域に位置する第１端及び前記第２表示領域に位置する第２端を含み、
    前記少なくとも１つの第１発光素子は第２サブ発光素子をさらに含み、前記少なくとも１つの第１画素回路は第２サブ画素回路をさらに含み、前記第２接続線は、第１端が前記第２サブ発光素子の陽極に電気的に接続され、第２端が前記第２サブ画素回路に電気的に接続され、
    前記表示基板は第２接続層をさらに含み、前記第２接続層は前記第１絶縁層と前記第２絶縁層との間に位置し、前記第２接続線は前記第２接続層に位置し、
    前記第２サブ発光素子の陽極は前記陽極層に位置し、前記第２サブ発光素子の陽極は、前記第２絶縁層を貫通する第２ビアを介して前記第２接続線に電気的に接続され、
    前記第２サブ発光素子の陽極は第２凹溝構造を含み、前記第２凹溝構造は前記第２ビア内に位置し、前記第２凹溝構造の底部は前記第２接続線に接触して電気的に接続される、請求項１に記載の表示基板。
  3. 前記第１凹溝構造の前記第１接続層から離れる面は曲面であり、前記第２凹溝構造の前記第２接続層から離れる面は曲面である、請求項２に記載の表示基板。
  4. 前記第１サブ画素回路と前記第２サブ画素回路のそれぞれは第１スイッチングトランジスタを含み、前記第１スイッチングトランジスタはゲート、第１極及び第２極を含み、
    前記表示基板はソースドレイン金属層及び第３絶縁層をさらに含み、前記第３絶縁層は前記ソースドレイン金属層に位置し、前記第１接続層は前記第３絶縁層に位置し、前記第１スイッチングトランジスタの第１極と第２極は前記ソースドレイン金属層に位置し、
    前記第１接続線の第２端は、前記第３絶縁層を貫通する第３ビアを介して前記第１サブ画素回路の第１スイッチングトランジスタの第１極又は第２極に電気的に接続され、
    前記第２接続線の第２端は、前記第３絶縁層及び前記第１絶縁層を貫通する第４ビアを介して前記第２サブ画素回路の第１スイッチングトランジスタの第１極又は第２極に電気的に接続される、請求項２又は３に記載の表示基板。
  5. 前記第４ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第４ビアにおいて、前記第１絶縁層の開口径は前記第３絶縁層の開口径よりも大きい、請求項４に記載の表示基板。
  6. 前記第４ビアにおいて、前記第２接続線は遷移金属層に接触して電気的に接続され、前記遷移金属層は、前記第２サブ画素回路の第１スイッチングトランジスタの第１極又は第２極に接触して電気的に接続され、前記遷移金属層と前記第１接続層は同じプロセスで形成される、請求項４又は５に記載の表示基板。
  7. 前記第２表示領域は、少なくとも１つの第２発光素子及び少なくとも１つの第２画素回路をさらに含み、前記第２発光素子は前記第２画素回路に電気的に接続され、
    前記第２画素回路は第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタはゲート、第１極及び第２極を含み、前記第２スイッチングトランジスタの第１極と第２極は前記ソースドレイン金属層に位置し、
    前記第２発光素子の陽極は前記陽極層に位置し、前記第２発光素子の陽極は、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通する第５ビアを介して前記第２スイッチングトランジスタの第１極又は第２極に電気的に接続され、
    前記第５ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第５ビアにおいて、前記第１絶縁層の開口径は前記第３絶縁層の開口径よりも大きい、請求項４～６のいずれか１項に記載の表示基板。
  8. 前記第５ビアにおいて、前記第２絶縁層の開口径は前記第１絶縁層の開口径以上である、請求項７に記載の表示基板。
  9. 前記第２発光素子の陽極は第３凹溝構造を含み、前記第３凹溝構造は前記第５ビア内に位置し、前記第３凹溝構造の底部は、前記第２スイッチングトランジスタの第１極又は第２極に接触して電気的に接続される、請求項７又は８に記載の表示基板。
  10. 前記表示領域は第３表示領域をさらに含み、前記第３表示領域は前記第２表示領域を少なくとも部分的に取り囲み、前記第３表示領域は前記第１表示領域及び前記第２表示領域と重ならず、
    前記第３表示領域は、少なくとも１つの第３発光素子及び少なくとも１つの第３画素回路を含み、前記第３発光素子は前記第３画素回路に電気的に接続され、
    前記第３画素回路は第３スイッチングトランジスタを含み、前記第３スイッチングトランジスタはゲート、第１極及び第２極を含み、前記第３スイッチングトランジスタの第１極と第２極は前記ソースドレイン金属層に位置し、
    前記第３発光素子の陽極は前記陽極層に位置し、前記第３発光素子の陽極は、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通する第６ビアを介して前記第３スイッチングトランジスタの第１極又は第２極に電気的に接続され、
    前記第６ビアの前記表示基板に垂直な平面における断面形状は逆ボス形状であり、前記第６ビアにおいて、前記第１絶縁層の開口径は前記第３絶縁層の開口径よりも大きい、請求項７～９のいずれか１項に記載の表示基板。
  11. 前記第６ビアにおいて、前記第２絶縁層の開口径は前記第１絶縁層の開口径以上である、請求項１０に記載の表示基板。
  12. 前記第３発光素子の陽極は第４凹溝構造を含み、前記第４凹溝構造は前記第６ビア内に位置し、前記第４凹溝構造の底部は、前記第３スイッチングトランジスタの第１極又は第２極に接触して電気的に接続される、請求項１０又は１１に記載の表示基板。
  13. 前記第１接続線及び前記第２接続線はそれぞれ透明導電性配線を含む、請求項２～１２のいずれか１項に記載の表示基板。
  14. 前記少なくとも１つの第１発光素子は、アレイ状に配置される複数の第１発光素子を含み、前記第１接続線と前記第２接続線の両方は、前記複数の第１発光素子からなるアレイの行方向に沿って延伸する、請求項２～１２のいずれか１項に記載の表示基板。
  15. 前記第１発光素子、前記第２発光素子及び前記第３発光素子はそれぞれ有機発光ダイオードを含む、請求項１０～１２のいずれか１項に記載の表示基板。
  16. 前記少なくとも１つの第１発光素子は複数の第１発光素子を含み、前記少なくとも１つの第２発光素子は複数の第２発光素子を含み、前記少なくとも１つの第３発光素子は複数の第３発光素子を含み、
    前記複数の第１発光素子の前記第１表示領域における単位面積あたりの分布密度は、前記複数の第２発光素子の前記第２表示領域における単位面積あたりの分布密度以下であり、前記複数の第２発光素子の前記第２表示領域における単位面積あたりの分布密度は、前記複数の第３発光素子の前記第３表示領域における単位面積あたりの分布密度よりも小さい、請求項１０～１２のいずれか１項に記載の表示基板。
  17. 請求項１～１６のいずれか１項に記載の表示基板を含む表示装置。
  18. センサをさらに含み、
    前記表示基板は、表示用の第１側及び前記第１側に対向する第２側を有し、前記第１表示領域は、前記第１側からの光が少なくとも部分的に前記第２側に透過されることを可能にし、
    前記センサは、前記表示基板の第２側に設置され、前記第１側からの光を受光するように構成される、請求項１７に記載の表示装置。
  19. 前記センサの前記表示基板での正投影は、前記第１表示領域と少なくとも部分的に重なる、請求項１７又は１８に記載の表示装置。
JP2022532839A 2020-06-23 2021-05-17 表示基板及び表示装置 Pending JP2023531340A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010580274.8A CN113838888A (zh) 2020-06-23 2020-06-23 显示基板及显示装置
CN202010580274.8 2020-06-23
PCT/CN2021/094030 WO2021258910A1 (zh) 2020-06-23 2021-05-17 显示基板及显示装置

Publications (1)

Publication Number Publication Date
JP2023531340A true JP2023531340A (ja) 2023-07-24

Family

ID=78964089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022532839A Pending JP2023531340A (ja) 2020-06-23 2021-05-17 表示基板及び表示装置

Country Status (6)

Country Link
US (1) US20230045968A1 (ja)
EP (1) EP4068384A4 (ja)
JP (1) JP2023531340A (ja)
KR (1) KR20230026978A (ja)
CN (1) CN113838888A (ja)
WO (1) WO2021258910A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634930B (zh) * 2019-09-27 2022-02-25 京东方科技集团股份有限公司 显示面板和显示装置
KR20220113584A (ko) * 2021-02-05 2022-08-16 삼성디스플레이 주식회사 표시 장치
CN114464757B (zh) * 2022-02-09 2024-03-26 武汉天马微电子有限公司 一种显示面板和显示装置
WO2023164815A1 (zh) * 2022-03-01 2023-09-07 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN115064572A (zh) * 2022-06-22 2022-09-16 云谷（固安）科技有限公司 显示面板及显示装置
CN117457816A (zh) * 2023-12-12 2024-01-26 惠科股份有限公司 转移基板、显示面板、显示装置及巨量转移方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480928B1 (ko) * 2012-08-07 2015-01-09 엘지디스플레이 주식회사 유기전계발광표시장치
KR102441558B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN206628470U (zh) * 2017-03-16 2017-11-10 京东方科技集团股份有限公司 一种阵列基板及显示装置
US10295875B2 (en) * 2017-05-12 2019-05-21 A.U. Vista, Inc. TFT array having conducting lines with low resistance
CN108878449B (zh) * 2018-06-28 2020-07-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN114551555A (zh) * 2019-03-28 2022-05-27 合肥京东方卓印科技有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN110767141B (zh) * 2019-05-31 2022-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110288945B (zh) * 2019-06-28 2023-09-29 武汉天马微电子有限公司 显示面板及显示装置
CN110767729A (zh) * 2019-10-31 2020-02-07 Oppo广东移动通信有限公司 显示装置及电子设备
CN114999361A (zh) * 2020-01-03 2022-09-02 武汉天马微电子有限公司 显示面板和显示装置
CN111211152B (zh) * 2020-01-14 2021-06-25 昆山国显光电有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20230045968A1 (en) 2023-02-16
EP4068384A1 (en) 2022-10-05
EP4068384A4 (en) 2023-07-19
WO2021258910A1 (zh) 2021-12-30
CN113838888A (zh) 2021-12-24
KR20230026978A (ko) 2023-02-27

Similar Documents

Publication Publication Date Title
US11980071B2 (en) Display substrate and display device
WO2021244251A1 (zh) 显示基板和显示装置
JP2023531340A (ja) 表示基板及び表示装置
CN111370458A (zh) 显示基板及其制备方法、显示装置
WO2021238484A1 (zh) 显示基板及显示装置
JP2023529037A (ja) 表示基板及び表示装置
US20220310768A1 (en) Display substrate and manufacturing method thereof
US20220376029A1 (en) Display substrate and display device
US20120032582A1 (en) Organic electroluminescent display unit and method for fabricating the same
US20230012412A1 (en) Display substrate and method of manufacturing the same, and display device
WO2021102988A1 (zh) 显示基板及其制备方法、显示装置
WO2021226879A1 (zh) 显示基板及其制备方法、显示装置
WO2021254049A1 (zh) 显示基板和显示装置
WO2021226785A1 (zh) 显示面板和显示装置
CN115039062B (zh) 触控显示基板和触控显示装置
WO2023151127A1 (zh) Oled显示面板及其制作方法、oled显示模组
WO2023137663A1 (zh) 显示基板和显示装置
WO2022252230A1 (zh) 显示基板和显示装置
CN116390599A (zh) 显示装置和显示面板
CN118102805A (zh) 显示面板及显示终端
CN114242749A (zh) 显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240513