JP2023527009A - 表示サイクル制御システム - Google Patents
表示サイクル制御システム Download PDFInfo
- Publication number
- JP2023527009A JP2023527009A JP2022572470A JP2022572470A JP2023527009A JP 2023527009 A JP2023527009 A JP 2023527009A JP 2022572470 A JP2022572470 A JP 2022572470A JP 2022572470 A JP2022572470 A JP 2022572470A JP 2023527009 A JP2023527009 A JP 2023527009A
- Authority
- JP
- Japan
- Prior art keywords
- display
- displays
- cycle
- master
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 23
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 230000009471 action Effects 0.000 claims description 13
- 230000001965 increasing effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 238000012549 training Methods 0.000 claims description 3
- 230000000007 visual effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 26
- 230000008901 benefit Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/04—Display device controller operating with a plurality of display units
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
表示システム[100]は、1つ以上のディスプレイにおける視覚的摂動を回避しながらシステム動作[304]を実行するために1つ以上のディスプレイ[100]の表示サイクルを変更する。表示システムは、ブランキング期間がブラックアウト持続時間[620]以上であって少なくともブラックアウト持続時間にわたって重複するように、1つ以上のディスプレイのブランキング期間[204、206]を変更する、同期させる、又は、その両方を行う。その後、システムは、1つ以上のブランキング期間の重複部分の間にシステム動作を実行し、システム動作は、1つ以上のディスプレイにおける表示データの利用可能性を低減する。【選択図】図1
Description
ビデオは、グラフィックス処理ユニット(GPU)又は他のプロセッサによって生成されるフレームのストリームを使用して、コンピュータモニタ等の1つ以上のディスプレイ上でもたらされる。GPU、ディスプレイコントローラ又はその両方は、各ディスプレイに表示されるピクセルを表わすフレームデータを供給又は走査する。フレームデータは、ピクセル値を読み出してそれぞれの画面上に画像を生成する前に、1つ以上のそれぞれのバッファに記憶される。画像は、第1の数のラインを有する矩形のピクセルグリッドから形成される画像であり、各ラインは第2の数のピクセルを有する。場合によっては、不十分な又は誤ったフレームデータがディスプレイで受信された場合、フリッカ及び他の視覚的アーチファクトが発生する。そのようなエラーが生じ得るようにするのではなく、表示システムは、一般に、特定の動作がそれらの潜在的なデータストリームの影響に起因して排除される又は稀にしか実行されないリアルタイムシステムとして管理される。幾つかのシステムにおいて、GPUは、フレームデータが特定の速度でディスプレイに送信されることを保証する設定を使用して実行される。しかしながら、特定の速度のフレームデータ転送を考慮するためにGPUの一部又は全部を常にクロック速度及び電力レベルで動作させると、望ましくない電力量を消費することが多い。更に、GPUにおける幾つかのシステム動作(例えば、メモリ動作)は、フレームデータの生成及び送信の速度に望ましくない影響を与える。しかしながら、場合によっては、長時間にわたってそのような動作を実行することができないと、システム性能が(例えば、エラー率の増大に起因して)低下する。
本開示は、添付の図面を参照することによってより良好に理解され、その多くの特徴及び利点が当業者に明らかになる。異なる図面における同じ符号の使用は、類似又は同一のアイテム示す。
コンピュータシステムは、場合によっては、GPUが1つ以上のディスプレイに表示データを送信する能力に影響を与える1つ以上のシステム動作(例えば、メモリ動作又はGPUの一部のクロック周波数を調整すること)を実行する。場合によっては、1つ以上のディスプレイのうち何れかの表示サイクルの垂直アクティブ期間にわたって表示データが送信されるようになっている場合に表示データを送信する能力が影響を受ける場合、表示制約(例えば、視覚的アーチファクト又は他の摂動に関連するリアルタイム制約)に違反する。しかしながら、表示サイクルのブランキング期間(ディスプレイが表示データの走査を予期していない時間)に対応する時間に表示データの送信能力が影響を受ける場合、表示制約に違反しない場合がある。場合によっては、ディスプレイの表示サイクルのブランキング期間が短すぎて、ディスプレイの垂直アクティブ期間にわたって表示データを送信する能力に影響を与えることなく1つ以上のシステム動作を実行することができない。更に、コンピュータシステムが複数のディスプレイを含む場合には、複数のディスプレイのブランキング期間は、少なくとも1つのディスプレイの垂直アクティブ期間にわたって表示データを送信する能力に影響を与えることなく1つ以上のシステム動作を実行するのに十分長く(又は全く)重複しない。
様々な実施形態では、本明細書で説明するように、コンピュータシステムは、ブラックアウト持続時間に基づいて1つ以上のディスプレイのうち少なくとも1つの表示サイクルを変更する。ブラックアウト持続時間は、1つ以上のディスプレイに対する表示データの利用可能性を(例えば、表示データを送信する能力に影響を与えることによって)低減又は排除する1つ以上のシステム動作の持続時間に対応する。1つ以上のディスプレイのうち少なくとも1つの表示サイクルを変更した結果として、コンピュータシステムは、少なくとも1つのディスプレイの垂直アクティブ期間にわたる表示データの送信に影響を与えることなくシステム動作をスケジュールする。したがって、コンピュータシステムは、1つ以上のディスプレイの時間制約(例えば、視覚的摂動(visual perturbations)に関連するリアルタイム制約)に違反することなくシステム動作を実行する。様々な実施形態において、システム動作は、コンピュータシステムの電力消費量の低減又はコンピュータシステムの信頼性の(例えば、エラー率を低減することによる)向上等の様々な利点を提供する。
本明細書で説明するように、少なくとも1つの表示サイクルを変更することは、様々な表示サイクル変更動作のうち1つ以上を含む。上述したように、場合によっては、ディスプレイの表示サイクルのブランキング期間が短すぎて、ディスプレイの垂直アクティブ期間にわたる表示データの送信に影響を与えることなく1つ以上のシステム動作を実行することができない。場合によっては、少なくとも1つの表示サイクルを変更することは、1つ以上のブランキング期間をブラックアウト持続時間以上に調整することを含む。結果として、コンピュータシステムは、垂直アクティブ期間にわたる表示データの送信に影響を与えることなく1つ以上のシステム動作を実行する。
更に、上述したように、場合によっては、表示システムは複数のディスプレイを含む。幾つかの実施形態において、複数のディスプレイのブランキング期間は、少なくとも1つのディスプレイの垂直アクティブ期間にわたる表示データの送信に影響を与えることなく、1つ以上のシステム動作(例えば、位相差、ビデオタイミングの差、異なるディスプレイ解像度、異なる表示速度等に起因する)を実行するのに十分長く(又は全く)重複しない。場合によっては、少なくとも1つの表示サイクルを変更することは、少なくともブラックアウト持続時間にわたって垂直ブランキング期間が重複するように、1つ以上のディスプレイの1つ以上のそれぞれの表示サイクルを同期させる又はさもなければ調整することを含む。幾つかの実施形態において、ディスプレイコントローラ又はGPUは、マスターディスプレイの表示サイクルの少なくとも一部を示すマスターサイクル信号を出力する。1つ以上のディスプレイの表示サイクルは、マスターサイクル信号に基づいて調整される。結果として、ディスプレイのブランキング期間が全体的同期時間によって同期される。同期に起因して、ディスプレイのブランキング期間は、少なくともブラックアウト持続時間にわたって重複する。全体的同期時間の後、コンピュータシステムは、ブラックアウト持続時間中に1つ以上のシステム動作を実行する。したがって、場合によっては、コンピュータシステムは、複数のディスプレイの時間制約(例えば、リアルタイム制約)に違反することなくシステム動作を実行する。
本明細書で使用する「同期される」とは、2つ以上のディスプレイの表示サイクルにおける特定の時点の指定された時間量(誤差マージン)内の相対的な位置合わせを指す。例えば、幾つかの実施形態において、2つのディスプレイは、それぞれの垂直ブランキング期間の開始等のそれぞれの表示サイクルにおける他の時点が互いの指定された時間内に開始されない場合であっても、また、ディスプレイのうち何れかについての他の表示サイクルごと等の他の表示サイクルが互いの指定された時間内に開始されない場合であっても、互いの指定された時間内に垂直アクティブ期間を開始する場合に「同期されている」と見なされる。
図1は、幾つかの実施形態による、表示システム100を示す図である。図示した実施形態において、表示システム100は、メモリ102と、グラフィック処理ユニット(GPU)104と、ディスプレイコントローラ106と、図示したディスプレイ110-1、110-2、110-3等の1つ以上のディスプレイ110と、を含む。図示した実施形態は構成要素の特定の構成を示すが、様々な実施形態では、構成要素の他の組み合わせが考えられる。更に、幾つかの実施形態では、フレームバッファ等の更なる構成要素が考えられるが、説明を容易にするために図示されていない。幾つかの実施形態では、更なるディスプレイ(例えば、6つのディスプレイ)又はより少ないディスプレイ(例えば、1つのディスプレイ又は2つのディスプレイ)が考えられる。
表示システム100は、グラフィック及び他の表示動作に関連するコマンド及びデータを生成する様々な他の構成要素(例えば、プロセッサコア、メモリデバイス、相互接続部等)を含むより大きな処理システム(図示省略)の一部である。受信されたコマンド及びデータに基づいて、GPU104は、フレームデータ120等のフレームデータを生成する動作(例えば、ベクトル演算又は描画演算)を実行する。フレームデータは、ディスプレイ110-1、110-2、110-3のうち1つ以上に表示される表示情報を含む。
図示した実施形態では、GPU104がメモリ102に結合されている。幾つかの実施形態において、メモリ102は、ダイナミックランダムアクセスメモリ(DRAM)として実装され、他の実施形態では、メモリ102は、スタティックランダムアクセスメモリ(SRAM)、不揮発性RAM等を含む他のタイプのメモリを使用して実装される。幾つかの実施形態では、以下で更に説明するように、メモリ102は、様々な表示サイクル制御動作を実行するために少なくとも1つのプロセッサ(例えば、GPU104)を操作するための実行可能な命令のセットを具現化する非一時的なコンピュータ可読記憶媒体である。GPU104は、命令を実行して、フレームデータ120等の情報をメモリ102に記憶する。例えば、メモリ102は、GPU104から受信したフレームデータ(図示省略)の複数の既に生成されたセットを記憶する。幾つかの実施形態では、GPU104はメモリ102を含む。
フレームを表示するために、GPU104は、フレームデータ122(例えば、GPU104によって直接生成されたフレームデータ、又は、メモリ102から取り出されたフレームデータ)を1つ以上のディスプレイコントローラ106に送信する。ディスプレイコントローラ106は、ディスプレイ110-1、110-2、110-3におけるフレームのレンダリングを制御する。したがって、フレームデータ122のそれぞれの部分は、フレームデータ124、126、128としてディスプレイ110-1、110-2、110-3にそれぞれ送信される。幾つかの実施形態において、フレームデータ124、126、128は別のデータストリームとして送信される。或いは、幾つかの実施形態(例えば、2つのディスプレイが同じコンテンツを示す場合)では、同じフレームデータがディスプレイ110-1、110-2、110-3のうち複数のディスプレイに送信される。幾つかの実施形態において、ディスプレイコントローラ106は、フレームデータ122等のようにGPU104から受信したフレームデータをバッファリングすること、ディスプレイ110-1、110-2、110-3のうち1つ以上の表示サイクルを調整すること(例えば、異なるブランキング期間の長さをプログラミングすることによって)、及び、図3~図7に関連して以下で更に説明するように、ディスプレイ110-1、110-2、110-3の表示サイクルを同期させることを含む動作を実行する。説明を容易にするために、ディスプレイコントローラ106がGPU104とは別のものとして示されているが、幾つかの実施形態では、ディスプレイコントローラ106がGPU104に組み込まれる。他の実施形態において、ディスプレイコントローラ106の1つ以上の動作は、ディスプレイ110-1、110-2、110-3のうち1つ以上で実行される。更に、図示した実施形態では、単一のディスプレイコントローラ106がディスプレイ110-1、110-2、110-3に対応する。しかしながら、他の実施形態において、表示システム100は、複数のディスプレイコントローラ106(例えば、それぞれが異なるディスプレイに対応する3つのディスプレイコントローラ、又は、1つのディスプレイコントローラが複数のディスプレイに対応する2つのディスプレイコントローラ)を含む。
ディスプレイ110-1、110-2、110-3は、GPU104から受信したフレームに基づく画像を表示する表示デバイスである。様々な実施形態において、ディスプレイ110-1、110-2、110-3は、同じ画像のセット又は互いに異なる画像を表示する。異なる実施形態において、ディスプレイ110-1、110-2、110-3は、液晶ディスプレイ(LCD)デバイス、有機発光ダイオード(OLED)デバイス等である。幾つかの実施形態では、ディスプレイ110-1、110-2、110-3は異なるタイプのデバイスである。例えば、一実施形態では、ディスプレイ110-1がLCDデバイスであり、ディスプレイ110-2、110-3がOLEDデバイスである。当業者であれば分かるように、ディスプレイ110-1、110-2、110-3は、GPU104からディスプレイが受信した最新のフレームを周期的にレンダリング(又は「描画」)し、それによってフレームを表示する。図2に関連して以下で更に説明するように、フレームの表示は、画像データがレンダリングされる垂直アクティブ期間及び画像データがレンダリングされない垂直ブランキング期間を含む表示サイクルの一部として実行される。場合によっては、垂直アクティブ期間にわたって時間通りにフレームが受信されない場合(例えば、フレームがGPU104におけるシステム動作によって遅延されるため)、フリッカ及び他の視覚的アーチファクトが発生する。
幾つかの実施形態において、ディスプレイ110-1、110-2、110-3のうち1つ以上は、調整可能な表示サイクル(例えば、一定のタイミング範囲内で調整可能な表示サイクル)を有する。本明細書で更に説明するように、幾つかの実施形態において、ディスプレイ110-1、110-2、110-3のそれぞれの表示サイクルは、ディスプレイ110-1、110-2、110-3のそれぞれの垂直ブランキング期間が少なくともブラックアウト持続時間にわたって重複するように調整される。フレームは垂直ブランキング期間中にレンダリングされないため、場合によっては、ディスプレイ110-1、110-2及び/又は110-3に提供されるデータの量を減らすシステム動作(視覚的アーチファクトを引き起こすシステム動作)は、視覚的アーチファクトを引き起こすことなく実行される。そのようなシステム動作の幾つかの例としては、メモリ102のクロック速度を調整すること、メモリ102に供給される電力量を低減すること、メモリ102においてメモリリフレッシュ動作を実行すること、メモリ102においてトレーニングを実行すること、メモリ102においてモードを変更すること、GPU104のクロック速度を調整すること、GPU104に供給される電力量を低減すること、ディスプレイコントローラ106のクロック速度を調整すること、ディスプレイコントローラ106に供給される電力量を低減すること、又は、メモリ102若しくはGPU104等の構成要素の更新若しくはトレーニング動作のうち1つ以上が挙げられるが、これらに限定されない。幾つかの実施形態において、システム動作は、経時的に表示システム100の全体的な電力消費量を低減する、表示システム100の信頼性を高める、又は、その両方である。
図2は、幾つかの実施形態による、ディスプレイの表示サイクル200のブロック図である。表示サイクル200は、垂直アクティブ期間202と、垂直ブランキング期間204と、水平ブランキング期間206と、に区分される。垂直アクティブ期間202中、データストリーム(例えば、図1のフレームデータ124)のピクセルは、一連の行(rows)としてディスプレイに表示される。各行の終わりに、水平ブランキング期間206が発生し、この場合、信号がディスプレイの一方側から他方側に引き戻される。フレームの全ての行が表示された後、垂直ブランキング期間204が発生し、この場合、信号がディスプレイの下部から上部に戻る。ディスプレイは、ブランキング期間中に新たなビデオ情報を走査しない。したがって、幾つかの実施形態では、不十分な表示データに関するエラーを引き起こすことなく、ブランキング期間に対応する期間中に表示データを送信する能力が中断される。場合によっては、表示データを送信する能力は、ブランキング期間中に安全に中断される。表示パイプラインが表示データのタイミングに影響を及ぼすバッファ又は他のハードウェアを含むシステム等の他の実施形態において、表示データを送信する能力は、ブランキング期間中ではないがブランキング期間に対応する他の時間に安全に中断される。
本明細書に記載されるように、ブランキング期間(例えば、垂直ブランキング期間204又は水平ブランキング期間206)は、1つ以上のシステム動作の持続時間に対応するブラックアウト持続時間以上に増大される。場合によっては、ブラックアウト持続時間は、割り込み待ち時間、ソフトウェア実行時間、レジスタアクセス時間、コンテキスト切り替え時間、又は、より高い優先度の割り込み若しくはタスクの実行等の他の要因にも基づく。ブランキング期間を長くすることにより、ブランキング期間に対応する期間に、表示データを送信する能力に影響を与えるシステム動作が行なわれる。
別の例として、同期動作は、複数のディスプレイを含むシステムによって実行される。図3、図4、図6に関連して以下で更に説明するように、様々な実施形態では、表示サイクル200が異なるディスプレイに関して異なる。例えば、ディスプレイ110-1の表示サイクルは、ディスプレイ110-2の表示サイクルよりも垂直アクティブ期間が長く、垂直ブランキング期間が短い。別の例として、2つのディスプレイが異なる周波数で動作する(例えば、第1のディスプレイが60Hzで作動し、第2のディスプレイが30Hzで動作する)。幾つかの実施形態において、異なるディスプレイは、完了するまでに異なる時間量を要する表示サイクルを有する。したがって、複数のディスプレイを含む幾つかのシステムでは、少なくともブラックアウト持続時間にわたってブランキング期間が重複するように同期動作が実行される。
幾つかの実施形態では、1つ以上のディスプレイの表示サイクルが調整される。例えば、表示サイクル200は、垂直アクティブ期間202、垂直ブランキング期間204、水平ブランキング期間206、又は、それらの任意の組み合わせの持続時間を調整(増大又は減少)するにもかかわらず、表示に有効である。場合によっては、ディスプレイ(例えば、ディスプレイ110-1、110-2)は、異なる許容範囲を有し且つそれらの範囲内でのみ変更される表示パラメータを有する。例えば、場合によっては、ディスプレイ110-1のための表示サイクル200は、特定のパラメータが満たされる場合(例えば、最小垂直アクティブ期間、最大垂直アクティブ期間、最小垂直ブランキング期間、最大垂直ブランキング期間、最小水平ブランキング期間、最大水平ブランキング期間、最小サイクル期間、最大サイクル期間、最大サイクル期間、又は、それらの任意の組み合わせ)にのみ有効なままである。しかしながら、場合によっては、ディスプレイ110-2のための表示サイクル200は、異なるパラメータの下で有効なままである。場合によっては、1つ以上のディスプレイの表示サイクルが恒久的に変更される。他の場合には、1つ以上のディスプレイの少なくとも一部の表示サイクルが一時的にのみ変更される。
図3及び図4は、幾つかの実施形態による、最大でもブラックアウト持続時間を要するシステム動作を可能にするための表示サイクル制御プロセスを示すタイミング図300,400を含む。タイミング図300,400は、図1のディスプレイ110-1、110-2、110-3のための表示サイクルの例を示す。
タイミング図300に示すように、場合によっては、ディスプレイ110-1、110-2、110-3は、垂直アクティブ期間と垂直ブランキング期間とが交互になる異なる表示サイクルを有する。明確にするために、水平アクティブ期間は、示されていないが、垂直アクティブ期間内に散在している。タイミング図300において、ディスプレイ110-1、110-2、110-3の表示サイクルは、それぞれの期間の異なる持続時間を含む。例えば、タイミング図300において、ディスプレイ110-1,110-3の垂直アクティブ期間は同じ持続時間を有するが、ディスプレイ110-2の垂直アクティブ期間は異なる持続時間を有する。更に、ディスプレイ110-1,110-2の垂直ブランキング期間は同じ持続時間を有するが、ディスプレイ110-3の垂直ブランキング期間は異なる持続時間を有する。図示した例において、ディスプレイ110-1、110-2、110-3の垂直ブランキング期間は、少なくともブラックアウト持続時間302にわたって重複しない。更に、ディスプレイ110-3の表示サイクルの垂直ブランキング期間は、例示的なブラックアウト持続時間302以上ではない。結果として、場合によっては、システム動作304を実行すると、ディスプレイ110-1、110-2、110-3のうち1つ以上の時間制約に違反し、視覚的摂動等の望ましくないエラーをもたらす。
タイミング図400に示すように、場合によっては、タイミング図300からディスプレイ110-2,110-3の表示サイクルを調整した結果、ディスプレイ110-1、110-2、110-3の表示サイクルの垂直ブランキング期間は、少なくともブラックアウト持続時間402にわたって重複する。より詳細には、図示した例では、ディスプレイ110-1の表示サイクルに対してディスプレイ110-2の表示サイクルのタイミングが変化している。様々な実施形態において、この相対タイミングは、ディスプレイ110-2の垂直アクティブ期間の持続時間を調整すること、ディスプレイ110-2の垂直ブランキング期間の持続時間を調整すること、特定の時間量(例えば、全体的同期時間)にわたって待つこと、又は、それらの任意の組み合わせによって変更される。また、図示した例では、ディスプレイ110-3の表示サイクルの垂直ブランキング期間の持続時間を長くしている(例えば、ディスプレイ110-3のレジスタ内の垂直ブランキング期間値を調整することによって)。幾つかの実施形態では、図5及び図6に関連して更に説明するように、ディスプレイ110-1、110-2、110-3の表示サイクルが同期される。場合によっては、ディスプレイ110-1、110-2、110-3の垂直ブランキング期間は、表示サイクルごとに重複する。他の場合には、垂直ブランキング期間は、数サイクルごとに1回(例えば、2サイクルごとに1回、又は、6サイクルごとに1回)重複する。
垂直ブランキング期間が少なくともブラックアウト持続時間402にわたって重複するため、図示した例では、最大でもブラックアウト持続時間402を要するシステム動作(例えば、システム動作404)が実行され、この場合、システム動作は、GPU(例えば、GPU104)が表示データを送信する能力に影響を与える、又は、表示サイクルの垂直アクティブ期間中にディスプレイによって提示されるデータを表示する利用可能性を低減又は排除する。システム動作は、ディスプレイ110-1、110-2、110-3の重複する垂直ブランキング期間中に実行されるため、利用可能性の低下は、ディスプレイ110-1、110-2、110-3における視覚的摂動等の特定のエラーを引き起こさない。結果として、特定のエラーを引き起こすことなく、消費電力を低減する又は表示システムの信頼性を(例えば、エラー率を低減することによって)向上させるシステム動作が実行される。
図5は、幾つかの実施形態による、表示システム500の表示サイクル制御プロセスの一例を示すブロック図である。図示した実施形態において、表示システム500は、ディスプレイコントローラ106と、図1のディスプレイ110-1、110-2、110-3と、を含む。更に、ディスプレイコントローラ106は、ディスプレイコントローラ502、504、506を含み、これらのディスプレイコントローラは、ディスプレイ110-1、110-2、110-3のそれぞれのディスプレイを制御してこれらのディスプレイにフレームデータを送信する。例えば、ディスプレイコントローラ502は、表示サイクルをもたらすタイミングデータ又はタイミング刺激(timing stimuli)(例えば、ディスプレイ110-1に1つ以上のブランキング期間を開始させるデータ)を1つ以上のサイクル信号512としてディスプレイ110-1に送る。同様に、ディスプレイコントローラ504は、ディスプレイ110-2に1つ以上のサイクル信号514を送信し、ディスプレイコントローラ506は、ディスプレイ110-3に1つ以上のサイクル信号516を送信する。
図示した例において、ディスプレイコントローラ106は、ディスプレイ110-1、110-2、110-3が同期されるという指標を受信する。ディスプレイ110-1はマスターディスプレイとして指定され、ディスプレイ110-2、110-3はスレーブディスプレイとして指定される。様々な実施形態において、ディスプレイ110-1は、ディスプレイ110-1、110-2、110-3のうち1つ以上の現在の表示サイクルを測定することに基づいて、ディスプレイコントローラ502によってディスプレイ110-1の表示サイクルを調整できないという決定に基づいて、ディスプレイ110-1の物理的位置(例えば、ディスプレイ110-1がラップトップコンピュータスクリーンであり、ディスプレイ110-2,110-3が外部ディスプレイである)に基づいて、ディスプレイ110-1、110-2、110-3のうち1つ以上の設計特性(例えば、ディスプレイ110-2,110-3はAMD FreeSync対応であるが、ディスプレイ110-1は対応していない)に基づいて、又は、別の基準に基づいて、マスターディスプレイとして指定される。
ディスプレイ110-1、110-2、110-3が同期されるという指標と、ディスプレイ110-1をマスターディスプレイとして指定することと、に応じて、ディスプレイコントローラ502は、1つ以上のマスターサイクル信号518をディスプレイコントローラ504に送信し、1つ以上のマスターサイクル信号520をディスプレイコントローラ506に送信し、ディスプレイ110-1の表示サイクルを指示する。1つ以上のマスターサイクル信号518に応じて、ディスプレイコントローラ504は、対応する同期時間、ディスプレイ110-2の表示サイクルをディスプレイ110-1の表示サイクルと同期させるのに要する時間を計算する。同様に、1つ以上のマスターサイクル信号520に応じて、ディスプレイコントローラ506は、ディスプレイ110-3のための対応する同期時間を計算する。ディスプレイコントローラ106のうち1つ以上は、対応する同期時間のそれぞれ以上の全体的同期時間を選択する。ディスプレイコントローラ504は、ディスプレイ110-1,110-2が全体的同期時間で同期されるように、1つ以上のサイクル信号514を介してディスプレイ110-2の表示サイクルを調整する。同様に、ディスプレイコントローラ506は、1つ以上のサイクル信号516を介してディスプレイ110-3の表示サイクルを調整する。図6に関連して更に説明するように、場合によっては、ディスプレイ110-2,110-3の表示サイクルを調整することは、水平ブランキング期間を増大又は減少させること、又は、垂直ブランキング期間を増大又は減少させること、のうち1つ以上を含む。上述したのように、場合によっては、ディスプレイ110-1、110-2、110-3は、表示サイクルの特定の部分が互いの閾値時間(例えば、ユーザ、ディスプレイコントローラの製造業者、GPUの製造業者、ディスプレイの設計パラメータ、又は、別のエンティティによって指定された時間量)内に発生する限り、同期していると見なされる。表示サイクルの調整に起因して、少なくとも全体的同期時間を待った後、ディスプレイ110-1、110-2、110-3が同期される。同期の結果として、図示した実施形態では、垂直ブランキング期間が重複し、最大でブラックアウト持続時間を要するシステム動作が実行される。場合によっては、ディスプレイ110-1、110-2、110-3は、全体的同期時間の後のある時点で非同期になる(例えば、これらのディスプレイは、ディスプレイ110-1の3つの垂直ブランキング期間のうちの1回だけ同期されるため、又は、それらのディスプレイの表示サイクルがその後に調整されるため)。
場合によっては、システム動作が実行される時間量を示す閾値時間が指定される(例えば、ユーザ、ディスプレイドライバ、基本入出力システム(BIOS)、又は、表示システム100で実行する他のソフトウェア、又は、別のコンピューティングデバイスによって)。場合によっては、全体的同期時間が閾値時間を超える。言い換えると、ディスプレイコントローラ106は、ディスプレイ110-1、110-2、110-3の垂直ブランキング期間が少なくとも閾値時間内でブラックアウト持続時間にわたって重複することができないと決定する。全体的同期時間を決定することに応じて、様々な実施形態では、ディスプレイコントローラ106は、システム動作を一時停止させるか、そうでなければ実行させず、エラーを発生させ、又は、場合によってはエラーが発生することを受け入れる任意の方法でシステム動作を実行する。
図6は、幾つかの実施形態による、複数のディスプレイの表示サイクルを同期させるための表示サイクル制御プロセスを示すタイミング図600を含む。タイミング図600は、図1のディスプレイ110-1、110-2、110-3のための表示サイクルの例を示す。
タイミング図600に示すように、図3のタイミング図300と同様に、場合によっては、ディスプレイ110-1、110-2、110-3は、垂直アクティブ期間と垂直ブランキング期間とが交互になる異なる表示サイクルを有する。図3及び図4と同様に、明確にするために水平ブランキング期間が示されていない。図5に関連して説明したように、ディスプレイコントローラ106又はGPU104は、ディスプレイがブランキング期間にあるかどうかを示すサイクル信号をディスプレイ110-1、110-2、110-3に周期的に送信する。
タイミング図600に示すように、時間602の前に、ディスプレイ110-1、110-2、110-3の表示サイクルを同期させるための決定が行なわれる。時間602において、ディスプレイ110-2,110-3のアクティブサイクルが開始する。時間606においてディスプレイ110-1,110-2の表示サイクルが同期されるように、ディスプレイ110-2の垂直ブランキング期間が延長される。更に、時間606の後、ディスプレイ110-2の垂直ブランキング期間は、時間610においてディスプレイ110-1,110-2の表示サイクルが同期したままであるように低減される。図示した例では、ディスプレイ110-3は、時間606までにディスプレイ110-1と同期することができない。しかしながら、ディスプレイ110-1、110-2、110-3の表示サイクルは時間608で同期され、この場合、時間610とそれぞれのブランキング期間の終了との間の時間量は、ブラックアウト持続時間620を超える。結果として、時間610において、システムは、ディスプレイ110-1、110-2、110-3のための次のアクティブ期間にわたる表示データの送信に影響を与えることなく、ディスプレイ110-1、110-2、110-3、又は、それらの任意の組み合わせの表示データの利用可能性を低減するシステム動作を実行する。他の場合において、システム動作は、次の重複する垂直ブランキング期間中に、例えば、時間610において実行される。場合によっては、重複する垂直ブランキング期間は、ディスプレイ110-1、110-2、110-3のうち少なくとも1つについて表示サイクルごとに発生しない。
場合によっては、ディスプレイ(例えば、ディスプレイ110-3)のそれぞれの同期時間は、マスターディスプレイの表示サイクルの一部に基づいて計算される。例えば、図示した例では、マスターディスプレイが次の垂直ブランキング期間からブラックアウト持続時間620を引いたものを完了するまでの時間量が計算され、時間604が得られる。しかしながら、他の例では、この時間は、マスターディスプレイの次の垂直ブランキング期間の開始等のように、マスターディスプレイの表示サイクルの異なる部分に対応する。マスターディスプレイとスレーブディスプレイのブランキング期間が少なくともマスターディスプレイの次の垂直ブランキング期間中にブラックアウト持続時間にわたって重複するように、スレーブディスプレイの表示サイクルを調整することができない場合(例えば、スレーブディスプレイの垂直ブランキング期間の長さに対するデバイスの制約に起因して)、代わりに、マスターディスプレイの次の垂直ブランキング期間が考慮される。幾つかの実施形態では、マスターディスプレイサイクルと同期するようにスレーブディスプレイの表示サイクルの調整を行なうことができるマスターディスプレイの垂直ブランキング期間が特定された時点で、それぞれの同期時間が計算される。図5に関して上述したように、システム動作は、同期時間に又は同期時間以降にスケジュールされる。
図7は、幾つかの実施形態による、システム動作を実行する方法700を示すフロー図である。方法700は、図1の表示システム100等の表示システムによって実施される。幾つかの実施形態において、方法700は、コンピュータ可読記憶媒体によって記憶された1つ以上の命令に応じて1つ以上のプロセッサによって開始される。
ブロック702において、表示システムは、マスターサイクル信号及び1つ以上のスレーブサイクル信号を生成する。例えば、場合によっては、表示システム100のディスプレイコントローラ106は、ディスプレイ110-1,110-2のためのサイクル信号512,514をそれぞれ生成する。他の例として、GPU104は、サイクル信号512,514を生成する。ブロック704において、表示システムは、それぞれのスレーブディスプレイごとにそれぞれの同期時間を計算する。例えば、ディスプレイコントローラ106は、ディスプレイ110-2の同期時間を計算する。
ブロック706において、表示システムは、それぞれの同期時間に基づいて全体的同期時間を選択する。例えば、ディスプレイコントローラ106は、ディスプレイ110-2の同期時間に基づいて全体的同期時間を選択する。ブロック708において、表示システムは全体的同期時間を待つ。その際、ディスプレイが同期される。ブロック710において、表示システムはシステム動作を実行する。例えば、メモリ102は、ディスプレイ110-1,110-2への表示データの利用可能性を低減するメモリ動作を実行する。したがって、システム動作を実行する方法が示される。
本明細書に開示するように、幾つかの実施形態において、方法は、複数のディスプレイのうちマスターディスプレイの表示サイクルを示す1つ以上のマスターサイクル信号を複数のディスプレイのうち1つ以上のスレーブディスプレイに送信するステップと、1つ以上のスレーブディスプレイの表示サイクルをマスターディスプレイの表示サイクルと同期させるステップと、複数のディスプレイのブランキング期間が少なくともブラックアウト持続時間にわたって重複すると決定したことに応じて、ブランキング期間の重複部分の最中にシステム動作を実行するステップであって、システム動作が複数のディスプレイに対する表示データの利用可能性を低減させる、ステップと、
を含む。一態様において、1つ以上のスレーブディスプレイの表示サイクルを同期させるステップは、それぞれのスレーブディスプレイごとに、対応する同期時間を計算するステップと、対応する同期時間に基づいて、対応する同期時間のそれぞれ以上の全体的同期時間を選択するステップと、全体的同期時間の選択に応じて、1つ以上のスレーブディスプレイのそれぞれの表示サイクルを反復的に調整するステップであって、複数のディスプレイのブランキング期間が同期されると決定することは、少なくとも全体的同期時間を待つことを含む、ステップと、
を含む。他の態様において、システム動作は、表示データを複数のディスプレイに供給するメモリのクロック周波数を低減することを含む。
を含む。一態様において、1つ以上のスレーブディスプレイの表示サイクルを同期させるステップは、それぞれのスレーブディスプレイごとに、対応する同期時間を計算するステップと、対応する同期時間に基づいて、対応する同期時間のそれぞれ以上の全体的同期時間を選択するステップと、全体的同期時間の選択に応じて、1つ以上のスレーブディスプレイのそれぞれの表示サイクルを反復的に調整するステップであって、複数のディスプレイのブランキング期間が同期されると決定することは、少なくとも全体的同期時間を待つことを含む、ステップと、
を含む。他の態様において、システム動作は、表示データを複数のディスプレイに供給するメモリのクロック周波数を低減することを含む。
一態様において、システム動作は、表示データを複数のディスプレイに与えるメモリに供給される電力量を低減することを含む。他の態様では、システム動作がメモリトレーニング動作を含む。更に他の態様において、方法は、複数のディスプレイのうち何れかのディスプレイをマスターディスプレイとして指定し、複数のディスプレイのうち1つ以上の他のディスプレイを1つ以上のスレーブディスプレイとして指定するステップを含む。更に他の態様において、方法は、複数のディスプレイの表示サイクルを測定するステップを含み、ディスプレイをマスターディスプレイとして指定するステップは表示サイクルを測定することに基づく。他の態様において、ディスプレイをマスターディスプレイとして指定するステップは、マスターディスプレイの表示サイクルをマスターディスプレイのディスプレイコントローラによって調整できないという決定に基づく。更に他の態様において、ディスプレイをマスターディスプレイとして指定するステップは、マスターディスプレイの物理的位置に基づく。
幾つかの実施形態において、システムは、複数のディスプレイのうちスレーブディスプレイにフレームデータを送信するとともに、複数のディスプレイのうちマスターディスプレイの表示サイクルを示す1つ以上のマスターサイクル信号に基づいて、スレーブディスプレイの表示サイクルをマスターディスプレイの表示サイクルと同期させるように構成されたディスプレイコントローラと、フレームデータをディスプレイコントローラに送信するとともに、マスターディスプレイ及びスレーブディスプレイのブランキング期間が少なくともブラックアウト持続時間にわたって重複するとの決定に応じてシステム動作を実行するように構成されたグラフィック処理ユニット(GPU)であって、GPUがフレームデータをディスプレイコントローラに送信することをシステム動作が妨げる、グラフィック処理ユニット(GPU)と、を含む。1つの態様において、システムは、GPUから第2のフレームデータを受信し、第2のフレームデータをマスターディスプレイに送信し、1つ以上のマスターサイクル信号を生成し、1つ以上のマスターサイクル信号をディスプレイコントローラに送信する、
ように構成された第2のディスプレイコントローラを含む。他の態様において、システムは、GPUから第3のフレームデータを受信し、複数のディスプレイのうち第2のスレーブディスプレイに第3のフレームデータを送信し、第2のディスプレイコントローラから1つ以上のマスターサイクル信号を受信することに応じて、第2のスレーブディスプレイの表示サイクルをマスターディスプレイの表示サイクルと同期させる、
ように構成された第3のディスプレイコントローラを含み、
GPUは、マスターディスプレイ、スレーブディスプレイ、及び、第2のスレーブディスプレイのブランキング期間が少なくともブラックアウト持続時間にわたって重複すると決定することに応じてシステム動作を実行するように構成されている。
ように構成された第2のディスプレイコントローラを含む。他の態様において、システムは、GPUから第3のフレームデータを受信し、複数のディスプレイのうち第2のスレーブディスプレイに第3のフレームデータを送信し、第2のディスプレイコントローラから1つ以上のマスターサイクル信号を受信することに応じて、第2のスレーブディスプレイの表示サイクルをマスターディスプレイの表示サイクルと同期させる、
ように構成された第3のディスプレイコントローラを含み、
GPUは、マスターディスプレイ、スレーブディスプレイ、及び、第2のスレーブディスプレイのブランキング期間が少なくともブラックアウト持続時間にわたって重複すると決定することに応じてシステム動作を実行するように構成されている。
一態様において、ディスプレイコントローラは、1つ以上のマスターサイクル信号を生成するように構成されている。他の態様において、ディスプレイコントローラからスレーブディスプレイに送信されるフレームデータは、GPUからディスプレイコントローラに送信される総フレームデータの第1の部分であり、ディスプレイコントローラは、総フレームデータの第2の部分をマスターディスプレイに送信するように更に構成されている。更に他の態様では、複数のディスプレイが第2のスレーブディスプレイを更に含み、ディスプレイコントローラは、総フレームデータの第3の部分を第2のスレーブディスプレイに送信し、1つ以上のマスターサイクル信号の受信に応じて、第2のスレーブディスプレイの表示サイクルをマスターディスプレイの表示サイクルと同期させるように更に構成されており、GPUは、マスターディスプレイ、スレーブディスプレイ、及び、第2のスレーブディスプレイのブランキング期間が少なくともブラックアウト持続時間にわたって重複すると決定することに応じてシステム動作を実行するように構成されている。更に他の態様において、システムは、マスターディスプレイ及びスレーブディスプレイを含む複数のディスプレイを含む。
幾つかの実施形態において、非一時的なコンピュータ可読記憶媒体は、実行可能な命令のセットを具現化し、実行可能な命令のセットは、少なくとも1つのプロセッサを操作して、複数のディスプレイのうちのマスターディスプレイの表示サイクルを示す1つ以上のマスターサイクル信号に基づいて、複数のディスプレイのうちのスレーブディスプレイの表示サイクルをマスターディスプレイの表示サイクルと同期させ、複数のディスプレイのブランキング期間が少なくともブラックアウト持続時間にわたって重複すると決定することに応じて、ブランキング期間の重複部分の最中にシステム動作を実行し、システム動作は、複数のディスプレイに対する表示データの利用可能性を低減させる。一態様において、実行可能な命令のセットは、少なくとも1つのプロセッサを更に操作して、複数のディスプレイのブランキング期間が閾値時間内で少なくともブラックアウト持続時間にわたって重複することができないと決定することに応じて、システム動作を一時停止する。他の態様において、スレーブディスプレイの表示サイクルを同期させることは、スレーブディスプレイの表示サイクルのブランキング部分の持続時間がブラックアウト持続時間よりも短いと決定することに応じて、ブランキング部分の持続時間をブラックアウト持続時間以上に増大させることを含む。更に他の態様において、ブランキング部分は、表示サイクルの垂直ブランキング部分である。
幾つかの実施形態において、コンピュータ可読記憶媒体は、命令及び/又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。このような記憶媒体には、限定されないが、光学媒体(例えば、コンパクトディスク(CD)、デジタル多用途ディスク(DVD)、ブルーレイ(登録商標)ディスク)、磁気媒体(例えば、フロッピー(登録商標)ディスク、磁気テープ、磁気ハードドライブ)、揮発性メモリ(例えば、ランダムアクセスメモリ(RAM)若しくはキャッシュ)、不揮発性メモリ(例えば、読取専用メモリ(ROM)若しくはフラッシュメモリ)、又は、微小電気機械システム(MEMS)ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体(例えば、システムRAM又はROM)はコンピューティングシステムに内蔵されてもよいし、コンピュータ可読記憶媒体(例えば、磁気ハードドライブ)はコンピューティングシステムに固定的に取り付けられてもよいし、コンピュータ可読記憶媒体(例えば、光学ディスク又はユニバーサルシリアルバス(USB)ベースのフラッシュメモリ)はコンピューティングシステムに着脱可能に取り付けられてもよいし、コンピュータ可読記憶媒体(例えば、ネットワークアクセス可能ストレージ(NAS))は有線又は無線ネットワークを介してコンピュータシステムに結合されてもよい。
幾つかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行するプロセッシングシステムの1つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の1つ以上のセットを含む。ソフトウェアは、1つ以上のプロセッサによって実行されると、上記の技術の1つ以上の態様を実行するように1つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ、キャッシュ、ランダムアクセスメモリ(RAM)等のソリッドステート記憶デバイス、又は、他の1つ以上の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、1つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。
上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、1つ以上のさらなるアクティビティが実行される場合があり、1つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。
利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。
本開示内では、場合によっては、異なるエンティティ(これらは、「構成要素」、「ユニット」、「デバイス」等と様々に呼ばれる)が1つ以上のタスク又は動作を実行するように「構成されている」と記載され又は特許請求の範囲に記載される。この明確な語句-[1つ以上のタスクを実行する]ように構成されるエンティティは、本明細書では構造(すなわち、電子回路等の物理的なもの)を指すために使用される。より具体的には、この明確な語句は、この構造が動作中に1つ以上のタスクを実行するようになっていることを示すために使用される。構造は、構造が現在動作していなくても、何らかのタスクを実行するように「構成された」と言うことができる。「データを記憶するように構成されたメモリデバイス」は、例えば、対象の集積回路が現在使用されていなくても(例えば、電源が接続されていない)、動作中にデータを記憶する回路を有する集積回路を包含するように意図される。したがって、幾つかのタスクを実行するように「構成された」と記載又は列挙されたエンティティは、デバイス、回路、タスクを実施するために実行可能なプログラム命令を記憶するメモリ等の物理的な何かを指す。この語句は、無形の何かを指すために本明細書では使用されない。更に、「ように構成されている」という用語は、「ように構成可能である」ことを意味することを意図しない。例えば、プログラムされていないフィールドプログラマブルゲートアレイは、何らかの特定の機能を果たすように「構成されている」とは見なされないが、プログラミング後にその機能を果たす「ように構成可能」となり得る。更に、構造が1つ以上のタスクを実行する「ように構成されている」と添付の特許請求の範囲に記載することは、ミーンズプラスファンクション要素を有すると解釈されることを明確に意図していない。
Claims (20)
- 複数のディスプレイ[110]のうちマスターディスプレイ[110-1]の表示サイクル[200]を示す1つ以上のマスターサイクル信号[518]を、複数のディスプレイ[110]のうち1つ以上のスレーブディスプレイ[110-2、110-3]に送信するステップと、
前記1つ以上のスレーブディスプレイの表示サイクルを前記マスターディスプレイの表示サイクルと同期させるステップと、
前記複数のディスプレイのブランキング期間[204、206]が少なくともブラックアウト持続時間[620]にわたって重複すると決定したことに応じて、前記ブランキング期間の重複部分の間にシステム動作[304]を実行するステップであって、前記システム動作は、前記複数のディスプレイに対する表示データの利用可能性を低減する、ステップと、を含む、
方法。 - 前記1つ以上のスレーブディスプレイの表示サイクルを同期させるステップは、
それぞれのスレーブディスプレイごとに、対応する同期時間を計算するステップと、
前記対応する同期時間に基づいて、前記対応する同期時間のそれぞれ以上の全体的同期時間を選択するステップと、
前記全体的同期時間を選択したことに応じて、前記1つ以上のスレーブディスプレイのそれぞれの表示サイクルを反復的に調整するステップであって、前記複数のディスプレイのブランキング期間が同期していると決定することは、少なくとも前記全体的同期時間を待つことを含む、ステップと、を含む、
請求項1の方法。 - 前記システム動作は、前記表示データを前記複数のディスプレイに供給するメモリ(102)のクロック周波数を低減することを含む、
請求項1の方法。 - 前記システム動作は、前記表示データを前記複数のディスプレイに供給するメモリに供給される電力量を低減することを含む、
請求項1の方法。 - 前記システム動作は、メモリトレーニング動作を含む、
請求項1の方法。 - 複数のディスプレイのうち何れかのディスプレイを前記マスターディスプレイとして指定し、前記複数のディスプレイのうち1つ以上の他のディスプレイを前記1つ以上のスレーブディスプレイとして指定するステップを更に含む、
請求項1の方法。 - 前記複数のディスプレイの表示サイクルを測定するステップを更に含み、
前記何れかのディスプレイを前記マスターディスプレイとして指定するステップは、前記表示サイクルを測定することに基づいている、
請求項6の方法。 - 前記何れかのディスプレイを前記マスターディスプレイとして指定するステップは、前記マスターディスプレイの表示サイクルを前記マスターディスプレイのディスプレイコントローラ[106]によって調整することができないという決定に基づいている、
請求項6の方法。 - 前記何れかのディスプレイを前記マスターディスプレイとして指定するステップは、前記マスターディスプレイの物理的位置に基づいている、
請求項6の方法。 - システムであって、
ディスプレイコントローラ[106]と、
グラフィック処理ユニット(GPU)[104]と、を備え、
前記ディスプレイコントローラ[106]は、
複数のディスプレイ[110]のうちスレーブディスプレイ[110-2、110-3]にフレームデータを送信し、前記複数のディスプレイのうちマスターディスプレイ[110-1]の表示サイクル[200]を示す1つ以上のマスターサイクル信号[518]に基づいて、前記スレーブディスプレイの表示サイクルを前記マスターディスプレイの前記表示サイクルに同期させるように構成されており、
前記グラフィック処理ユニット(GPU)[104]は、
前記フレームデータを前記ディスプレイコントローラに送信し、前記マスターディスプレイ及び前記スレーブディスプレイのブランキング期間[204、206]が少なくともブラックアウト持続時間[620]にわたって重複すると決定したことに応じてシステム動作[304]を実行するように構成されており、
前記システム動作は、前記GPUが前記フレームデータを前記ディスプレイコントローラに送信するのを妨げる、
システム。 - 第2のディスプレイコントローラを更に備え、
前記第2のディスプレイコントローラは、
GPUから第2のフレームデータを受信することと、
前記第2のフレームデータを前記マスターディスプレイに送信することと、
前記1つ以上のマスターサイクル信号を生成することと、
前記1つ以上のマスターサイクル信号を前記ディスプレイコントローラに送信することと、
を行うように構成されている、
請求項10のシステム。 - 第3のディスプレイコントローラを更に備え、
前記第3のディスプレイコントローラは、
GPUから第3のフレームデータを受信することと、
前記第3のフレームデータを前記複数のディスプレイのうち第2のスレーブディスプレイに送信することと、
前記第2のディスプレイコントローラから前記1つ以上のマスターサイクル信号を受信したことに応じて、前記第2のスレーブディスプレイの表示サイクルを前記マスターディスプレイの前記表示サイクルと同期させることと、
を行うように構成されており、
前記GPUは、前記マスターディスプレイ、前記スレーブディスプレイ及び前記第2のスレーブディスプレイの前記ブランキング期間が少なくとも前記ブラックアウト持続時間にわたって重複すると決定したことに応じて、前記システム動作を実行するように構成されている、
請求項11のシステム。 - 前記ディスプレイコントローラは、前記1つ以上のマスターサイクル信号を生成するように構成されている、
請求項10のシステム。 - 前記ディスプレイコントローラから前記スレーブディスプレイに送信される前記フレームデータは、前記GPUから前記ディスプレイコントローラに送信される総フレームデータの第1の部分であり、前記ディスプレイコントローラは、前記総フレームデータの第2の部分を前記マスターディスプレイに送信するように更に構成されている、
請求項13のシステム。 - 前記複数のディスプレイは、第2のスレーブディスプレイ[110-3]を更に備え、
前記ディスプレイコントローラは、
前記総フレームデータの第3の部分を前記第2のスレーブディスプレイに送信することと、
前記1つ以上のマスターサイクル信号を受信したことに応じて、前記第2のスレーブディスプレイの表示サイクルを前記マスターディスプレイの表示サイクルと同期させることと、
を行うように更に構成されており、
前記GPUは、前記マスターディスプレイ、前記スレーブディスプレイ及び前記第2のスレーブディスプレイの前記ブランキング期間が少なくとも前記ブラックアウト持続時間にわたって重複すると決定したことに応じて、前記システム動作を実行するように構成されている、
請求項14のシステム。 - 前記マスターディスプレイ及び前記スレーブディスプレイを備える前記複数のディスプレイを更に備える、
請求項10のシステム。 - 実行可能な命令のセットを具現化するコンピュータ可読記憶媒体であって、
前記実行可能な命令のセットは、
複数のディスプレイ[110]のうちマスターディスプレイ[110-1]の表示サイクル[200]を示す1つ以上のマスターサイクル信号[518]に基づいて、前記複数のディスプレイのうちスレーブディスプレイ[110-2、110-3]の表示サイクルを前記マスターディスプレイの前記表示サイクルと同期させることと、
前記複数のディスプレイのブランキング期間[204、206]が少なくともブラックアウト持続時間[620]にわたって重複すると決定したことに応じて、前記ブランキング期間の重複部分の間にシステム動作[304]を実行することであって、前記システム動作は、前記複数のディスプレイに対する表示データの利用可能性を低減する、ことと、
を少なくとも1つのプロセッサに行わせる、
コンピュータ可読記憶媒体。 - 前記実行可能な命令のセットは、
前記複数のディスプレイの前記ブランキング期間が閾値時間内の少なくとも前記ブラックアウト持続時間にわたって重複することができないと決定したことに応じて、前記システム動作を一時停止させることを前記少なくとも1つのプロセッサに行わせる、
請求項17のコンピュータ可読記憶媒体。 - 前記スレーブディスプレイの前記表示サイクルを同期させることは、前記スレーブディスプレイの前記表示サイクルのブランキング部分の持続時間が前記ブラックアウト持続時間よりも短いと決定したことに応じて、前記ブランキング部分の持続時間を前記ブラックアウト持続時間以上に増大させることを含む、
請求項17のコンピュータ可読記憶媒体。 - 前記ブランキング部分は、前記表示サイクルの垂直ブランキング部分である、
請求項19のコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/889,318 | 2020-06-01 | ||
US16/889,318 US11430410B2 (en) | 2020-06-01 | 2020-06-01 | Display cycle control system |
PCT/IB2021/054771 WO2021245538A1 (en) | 2020-06-01 | 2021-05-31 | Display cycle control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023527009A true JP2023527009A (ja) | 2023-06-26 |
Family
ID=78707004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022572470A Pending JP2023527009A (ja) | 2020-06-01 | 2021-05-31 | 表示サイクル制御システム |
Country Status (6)
Country | Link |
---|---|
US (2) | US11430410B2 (ja) |
EP (1) | EP4158616A4 (ja) |
JP (1) | JP2023527009A (ja) |
KR (1) | KR20230022893A (ja) |
CN (1) | CN115885509A (ja) |
WO (1) | WO2021245538A1 (ja) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0734011A3 (en) * | 1995-03-21 | 1999-01-20 | Sun Microsystems, Inc. | Field synchronization of independent frame buffers |
US6297817B1 (en) * | 1999-04-21 | 2001-10-02 | Appian Graphics Corp. | Computer system with multiple monitor control signal synchronization apparatus and method |
US6754234B1 (en) | 1999-05-21 | 2004-06-22 | Ati International Srl | Method and apparatus for asynchronous frame synchronization |
US6784881B2 (en) | 2002-01-04 | 2004-08-31 | Sun Microsystems, Inc. | Synchronizing multiple display channels |
US7009604B2 (en) * | 2002-07-19 | 2006-03-07 | Sun Microsystems, Inc. | Frame detector for use in graphics systems |
US8730230B2 (en) * | 2002-10-19 | 2014-05-20 | Via Technologies, Inc. | Continuous graphics display method for multiple display devices during the processor non-responding period |
US7176848B1 (en) * | 2003-04-14 | 2007-02-13 | Ati Technologies, Inc. | Method of synchronizing images on multiple display devices with different refresh rates |
US7315957B1 (en) * | 2003-12-18 | 2008-01-01 | Nvidia Corporation | Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock |
US8102398B2 (en) * | 2006-03-03 | 2012-01-24 | Ati Technologies Ulc | Dynamically controlled power reduction method and circuit for a graphics processor |
US8300056B2 (en) * | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
US8867115B2 (en) * | 2009-07-22 | 2014-10-21 | Dolby Laboratories Licensing Corporation | Control of array of two-dimensional imaging elements in light modulating displays |
US20110043514A1 (en) * | 2009-08-24 | 2011-02-24 | ATI Technologies ULC. | Method and apparatus for multiple display synchronization |
US8645585B2 (en) | 2011-06-10 | 2014-02-04 | Nvidia Corporation | System and method for dynamically configuring a serial data link in a display device |
TWI434275B (zh) * | 2011-09-13 | 2014-04-11 | Au Optronics Corp | 顯示器及直流/直流轉換器控制方法 |
US8949554B2 (en) * | 2011-12-01 | 2015-02-03 | Advanced Micro Devices, Inc. | Idle power control in multi-display systems |
KR20160099277A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전자주식회사 | 멀티 디스플레이 장치 |
US10055809B2 (en) * | 2016-05-09 | 2018-08-21 | Apple Inc. | Systems and methods for time shifting tasks |
US10559285B2 (en) | 2018-03-31 | 2020-02-11 | Intel Corporation | Asynchronous single frame update for self-refreshing panels |
US11308918B2 (en) * | 2020-06-27 | 2022-04-19 | Intel Corporation | Synchronization between one or more display panels and a display engine |
US11538437B2 (en) | 2020-06-27 | 2022-12-27 | Intel Corporation | Low power refresh during semi-active workloads |
-
2020
- 2020-06-01 US US16/889,318 patent/US11430410B2/en active Active
-
2021
- 2021-05-31 CN CN202180048784.3A patent/CN115885509A/zh active Pending
- 2021-05-31 EP EP21816774.0A patent/EP4158616A4/en active Pending
- 2021-05-31 KR KR1020227046468A patent/KR20230022893A/ko active Search and Examination
- 2021-05-31 JP JP2022572470A patent/JP2023527009A/ja active Pending
- 2021-05-31 WO PCT/IB2021/054771 patent/WO2021245538A1/en unknown
-
2022
- 2022-07-29 US US17/877,540 patent/US11948534B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20210375234A1 (en) | 2021-12-02 |
WO2021245538A1 (en) | 2021-12-09 |
CN115885509A (zh) | 2023-03-31 |
KR20230022893A (ko) | 2023-02-16 |
US11430410B2 (en) | 2022-08-30 |
US20230118079A1 (en) | 2023-04-20 |
US11948534B2 (en) | 2024-04-02 |
EP4158616A4 (en) | 2024-06-05 |
EP4158616A1 (en) | 2023-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8854344B2 (en) | Self-refresh panel time synchronization | |
US20180174551A1 (en) | Sending frames using adjustable vertical blanking intervals | |
US9875517B2 (en) | Data processing method, data processing apparatus, and storage medium | |
US20180286345A1 (en) | Adaptive sync support for embedded display | |
CN114009035A (zh) | 在功率管理性能得到保证的情况下的实时gpu渲染 | |
KR20230119169A (ko) | 다중 디스플레이 시스템에서 비동기식 메모리 클록변경 수행 | |
KR20230127233A (ko) | 가변 리프레시 레이트 모듈을 이용한 디스플레이월동기화 | |
TWI590062B (zh) | 使用接收請求的更新率控制 | |
US11320853B2 (en) | Image transmission apparatus, image transmission system, and method of controlling image transmission apparatus | |
JP2023527009A (ja) | 表示サイクル制御システム | |
WO2024005963A1 (en) | Independent refresh rate for multiple monitors | |
US20220223098A1 (en) | Frame replay for variable rate refresh display | |
US11688031B2 (en) | Resynchronization of a display system and GPU after panel self refresh | |
JP2024501283A (ja) | ソフトウェア実施ゲンロック及びフレームロック | |
KR20230072481A (ko) | 가변 리프레시 레이트들을 지원하는 디스플레이 시스템들에 대한 감소된 수직 블랭킹 영역들 | |
WO2024073231A1 (en) | On-demand regulation of memory bandwidth utilization to service requirements of display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240507 |