KR20230072481A - 가변 리프레시 레이트들을 지원하는 디스플레이 시스템들에 대한 감소된 수직 블랭킹 영역들 - Google Patents

가변 리프레시 레이트들을 지원하는 디스플레이 시스템들에 대한 감소된 수직 블랭킹 영역들 Download PDF

Info

Publication number
KR20230072481A
KR20230072481A KR1020237012690A KR20237012690A KR20230072481A KR 20230072481 A KR20230072481 A KR 20230072481A KR 1020237012690 A KR1020237012690 A KR 1020237012690A KR 20237012690 A KR20237012690 A KR 20237012690A KR 20230072481 A KR20230072481 A KR 20230072481A
Authority
KR
South Korea
Prior art keywords
display system
duration
vertical blanking
frames
display
Prior art date
Application number
KR1020237012690A
Other languages
English (en)
Inventor
데이비드 아이. 제이. 글렌
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20230072481A publication Critical patent/KR20230072481A/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

시스템은 타이밍 기준, 및 하나 이상의 프로세서들을 포함하고, 하나 이상의 프로세서들은 타이밍 기준에 기초하여, 가변 리프레시 레이트들을 지원하는 디스플레이 시스템에 프레임들을 생성 및 제공하도록 구성된다. 프레임들은 제1 지속기간을 갖는 수직 블랭킹 영역을 포함한다. 디스플레이 시스템은 하나 이상의 후속 프레임들의 수직 블랭킹 영역 동안 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 송신한다. 하나 이상의 프로세서들은 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 수신한 것에 응답하여 제1 지속기간을 제2 지속기간으로 증가시키도록 구성된다. 일부 경우들에서, 수직 블랭킹 영역의 제1 지속기간은 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간이다.

Description

가변 리프레시 레이트들을 지원하는 디스플레이 시스템들에 대한 감소된 수직 블랭킹 영역들
본 발명은 가변 리프레시 레이트를 지원하는 장치, 디스플레이 시스템, 및 방법에 관한 발명이다.
디스플레이 시스템은 그래픽 프로세싱 유닛(GPU)과 같은 프로세서에 의해 렌더링되고 프레임들의 스트림으로 디스플레이 시스템에 제공되는 비디오를 디스플레이하는 스크린을 포함한다. 디스플레이 비디오 타이밍은 프레임 레이트(또는 리프레시 레이트(refresh rate)), 프레임 내의 라인 당 픽셀들의 수(HTotal), 프레임 당 라인들의 수(VTotal), 및 리프레시 레이트, 라인 당 픽셀들의 수, 및 프레임 당 라인들의 수의 곱과 동일한 픽셀 클록 레이트(PClk)에 의해 결정된다. 라인 당 픽셀들의 수는 이미지들을 생성하기 위해 사용되는 픽셀 값들을 포함하는 수평 활성 영역(horizontal active region) 및 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수평 블랭킹 영역(horizontal blanking region)을 포함한다. 따라서, 라인 당 픽셀들의 총 수는 수평 액티브 영역의 픽셀들과 수평 블랭킹 영역의 픽셀들의 합과 같다. 프레임 당 라인들의 수는 픽셀 값들을 포함하는 수직 활성 영역(vertical active region) 및 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수직 블랭킹 영역(vertical blanking region)을 포함한다. 따라서, 프레임 당 라인들의 총 수는 수직 활성 영역 내의 라인들과 수직 블랭킹 영역 내의 라인들의 합과 동일하다. 예를 들어, 고해상도 프레임은 픽셀들의 값들을 포함하는 1080개의 활성 수직 라인들 및 45개의 수직 블랭킹 라인들을 사용하여 이미지를 표현할 수 있다. 프레임에 대한 라인 레이트는 픽셀 클록 레이트를 라인 당 픽셀들의 수로 나눈 것, 또는 등가적으로, 리프레시 레이트와 프레임 당 라인들의 수의 곱으로서 정의된다.
일 양태에 따르면, 장치는 타이밍 기준, 및 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 타이밍 기준에 기초하여, 가변 리프레시 레이트들을 지원하는 디스플레이 시스템에 프레임들을 제공하도록 구성되고, 프레임들은 제1 지속기간을 갖는 수직 블랭킹 영역을 포함하고, 적어도 하나의 프로세서는 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 수신한 것에 응답하여 제1 지속기간을 제2 지속기간으로 증가시키도록 구성된다.
일부 실시예들에서, 수직 블랭킹 영역의 제1 지속기간은 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간이고, 적어도 하나의 프로세서는 프레임들의 활성 영역들의 지속기간들 및 프레임들의 픽셀 클록 레이트들을 유지하면서 제1 지속기간을 제2 지속기간으로 증가시키도록 구성되고, 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 디스플레이 시스템에 의해 수행될 동작은 디스플레이 시스템의 전력 상태를 변경하는 것 또는 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 포함하고, 적어도 하나의 프로세서는 동작이 완료된 표시를 수신할 때까지 디스플레이 시스템에 프레임을 디스플레이하기 위한 요청을 송신하는 것을 연기하도록 구성되고, 적어도 하나의 프로세서는 동작이 완료된 표시를 수신한 것에 응답하여 제2 지속기간을 감소시키도록 구성되고, 적어도 하나의 프로세서는 적어도 하나의 프로세서가 디스플레이 시스템에 연결되는 것에 응답하여 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부를 결정하도록 구성되고, 그리고/또는 적어도 하나의 프로세서는 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부에 기초하여 수직 블랭킹 영역의 지속기간들에 대한 수정들을 선택적으로 인에이블 또는 디스에이블하도록 구성된다.
다른 양태에 따르면, 방법은, 제1 지속기간을 갖는 수직 블랭킹 영역을 포함하는 프레임들을 생성하는 단계, 가변 리프레시 레이트들을 지원하는 디스플레이 시스템에 프레임들을 제공하는 단계, 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 수신하는 단계, 및 정보를 수신한 것에 응답하여 제1 지속기간을 제2 지속기간으로 증가시키는 단계를 포함한다.
일부 실시예들에서, 수직 블랭킹 영역의 제1 지속기간은 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간이고, 제1 지속기간을 증가시키는 단계는 프레임들의 활성 영역들의 지속기간들 및 프레임들의 픽셀 클록 레이트들을 유지하면서 제1 지속기간을 제2 지속기간으로 증가시키는 단계를 포함하고, 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 수신하는 단계는 디스플레이 시스템의 전력 상태를 변경하는 것 또는 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 표시하는 정보를 수신하는 단계를 포함하고, 상기 방법은 동작이 완료된 표시를 수신할 때까지 디스플레이 시스템에 프레임을 디스플레이하기 위한 요청의 송신을 연기하는 단계 및 동작이 완료된 표시를 수신한 것에 응답하여 제2 지속기간을 감소시키는 단계를 추가로 포함하고, 상기 방법은 적어도 하나의 프로세서가 디스플레이 시스템에 연결되는 것에 응답하여 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부를 결정하는 단계를 포함하고, 그리고/또는 상기 방법은 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부에 기초하여 수직 블랭킹 영역의 지속기간들에 대한 수정들을 선택적으로 인에이블 또는 디스에이블하는 단계를 추가로 포함한다.
또 다른 양태에서, 가변 리프레시 레이트들을 지원하는 디스플레이 시스템은 타이밍 기준, 디스플레이 스크린에 결합되도록 구성된 디스플레이 인터페이스, 및 타이밍 기준 및 디스플레이 인터페이스에 결합되고, 타이밍 기준에 기초하여, 제1 지속기간을 갖는 수직 블랭킹 영역을 포함하는 프레임들을 디스플레이 인터페이스에 제시하도록 구성된 디스플레이 제어기를 포함하며, 제1 지속기간은, 디스플레이 시스템이 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 송신한 것에 응답하여 제2 지속기간으로 증가된다.
일부 실시예들에서, 수직 블랭킹 영역의 제1 지속기간은 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간이고, 제1 지속기간은 프레임들의 활성 영역들의 지속기간들 및 프레임들의 픽셀 클록 레이트들을 유지하면서 제2 지속기간으로 증가되고, 동작은 디스플레이 시스템의 전력 상태를 변경하는 것 또는 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 포함하고, 디스플레이 시스템은 동작이 완료된 표시를 송신하도록 구성되고, 그리고/또는 동작이 완료된 표시를 송신한 것에 응답하여 제2 지속기간은 감소된다.
또 다른 양태에서, 방법은 가변 리프레시 레이트들을 지원하는 디스플레이 시스템에서 디스플레이 스크린 상에 제시하기 위한 프레임들을 수신하는 단계 - 프레임들은 제1 지속기간을 갖는 수직 블랭킹 영역을 포함함 -, 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 송신하는 단계, 정보를 송신한 것에 응답하여 제1 지속기간보다 더 긴 수직 블랭킹 영역에 대한 제2 지속기간을 갖는 프레임들을 수신하는 단계, 및 제2 지속기간을 갖는 수신된 프레임들의 수직 블랭킹 영역 동안 동작을 수행하는 단계를 포함한다.
일부 실시예들에서, 수직 블랭킹 영역의 제1 지속기간은 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간이고, 동작은 디스플레이 시스템의 전력 상태를 변경하는 것 또는 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 포함하고, 방법은 동작이 완료된 표시를 송신하는 단계를 더 포함하고, 그리고/또는 동작이 완료된 표시를 송신한 것에 응답하여 제2 지속기간은 감소된다.
첨부 도면을 참조함으로써 본 개시가 더 잘 이해되고, 본 개시의 많은 특징 및 이점이 당업자에게 명백해질 수 있다. 상이한 도면에서의 동일한 도면 부호의 사용은 유사하거나 동일한 아이템을 나타낸다.
도 1은 일부 실시예들에 따른 가변 리프레시 레이트들을 지원하는 디스플레이 시스템에 제공되는 프레임들에 대한 수직 블랭킹 영역(vertical blanking region)을 선택적으로 감소시키는 프로세싱 시스템의 블록도이다.
도 2는 일부 실시예에 따른 GPU에 의해 생성되고 디스플레이 시스템에 제공되는 프레임의 블록도이다.
도 3은 일부 실시예들에 따른 감소되거나 또는 가변적인 수직 블랭킹 영역들을 선택적으로 인에이블하는 방법의 흐름도이다.
도 4는 일부 실시예들에 따른 소스 프로세서에 의해 생성되고 디스플레이 시스템에 제공되는 프레임들 내의 수직 블랭킹 영역들의 지속기간(duration)들을 수정하는 방법의 흐름도이다.
프레임 내의 수직 블랭킹 영역의 최소 지속기간(duration)은 프로세서(예컨대, GPU) 및 디스플레이 시스템에서 구현되는 표준들에 의해 결정된다. 예를 들어, HVT(Harmonized Video Timing) 표준은 수직 블랭킹 시간의 최소 지속기간을 약 300 마이크로초(㎲)로 설정하고, CVT(Coordinated Video Timing) 표준은 수직 블랭킹 시간의 최소 지속기간을 460 ㎲로 설정한다. 비디오 게임들과 같은 애플리케이션들에 의해 사용되는 프레임 리프레시 레이트들은, 애플리케이션들의 그래픽 요건들이 계속 증가함에 따라, 대략 120 ㎐의 주파수들로부터 240 ㎐, 480 ㎐, 및 아마도 더 높은 주파수들로 증가하였다. 결과적으로, 수직 블랭킹 영역에 대해 리저브(reserve)된 각각의 프레임의 퍼센티지는 프레임의 지속기간이 감소함에 따라 증가하고, 이는 활성 영역들의 크기, 예를 들어, 프레임 당 픽셀들의 수가 동일하게 유지되기 때문에 라인 레이트 및 픽셀 레이트의 증가를 요구한다. 예를 들어, 480 ㎐에서, 프레임의 지속기간은 2.08 마이크로초이고, 수직 블랭킹 영역에 의해 소비되는 프레임의 퍼센티지는 HVT의 300 ㎲ 수직 블랭킹 영역에 대해 14.4%이고, CVT의 460 ㎲ 수직 블랭킹 영역에 대해 22.1%이다. 수직 블랭킹 영역에서 소비되는 프레임의 퍼센티지를 줄이고 라인 및 픽셀 속도를 개선하기 위해, 일부 디스플레이는 더 짧고 표준화되지 않은 수직 블랭킹 영역, 예를 들어, 100 또는 150㎲을 구현한다.
프로세서는 활성 및 블랭킹 영역들 동안 상이한 태스크(task)들을 수행한다. 수평 및 수직 활성 영역들을 프로세싱하는 동안, 프로세서는 하나 이상의 메모리 인터페이스들 및 데이터 패브릭 인터페이스(fabric interface)들을 통해 메모리로부터 이미지들을 디스플레이하기 위해 사용되는 데이터를 액세스한다. 대조적으로, 일부 또는 모든 수직 블랭킹 영역들 동안, 데이터가 메모리/패브릭 인터페이스들을 통해 전송되지 않는 기간들이 있을 수 있다. 프로세서는 클록 속도를 수정하는 것, 인터페이스들에 의해 사용되는 클록들을 재트레이닝하는 것(retraining), 프로세서의 전력 상태를 수정하는 것과 같은 다른 동작들, 및 메모리 액세스/패브릭 전달에서의 갭을 필요로 하고 메모리 판독들 및 패브릭 트래픽에서의 중단들을 야기할 수 있는 다른 동작들을 수행하기 위해 수직 블랭킹 영역들 동안 디스플레이 프로세싱에서 이러한 갭들을 이용할 수 있다. 예를 들어, 메모리 인터페이스에 의해 사용되는 클록은 HVT 및 CVT에 의해 정의된 최소 수직 블랭킹 타이밍들 동안 고 주파수/고 전력 상태로부터 저 주파수/저 전력 상태로의 전환에 응답하여 재트레이닝될 수 있다. 그러나 수직 블랭킹 영역 동안 프로세서가 전형적으로 수행하는 동작은 감소된 지속기간 수직 블랭킹 영역 내에서 완료하기가 어렵다(또는 불가능하다). 예를 들어, 메모리 인터페이스를 구동하는 클록은 100㎲에서 재트레이닝될 수 없다.
도 1 내지 도 4는 대부분의 프레임들에 대해 수직 블랭킹 영역에 의해 소비되는 프레임의 부분을 감소시키면서, 또한 가변 리프레시 레이트들을 구현하는 디스플레이 시스템들에 대해 더 짧은 수직 블랭킹 영역들의 사용을 제한함으로써 전력 상태들을 변화시키고 클록 주파수들을 조정하는 것과 같은 다른 동작들을 수행하는 프로세서의 능력을 보존하기 위한 기술들을 개시한다. 디스플레이 시스템의 일부 실시예들은 소스로부터 수신된 가변 프레임 레이트들, 예를 들어, 프로세서가 복잡한 게임 콘텐츠를 렌더링하고 있을 때 생성된 불규칙적인 부하와 연관된 프레임들에 디스플레이 리프레시 레이트를 동적으로 적응시키기 위해 가변 리프레시 레이트들을 구현한다. 리프레시 레이트는 활성 영역들의 크기 및 픽셀 클록 레이트를 유지하면서 프레임들의 수직 블랭킹 영역들을 수정함으로써 변화된다. 동작시, 프로세서는 초기에 100 ㎲ 또는 150 ㎲와 같은 감소된 지속기간 수직 블랭킹 영역을 갖는 프레임들을 제공한다. 프로세서는, 예를 들어, 변화하는 전력 상태 또는 클록 주파수 조정과 같은 동작이 하나 이상의 후속 프레임들에서 수행되어야 함을 (또는 수행될) 표시하는 시그널링에 응답하여, 수직 블랭킹 영역의 지속기간을 증가시킨다. 일부 실시예들에서, 프로세서는 트리거링 동작이 완료될 때까지 프레임을 디스플레이하기 위한 요청을 송신하는 것을 연기함으로써, 프레임의 수직 블랭킹 영역의 지속기간을 증가시킨다. 동작을 완료하기 위한 시간을 제공하도록 프레임 레이트를 수정하는 것은, 디스플레이 시스템이 프로세서의 변화하는 프레임 레이트를 보상하기 위해 가변 리프레시 레이트들을 구현할 필요가 있기 때문에 스터터링(stuttering)과 같은 시각적 아티팩트(visual artifact)들을 야기하지 않는다. 후속 프레임들이 더 이상의 시간이 필요하지 않으면 최소 수직 귀선 영역(minimum vertical blanking region)으로 복귀한다.
도 1은 일부 실시예들에 따른 가변 리프레시 레이트들을 지원하는 디스플레이 시스템에 제공되는 프레임들에 대한 수직 블랭킹 영역을 선택적으로 감소시키는 프로세싱 시스템(100)의 블록도이다. 프로세싱 시스템(100)은 동적 랜덤 액세스 메모리(DRAM)와 같은 비일시적 컴퓨터 판독가능 매체를 사용하여 구현되는 시스템 메모리(105) 또는 다른 저장 컴포넌트를 포함하거나 이에 대한 액세스를 갖는다. 그러나, 메모리(105)의 일부 실시예는 정적 RAM(SRAM), 비휘발성 RAM 등을 포함하는 다른 유형의 메모리를 사용하여 구현된다. 또한, 처리 시스템(100)은 메모리(105)와 같은 처리 시스템(100)에서 구현되는 엔티티 간의 통신을 지원하기 위한 버스(110)를 포함한다. 처리 시스템(100)의 일부 실시예는 명확성을 위해 도 1에 도시되지 않은 다른 버스, 브릿지, 스위치, 라우터 등을 포함한다.
프로세싱 시스템(100)은 적어도 하나의 중앙 프로세싱 유닛(CPU)(115)을 포함한다. CPU(115)의 일부 실시예는 명령어들을 동시에 또는 병렬로 실행하는 다수의 프로세싱 엘리먼트(명확성을 위해 도 1에 도시되지 않음)를 포함한다. 프로세싱 엘리먼트들은 프로세서 코어들, 컴퓨트 유닛들, 또는 다른 용어들을 사용하는 것으로 지칭된다. CPU(115)는 버스(110)에 연결되고 버스(110)를 통해 메모리(105)와 통신한다. CPU(115)는 메모리(105)에 저장된 프로그램 코드(120)와 같은 명령어들을 실행하고, CPU(115)는 실행된 명령어들의 결과들과 같은 정보를 메모리(105)에 저장한다. CPU(115)는 또한 드로우 콜들(draw calls)을 발행함으로써 그래픽 프로세싱을 개시할 수 있다.
입력/출력(I/O) 엔진(125)은 키보드, 마우스, 프린터, 외부 디스크 등과 같은 프로세싱 시스템(100)의 다른 엘리먼트 뿐만 아니라 디스플레이 시스템(130)과 관련된 입력 또는 출력 동작을 처리한다. I/O 엔진(125)이 버스(110)에 연결된 메모리(105), CPU(115), 또는 다른 엔티티들과 통신하도록 I/O 엔진(125)은 버스(110)에 결합된다. 예시된 실시예에서, I/O 엔진(125)은 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD) 등과 같은 비일시적 컴퓨터 판독가능 매체를 사용하여 구현되는 외부 저장 컴포넌트(135) 상에 저장된 정보를 판독한다. I/O 엔진(125)은 또한 CPU(115)에 의한 프로세싱 결과와 같은 정보를 외부 저장 컴포넌트(135)에 기록한다.
디스플레이 시스템(130)은 디스플레이 시스템(130)이 최대 리프레시 레이트까지의 범위 내의 리프레시 레이트들로 프레임들을 제시할 수 있도록 가변 리프레시 레이트를 지원한다. 예를 들어, 디스플레이 시스템(130)은 24 ㎐, 25 ㎐, 30 ㎐, 50 ㎐, 60 ㎐, 100 ㎐, 및 120 ㎐의 리프레시 레이트들을 지원할 수 있다. 가변 리프레시 레이트는 디스플레이 시스템(130)의 최대 리프레시 레이트에 대응하는 최소 수직 블랭킹 영역에서 시작하는 범위 내에 있는 가변 수직 블랭킹 영역에 대응한다. 일부 실시예들에서, 리프레시 레이트들은 E-EDID(Enhanced Extended Display Identification Data)에 대해 디스플레이 시스템(130)에 쿼리(query)하고 E-EDID 응답으로부터 리프레시 레이트들을 결정함으로써 결정된다.
프로세싱 시스템(100)은 디스플레이 시스템(130)에 의한 프리젠테이션을 위해 이미지들을 렌더링하는 적어도 하나의 GPU(140)를 포함한다. 예를 들어, GPU(140)는 렌더링된 객체를 나타내는 이미지를 표시하기 위해 픽셀 값을 사용하는 디스플레이 시스템(130)에 제공되는 픽셀 값을 생성하기 위해 객체를 렌더링한다. GPU(140)는 명령어들을 동시에 또는 병렬로 실행하는 컴퓨팅 유닛들의 어레이(142)와 같은 하나 이상의 프로세싱 엘리먼트들을 포함한다. GPU(140)의 일부 실시예들은 범용 컴퓨팅을 위해 사용된다. 예시된 실시예에서, GPU(140)는 버스(110)를 통해 메모리(105)(및 버스(110)에 연결된 다른 엔티티들)와 통신한다. 그러나, GPU(140)의 일부 실시예는 직접 연결 또는 다른 버스, 브리지, 스위치, 라우터 등을 통해 메모리(105)와 통신한다. GPU(140)는 메모리(105)에 저장된 명령어들을 실행하고, GPU(140)는 실행된 명령어들의 결과들과 같은 정보를 메모리(105)에 저장한다. 예를 들어, 메모리(105)는 GPU(140)에 의해 실행될 프로그램 코드를 나타내는 명령어들의 사본(145)을 저장한다. GPU(140)는 또한 타이밍 기준(timing reference)(144)을 포함한다.
GPU(140)는 디스플레이 시스템(130)에 제공되는 프레임들의 스트림을 생성한다. GPU(140)는 디스플레이 시스템(130)에 의해 지원되는 가변 리프레시 레이트들에 매칭하기 위해 상이한 리프레시 레이트들로 프레임들을 렌더링한다. 예를 들어, GPU(140)는 디스플레이 시스템(130)이 50 ㎐에서 프레임들을 제시(present)하고 있다고 결정한 것에 응답하여 50 ㎐에서 프레임들을 렌더링하고 프레임들을 디스플레이 시스템(130)에 제공한다. 다른 예를 들어, GPU(140)는 디스플레이 시스템(130)이 60 ㎐에서 프레임들을 제시하고 있다고 결정한 것에 응답하여 60 ㎐에서 프레임들을 렌더링하고 프레임들을 디스플레이 시스템에 제공한다. 디스플레이 시스템(130)의 일부 실시예들은 GPU(140)로부터 수신된 스트림 내의 프레임들을 저장하는 버퍼(150)를 포함한다. 디스플레이 시스템(130)은 또한 버퍼(150)로부터 프레임들 내의 픽셀 값들을 독출하고 그 값들을 사용하여 스크린(154) 상에 이미지를 디스플레이하는(또는 이미지를 스크린(154)에 제시하는) 디스플레이 제어기(152)를 포함한다. 디스플레이 제어기(152)는 스크린(154)에 결합하도록 구성된 (HDMI 또는 디스플레이포트 인터페이스(DisplayPort interface)와 같은) 디스플레이 인터페이스(153)를 통해 프레임들을 제공한다. 디스플레이 시스템(130)은 또한 정상 동작 동안 GPU 타이밍 기준(144)에 동기화되는 타이밍 기준(156)을 포함한다. 타이밍 기준(156)의 일부 실시예들은, 예를 들어, 애플리케이션 특정 집적 회로(ASIC) 또는 다른 회로로서 타이밍 제어기(TCON) 칩(157)에 구현되며, 이는 또한 본 명세서에서 논의되는 바와 같이, 디스플레이 시스템(130)에 대한 타이밍 및 동기화 동작들을 수행한다.
GPU(140)에 의해 생성되고 디스플레이 시스템(130)에 의해 디스플레이되는 프레임들은 프레임 내의 라인 당 픽셀들의 수(HTotal), 프레임 당 라인들의 수(VTotal), 및 리프레시 레이트, 라인 당 픽셀들의 수, 및 프레임 당 라인들의 수의 곱과 동일한 픽셀 클록 레이트(PClk)에 의해 특징지어진다. 일부 실시예들에서, GPU(140)는, 디스플레이 시스템(130)이 가변 리프레시 레이트를 지원하면, (수직 블랭킹 영역의 감소된 지속기간에 대응하는) 상대적으로 높은 리프레시 레이트에서 프레임들을 디스플레이 시스템(130)에 제공한다. 일부 실시예들에서, 수직 블랭킹 영역의 초기 지속기간은 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간(minimum duration)이다. 수직 블랭킹 영역의 감소된 지속기간은 디스플레이 시스템(130)에서 일부 필요한 동작들을 수행하기에 불충분할 가능성이 있다. 결과적으로, 디스플레이 시스템(130)이 이러한 동작들 중 하나 이상을 수행할 것이라면, 디스플레이 시스템(130)이 하나 이상의 후속 프레임들의 수직 블랭킹 영역 동안 동작(들)을 수행할 것임을 표시하는 정보를 디스플레이 시스템(130)은 송신한다. 정보를 수신한 것에 응답하여, GPU(140)는 후속 프레임들에서 수직 블랭킹 영역의 지속기간을 증가시킴으로써 프레임들에 대한 리프레시 레이트를 수정한다. GPU(140)는 또한 디스플레이 시스템(130)이 동작을 수행하는 것을 완료했고, 수직 블랭킹 영역의 증가된 지속기간을 더 이상 요구하지 않는다는 표시를 수신한 것에 응답하여 수직 블랭킹 영역의 지속기간을 감소시킴으로써 프레임들에 대한 리프레시 레이트를 증가시킬 수 있다.
도 2는 일부 실시예에 따른 GPU에 의해 생성되고 디스플레이 시스템에 제공되는 프레임(200)의 블록도이다. 프레임(200)은 도 1에 도시된 GPU(140)의 일부 실시예들에 의해 생성(예를 들어, 렌더링)되고, 도 1에 도시된 디스플레이 시스템(130)의 일부 실시예들에 의해 디스플레이되거나 제시된다.
프레임(200)은 픽셀들(202)(명료함을 위해 단지 하나가 참조 부호로 표시됨)의 라인들(201)(명료함을 위해 단지 하나가 참조 부호로 표시됨)로 파티션된다. 각각의 라인(201)은 라인 당 픽셀들의 수(205)(HTotal)를 포함한다. 라인 당 픽셀들의 수(205)는 (오픈 박스들에 의해 표시된) 이미지들을 생성하기 위해 사용되는 픽셀 값들을 포함하는 수평 활성 영역(210) 및 (빗금친 박스들에 의해 표시된) 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수평 블랭킹 영역(215)을 포함한다. 프레임(200)은 또한 프레임 당 라인들의 수(220)(VTotal)를 포함한다. 프레임 당 라인들의 수(220)는 (오픈(open) 박스들에 의해 표시된) 픽셀 값들을 포함하는 수직 활성 영역(225) 및 (빗금친 박스들에 의해 표시된) 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수직 블랭킹 영역(230)을 포함한다. 따라서, 프레임 당 라인들의 총 수(220)는 수직 활성 영역(225) 내의 라인들과 수직 블랭킹 영역(230) 내의 라인들의 합과 같다. 예를 들어, 고화질 프레임은 픽셀 값을 포함하는 1080개의 활성 수직 라인과 45개의 수직 블랭킹 라인을 사용하여 이미지를 나타낼 수 있다.
GPU는 리프레시 레이트에서 프레임(200)을 제공한다(그리고 디스플레이 시스템은 프레임(200)을 제시한다). 따라서, 프레임(200)은 리프레시 레이트, 라인 당 픽셀들의 수(205), 및 프레임 당 라인들의 수(220)의 곱과 동일한 픽셀 클록 레이트(PClk)에 의해 특징지어진다. 프레임(200)에 대한 라인 레이트는 픽셀 클록 레이트를 라인 당 픽셀들의 수(205)로 나눈 것 또는 동등하게, 리프레시 레이트와 프레임 당 라인들의 수(220)의 곱으로서 정의된다. 본 명세서에서 논의되는 바와 같이, GPU는 프레임(200)을 제시하고 있는 디스플레이 시스템에서의 요건들에 기초하여 수직 블랭킹 영역(230)의 지속기간을 수정한다. GPU는 처음에 GPU 및 디스플레이 시스템에 구현된 하나 이상의 표준에 의해 결정되는 수직 블랭킹 영역(230)의 최소 지속 시간과 같은 수직 블랭킹 영역(230)의 감소된 지속 시간(더 높은 리프레시 레이트에 해당)을 갖는 프레임을 생성한다. GPU는 디스플레이 시스템이 예를 들어, 수직 블랭킹 영역(230) 동안 하나 이상의 동작들을 수행하기 위해 더 긴 지속기간을 필요로 한다는 표시에 응답하여 수직 블랭킹 영역(230)의 지속기간을 증가시킬 수 있다.
도 3은 일부 실시예들에 따른 감소된 또는 가변적인 수직 블랭킹 영역들을 선택적으로 인에이블하는 방법(300)의 흐름도이다. 방법(300)은 도 1에 도시된 프로세싱 시스템(100)의 일부 실시예들에 구현된다.
블록(305)에서, (GPU와 같은) 소스 프로세서는 디스플레이 시스템과 연관된다. 본 명세서에서 사용되는, 용어 "연관(associate)"은 디스플레이 시스템의 하나 이상의 특성에 기초하여 결정되는 파라미터들을 사용하여 프레임들을 렌더링하고 디스플레이 시스템에 제공하도록 소스 프로세서를 구성하는(또는 소스 프로세서가 구성되도록 하는) 정보를 소스 프로세서에 제공하는 것을 지칭한다. 일부 실시예들에서, 소스 프로세서 및 디스플레이 시스템은 소스 프로세서와 디스플레이 프로세서 사이에 물리적(예를 들어, 유선 또는 무선) 연결을 형성함으로써 연관된다. 그런 다음, 물리적 연결은 디바이스들 사이에서 정보를 전달하는데 사용되며, 예를 들어, 소스 프로세서는 디스플레이 시스템에 그것의 E-EDID에 대해 쿼리하고, 디스플레이 시스템으로부터 수신된 E-EDID 응답의 정보에 기초하여 구성 파라미터들을 생성할 수 있다. 일부 실시예들에서, 소스 프로세서는 소스 프로세서와 디스플레이 시스템을 반드시 연결할 필요 없이 소스 프로세서에 제공되는 디스플레이 시스템의 특성들에 기초하여 구성된다. 예를 들어, 디스플레이 시스템의 특성들은 소스 프로세서에 제공될 수 있고, 소스 프로세서는 소스 프로세서와 디스플레이 시스템을 연결하기 전에, 특성들에 기초하여 구성될 수 있다.
결정 블록(310)에서, 소스 프로세서는 디스플레이 시스템이 짧은 (또는 가변) 수직 블랭킹 영역들 및 가변 리프레시 레이트들을 지원하는지 여부를 결정한다. 일부 실시예들에서, 결정은 디스플레이 시스템으로부터 E-EDID 응답에서 수신된 정보에 기초하여 이루어진다. 디스플레이 시스템이 짧은(또는 가변) 수직 블랭킹 영역들 및 가변 리프레시 레이트들을 지원하면, 방법(300)은 블록(315)으로 이동한다. 디스플레이 시스템이 짧은(또는 가변) 수직 블랭킹 영역들 및 가변 리프레시 레이트들을 지원하지 않으면, 방법은 블록(320)으로 이동한다.
블록(315)에서, 디스플레이 시스템은 짧은 수직 블랭킹 영역들 및 가변 리프레시 레이트들을 지원하며, 이는 전력 최적화들을 포함하는 특징(feature)들을 지원하도록 디스플레이 시스템을 구성하는 데 사용되는 더 긴 수직 블랭킹 영역들로 디스플레이 시스템이 전환할 수 있게 한다. 따라서, 전력 최적화들의 사용은 블록(315)에서 인에이블(enable)된다. 일부 실시예들에서, 소스 프로세서는 대부분의 경우들에서 비교적 짧은 지속기간의 수직 블랭킹 영역들을 사용하여 상대적으로 높은 리프레시 레이트로 프레임들을 렌더링 및 제공하도록 구성된다. 그러나, 전력 최적화와 같은 추가적인 특징에 의해 이용되는 수직 블랭킹 영역의 더 긴 지속기간에 대한 요청을 표시하는 시그널링을 디스플레이 시스템으로부터 수신한 것에 응답하여, 소스 프로세서는 예를 들어, 지속기간을 증가시킴으로써 수직 블랭킹 영역의 지속기간을 수정하도록 구성된다.
블록(320)에서, 디스플레이 시스템은 짧은 수직 블랭킹 영역들 및 가변 리프레시 레이트들을 지원하지 않는다. 그 경우, 디스플레이 시스템은 전력 최적화들을 포함하는 특징들을 지원하도록 디스플레이 시스템을 구성하는 데 사용되는 더 긴 수직 블랭킹 영역들로 전환할 수 없다. 따라서, 전력 최적화와 같은 추가적인 특징들의 사용은 블록(320)에서 디스에이블(disable)된다. 대신 소스 프로세서는 디스플레이 시스템에 의해 지원되는 리프레시 레이트에 대응하는 수직 블랭킹 영역의 고정 지속기간을 사용한다.
도 4는 일부 실시예들에 따른 소스 프로세서에 의해 생성되고 디스플레이 시스템에 제공되는 프레임들 내의 수직 블랭킹 영역들의 지속기간들을 수정하는 방법(400)의 흐름도이다. 방법(400)은 도 1에 도시된 프로세싱 시스템(100)의 일부 실시예들에서 구현된다.
블록(405)에서, 소스 프로세서는 감소된 수직 블랭킹 영역을 갖는 프레임들을 렌더링하고, 렌더링된 프레임들을 스크린 상의 디스플레이를 위해 디스플레이 시스템에 제공한다.
결정 블록(410)에서, 소스 프로세서는 디스플레이 시스템이 더 긴 수직 블랭킹 영역을 요구할 것인지 여부를 결정한다. 디스플레이 시스템의 일부 실시예들은, 예를 들어, 디스플레이 시스템에서 하나 이상의 동작들을 수행하기 위한 추가적인 시간을 제공하기 위해, 더 긴 수직 블랭킹 영역에 대한 표시 또는 요청을 제공한다. 더 긴 수직 블랭킹 영역이 요청되었다면, 방법(400)은 블록(415)으로 이동한다. 그렇지 않으면, 방법(400)은 블록(405)으로 복귀한다.
블록(415)에서, 소스 프로세서는 수직 블랭킹 영역을 증가시키고, 증가된 수직 블랭킹 영역을 갖는 프레임들을 렌더링하기 시작한다. 프레임들은, 프레임의 활성 영역에서의 정보에 기초하여 이미지들을 디스플레이하고 수직 블랭킹 영역과 동시에 하나 이상의 동작들을 수행하는 디스플레이 시스템에 제공된다. 일부 실시예들에서, 소스 프로세서는 디스플레이 시스템이 하나 이상의 동작들을 수행하는 것이 완료됨을 표시할 때까지 디스플레이 시스템에 프레임을 디스플레이하기 위한 요청을 송신하는 것을 연기함으로써, 프레임의 수직 블랭킹 영역의 지속기간을 증가시킨다.
결정 블록(420)에서, 소스 프로세서는 디스플레이 시스템이 더 긴 수직 블랭킹 영역을 여전히 요구하는지 여부를 결정한다. 디스플레이 시스템의 일부 실시예들은 하나 이상의 동작들이 완료된 표시를 제공하며, 이는 디스플레이 시스템이 더 긴 수직 블랭킹 영역을 더 이상 필요로 하지 않음을 나타낸다. 동작이 완료되기 때문에 디스플레이 시스템이 더 긴 수직 블랭킹 영역을 더 이상 요구하지 않는 경우, 방법(400)은 블록(405)으로 이동하고, 소스 프로세서는 수직 블랭킹 영역의 지속기간을 감소시킨다. 동작이 완료되지 않았기 때문에 디스플레이 시스템이 여전히 더 긴 수직 블랭킹 영역을 요구하면, 방법(400)은 블록(415)으로 이동한다.
컴퓨터 판독 가능 저장 매체는 명령어 및/또는 데이터를 컴퓨터 시스템에 제공하기 위해 사용되는 동안 컴퓨터 시스템에 의해 액세스 가능한 임의의 비일시적 저장 매체, 또는 비일시적 저장 매체의 조합을 포함할 수 있다. 그러한 저장 매체는 광 매체(예를 들어, 콤팩트 디스크(CD), 디지털 다기능 디스크(DVD), 블루레이 디스크), 자기 매체(예를 들어, 플로피 디스크, 자기 테이프, 또는 자기 하드 드라이브), 휘발성 메모리(예를 들어, 랜덤 액세스 메모리(RAM) 또는 캐시), 비휘발성 메모리(예를 들어, 판독 전용 메모리(ROM) 또는 플래시 메모리), 또는 미세전자기계 시스템(MEMS)-기반 저장 매체를 포함할 수 있지만, 이로 제한되지 않는다. 컴퓨터 판독 가능 저장 매체는 컴퓨팅 시스템에 내장되거나(예를 들어, 시스템 RAM 또는 ROM), 컴퓨팅 시스템에 고정적으로 부착되거나(예를 들어, 자기 하드 드라이브), 컴퓨팅 시스템에 제거 가능하게 부착되거나(예를 들어, 광 디스크 또는 범용 직렬 버스(USB)-기반 플래시 메모리), 유선 또는 무선 네트워크를 통해 컴퓨터 시스템에 결합(예를 들어, 네트워크 액세스 가능한 저장소(NAS))될 수 있다.
일부 실시예들에서, 전술된 기술의 특정 양태는 소프트웨어를 실행하는 처리 시스템의 하나 이상의 프로세서에 의해 구현될 수 있다. 소프트웨어는 비일시적 컴퓨터 판독 가능 저장 매체에 저장되거나 달리 유형적으로 구현된 실행 가능 명령어의 하나 이상의 세트를 포함한다. 소프트웨어는 하나 이상의 프로세서에 의해 실행될 때, 전술된 기술의 하나 이상의 양태를 수행하도록 하나 이상의 프로세서를 조작하는 명령어 및 특정 데이터를 포함할 수 있다. 비일시적 컴퓨터 판독 가능 저장 매체는, 예를 들어, 자기 또는 광 디스크 저장 장치, 플래시 메모리, 캐시, 랜덤 액세스 메모리(RAM) 또는 다른 비휘발성 메모리 장치 또는 장치들 등과 같은 솔리드 스테이트 저장 장치를 포함할 수 있다. 비일시적 컴퓨터 판독 가능 저장 매체에 저장된 실행 가능 명령어는 하나 이상의 프로세서에 의해 해석되거나 달리 실행 가능한 소스 코드, 어셈블리 언어 코드, 객체 코드, 또는 다른 명령어 포맷일 수 있다.
일반적인 설명에서 전술된 모든 활동 또는 요소가 요구되는 것은 아니고, 특정 활동 또는 장치의 일부는 요구되지 않을 수 있고, 기술된 것에 더하여, 하나 이상의 추가 활동이 수행되거나 하나 이상의 추가 요소가 포함될 수 있다는 점에 유의한다. 또한 추가적으로, 활동이 열거된 순서는 반드시 그들이 수행되는 순서는 아니다. 또한, 특정 실시예들을 참조하여 개념이 설명되었다. 그러나, 당업자는 아래의 청구범위에 기재된 것과 같은 본 개시의 범위로부터 벗어나지 않으면서 다양한 수정 및 변경이 이루어질 수 있음을 이해한다. 따라서, 명세서 및 도면은 제한적인 의미보다는 예시적인 의미로 간주되어야 하며, 모든 그러한 수정은 본 개시의 범위 내에 포함되도록 의도된다.
이익, 다른 이점, 및 문제에 대한 해결책이 특정 실시예와 관련하여 전술되었다. 그러나, 이익, 이점, 문제에 대한 해결책, 그리고 임의의 이익, 이점, 또는 해결책이 발생되게 하거나 더 명확해지게 할 수 있는 임의의 특징(들)은 임의의 또는 모든 청구항의 중요한, 요구되는, 또는 본질적인 특징으로 해석되어서는 안 된다. 또한, 위에 개시된 특정 실시예는 단지 예시적인 것인데, 개시된 주제는 본 명세서의 교시 내용의 이익을 갖는 당업자에게 명백한, 상이하지만 동등한 방식으로 수정 및 실시될 수 있기 때문이다. 아래의 청구범위에 기술된 것 이외에, 본 명세서에서 도시된 구성 또는 설계의 상세 사항에 대한 제한이 의도되지 않는다. 따라서 위에서 개시된 특정 실시예들은 변경되거나 수정될 수 있고 모든 그러한 변형은 개시된 주제의 범위 내에 있는 것으로 고려된다는 것이 명백하다. 따라서, 본 명세서에서 추구되는 보호는 아래의 청구범위에 기재된 것과 같다.

Claims (27)

  1. 장치로서,
    타이밍 기준(timing reference); 및
    적어도 하나의 프로세서를 포함하되, 상기 적어도 하나의 프로세서는 상기 타이밍 기준에 기초하여, 가변 리프레시 레이트(variable refresh rate)들을 지원하는 디스플레이 시스템에 프레임들을 제공하도록 구성되고, 상기 프레임들은 제1 지속기간을 갖는 수직 블랭킹 영역을 포함하고, 상기 적어도 하나의 프로세서는, 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 상기 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 수신한 것에 응답하여, 상기 제1 지속기간을 제2 지속기간으로 증가시키도록 구성된, 장치.
  2. 제1항에 있어서,
    상기 수직 블랭킹 영역의 상기 제1 지속기간은 상기 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간(duration)인, 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 적어도 하나의 프로세서는 상기 프레임들의 활성 영역들의 지속기간들 및 상기 프레임들의 픽셀 클록 레이트들을 유지하면서 상기 제1 지속기간을 상기 제2 지속기간으로 증가시키도록 구성된, 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 적어도 하나의 후속 프레임의 상기 수직 블랭킹 영역 동안 상기 디스플레이 시스템에 의해 수행될 동작은 상기 디스플레이 시스템의 전력 상태를 변경하는 것 또는 상기 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 포함하는, 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 적어도 하나의 프로세서는 상기 동작이 완료된 표시를 수신할 때까지 상기 디스플레이 시스템에 프레임을 디스플레이하기 위한 요청을 송신하는 것을 연기하도록 구성된, 장치.
  6. 제5항에 있어서,
    상기 적어도 하나의 프로세서는 상기 동작이 완료된 표시를 수신한 것에 응답하여 상기 제2 지속기간을 감소시키도록 구성된, 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 적어도 하나의 프로세서가 상기 디스플레이 시스템에 연결된 것에 응답하여 상기 적어도 하나의 프로세서는 상기 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부를 결정하도록 구성된, 장치.
  8. 제7항에 있어서,
    상기 적어도 하나의 프로세서는, 상기 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부에 기초하여 상기 수직 블랭킹 영역의 지속기간들에 대한 수정들을 선택적으로 인에이블(enable) 또는 디스에이블(disable)하도록 구성된, 장치.
  9. 방법으로서,
    제1 지속기간을 갖는 수직 블랭킹 영역을 포함하는 프레임들을 생성하는 단계;
    가변 리프레시 레이트들을 지원하는 디스플레이 시스템에 프레임들을 제공하는 단계;
    적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 상기 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 수신하는 단계; 및
    상기 정보를 수신한 것에 응답하여 상기 제1 지속기간을 제2 지속기간으로 증가시키는 단계를 포함하는, 방법.
  10. 제9항에 있어서,
    상기 수직 블랭킹 영역의 상기 제1 지속기간은 상기 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간인, 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 제1 지속기간을 증가시키는 단계는, 상기 프레임들의 활성 영역들의 지속기간들 및 상기 프레임들의 픽셀 클록 레이트들을 유지하면서 상기 제1 지속기간을 상기 제2 지속기간으로 증가시키는 단계를 포함하는, 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 디스플레이 시스템에 의해 수행될 동작을 나타내는 정보를 수신하는 단계는 상기 디스플레이 시스템의 전력 상태를 변경하는 것 또는 상기 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 나타내는 정보를 수신하는 단계를 포함하는, 방법.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 동작이 완료된 표시를 수신할 때까지 상기 디스플레이 시스템에 대한 프레임을 디스플레이하기 위한 요청의 송신을 연기하는 단계를 더 포함하는, 방법.
  14. 제13항에 있어서,
    상기 동작이 완료된 표시를 수신한 것에 응답하여 상기 제2 지속기간을 감소시키는 단계를 더 포함하는, 방법.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서,
    적어도 하나의 프로세서가 상기 디스플레이 시스템에 연결된 것에 응답하여 상기 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부를 결정하는 단계를 더 포함하는, 방법.
  16. 제15항에 있어서,
    상기 디스플레이 시스템이 가변 리프레시 레이트들을 지원하는지 여부에 기초하여 상기 수직 블랭킹 영역의 지속기간들에 대한 수정들을 선택적으로 인에이블 또는 디스에이블시키는 단계를 더 포함하는, 방법.
  17. 가변 리프레시 레이트를 지원하는 디스플레이 시스템으로서, 상기 디스플레이 시스템은,
    타이밍 기준;
    디스플레이 스크린에 결합하도록 구성된 디스플레이 인터페이스; 및
    상기 타이밍 기준 및 상기 디스플레이 인터페이스에 결합되고, 상기 타이밍 기준에 기초하여, 제1 지속기간을 갖는 수직 블랭킹 영역을 포함하는 프레임들을 상기 디스플레이 인터페이스에 제시(present)하도록 구성된 디스플레이 제어기로서, 상기 디스플레이 시스템이 적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 상기 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 송신한 것에 응답하여, 상기 제1 지속기간이 제2 지속기간으로 증가되는, 상기 디스플레이 제어기를 포함하는, 디스플레이 시스템.
  18. 제17항에 있어서,
    상기 수직 블랭킹 영역의 상기 제1 지속기간은 상기 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간인, 디스플레이 시스템.
  19. 제17항 또는 제18항에 있어서,
    상기 프레임들의 활성 영역들의 지속기간들 및 상기 프레임들의 픽셀 클록 레이트들을 유지하면서 상기 제1 지속기간이 상기 제2 지속기간으로 증가되는, 디스플레이 시스템.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 동작은 상기 디스플레이 시스템의 전력 상태를 변경하는 것 또는 상기 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 포함하는, 디스플레이 시스템.
  21. 제17항 내지 제21항 중 어느 한 항에 있어서,
    상기 디스플레이 시스템은 상기 동작이 완료된 표시를 송신하도록 구성된, 디스플레이 시스템.
  22. 제21항에 있어서,
    상기 제2 지속기간은 상기 동작이 완료된 표시를 송신한 것에 응답하여 감소되는, 디스플레이 시스템.
  23. 방법으로서,
    가변 리프레시 레이트들을 지원하는 디스플레이 시스템의 디스플레이 스크린 상에 제시하기 위한 프레임들을 수신하는 단계 - 상기 프레임들은 제1 지속기간을 갖는 수직 블랭킹 영역을 포함함 -;
    적어도 하나의 후속 프레임의 수직 블랭킹 영역 동안 상기 디스플레이 시스템에 의해 수행될 동작을 표시하는 정보를 송신하는 단계;
    상기 정보를 송신한 것에 응답하여 상기 제1 지속기간보다 더 긴 수직 블랭킹 영역에 대한 제2 지속기간을 갖는 프레임들을 수신하는 단계; 및
    상기 제2 지속기간을 갖는 수신된 프레임들의 상기 수직 블랭킹 영역 동안 상기 동작을 수행하는 단계를 포함하는, 방법.
  24. 제23항에 있어서,
    상기 수직 블랭킹 영역의 상기 제1 지속기간은 상기 디스플레이 시스템에 의해 지원되는 최대 리프레시 레이트에 대응하는 최소 지속기간인, 방법.
  25. 제23항 또는 제24항에 있어서,
    상기 동작은 상기 디스플레이 시스템의 전력 상태를 변경하는 것 또는 상기 디스플레이 시스템의 클록 주파수를 조정하는 것 중 적어도 하나를 포함하는, 방법.
  26. 제23항 내지 제25항 중 어느 한 항에 있어서,
    상기 동작이 완료된 표시를 송신하는 단계를 더 포함하는, 방법.
  27. 제26항에 있어서,
    상기 제2 지속기간은 상기 동작이 완료된 표시를 송신한 것에 응답하여 감소되는, 방법.
KR1020237012690A 2020-09-24 2021-09-23 가변 리프레시 레이트들을 지원하는 디스플레이 시스템들에 대한 감소된 수직 블랭킹 영역들 KR20230072481A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/030,676 US11417295B2 (en) 2020-09-24 2020-09-24 Reduced vertical blanking regions for display systems that support variable refresh rates
US17/030,676 2020-09-24
PCT/IB2021/058694 WO2022064423A1 (en) 2020-09-24 2021-09-23 Reduced vertical blanking regions for display systems that support variable refresh rates

Publications (1)

Publication Number Publication Date
KR20230072481A true KR20230072481A (ko) 2023-05-24

Family

ID=80739392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237012690A KR20230072481A (ko) 2020-09-24 2021-09-23 가변 리프레시 레이트들을 지원하는 디스플레이 시스템들에 대한 감소된 수직 블랭킹 영역들

Country Status (6)

Country Link
US (2) US11417295B2 (ko)
EP (1) EP4218001A1 (ko)
JP (1) JP2023547037A (ko)
KR (1) KR20230072481A (ko)
CN (1) CN116325716A (ko)
WO (1) WO2022064423A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055318A1 (en) * 2006-08-31 2008-03-06 Glen David I J Dynamic frame rate adjustment
US7898535B2 (en) * 2006-10-31 2011-03-01 Dell Products, Lp System and method for providing dynamic refresh rates for displays
US20120147020A1 (en) * 2010-12-13 2012-06-14 Ati Technologies Ulc Method and apparatus for providing indication of a static frame
US8599310B2 (en) * 2010-12-14 2013-12-03 Ati Technologies Ulc Audio and video clock synchronization
US9182643B1 (en) 2014-05-27 2015-11-10 Apple Inc. Display having pixel circuits with adjustable storage capacitors
US9880649B2 (en) 2014-09-29 2018-01-30 Apple Inc. Touch, pen and force sensor operation with variable refresh displays
US9984664B2 (en) * 2015-03-18 2018-05-29 Ati Technologies Ulc Method and apparatus for compensating for variable refresh rate display range limitations
US10147370B2 (en) * 2015-10-29 2018-12-04 Nvidia Corporation Variable refresh rate gamma correction
CN111105766B (zh) 2019-12-04 2022-08-26 昆山龙腾光电股份有限公司 频率转换方法、组件、时序处理装置及可读存储介质

Also Published As

Publication number Publication date
US11763778B2 (en) 2023-09-19
US20220093062A1 (en) 2022-03-24
EP4218001A1 (en) 2023-08-02
WO2022064423A1 (en) 2022-03-31
JP2023547037A (ja) 2023-11-09
US20230053263A1 (en) 2023-02-16
US11417295B2 (en) 2022-08-16
CN116325716A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US10798334B2 (en) Image processing system, image display method, display device and storage medium
WO2020207251A1 (zh) 图像更新方法、装置、终端及存储介质
WO2020207250A1 (zh) 垂直同步方法、装置、终端及存储介质
US9837030B2 (en) Refresh rate dependent adaptive dithering for a variable refresh rate display
US7657775B1 (en) Dynamic memory clock adjustments
TWI455013B (zh) 用於改變影像顯示特性之技術
KR20130040251A (ko) 디스플레이 활동을 제어하기 위한 기법들
US9830880B1 (en) Method and system for adjusting the refresh rate of a display device based on a video content rate
KR20230119169A (ko) 다중 디스플레이 시스템에서 비동기식 메모리 클록변경 수행
WO2016019753A1 (zh) 一种显示设备的刷新控制方法及装置
US20210280156A1 (en) Dynamic refresh rate adjustment
US11417295B2 (en) Reduced vertical blanking regions for display systems that support variable refresh rates
US11594194B2 (en) Video timing for display systems with variable refresh rates
JP7419010B2 (ja) データ処理システムおよびデータ処理システムの制御方法
CN115151886A (zh) 基于帧更新延迟dsi时钟改变以提供更平滑的用户界面体验
US11948534B2 (en) Display cycle control system
CN116250228B (zh) 具有可变刷新速率的显示***的视频定时
JP2007333892A (ja) メモリ制御装置、バス制御装置及び表示デバイス制御システム
US11688031B2 (en) Resynchronization of a display system and GPU after panel self refresh
US8773455B2 (en) RGB-out dither interface
TWI516854B (zh) 投影裝置及其影像資料存取方法
US20230133991A1 (en) Display Control Device, Method and Apparatus
KR20240069100A (ko) 영역 분리를 이용한 영상 처리 장치, 영상 처리 방법, 및 이를 포함하는 전자 시스템