JP2023515075A - ローカルアクティブマトリクスアーキテクチャ - Google Patents

ローカルアクティブマトリクスアーキテクチャ Download PDF

Info

Publication number
JP2023515075A
JP2023515075A JP2022549912A JP2022549912A JP2023515075A JP 2023515075 A JP2023515075 A JP 2023515075A JP 2022549912 A JP2022549912 A JP 2022549912A JP 2022549912 A JP2022549912 A JP 2022549912A JP 2023515075 A JP2023515075 A JP 2023515075A
Authority
JP
Japan
Prior art keywords
local
pixel
pixel driver
active matrix
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022549912A
Other languages
English (en)
Inventor
ヒャルマー エドザー アイコ ハイテマ
トーマス カリスリス
シア リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2023515075A publication Critical patent/JP2023515075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Image Processing (AREA)
  • Led Device Packages (AREA)

Abstract

ローカルアクティブマトリクスディスプレイパネル、回路及び動作方法が記載される。ある実施形態では、ローカルアクティブマトリクスディスプレイパネルは、ピクセルドライバチップのアレイと、ピクセルドライバチップのアレイと電気的に接触している薄膜トランジスタ層と、薄膜トランジスタ層と電気的に接続された発光ダイオードのアレイとを含む。

Description

本明細書に記載される実施形態は、ディスプレイシステムに関し、より詳細には、ローカルアクティブマトリクスディスプレイ及び動作方法に関する。
（関連出願の相互参照）
本出願は、２０２０年２月２７日に出願されたヨーロッパ特許出願第２０１５９８５３．９号の優先権を主張するものであり、その内容が参照により本明細書に組み入れられる。
ディスプレイパネルは、広範囲の電子デバイスに利用されている。ディスプレイパネルの共通タイプには、各ピクセル素子、例えば発光ダイオード（ＬＥＤ）が個別に駆動されてデータフレームを表示し得るアクティブマトリクスディスプレイパネルと、ピクセル素子の行及び列がデータフレーム内で駆動され得るパッシブマトリクスディスプレイパネルと、が含まれる。フレームレートは、表示アーチファクトに結び付けられることができ、表示アプリケーションに基づいて指定されたレベルに設定され得る。
既存の有機発光ダイオード（organic light emitting diode、ＯＬＥＤ）又は液晶ディスプレイ（liquid crystal display、ＬＣＤ）技術は、薄膜トランジスタ（thin film transistor、ＴＦＴ）基板を特徴として備えている。より最近では、ＴＦＴ基板を、基板に接合されたピクセルドライバチップ（マイクロドライバチップ又はマイクロコントローラチップとも呼ばれる）のアレイで置き換え、マイクロＬＥＤ（ＬＥＤ）のアレイをピクセルドライバチップのアレイと一体化することが提案されており、各ピクセルドライバチップは、対応する複数のマイクロＬＥＤを切り替えて駆動する。そのようなマイクロＬＥＤディスプレイは、アクティブマトリクス又はパッシブマトリクスアドレッシングのいずれかのために配置されることができる。
米国特許出願公開第２０１９／０３４７９８５号に記載された実装形態では、ローカルパッシブマトリクス（ＬＰＭ）ディスプレイは、ピクセルドライバチップとＬＥＤとの配置を含み、各ピクセルドライバチップは、表示行及び列に配置されたＬＥＤのＬＰＭグループと結合される。動作時には、グローバルデータ信号がピクセルドライバチップに送信され、ＬＰＭグループ内のＬＥＤの各表示行がピクセルドライバチップによって一度に１表示行ずつ駆動される。
ディスプレイパネルスタックアップを含むローカルアクティブマトリクスアーキテクチャ、回路及び動作方法が説明される。ある実施形態では、ローカルアクティブマトリクスディスプレイパネルは、ピクセルドライバチップのアレイと、ピクセルドライバチップのアレイの上にありピクセルドライバチップのアレイと電気的に接触している薄膜トランジスタ層と、薄膜トランジスタ層上の発光ダイオードのアレイとを含む。各ピクセルドライバチップは、ＴＦＴ層内のＬＥＤの対応するマトリクス及び対応するローカルピクセル回路マトリクスに電気的に接続され得る。動作中、ピクセルドライバチップは、ローカルマトリクスデジタル駆動能力を提供し、一方、ＴＦＴ層は、サブピクセルごとにサンプルホールド及び電流源能力を提供する。そのような配置は、ＬＥＤマトリクスサイズに関係なく発光デューティサイクルを最大化し、高い多重化比でのディスプレイパネルの動作を容易にすることができる。
アクティブマトリクスアーキテクチャの一般化された回路図である。 ローカルパッシブマトリクスアーキテクチャの一般化された回路図である。 実施形態にかかるローカルアクティブマトリクスアーキテクチャの一般化された回路図である。 実施形態にかかるディスプレイシステムの概略上面レイアウト図である。 実施形態にかかるディスプレイシステムの概略上面レイアウト図である。 実施形態にかかるディスプレイシステムの概略上面レイアウト図である。 実施形態にかかるディスプレイパネルの概略上面レイアウト図及びローカルサブピクセル回路のクローズアップ一般化回路図である。 実施形態にかかるローカルサブピクセル回路の回路図である。 実施形態にかかる、ローカルアクティブマトリクスの一部の概略側断面図である。 実施形態にかかる、ローカルパッシブマトリクスディスプレイパネルを作成する方法のフローチャートである。 実施形態にかかるモバイル電話のマイクロドライバチップの等角投影図である。 実施形態にかかる、タブレットコンピューティングデバイスの等角投影図である。 実施形態にかかるウェアラブルデバイスの等角投影図である。 実施形態によるラップトップコンピュータの等角投影図である。 実施形態にかかる、ポータブル電子デバイスのシステム図である。
実施形態は、ローカルアクティブマトリクス（ＬＡＭ）ディスプレイ構成及び動作方法を説明する。実施形態によるローカルアクティブマトリクス（ＬＡＭ）アーキテクチャは、アクティブマトリクスアーキテクチャ及びパッシブマトリクスアーキテクチャの両方の特徴を組み合わせてもよい。より具体的には、ＬＡＭディスプレイ構成は、主にデジタル機能を提供するためのピクセルドライバチップのアレイと、アナログ機能を提供するためのローカルサブピクセル回路を含む上に重なるＴＦＴアレイとを含み得る。動作において、ＬＡＭアドレス指定は、ローカル更新を伴うアクティブマトリクス駆動を含む。したがって、ピクセルドライバチップは、多重化及び行共有で更新することができ、一方、大部分はパッシブなＴＦＴオーバレイは、ＬＥＤ駆動電流値に設定され、再プログラムされるまで常にオンである。代替構成では、ピクセルドライバチップのアレイは、同じ大部分はパッシブな機能を実行することができるＴＦＴアンダーレイ上に配置される。
様々な実施形態では、図を参照して説明する。しかしながら、ある実施形態はこれらの特定の詳細うちの１つ以上を用いることなく、また、他の既知の方法及び構成と組み合わせることで実施することができる。以下の説明では、実施形態の徹底的な理解を提供するために、特定の構成、寸法、及びプロセスなど、多数の特定の詳細について述べる。他の場合、実施形態を不必要に曖昧にしないように、よく知られている半導体プロセス及び製造技法について特に詳細には説明しない。本明細書全体にわたって、「一実施形態」への参照は、その実施形態に関連して記載する特定の特徴、構造体、構成、又は特性が、少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体にわたって様々な場所における「一実施形態では」という語句への言及は、必ずしも同じ実施形態を参照しているとは限らない。更に、特定の特徴、構造、構成又は特性は、１つ以上の実施形態において任意に好適に組み合わせてもよい。
本明細書で使用される用語「の上部に」、「の上方に」、「への」、「間の」、及び「上に」は、他の層に対するある層の相対位置について、言及する場合がある。ある層が別の層に対して「の上部に」、「の上方に」若しくは「上に」あること、又は別の層「へと」若しくは「接触して」接合することは、別の層と直接接触する、又は１つ以上の介在層を有してもよい。層と層の「間」に位置する１つの層は、それらの層に直接接触する場合も、又は１以上の介在層を有する場合もある。
図１は、ローカルパッシブマトリクス（ＬＰＭ）アーキテクチャの一般化された回路図である。例示的なレイアウトに示されるように、電流源（ｉ）は、ＬＥＤ １５０の各列に提供され、グレーレベルは、定電流のパルス幅変調を使用して変調され得る。動作において、各行の順次発光は、一度に１つの行のみが発光のために選択されるように多重化することによって達成することができる。したがって、ある表示行への放出電流は、次の表示行に印加される前にオフされる。表示行の間でＬＰＭ発光デューティサイクルを共有すること（例えば、一度に１つの表示行を駆動すること）は、同じピクセルドライバチップ１０２によって駆動される行の数の関数として発光時間の減少の関係をもたらすことが観察されている。更に、行共有の結果としてのそのような低減された発光時間は、ピーク表示輝度に影響を及ぼし得ることが観察されている。これは、ＬＥＤを駆動するために必要とされる電流範囲を上げることによってある程度補償することができる。しかしながら、これは、ＬＥＤが（例えば、ＬＥＤの特徴的な内部量子効率曲線において）最適でない効率で動作され、寿命劣化をもたらす可能性がある。したがって、所与のフレームレートに対して、特に高いフレームレートでは、ＬＰＭ多重化比（すなわち、ピクセルドライバチップによって駆動され得る行の数又はマトリクスサイズ）のスケーリングが制約され得る。
図２は、アクティブマトリクス（ＡＭ）アーキテクチャの一般化された回路図である。例示的なレイアウトに示されるように、各ＬＥＤ １５０は、それ自体の専用の電流源ｉ１、ｉ２、ｉ３などを有する。高いピクセル密度を有するＡＭディスプレイパネルに関連付けられている電子機器を駆動するために必要とされる面積は、非常に大きくなり得ることが観察されている。更に、行ドライバ、列ドライバ、マルチプレクサなどの駆動電子機器の量は、ディスプレイの周りの境界領域を増加させる可能性がある。ＡＭデジタルバックプレーンが可能であるが、ＡＭバックプレーンは一般にアナログであり、ＬＥＤを駆動するためのアナログ電流レベルを生成するために大量のデジタル－アナログ変換器（ＤＡＣ）を使用し、グレースケールは典型的には振幅変調で変調される。
図３は、実施形態にかかるローカルアクティブマトリクス（ＬＡＭ）アーキテクチャの一般化された回路図である。実施形態によるＬＡＭアーキテクチャ及びアドレス指定方式は、ＬＰＭアドレス指定で可能なものよりも高い多重化比でのデジタル駆動を可能にし、ＡＭアドレス指定の電力消費及び複雑さを低減する。ＬＡＭは、最適なＬＥＤ効率及び駆動電流で所望の表示輝度を達成することができるように、発光時間をプログラム時間から切り離す。したがって、（例えば、ディスプレイアーチファクト性能によって要求される）任意の所与のフレームレートで、ＬＡＭは、ピクセルドライバチップサイズ及びコストを低く保ちながら、より大きいＬＥＤマトリクスサイズ又は多重化比を可能にすることができる。
動作において、グレースケールは、パルス幅変調で変調することができる。図示されるように、対応するローカルサブピクセル回路１３０は、各ＬＥＤ １５０とピクセルドライバチップ１０２との間に配置される。例えば、ローカルサブピクセル回路１３０は、ピクセルドライバチップと表示効果層（例えば、ＯＬＥＤ、ＬＥＤ）との間の薄膜トランジスタ（ＴＦＴ）スタック内に配置することができる。ＴＦＴスタックは、サブピクセルごとにサンプルホールド及び電流源能力を提供する。ピクセルドライバチップは、ローカルマトリクスデジタル駆動能力を提供する。そのような配置は、単一のピクセルドライバチップ１０２に接続されたＬＥＤ（及び行）の数に対応するＬＥＤマトリクスサイズにかかわらず、１００％の発光デューティサイクルを可能にし得る。したがって、これは、高い多重化比での動作を可能にする。このような配置はまた、ＬＰＭと比較して駆動電流を低減することができる。例えば、ＬＰＭをより大きなマトリクスサイズにスケーリングすることは、必要な輝度を達成するために増加した駆動電流を必要とし得る。これは、マイクロＬＥＤ効率曲線とＯＬＥＤ寿命とを一致させるのに問題となり得る。ＬＡＭアドレス指定は、より低い駆動電流を可能にすることができ、したがって、ＬＥＤ及びＯＬＥＤの両方に適用可能である。更に、ＬＡＭ配置は、ディスプレイパネルの縁部に沿った低減された境界、カットアウトの利用可能性、及び代替的なバックプレーン形状と適合することができる。
ここで図４Ａを参照すると、実施形態にかかるディスプレイシステムの概略上面レイアウト図が提供されている。図示されるように、ディスプレイシステム１００は、ＬＥＤ １５０のアレイと共にディスプレイパネル１１０の表示領域内に散在するピクセルドライバチップ１０２のアレイを含むディスプレイパネル１１０を含む。ＬＥＤ １５０は、ピクセル１５２のアレイに配置されてもよく、各ピクセル１５２は、複数のサブピクセル１５４を含む。各サブピクセルは、異なる色の発光のために設計され得る。例示的な配置では、サブピクセル１５４は、赤－緑－青（ＲＧＢ）発光ＬＥＤ １５０とともに配置されるが、他の配置も可能である。ある実施形態では、各サブピクセル１５４は、一次ＬＥＤと、一次ＬＥＤ又は回路の欠陥又は欠落の結果として駆動され得る冗長ＬＥＤとを含む一対の冗長ＬＥＤ １５０を含む。表示領域は、ピクセルアレイ内にＬＥＤ １５０を含む領域と考えることができる。
制御回路１０４はディスプレイパネル１１０に結合されており、電源電圧はディスプレイパネル１１０に結合されている場合がある。制御回路１４０は、タイミングコントローラ（ＴＣＯＮ）を含んでもよい。例えば、制御回路１０４は、チップオンフィルム、フレックス回路等に配置されている場合があり、追加のシステム構成要素１０６は、制御回路１０４と結合することができ、又はディスプレイパネル１１０に直接結合している場合がある。たとえば、追加のシステム構成要素１０６は、ホストシステムオンチップ（ＳＯＣ）、電力管理集積回路（ＰＭＩＣ）、レベルシフタ、タッチスクリーンコントローラ、追加の受動部品などを含むことができる。
図４Ａに示す特定のディスプレイパネル１１０は、複数のタイル１１２を含むタイル式ディスプレイとして特徴付けられている場合がある。特に、実施形態に係るピクセルドライバチップ１０２の配置は、ディスプレイパネルの縁部上のドライバレッジに対する要件を除去することができる。結果として、ディスプレイパネルは、表示領域の外側を、低減ボーダ又はゼロボーダとすることができる。この構成により、湾曲した縁部を有するディスプレイパネルの形成、並びに切り欠き部１２０としての形成を容易にすることができる。加えて、この構成により、ディスプレイタイル１１２のマイクロ配置を含むモジュール配置を容易にすることができる。一般に、制御回路１０４は、ディスプレイパネル１１０の縁部に結合されていてもよい。グローバル信号線のバス列１１４が、制御回路１０４から延在して、ディスプレイパネルにグローバル信号を供給してもよい。例えば、グローバル信号線は、少なくともデータクロック線及び発光クロック線を含んでもよい。グローバル信号線は、複数の「ハイブリッド」ピクセルドライバチップ１０２Ｈに結合されており、ディスプレイのバックボーン、又はディスプレイタイル１０４を一緒に形成する。対応するバックボーンハイブリッドピクセルドライバチップは、グローバル信号を受信し、次いで、同じ行内の他のピクセルドライバチップ１０２に接続された行信号線１１６の対応する行に、操作された信号を送信する。例えば、グローバルデータクロック及び発光クロック信号は、操作された信号に変換され、操作されたデータクロック線及び操作された発光クロック線に沿って、ピクセルドライバチップ１１０の行に送信されてもよい。例えば、操作された信号は、ピクセルドライバチップの特定の行に対する必要な情報のみを含んでもよい。
実施形態に係るタイルベースのディスプレイパネルは、ディスプレイタイル１１２の様々な配置を有し得る。例えば、ディスプレイタイル１１２は、並んで（水平に）、積み重なって（垂直に）、その両方で、並びに他の構成で配置されてもよい。加えて、グローバル信号線のバス列１１４は、積層ディスプレイタイル１１２に対して整列及び接続されていてもよい。バス列１１８及びデータ線１１８は、制御回路１０４からディスプレイパネルまで延在してもよい。列ドライバは、任意選択的に、バス列１１４及び／又はデータ線１１８内のグローバル信号線をバッファするためにディスプレイパネル１１０上に配置されてもよい。各タイル１１２は、グローバル信号線の１つ以上のバス列１１４と、行機能信号線の複数の行１１６と、ピクセルドライバチップ１０２の複数の行とを含んでもよく、ピクセルドライバチップ１０２の各行は、行機能信号線の対応する行１１６に接続されている。更に、各ピクセルドライバチップ１０２は、ＬＥＤ １５０の対応するマトリクス１５６に接続される。
図４Ａに示すように、ピクセルドライバチップ１０２の各行は、バックボーンハイブリッドピクセルドライバチップ１０２Ｈのグループと、ＬＥＤ駆動ピクセルドライバチップ１０２Ｄのグループとを含む。バス列１１４及びバックボーンハイブリッドピクセルドライバチップ１０２Ｈのルーティングは、タイル１１２のバックボーンを形成してもよい。バックボーンハイブリッドピクセルドライバチップ１０２Ｈ及びＬＥＤ駆動ピクセルドライバチップ１０２Ｄのそれぞれは、異なる機能に対して異なるようにのみ構成された、ハイブリッドピクセルドライバチップであってもよい。あるいは、チップ１０２Ｈ、１０２Ｄは、異なる内部回路を有してもよい。バックボーンハイブリッドピクセルドライバチップ１０２Ｈ及びＬＥＤ駆動ピクセルドライバチップ１０２Ｄは更に、異なって接続されていてもよい。実施形態によれば、バックボーンハイブリッドピクセルドライバチップ１０２Ｈ及びＬＥＤ駆動ピクセルドライバチップ１０２Ｄのそれぞれは、ＴＦＴローカルサブピクセル回路を経由してＬＥＤ１５０の対応するマトリクス１５６に接続されている。
ここで図４Ｂを参照すると、列ドライバ１２２及び行ドライバ１２４を含む代替のディスプレイシステム１００が示されており、これらは、ディスプレイパネル１１０の縁部上に配置され得るか、又は縁部に接続され得る。列ドライバ１２２は、例えば、データ線１１８に送信する前に、グローバルデータ信号をバッファすることができる。行ドライバ１２４は、例えば、ピクセルドライバチップ１０２の行に送信する前に、グローバル行機能信号をバッファすることができる。
次に図４Ｃを参照すると、分散された行ドライバ１２５を含む別の代替ディスプレイシステム１００が示されている。図４Ｃに示す実施形態は、図４Ｂに示す実施形態と同様であり、行ドライバは、代わりに、ディスプレイパネル１１０の縁部に沿ってではなく表示領域にわたって分散又は埋め込まれた分散行ドライバ１２５である。図４Ａ～図４Ｂと同様に、列ドライブ１２２を任意選択で含めることができる。
図４Ａ～図４Ｃに示すように、実施形態によるローカルアクティブマトリクスアーキテクチャは、ピクセルドライバチップ１０２の様々な配置と互換性があり、行ドライバ及び列ドライバに伝統的に分離された様々なレベルのグローバル信号バッファリングを含む。
ここで図５を参照すると、ある実施形態によるディスプレイパネル１１０の概略上面レイアウト図及びローカルサブピクセル回路１３０のクローズアップ一般化回路図が提供されている。図示されるように、ローカルピクセル回路マトリクス１６０は、それぞれのピクセルドライバチップ１０２に接続される。各ローカルピクセル回路マトリクス１６０及びローカルサブピクセル回路１３０は、図７に示されるように、ピクセルドライバチップ１０２の上方のＴＦＴ層２３０（複数の層を含み得る）に主に配置され得る。具体的には、図５のローカルピクセル回路マトリクス１６０は、ピクセルのマトリクスを制御する単一のピクセルドライバチップ１０２に接続されたローカル回路を示す。したがって、図示のように、ＴＦＴ層は、図４Ａ～図４Ｃに関して説明したＬＥＤ １５０のマトリクス１５６に対応するローカルピクセル回路マトリクス１６０のアレイを含むことができる。
拡大図に示すように、各ローカルサブピクセル回路１３０は、ピクセルドライバチップ１０２からのローカル発光データ線１３４及びピクセルドライバチップ１０２からのローカル走査線１３２に結合されたメモリセル１３５を含むことができる。ある実施形態では、メモリセル１３５は、薄膜トランジスタなどのスイッチ１４０と、キャパシタなどの記憶デバイス１４２とを含む。ローカル発光データ線１３４は、ローカルピクセル回路マトリクス１６０内の複数の（行）ローカルサブピクセル回路１３０と結合され得る。ローカル走査線１３２は、ローカルピクセル回路マトリクス１６０内の複数の（列）ローカルサブピクセル回路１３０と結合され得る。したがって、各ローカルピクセル回路マトリクス１６０は、ローカル発光データ線１３４の複数の列と、ローカル走査線１３２の複数の行とを含むことができる。
更に図５を参照すると、実施形態によれば、各ローカルピクセル回路マトリクス１６０は、高電圧電源線１３６及び低電圧電源線１３８で形成された電力グリッドを含むことができる。図示のように、各ローカルサブピクセル回路は、ＬＥＤ １５０に結合された高電圧電源線（例えば、Ｖｄｄ）１３６及び低電圧電源線（例えば、Ｖｓｓ）１３８を含む。より具体的には、高電圧電源ライン１３６は、駆動トランジスタ１４４の第１のソース／ドレイン端子に接続され得、ＬＥＤ １５０は、他方のソース／ドレイン端子に接続され、メモリセル１３５は、駆動トランジスタ１４４のゲートに接続される。ある実施形態では、高電圧電源線１３６及び低電圧電源線１３８は、ピクセルドライバチップ１０２の出力端子に結合される。更に、ピクセルドライバチップ１０２のための入力端子は、バス列１１４及び行信号線１１６内に含まれるものなどのグローバル電源線、又はグローバルデータ線１１８と同様にディスプレイパネルにわたって分散されたグローバル電源線に結合され得る。ある実施形態では、ローカルピクセル回路マトリクスのための電力グリッドは、ローカルピクセル回路マトリクス１６０内に完全に含まれ、対応するピクセルドライバチップ１０２に接続される。このような構成では、ピクセルドライバチップ１０２は、グローバル電力入力を受信し、ローカルアクティブマトリクス（すなわち、ローカルピクセル回路マトリクス１６０）のためのローカル電力線（高電圧電源線１３６、低電圧電源線１３８）を調整することができる。いくつかの実施形態によれば、ピクセルドライバチップ１０２は、すべての関連する電力及びアドレス指定信号を「スタンドアロン」ローカルアクティブマトリクスに提供する役割を担うことができる。代替配置では、高電圧電源線１３６及び／又は低電圧電源線１３８をグローバル電源線に結合することができる。そのような代替構成では、ピクセル電流は、たとえば、バックボーンを通して又は他の方法で分散されたグローバル基準電圧（Ｖｒｅｆ）ラインを使用してグローバルに生成され得る。
ある実施形態では、ＬＡＭディスプレイパネルを動作させる方法は、ディスプレイパネル１１０の表示領域内に散在するピクセルドライバチップのアレイのピクセルドライバチップ１０２でグローバルデータ信号（例えば、デジタルデータ信号）を受信することを含む。例えば、これは、グローバルデータ線１１８と結合された入力端子において、又はバックボーン、行信号線１１６などを介して行われてもよい。次いで、第１のサブピクセルメモリセル１３５は、ピクセルドライバチップ１０２からの第１のローカル発光データでプログラムされ、第１のサブピクセルメモリセル１３５は、ピクセルドライバチップ１０２の外側の第１のローカルサブピクセル回路１３０内に配置される。次いで、第１のローカルサブピクセル回路１３０内の第１のＬＥＤ １５０から光が放出される。ある実施形態では、第１のサブピクセルメモリセル１３５をローカル発光データでプログラムすることは、ピクセルドライバチップ１０２から第１のサブピクセルメモリセル１３５内のスイッチ１４０（例えば、トランジスタ）に列データ信号（例えば、ローカルデータ線１３４に沿って）及び行走査信号（例えば、ローカル走査線１３２に沿って）を送ることを含む。
実施形態によるＬＡＭアドレス指定方式は、サブピクセルメモリセルを一度に１行ずつプログラミングすることを含むことができる。再び図３を参照すると、ローカルサブピクセル回路１３０及び対応するメモリセルの第１の（上部）行がプログラムされ、続いて第２の（中央）行がプログラムされ、続いて第３の（下部）行がプログラムされ、以下同様である。更に、同じ行内のすべての列が同時にプログラムされる。ＬＡＭアドレス指定方式における図示された電流共有及び多重化は、実際にはプログラミング電流であり、ＬＰＭアドレス指定及びＡＭアドレス指定について説明及び図示されたもののようなＬＥＤ駆動電流ではないことを理解されたい。代わりに、ＬＥＤ駆動電流は、プログラムされたメモリセル１３５に関連するので、電力グリッド（高電圧電源ライン１３６及び／低電圧電源ライン１３８）によって提供される。スイッチ１４０をオンにするために、ＬＥＤ駆動電流と比較してより低い電流を使用することができ、これにより、必要とされる電力を低くすることができる。これは、ＬＥＤ １５０に供給されるピーク電流を低減し、ＬＡＭアーキテクチャ及びアドレス指定方式がマイクロＬＥＤならびにＯＬＥＤに使用されることを可能にした。更に、プログラミング中に行共有が関与し、メモリセル１３５がプログラムされると、充電されたストレージデバイス１４２（キャパシタ）が駆動トランジスタ１４４をオンにし、メモリセル１３５が再プログラムされるまでオンのままである。したがって、ＬＰＭアドレス指定による電流源の時分割はＬＡＭアドレス指定によって排除される。動作において、駆動トランジスタ１４４は、再プログラムされるまで、プログラミング中及び次の行からの発光中であってもオンのままである。図３と組み合わせて図５を参照すると、ある実施形態では、プログラムされたメモリセル１３５及び第１のＬＥＤ １５０（例えば、最上行）に接続された駆動トランジスタ１４４は、第２のＬＥＤ １５０（例えば、真ん中の行、同じ列）から光を放出している間であっても、又は第２のＬＥＤ １５０に結合された第２のメモリセル１３５をプログラムしている間であっても、オンである。したがって、第１の行（たとえば、最上行）におけるすべての列からのすべての駆動トランジスタ１４４は、後続の行がそのフレームのためにプログラムされるプログラミング動作の残りの間、オンのままであり得る。以降の行についても同様である。このようなアドレス指定方式は、追加の発光スイッチなどによって更に容易にすることができる。
図６は実施形態にかかるローカルサブピクセル回路１００を説明するための回路図である。図６は、図５のローカルサブピクセル回路１３０の一般化された回路図と同様であるが、発光回路、検知回路、及びＬＥＤ冗長回路が追加されている。図５と同様に、ローカルサブピクセル回路１３０及びローカルピクセル回路マトリクス１６０は、ピクセルドライバチップ１０２のローカル入力／出力端子に全体的に接続されてもよく、したがって、いかなるグローバル信号又は電力線にも接続されない。図示のように、列データ線１３４は、ローカルサブピクセル回路１３０の列を接続することができる。同様に、高電圧電源線１３６、低電圧電源線１３８、及び列センス線１６６は、ローカルサブピクセル回路１３０の同じ列に接続することができる。同様に、行走査線１３２、行検知線１４６、一次ＬＥＤ行選択線１４８、冗長ＬＥＤ行選択線１６２、及び行発光線１６４は、ローカルサブピクセル回路１３０の行に接続することができる。
図示される特定の実施形態では、行発光ライン１６４は、ローカルサブピクセル回路１３０の発光制御スイッチ１６５（例えば、トランジスタ）に接続される。動作において、行放出ライン１６４の選択は、放出制御スイッチ１６５をオンにする。駆動トランジスタ１４４はプログラムされた後にオンであるので、これはＬＥＤ １５０からの発光を可能にする。これは冗長構成であるので、一次スイッチ１４９（トランジスタ）又は冗長スイッチ１６３（トランジスタ）のいずれがオンにされるかに応じて、一次ＬＥＤ １５０Ｐ又は冗長ＬＥＤ １５０Ｒのいずれかに対して発光が生じる。行センス線１４６及び列センス線１６６に結合されたセンススイッチ（トランジスタ）１４７を有するセンス回路が任意選択で含まれてもよい。
図示されたローカルサブピクセル回路におけるスイッチ又はトランジスタの各々は、ＴＦＴであってもよい。図～図６で説明及び図示した特定の５ローカルサブピクセル回路１３０は例示的であり、実施形態は必ずしもそのように限定されるものではないことを理解されたい。他の回路実装形態を使用して、ＴＦＴ及びピクセルドライバチップ１０２への入力／出力接続の数を減らすことができる。例えば、発光制御スイッチ１６５は、ピクセルドライバチップ１０２の電流供給を列ごとに駆動トランジスタ１４４に直接提供することによって置き換えることができ、感知スイッチ１４７は、感知のためにピクセルドライバチップ１０２の電流供給を使用して駆動トランジスタ１４４と組み合わせることができる。更に、ＮＭＯＳ及びＰＭＯＳが一次スイッチ１４９及び冗長スイッチ１６３として使用されるか、又はスイッチングがピクセルドライバチップ１０２から行われる場合、ピクセルドライバチップ１０２への一次ＬＥＤ １５０Ｐ及び冗長ＬＥＤ １５０Ｒ端子を組み合わせることができる。
ここで図７を参照すると、実施形態にかかるＬＰＭスタックアップの部分の概略側断面図が示されている。図８は、実施形態にかかる、ＬＰＭディスプレイパネルを作成する方法のフローチャートである。簡潔にするために、図７～図８は同時に一緒に説明される。
ある実施形態では、ＬＡＭディスプレイパネルは、ピクセルドライバチップ１０２のアレイと、ピクセルドライバチップ１０２のアレイの上にあり、それと電気的に接触している薄膜トランジスタＴＦＴ層２３０と、ＴＦＴ層２３０上のＬＥＤ １５０のアレイとを含む。前述のように、ピクセルドライバチップ１０２は、ローカルマトリクスデジタル駆動能力を提供するデジタル用に設計されてもよく、デジタルデータ信号を受信し、デジタルデータ記憶モジュールを含むように設計されてもよい。各ピクセルドライバチップ１０２は、ＬＥＤ １５０の対応するマトリクス１５６及び対応するローカルピクセル回路マトリクス１６０に電気的に接続することができ、これらはＴＦＴ層２３０内に形成することができる。代替構成では、ＴＦＴ層２３０を作成し、その後、ＴＦＴ層２３０上にピクセルドライバチップ１０２を配置することができる。そのような構成では、ピクセルドライバチップ１０２は、ＴＦＴ層２３０の上にある。次いで、貫通ビア又は銅ピラーなどの垂直相互接続は、ＴＦＴ層２３０からパッシベーション層２０４を通ってＬＥＤ １５０への電気接続を提供することができる。任意選択で、垂直相互接続とＬＥＤ １５０との間に追加のルーティングを提供するために、パッシベーション層の上に上面再配線層を形成することができる。
製造方法は、動作８０１０において、ピクセルドライバチップ１０２のアレイをディスプレイ基板２００に転写することを含み得る。例えば、ディスプレイ基板１０２は、ガラス、ポリイミドなどの剛性又は可撓性基板であってもよい。接着層２０２は、任意選択で、ピクセルドライバチップ１０２を受け入れるためにディスプレイ基板２００上に形成されてもよい。移送は、ピックアンドプレースツールを使用して達成することができる。ある実施形態では、裏側（非機能化）側が接着層２０２上に配置され、表側（コンタクトパッド１８０を含むアクティブ側）は上向きに配置される。コンタクトパッド１８０は、転写の前又は後に形成することができる。図示されるように、パッシベーション層２０４は、例えば、ピクセルドライバチップ１０２をディスプレイ基板１０２に固定するために、及び追加のルーティングのためのステップカバレッジを提供するために、ピクセルドライバチップ１０２の周囲に形成することができる。パッシベーション層２０４に適した材料としては、ポリマー、スピンオングラス、酸化物などが挙げられる。ある実施形態では、パッシベーション層は、アクリル、エポキシ、ベンゾシクロブテン（ＢＣＢ）などの熱硬化性材料である。
次いで、再分配層（ＲＤＬ）２２０が、ピクセルドライバチップ１０２のアレイ上に形成され得る。ＲＤＬは、例えば、コンタクトパッド１８０からファンアウトして、ＴＦＴ層２３０のための接続を提供することができ、これは、その後、動作８０３０において形成される。図７に示すように、ＲＤＬ ２００は、１つ以上の再分配線２２４及び誘電体層２２６を含むことができる。例えば、再分配線は、金属線（例えば、Ｃｕ、Ａｌなど）であってもよく、誘電体層２２６は、酸化物（例えば、ＳｉＯＸ）、窒化物、ポリマーなどを含む適切な絶縁材料で形成されてもよい。実施形態によれば、ＲＤＬ ２２０は、複数のグローバル信号線及び電力線（例えば、データ線１１８、行信号線１１６、バス列１１４など）のうちの１つ以上を含む。
また、複数のグローバル信号線及び電源線のいずれかをＴＦＴ層２３０に形成してもよい。ある実施形態では、ＴＦＴ層２３０は、主にローカルルーティングのために使用される。ＴＦＴ層２３０は、アレイＴＦＴ、キャパシタ、及び電気配線を含むことができる。例えば、ＴＦＴはシリコン又は酸化物トランジスタであってもよい。図示の実施形態では、ＴＦＴは、シリコンチャネル２３８と酸化物ゲート層２３９とを含む。ＲＤＬ ２２０と同様に、ＴＦＴ層２３０は、複数の金属ルーティングライン２３４及び誘電体層２３６を更に含み得る。ルーティングライン２３４（又はそのビア）は、ＴＦＴのソース／ドレインと接触し得る。図示した実施形態では、上部金属ルーティングライン２３４は、ローカルサブピクセル回路のアノードである。
製造プロセスのこの段階で、ディスプレイパネルは、マイクロＬＥＤ及びＯＬＥＤの両方のためのその後の処理に好適であり得る。動作８０８０において、ＬＥＤのアレイがＴＦＴアレイに接続される。ＯＬＥＤ製造プロセスでは、これは、有機発光層の堆積、次いでピクセル画定層の堆積を含むことができる。図７に示すマイクロＬＥＤ製造プロセスでは、追加の誘電体層及びルーティング層を任意選択的に形成した後、マイクロＬＥＤ １５０を積層体上に転写及び接合することができる。ある実施形態では、マイクロＬＥＤ １５０は、バンク層２４０内のバンク構造開口部２４２内に接合される。バンク構造開口部２４２は、任意選択的に反射性であってもよく、マイクロＬＥＤ １５０の接合後に任意選択的に充填されてもよい。バンク層２４０を更にパターニングして、低電圧電源線１３８又はカソードなどのルーティング層を露出させるための開口部２４４を作成することができる。次いで、マイクロＬＥＤ １５０の上側から低電圧電源ライン１３８又はカソードへの電気的接続を提供するために、上部透明又は半透明導電層を堆積させることができる。適切な材料としては、透明導電性酸化物（ＴＣＯ）、導電性ポリマー、薄い透明金属層などが挙げられる。次いで、封入、偏光子などのためにさらなる処理を行ってもよい。
図９～図１２は、様々な実施形態を実装することができる様々なポータブル電子システムを示す。図９は、ハウジング９０２内にパッケージングされたディスプレイスクリーン１０１を備えたディスプレイシステム１００を含む例示的なモバイル電話９００の図である。図１０は、ハウジング１００２内にパッケージングされたディスプレイスクリーン１０１を備えたディスプレイシステム１００を含む例示的なタブレットコンピューティングデバイス１０００の図である。図１１は、筐体１１０２内にパッケージ化されたディスプレイスクリーン１０１を含むディスプレイシステム１００を含む、例示的ウェアラブルデバイス１１００を図示する。図１２は、ハウジング１２０２内にパッケージングされたディスプレイスクリーン１０１を備えたディスプレイシステム１００を含む例示的なラップトップコンピュータ１２００の図である。
図１３は、本明細書で説明するディスプレイパネル１１０を含むポータブル電子デバイス１３００のある実施形態のシステム図を示す。表示システム１３００は、システムを管理し命令を実行するためのプロセッサ１３２０及びメモリ１３４０を含む。このメモリには、フラッシュメモリ等の不揮発性メモリが含まれ、更にスタティック又はダイナミックランダムアクセスメモリ（ＲＡＭ）等の揮発性メモリが含まれ得る。メモリ１３４０は、ファームウェア及び構成ユーティリティを記憶する、読取り専用メモリ（ＲＯＭ）専用の部分を更に含むことができる。
このシステムはまた、電力モジュール１３８０（例えば、可撓性電池、有線又は無線の充電回路、など）、周辺インタフェース１３０８、及び１つ以上の外部ポート１３９０（例えば、ユニバーサルシリアルバス（ＵＳＢ）、ＨＤＭＩ（登録商標）、ディスプレイポート、及び／又はその他）をもまた、含んでいる。一実施形態では、表示システム１３００は、１つ以上の外部ポート１３９０とインタフェースするように構成された通信モジュール１３１２を含んでいる。例えば、通信モジュール１３１２は、１つ以上の送受信機を含むことができ、これらの送受信機は、ＩＥＥＥ（登録商標）規格、３ＧＰＰ（登録商標）規格、又は他の通信規格に準拠して機能し、１つ以上の外部ポート１３９０を介してデータを送受信するように構成されている。通信モジュール１３１２は、更に、１つ以上のセルラ電話タワー又は基地局を含む広域ネットワークと通信するように構成された１つ以上のＷＷＡＮ送受信機を更に含むことができ、通信モジュール１３１２は、ポータブル電子デバイス１３００を追加のデバイス又は構成要素に通信可能に接続する。更に、通信モジュール１３１２は、電子機器１３００をローカルエリアネットワーク及び／又はパーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）ネットワーク等）に接続するように構成された、１つ以上のＷＬＡＮ及び／又はＷＰＡＮの送受信機を含むことができる。
表示システム１３００は、更に、例えば、近接センサ、周辺光センサ、又は赤外トランシーバなどの１つ以上のセンサからの入力を管理するセンサコントローラ１３７０を含むことができる。一実施形態では、本システムは、音声出力用の１つ以上のスピーカ１３３４、及び音声を受け取るための１つ以上のマイクロフォン１３３２を含む音声モジュール１３３１を含んでいる。実施形態では、スピーカ１３３４及びマイクロフォン１３３２は、圧電要素とすることができる。電子デバイス１３００は、入力／出力（Ｉ／Ｏ）コントローラ１３２２、ディスプレイパネル１１０、及び追加の入出力構成要素１３１８（例えば、キー、ボタン、光源、ＬＥＤ、カーソル制御デバイス、触覚デバイス、及びその他）を更に含む。ディスプレイパネル１１０及び追加のＩ／Ｏ構成要素１３１８は、ユーザインタフェース（例えば、ユーザに情報を提示すること、及び／又はユーザから入力を受け取ること、に関連付けられている表示システム１３００の一部）の部分を形成すると考えることができる。
実施形態の様々な態様を利用する際、ローカルアクティブマトリクスディスプレイを形成するために、上記の実施形態の組み合わせ又は変形が可能であることが、当業者には明らかになるであろう。実施形態について、構造上の特徴及び／又は方法論的な作業に特定の言語で説明したが、添付の特許請求の範囲は、必ずしも上述した特定の特徴又は作業に限定されないことを理解されたい。開示した特定の特徴及び行為は、むしろ、説明上有用な特許請求の範囲の実施形態として理解されたい。

Claims (21)

  1. ローカルアクティブマトリクスディスプレイパネルであって、
    ピクセルドライバチップのアレイと、
    前記ピクセルドライバチップのアレイと電気的に接触している薄膜トランジスタ（ＴＦＴ）層と、
    前記ＴＦＴ層と電気的に接続された発光ダイオード（ＬＥＤ）のアレイと、を備えるローカルアクティブマトリクスディスプレイパネル。
  2. 前記ＴＦＴ層は前記ピクセルドライバチップのアレイの上にあり、前記ＬＥＤのアレイは前記ＴＦＴ層上にある、請求項１に記載のローカルアクティブマトリクスディスプレイパネル。
  3. 前記ピクセルドライバチップのアレイの各ピクセルドライバチップは、デジタルデータ記憶モジュールを含む、請求項１に記載のローカルアクティブマトリクスディスプレイパネル。
  4. 各ピクセルドライバチップは、前記ＬＥＤアレイのＬＥＤの対応するマトリクスに電気的に接続される、請求項１に記載のローカルアクティブマトリクスディスプレイパネル。
  5. 各ピクセルドライバチップは、前記ＴＦＴ層における対応するローカルピクセル回路マトリクスに電気的に接続されることを特徴とする請求項４に記載のローカルアクティブマトリクスディスプレイパネル。
  6. 各ローカルピクセル回路マトリクスが電力グリッドを含む、請求項５に記載のローカルアクティブマトリクスディスプレイパネル。
  7. 前記電力グリッドは、前記ローカルピクセル回路マトリクス内に完全に含まれ、対応するピクセルドライバチップに接続される、請求項６に記載のローカルアクティブマトリクスディスプレイパネル。
  8. 前記電力グリッドは、グローバル電圧供給ラインに直接接続される、請求項６に記載のローカルアクティブマトリクスディスプレイパネル。
  9. 前記ピクセルドライバチップのアレイのピクセルドライバチップの列にルーティングされたグローバル信号線と、ピクセルドライバチップの行を接続している束ねられた信号線の行とを備えるバス線を更に備える、請求項５に記載のローカルアクティブマトリクスディスプレイパネル。
  10. ローカルアクティブマトリクスディスプレイ回路であって
    ディスプレイパネルの表示領域内に散在するピクセルドライバチップのアレイ内のピクセルドライバチップと、
    前記ピクセルドライバチップへの複数のグローバル信号線入力と、
    前記ピクセルドライバチップに結合されたローカルピクセル回路マトリクスと、を備えるローカルアクティブマトリクスディスプレイ回路。
  11. 前記ローカルピクセル回路マトリクスの第１のローカルサブピクセル回路を更に備え、前記第１のローカルサブピクセル回路は前記ピクセルドライバチップからのローカル発光データ線と前記ピクセルドライバチップからのローカル走査線とに結合された第１のサブピクセルメモリセルを含む、請求項１０に記載のローカルアクティブマトリクスディスプレイ回路。
  12. 前記ローカル発光データ線は、前記ローカルピクセル回路マトリクス内のローカルサブピクセル回路の列と結合されており、前記ローカル走査線は、前記ローカルピクセル回路マトリクス内のローカルサブピクセル回路の行と結合されている、請求項１１に記載のローカルアクティブマトリクスディスプレイ回路。
  13. 各ローカルピクセル回路マトリクスが電力グリッドを含む、請求項１０に記載のローカルアクティブマトリクスディスプレイ回路。
  14. 前記電力グリッドは、前記ローカルピクセル回路マトリクス内に完全に含まれており、対応するピクセルドライバチップに接続されている、請求項１３に記載のローカルアクティブマトリクスディスプレイ回路。
  15. 前記電力グリッドは、グローバル電圧供給ラインに直接接続される、請求項１３に記載のローカルアクティブマトリクスディスプレイ回路。
  16. ローカルアクティブマトリクスディスプレイパネルを動作させる方法であって、
    ピクセルドライバチップであって、前記ピクセルドライバチップは、前記ディスプレイパネルの表示領域内に散在するピクセルドライバチップのアレイのうちの１つである、ピクセルドライバチップにおいてグローバルデータ信号を受信することと、
    第１のサブピクセルメモリセルであって、前記第１のサブピクセルメモリセルは、前記ピクセルドライバチップの外部の第１のローカルサブピクセル回路内に配置されている、第１のサブピクセルメモリセルを、前記ピクセルドライバチップからの第１のローカル発光データでプログラミングすることと、
    前記第１のローカルサブピクセル回路内の第１のＬＥＤから光を放出することと、を含む方法。
  17. 前記第１のローカル発光データで前記第１のサブピクセルメモリセルをプログラムすることは、前記ピクセルドライバチップから前記第１のサブピクセルメモリセル内のスイッチに列データ信号及び行走査信号を送ることを含む、請求項１６に記載の方法。
  18. 前記第１のローカル発光データで前記第１のサブピクセルメモリセルをプログラミングすることは、前記ピクセルドライバチップでサブピクセルメモリセルの第１の行をプログラミングする間に実行され、前記サブピクセルメモリセルの第１の行は、対応するローカルサブピクセル回路の第１の行内にある、請求項１６に記載の方法。
  19. 前記第１の行のメモリセルをプログラミングした後に、前記ピクセルドライバチップで第２の行のサブピクセルメモリセルをプログラミングすることを更に含み、前記第２の行のメモリセルは、対応するローカルサブピクセル回路の第２の行内に位置している、請求項１８に記載の方法。
  20. 前記グローバルデータ信号がデジタル信号である、請求項１９に記載の方法。
  21. 前記第２行のローカルサブピクセル回路における第２ローカルサブピクセル回路内の第２のＬＥＤから光を放出することを更に含み、前記第１のＬＥＤ及び前記第１サブピクセルメモリセルに接続された駆動トランジスタは、前記第２のＬＥＤから光を放出するときにオンであり、前記第２のＬＥＤが放出している間、前記第１のＬＥＤは放出していない、請求項１９に記載の方法。
JP2022549912A 2020-02-27 2021-01-28 ローカルアクティブマトリクスアーキテクチャ Pending JP2023515075A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20159853.9A EP3872797A1 (en) 2020-02-27 2020-02-27 Local active matrix architecture
EP20159853.9 2020-02-27
PCT/US2021/015546 WO2021173299A1 (en) 2020-02-27 2021-01-28 Local active matrix architecture

Publications (1)

Publication Number Publication Date
JP2023515075A true JP2023515075A (ja) 2023-04-12

Family

ID=69742806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022549912A Pending JP2023515075A (ja) 2020-02-27 2021-01-28 ローカルアクティブマトリクスアーキテクチャ

Country Status (6)

Country Link
US (3) US11355056B2 (ja)
EP (1) EP3872797A1 (ja)
JP (1) JP2023515075A (ja)
KR (1) KR20220127919A (ja)
CN (1) CN115104146A (ja)
WO (1) WO2021173299A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD966207S1 (en) * 2019-09-23 2022-10-11 Star Co Scientific Technologies Advanced Research Co, Llc Light-emitting diode array
EP3872797A1 (en) 2020-02-27 2021-09-01 Apple Inc. Local active matrix architecture
CN113066800B (zh) * 2021-03-17 2022-07-19 京东方科技集团股份有限公司 一种驱动背板、显示面板及显示装置
US11721795B2 (en) * 2021-03-18 2023-08-08 Monolithic Power Systems, Inc. LED matrix driving system
CN116935783A (zh) * 2023-06-30 2023-10-24 天马新型显示技术研究院(厦门)有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160803A1 (en) * 2002-02-22 2003-08-28 Willis Thomas E. Light modulator having pixel memory decoupled from pixel display
JP2007122080A (ja) * 2007-01-30 2007-05-17 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の駆動方法
JP2010039118A (ja) * 2008-08-04 2010-02-18 Sony Corp 表示装置及び電子機器
US20180190747A1 (en) * 2016-12-30 2018-07-05 Lg Display Co., Ltd. Light emitting diode display device and multi-screen display device using the same
US20180247586A1 (en) * 2015-09-25 2018-08-30 Apple Inc. Hybrid micro-driver architectures having time multiplexing for driving displays
US10395594B1 (en) * 2015-09-18 2019-08-27 Apple Inc. Hybrid microdriver and TFT architecture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475544B (zh) * 2008-10-24 2015-03-01 Semiconductor Energy Lab 顯示裝置
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US10395589B1 (en) * 2015-09-18 2019-08-27 Apple Inc. Hybrid microdriver architectures having relaxed comparator requirements
US10483253B1 (en) * 2015-09-24 2019-11-19 Apple Inc. Display with embedded pixel driver chips
CA2909813A1 (en) * 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
US10068888B2 (en) 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US11263963B2 (en) 2018-05-09 2022-03-01 Apple Inc. Local passive matrix display
KR20190137458A (ko) 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
KR102039838B1 (ko) 2018-10-19 2019-11-27 한국광기술원 마이크로 ｌｅｄ 디스플레이 화소 조립체 및 이의 제조방법
EP3872797A1 (en) 2020-02-27 2021-09-01 Apple Inc. Local active matrix architecture
US20230086380A1 (en) * 2021-09-22 2023-03-23 Apple Inc. Tandem Micro-Light Emitting Diode Redundancy Architecture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160803A1 (en) * 2002-02-22 2003-08-28 Willis Thomas E. Light modulator having pixel memory decoupled from pixel display
JP2007122080A (ja) * 2007-01-30 2007-05-17 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の駆動方法
JP2010039118A (ja) * 2008-08-04 2010-02-18 Sony Corp 表示装置及び電子機器
US10395594B1 (en) * 2015-09-18 2019-08-27 Apple Inc. Hybrid microdriver and TFT architecture
US20180247586A1 (en) * 2015-09-25 2018-08-30 Apple Inc. Hybrid micro-driver architectures having time multiplexing for driving displays
US20180190747A1 (en) * 2016-12-30 2018-07-05 Lg Display Co., Ltd. Light emitting diode display device and multi-screen display device using the same

Also Published As

Publication number Publication date
WO2021173299A1 (en) 2021-09-02
US20230360593A1 (en) 2023-11-09
CN115104146A (zh) 2022-09-23
US20210272510A1 (en) 2021-09-02
KR20220127919A (ko) 2022-09-20
US11749180B2 (en) 2023-09-05
US20220366838A1 (en) 2022-11-17
EP3872797A1 (en) 2021-09-01
US11355056B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
US10650737B2 (en) Hybrid micro-driver architectures having time multiplexing for driving displays
US11355056B2 (en) Local active matrix architecture
CN109388273B (zh) 触控显示面板及其驱动方法、电子装置
CN112750397B (zh) 显示面板及其驱动方法、显示装置
EP3331019B1 (en) Display device
US7170504B2 (en) Display apparatus where voltage supply region and control circuit therein are stacked
US9601517B2 (en) Hybrid pixel control circuits for light-emitting diode display
JP3977299B2 (ja) 電気光学装置、マトリクス基板、及び電子機器
US10879340B2 (en) Tiling display device
US11094771B2 (en) Display device with first and second initialization lines
TWI818705B (zh) 顯示面板和包含該顯示面板的電子裝置
KR20060096857A (ko) 표시 장치 및 그 구동 방법
CN115394201B (zh) 显示面板和显示装置
US11430396B2 (en) Display panel and display device using the same
CN116249398A (zh) 发光显示装置及其制造方法
US20060038753A1 (en) Light emitting display driver and method thereof
CN111722756A (zh) 一种内嵌触控模组及其驱动方法、触控面板
US20240224702A1 (en) Display device
US20240121993A1 (en) Display device
KR102663028B1 (ko) 표시패널과 이를 이용한 표시장치
WO2023092473A1 (zh) 显示基板及其制备方法、显示装置
KR20240019495A (ko) 표시패널과 이를 포함한 웨어러블 표시장치
CN117712126A (zh) 显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240418