JP2023508834A - 支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス - Google Patents
支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス Download PDFInfo
- Publication number
- JP2023508834A JP2023508834A JP2022527974A JP2022527974A JP2023508834A JP 2023508834 A JP2023508834 A JP 2023508834A JP 2022527974 A JP2022527974 A JP 2022527974A JP 2022527974 A JP2022527974 A JP 2022527974A JP 2023508834 A JP2023508834 A JP 2023508834A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- substrate
- donor substrate
- alignment
- manufacturing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 240
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000002131 composite material Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000008569 process Effects 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 230000003287 optical effect Effects 0.000 claims abstract description 20
- 230000008707 rearrangement Effects 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 5
- 238000004320 controlled atmosphere Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000008521 reorganization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02027—Setting crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本発明は、複合構造体を製造するためのプロセスに関する。このプロセスは、単結晶材料から構成されるドナー基板(10)を用意するステップa)と、第1の位置合わせパターン(21)を有する支持基板(20)を用意するステップb)と、前記基板(10)の面(10a,10b)で表面再編成をもたらす温度でドナー基板(10)に適用される熱処理のステップc)であって、表面再編成が、第1の主軸線(P1)と平行なナノメートル振幅の第1のステップ(13)の形成を生じさせる、ステップc)と、ドナー基板(10)の第1の主軸線(P1)を示す配置マーク(12)と支持基板(20)の位置合わせパターン(21,22)との間の±0.1°よりも良好な光学的位置合わせを含む、ドナー基板(10)と支持基板(20)とを組み立てるステップd)と、薄層(100)をドナー基板(10)から支持基板(20)へ転写するステップe)と、を含む。【選択図】図4
Description
本発明は、マイクロエレクトロニクス部品用の半導体材料の分野に関する。本発明は、特に、支持基板に位置される、例えば炭化ケイ素から形成される単結晶薄層を備えるとともに、前記薄層の結晶軸線での正確な位置合わせを可能にする、複合構造体を製造するプロセスに関連する。
炭化ケイ素(SiC)への関心は、この半導体材料がエネルギー処理能力を高めることができるため、過去数年間で大幅に増加してきた。SiCは、特に電気自動車などのエレクトロニクスにおける台頭する分野のニーズを満たすべく革新的なパワーデバイスの製造に益々広く使用されている。
単結晶炭化ケイ素に基づくパワーデバイス及び一体型電源システムは、シリコン製の従来の同族体と比較してはるかに高い電力密度を管理することができ、より小さなアクティブゾーン寸法でそのように行なうことができる。SiCにおけるパワーデバイスの寸法を更に制限するためには、横方向の構成要素ではなく垂直方向の構成要素を製造することが有利である。このために、SiC構造体の前面に位置する電極と背面に位置する電極との間の垂直方向の電気伝導が前記構造体によって許容されなければならない。
それにもかかわらず、マイクロエレクトロニクス産業向けの高品質の単結晶SiC基板は、依然として高価であり、大きなサイズで供給することが困難である。したがって、これが単結晶であろうと多結晶であろうと、一般に低コストの支持基板に単結晶SiCの薄層を備える複合構造体を作成するべく、薄層転写ソリューションを用いることは有利である。よく知られている薄層転写ソリューションの1つは、軽イオンの注入と直接結合による組み立てとに基づくSmart Cut(商標)プロセスである。そのようなプロセスにより、例えば、単結晶SiC(c-SiC)の薄層を備え、欠陥密度の低いc-SiCから形成されたドナー基板から除去されるとともに、多結晶SiC(p-SiC)から形成された支持基板又は単結晶SiCから形成された支持基板と直接に接触して又は金属層を介して接触して組み立てられる複合構造体を製造することが可能になる。そのような複合構造体は、垂直方向の電気伝導を可能にする。
前述のように複合構造体に製造される特定の垂直方向の電子部品は、高性能レベルを達成するために、c-SiCの薄層の結晶軸線に対して正確な位置合わせを必要とする。必要な精度は一般に±0.1°である。実際には、電子部品の要素(例えば、その長さに沿ったゲート)とc-SiC層の結晶軸線(11-20)とを0.1°よりも良好に位置合わせできる必要がある。
この位置合わせの問題は、SiCから形成される薄層に生成される構成要素に関連して説明してきたばかりであるにもかかわらず、他の材料で構成された単結晶薄層で潜在的に見い出される。
したがって、薄層の少なくとも1つの結晶軸線を再現可能な態様で見い出して、それにより、前記軸線とコヒーレントであり且つ垂直構成要素の製造に必要な全てのレベルのマスクで使用され得る位置合わせマークを作成することができる、複合構造体を提供することが有利である。
複合構造体の製造に使用される支持基板及びドナー基板はそれぞれ、通例、±1°の精度で、基板の前面の平面内に含まれる結晶軸線を示す平坦なスポット又は切り欠きを有する。
そのような不正確さは、結晶軸線を表わす位置合わせマークを再現可能な態様で±0.1°の精度で規定するために基板の平坦なスポット又は切り欠きに依存できるようにしない。
これに加えて、基板の組み立て中の位置合わせの不正確さは、複合構造体を形成するために、ドナー基板により得られる薄層の結晶軸線を表わす位置合わせマークを規定するべく支持基板の平坦なスポット又は切り欠きに依存することは明らかに不可能であるように思われる。
結晶軸線の正確な配置を行なうためには、X線回折(XRD)ツールを使用する必要があり、それにより、複合構造体の製造プロセスが非常に複雑になる。
本発明は、前述の欠点の全て又は一部を解決することを目的としている。本発明は、支持基板に位置される単結晶薄層(例えば、SiCから形成される)を備える複合構造体を製造するためのプロセスに関し、前記複合構造体は、前記薄層の結晶軸線での正確な位置合わせを可能にする。
本発明は、支持基板に位置される第1の単結晶材料から形成される薄層を備える複合構造体を製造するためのプロセスに関する。プロセスは、
前面及び背面を有する第1の単結晶材料から構成されるドナー基板を用意するステップa)と、
前面と、背面と、縁部と、前記面のうちの一方の面又は縁部にある第1の位置合わせパターンとを有する支持基板を用意するステップb)と、
制御された雰囲気下で、前記基板の面のうちの少なくとも一方で表面再編成をもたらすことができる温度で、少なくともドナー基板に適用される熱処理のステップc)であって、表面再編成が、第1の主軸線と平行なナノメートル振幅の第1のステップの形成を生じさせる、ステップc)と、
基板が接触される前に、ドナー基板の第1の主軸線を示す配置マークと支持基板の少なくとも1つの位置合わせパターンとの間の±0.1°よりも良好な光学的位置合わせを含む、ドナー基板と支持基板とを組み立てるステップd)と、
薄層をドナー基板から支持基板へ転写するステップe)と、
を含む。
前面及び背面を有する第1の単結晶材料から構成されるドナー基板を用意するステップa)と、
前面と、背面と、縁部と、前記面のうちの一方の面又は縁部にある第1の位置合わせパターンとを有する支持基板を用意するステップb)と、
制御された雰囲気下で、前記基板の面のうちの少なくとも一方で表面再編成をもたらすことができる温度で、少なくともドナー基板に適用される熱処理のステップc)であって、表面再編成が、第1の主軸線と平行なナノメートル振幅の第1のステップの形成を生じさせる、ステップc)と、
基板が接触される前に、ドナー基板の第1の主軸線を示す配置マークと支持基板の少なくとも1つの位置合わせパターンとの間の±0.1°よりも良好な光学的位置合わせを含む、ドナー基板と支持基板とを組み立てるステップd)と、
薄層をドナー基板から支持基板へ転写するステップe)と、
を含む。
単独で又は任意の技術的に実現可能な組み合わせで解釈される、本発明の他の有利で非限定的な特徴によれば、
支持基板の第1の位置合わせパターンが、支持基板の縁部に形成される平坦なスポット又は切り欠きであり、組み立てステップ中の光学的位置合わせが前記第1の位置合わせパターンを使用する;
第1の材料が炭化ケイ素であり、ステップc)の熱処理の温度が1500℃以上、優先的に1600℃以上である;
支持基板が単結晶炭化ケイ素から形成され、熱処理ステップが、支持基板にも適用されるとともに、前記基板の面のうちの少なくとも一方に表面再編成をもたらし、表面再編成が、第2の主軸線と平行なナノメートル振幅の第2のステップの形成を生じさせ;
支持基板の第2の位置合わせパターンが、第2のステップ自体によって、第2のステップから始まる支持基板の前面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのパターンによって、又は、第2のステップから始まる支持基板の背面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのパターンによって形成され;
組み立てステップ中の光学的位置合わせが前記第2の位置合わせパターンを使用する;
第1の材料がガリウムヒ素であり、ステップc)の熱処理の温度が630℃以上である;
第1の材料がリン化インジウムであり、ステップc)の熱処理の温度が600℃以上である;
配置マークが、第1のステップ自体によって、第1のステップから始まるドナー基板の前面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのマークによって、又は、第1のステップから始まるドナー基板の背面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのマークによって形成される;
組み立てステップが、2つの基板が接触される前に、ドナー基板の前面及び/又は支持基板の前面の化学機械研磨を含む;
組み立てステップが、2つの基板が接触される前に、ドナー基板の前面及び/又は支持基板の前面における中間層の堆積を含む;
製造プロセスは、組み立てステップの前に、ドナー基板に埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層を画定するステップを含む;
製造プロセスは、転写ステップ中に、一方では、支持基板に位置される薄層を備える複合構造体を形成し、他方では、ドナー基板の残りの部分を形成するために、埋め込み脆弱面に沿って分離するステップを含む。
支持基板の第1の位置合わせパターンが、支持基板の縁部に形成される平坦なスポット又は切り欠きであり、組み立てステップ中の光学的位置合わせが前記第1の位置合わせパターンを使用する;
第1の材料が炭化ケイ素であり、ステップc)の熱処理の温度が1500℃以上、優先的に1600℃以上である;
支持基板が単結晶炭化ケイ素から形成され、熱処理ステップが、支持基板にも適用されるとともに、前記基板の面のうちの少なくとも一方に表面再編成をもたらし、表面再編成が、第2の主軸線と平行なナノメートル振幅の第2のステップの形成を生じさせ;
支持基板の第2の位置合わせパターンが、第2のステップ自体によって、第2のステップから始まる支持基板の前面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのパターンによって、又は、第2のステップから始まる支持基板の背面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのパターンによって形成され;
組み立てステップ中の光学的位置合わせが前記第2の位置合わせパターンを使用する;
第1の材料がガリウムヒ素であり、ステップc)の熱処理の温度が630℃以上である;
第1の材料がリン化インジウムであり、ステップc)の熱処理の温度が600℃以上である;
配置マークが、第1のステップ自体によって、第1のステップから始まるドナー基板の前面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのマークによって、又は、第1のステップから始まるドナー基板の背面のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのマークによって形成される;
組み立てステップが、2つの基板が接触される前に、ドナー基板の前面及び/又は支持基板の前面の化学機械研磨を含む;
組み立てステップが、2つの基板が接触される前に、ドナー基板の前面及び/又は支持基板の前面における中間層の堆積を含む;
製造プロセスは、組み立てステップの前に、ドナー基板に埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層を画定するステップを含む;
製造プロセスは、転写ステップ中に、一方では、支持基板に位置される薄層を備える複合構造体を形成し、他方では、ドナー基板の残りの部分を形成するために、埋め込み脆弱面に沿って分離するステップを含む。
本発明の他の特徴及び利点は、添付の図に関連して与えられる本発明の以下の詳細な説明から明らかになる。
本発明に係る製造プロセスに従って作成される複合構造体を示す。
本発明に係る製造プロセスのステップを示す。
本発明に係る製造プロセスのステップを示す。
本発明に係る製造プロセスのステップを示す。
本発明に係る製造プロセスのステップを示す。
本発明に係る製造プロセスのステップを示す。
本発明に係る製造プロセスの別の又は任意選択的なステップを示す。
本発明に係る製造プロセスの別の又は任意選択的なステップを示す。
本発明に係る製造プロセスの別の又は任意選択的なステップを示す。
本発明に係る製造プロセスの別の又は任意選択的なステップを示す。
本発明に係る製造プロセスの別の又は任意選択的なステップを示す。
本発明に係る製造プロセスの別の又は任意選択的なステップを示す。
説明部分では、図中の同じ参照符号を同じタイプの要素に関して使用できる。これらの図は、読みやすくするために原寸に比例していない概略的な表示である。特に、z軸線に沿った層の厚さは、x軸線及びy軸線に沿った横方向の寸法に対して原寸に比例しておらず、また、層の互いに対する相対的な厚さは、必ずしも図で順守されているわけではない。
本発明は、支持基板20に位置される第1の単結晶材料から形成される薄層100を備える複合構造体1を製造するためのプロセスに関する(図1)。
第1の材料は、特に、炭化ケイ素(SiC)、ガリウムヒ素(GaAs)、リン化インジウム(InP)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、シリコンゲルマニウム(SiGe)、シリコン(Si)、ゲルマニウム(Ge)又はその他となり得る。説明の残りの部分では、一般に、「c-SiC」又は「c-材料」はそれぞれ、単結晶炭化ケイ素又は単結晶形態の前記材料を指すために使用される。
プロセスは、最初に、第1の単結晶材料から構成されるドナー基板10を用意するステップa)を含む(図2a)。
複合構造体1の薄層100は、本発明のプロセスの完了時に、ドナー基板10を発端として形成され、したがって、結晶学的配向、結晶品質、及び、ドナー基板10のドーピングの程度も、薄層100に生成されるようになっている構成要素、例えば垂直構成要素の必要な仕様を満たすように選択される。
例として、c-SiCから形成されるドナー基板10は、<11-20>結晶軸線に対して4.0°±0.5°未満のオフカット角度、及び、5/cm2以下或いは更には1/cm2未満の貫通転位(マイクロパイプ)の密度を有する4H又は6Hポリタイプを成し得る。N-(窒素)ドープ形態において、ドナー基板は、優先的に、0.015ohm.cm~0.030ohm.cmの抵抗率を有する。これらの欠陥に対する標的構成要素の感度に応じて一般に1500/cm2以下である基底面転位(BPD)の低い密度を有するドナー基板10を選択することができる。
或いは、c-SiCドナー基板10は、初期基板10’と、該初期基板の前面10aの側にあって、例えばエピタキシによって生成されるとともに将来の薄層100にとって必要な特性を有する表面層110とを有してもよく、薄層100は、本発明のプロセスの完了時に、前記表面層110を発端として形成される(図3)。この場合、表面層110におけるBPD型欠陥の密度は初期基板10’の密度よりも低く、好適には5/cm2未満或いは更には1/cm2未満であると想定することが可能である。
更に例として、c-InPから形成されるドナー基板10は、2°のオフカット角度を有し得る。
ドナー基板10は、優先的に、100mm又は150mm或いは更には200mmの直径、及び、一般に300~800ミクロンの厚さを有する円形ウエハの形態を成す。ドナー基板10は、前面10aと、背面10bと、その円形の外周を形成する縁部10cとを有する。前面10aの表面粗さは、20ミクロン×20ミクロンのスキャンで原子間力顕微鏡(AFM)によって測定された1nm Ra(平均粗さ)未満となるように有利に選択される。
ドナー基板10は、通常、その縁部10cに形成された平坦なスポット11又は切り欠きを備える。一般に、平坦なスポット11(又は切り欠き)は、前面10aの平面(x,y)内に含まれる1つの特定の結晶軸線をマーキングし、c-SiCから形成される基板の場合、結晶軸線(11-20)は、例えば、平坦なスポット11と平行である。それにもかかわらず、平坦なスポット11は結晶軸線の方向を±1°に保証するため、このマーキングの精度は低い。
別の選択肢によれば、ドナー基板10は、その前面10a又はその背面10bでのリソグラフィ、エッチング及び堆積の既知の技術によって生成されて1つの特定の結晶学的方向を示すことができる1つ以上のマイクロメートル又はミリメートルパターンを備えてもよい。
このプロセスは、支持基板20を用意するステップb)も含む(図2b)。支持基板20は、第1の材料に基づいて構成要素を生成するために通常使用されるマイクロエレクトロニクスプロセスと適合する任意の材料から選択されてもよい。したがって、支持基板20は、シリコン、炭化ケイ素、ガリウムヒ素、リン化インジウムなどから形成され得る。
ドナー基板(10)(及び薄層(100))の第1の材料が炭化ケイ素である場合、支持基板20は、多結晶炭化ケイ素(p-SiC)から形成される又は単結晶炭化ケイ素から形成されるのが有利である。単結晶炭化ケイ素から形成される場合、ドナー基板10(及びそこから得られる薄層100)の場合よりも高度の欠陥及び転位が許容され得る。優先的に、支持基板20は、将来の複合構造体1に生成され得る垂直構成要素の電気伝導の要件を満たすために、0.015ohm.cm~0.030ohm.cmの抵抗率を有する。
支持基板20は、優先的に、100mm又は150mm、或いは更には、200mmの直径、及び、一般に300~800ミクロンの厚さを有する円形ウエハの形態を成す。支持基板20は、前面20a、背面20b、及び、その円形の外周を形成する縁部20cを有する。前面20aの表面粗さは、ドナー基板10の場合のように、1nm Ra未満になるように有利に選択される。
支持基板20は、一般に、前面20a及び背面20bのうちの一方の面に又は縁部20cに位置される位置合わせパターン21(以下、第1の位置合わせパターン21と称される)を備える。図2bにおいて、第1の位置合わせパターン21は、支持基板20の縁部20cに形成される平坦なスポットである。或いは、第1の位置合わせパターンは、同じく縁部20cに形成される切り欠きから成ってもよい。更に別の選択肢によれば、第1の位置合わせパターン21は、支持基板20の前面20a又は背面20bにリソグラフィ、エッチング、及び、堆積の既知の技術によって生成されるとともにある特定の方向を示すことができる又は後続のリソグラフィマスクのレベルを位置合わせするためのマーカーとして作用し得る1つ以上のマイクロメートル又はミリメートルパターンから成ってもよい。
単結晶支持基板20の場合、第1の位置合わせパターン21は、ドナー基板10に関して前述したように、±1°の精度で、基板20の前面20aと平行な平面(x,y)内に含まれる結晶軸線をマーキングする。
その後、本発明に係るプロセスは、制御された雰囲気下で、処理された基板の面のうちの少なくとも一方で表面再編成をもたらすことができる温度で、ドナー基板10に及び任意選択で支持基板20に適用される熱処理のステップc)を含む。表面再編成は、互いに平行であるとともに例えば数ナノメートルから最大で500nm程度のナノメートル振幅を有するステップの形成(ステップバンチング)を生じさせる。
限定することなく、以下、様々なタイプの第1の材料に関して、熱処理の幾つかの例を示す。
第1の材料が炭化ケイ素である場合、ステップc)の熱処理は、1500℃以上、優先的に1600℃以上の温度でドナー基板10に(及び、支持基板も炭化ケイ素から形成される場合には、潜在的に支持基板20に)適用される。温度は、一般に、1500℃~1800℃までの間で、例えば1700℃に選択され、雰囲気は、アルゴン及び/又はアルゴンと約2%水素との混合物に基づく不活性雰囲気又は還元性雰囲気であるのが有利である。そのような温度は、炭化ケイ素の少なくとも1つの化合物(すなわち、ここではケイ素)が浸出することができるように十分に高い。
c-SiC基板に適用される場合、そのような熱処理は、前記基板の面のうちの少なくとも一方に表面再編成をもたらし、表面再編成は、互いに平行であるとともに数ナノメートルから最大で500nm程度のナノメートル振幅を有するステップの形成を生じさせる。
第1の材料がガリウムヒ素である場合、ステップc)の熱処理の温度は、アルシン雰囲気下で630℃以上になるように選択され、ヒ素の浸出は、予期される表面再編成をもたらす。
第1の材料がリン化インジウムである場合、ステップc)の熱処理の温度は、ホスフィン雰囲気下で600℃以上になるように選択され、その場合、浸出する傾向があるのはリンであり、ステップの形態を成す表面再編成が起こる可能性がある。
言及された例において、より一般的には、ドナー基板10の第1の材料が何であれ、制御された雰囲気下でのステップc)の熱処理の適用は、ステップの形態を成す表面再編成を可能にし、穴の外観(エッチングピット)を防止(制限)する。
したがって、図2cに示されるように、熱処理ステップの後、ドナー基板10は、その前面10a及び/又はその背面10bにステップ13(以下、第1のステップと称される)を有し、これらのステップは全て、主軸線P1(第1の主軸線と称される)と平行であり、この主軸線P1は、第1の材料の性質に応じて、明確に規定された結晶軸線を示す。
すなわち、ドナー基板10が4H又は6Hポリタイプのc-SiCから形成される場合、主軸線P1は結晶軸線(1-100)と平行である。
ドナー基板10の前面10a及び/又は背面10bにおける第1のステップ13の存在は、主軸線P1、その結果、平面(x,y)内の関連する結晶軸線を示す配置マーク12を構成し得る。
別の選択肢によれば、配置マーク12は、第1のステップ13を発端として、ドナー基板10の前面10aに、フォトリソグラフィ及びエッチングの従来の技術によって画定される少なくとも1つのマークによって形成される(図4)。
更に別の選択肢によれば、少なくとも1つのマークが、第1のステップ13を発端としてドナー基板10の背面10bに画定され、したがって、背面10bに配置マーク12が形成される。この選択肢は、ドナー基板10の前面10aの局所的な構造化を防ぐという点で有利であり、これは、後続の組み立てステップにとって好都合である。
支持基板20がドナー基板10のように第1の単結晶材料で構成される場合には、熱処理ステップc)が支持基板20にも適用されてもよく、したがって、ステップ23(第2のステップと称される)が支持基板20の前面20a及び/又は支持基板20の背面20bに生成され、これらのステップは全て主軸線P2(第2の主軸線と称される)と平行であり、この主軸線P2は、支持基板20の明確に規定された結晶軸線を示す。
支持基板20が第1の材料とは異なる単結晶材料で構成される場合には、ドナー基板10に適用された熱処理ステップとは(温度及び/又は雰囲気に関して)異なる熱処理ステップc)を支持基板20に適用できることに留意されたい。その後、ステップc)の条件は、支持基板20に所望の表面再編成をもたらすように規定される。
図2cに示されるように、支持基板20の前面20a及び/又は背面20bにおける第2のステップ23の存在は、主軸線P2、その結果、平面(x,y)内の関連する結晶軸線を示す第2の位置合わせパターン22を構成し得る。
別の選択肢によれば、第2の位置合わせパターン22は、第2のステップ23を発端として、支持基板20の前面20aに、少なくとも1つのパターン(フォトリソグラフィ及びエッチングの従来の技術によって画定される)によって形成される(図4)。
更に別の選択肢によれば、少なくとも1つのパターンが、第2のステップ23を発端として、支持基板20の背面20bに画定され、したがって、背面20bに第2の位置合わせパターン22が形成される。
熱処理が適用される基板10,20の面の一方又は他方でステップ13,23の外観に有利に働くことができることに留意されたい。特に、4Hポリタイプのc-SiCは、極性があり、前面としてSi面又はC面を有し得る。すなわち、これら2つの面のエネルギーレベルが異なることを考慮すると、Si面の表面再編成は、特定のアニーリング条件下で、C面の再編成よりも大きな振幅の更に多くのステップを生成する。
その後、プロセスは、ドナー基板10及び支持基板20を、それらのそれぞれの前面10a,20aを介して組み立てるステップd)を含む。このステップは、分子接着による直接結合を実行するために2つの基板10,20の密接な接触を含む。それ自体がよく知られているように、そのような結合は、組み立てられた表面を、汚染物質(粒子、有機物など)を除去するべく事前に洗浄し、結合波の伝搬及び結合界面の良好な強度にとって有利な化学的表面終端に有利に作用するべく潜在的に活性化することを要する。
本発明によれば、基板10,20が接触される前に、ドナー基板10の第1の主軸線P1を示す配置マーク12と支持基板20の少なくとも1つの位置合わせパターン21,22との間で、±0.1°よりも良好な光学的位置合わせが行なわれる。配置マーク12と位置合わせパターン21,22との間の位置合わせは、±0.1°よりも良好或いは更には±0.05°よりも更に良好な精度を目標とする。
この位置合わせの目的は、第1の主軸線P1(ドナー基板10の、したがって、そこから得られる薄層100の1つの特定の結晶軸線に対応する)が支持基板20の第1の位置合わせパターン21又は第2の位置合わせパターン22によって正確にマーキングされるように保証することである。
ドナー基板10及び支持基板20の前面10a,20a、背面10b,20b、又は、縁部10c,20cに位置されるマーク間又はパターン間の光学的位置合わせを実行することも同様に可能であることを想起されたい。
第1の変形例によれば、光学的位置合わせは、それが何であれ、配置マーク12と、支持基板20の第1の位置合わせパターン21との間で実行される(図2d)。そのような場合、第2のステップ23に基づく第2の位置合わせパターン22が使用されないため、支持基板20が熱処理ステップc)を受ける必要はない。第1の変形例は、支持基板20がアモルファス又は多結晶材料、例えば、p-SiCを備える場合に有利に使用される。
第2の変形例によれば、光学的位置合わせは、それが何であれ、配置マーク12と、それが何であれ、支持基板20の第2の位置合わせパターン22との間で実行される(図5)。そのような場合、第2の位置合わせパターン22を形成するために必要な第2のステップ23を生成するために、ステップc)の熱処理が支持基板20に適用された。この第2の変形例は、支持基板20が単結晶材料、例えばc-SiCを備える場合に有利に使用される。第2の変形例は、将来の複合構造体1が垂直構成要素の生成を目的としている場合にも好ましい。実際に、これらの構成要素については、(例えば、疎水性の直接結合を介して)基板10,20のそれぞれの半導体表面(例えば、c-SiCから形成される)を直接に組み立てることが有利であるが、ドナー基板10の平面(x,y)内に含まれる結晶軸線と支持基板20の平面(x,y)内に含まれる結晶軸線との間の0.2°を超える位置ずれが、構成要素の垂直方向の電気伝導に不利であるアセンブリインタフェースの抵抗率を増大させることに留意されたい。したがって、本発明に係るプロセスによって与えられるように、組み立て中に2つの基板10,20の結晶軸線を±0.1°に位置合わせすることができるのが有利である。
基板10,20を組み立てるステップd)は、ドナー基板10及び支持基板20の前面10a,20aの一方又は他方をその接触前に滑らかにするための表面処理を含んでもよい。実際に、ドナー基板10の少なくとも前面10aにおけるステップ13の存在は、直接結合の品質に影響を及ぼし得る。ドナー基板10に関して以下に述べる原理は、第2のステップ23が支持基板20の前面に存在する場合にも同様の態様で適用される。
したがって、ドナー基板10の前面10aの化学機械研磨は、例えば、2つの基板10,20の光学的位置合わせ及び接触の前に実行されてもよい。研磨は第1のステップ13の消失をもたらすため、ドナー基板10の配置マーク12(又は支持基板20の第2の位置合わせパターン22)が前記研磨の前にステップ13から形成されてしまっていることが必要である。或いは、第1のステップ13が前面10aで除去されるとしても、ドナー基板10の背面10bに存在するステップ13は、配置マーク12を生成するため又は光学的位置合わせのために直接に使用されてもよい。
更に光学的位置合わせ及び接触の前に、組み立てステップd)は、ドナー基板10の前面10a及び/又は支持基板20の前面20aに中間層を堆積させることを含んでもよい。中間層は、本発明に係るプロセスの最後に複合構造体1に生成される構成要素のタイプに応じて、絶縁層又は導電層、例えば金属層であってもよい。絶縁層は、酸化ケイ素、窒化ケイ素などから選択される材料を備えてもよく、導電層は、タングステン(W)、ケイ化タングステン(WSi2)、チタン(Ti)、ニッケル(Ni)、炭窒化シリコン(例えば、x=10%のSiCNx)などから選択される材料を備えてもよい。基板10,20の直接結合を容易にするために、中間層が例えば化学機械研磨によって平滑化されてもよい。したがって、ドナー基板10及び支持基板20の前面10a,20aのステップ13,23は、カプセル化され、組み立てを妨げない。
組み立てステップd)中、基板10,20の接触は、周囲雰囲気下で又は制御された雰囲気下で、例えば、不活性ガス下及び/又は真空下で行なわれてもよい。また、基板の接触は、例えば20℃~300℃の制御された温度で行なわれてもよい。
それ自体よく知られているように、基板10,20の接触は、結合波の伝播を伴い、それにより、結合界面30が形成され、結合されたアセンブリ1’がもたらされる(図2d)。
本発明に係る製造プロセスは、最後に、薄層100をドナー基板10から支持基板20へと転写するステップe)を含む(図2e)。
第1の実施形態によれば、薄層100の転写は、ドナー基板10の背面10bを薄層100の所望の厚さまで薄くすることによって実行される。このような薄化は、例えば、洗浄シーケンスと交互に、研削、湿式又は乾式化学エッチング、及び/又は、化学機械研磨の従来の技術を使用してもよい。結合界面を強化する又はさもなければ薄層100の結晶及び/又は表面品質を改善するために1つ(又は複数)の熱処理(複数可)が適用されてもよい。
第2の実施形態によれば、薄層10の転写は、Smart Cut(商標)プロセスによって実行される。この場合、本発明に係る製造プロセスは、組み立てステップの前に、ドナー基板10に埋め込み脆弱面15を形成して、前記埋め込み脆弱面15とドナー基板10の前面10aとの間に薄層100を画定するステップを含む(図6a)。
光種のイオン注入のステップが、ドナー基板10に所定の深さまで実行されるのが有利である。注入された光種は、優先的に、水素、ヘリウム、又は、同時注入されるこれらの2つの種である。これらの光種は、所定の深さ付近に、ドナー基板10の自由表面と平行な、すなわち、図6aの平面(x,y)と平行な薄層に分布されたマイクロキャビティを形成する。この薄層は、簡単にするために、埋め込み脆弱面15と称される。光種の注入のエネルギーは、ドナー基板10の所定の深さに達するように選択され、前記深さは、転写後の薄層10の目標厚さに対応する。例えば、水素イオンは、100~1500nm程度の薄層10を画定するために、10keV~250keV(又は最大500keV)のエネルギーで、及び、5E16/cm2~1E17/cm2の線量で注入される。
イオン注入ステップの前に、ドナー基板10の前面10aに保護層を堆積させることができることに留意すべきである。この保護層は、酸化ケイ素又は窒化ケイ素などの材料から構成されてもよい。
更に第2の実施形態では、その後、前述の組み立てステップd)が実行される(図6b)。次に、転写ステップe)は、一方では、支持基板20に位置される薄層100を備える複合構造体1を形成し、他方では、ドナー基板の残りの部分10”を形成するために、埋め込み脆弱平面15に沿って分離することを含む。
分離は、一般に、数分から数時間にわたって、200℃~1000℃の温度、特に、c-SiCから形成される第1の材料の場合には800℃~1000℃の温度、又は、c-GaAsから形成される第1の材料の場合には200℃~300℃の温度、又は、c-InPから形成される第1の材料の場合には約300℃の温度で熱処理を適用することによって引き起こされ得る。前記熱処理中、埋め込み脆弱面15に存在するマイクロキャビティは、破壊波が自発的に開始するまで成長速度論に従い、破壊波は、埋め込み脆弱面15の全範囲にわたって伝播し、複合構造体1とドナー基板10の残りの部分10”との間の分離をもたらす。
或いは、分離は、局所的な応力の印加によって又は熱処理と機械的応力との組み合わせによって引き起こされてもよい。
分離後、薄層10の自由面は、一般に、3~6nm Ra(AFM-20ミクロン×20ミクロンスキャン)の粗さを示す。構成要素のその後の生成の目的は、粗さを1nm Ra未満にすることである。
したがって、転写ステップe)の後、製造プロセスは、複合構造体1に適用される仕上げステップを含み得る。これらの仕上げステップは、特に、薄層100(複合構造体1の前面1a)の自由表面の粗さを改善することを目的とする。
仕上げステップは、特に、前面1aに適用される化学機械研磨の既知の技術を利用してもよい。また、仕上げステップは、結合界面30を強化すること或いは薄層100の結晶及び/又は表面品質を改善することを目的とする熱処理を含んでもよい。
どちらの実施形態が選択されても、転写ステップe)の終わりに、ドナー基板10の配置マーク12は、複合構造体1に存在しない(特に、配置マークがドナー基板10の背面10bに位置された場合)或いは見えないか劣化している(配置マークがドナー基板10の前面10a又は縁部10cに位置された場合)。
したがって、薄層100又は薄層100中に構成要素を生成する一方で、構成要素を前記層100の特定の結晶軸線に位置合わせするために、組み立てステップd)の光学的位置合わせのために使用された支持基板20の位置合わせパターン21,22に依存することが可能である。この位置合わせパターンは、薄層100の特定の結晶軸線の方向を高い精度(±0.1°)で示す。
例:
非限定的な実施例によれば、製造プロセスのステップa)で用意されるドナー基板10は、4Hポリタイプのc-SiCから形成されるウエハであり、<11-20>軸線に対して4.0°±0.5°の配向を伴うとともに、150mmの直径及び350μmの厚さを伴う。ドナー基板10の前面10aはC(カーボン)タイプの面であり、一方、ドナー基板10の背面10bはSi(シリコン)タイプの面である。ドナー基板10は、その縁部10cに形成されて前記基板10の前面10aの平面(x,y)に含まれる結晶学的方向(1-100)を±1°以内で示す平坦なスポット11を備えてもよい。
非限定的な実施例によれば、製造プロセスのステップa)で用意されるドナー基板10は、4Hポリタイプのc-SiCから形成されるウエハであり、<11-20>軸線に対して4.0°±0.5°の配向を伴うとともに、150mmの直径及び350μmの厚さを伴う。ドナー基板10の前面10aはC(カーボン)タイプの面であり、一方、ドナー基板10の背面10bはSi(シリコン)タイプの面である。ドナー基板10は、その縁部10cに形成されて前記基板10の前面10aの平面(x,y)に含まれる結晶学的方向(1-100)を±1°以内で示す平坦なスポット11を備えてもよい。
製造プロセスのステップb)で用意される支持基板20は、4Hポリタイプのc-SiCから形成されるウエハであり、<11-20>軸線に対して4.0°±0.5°の配向を伴うとともに、150mmの直径及び350μmの厚さを伴う。支持基板20は、その縁部20cに形成されて前記基板20の前面20aの平面(x,y)に含まれる結晶学的方向(1-100)を示す平坦なスポット21を備える。前面20aはSiタイプであり、背面20bはCタイプである。
従来の洗浄シーケンスは、熱処理ステップc)の前に基板10,20に対して実行される。
その後、アルゴン下又はアルゴン下で2%水素と組み合わせた1700℃での熱処理が2つの基板10,20に適用され、その結果、ドナー基板10の面10a,10bに第1のステップ13が出現するとともに、支持基板20の面20a,20bに第2のステップ23が出現する。表面再編成のためにSiタイプ面及びCタイプ面によって必要とされる様々なエネルギーを考慮すると、ドナー基板10の第1のステップ13は、ドナー基板10の前面10a(C面)におけるよりも大きな振幅をドナー基板10の背面10b(Si面)に有し、また、支持基板20の第2のステップ23は、支持基板20の背面(C面)よりも大きな振幅を支持基板20の前面20a(Si面)に有する。ドナー基板10及び支持基板20は同じ種類で同じ結晶配向を有するため、第1のステップ13及び第2のステップ23とそれぞれ平行である第1の主軸線P1及び第2の主軸線P2は、同じ結晶軸線(1-100)に対応する。
ドナー基板10の背面10bの第1のステップ13を発端として、配置マーク12が前記背面10bに画定される。支持基板20の前面20aの第2のステップ23を発端として、第2の位置合わせパターン22が、前記基板20の背面20bに画定される。マーク12及び第2のパターン22が第1の主軸線(P1)及び第2の主軸線(P2)の方向をそれぞれ正確に示すように形成されることを想起されたい。マーク12及び第2のパターン22はそれぞれ、関連する基板の境界に位置される2つの位置合わせクロスから成ってもよい。
水素イオンは、ドナー基板10の前面10aを通じて60keVのエネルギー及び6E16H+/cm2の線量で注入される。任意選択で、ドナー基板10は、その前面10aに保護層を備えてもよく、この保護層を通じてイオンが注入される。埋め込み脆弱面15が、ドナー基板10内に約500nmの深さで作成される。
組み立てステップd)は、ステップc)中に生成されたステップ13,23を除去し、良質アセンブリに適した良好な表面仕上げ及び0.2nm rms未満の粗さを回復するために、基板10,20の前面10a,20aの化学機械研磨を含む。前述の保護層が存在する場合は、この保護層が研磨前に除去されることに留意されたい。
その後、基板10,20は、±0.1°よりも良好な光学的位置合わせを可能にする位置合わせモジュールを備えたボンディング機器に導入される。ドナー基板10の背面10bの配置マーク12及び支持基板20の背面20bの第2の位置合わせパターン22は、基板間のこの光学的位置合わせのために使用される。したがって、2つの基板10,20の結晶軸線(1-100)は、±0.1°よりも良好に位置合わせされ得る。言い換えると、組み立て後、ドナー基板10の結晶軸線(1-100)は、支持基板20の結晶軸線(1-100)に対して最大で0.1°オフセットされ得る。
次に、互いに対して位置合わせされる2つの基板を、不活性雰囲気(Ar又はN)下で且つ真空(<1E-8Pa)下で接触させることによって組み立てが実行される。
転写ステップe)は、950℃で30分間にわたってアニーリングを適用することによって実行される。すなわち、埋め込み脆弱面に沿って自発的分離により、複合構造体1とドナー基板の残りの部分10”がもたらされる。
支持基板20の背面20b(複合構造体1の背面でもある)に存在する第2の位置合わせパターン22は、薄層100の結晶軸線(1-100)の方向を±0.1°内で(又はそれよりも良好に)正確に示すとともに、複合構造体1の前記層100の構成要素の生成中に容易に使用され得る。
勿論、本発明は、実施形態及び記載された実施例に限定されず、許請求の範囲によって規定される本発明の範囲から逸脱することなく、別の実施形態が本発明に導入されてもよい。
Claims (10)
- 支持基板(20)に位置される第1の単結晶材料から形成される薄層(100)を備える複合構造体(1)を製造するためのプロセスであって、
前面(10a)及び背面(10b)を有する前記第1の単結晶材料から構成されるドナー基板(10)を用意するステップa)と、
前面(20a)と、背面(20b)と、縁部(20c)と、前記面のうちの一方の面又は前記縁部にある第1の位置合わせパターン(21)とを有する支持基板(20)を用意するステップb)と、
制御された雰囲気下で、前記基板(10)の前記面(10a,10b)のうちの少なくとも一方で表面再編成をもたらすことができる温度で、少なくとも前記ドナー基板(10)に適用される熱処理のステップc)であって、前記表面再編成が、第1の主軸線(P1)と平行なナノメートル振幅の第1のステップ(13)の形成を生じさせる、ステップc)と、
前記基板(10,20)が接触される前に、前記ドナー基板(10)の前記第1の主軸線(P1)を示す配置マーク(12)と前記支持基板(20)の少なくとも1つの位置合わせパターン(21,22)との間の±0.1°よりも良好な光学的位置合わせを含む、前記ドナー基板(10)と前記支持基板(20)とを組み立てるステップd)と、
薄層(100)を前記ドナー基板(10)から前記支持基板(20)へ転写するステップe)と、
を含む製造プロセス。 - 前記支持基板(20)の前記第1の位置合わせパターン(21)が、その縁部(20c)に形成される平坦なスポット又は切り欠きであり、
前記組み立てステップ中の前記光学的位置合わせが前記第1の位置合わせパターン(21)を使用する、
請求項1に記載の製造プロセス。 - 前記第1の材料が炭化ケイ素であり、前記ステップc)の熱処理の温度が1500℃以上、優先的に1600℃以上である、請求項1又は2に記載の製造プロセス。
- 前記支持基板(20)が単結晶炭化ケイ素から形成され、
前記熱処理ステップが、前記支持基板(20)にも適用されるとともに、前記基板の前記面(20a,20b)のうちの少なくとも一方に表面再編成をもたらし、前記表面再編成が、第2の主軸線(P2)と平行なナノメートル振幅の第2のステップ(23)の形成を生じさせ、
前記支持基板(20)の第2の位置合わせパターン(22)が、前記第2のステップ(23)自体によって、前記第2のステップ(23)から始まる前記支持基板(20)の前記前面(20a)のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのパターンによって、又は、前記第2のステップ(23)から始まる前記支持基板(20)の前記背面(20b)のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのパターンによって形成され、
前記組み立てステップ中の前記光学的位置合わせが前記第2の位置合わせパターン(22)を使用する、
請求項3に記載の製造プロセス。 - 前記第1の材料がガリウムヒ素であり、前記ステップc)の熱処理の温度が630℃以上である、請求項1又は2に記載の製造プロセス。
- 前記第1の材料がリン化インジウムであり、前記ステップc)の熱処理の温度が600℃以上である、請求項1又は2に記載の製造プロセス。
- 前記配置マーク(12)が、前記第1のステップ(13)自体によって、前記第1のステップ(13)から始まる前記ドナー基板(10)の前記前面(10a)のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのマークによって、又は、前記第1のステップ(13)から始まる前記ドナー基板(10)の前記背面(10b)のフォトリソグラフィ及びエッチングによって画定される少なくとも1つのマークによって形成される、請求項1~6のいずれか一項に記載の製造プロセス。
- 前記組み立てステップが、2つの前記基板(10,20)が接触される前に、前記ドナー基板(10)の前記前面(10a)及び/又は前記支持基板(20)の前記前面(20a)の化学機械研磨を含む、請求項1~7のいずれか一項に記載の製造プロセス。
- 前記組み立てステップが、2つの前記基板(10,20)が接触される前に、前記ドナー基板(10)の前記前面(10a)及び/又は前記支持基板(20)の前記前面(20a)における中間層の堆積を含む、請求項1~8のいずれか一項に記載の製造プロセス。
- 前記組み立てステップの前に、前記ドナー基板(10)に埋め込み脆弱面(15)を形成し、前記埋め込み脆弱面(15)と前記ドナー基板(10)の前記前面(10a)との間に前記薄層(100)を画定するステップと、
前記転写ステップ中に、一方では、前記支持基板(20)に位置される薄層(100)を備える複合構造体(1)を形成し、他方では、前記ドナー基板の残りの部分(10”)を形成するために、前記埋め込み脆弱面(15)に沿って分離するステップと、
を含む請求項1~9のいずれか一項に記載の製造プロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1915720A FR3105876B1 (fr) | 2019-12-30 | 2019-12-30 | Procédé de fabrication d’une structure composite comprenant une couche mince en SiC monocristallin sur un substrat support |
FR1915720 | 2019-12-30 | ||
PCT/FR2020/052451 WO2021136894A1 (fr) | 2019-12-30 | 2020-12-15 | Procede de fabrication d'une structure composite comprenant une couche mince monocristalline sur un substrat support |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023508834A true JP2023508834A (ja) | 2023-03-06 |
Family
ID=69903605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022527974A Pending JP2023508834A (ja) | 2019-12-30 | 2020-12-15 | 支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス |
Country Status (6)
Country | Link |
---|---|
US (1) | US20220359293A1 (ja) |
EP (1) | EP4085478B1 (ja) |
JP (1) | JP2023508834A (ja) |
FR (1) | FR3105876B1 (ja) |
TW (1) | TWI833057B (ja) |
WO (1) | WO2021136894A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5236118A (en) * | 1992-05-12 | 1993-08-17 | The Regents Of The University Of California | Aligned wafer bonding |
FR2819099B1 (fr) * | 2000-12-28 | 2003-09-26 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee |
US6699770B2 (en) * | 2001-03-01 | 2004-03-02 | John Tarje Torvik | Method of making a hybride substrate having a thin silicon carbide membrane layer |
US6784071B2 (en) * | 2003-01-31 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement |
NL2018856B1 (en) * | 2017-05-05 | 2018-11-14 | Suss Microtec Lithography Gmbh | Method and device for aligning a first substrate with a second substrate |
-
2019
- 2019-12-30 FR FR1915720A patent/FR3105876B1/fr active Active
-
2020
- 2020-12-15 EP EP20845581.6A patent/EP4085478B1/fr active Active
- 2020-12-15 WO PCT/FR2020/052451 patent/WO2021136894A1/fr unknown
- 2020-12-15 JP JP2022527974A patent/JP2023508834A/ja active Pending
- 2020-12-15 US US17/757,797 patent/US20220359293A1/en active Pending
- 2020-12-28 TW TW109146402A patent/TWI833057B/zh active
Also Published As
Publication number | Publication date |
---|---|
FR3105876A1 (fr) | 2021-07-02 |
US20220359293A1 (en) | 2022-11-10 |
TW202139260A (zh) | 2021-10-16 |
EP4085478B1 (fr) | 2023-10-25 |
EP4085478A1 (fr) | 2022-11-09 |
FR3105876B1 (fr) | 2021-11-26 |
WO2021136894A1 (fr) | 2021-07-08 |
TWI833057B (zh) | 2024-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110039368A1 (en) | Methods for making substrates and substrates formed therefrom | |
US20230197435A1 (en) | Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic | |
JP2023502572A (ja) | 結晶SiCのキャリア基材上に単結晶SiCの薄層を備える複合構造を作成するプロセス | |
TW201724178A (zh) | SiC複合基板之製造方法 | |
KR20220159960A (ko) | SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 | |
US12033854B2 (en) | Method for manufacturing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate of polycrystalline SiC | |
JP2023508834A (ja) | 支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス | |
KR20240056832A (ko) | 다결정 탄화규소 지지 기판의 제조 방법 | |
TW202343780A (zh) | 在多晶碳化矽支撐底材上包含單晶薄膜之複合結構及其製作方法 | |
CN117999635A (zh) | 使用多晶sic中间层将单晶sic层转移到多晶sic载体上的方法 | |
US20220415653A1 (en) | Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate | |
JP2024509679A (ja) | 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法 | |
TWI327337B (ja) | ||
JP7542053B2 (ja) | 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス | |
TWI844701B (zh) | 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在多晶SiC製載體底材上 | |
TWI845800B (zh) | 包含單晶SiC所製成之薄層在SiC所製成之載體基板上之複合結構的製造方法 | |
US20240258195A1 (en) | Bonded body comprising mosaic diamond wafer and semiconductor of different type, method for producing same, and mosaic diamond wafer for use in bonded body with semiconductor of different type | |
US20240112908A1 (en) | Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate | |
US20240170284A1 (en) | Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure | |
TW202205357A (zh) | 用於製作複合結構之方法,該複合結構包含一單晶sic薄層在一sic載體底材上 | |
CN118302839A (zh) | 制造包括具有改进的电性能的由碳化硅制成的工作层的半导体结构体的方法 | |
CN115715425A (zh) | 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法 | |
CN118077032A (zh) | 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法 | |
CN116837463A (zh) | 一种基于碳化硅的调制器件制备方法及调制器件 | |
TW202332044A (zh) | 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231016 |