JP2023508834A - 支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス - Google Patents

支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス Download PDF

Info

Publication number
JP2023508834A
JP2023508834A JP2022527974A JP2022527974A JP2023508834A JP 2023508834 A JP2023508834 A JP 2023508834A JP 2022527974 A JP2022527974 A JP 2022527974A JP 2022527974 A JP2022527974 A JP 2022527974A JP 2023508834 A JP2023508834 A JP 2023508834A
Authority
JP
Japan
Prior art keywords
support substrate
substrate
donor substrate
alignment
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022527974A
Other languages
English (en)
Inventor
グウェルタズ ゴーダン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2023508834A publication Critical patent/JP2023508834A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、複合構造体を製造するためのプロセスに関する。このプロセスは、単結晶材料から構成されるドナー基板（１０）を用意するステップａ）と、第１の位置合わせパターン（２１）を有する支持基板（２０）を用意するステップｂ）と、前記基板（１０）の面（１０ａ，１０ｂ）で表面再編成をもたらす温度でドナー基板（１０）に適用される熱処理のステップｃ）であって、表面再編成が、第１の主軸線（Ｐ１）と平行なナノメートル振幅の第１のステップ（１３）の形成を生じさせる、ステップｃ）と、ドナー基板（１０）の第１の主軸線（Ｐ１）を示す配置マーク（１２）と支持基板（２０）の位置合わせパターン（２１，２２）との間の±０．１°よりも良好な光学的位置合わせを含む、ドナー基板（１０）と支持基板（２０）とを組み立てるステップｄ）と、薄層（１００）をドナー基板（１０）から支持基板（２０）へ転写するステップｅ）と、を含む。【選択図】図４

Description

本発明は、マイクロエレクトロニクス部品用の半導体材料の分野に関する。本発明は、特に、支持基板に位置される、例えば炭化ケイ素から形成される単結晶薄層を備えるとともに、前記薄層の結晶軸線での正確な位置合わせを可能にする、複合構造体を製造するプロセスに関連する。
炭化ケイ素（ＳｉＣ）への関心は、この半導体材料がエネルギー処理能力を高めることができるため、過去数年間で大幅に増加してきた。ＳｉＣは、特に電気自動車などのエレクトロニクスにおける台頭する分野のニーズを満たすべく革新的なパワーデバイスの製造に益々広く使用されている。
単結晶炭化ケイ素に基づくパワーデバイス及び一体型電源システムは、シリコン製の従来の同族体と比較してはるかに高い電力密度を管理することができ、より小さなアクティブゾーン寸法でそのように行なうことができる。ＳｉＣにおけるパワーデバイスの寸法を更に制限するためには、横方向の構成要素ではなく垂直方向の構成要素を製造することが有利である。このために、ＳｉＣ構造体の前面に位置する電極と背面に位置する電極との間の垂直方向の電気伝導が前記構造体によって許容されなければならない。
それにもかかわらず、マイクロエレクトロニクス産業向けの高品質の単結晶ＳｉＣ基板は、依然として高価であり、大きなサイズで供給することが困難である。したがって、これが単結晶であろうと多結晶であろうと、一般に低コストの支持基板に単結晶ＳｉＣの薄層を備える複合構造体を作成するべく、薄層転写ソリューションを用いることは有利である。よく知られている薄層転写ソリューションの１つは、軽イオンの注入と直接結合による組み立てとに基づくＳｍａｒｔ Ｃｕｔ（商標）プロセスである。そのようなプロセスにより、例えば、単結晶ＳｉＣ（ｃ－ＳｉＣ）の薄層を備え、欠陥密度の低いｃ－ＳｉＣから形成されたドナー基板から除去されるとともに、多結晶ＳｉＣ（ｐ－ＳｉＣ）から形成された支持基板又は単結晶ＳｉＣから形成された支持基板と直接に接触して又は金属層を介して接触して組み立てられる複合構造体を製造することが可能になる。そのような複合構造体は、垂直方向の電気伝導を可能にする。
前述のように複合構造体に製造される特定の垂直方向の電子部品は、高性能レベルを達成するために、ｃ－ＳｉＣの薄層の結晶軸線に対して正確な位置合わせを必要とする。必要な精度は一般に±０．１°である。実際には、電子部品の要素（例えば、その長さに沿ったゲート）とｃ－ＳｉＣ層の結晶軸線（１１－２０）とを０．１°よりも良好に位置合わせできる必要がある。
この位置合わせの問題は、ＳｉＣから形成される薄層に生成される構成要素に関連して説明してきたばかりであるにもかかわらず、他の材料で構成された単結晶薄層で潜在的に見い出される。
したがって、薄層の少なくとも１つの結晶軸線を再現可能な態様で見い出して、それにより、前記軸線とコヒーレントであり且つ垂直構成要素の製造に必要な全てのレベルのマスクで使用され得る位置合わせマークを作成することができる、複合構造体を提供することが有利である。
複合構造体の製造に使用される支持基板及びドナー基板はそれぞれ、通例、±１°の精度で、基板の前面の平面内に含まれる結晶軸線を示す平坦なスポット又は切り欠きを有する。
そのような不正確さは、結晶軸線を表わす位置合わせマークを再現可能な態様で±０．１°の精度で規定するために基板の平坦なスポット又は切り欠きに依存できるようにしない。
これに加えて、基板の組み立て中の位置合わせの不正確さは、複合構造体を形成するために、ドナー基板により得られる薄層の結晶軸線を表わす位置合わせマークを規定するべく支持基板の平坦なスポット又は切り欠きに依存することは明らかに不可能であるように思われる。
結晶軸線の正確な配置を行なうためには、Ｘ線回折（ＸＲＤ）ツールを使用する必要があり、それにより、複合構造体の製造プロセスが非常に複雑になる。
本発明は、前述の欠点の全て又は一部を解決することを目的としている。本発明は、支持基板に位置される単結晶薄層（例えば、ＳｉＣから形成される）を備える複合構造体を製造するためのプロセスに関し、前記複合構造体は、前記薄層の結晶軸線での正確な位置合わせを可能にする。
本発明は、支持基板に位置される第１の単結晶材料から形成される薄層を備える複合構造体を製造するためのプロセスに関する。プロセスは、
前面及び背面を有する第１の単結晶材料から構成されるドナー基板を用意するステップａ）と、
前面と、背面と、縁部と、前記面のうちの一方の面又は縁部にある第１の位置合わせパターンとを有する支持基板を用意するステップｂ）と、
制御された雰囲気下で、前記基板の面のうちの少なくとも一方で表面再編成をもたらすことができる温度で、少なくともドナー基板に適用される熱処理のステップｃ）であって、表面再編成が、第１の主軸線と平行なナノメートル振幅の第１のステップの形成を生じさせる、ステップｃ）と、
基板が接触される前に、ドナー基板の第１の主軸線を示す配置マークと支持基板の少なくとも１つの位置合わせパターンとの間の±０．１°よりも良好な光学的位置合わせを含む、ドナー基板と支持基板とを組み立てるステップｄ）と、
薄層をドナー基板から支持基板へ転写するステップｅ）と、
を含む。
単独で又は任意の技術的に実現可能な組み合わせで解釈される、本発明の他の有利で非限定的な特徴によれば、
支持基板の第１の位置合わせパターンが、支持基板の縁部に形成される平坦なスポット又は切り欠きであり、組み立てステップ中の光学的位置合わせが前記第１の位置合わせパターンを使用する；
第１の材料が炭化ケイ素であり、ステップｃ）の熱処理の温度が１５００℃以上、優先的に１６００℃以上である；
支持基板が単結晶炭化ケイ素から形成され、熱処理ステップが、支持基板にも適用されるとともに、前記基板の面のうちの少なくとも一方に表面再編成をもたらし、表面再編成が、第２の主軸線と平行なナノメートル振幅の第２のステップの形成を生じさせ；
支持基板の第２の位置合わせパターンが、第２のステップ自体によって、第２のステップから始まる支持基板の前面のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのパターンによって、又は、第２のステップから始まる支持基板の背面のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのパターンによって形成され；
組み立てステップ中の光学的位置合わせが前記第２の位置合わせパターンを使用する；
第１の材料がガリウムヒ素であり、ステップｃ）の熱処理の温度が６３０℃以上である；
第１の材料がリン化インジウムであり、ステップｃ）の熱処理の温度が６００℃以上である；
配置マークが、第１のステップ自体によって、第１のステップから始まるドナー基板の前面のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのマークによって、又は、第１のステップから始まるドナー基板の背面のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのマークによって形成される；
組み立てステップが、２つの基板が接触される前に、ドナー基板の前面及び／又は支持基板の前面の化学機械研磨を含む；
組み立てステップが、２つの基板が接触される前に、ドナー基板の前面及び／又は支持基板の前面における中間層の堆積を含む；
製造プロセスは、組み立てステップの前に、ドナー基板に埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層を画定するステップを含む；
製造プロセスは、転写ステップ中に、一方では、支持基板に位置される薄層を備える複合構造体を形成し、他方では、ドナー基板の残りの部分を形成するために、埋め込み脆弱面に沿って分離するステップを含む。
本発明の他の特徴及び利点は、添付の図に関連して与えられる本発明の以下の詳細な説明から明らかになる。
本発明に係る製造プロセスに従って作成される複合構造体を示す。 本発明に係る製造プロセスのステップを示す。 本発明に係る製造プロセスのステップを示す。 本発明に係る製造プロセスのステップを示す。 本発明に係る製造プロセスのステップを示す。 本発明に係る製造プロセスのステップを示す。 本発明に係る製造プロセスの別の又は任意選択的なステップを示す。 本発明に係る製造プロセスの別の又は任意選択的なステップを示す。 本発明に係る製造プロセスの別の又は任意選択的なステップを示す。 本発明に係る製造プロセスの別の又は任意選択的なステップを示す。 本発明に係る製造プロセスの別の又は任意選択的なステップを示す。 本発明に係る製造プロセスの別の又は任意選択的なステップを示す。
説明部分では、図中の同じ参照符号を同じタイプの要素に関して使用できる。これらの図は、読みやすくするために原寸に比例していない概略的な表示である。特に、ｚ軸線に沿った層の厚さは、ｘ軸線及びｙ軸線に沿った横方向の寸法に対して原寸に比例しておらず、また、層の互いに対する相対的な厚さは、必ずしも図で順守されているわけではない。
本発明は、支持基板２０に位置される第１の単結晶材料から形成される薄層１００を備える複合構造体１を製造するためのプロセスに関する（図１）。
第１の材料は、特に、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）又はその他となり得る。説明の残りの部分では、一般に、「ｃ－ＳｉＣ」又は「ｃ－材料」はそれぞれ、単結晶炭化ケイ素又は単結晶形態の前記材料を指すために使用される。
プロセスは、最初に、第１の単結晶材料から構成されるドナー基板１０を用意するステップａ）を含む（図２ａ）。
複合構造体１の薄層１００は、本発明のプロセスの完了時に、ドナー基板１０を発端として形成され、したがって、結晶学的配向、結晶品質、及び、ドナー基板１０のドーピングの程度も、薄層１００に生成されるようになっている構成要素、例えば垂直構成要素の必要な仕様を満たすように選択される。
例として、ｃ－ＳｉＣから形成されるドナー基板１０は、＜１１－２０＞結晶軸線に対して４．０°±０．５°未満のオフカット角度、及び、５／ｃｍ２以下或いは更には１／ｃｍ２未満の貫通転位（マイクロパイプ）の密度を有する４Ｈ又は６Ｈポリタイプを成し得る。Ｎ－（窒素）ドープ形態において、ドナー基板は、優先的に、０．０１５ｏｈｍ．ｃｍ～０．０３０ｏｈｍ．ｃｍの抵抗率を有する。これらの欠陥に対する標的構成要素の感度に応じて一般に１５００／ｃｍ２以下である基底面転位（ＢＰＤ）の低い密度を有するドナー基板１０を選択することができる。
或いは、ｃ－ＳｉＣドナー基板１０は、初期基板１０’と、該初期基板の前面１０ａの側にあって、例えばエピタキシによって生成されるとともに将来の薄層１００にとって必要な特性を有する表面層１１０とを有してもよく、薄層１００は、本発明のプロセスの完了時に、前記表面層１１０を発端として形成される（図３）。この場合、表面層１１０におけるＢＰＤ型欠陥の密度は初期基板１０’の密度よりも低く、好適には５／ｃｍ２未満或いは更には１／ｃｍ２未満であると想定することが可能である。
更に例として、ｃ－ＩｎＰから形成されるドナー基板１０は、２°のオフカット角度を有し得る。
ドナー基板１０は、優先的に、１００ｍｍ又は１５０ｍｍ或いは更には２００ｍｍの直径、及び、一般に３００～８００ミクロンの厚さを有する円形ウエハの形態を成す。ドナー基板１０は、前面１０ａと、背面１０ｂと、その円形の外周を形成する縁部１０ｃとを有する。前面１０ａの表面粗さは、２０ミクロン×２０ミクロンのスキャンで原子間力顕微鏡（ＡＦＭ）によって測定された１ｎｍ Ｒａ（平均粗さ）未満となるように有利に選択される。
ドナー基板１０は、通常、その縁部１０ｃに形成された平坦なスポット１１又は切り欠きを備える。一般に、平坦なスポット１１（又は切り欠き）は、前面１０ａの平面（ｘ，ｙ）内に含まれる１つの特定の結晶軸線をマーキングし、ｃ－ＳｉＣから形成される基板の場合、結晶軸線（１１－２０）は、例えば、平坦なスポット１１と平行である。それにもかかわらず、平坦なスポット１１は結晶軸線の方向を±１°に保証するため、このマーキングの精度は低い。
別の選択肢によれば、ドナー基板１０は、その前面１０ａ又はその背面１０ｂでのリソグラフィ、エッチング及び堆積の既知の技術によって生成されて１つの特定の結晶学的方向を示すことができる１つ以上のマイクロメートル又はミリメートルパターンを備えてもよい。
このプロセスは、支持基板２０を用意するステップｂ）も含む（図２ｂ）。支持基板２０は、第１の材料に基づいて構成要素を生成するために通常使用されるマイクロエレクトロニクスプロセスと適合する任意の材料から選択されてもよい。したがって、支持基板２０は、シリコン、炭化ケイ素、ガリウムヒ素、リン化インジウムなどから形成され得る。
ドナー基板（１０）（及び薄層（１００））の第１の材料が炭化ケイ素である場合、支持基板２０は、多結晶炭化ケイ素（ｐ－ＳｉＣ）から形成される又は単結晶炭化ケイ素から形成されるのが有利である。単結晶炭化ケイ素から形成される場合、ドナー基板１０（及びそこから得られる薄層１００）の場合よりも高度の欠陥及び転位が許容され得る。優先的に、支持基板２０は、将来の複合構造体１に生成され得る垂直構成要素の電気伝導の要件を満たすために、０．０１５ｏｈｍ．ｃｍ～０．０３０ｏｈｍ．ｃｍの抵抗率を有する。
支持基板２０は、優先的に、１００ｍｍ又は１５０ｍｍ、或いは更には、２００ｍｍの直径、及び、一般に３００～８００ミクロンの厚さを有する円形ウエハの形態を成す。支持基板２０は、前面２０ａ、背面２０ｂ、及び、その円形の外周を形成する縁部２０ｃを有する。前面２０ａの表面粗さは、ドナー基板１０の場合のように、１ｎｍ Ｒａ未満になるように有利に選択される。
支持基板２０は、一般に、前面２０ａ及び背面２０ｂのうちの一方の面に又は縁部２０ｃに位置される位置合わせパターン２１（以下、第１の位置合わせパターン２１と称される）を備える。図２ｂにおいて、第１の位置合わせパターン２１は、支持基板２０の縁部２０ｃに形成される平坦なスポットである。或いは、第１の位置合わせパターンは、同じく縁部２０ｃに形成される切り欠きから成ってもよい。更に別の選択肢によれば、第１の位置合わせパターン２１は、支持基板２０の前面２０ａ又は背面２０ｂにリソグラフィ、エッチング、及び、堆積の既知の技術によって生成されるとともにある特定の方向を示すことができる又は後続のリソグラフィマスクのレベルを位置合わせするためのマーカーとして作用し得る１つ以上のマイクロメートル又はミリメートルパターンから成ってもよい。
単結晶支持基板２０の場合、第１の位置合わせパターン２１は、ドナー基板１０に関して前述したように、±１°の精度で、基板２０の前面２０ａと平行な平面（ｘ，ｙ）内に含まれる結晶軸線をマーキングする。
その後、本発明に係るプロセスは、制御された雰囲気下で、処理された基板の面のうちの少なくとも一方で表面再編成をもたらすことができる温度で、ドナー基板１０に及び任意選択で支持基板２０に適用される熱処理のステップｃ）を含む。表面再編成は、互いに平行であるとともに例えば数ナノメートルから最大で５００ｎｍ程度のナノメートル振幅を有するステップの形成（ステップバンチング）を生じさせる。
限定することなく、以下、様々なタイプの第１の材料に関して、熱処理の幾つかの例を示す。
第１の材料が炭化ケイ素である場合、ステップｃ）の熱処理は、１５００℃以上、優先的に１６００℃以上の温度でドナー基板１０に（及び、支持基板も炭化ケイ素から形成される場合には、潜在的に支持基板２０に）適用される。温度は、一般に、１５００℃～１８００℃までの間で、例えば１７００℃に選択され、雰囲気は、アルゴン及び／又はアルゴンと約２％水素との混合物に基づく不活性雰囲気又は還元性雰囲気であるのが有利である。そのような温度は、炭化ケイ素の少なくとも１つの化合物（すなわち、ここではケイ素）が浸出することができるように十分に高い。
ｃ－ＳｉＣ基板に適用される場合、そのような熱処理は、前記基板の面のうちの少なくとも一方に表面再編成をもたらし、表面再編成は、互いに平行であるとともに数ナノメートルから最大で５００ｎｍ程度のナノメートル振幅を有するステップの形成を生じさせる。
第１の材料がガリウムヒ素である場合、ステップｃ）の熱処理の温度は、アルシン雰囲気下で６３０℃以上になるように選択され、ヒ素の浸出は、予期される表面再編成をもたらす。
第１の材料がリン化インジウムである場合、ステップｃ）の熱処理の温度は、ホスフィン雰囲気下で６００℃以上になるように選択され、その場合、浸出する傾向があるのはリンであり、ステップの形態を成す表面再編成が起こる可能性がある。
言及された例において、より一般的には、ドナー基板１０の第１の材料が何であれ、制御された雰囲気下でのステップｃ）の熱処理の適用は、ステップの形態を成す表面再編成を可能にし、穴の外観（エッチングピット）を防止（制限）する。
したがって、図２ｃに示されるように、熱処理ステップの後、ドナー基板１０は、その前面１０ａ及び／又はその背面１０ｂにステップ１３（以下、第１のステップと称される）を有し、これらのステップは全て、主軸線Ｐ１（第１の主軸線と称される）と平行であり、この主軸線Ｐ１は、第１の材料の性質に応じて、明確に規定された結晶軸線を示す。
すなわち、ドナー基板１０が４Ｈ又は６Ｈポリタイプのｃ－ＳｉＣから形成される場合、主軸線Ｐ１は結晶軸線（１－１００）と平行である。
ドナー基板１０の前面１０ａ及び／又は背面１０ｂにおける第１のステップ１３の存在は、主軸線Ｐ１、その結果、平面（ｘ，ｙ）内の関連する結晶軸線を示す配置マーク１２を構成し得る。
別の選択肢によれば、配置マーク１２は、第１のステップ１３を発端として、ドナー基板１０の前面１０ａに、フォトリソグラフィ及びエッチングの従来の技術によって画定される少なくとも１つのマークによって形成される（図４）。
更に別の選択肢によれば、少なくとも１つのマークが、第１のステップ１３を発端としてドナー基板１０の背面１０ｂに画定され、したがって、背面１０ｂに配置マーク１２が形成される。この選択肢は、ドナー基板１０の前面１０ａの局所的な構造化を防ぐという点で有利であり、これは、後続の組み立てステップにとって好都合である。
支持基板２０がドナー基板１０のように第１の単結晶材料で構成される場合には、熱処理ステップｃ）が支持基板２０にも適用されてもよく、したがって、ステップ２３（第２のステップと称される）が支持基板２０の前面２０ａ及び／又は支持基板２０の背面２０ｂに生成され、これらのステップは全て主軸線Ｐ２（第２の主軸線と称される）と平行であり、この主軸線Ｐ２は、支持基板２０の明確に規定された結晶軸線を示す。
支持基板２０が第１の材料とは異なる単結晶材料で構成される場合には、ドナー基板１０に適用された熱処理ステップとは（温度及び／又は雰囲気に関して）異なる熱処理ステップｃ）を支持基板２０に適用できることに留意されたい。その後、ステップｃ）の条件は、支持基板２０に所望の表面再編成をもたらすように規定される。
図２ｃに示されるように、支持基板２０の前面２０ａ及び／又は背面２０ｂにおける第２のステップ２３の存在は、主軸線Ｐ２、その結果、平面（ｘ，ｙ）内の関連する結晶軸線を示す第２の位置合わせパターン２２を構成し得る。
別の選択肢によれば、第２の位置合わせパターン２２は、第２のステップ２３を発端として、支持基板２０の前面２０ａに、少なくとも１つのパターン（フォトリソグラフィ及びエッチングの従来の技術によって画定される）によって形成される（図４）。
更に別の選択肢によれば、少なくとも１つのパターンが、第２のステップ２３を発端として、支持基板２０の背面２０ｂに画定され、したがって、背面２０ｂに第２の位置合わせパターン２２が形成される。
熱処理が適用される基板１０，２０の面の一方又は他方でステップ１３，２３の外観に有利に働くことができることに留意されたい。特に、４Ｈポリタイプのｃ－ＳｉＣは、極性があり、前面としてＳｉ面又はＣ面を有し得る。すなわち、これら２つの面のエネルギーレベルが異なることを考慮すると、Ｓｉ面の表面再編成は、特定のアニーリング条件下で、Ｃ面の再編成よりも大きな振幅の更に多くのステップを生成する。
その後、プロセスは、ドナー基板１０及び支持基板２０を、それらのそれぞれの前面１０ａ，２０ａを介して組み立てるステップｄ）を含む。このステップは、分子接着による直接結合を実行するために２つの基板１０，２０の密接な接触を含む。それ自体がよく知られているように、そのような結合は、組み立てられた表面を、汚染物質（粒子、有機物など）を除去するべく事前に洗浄し、結合波の伝搬及び結合界面の良好な強度にとって有利な化学的表面終端に有利に作用するべく潜在的に活性化することを要する。
本発明によれば、基板１０，２０が接触される前に、ドナー基板１０の第１の主軸線Ｐ１を示す配置マーク１２と支持基板２０の少なくとも１つの位置合わせパターン２１，２２との間で、±０．１°よりも良好な光学的位置合わせが行なわれる。配置マーク１２と位置合わせパターン２１，２２との間の位置合わせは、±０．１°よりも良好或いは更には±０．０５°よりも更に良好な精度を目標とする。
この位置合わせの目的は、第１の主軸線Ｐ１（ドナー基板１０の、したがって、そこから得られる薄層１００の１つの特定の結晶軸線に対応する）が支持基板２０の第１の位置合わせパターン２１又は第２の位置合わせパターン２２によって正確にマーキングされるように保証することである。
ドナー基板１０及び支持基板２０の前面１０ａ，２０ａ、背面１０ｂ，２０ｂ、又は、縁部１０ｃ，２０ｃに位置されるマーク間又はパターン間の光学的位置合わせを実行することも同様に可能であることを想起されたい。
第１の変形例によれば、光学的位置合わせは、それが何であれ、配置マーク１２と、支持基板２０の第１の位置合わせパターン２１との間で実行される（図２ｄ）。そのような場合、第２のステップ２３に基づく第２の位置合わせパターン２２が使用されないため、支持基板２０が熱処理ステップｃ）を受ける必要はない。第１の変形例は、支持基板２０がアモルファス又は多結晶材料、例えば、ｐ－ＳｉＣを備える場合に有利に使用される。
第２の変形例によれば、光学的位置合わせは、それが何であれ、配置マーク１２と、それが何であれ、支持基板２０の第２の位置合わせパターン２２との間で実行される（図５）。そのような場合、第２の位置合わせパターン２２を形成するために必要な第２のステップ２３を生成するために、ステップｃ）の熱処理が支持基板２０に適用された。この第２の変形例は、支持基板２０が単結晶材料、例えばｃ－ＳｉＣを備える場合に有利に使用される。第２の変形例は、将来の複合構造体１が垂直構成要素の生成を目的としている場合にも好ましい。実際に、これらの構成要素については、（例えば、疎水性の直接結合を介して）基板１０，２０のそれぞれの半導体表面（例えば、ｃ－ＳｉＣから形成される）を直接に組み立てることが有利であるが、ドナー基板１０の平面（ｘ，ｙ）内に含まれる結晶軸線と支持基板２０の平面（ｘ，ｙ）内に含まれる結晶軸線との間の０．２°を超える位置ずれが、構成要素の垂直方向の電気伝導に不利であるアセンブリインタフェースの抵抗率を増大させることに留意されたい。したがって、本発明に係るプロセスによって与えられるように、組み立て中に２つの基板１０，２０の結晶軸線を±０．１°に位置合わせすることができるのが有利である。
基板１０，２０を組み立てるステップｄ）は、ドナー基板１０及び支持基板２０の前面１０ａ，２０ａの一方又は他方をその接触前に滑らかにするための表面処理を含んでもよい。実際に、ドナー基板１０の少なくとも前面１０ａにおけるステップ１３の存在は、直接結合の品質に影響を及ぼし得る。ドナー基板１０に関して以下に述べる原理は、第２のステップ２３が支持基板２０の前面に存在する場合にも同様の態様で適用される。
したがって、ドナー基板１０の前面１０ａの化学機械研磨は、例えば、２つの基板１０，２０の光学的位置合わせ及び接触の前に実行されてもよい。研磨は第１のステップ１３の消失をもたらすため、ドナー基板１０の配置マーク１２（又は支持基板２０の第２の位置合わせパターン２２）が前記研磨の前にステップ１３から形成されてしまっていることが必要である。或いは、第１のステップ１３が前面１０ａで除去されるとしても、ドナー基板１０の背面１０ｂに存在するステップ１３は、配置マーク１２を生成するため又は光学的位置合わせのために直接に使用されてもよい。
更に光学的位置合わせ及び接触の前に、組み立てステップｄ）は、ドナー基板１０の前面１０ａ及び／又は支持基板２０の前面２０ａに中間層を堆積させることを含んでもよい。中間層は、本発明に係るプロセスの最後に複合構造体１に生成される構成要素のタイプに応じて、絶縁層又は導電層、例えば金属層であってもよい。絶縁層は、酸化ケイ素、窒化ケイ素などから選択される材料を備えてもよく、導電層は、タングステン（Ｗ）、ケイ化タングステン（ＷＳｉ２）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、炭窒化シリコン（例えば、ｘ＝１０％のＳｉＣＮｘ）などから選択される材料を備えてもよい。基板１０，２０の直接結合を容易にするために、中間層が例えば化学機械研磨によって平滑化されてもよい。したがって、ドナー基板１０及び支持基板２０の前面１０ａ，２０ａのステップ１３，２３は、カプセル化され、組み立てを妨げない。
組み立てステップｄ）中、基板１０，２０の接触は、周囲雰囲気下で又は制御された雰囲気下で、例えば、不活性ガス下及び／又は真空下で行なわれてもよい。また、基板の接触は、例えば２０℃～３００℃の制御された温度で行なわれてもよい。
それ自体よく知られているように、基板１０，２０の接触は、結合波の伝播を伴い、それにより、結合界面３０が形成され、結合されたアセンブリ１’がもたらされる（図２ｄ）。
本発明に係る製造プロセスは、最後に、薄層１００をドナー基板１０から支持基板２０へと転写するステップｅ）を含む（図２ｅ）。
第１の実施形態によれば、薄層１００の転写は、ドナー基板１０の背面１０ｂを薄層１００の所望の厚さまで薄くすることによって実行される。このような薄化は、例えば、洗浄シーケンスと交互に、研削、湿式又は乾式化学エッチング、及び／又は、化学機械研磨の従来の技術を使用してもよい。結合界面を強化する又はさもなければ薄層１００の結晶及び／又は表面品質を改善するために１つ（又は複数）の熱処理（複数可）が適用されてもよい。
第２の実施形態によれば、薄層１０の転写は、Ｓｍａｒｔ Ｃｕｔ（商標）プロセスによって実行される。この場合、本発明に係る製造プロセスは、組み立てステップの前に、ドナー基板１０に埋め込み脆弱面１５を形成して、前記埋め込み脆弱面１５とドナー基板１０の前面１０ａとの間に薄層１００を画定するステップを含む（図６ａ）。
光種のイオン注入のステップが、ドナー基板１０に所定の深さまで実行されるのが有利である。注入された光種は、優先的に、水素、ヘリウム、又は、同時注入されるこれらの２つの種である。これらの光種は、所定の深さ付近に、ドナー基板１０の自由表面と平行な、すなわち、図６ａの平面（ｘ，ｙ）と平行な薄層に分布されたマイクロキャビティを形成する。この薄層は、簡単にするために、埋め込み脆弱面１５と称される。光種の注入のエネルギーは、ドナー基板１０の所定の深さに達するように選択され、前記深さは、転写後の薄層１０の目標厚さに対応する。例えば、水素イオンは、１００～１５００ｎｍ程度の薄層１０を画定するために、１０ｋｅＶ～２５０ｋｅＶ（又は最大５００ｋｅＶ）のエネルギーで、及び、５Ｅ１６／ｃｍ２～１Ｅ１７／ｃｍ２の線量で注入される。
イオン注入ステップの前に、ドナー基板１０の前面１０ａに保護層を堆積させることができることに留意すべきである。この保護層は、酸化ケイ素又は窒化ケイ素などの材料から構成されてもよい。
更に第２の実施形態では、その後、前述の組み立てステップｄ）が実行される（図６ｂ）。次に、転写ステップｅ）は、一方では、支持基板２０に位置される薄層１００を備える複合構造体１を形成し、他方では、ドナー基板の残りの部分１０”を形成するために、埋め込み脆弱平面１５に沿って分離することを含む。
分離は、一般に、数分から数時間にわたって、２００℃～１０００℃の温度、特に、ｃ－ＳｉＣから形成される第１の材料の場合には８００℃～１０００℃の温度、又は、ｃ－ＧａＡｓから形成される第１の材料の場合には２００℃～３００℃の温度、又は、ｃ－ＩｎＰから形成される第１の材料の場合には約３００℃の温度で熱処理を適用することによって引き起こされ得る。前記熱処理中、埋め込み脆弱面１５に存在するマイクロキャビティは、破壊波が自発的に開始するまで成長速度論に従い、破壊波は、埋め込み脆弱面１５の全範囲にわたって伝播し、複合構造体１とドナー基板１０の残りの部分１０”との間の分離をもたらす。
或いは、分離は、局所的な応力の印加によって又は熱処理と機械的応力との組み合わせによって引き起こされてもよい。
分離後、薄層１０の自由面は、一般に、３～６ｎｍ Ｒａ（ＡＦＭ－２０ミクロン×２０ミクロンスキャン）の粗さを示す。構成要素のその後の生成の目的は、粗さを１ｎｍ Ｒａ未満にすることである。
したがって、転写ステップｅ）の後、製造プロセスは、複合構造体１に適用される仕上げステップを含み得る。これらの仕上げステップは、特に、薄層１００（複合構造体１の前面１ａ）の自由表面の粗さを改善することを目的とする。
仕上げステップは、特に、前面１ａに適用される化学機械研磨の既知の技術を利用してもよい。また、仕上げステップは、結合界面３０を強化すること或いは薄層１００の結晶及び／又は表面品質を改善することを目的とする熱処理を含んでもよい。
どちらの実施形態が選択されても、転写ステップｅ）の終わりに、ドナー基板１０の配置マーク１２は、複合構造体１に存在しない（特に、配置マークがドナー基板１０の背面１０ｂに位置された場合）或いは見えないか劣化している（配置マークがドナー基板１０の前面１０ａ又は縁部１０ｃに位置された場合）。
したがって、薄層１００又は薄層１００中に構成要素を生成する一方で、構成要素を前記層１００の特定の結晶軸線に位置合わせするために、組み立てステップｄ）の光学的位置合わせのために使用された支持基板２０の位置合わせパターン２１，２２に依存することが可能である。この位置合わせパターンは、薄層１００の特定の結晶軸線の方向を高い精度（±０．１°）で示す。
例：
非限定的な実施例によれば、製造プロセスのステップａ）で用意されるドナー基板１０は、４Ｈポリタイプのｃ－ＳｉＣから形成されるウエハであり、＜１１－２０＞軸線に対して４．０°±０．５°の配向を伴うとともに、１５０ｍｍの直径及び３５０μｍの厚さを伴う。ドナー基板１０の前面１０ａはＣ（カーボン）タイプの面であり、一方、ドナー基板１０の背面１０ｂはＳｉ（シリコン）タイプの面である。ドナー基板１０は、その縁部１０ｃに形成されて前記基板１０の前面１０ａの平面（ｘ，ｙ）に含まれる結晶学的方向（１－１００）を±１°以内で示す平坦なスポット１１を備えてもよい。
製造プロセスのステップｂ）で用意される支持基板２０は、４Ｈポリタイプのｃ－ＳｉＣから形成されるウエハであり、＜１１－２０＞軸線に対して４．０°±０．５°の配向を伴うとともに、１５０ｍｍの直径及び３５０μｍの厚さを伴う。支持基板２０は、その縁部２０ｃに形成されて前記基板２０の前面２０ａの平面（ｘ，ｙ）に含まれる結晶学的方向（１－１００）を示す平坦なスポット２１を備える。前面２０ａはＳｉタイプであり、背面２０ｂはＣタイプである。
従来の洗浄シーケンスは、熱処理ステップｃ）の前に基板１０，２０に対して実行される。
その後、アルゴン下又はアルゴン下で２％水素と組み合わせた１７００℃での熱処理が２つの基板１０，２０に適用され、その結果、ドナー基板１０の面１０ａ，１０ｂに第１のステップ１３が出現するとともに、支持基板２０の面２０ａ，２０ｂに第２のステップ２３が出現する。表面再編成のためにＳｉタイプ面及びＣタイプ面によって必要とされる様々なエネルギーを考慮すると、ドナー基板１０の第１のステップ１３は、ドナー基板１０の前面１０ａ（Ｃ面）におけるよりも大きな振幅をドナー基板１０の背面１０ｂ（Ｓｉ面）に有し、また、支持基板２０の第２のステップ２３は、支持基板２０の背面（Ｃ面）よりも大きな振幅を支持基板２０の前面２０ａ（Ｓｉ面）に有する。ドナー基板１０及び支持基板２０は同じ種類で同じ結晶配向を有するため、第１のステップ１３及び第２のステップ２３とそれぞれ平行である第１の主軸線Ｐ１及び第２の主軸線Ｐ２は、同じ結晶軸線（１－１００）に対応する。
ドナー基板１０の背面１０ｂの第１のステップ１３を発端として、配置マーク１２が前記背面１０ｂに画定される。支持基板２０の前面２０ａの第２のステップ２３を発端として、第２の位置合わせパターン２２が、前記基板２０の背面２０ｂに画定される。マーク１２及び第２のパターン２２が第１の主軸線（Ｐ１）及び第２の主軸線（Ｐ２）の方向をそれぞれ正確に示すように形成されることを想起されたい。マーク１２及び第２のパターン２２はそれぞれ、関連する基板の境界に位置される２つの位置合わせクロスから成ってもよい。
水素イオンは、ドナー基板１０の前面１０ａを通じて６０ｋｅＶのエネルギー及び６Ｅ１６Ｈ＋／ｃｍ２の線量で注入される。任意選択で、ドナー基板１０は、その前面１０ａに保護層を備えてもよく、この保護層を通じてイオンが注入される。埋め込み脆弱面１５が、ドナー基板１０内に約５００ｎｍの深さで作成される。
組み立てステップｄ）は、ステップｃ）中に生成されたステップ１３，２３を除去し、良質アセンブリに適した良好な表面仕上げ及び０．２ｎｍ ｒｍｓ未満の粗さを回復するために、基板１０，２０の前面１０ａ，２０ａの化学機械研磨を含む。前述の保護層が存在する場合は、この保護層が研磨前に除去されることに留意されたい。
その後、基板１０，２０は、±０．１°よりも良好な光学的位置合わせを可能にする位置合わせモジュールを備えたボンディング機器に導入される。ドナー基板１０の背面１０ｂの配置マーク１２及び支持基板２０の背面２０ｂの第２の位置合わせパターン２２は、基板間のこの光学的位置合わせのために使用される。したがって、２つの基板１０，２０の結晶軸線（１－１００）は、±０．１°よりも良好に位置合わせされ得る。言い換えると、組み立て後、ドナー基板１０の結晶軸線（１－１００）は、支持基板２０の結晶軸線（１－１００）に対して最大で０．１°オフセットされ得る。
次に、互いに対して位置合わせされる２つの基板を、不活性雰囲気（Ａｒ又はＮ）下で且つ真空（＜１Ｅ－８Ｐａ）下で接触させることによって組み立てが実行される。
転写ステップｅ）は、９５０℃で３０分間にわたってアニーリングを適用することによって実行される。すなわち、埋め込み脆弱面に沿って自発的分離により、複合構造体１とドナー基板の残りの部分１０”がもたらされる。
支持基板２０の背面２０ｂ（複合構造体１の背面でもある）に存在する第２の位置合わせパターン２２は、薄層１００の結晶軸線（１－１００）の方向を±０．１°内で（又はそれよりも良好に）正確に示すとともに、複合構造体１の前記層１００の構成要素の生成中に容易に使用され得る。
勿論、本発明は、実施形態及び記載された実施例に限定されず、許請求の範囲によって規定される本発明の範囲から逸脱することなく、別の実施形態が本発明に導入されてもよい。

Claims (10)

  1. 支持基板（２０）に位置される第１の単結晶材料から形成される薄層（１００）を備える複合構造体（１）を製造するためのプロセスであって、
    前面（１０ａ）及び背面（１０ｂ）を有する前記第１の単結晶材料から構成されるドナー基板（１０）を用意するステップａ）と、
    前面（２０ａ）と、背面（２０ｂ）と、縁部（２０ｃ）と、前記面のうちの一方の面又は前記縁部にある第１の位置合わせパターン（２１）とを有する支持基板（２０）を用意するステップｂ）と、
    制御された雰囲気下で、前記基板（１０）の前記面（１０ａ，１０ｂ）のうちの少なくとも一方で表面再編成をもたらすことができる温度で、少なくとも前記ドナー基板（１０）に適用される熱処理のステップｃ）であって、前記表面再編成が、第１の主軸線（Ｐ１）と平行なナノメートル振幅の第１のステップ（１３）の形成を生じさせる、ステップｃ）と、
    前記基板（１０，２０）が接触される前に、前記ドナー基板（１０）の前記第１の主軸線（Ｐ１）を示す配置マーク（１２）と前記支持基板（２０）の少なくとも１つの位置合わせパターン（２１，２２）との間の±０．１°よりも良好な光学的位置合わせを含む、前記ドナー基板（１０）と前記支持基板（２０）とを組み立てるステップｄ）と、
    薄層（１００）を前記ドナー基板（１０）から前記支持基板（２０）へ転写するステップｅ）と、
    を含む製造プロセス。
  2. 前記支持基板（２０）の前記第１の位置合わせパターン（２１）が、その縁部（２０ｃ）に形成される平坦なスポット又は切り欠きであり、
    前記組み立てステップ中の前記光学的位置合わせが前記第１の位置合わせパターン（２１）を使用する、
    請求項１に記載の製造プロセス。
  3. 前記第１の材料が炭化ケイ素であり、前記ステップｃ）の熱処理の温度が１５００℃以上、優先的に１６００℃以上である、請求項１又は２に記載の製造プロセス。
  4. 前記支持基板（２０）が単結晶炭化ケイ素から形成され、
    前記熱処理ステップが、前記支持基板（２０）にも適用されるとともに、前記基板の前記面（２０ａ，２０ｂ）のうちの少なくとも一方に表面再編成をもたらし、前記表面再編成が、第２の主軸線（Ｐ２）と平行なナノメートル振幅の第２のステップ（２３）の形成を生じさせ、
    前記支持基板（２０）の第２の位置合わせパターン（２２）が、前記第２のステップ（２３）自体によって、前記第２のステップ（２３）から始まる前記支持基板（２０）の前記前面（２０ａ）のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのパターンによって、又は、前記第２のステップ（２３）から始まる前記支持基板（２０）の前記背面（２０ｂ）のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのパターンによって形成され、
    前記組み立てステップ中の前記光学的位置合わせが前記第２の位置合わせパターン（２２）を使用する、
    請求項３に記載の製造プロセス。
  5. 前記第１の材料がガリウムヒ素であり、前記ステップｃ）の熱処理の温度が６３０℃以上である、請求項１又は２に記載の製造プロセス。
  6. 前記第１の材料がリン化インジウムであり、前記ステップｃ）の熱処理の温度が６００℃以上である、請求項１又は２に記載の製造プロセス。
  7. 前記配置マーク（１２）が、前記第１のステップ（１３）自体によって、前記第１のステップ（１３）から始まる前記ドナー基板（１０）の前記前面（１０ａ）のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのマークによって、又は、前記第１のステップ（１３）から始まる前記ドナー基板（１０）の前記背面（１０ｂ）のフォトリソグラフィ及びエッチングによって画定される少なくとも１つのマークによって形成される、請求項１～６のいずれか一項に記載の製造プロセス。
  8. 前記組み立てステップが、２つの前記基板（１０，２０）が接触される前に、前記ドナー基板（１０）の前記前面（１０ａ）及び／又は前記支持基板（２０）の前記前面（２０ａ）の化学機械研磨を含む、請求項１～７のいずれか一項に記載の製造プロセス。
  9. 前記組み立てステップが、２つの前記基板（１０，２０）が接触される前に、前記ドナー基板（１０）の前記前面（１０ａ）及び／又は前記支持基板（２０）の前記前面（２０ａ）における中間層の堆積を含む、請求項１～８のいずれか一項に記載の製造プロセス。
  10. 前記組み立てステップの前に、前記ドナー基板（１０）に埋め込み脆弱面（１５）を形成し、前記埋め込み脆弱面（１５）と前記ドナー基板（１０）の前記前面（１０ａ）との間に前記薄層（１００）を画定するステップと、
    前記転写ステップ中に、一方では、前記支持基板（２０）に位置される薄層（１００）を備える複合構造体（１）を形成し、他方では、前記ドナー基板の残りの部分（１０”）を形成するために、前記埋め込み脆弱面（１５）に沿って分離するステップと、
    を含む請求項１～９のいずれか一項に記載の製造プロセス。
JP2022527974A 2019-12-30 2020-12-15 支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス Pending JP2023508834A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1915720A FR3105876B1 (fr) 2019-12-30 2019-12-30 Procédé de fabrication d’une structure composite comprenant une couche mince en SiC monocristallin sur un substrat support
FR1915720 2019-12-30
PCT/FR2020/052451 WO2021136894A1 (fr) 2019-12-30 2020-12-15 Procede de fabrication d'une structure composite comprenant une couche mince monocristalline sur un substrat support

Publications (1)

Publication Number Publication Date
JP2023508834A true JP2023508834A (ja) 2023-03-06

Family

ID=69903605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022527974A Pending JP2023508834A (ja) 2019-12-30 2020-12-15 支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス

Country Status (6)

Country Link
US (1) US20220359293A1 (ja)
EP (1) EP4085478B1 (ja)
JP (1) JP2023508834A (ja)
FR (1) FR3105876B1 (ja)
TW (1) TWI833057B (ja)
WO (1) WO2021136894A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
FR2819099B1 (fr) * 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
NL2018856B1 (en) * 2017-05-05 2018-11-14 Suss Microtec Lithography Gmbh Method and device for aligning a first substrate with a second substrate

Also Published As

Publication number Publication date
FR3105876A1 (fr) 2021-07-02
US20220359293A1 (en) 2022-11-10
TW202139260A (zh) 2021-10-16
EP4085478B1 (fr) 2023-10-25
EP4085478A1 (fr) 2022-11-09
FR3105876B1 (fr) 2021-11-26
WO2021136894A1 (fr) 2021-07-08
TWI833057B (zh) 2024-02-21

Similar Documents

Publication Publication Date Title
US20110039368A1 (en) Methods for making substrates and substrates formed therefrom
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
TW201724178A (zh) ＳｉＣ複合基板之製造方法
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
US12033854B2 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate of polycrystalline SiC
JP2023508834A (ja) 支持基板に単結晶薄層を備える複合構造体を製造するためのプロセス
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
TW202343780A (zh) 在多晶碳化矽支撐底材上包含單晶薄膜之複合結構及其製作方法
CN117999635A (zh) 使用多晶sic中间层将单晶sic层转移到多晶sic载体上的方法
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
JP2024509679A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
TWI327337B (ja)
JP7542053B2 (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
TWI844701B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
US20240258195A1 (en) Bonded body comprising mosaic diamond wafer and semiconductor of different type, method for producing same, and mosaic diamond wafer for use in bonded body with semiconductor of different type
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
CN118302839A (zh) 制造包括具有改进的电性能的由碳化硅制成的工作层的半导体结构体的方法
CN115715425A (zh) 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
CN116837463A (zh) 一种基于碳化硅的调制器件制备方法及调制器件
TW202332044A (zh) 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231016