JP2023507915A - 自動検査装置のプローブカードアセンブリ - Google Patents

Abstract

自動検査装置（ＡＴＥ）のための垂直型プローブカードアセンブリのプローブピン構成が開示される。幾つかの実施形態において、１つ又は複数の追加的な導電領域が隣接するプローブピン間に提供される。追加的な導電領域は、隣接するプローブカードパッドに接続されるプローブピン間の間隔を縮小し得て、ひいては２つのプローブカードパッド間の相互インダクタンスを軽減し得て、インピーダンスマッチングを改善する。１つの実施形態において、追加的な導電領域は短小プローブピンである。他の実施形態では、追加的な導電領域は垂直型プローブピン上の突出部である。

Description

関連出願の相互参照
本願は、２０１９年１２月２４日に出願された“ＰＲＯＢＥ ＣＡＲＤ ＡＳＳＥＭＢＬＹ ＩＮ ＡＵＴＯＭＡＴＥＤ ＴＥＳＴ ＥＱＵＩＰＭＥＮＴ”と題する米国特許出願第１６／７２６，６４９号の米国特許法第１２０条に基づく、及びその継続出願としての優先権の利益を主張するものであり、同出願の全体を参照によって本願に援用する。

半導体デバイス、回路、及びプリント回路基板（ＰＣＢ： ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）アセンブリ等の電子コンポーネントは、その製造中及び製造後に、自動検査装置（ＡＴＥ： ａｕｔｏｍａｔｅｄ ｔｅｓｔ ｅｑｉｐｍｅｎｔ）等の検査システムを使って何度も検査される。これらの検査を行うために、ＡＴＥは、テスト信号を発生させ、又は測定する機器を含み得て、それによって特定の被検査デバイス（ＤＵＴ： ｄｅｖｉｃｅ－ｕｎｄｅｒ－ｔｅｓｅｔ）について幅広い動作条件を検査できる。機器は例えば、半導体デバイスに印加されるあるパターンのデジタル又はアナログ信号を発生させ得て、半導体デバイスからの応答としてのデジタル又はアナログ信号を測定し得る。

幾つかの例において、半導体デバイスはウェハレベルで検査される。ウェハレベルでの検査にはいくつかの利点があり、これにはデバイスを検査し、ＫＧＤ（ｋｎｏｗｎ ｇｏｏｄ ｄｉｅ）として検証してから、半導体ダイとしてダイシングし、パッケージすることが含まれる。ウェハは多くのデバイスを含み得て、他のウェハを装填しなおすことなく多数のデバイスを相互に近接させて検査でき、それによって検査時間を短縮し、製造スループットを高めることができる。

各被検査デバイスは、パッド又はバンプ等の露出した接続構造を含み、これらがテストポイントとしての役割を果たし得て、そこでテスト信号がウェハ上のＤＵＴに印加されるか、又は測定され得る。ＡＴＥは、複数のプローブピンのアレイを含むプローブカードアセンブリを使ってデバイスとインタフェースする。各プローブピンは、自由端に微小なプローブ針を有し、これはＤＵＴのテストポイントとの電気的接触を確立するために使用され、プローブピンの反対の端はプリント回路基板上のパッドに電気的に接続され、これはテスタの一部であっても、それ自体がテスタに電気的に接続されるプローブカードアセンブリの一部であってもよい。プローブカードアセンブリは、縦方向に積み上げられた複数の回路基板を含んでいることがある。プローブカードアセンブリ内の機械的支持体がプローブピンを保持し、ピンをプローブカード内のプリント回路基板に押し付けて基板とピンを接触させる。ウェハとの電気的接触を確立するために、ウェハプローバがウェハをプローブ針に押し付け、針の先端をデバイス上のテストポイントと物理的且つ電気的に接触させる。プローブ針がウェハ上のテストポイントとテスタに電気的に連結されたパッドの両方と接触したところで、検査プロセスを開始できる。

本願では、自動検査装置（ＡＴＥ）用の垂直型プローブカードアセンブリのプローブピン配置が開示される。幾つかの実施形態において、１つ又は複数の追加的な導電領域が隣接するプローブピン間に提供される。追加的導電領域は、隣接するプローブカードパッドに接続されたプローブピン間の間隔を縮小し得て、ひいては２つのプローブカードパッド間の相互インダクタンスを減少し得て、インピーダンスマッチングを改善する。１つの実施形態において、追加的導電領域は短小プローブピンである。他の実施形態では、追加的導電領域は垂直型プローブピン上の突出部である。

幾つかの実施形態によれば、複数のウェハパッドを有するウェハを検査するためのプローブカードアセンブリ。プローブカードアセンブリは、表面上に複数のプローブカードパッドを有する基板と、複数のプローブカードパッドの第一のプローブカードパッドと接触する第一の導電領域を含み、表面に垂直な第一の方向に延びる第一のプローブピンと、を含む。第一のプローブピンは、ウェハパッドと接触するように構成される。プローブカードアセンブリは、第一の導電領域に隣接し、第一のプローブカードパッドに電気的に接続される第二の導電領域をさらに含む。第二の導電領域は、プローブピンがウェハパッドと接触したときに、ウェハパッドから誘電材料により分離されるように構成される。

幾つかの実施形態によれば、ウェハを検査するためのプローブカードアセンブリが提供される。ウェハは複数のウェハパッドを有する。プローブカードアセンブリは、表面上に複数のプローブカードパッドを有する基板と、基板を通じて表面に垂直な第一の方向に沿って延びる複数のプローブピンと、複数のプローブカードパッドの第一のプローブカードパッドと接触する、複数のプローブピンの第一のプローブピンと、を含む。第一のプローブピンは、複数のウェハパッド第一のウェハパッドと接触するように構成された針を有する。複数のプローブピンの第二のプローブピンは第一のプローブピンに隣接する。第二のプローブピンは、複数のプローブカードパッドの第二のプローブカードパッドと接触し、複数のウェハパッドの第二のウェハパッドと接触するように構成された針を有する。プローブカードアセンブリは、第一のプローブピンに隣接する導電領域をさらに含む。導電領域は、第一のプローブカードパッドに電気的に接続され、第一のプローブピンが第一のウェハパッドと接触したときに、第一のウェハパッドから誘電材料により分離されるように構成される。

幾つかの実施形態によれば、自動検査装置（ＡＴＥ）のためのインタポーザが提供される。インタポーザは、第一の表面と第一の表面から第一の方向にオフセットされた第二の表面を有する基板と、基板内の、第一の方向に長尺状である複数のスプリングピンと、を含む。複数のスプリングピンの第一の部分は第一のインダクタンスを有し、複数のスプリングピンの第二の部分は第一のインダクタンスより高い第二のインダクタンスを有する。第一の部分は、第一の表面から誘電材料により分離される導電領域を含む。

以上は、添付の特許請求の範囲により定義される本発明の非限定的な概要である。

各種の態様と実施形態を、下記のような図面を参照しながら説明する。図面は必ずしも正確な縮尺によらないと理解すべきである。図中、異なる図面に描かれている同じ、又はほぼ同じコンポーネントの各々は、同様の番号で表されている。明瞭を期すために付記すれば、全てのコンポーネントの参照符号が全ての図中に示されているとはかぎらない。

本願の態様による例示的な検査システムのハイレベル概略図である。 幾つかの実施形態によるプローブカードアセンブリ１００の概略図である。 隣接するプローブピン間の追加的導電領域を持たない実施形態による、図２に示されるプローブカードアセンブリ内のＤＵＴと回路基板との間に配置されたコンポーネントの断面図を示す。 図３Ｂに示される回路基板の底面の部分上面図である。 幾つかの実施形態による、隣接するプローブピン間の追加的導電領域を有するプローブカードアセンブリの例示的な実施例の断面図を示す。 図４Ｂに示される回路基板の底面の部分上面図である。 図４Ｂに示されるプローブカードアセンブリの変形型である実施形態の断面図である。 幾つかの実施形態による、隣接するプローブピン間の追加的導電領域を有するプローブカードアセンブリの他の例示的な実施例の断面図を示す。 図５Ｂに示される回路基板３００の底面３２０の部分上面図である。 幾つかの実施形態による、図４Ｂに示される実施形態の変形型の断面図を示す。 図６Ｂに示される回路基板の部分上面図である。 幾つかの実施形態による、図５Ｂに示される実施形態の変形型の断面図を示す。 図７Ｂに示される回路基板３００の部分上面図である。

垂直型プローブカードアセンブリにおいて、プローブピンのアレイは各々、ウェハ表面に直角に、すなわち「垂直に」配置される。ウェハパッドはウェハ上のＤＵＴの検査中にテストポイントとしての役割を果たす。このような垂直型プローブカードアセンブリのプローブピンは、１つ又は複数のガイドプレート内に機械的に保持され、概してＤＵＴ上のウェハパッドと同じピッチで、検査中に各プローブピンの自由端のプローブ針がそれに対応するウェハパッド上に載るように配置される。プローブピンの反対の端は各々、プローブカードアセンブリ内のプローブカードの一部である回路基板の表面上の、それに対応するプローブカードパッドと接触する。プローブカードパッドとプローブピンはＤＵＴ上のテストポイントをテスタの残りの部分の回路構成とプローブカード内の回路基板を介して電気的にインタフェースさせる役割を果たす。

本願の態様は、プローブカードアセンブリ内の新規なプローブピン配置に関し、それによって隣接する垂直プローブピン間のインダクタンスが、高周波数信号伝送中に所望のインピーダンスを提供するように低減させられ得る。本発明者は、垂直型プローブピンの比較的長く狭小な形状には、隣接するプローブピン間の相互インダクタンスを高める傾向があることに気付いた。数十ＭＨｚから１ＧＨｚ以上に信号周波数が上がると、プローブピンを通じた信号伝送のインピーダンスが相互インピーダンス及び信号周波数に比例して増大する。プローブピンインピーダンスが、典型的にはシングルエンド５０Ω及び／又は差動１００ΩであるＤＵＴ上のコンポーネントのインピーダンスよりはるかに高いと、プローブピンと、プローブピンと電気的に接触するコンポーネントとの間の信号経路内で顕著なインピーダンスミスマッチが起こり、これは周波数の波長がプローブピンの電気的長さに近付くにつれて生じる望ましくない信号反射の原因となる。

幾つかの実施形態において、追加的導電領域が第一及び第二のプローブピン間に提供される。第一／第二のプローブピンは、第一／第二のプローブカードパッドをＤＵＴ上の、それに対応する第一／第二のウェハパッドに接続するように構成される。本発明者は、追加導電領域が第一及び第二のプローブピン間の間隔を縮小し、２つのプローブピン間の電界の一部を遮蔽するのに役立ち得て、それゆえ、第一及び第二のプローブカードパッド間の相互インピーダンスが追加導電領域のない実施例より低減することに気付いた。

幾つかの実施形態において、第一のプローブピンは第一の導電領域と考えられ得、追加導電領域は第一の導電領域に隣接する第二の導電領域である。幾つかの実施形態において、第二の導電領域は第一のプローブカードパッドに電気的に接続される。本発明者は、第二の導電領域が第一及び第二のプローブカードパッドと接触するプローブピン間の間隔を狭めるにつれて、その結果として、２つのプローブカードパッドに接続されるプローブピン間の容量結合が増大し、これがインピーダンスをさらに低下させ、プローブピンと検査対象コンポーネントとの間のインピーダンスマッチングの改善に寄与することに気付いた。

本願の態様は、ウェハパッドの大きさやＤＵＴ上の間隔配置を変更せずに取り入れることができる。幾つかの実施形態において、第二の導電領域は、第一のプローブピンが第一のウェハパッドと接触する状態になると、第一のウェハパッドと接触しない。このような実施形態では、第二の導電領域は、第一のプローブピンが第一のウェハパッドと接触する状態になると、第一のウェハパッドから誘電材料により分離されるように構成される。したがって、第一のウェハパッドを大きくして、プローブピン間に導入される追加的導電領域を収容できるようにする必要がなく、本明細書に記載の実施形態によるプローブカードアセンブリは既存のウェハを検査するために使用され得て、インピーダンスマッチングを改善する。

幾つかの実施形態において、第二の導電領域は、その第一の端が第一のプローブカードパッドと接触する短小プローブピンの一部であり、短小プローブピンの第二の端は、第一のプローブピンが第一のプローブカードパッド及び第一のウェハパッドと接触したときに、第一のウェハパッドに届かない。第一のウェハパッドは、第一のプローブピンと短小プローブピンの両方からの接触に対応するような形状であり得る。短小プローブピンは第一のプローブカードパッドからウェハに向かって延び、第一及び第二のプローブピン間に、第一及び第二のプローブピン間の相互インピーダンスが低減し、第一及び第二のプローブカードパッド間の容量結合を増大させるように配置される。幾つかの実施形態において、短小プローブピンはガイドプレートの一部充填穴の中に保持され、一部充填穴の端の誘電材料が短小プローブピンを支持し、短小プローブピンを第一のウェハパッドから電気的に分離する役割を果たす。

他の実施形態において、第一のプローブピンは、プローブカードの回路基板の表面に平行な方向に沿った横方向の突出部を有するような形状であり、「ファットプローブピン」と呼ばれることがある。このような実施形態において、第二の導電領域は突出部の一部であり、突出部は第二のプローブピンに向かってより近くまで延び、それによって第一及び第二のプローブピン間の間隔が縮小し、それゆえ、第一及び第二のプローブピン間の相互インピーダンスが低下し、他方で第一及び第二のプローブカードパッド間の容量結合は増大する。

上述の態様と実施形態のほか、その他の態様及び実施形態を以下に説明する。これらの態様及び／又は実施形態は、本願がこの点で限定されないため、個別にも、全て一緒にも、又は２つ以上の何れの組合せでも使用され得る。

図１は、本願の態様による例示的な検査システムのハイレベル概略図である。図１が示すテストシステム１０は、テスタ１６を制御して被検査デバイス（ＤＵＴ）２２に対する検査を本願において開示される方法にしたがって実行する検査コンピュータ１２を含む。幾つかのシナリオでは、テスタ１６は、当業界で知られている技術を使って構築される自動検査装置（ＡＴＥ）であり得る。ＤＵＴ ３０は、検査に適した何れのデバイスでもあり得る。例えば、ＤＵＴ ３０はウェハ２０の表面上に配置された半導体ダイであり得る。幾つかの実施形態において、ＤＵＴ ３０は、ダイシング前の半導体ダイと、ＡＴＥ １６による検査のために同じくウェハ２０上にある複数の同様のダイであり得る。ＡＴＥ １６は、ＤＵＴ ２０のためのテスト信号１４を発生させ、及び／又は測定するための回路構成を含み得る。ＡＴＥ １６は、異なる種類のアナログ又はデジタル信号を発生させ、又は測定するように構成された複数の機器を含み得る。

図１は自動検査システムの、ごく簡略化された表現であると理解すべきである。例えば、図示されていないが、検査システム１０はＡＴＥ １６内の機器の動作を制御する制御回路構成を含み得る。それに加えて、検査システム１０は、測定値を処理して、ＤＵＴ ３０が正しく動作しているか否かを特定する処理回路構成を含み得る。プローブカードは、ＤＵＴ上のテストポイントをＡＴＥ １６内の機器の、それに対応するテストポイントに接続するためにＡＴＥ １６内に提供され得る。また、図１は、ＡＴＥ １６とＤＵＴ ３０との間の１つの信号経路を示している。当業者であれば、半導体ウェハ上のデバイス等のＤＵＴの検査には数百乃至数千のテスト信号を発生させ、測定する必要があることがわかるであろう。したがって、本明細書に記載の回路構成は、ＡＴＥ １６内で何度も複製され、ＤＵＴ ２０を検査するための同期テスト信号を提供するように制御され得る。さらに、図１は１つのＤＵＴ ２０が検査されている場合を示しているが、検査システム１０は複数のデバイスを検査するように構成され得る。

テスト信号を発生させ、又は測定する機器又はその他のコンポーネントの数及び被検査デバイスの数に関係なく、検査システム１０は、ＤＵＴ ３０とＡＴＥ １６内の機器との間で信号をルーティングするための信号送達コンポーネントを含み得る。

さらに、図示されているその他のコンポーネントは限定的ではなく例示的であると理解すべきである。例えば、図１では検査コンピュータ１２はパーソナルコンピュータ（ＰＣ）として示されているが、検査コンピュータを実装するための何れの適当なコンピューティングデバイスでも使用され得ると理解すべきであり、これは例えばモバイルデバイス又はコンピュータワークステーションである。検査コンピュータ１２はネットワークに接続されて、ネットワーク上でリソースにアクセスし、及び／又はネットワークに接続された１つ又は複数の他のコンピュータと通信でき得る。

図２は、幾つかの実施形態によるプローブカードアセンブリ１００の概略図である。プローブカードアセンブリ１００は、図１に示されるようなＡＴＥ １６で、ＡＴＥ内の機器をＤＴＵ ３０とインタフェースさせるために使用されるプローブカードアセンブリであり得る。

図２に示されるように、プローブカードアセンブリ１００は第一の回路基板２００と、第二の回路基板３００と、内部に配置された複数のプローブピン４１０を有するガイドプレート４００と、を含む。第一の回路基板２００は第二の回路基板３００の上に垂直方向に積み重ねられ、そこに例えば半田バンプ２１０のアレイを介して電気的に接続されるが、２つの回路基板間では他の何れの適当な接続も行われうる。２つの回路基板２００、３００は、プローブカードアセンブリ１００内のプローブカードの一部であり得る。第二の回路基板３００は、ＤＵＴ ３０に面する表面３２０上に配置された複数のプローブカードパッド３１０を有する。プローブカードパッド３１０は、プローブピン４１０の上端４１０ａに電気的に接続され、各プローブピン４１０は、ＤＵＴ ３０上の、それに対応するウェハパッド１１０と接触するように配置付けられる自由端４１０ｂにプローブ針を有する。プローブカード１００は、ウェハパッド１１０の特定の配置を有する特定のＤＵＴを検査するように構成され得て、異なるＤＵＴｓには異なるプローブカードが使用され得る。プローブカード１００は、ＡＴＥ １０の残りの部分に取外し可能に取り付けられ得る。取付機構は当業界で知られており、簡潔にするために図示されていない。

ＤＵＴ ３０は、図１の例に示されているウェハ２０上のＤＵＴｓのアレイのうちの１つであり得て、ＤＵＴｓの１つ又は複数は製造中に品質保証のために同時に検査され得る。ＤＵＴ ３０は半導体ダイであり得、これは絶縁表面３２から露出したウェハパッド１１０のアレイを有し、それらがＤＵＴ ３０内の、絶縁表面の下に配置された相互接続手段及び半導体コンポーネント（図示せず）に接続される。ウェハパッド１１０は金属パッドとして示されているが、本願の態様はそのように限定されず、半導体ウェハ上のテストポイントの何れの適当な実施例、例えば金属トレースの一部、半田バンプ、又は当業界で知られている適当な導電構造も使用され得ると理解すべきである。ＤＵＴ ３０は、絶縁表面３２上に何れかの適当な種類のグリッドアレイに配置される多数のテストポイント、少なくとも５００、少なくとも１，０００、又は５００～５，０００のテストポイントを有し得る。グリッドアレイの例には、同心円アレイ、六方最密充填アレイ、直交アレイ、又はそれらの混合が含まれる。各テストポイントはまた、何れの適当な形状も有し得て、これには長方形、円形、楕円形が含まれるがこれらに限定されない。テストポイントアレイは重心１１２を有し、これは絶縁表面３２に対して法線方向の垂直方向（Ｖ）から見たウェハパッド１１０のアレイの幾何学中心に対応する。

プローブピン４１０は垂直型プローブピン設計であり得、各プローブピンは使用時に検査対象のウェハに実質的に垂直の向きとなる。各プローブピン４１０は、何れの適当な断面形状を有する金属ワイヤからも形成され得る。図２は、プローブピンが直線状であるように示しているが、各プローブピン４１０は、少なくとも、プローブピンがプローブカードパッド３１０とＤＵＴ上のウェハパッド１１０との間で圧縮されたときにコンプライアントばねを形成する区間において、わずかな曲率を有し得ると理解すべきである。幾つかの実施形態において、わずかに湾曲したプローブピンはコブラピンと呼ばれ得る。

ガイドプレート４００は複数のガイド穴を有し、その中に個々のプローブピン４１０が嵌め込まれる。ガイド穴はＤＵＴ上の特定のウェハパッドアレイ１１０と整列するアレイ状に配置され、それによってプローブピン４１０のプローブ針４１０ｂは検査中、対応する各々のウェハパッド１１０の上に載り、それと電気的に接触することができる。幾つかの実施形態において、ガイドプレート４００はインタポーザと考えてよく、これは第二の回路基板３００とＤＵＴ ３０との間に配置され、プローブカードパッド３１０とＤＵＴ ３０上のウェハパッド１１０との間のルーティングを複数のプローブピン４１０によりインタフェースする役割を果たす。インタポーザ４００は、誘電材料等の絶縁材料を含む半導体基板を含み得る。

プローブカードアセンブリ１００の製造中、ガイドプレート４００は第二の回路基板３００に１つ又は複数の機械的ファスナ（図示せず）を介して、プローブカードパッド３１０のアレイとプローブピン４１０のアレイが接触するように機械的に固定され得る。

プローブカードパッド３１０は、金属等の導電材料の１つ又は複数の層で形成され、プローブピン４１０のアレイ及びウェハピン１１０と概して整列するアレイに配置され、それによってパッド３１２の中心がプローブピンアレイの中心４１２と整列したときに、各上端４１０ａは対応するプローブカードパッド３１０と接触する。パッドアレイ３１０の中心３１２は、アレイ内のパッドの重心３１２として計算され得る。各プローブカードパッド３１０は、当業界で知られている何れの適当な形状及び空間配置でもあり得る。

第二の回路基板３００は誘電体を含み得て、パッド３１０のアレイが誘電体の、ＤＵＴに面する表面３２０上に配置される。第二の回路基板３００は、プリント回路基板（ＰＣＢ）又はプリント配線板であり得る。幾つかの実施形態において、第二の回路基板３００は、ポリマ等の有機材料の複数の層で形成され得て、多層有機（ＭＬＯ）基板と呼ばれ得る。

プローブカードパッドの幾つかは、テスト信号をウェハ上の対応するテストポイントへと搬送するように構成され、「信号パッド」と呼ばれ得て、他の幾つかのプローブカードパッドは、アース又は電源等の基準電圧をウェハに提供するように構成され、それぞれ「アースパッド」又は「電源パッド」と呼ばれ得る。幾つかの実施形態において、テスト信号、電源、及びアース電圧は信号パッド、アースパッド、及び電源バッドに第二の回路基板３００内の相互接続構造を介して提供される。相互接続構造は、それぞれのプローブカードパッドを検査システムの残りの部分に、例えば半田バンプ２１０及び第一の回路基板２００を介して連結する。

図２は、ビア構造３０２及びトレース３０４を示しており、これらは第二の回路基板３００内に埋め込まれた相互接続構造の一部とすることができる。図２に示される例において、ビア構造３０２は垂直に延びて基板３００の表面３２０上のプローブカード３１０を、表面３２０に平行であるが、垂直方向にオフセットされた異なる平面内に配置された他の導電構造、例えばトレース３０４に相互接続する導電構造である。トレース３０４は、基板３００内に横方向に延びる導電構造である。図２には単純にするために１層のトレース３０４のみが示されているが、本願の実施形態はそのように限定されず、複数のトレース３０４が基板３００内に提供されて、複数の横断平面内に配置され、コンポーネントを基板３００内で横方向に接続し得ると理解すべきである。同様に、複数のビア構造３０２は、トレースを表面３０２上の１つ又は複数のプローブカードパッドと相互接続するか、又はトレースを基板２００及び３００間の半田バンプ２１０と相互接続するために提供され得る。

信号パッド上で搬送されるテスト信号は、ウェハ内で生成されてウェハ上のテストポイントから測定される信号か、又は外部で生成されてウェハ上のテストポイントに提供される刺激信号であり得る。幾つかの実施形態において、テスト信号は少なくとも１０ＭＨｚ、少なくとも１００ＭＨｚ、少なくとも１ＧＨｚ、少なくとも１０ＧＨｚ、１０ＭＨｚ～１０ＧＨｚ、１００ＭＨｚ～１ＧＨｚの、又はプローブカードアセンブリ下で半導体デバイスを検査するのに適した他の何れの周波数範囲の周波数を有する無線周波数信号でもあり得る。

電源パッドは、外部電源をテスタからウェハ上のコンポーネントに供給し得る。供給される電源は、直流（ＤＣ）電源のほか、交流（ＡＣ）電源であり得る。幾つかの実施形態において、ＡＣ電源はウェハ上のコンポーネントに少なくとも１０ＭＨｚ、少なくとも１００ＭＨｚ、少なくとも１ＧＨｚ、少なくとも１０ＧＨｚ、１０ＭＨｚ～１０ＧＨｚ、１００ＭＨｚ～１ＧＨｚの、又はプローブカードアセンブリ下で半導体デバイスを検査するのに適した他の何れの周波数範囲の無線周波数信号でも提供され得る。基板３００上のパワーパッドと接触するプローブピンは、信号パッド用のプローブピンより大量のＤＣ又はＡＣ電流を搬送し得る。供給されるＤＣ又はＡＣ電流の一部は、導電経路を通じて、プローブカード回路基板上の電源パッドから電源パッドに接続されたプローブピンへ、検査対象ウェハ上の対応するウェハパッドへ、検査対象ウェハ内のコンポーネントへと流れ、対応するプローブピン及びウェハパッドを介してプローブカード回路基板上の１つ又は複数のアースパッドへと戻る。

幾つかの実施形態において、プローブカード内の回路基板は、プローブカードパッド上で信号を処理又はコンディショニングできる追加的コンポーネントを有することができる。追加的コンポーネントは受動コンポーネントであり得、これは例えば離散抵抗器、コンデンサ、インダクタ、又はコンデンサチップであるがこれらに限定されない。図２に示される例において、バイパスコンデンサ又はデカップリングコンデンサ３０６は第二の回路基板３００の表面３２０上に、例えば表面実装によって配置される。バイパスコンデンサ３０６は、トレース３０４及びビア構造３０２を介して電源パッド３１０に接続されて、ＤＣ電源電圧中のＤＣ以外の成分をふるい落とす。用途に応じて、半導体チップ等の能動回路構成を含む他の様々な種類の追加的コンポーネントが提供され得る。追加的コンポーネントをプローブカード内の回路基板上に提供するために、当業界で知られる何れの適当なパッケージング技術が使用されてもよく、これには外表面への実装又は１つ若しくは複数の回路基板の内部への埋込みが含まれるがこれらに限定されない。

高周波数過渡電源は、テスタから、又は試験対象ウェハ自体の上のコンポーネントから供給される。幾つかの実施形態において、ウェハはループバック構成で検査されてよく、この場合、高周波数過渡電源が、検査対象ウェハ上の第一の領域のコンポーネントから発する電流経路からウェハパッド及び対応するプローブピンを介して上方に向かって第一のプローブカードパッドへと供給され、プローブカードの回路基板内の１つ又は複数のトレース及びビアを介して第二のプローブカードパッドへ、その後、その対応するウェハパッド及び第二のプローブカードパッドに接続されたプローブピンを介して検査対象ウェハ上の第二の領域の電源コンポーネントへとルーティングされる。

信号と電源がプローブカードアセンブリ内のプローブカードパッドのアレイにどのように割り当てられるかを問わず、本発明者は、高周波数のテスト信号及び高周波数の過渡電源信号がプローブピン４１０等の垂直型プローブピンを介してＤＵＴに送信された場合、隣接するプローブピン間の高い誘導結合からの高いインピーダンスが、望ましくないことに、ウェハ上でのインピーダンスミスマッチ及び信号損失につながり得ることに気付いた。この問題を解決するために、本願の態様は、隣接するプローブピン間に追加的導電領域を提供することに関し、これについて以下により詳しく説明する。

図３Ｂは、隣接するプローブピン間に追加的導電領域を持たない実施形態による、図２に示されるプローブカードアセンブリ１００内でのＤＵＴ ３０と回路基板３００との間のコンポーネントの断面図を示す。

図３Ｂは、テスタを動作させてＤＵＴ ３０を検査するためにプローブカードアセンブリがＤＵＴ ３０と電気的に通信する状態とされる構成を示している。図３Ｂにおいて、回路基板３００の底面３２０に配置された第一のプローブカードパッド１３１０には、第一のプローブピン１４１０の上端１４１０ａが物理的且つ電気的に接触し、他方で下端１４１０ｂはＤＵＴ３０の上面３２の上の第一のウェハパッド１１１０と物理的且つ電気的に接触する。同様に、回路基板３００の底面３２０に配置された第二のプローブカードパッド２３１０には、第二のプローブピン２４１０の上端２４１０ａが物理的且つ電気的に接触し、他方で下端２４１０ｂはＤＵＴ ３０の上面３２上の第二のウェハパッド２１１０と物理的且つ電気的に接触する。

１対のプローブピンと少数のパッドのみが図示されているが、このような図は単純化と例示を目的としているにすぎず、本願の実施形態はプローブカードアセンブリ内に何れの数の同様のコンポーネントも有し得ると理解すべきである。

プローブピン１４１０及び２４１０は相互に隣接して、それらの間に他の何れのプローブピンも持たなくてよい。幾つかの実施形態において、プローブピン１４１０及び２４１０の各々は金属製の垂直型プローブピンであり、上端１４１０ａ、２４１０ａはそれぞれのプローブカードパッド１３１０、２３１０と電気的に接続するためのスプリングコンタクトを有する。下端１４１０ｂ、２４１０ｂは、対応するウェハパッド１１１０、２１１０と接触するように位置付けられたプローブ針を有する。プローブピン１４１０、２４１０は、何れの適当な断面形状でも有し得て、幾つかの実施形態においては、外径が約１０～１００μｍ、例えばある例では３０μｍの円筒ワイヤであり得る。下端には、ウェハパッドとのコンプライアント接触を提供するために何れかの適当な形態のプローブが提供され得る。各プローブピン１４１０、２４１０の垂直方向への高さは約１～１０ｍｍ、例えば６ｍｍであり得る。

図３Ａは、図３Ｂに示される回路基板３００の底面３２０の部分上面図である。図３Ａは、プローブカードパッド１３１０、２３１０の各々が円形の形状である実施形態を示しているが、本願の態様はそのように限定されるべきでなく、プローブカードパッドについて当業界で知られている製作技術を用いて製造可能な何れの形状及び大きさも使用され得ると理解すべきである。図３Ａに示される例において、各プローブカードパッドは直径約５０～１００μｍ、例えば３０μｍの円形の形状を有し得る。プローブカードパッド１３１０、２３１０は銅を含み得る。プローブカードパッド１３１０、２３１０の各々は、電源パッド、アースパッド、又は信号パッドとして構成され得る。

プローブピン１４１０及び２４１０は、それらの上端１４１０ａ、２４１０ａはそれぞれのプローブカードパッド１３１０、２３１０の中心と接触するように離間され、プローブピン１４１０、２４１０の中心間間隔は約１００～１５０μｍ、例えば１２５～１３０μｍである。プローブカードパッドの直径が約７０μｍの例では、プローブピンは、直径が約３０μｍ、中心間間隔が約１３０μｍであり、横方向に沿った隣接するプローブピン１４１０、２４１０間の最も近い間隔Ｄは約Ｄ１＝１３０－３０＝１００μｍである。ウェハパッド１１１０、１２１０は、寸法及び中心間間隔において、プローブカードパッドと同様であり得、そのプローブ針１４１０ｂ、２４１０ｂは検査中、ほぼウェハパッドのそれぞれの中心上に載る。

プローブピン１４１０、２４１０は、ガイドプレート４００内に提供された穴の中に保持され得る。ガイドプレート４００は誘電材料から形成され得て、上面４０２及び下面４０４を有するインタポーザとも呼ばれ得る。プローブピン１４１０、２４１０は、インタポーザ４００内に配置されたスプリングピンとも呼ばれ得て、上面４０２から下面４０４へと延びる。

図３Ｂにおいて、隣接するプローブピン１４１０及び２４１０間に相互インダクタンスＬ１があり、このようなインダクタンスＬ１は図３Ｂに示されるような構成ではプローブカードパッド１３１０、２３１０間のインダクタンスに寄与する。本発明者は、相互インピーダンスＬ１はプローブピンを分離する誘電材料の組成と寸法に依存し、概してＤ１の増大に伴って増加することに気付き、そのように認識した。プローブピン間の誘電材料は空気であり得るか、又は固体誘電材料であり得る。幾つかの実施形態において、プローブピン間の誘電材料はガイドプレート４００と同じ誘電材料である。

本発明者はまた、Ｄ１を縮小して相互インピーダンスＬ１を減少させることができるものの、状況によっては、プローブピンの中心間間隔は、プローブピン１４１０、２４１０の各々をウェハパッドと整列させて、それと接触させる必要があることから、ウェハパッド１１１０、２１１０の設計により決まり得ることも認識した。ウェハパッド１１１０をより近付けるのを防止する様々な制約があり、これは例えばテスタの顧客がＤＵＴの設計を変更する場合の非柔軟性又は、パッドピッチの収縮を防止するウェハパッドのための製造プロセスにおけるパターニング誤差及び分解能の限界が含まれるがこれらに限定されない。

図４Ｂは、幾つかの実施形態による、隣接するプローブピン間に追加的導電領域を有するプローブカードアセンブリの例示的実装の断面図を示す。図４Ｂではこれまでの図面に表示されたものと同じコンポーネントを指すために同じ参照番号が使用されている。

図４Ｂにおいて、第一のプローブピン３４１０のプローブ針３４１０ｂは、第一のウェハパッド３１１０に向かって垂直に延び、それと接触する導電領域とみなされ得る。追加的導電領域は、第一のプローブピン３４１０に隣接する垂直ピン４４１０として、第一のプローブピン３４１０と第二のプローブピン２４１０との間に実装される。第一のプローブピン３４１０は第一のプローブカードパッド３３１０と上端３４１０ａを介して接触し、第一のウェハパッド３１１０と下端１４１０ｂを介して接触する。同様に、第二のプローブピン２４１０は第二のプローブカードパッド２３１０と上端２４１０ａを介して接触し、第二のウェハパッド２１１０に下端２４１０ｂを介して接触する。

ピン４４１０は、第一のプローブカードパッド３３１０に電気的に接続されるが、その垂直方向の長さが第一のプローブカードパッド３３１０を第一のウェハパッドに接続する第一のプローブピン３４１０のそれより短いため、第一のウェハパッド３１１０とは接触しない。それゆえ、ピン４４１０は「短小ピン」とも呼ばれ得る。短小ピン４４１０は第一のプローブピン３４１０より０．２ｍｍ、０．５ｍｍ、１ｍｍ、０．２～２ｍｍ、又は何れかの適当な量だけ短くされ得る。第一のプローブピンの垂直長さが６ｍｍである１つの例において、短小ピン４４１０の垂直方向の長さは５ｍｍであり得る。

短小ピン４４１０の自由端４４１０ｂはＤＵＴ ３０に面するが、第一のウェハパッド３１１０からは誘電体４４１２により分離される。誘電体４４１２は何れの適当な絶縁誘電材料でもあり得、これには空気又は当業界で知られる固体誘電材料が含まれる。幾つかの実施形態において、短小ピン４４１０は、プローブピン３４１０と同じ金属円筒ワイヤ及び同様の断面寸法で構成され得るが、上端４４１０ａに第一のプローブカードパッド３３１０と接触するためのスプリングコンタクトを有する。このような実施形態において、自由端４４１０ｂは、ガイドプレート、すなわちインタポーザ４００を構成する誘電材料により物理的に支持され得る。例えば、ガイドプレート４００は、短小ピン４４１０とフィットし、これを物理的に支持する、部分的に充填された穴を含み得て、それによって自由端４４１０ｂは部分的に充填された穴の底部の誘電材料の上に置かれる。

ウェハ３０の表面３２上の垂直方向に沿った短小ピン４４１０の突出部は、図４Ｂに示されるように、全体又は一部がウェハパッド３１１０の境界の外にあり得る。これは、ウェハパッド２１１０及び３１１０間の中心間距離がピン２４１０及び４４１０間の中心間距離より長いからである。本発明者は、短小ピン４４１０は第一のウェハパッド３１１０と接触していないため、ＤＵＴ上のパッドパターンを、本願の幾つかの実施形態による短小ピンを有するプローブカードアセンブリを収容するように再設計する必要がなく、既存の検査対象ウェハとの両立を保持できると認識した。

図４Ａは、図４Ｂに示される回路基板３００の底面３２０の部分上面図である。第一のプローブカードパッド３３１０には２つのプローブピン、すなわち第一のプローブピン３４１０と短小ピン４４１０が接触するため、プローブカードパッド３３１０の形状は、図４Ａに示されるように第一のプローブピン３４１０から第二のプローブピン２４１０に向かって横方向に平行な長軸に沿って長尺状であり、短小ピン４４１０及び第一のプローブピン３４１０の両方からコンタクトスプリングを収容できる。１つの例において、プローブカードパッド３３１０は長軸に沿った１１０μｍの長さと長軸に対して法線方向の短軸に沿った７０μｍの幅を有し得る。第一のプローブカードパッド３３１０について楕円形状が示されているが、上端４４１０ａ及び３４１０ｂとの接触を保持できる何れの適当な形状も使用され得ると理解すべきである。

再び図４Ｂを参照すると、短小ピン４４１０が存在しており、プローブピン２４１０と短小ピン４４１０との間の最も近い距離Ｄ２は導電領域４４１０が存在しない場合のプローブピン２４１０及び３４１０間の距離より短い。プローブピン間の距離がこのように短縮されることにより、図４Ｂに示されるようなプローブカードパッド２３１０、３３１０間の相互インダクタンスＬ２は図３Ｂに示されるようなプローブカードパッド２３１０及び１３１０間の相互インダクタンスＬ１より小さくなる。また別の結果として、プローブカードパッド２３１０及び３３１０間の容量結合が増大する。容量の増大と相互インダクタンスの減少の複合効果はインピーダンスの低下につながり得て、これはＤＵＴ上のその他のコンポーネントのそれとよりよくマッチできる。幾つかの実施形態において、図４ＢのＤ２は図３Ｂに示されるＤ１より大幅に短縮し得る。例えば、Ｄ２は５０μｍ未満であり得る。１つの例において、短小ピン４４１０は第一のプローブピン３４１０から幅１０μｍのギャップ４４２０により分離され、Ｄ２は５０μｍである。

図４Ｃは、図４Ｂに示されるプローブカードアセンブリの変形型である実施形態の断面図である。図４Ｃではブリッジ４４１４が提供されており、これは第一のプローブピン３４１０ｂの下端を短小ピン４４１０の自由端４４１０ｂに接続し、それによって電流はこれら２つの端間を流れ得る。自由端４４１０ｂ内の終端されていないスタブにおける電磁共鳴は、プローブカードアセンブリ内のインピーダンスに影響を与え得るが、このような共鳴は自由端４４１０ｂを隣接するプローブピン３４１０に電気的に短絡させるブリッジを追加することによって排除され得る。

図５Ｂは、幾つかの実施形態による、隣接するプローブピン間の追加的導電領域を有するプローブカードアセンブリの他の例示的実装の断面図を示す。図５Ｂではこれまでの図面に表示されたものと同じコンポーネントを指すために同じ参照番号が使用されている。

図５Ｂにおいて、第一のプローブピン５４１０が提供されており、これは第一のプローブカードパッド５３１０を第一のウェハパッド５１１０に接続する。プローブピン５４１０は、プローブピンの下端に第一のウェハパッド５１１０と接触するプローブ針５４１０ｂの形態の第一の導電領域を有する。プローブピン５４１０は、第二のプローブピン２４１０に向かって横方向に延びる突出部５４５０の形態の第二の導電領域を有し、第一のプローブピン５４１０と第二のプローブピン２４１０との間の最も近い距離Ｄ３は、突出部５４１０が存在しない場合、及びプローブピン５４１０がその長さにわたり均一な幅を有する場合のプローブピン５４１０及び２４１０間の距離より小さい。

プローブピン間の距離がこのように短縮されることにより、図５Ｂに示されるようなプローブカードパッド２３１０、５３１０間の相互インダクタンスＬ３は図３Ｂに示されるようなプローブカードパッド２３１０及び１３１０間の相互インダクタンスＬ１より小さくなる。また別の結果として、プローブカードパッド２３１０及び５３１０間の容量結合が増大する。容量の増大と相互インダクタンスの減少の複合効果はインピーダンスの低下につながり得て、これはＤＵＴ上のその他のコンポーネントのそれとよりよくマッチできる。幾つかの実施形態において、図５ＢのＤ３は図３Ｂに示されるＤ１より大幅に小さくし得る。例えば、Ｄ３は５０μｍ未満であり得る。

突出部５４５０は第一のウェハパッド５１１０と接触するのではなく、第一のウェハパッド５１１０から、図４Ｂに示される誘電体４４１２と多くの点で同様であり得る誘電材料５４１２により分離される。突出部５４５０のウェハ３０の表面３２に対して垂直方向に沿った突出は、全体又は一部がウェハパッド５１１０の境界より後にあり得る。突出部５４５０は第一のウェハパッド５１１０に接触していないため、幾つかの実施形態によるプローブピン上に突出部を有するプローブカードアセンブリを収容するためにＤＵＴ上のパッドパターンを設計し直す必要がない。

幾つかの実施形態において、第一のプローブピン５４１０ｂの下端は円形の断面を有する針であり得て、突出部５４１０はプローブ針５４１０ｂの直径より大きい直径を有する円筒ワイヤであり得る。図５Ｂに示される例において、突出部５４１０はプローブ針５４１０ｂと同心円状に整列しており、それによって突出部はプローブ針５４１０ｂの横方向の両側に出ている。このような実施形態は、時として「ファットプローブピン」と呼ばれ得て、この場合、図５Ｂに示されるように、プローブピン５４１０の垂直軸を通る断面は突出部５４５０について長方形の形状を示す。

複数の方向にわたり円周方向に延びる突出部を有することによって、複数の方向に沿ったプローブピンのペアに関する誘導及び容量特性を改善し得るが、突出部が「ファットプローブピン」の一部である、又は軸対象であることは要求事項ではないと理解すべきである。突出部の形状を問わず、第一のプローブピン５４１０はガイドプレート４００内に配置されて、幾つかの実施形態では、ガイドプレート４００を構成する誘電材料により物理的に支持され得る。例えば、ガイド４００は、突出部５４５０を有するプローブピン５４１０をフィットさせるような形状のスルーホールを含み得る。

導電領域としての突出部５４５０は、第一のプローブカードパッド５３１０にプローブピン５４１０の上端５４１０ａを介して電気的に接続される。上端５４１０ａは円筒ワイヤであり得、プローブカードパッド５３１０と接触するためのスプリングを有し得る。

幾つかの実施形態において、上端５４１０ａの直径は突出部５４５０の幅よりかなり小さいものであり得、それによって複数のプローブピンを収容するためにプローブカードパッド５３１０を大きくする必要がなく、回路基板３００の製造プロセスが単純化される。

図５Ａは、図５Ｂに示される回路基板３００の底面３２０の部分上面図であり、プローブカードパッド５３１０の形状がプローブカードパッド２３１０の形状と実質的に同様であり得ることを示している。プローブカードパッド５３１０及び２３１０は、実質的に同じ形状であり得、上端５４１０ａが上端２４１０ａと同じ形状を有するように製作された場合、図３Ａに示されるプローブカードパッド２３１０及び１３１０と同様の間隔を有するように製作され得る。

再び図５Ｂを参照すると、第一のプローブカードパッド５３１０は検査中に大量の電流を搬送することが予想されるアース又は電源パッドであり得る。幾つかの実施形態において、第二のプローブカードパッド２３１０は信号パッドであり得、その対応するプローブピン２４１０は同じプローブカードパッド上に突出部、隣接する短小プローブピン、又は他の何れの追加的導電領域も持たない。追加的導電領域を電源又はアースパッドのみに有し、信号パッドには持たないこのような配置は、信号パッド及びそれに対応するプローブピンの数が電源／アースパッド及びそれに対応するプローブピンよりはるかに多数であり得ることから、プローブカードアセンブリの製造コストを削減し得る。

図６Ｂは、幾つかの実施形態による、図４Ｂに示される実施形態の変形型の断面図を示す。図６Ｂにおいて、第一のプローブピン６４１１は第一のプローブカードパッド６３１１を第一のウェハパッド６１１１に接続し、第二のプローブピン６４１２は第二のプローブカードパッド６３１２を第二のウェハパッド６１１２に接続する。第一の導電領域６４１３と第二の導電領域６４１４は第一及び第二のプローブピン６４１１、６４１２間に提供され、第一の導電領域６４１３は第一のプローブピン６４１１に隣接し、第一のプローブカードパッド６３１１に電気的に接続される。第二の導電領域６４１４は第二のプローブピン６４１２に隣接し、第二のプローブカードパッド６３１２に電気的に接続される。

２つの導電領域をプローブピン間に提供することによって、２つのプローブカードパッドに電気的に接続されるプローブピン間の距離をさらに縮小できる。１つの例において、導電領域６４１３及び６４１４間の最も近い距離Ｄ４は２０μｍ未満であり得る。

図６Ｂに示される実施形態において、第一の導電領域６４１３は第二のプローブピンであり、第一のプローブピン６４１１と平行であるが、それより短い。例えば、第一のプローブピン６４１１の長さは６ｍｍであり得、第二のプローブピンの長さは５ｍｍであり得て、上部で第一のプローブカードパッド６３１１にのみ接触し、下部では第一のウェハパッド６１１１から誘電材料により分離される。第一のプローブピン６４１１と第二のプローブピン６４１２との間のギャップは１０μｍ以下であり得る。同様に、第二の導電領域６４１４は第四のプローブピンであり得、第二のプローブピン６４１２と平行であるが、それより短い。

図６Ａは、図６Ｂに示される回路基板３００の部分上面図である。このような実施形態では、短小プローブピン６４１３、６４１４はウェハパッド６１１１、６１１２と接触していないため、ＤＵＴ ３０上のパッドパターンを変更するための再設計は不要である。各プローブカードパッド６３１１、６３１２には２つのプローブピンが接触しているため、プローブカードパッド６３１１、６３１２の形状は、図６Ａに示されるように、第一のプローブピン６４１１から横方向に平行な長軸に沿って第二のプローブピン６４１２に向かって長尺状であり、短小ピン６４１３及び短小ピン６４１４の両方からのコンタクトスプリングを収容し得る。プローブカードパッド６３１１、６３１２の各々について楕円形状が示されているが、２つのプローブピンとの接触を保持できる何れの適当な形状も使用され得ると理解すべきである。

ある態様によれば、図６Ａに示されるプローブカードパッド６３１１、６３１２はアース又は電源パッドであり得、この場合、低減された相互インダクタンスがインピーダンスを所望のインピーダンス値に近付けるように改善するのに役立つことができる。

図７Ｂは、幾つかの実施形態による、図５Ｂに示される実施形態の変形型の断面図を示す。図７Ｂでは、第一のプローブピン７４１１は第一のプローブカードパッド７３１１を第一のウェハパッド７１１１に接続し、第二のプローブピン７４１２は第二のプローブカードパッド７３１２を第二のウェハパッド７１１２に接続する。第一のプローブピン７４１１は第一の突出部７４１３を有し、第二のプローブピン７４１２は第二の突出部７４１４を有し、これらは横方向に相互に向かって突出する。その結果、２つのプローブカードパッドに電気的に接続されたプローブピン間の距離は短縮される。１つの例において、突出部７４１３及び７４１４間の最も近い距離Ｄ５は２０μｍ以下であり得る。第一及び第二の突出部７４１３、７４１４は、それぞれ第一及び第二の導電領域とみなされ得る。

図７Ａは、図７Ｂに示される回路基板３００の部分上面図である。ある態様によれば、図７Ａに示されるプローブカードパッド７３１１、７３１２はアース又は電源パッドであり得、この場合、低減された相互インダクタンスがインピーダンスを所望のインピーダンス値に近付けるように改善するのに役立つことができる。

以上、本発明の少なくとも１つの実施形態の幾つかの態様を説明したが、当業者であれば様々な変更、改変、及び改良を容易に着想するであろうと理解されたい。かかる変更、改変、及び改良は本開示の一部であるものとし、本発明の主旨と範囲に含まるものとする。さらに、本発明の利点が示されているが、本明細書に記載の技術の全ての実施形態が説明された全ての利点を含んでいるわけではないと理解すべきである。幾つかの実施形態は、本明細書において有利であると説明された何れの特徴も実現しないかもしれず、また、幾つかの例では、説明された特徴の１又は複数がまた別の実施形態を実現するために実装され得る。したがって、上述の説明と図面は例にすぎない。

本発明の各種の態様は単独で、組み合わせて、又は上で説明した実施形態の中で具体的には論じられていない様々な配置で使用され得るため、上の説明文に記され、又は図面中に描かれているコンポーネントの詳細及び配置にその用途が限定されることはない。例えば、１つの実施形態に記載されている態様は、他の実施形態に記載されている態様とあらゆる方法で組み合わせ得る。

また、本発明は方法として具現化されてもよく、その例を提供した。方法の中で実行される行為は何れの適当方法で順序が付けられてもよい。したがって、行為が例示されたものとは異なる順序で行われる実施形態が構成されてもよく、これには、幾つかの行為を、たとえ例示的実施形態では逐次的な行為として示されていても、同時に行うことも含み得る。

特許請求の範囲の中である請求対象要素を修飾するために「第一の」、「第二の」、「第三の」等の順位を示す用語が使用されている場合、それ自体は１つの請求対象要素の他の要素に対する優先性、優位性、若しくは順位、又は方法の中の行為が実行される時間的順番を一切示さず、特定の名称を有する１つの請求対象要素を、その請求対象要素を区別するために同じ名称を有する（ただし、順位を示す用語の使用を除く）他の要素から区別するための単なる標識として使用されている。

「ほぼ」及び「約」という用語は、幾つかの実施形態においては目標値の±２０％以内、幾つかの実施形態においては目標値の±１０％以内、幾つかの実施形態においては目標値の±５％以内、さらに幾つかの実施形態においては目標値の±２％以内を意味するために使用され得る。「ほぼ」及び「約」という用語は目標値を含み得る。

また、本明細書で使用される語句と用語は説明を目的としており、げてぃ的とみなされるべきではない。本明細書における「～を含む」又は「有する」（ｉｎｃｌｕｄｉｎｇ、ｃｏｍｐｒｉｓｉｎｇ、ｈａｖｉｎｇ、ｃｏｎｔａｉｎｉｎｇ、ｉｎｖｏｌｖｉｎｇ）及びその変化形は、それに続いて列挙される項目及びその等価物のほか、追加的項目も包含するものとする。

Claims (24)

1. 複数のウェハパッドを有するウェハを検査するためのプローブカードアセンブリであって、
   表面上に複数のプローブカードパッドを有する基板と、
   前記複数のプローブカードパッドの第一のプローブカードパッドと接触する第一の導電領域を含んで前記表面に垂直な第一の方向に延びる第一のプローブピンであって、ウェハパッドと接触するように構成された第一のプローブピンと、
   前記第一の導電領域に隣接し、前記第一のプローブカードパッドに電気的に接続される第二の導電領域であって、前記プローブピンが前記ウェハパッドと接触したときに、前記ウェハパッドから誘電材料により分離されるように構成された第二の導電領域と
   を含む、プローブカードアセンブリ。
2. 前記第二の導電領域は、前記プローブカードパッドと接触する第一の端を含む、請求項１に記載のプローブカードアセンブリ。
3. 前記第二の導電領域は、前記第一のプローブピンより長さにおいて短い第二のプローブピンであり、
   前記第一のプローブピンは、前記ウェハパッドと接触するように構成された針を含み、
   前記第二のプローブピンは、前記ウェハパッドに面して、前記ウェハパッドから前記誘電材料により分離されるように構成された第二の端を含む、請求項２に記載のプローブカードアセンブリ。
4. 前記第二のプローブピンの前記第二の端を前記第一のプローブピンに接続するブリッジをさらに含む、請求項３に記載のプローブカードアセンブリ。
5. 第一の穴と第二の穴を有するガイドプレートをさらに含み、
   前記第一のプローブピンは前記第一の穴の中に配置され、
   前記第二のプローブピンは前記第二穴の中に配置される、請求項３に記載のプローブカードアセンブリ。
6. 前記第二の穴には前記誘電材料が部分的に充填され、
   前記第二のプローブピンの前記第二の端は前記第二の穴の中の前記誘電材料と当接する、請求項５に記載のプローブカードアセンブリ。
7. 前記ガイドプレートは前記誘電材料を含む、請求項６に記載のプローブカードアセンブリ。
8. 前記第二のプローブピンは、前記ウェハの表面上の前記第二の導電領域の、前記ウェハの前記表面に垂直な方向に沿った突出が少なくとも部分的に前記ウェハパッドの境界の外に出るように配置される、請求項２に記載のプローブカードアセンブリ。
9. 前記第二の導電領域は、第一のプローブピン上の、前記基板の前記表面に平行な第二の方向への突出部である、請求項１に記載のプローブカードアセンブリ。
10. 前記第一のプローブピンは、前記ウェハパッドと接触するように構成された針を有し、前記針の直径は前記第二の方向に沿った前記突出部の幅より小さい、請求項９に記載のプローブカードアセンブリ。
11. 前記第一のプローブピンがその中に配置されるスルーホールを有するガイドプレートをさらに含み、
    前記スルーホールは前記突出部の形状に適合する形状を有する、請求項１０に記載のプローブカードアセンブリ。
12. 前記突出部の形状の、前記第一の方向に平行な平面に沿った断面は長方形であり、
    前記突出部は、前記第一のプローブピンが前記ウェハパッドと接触したときに、前記基板の前記表面から離れる方向を向く平坦面を含み、
    前記平坦面は、前記ウェハパッドから誘電材料により分離されるように構成される、請求項１１に記載のプローブカードアセンブリ。
13. 複数のウェハパッドを有するウェハを検査するためのプローブカードアセンブリであって、
    表面上に複数のプローブカードパッドを有する基板と、
    基板を通じて前記表面に垂直な第一の方向に沿って延びる複数のプローブピンと、
    前記複数のプローブカードパッドの第一のプローブカードパッドと接触する前記複数のプローブピンの第一のプローブピンであって、前記複数のウェハパッドの第一のウェハパッドと接触するように構成された針を有する第一のプローブピンと、
    前記第一のプローブピンに隣接する前記複数のプローブピンの第二のプローブピンと、
    前記第一のプローブピンに隣接する導電領域と
    を含み、
    前記第二のプローブピンは、前記複数のプローブカードパッドの第二のプローブカードパッドと接触し、
    前記第二のプローブピンは、前記複数のウェハパッドの第二のウェハパッドと接触するように構成された針を有し、
    前記導電領域は、前記第一のプローブカードパッドに電気的に接続され、
    前記導電領域は、前記第一のプローブピンが前記第一のウェハパッドと接触したときに、前記第一のウェハパッドから誘電材料により分離されるように構成される、プローブカードアセンブリ。
14. 前記導電領域は、前記基板内の前記第一及び第二のプローブピン間に配置され、
    前記導電領域と前記第二のプローブピンとの間の最も近い距離は５０μｍ未満である、請求項１３に記載のプローブカードアセンブリ。
15. 前記導電領域は、前記第一のプローブピンより長さが短い第三のプローブピンであり、
    前記第三のプローブピンは、前記第一のプローブカードパッドと接触する第一の端と、前記第一のウェハパッドに面して前記第一のウェハパッドから前記誘電材料により分離されるように構成される第二の端と、を含む、請求項１３に記載のプローブカードアセンブリ。
16. 前記導電領域は、前記第一のプローブピン上の、前記基板の前記表面に平行な第二の方向への突出部である、請求項１３に記載のプローブカードアセンブリ。
17. 前記基板は第一の穴と第二の穴を有するガイドプレートであり、
    前記第一のプローブピンは前記第一の穴の中に配置され、
    前記第二のプローブピンは前記第二の穴の中に配置される、請求項１３に記載のプローブカードアセンブリ。
18. 前記第二のプローブカードパッドは信号パッドであり、
    前記第一のプローブカードパッドはアースパッドであり、
    前記第一のプローブカードパッドは前記第二のプローブカードパッドより大きい面積を有する、請求項１３に記載のプローブカードアセンブリ。
19. 前記第一のプローブカードパッドと前記第一のウェハパッドとの間のインダクタンスは、前記導電領域を持たない前記第一のプローブカードパッドと前記第一のウェハパッドとの間のインダクタンスより小さい、請求項１３に記載のプローブカードアセンブリ。
20. 前記導電領域は第一の導電領域であり、
    前記プローブカードは、 前記第二のプローブピンに隣接して前記第二のプローブカードパッドに電気的に接続される第二の導電領域をさらに含み、
    前記第二の導電領域は、前記第二のプローブピンが前記第二のウェハパッドと接触したときに、前記第二のウェハパッドから前記誘電材料により分離されるように構成され、
    前記第二の導電領域は、前記基板内の前記第二のプローブピンと前記第一の導電領域との間に配置される、請求項１３に記載のプローブカードアセンブリ。
21. 前記第一のプローブカードパッドはアースパッドであり、
    前記第二のプローブカードパッドは電源パッドである、請求項２０に記載のプローブカードアセンブリ。
22. 自動検査装置（ＡＴＥ）のためのインタポーザであって、
    第一の表面と前記第一の表面から第一の方向にオフセットされた第二の表面を有する基板と、
    前記基板内の、前記第一の方向に長尺状である複数のスプリングピンと、
    第一のインダクタンスを有する、前記複数のスプリングピンの第一の部分と、
    前記第一のインダクタンスより高い第二のインダクタンスを有する、前記複数のスプリングピンの第二の部分と、
    を含み、
    前記第一の部分は前記第一の表面から誘電材料により分離される導電領域を含む、インタポーザ。
23. 前記導電領域は、前記複数のスプリングピンの隣接するスプリングピンより長さが短い短小ピンであり、
    前記短小ピンは、前記基板の前記第一の表面から前記誘電材料により分離される第一の端と、前記第二の表面から露出し、複数のスプリングピンの前記第一の部分の各々の端と同一平面にある第二の端と、を含む、請求項２２に記載のインタポーザ。
24. 前記導電領域は、前記複数のスプリングピンの前記第一の部分のスプリングピン上の、前記第一の表面に平行な第二の方向に沿った突出部である、請求項２２に記載のインタポーザ。

Images