JP2023502248A - Fanout structures for light emitting diode devices and lighting systems - Google Patents

Fanout structures for light emitting diode devices and lighting systems Download PDF

Info

Publication number
JP2023502248A
JP2023502248A JP2022529117A JP2022529117A JP2023502248A JP 2023502248 A JP2023502248 A JP 2023502248A JP 2022529117 A JP2022529117 A JP 2022529117A JP 2022529117 A JP2022529117 A JP 2022529117A JP 2023502248 A JP2023502248 A JP 2023502248A
Authority
JP
Japan
Prior art keywords
silicon backplane
substrate
array
top surface
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022529117A
Other languages
Japanese (ja)
Inventor
ヤン ヒン ツェ
ヴァイディアナタン アナンタラマン
バンナ スリーニ
ヨハネス ボンヌ ロナルド
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/750,839 external-priority patent/US11621173B2/en
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2023502248A publication Critical patent/JP2023502248A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Abstract

システムが記載される。システムは、頂面と、底面と、側面とを有する、シリコンバックプレーンと、シリコンバックプレーンの前記側面を取り囲む、基板とを含む。基板は、頂面と、底面と、側面とを有する。少なくとも１つのボンドパッドが、基板の底面の上に設けられる。金属層が、基板の底面およびシリコンバックプレーンの底面の上にあり、中央領域においてシリコンバックプレーンの底面に電気的および熱的に結合される第１の部分と、シリコンバックプレーンの周辺領域と少なくとも１つのボンドパッドとの間に延在する第２の部分とを有する。金属コネクタのアレイが、シリコンバックプレーンの頂面の上に設けられる。A system is described. The system includes a silicon backplane having a top surface, a bottom surface, and side surfaces, and a substrate surrounding the sides of the silicon backplane. The substrate has a top surface, a bottom surface, and side surfaces. At least one bond pad is provided on the bottom surface of the substrate. A metal layer overlies the bottom surface of the substrate and the bottom surface of the silicon backplane and has at least a first portion electrically and thermally coupled to the bottom surface of the silicon backplane in a central region and a peripheral region of the silicon backplane. and a second portion extending between the one bond pad. An array of metal connectors is provided on the top surface of the silicon backplane.

Description

（関連出願の参照）
この出願は、２０２０年１月２３日に出願された米国非仮出願第１６／７５０，８３９号、２０２０年２月２０日に出願された欧州特許出願第２０１５８４８１．０号、２０１９年１２月２０日に出願された米国仮出願第６２／９５１，６０１号、および２０１９年１１月１９日に出願された米国仮出願第６２／９３７，６２９号の利益を主張し、これらの内容は、参照により本明細書に援用される。 (Reference to related application)
This application is based on U.S. Nonprovisional Application No. 16/750,839 filed January 23, 2020, European Patent Application No. 20158481.0 filed February 20, 2020, December 20, 2019 No. 62/951,601, filed on Nov. 19, 2019, and U.S. Provisional Application No. 62/937,629, filed November 19, 2019, the contents of which are incorporated by reference into incorporated herein by reference.

精密制御照明用途は、小さなアドレス指定可能な発光ダイオード（ＬＥＤ：light emitting diode）照明システムの生成および製造を必要とすることがある。より小さなサイズのそのようなシステムは、従来的でない構成要素(コンポーネント)および製造プロセスを必要とすることがある。 Precisely controlled lighting applications may require the creation and fabrication of small addressable light emitting diode (LED) lighting systems. Such systems of smaller size may require non-conventional components and manufacturing processes.

ＬＥＤ照明システム、車両ヘッドランプシステムおよび製造方法が記載される。ＬＥＤ照明システムは、頂面、底面、および側面を有する、シリコンバックプレーンと、シリコンバックプレーンの側面を取り囲む基板とを含み、基板は、頂面、底面、および側面を有する。第１の再分配層が、シリコンバックプレーンの頂面および基板の頂面に設けられる。第２の再分配層が、シリコンバックプレーンの底面および基板の底面に設けられる。少なくとも１つのビアが、第１の再分配層と第２の再分配層との間で基板を通じて延在し、金属材料で充填される。 LED lighting systems, vehicle headlamp systems and manufacturing methods are described. The LED lighting system includes a silicon backplane having a top surface, a bottom surface and sides, and a substrate surrounding the sides of the silicon backplane, the substrate having a top surface, a bottom surface and sides. A first redistribution layer is provided on the top surface of the silicon backplane and the top surface of the substrate. A second redistribution layer is provided on the bottom surface of the silicon backplane and the bottom surface of the substrate. At least one via extends through the substrate between the first redistribution layer and the second redistribution layer and is filled with a metallic material.

添付の図面と共に例示として与えられる以下の記述からより詳細な理解を得ることができる。 A more detailed understanding can be obtained from the following description, given by way of example in conjunction with the accompanying drawings.

例示的なＬＥＤアレイの頂面図である。FIG. 4A is a top view of an exemplary LED array;

例示的なＬＥＤ照明システムの断面図である。1 is a cross-sectional view of an exemplary LED lighting system; FIG.

図１Ｂの例示的なＬＥＤ照明システムの頂面図である。1B is a top view of the exemplary LED lighting system of FIG. 1B; FIG.

図１Ｂの例示的なＬＥＤ照明システムの底面図である。1B is a bottom view of the exemplary LED lighting system of FIG. 1B; FIG.

図１ＢのＬＥＤ照明システムを組み込んだ例示的なアプリケーションシステムの断面図である。1B is a cross-sectional view of an exemplary application system incorporating the LED lighting system of FIG. 1B; FIG.

図１ＢのＬＥＤ照明システムを組み込んだ例示的な車両ヘッドランプシステムの図である。1B is a diagram of an exemplary vehicle headlamp system incorporating the LED lighting system of FIG. 1B; FIG.

別の例示的な車両ヘッドランプシステムの図である。FIG. 2 is a diagram of another exemplary vehicle headlamp system;

図１ＢのＬＥＤ照明システムのようなＬＥＤ照明システムを製造する例示的な方法のフロー図である。1B is a flow diagram of an exemplary method of manufacturing an LED lighting system such as the LED lighting system of FIG. 1B; FIG.

製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process; 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。1A-1D are cross-sectional views of an LED lighting system at various stages in the manufacturing process;

図６ＥのＬＥＤ照明システムの底面を表す底面図である。6D is a bottom view representing the bottom of the LED lighting system of FIG. 6E; FIG.

異なる光照明システムおよび／または発光ダイオード（「ＬＥＤ」）の例が、添付の図面を参照して以下により完全に記載される。これらの例は、相互に排他的ではなく、１つの例において見出される構成は、追加の実装を達成するために、１つ以上の他の例において見出される構成と組み合わされてよい。従って、添付の図面に示される例は、例示的な目的のためにのみ提供されており、それらは本開示を如何様に限定することも意図しないことが理解されるであろう。同等の番号は、全体を通じて同等の要素を指す。 Examples of different light illumination systems and/or light emitting diodes (“LEDs”) are described more fully below with reference to the accompanying drawings. These examples are not mutually exclusive, and features found in one example may be combined with features found in one or more other examples to achieve additional implementations. Accordingly, it will be appreciated that the examples shown in the accompanying drawings are provided for illustrative purposes only and are not intended to limit this disclosure in any way. Like numbers refer to like elements throughout.

様々な要素を記述するために、第１、第２、第３などの用語が本明細書において使用されることがあるが、これらの要素は、これらの用語によって限定されるべきでないことが理解されるであろう。これらの用語は、１つの要素を別の要素から区別するために使用されることがある。例えば、本発明の範囲から逸脱することなく、第１の要素が第２の要素と称されることがあり、第２の要素が第１の要素と称されることがある。本明細書で使用されるとき、「および／または」という用語は、関連する列挙される品目(アイテム)の１つ以上の品目のありとあらゆる組み合わせを含むことがある。 It is understood that although the terms first, second, third, etc. may be used herein to describe various elements, these elements should not be limited by these terms. will be done. These terms are sometimes used to distinguish one element from another. For example, a first element could be termed a second element, and a second element could be termed a first element, without departing from the scope of the present invention. As used herein, the term "and/or" may include any and all combinations of one or more of the associated listed items.

層、領域、または基板のような要素が別の要素の「上(on)」にあるか或いは「上(onto)」に延在していると称されるとき、それは他の要素の上に直接的にあるか或いは直接的に延在してよいか或いは介在要素が存在してよいことが理解されるであろう。対照的に、ある要素が別の要素の「上に直接的に(directly on)」あるか或いは別の要素の「上に直接的に(directly onto)」延在していると称されるとき、介在要素は存在しないことがある。ある要素が別の要素に「接続されている(connected)」或いは「結合されている(coupled)」と称されるとき、それは、他の要素に直接的に接続または結合されてよく、且つ／或いは１つ以上の介在要素を介して他の要素に接続または結合されてよいことも理解されるであろう。対照的に、ある要素が別の要素に「直接的に接続されている」または「直接的に結合されている」と称されるとき、その要素と他の要素との間に介在要素は存在しない。これらの用語は、図に示す任意の向きに加えて、要素の異なる向きを包含することが意図されていることが理解されるであろう。 When an element such as a layer, region, or substrate is referred to as being “on” or extending “onto” another element, it is referred to as being on top of the other element. It will be appreciated that it may be or may extend directly or there may be intervening elements. In contrast, when an element is said to be "directly on" or extend "directly onto" another element. , there may be no intervening elements. When an element is referred to as being “connected” or “coupled” to another element, it may be directly connected or coupled to the other element and/or Alternatively, it will be appreciated that it may be connected or coupled to other elements through one or more intervening elements. In contrast, when an element is referred to as being "directly connected to" or "directly coupled to" another element, there are no intervening elements between that element and the other element. do not do. It will be understood that these terms are intended to encompass different orientations of the elements in addition to any orientation shown in the figures.

「下(below)」、「上(above)」、「上方(upper)」、「下方(lower)」、「水平(horizontal)」または「垂直(vertical)」のような相対的な用語は、図示されるような１つの要素、層、または領域に対する別の要素、層、または領域の関係を記載するために本明細書において使用されることがある。これらの用語は、図に示す向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。 Relative terms such as "below", "above", "upper", "lower", "horizontal" or "vertical" are Sometimes used herein to describe the relationship of one element, layer or region to another element, layer or region as illustrated. It will be understood that these terms are intended to encompass different orientations of the device in addition to the orientation shown in the figures.

更に、ＬＥＤ、ＬＥＤアレイ、電気コンポーネントおよび／または電子コンポーネントが、１つ、２つ、またはそれよりも多くの電子ボード上に収容されるかどうかは、設計上の制約および／または用途にも依存することがある。 Furthermore, whether the LEDs, LED arrays, electrical components and/or electronic components are housed on one, two or more electronic boards depends on design constraints and/or application. I have something to do.

半導体発光デバイス（ＬＥＤ：light emitting devices）または紫外線（ＵＶ）もしくは赤外線（ＩＲ）光パワー(optical power)を放射するデバイスのような光パワー放射デバイス(optical power emitting devices)は、現在利用可能な最も効率的な光源の１つである。これらのデバイス（以下「ＬＥＤ」）は、発光ダイオード、共振キャビティ発光ダイオード、垂直キャビティレーザダイオード、エッジ発光レーザ、または同等物を含んでよい。例えば、それらのコンパクトなサイズおよびより低い電力要求の故に、ＬＥＤは、多くの異なる用途にとって魅力的な候補であることがある。例えば、それらは、カメラや携帯電話のようなハンドヘルドのバッテリ駆動デバイス用の光源（例えば、フラッシュライトおよびカメラフラッシュ）として使用されることがある。それらは、例えば、自動車照明、ヘッドアップディスプレイ（ＨＵＤ）照明、園芸照明、街灯、ビデオトーチ、一般照明（例えば、家庭、店舗、オフィス、スタジオ照明、劇場／ステージ照明および建築照明）、拡張現実（ＡＲ）照明、仮想現実（ＶＲ）照明、ディスプレイのためのバックライト、およびＩＲ分光のためにも使用されることがある。単一のＬＥＤが、白熱光源よりも明るくない光を提供することがあり、従って、より多くの明るさが望まれる或いは必要とされる用途には、多接合デバイスまたは（モノリシックＬＥＤアレイ、マイクロＬＥＤアレイなどのような）ＬＥＤのアレイが使用されることがある。 Optical power emitting devices, such as semiconductor light emitting devices (LEDs) or devices that emit ultraviolet (UV) or infrared (IR) optical power, are currently available in most It is one of the efficient light sources. These devices (hereinafter "LEDs") may include light emitting diodes, resonant cavity light emitting diodes, vertical cavity laser diodes, edge emitting lasers, or the like. For example, due to their compact size and lower power requirements, LEDs can be attractive candidates for many different applications. For example, they may be used as light sources (eg, flashlights and camera flashes) for handheld battery-powered devices such as cameras and mobile phones. They include, for example, automotive lighting, head-up display (HUD) lighting, horticultural lighting, street lighting, video torches, general lighting (e.g. home, shop, office, studio lighting, theater/stage lighting and architectural lighting), augmented reality ( It may also be used for AR) lighting, virtual reality (VR) lighting, backlighting for displays, and IR spectroscopy. A single LED may provide less bright light than an incandescent light source, thus multijunction devices or (monolithic LED arrays, micro LED An array of LEDs (such as an array) may be used.

図１Ａは、例示的なＬＥＤアレイ１０２の頂面図である。図１Ａに示す例において、ＬＥＤアレイ１０２は、エミッタ１２０のアレイである。ＬＥＤアレイは、ＬＥＤアレイエミッタの精密制御を必要とするもののような、任意の用途のために使用されることがある。ＬＥＤアレイ１０２内のエミッタ１２０は、個々にアドレス指定可能(addressable)であってよく、或いはグループ／サブセット内でアドレス指定可能であってよい。 FIG. 1A is a top view of an exemplary LED array 102. FIG. In the example shown in FIG. 1A, LED array 102 is an array of emitters 120 . LED arrays may be used for any application, such as those requiring precise control of LED array emitters. The emitters 120 within the LED array 102 may be individually addressable or addressable in groups/subsets.

ＬＥＤアレイ１０２の３×３部分の分解図も図１Ａに示されている。３×３部分の分解図に示すように、ＬＥＤアレイ１０２は、各々が幅ｗ１を有するエミッタ１２０を含んでよい。実施形態において、幅ｗ１は、約１００μｍ以下（例えば、４０μｍ）であってよい。エミッタ１２０間のレーン１２２は、幅ｗ２の幅であってよい。実施形態において、幅ｗ２は、約２０μｍ以下（例えば、５μｍ）であってよい。レーン１２２は、隣接するエミッタ間にエアギャップを提供してよく、或いは他の材料を含んでよい。一方のエミッタ１２０の中心から隣接するエミッタ１２０の中心までの距離ｄ１は、約１２０μｍ以下（例えば、４５μｍ）であってよい。本明細書で提供される幅および距離は、例示にすぎず、実際の幅および／または寸法は異なる場合があることが理解されるであろう。 An exploded view of a 3×3 portion of LED array 102 is also shown in FIG. 1A. As shown in the 3x3 section exploded view, the LED array 102 may include emitters 120 each having a width w1. In embodiments, width w1 may be about 100 μm or less (eg, 40 μm). A lane 122 between emitters 120 may be of width w2. In embodiments, width w2 may be about 20 μm or less (eg, 5 μm). Lane 122 may provide an air gap between adjacent emitters or may include other materials. A distance d1 from the center of one emitter 120 to the center of the adjacent emitter 120 may be about 120 μm or less (eg, 45 μm). It will be appreciated that the widths and distances provided herein are exemplary only and that actual widths and/or dimensions may vary.

対称的なマトリックス(行列)に配置された矩形のエミッタが図１Ａに示されているが、任意の形状および配置のエミッタを本明細書に記載する実施形態に適用されてよいことが理解されるであろう。例えば、図１ＡのＬＥＤアレイ１０２は、２００×１００マトリックス、対称マトリックス、非対称マトリックス、または同等物のような、任意の適用可能な構成において、２０，０００を超えるエミッタを含んでよい。エミッタ、マトリックス、および／または基板の複数のセットが、本明細書に記載する実施形態を実装するために、任意の適用可能なフォーマットで配置されてよいことも理解されるであろう。 Although rectangular emitters arranged in a symmetrical matrix are shown in FIG. 1A, it is understood that any shape and arrangement of emitters may be applied to the embodiments described herein. Will. For example, LED array 102 of FIG. 1A may include over 20,000 emitters in any applicable configuration, such as a 200×100 matrix, symmetrical matrix, asymmetrical matrix, or the like. It will also be appreciated that multiple sets of emitters, matrices, and/or substrates may be arranged in any applicable format to implement the embodiments described herein.

上述のように、ＬＥＤアレイ１０２のようなＬＥＤアレイは、最大２０，０００個またはそれよりも多くのエミッタを含むことがある。そのようなアレイは、９０ｍｍ２以上の表面積を有することがあり、それらに電力供給するために６０ワット以上のような有意な電力を必要とすることがある。このようなＬＥＤアレイは、マイクロＬＥＤアレイまたは単にマイクロＬＥＤと称されることがある。マイクロＬＥＤは、基板上に設けられた個々のエミッタのアレイを含んでよく、或いはエミッタを形成するセグメントに分割される単一のシリコンウェハまたはダイであってよい。後者のタイプのマイクロＬＥＤは、モノリシックＬＥＤと称されることがある。 As noted above, LED arrays such as LED array 102 may include up to 20,000 emitters or more. Such arrays may have surface areas of 90 mm 2 or more and may require significant power, such as 60 Watts or more, to power them. Such LED arrays are sometimes referred to as micro LED arrays or simply micro LEDs. A micro-LED may comprise an array of individual emitters provided on a substrate, or may be a single silicon wafer or die that is divided into segments forming the emitters. The latter type of micro-LEDs are sometimes referred to as monolithic LEDs.

アレイ内の個々のＬＥＤを個別に駆動または制御するために、シリコンバックプレーン(backplane)がＬＥＤアレイに近接近して設けられることがあり、動作中に非常に高温になることがある。従って、熱放散は、そのようなデバイスにとって困難であり得る。半導体デバイスのための熱放散については幾つかの解決策が知られているが、そのような解決策は、しばしば、デバイスの頂部を通じて熱を放散する構造を含む。しかしながら、発光の故に、図１ＡのＬＥＤアレイ１０２のようなＬＥＤアレイは、デバイスの頂部を通じて熱を放散することができない場合がある。 A silicon backplane is sometimes provided in close proximity to the LED array to individually drive or control the individual LEDs in the array and can become very hot during operation. Therefore, heat dissipation can be difficult for such devices. Several solutions are known for heat dissipation for semiconductor devices, but such solutions often involve structures that dissipate heat through the top of the device. However, due to light emission, LED arrays such as LED array 102 in FIG. 1A may not be able to dissipate heat through the top of the device.

加えて、ＬＥＤアレイ１０２のようなＬＥＤアレイは、駆動装置(ドライバ)、コントローラおよび他の回路を形成することがある抵抗器およびコンデンサのような、受動素子(passive elements)を含むことがある、車両ヘッドランプシステムのような用途に使用されることがある。少なくとも幾つかの受動素子をＬＥＤアレイにパッケージ化することが望ましい場合がある。 Additionally, LED arrays, such as LED array 102, may include passive elements such as resistors and capacitors that may form drivers, controllers, and other circuits. It is sometimes used in applications such as vehicle headlamp systems. It may be desirable to package at least some passive devices into the LED array.

本明細書に記載する実施形態は、１つ以上の受動素子を収容することがあり、シリコンバックプレーンおよびＬＥＤアレイによって生成される熱の放散を可能にすることがある、低プロファイルＬＥＤアレイパッケージを提供することがある。 Embodiments described herein provide a low profile LED array package that may house one or more passive devices and may allow for the dissipation of heat generated by the silicon backplane and LED array. may provide.

図１Ｂは、例示的なＬＥＤ照明システム１００の断面図である。図１Ｂに示す例において、ＬＥＤ照明システム１００は、シリコンバックプレーン１０４を含む。シリコンバックプレーン１０４は、頂面１０１と、底面１０３と、側面１０５とを有する。シリコンバックプレーン１０４の側面１０５は、成形材料から形成される基板１０６によって囲まれている。基板１０６は、頂面１０７と、底面１０９と、側面１９０とを有する。（図６Ｅの代替的な実施形態に示す）１つ以上の金属層１１０または再分配層（ＲＤＬ：redistribution layers）が、シリコンバックプレーン１０４の底面１０３および基板１０６の底面１０９に設けられる。ＲＤＬ１１７は、シリコンバックプレーン１０４の頂面１０１および基板１０６の頂面１０７の少なくとも一部に形成されてよい。図１Ｂに示す例において、ＲＤＬ１１７は、誘電体材料１１６の２つの層１１６ａおよび１１６ｂと、単一の金属層１１２とを含む。１つ以上のビア１０８が、基板１０６を通じて延在してよく、金属材料で満たされてよい。よって、ビアは、シリコンバックプレーン１０４、ＲＤＬ１１７およびメタライゼーション(金属化)／ＲＤＬ１１０との間に連続的な電気的接続を形成することがある。図１ＡのＬＥＤアレイ１０２のようなＬＥＤアレイは、シリコンバックプレーン１０４の頂面１０１に設けられて、（図１Ｂに示されていない）金属コネクタのアレイを介してそれに電気的に結合されてよい。実施形態において、電子コンポーネント１１４は、ＲＤＬ１１７上に設けられて、金属層１１２を介してＬＥＤ照明システム１００に電気的に結合されてよい。 FIG. 1B is a cross-sectional view of an exemplary LED lighting system 100. FIG. In the example shown in FIG. 1B, LED lighting system 100 includes silicon backplane 104 . Silicon backplane 104 has a top surface 101 , a bottom surface 103 and side surfaces 105 . The sides 105 of the silicon backplane 104 are surrounded by a substrate 106 formed from molding material. Substrate 106 has a top surface 107 , a bottom surface 109 and side surfaces 190 . One or more metal layers 110 or redistribution layers (RDLs) (shown in the alternative embodiment of FIG. 6E) are provided on bottom surface 103 of silicon backplane 104 and bottom surface 109 of substrate 106 . RDL 117 may be formed on at least a portion of top surface 101 of silicon backplane 104 and top surface 107 of substrate 106 . In the example shown in FIG. 1B, RDL 117 includes two layers 116 a and 116 b of dielectric material 116 and a single metal layer 112 . One or more vias 108 may extend through substrate 106 and may be filled with a metallic material. Thus, vias may form continuous electrical connections between silicon backplane 104 , RDL 117 and metallization/RDL 110 . An LED array, such as LED array 102 of FIG. 1A, may be provided on top surface 101 of silicon backplane 104 and electrically coupled thereto via an array of metal connectors (not shown in FIG. 1B). . In embodiments, electronic components 114 may be provided on RDL 117 and electrically coupled to LED lighting system 100 via metal layer 112 .

ＬＥＤアレイ１０２は、図１Ａに関して上述したようなマイクロＬＥＤであってよい。ＬＥＤアレイ１０２は、深さｄ１を有してよい。実施形態において、深さｄ１は、例えば、５～２５０μｍの間であってよい。 The LED array 102 may be micro LEDs as described above with respect to FIG. 1A. LED array 102 may have a depth d1. In embodiments, the depth d1 may be between 5 and 250 μm, for example.

シリコンバックプレーン１０４は、ＬＥＤアレイ１０２内のエミッタに個別にアドレス指定可能な接続を行う回路およびコネクタを含んでよい。実施形態において、シリコンバックプレーンは、相補型金属酸化物半導体（ＣＭＯＳ：complementary metal-oxide semiconductor）集積回路であってよく、それは実施形態において特定用途向け集積回路（ＡＳＩＣ）であってよい。シリコンバックプレーン１０４は、深さｄ３を有してよい。実施形態において、深さｄ３は、例えば、１００μｍ～１ｍｍであってよい。 Silicon backplane 104 may include circuitry and connectors that provide individually addressable connections to the emitters in LED array 102 . In embodiments, the silicon backplane may be a complementary metal-oxide semiconductor (CMOS) integrated circuit, which in embodiments may be an application specific integrated circuit (ASIC). Silicon backplane 104 may have a depth d3. In embodiments, the depth d3 may be between 100 μm and 1 mm, for example.

シリコンバックプレーン１０４、基板１０６、メタライゼーション／ＲＤＬ１１０、ＲＤＬ１１７およびビア１０８からなる構造は、深さｄ２を有してよい。実施形態において、深さｄ２は、例えば、１００μｍ～１ｍｍであってよい。シリコンバックプレーン１０４は基板に一体化され、ＬＥＤアレイ１０２はシリコンバックプレーン１０４の頂部に設けられるので、ＬＥＤ照明システム１００は、これらの要素のうちの１つ以上を垂直に積層するシステムよりも低いプロファイルを有することがある。 The structure consisting of silicon backplane 104, substrate 106, metallization/RDL 110, RDL 117 and via 108 may have a depth d2. In embodiments, the depth d2 may be between 100 μm and 1 mm, for example. Because the silicon backplane 104 is integrated into the substrate and the LED array 102 is provided on top of the silicon backplane 104, the LED lighting system 100 is lower than systems that vertically stack one or more of these elements. May have a profile.

図１Ｂに示す例において、ＲＤＬ１１７は、誘電体材料１１６の２つの層１１６ａおよび１１６ｂと、単一の金属層１１２とを含む。誘電体材料１１６の２つの層のうちの第１の層１１６ａは、基板１０６の頂面１０７およびシリコンバックプレーン１０４の頂面１０１の少なくとも一部分の上にあってよい。金属層１１２は、例えば、銅メッキおよび銅エッチングによって、誘電体材料１１６の第１の層１１６ａの上にパターン化されてよい。誘電体材料１１６の第２の層１１６ｂは、パターン化された金属層１１２の頂部および誘電体材料１１６の第１の層１１６ａの露出部分の上にあってよい。誘電体材料の２つの層および単一の金属層からなるＲＤＬが図１Ｂに示されているが、当業者は、ＲＤＬ１１７が、設計上の制約に依存して、誘電体材料および／または多くの金属層のうちのより多くのまたはより少ない層を含んでよいことを認識するであろう。誘電体材料１１６は、任意の適切な誘電体材料であってよい。実施形態において、誘電体材料は、ポリイミドのようなポリマ誘電体材料であってよい。 In the example shown in FIG. 1B, RDL 117 includes two layers 116 a and 116 b of dielectric material 116 and a single metal layer 112 . A first layer 116 a of the two layers of dielectric material 116 may overlie at least a portion of top surface 107 of substrate 106 and top surface 101 of silicon backplane 104 . Metal layer 112 may be patterned on first layer 116a of dielectric material 116, for example, by copper plating and copper etching. A second layer 116b of dielectric material 116 may be on top of the patterned metal layer 112 and exposed portions of the first layer 116a of dielectric material 116 . Although an RDL consisting of two layers of dielectric material and a single metal layer is shown in FIG. It will be appreciated that more or fewer layers of metal layers may be included. Dielectric material 116 may be any suitable dielectric material. In embodiments, the dielectric material may be a polymeric dielectric material such as polyimide.

ＲＤＬ１１７は、シリコンバックプレーン１０４の周辺領域から基板１０６の側面１９０に向かって延在してよい。これは中央領域においてシリコンバックプレーン１０４の頂面１０１に取り付けられるＬＥＤアレイ１０２を収容することがあるとともに、ＬＥＤ照明システム１００をＬＥＤ照明システム１００の中心の最も高い熱領域から離れたエリアに更に絶縁することがある誘電体材料を収容することによって熱放散を助けることがある。金属層１１２は、ボンドパッド(bond pads)を形成するために誘電体材料１１６から露出される部分を有してよい。金属層１１２は、シリコンバックプレーン１０４の周辺領域とボンドパッドとの間に延在する部分を含んで、それらの間に連続的な電気的接続を作り出してよい。ボンドパッドは、ＬＥＤ照明システム１００の頂面と底面との間に連続的な電気的接続を形成するために、ビア１０８に電気的に結合されてよい。ボンドパッドは、基板の周辺領域に配置されてよく、或いは（例えば、図１Ｃに示すように）ＬＥＤアレイから離間して、しかしながらＬＥＤアレイにより近く配置されてよい。 RDL 117 may extend from a peripheral region of silicon backplane 104 toward side 190 of substrate 106 . This may house the LED array 102 attached to the top surface 101 of the silicon backplane 104 in a central region and further isolate the LED lighting system 100 to an area away from the central highest heat region of the LED lighting system 100. Heat dissipation may be aided by containing a dielectric material that may Metal layer 112 may have portions exposed from dielectric material 116 to form bond pads. Metal layer 112 may include portions that extend between the peripheral region of silicon backplane 104 and bond pads to create continuous electrical connections therebetween. Bond pads may be electrically coupled to vias 108 to form continuous electrical connections between the top and bottom surfaces of LED lighting system 100 . The bond pads may be located in the peripheral region of the substrate, or they may be spaced apart from the LED array but closer to the LED array (eg, as shown in FIG. 1C).

メタライゼーション／ＲＤＬ１１０は、多数の異なる方法で形成されてよい。図１Ｂに示す例において、メタライゼーション／ＲＤＬ１１０は、中央領域においてシリコンバックプレーン１０４の底面１０３に電気的および熱的に結合される第１の部分と、シリコンバックプレーン１０４の周辺領域から基板１０６の側面１９０に向かって扇形に広がる(ファンアウトする)(fan out)第２の部分とを含む、金属層である。実施形態において、第１の部分および第２の部分は、互いから電気的に絶縁されてよい。図１Ｂには見えないが、第２の部分は、シリコンバックプレーン１０４から延出して、ボンドパッドで個々のビア１０８と接合して、シリコンバックプレーン１０４を頂面にある金属層１１２に電気的に結合してよい。金属層１１０の第１および第２の部分の両方は、例えば、はんだ付けによって、外部回路基板（図示せず）に結合されてよい。これはＬＥＤ照明システム１００と外部回路基板との間の直接的な接続を可能にすることがあり、それはＬＥＤ照明システムの底部を通じる改良されたヒートシンクを提供する。加えて、この構造は、シリコンバックプレーン１０４と、ＬＥＤアレイ１０２と、基板１０６上の受動コンポーネント１１４と、外部回路基板上の任意の電子コンポーネントとの間の通信を可能にすることがある。 Metallization/RDL 110 may be formed in a number of different ways. In the example shown in FIG. 1B, the metallization/RDL 110 has a first portion electrically and thermally coupled to the bottom surface 103 of the silicon backplane 104 in a central region, and a metallization/RDL 110 from a peripheral region of the silicon backplane 104 to the substrate 106 . and a second portion that fans out toward side 190 . In embodiments, the first portion and the second portion may be electrically isolated from each other. Although not visible in FIG. 1B, a second portion extends from the silicon backplane 104 and joins individual vias 108 at bond pads to electrically connect the silicon backplane 104 to the top metal layer 112 . may be combined with Both the first and second portions of metal layer 110 may be coupled to an external circuit board (not shown), such as by soldering. This may allow a direct connection between the LED lighting system 100 and an external circuit board, which provides improved heat sinking through the bottom of the LED lighting system. Additionally, this structure may allow communication between the silicon backplane 104, the LED array 102, the passive components 114 on the substrate 106, and any electronic components on an external circuit board.

図６Ｅおよび図７に関して後に詳細に記載する別の例において、メタライゼーション／ＲＤＬ１１０は、金属層とＲＤＬとの組み合わせであってよい。図１Ｂに示す実施形態と同様に、金属層は、中央領域においてシリコンバックプレーン１０４の底面１０３に電気的および熱的に結合されてよい。しかしながら、ファンアウトは、金属層の代わりにＲＤＬを使用して達成されてよい。そのような実施形態において、ＬＥＤ照明デバイス１００は、頂面および底面の両方にＲＤＬを有してよい。 In another example, described in detail below with respect to FIGS. 6E and 7, metallization/RDL 110 may be a combination of metal layers and RDLs. Similar to the embodiment shown in FIG. 1B, the metal layer may be electrically and thermally coupled to bottom surface 103 of silicon backplane 104 in a central region. However, fanout may be achieved using RDLs instead of metal layers. In such embodiments, LED lighting device 100 may have RDLs on both the top and bottom surfaces.

両方の場合において、メタライゼーション／ＲＤＬ１１０は、従来のシリコンデバイスパッケージと比較して薄い構造であってよく、従来のシリコンデバイスパッケージよりもかなり少ない誘電体材料を含んでよい。例えば、図１Ｂに示す実施形態における金属層１００は、単一の金属層であってよく、ＲＤＬは、可能な限り少ない誘電体層を含んでよい。これはそのようなパッケージにおける熱放散の効率を高め、実質的な熱を放射することがあるマイクロＬＥＤおよびＣＭＯＳバックプレーンのためのパッケージング(実装)を可能にする。 In both cases, the metallization/RDL 110 may be a thin structure compared to conventional silicon device packages and may contain significantly less dielectric material than conventional silicon device packages. For example, metal layer 100 in the embodiment shown in FIG. 1B may be a single metal layer and the RDL may include as few dielectric layers as possible. This increases the efficiency of heat dissipation in such packages, enabling packaging for micro-LEDs and CMOS backplanes, which can radiate substantial heat.

図１Ｂに示すＬＥＤ照明システム１００において、シリコンバックプレーン１０４の頂面１０１および基板１０６の頂面１０７は、同じ平面にある。同様に、シリコンバックプレーン１０４の底面１０３および基板１０６の底面１０９は、同じ平面にある。この構成は、可能な限り最小のパッケージングおよび製造の容易さを可能にすることがある。しかしながら、当業者は、基板１０６が成形されるので、例えば、電子コンポーネント１１４をＬＥＤ照明システム１００の高熱領域から更に離すために、基板１０６がシリコンバックプレーン１０４の頂面１０１よりも高い頂面１０７を有する場合のように、任意の形状を取ってよいことを理解するであろう。よって、実施形態において、これらの表面は、同じ平面にないことがある。 In the LED lighting system 100 shown in FIG. 1B, the top surface 101 of the silicon backplane 104 and the top surface 107 of the substrate 106 are in the same plane. Similarly, bottom surface 103 of silicon backplane 104 and bottom surface 109 of substrate 106 are in the same plane. This configuration may allow for the lowest possible packaging and ease of manufacture. However, those skilled in the art will appreciate that as the substrate 106 is shaped, the top surface 107 of the substrate 106 is higher than the top surface 101 of the silicon backplane 104, for example, to further distance the electronic components 114 from the high heat areas of the LED lighting system 100. It will be appreciated that it may take any shape, such as having a . Thus, in embodiments, these surfaces may not lie in the same plane.

図１Ｃは、図１Ｂの例示的なＬＥＤ照明システム１００の頂面１３０を示す頂面図である。図１Ｃに示す例において、ＬＥＤ照明システムの頂面１３０は、ＲＤＬ１１７内の誘電体材料１１６の最上層１１６ｂを含む。電子コンポーネント１１４は、ＲＤＬ内の金属１１２に電気的に結合され、誘電体材料１１６から露出される。実施形態では、電子コンポーネント１１４が、金属１１２の全ての領域に電気的に結合されないことがあり、よって、頂面１３０は、実施形態において、誘電体材料１１６から露出された金属１１２の幾つかの領域も含むこともある。シリコンバックプレーン１０４の少なくとも部分の頂面が図１Ｃに示されており、ＬＥＤアレイ１０２または誘電体材料１１６によって覆われないシリコンバックプレーン１０４の頂面の部分を含む。ＬＥＤアレイ１０２の頂面も、シリコンバックプレーン１０４の頂面に取り付けられて示されている。 FIG. 1C is a top view showing the top surface 130 of the exemplary LED lighting system 100 of FIG. 1B. In the example shown in FIG. 1C, the top surface 130 of the LED lighting system includes a top layer 116b of dielectric material 116 within the RDL 117. In the example shown in FIG. Electronic component 114 is electrically coupled to metal 112 in the RDL and exposed from dielectric material 116 . In embodiments, electronic component 114 may not be electrically coupled to all areas of metal 112 , so top surface 130 is, in embodiments, some of metal 112 exposed from dielectric material 116 . It may also include a region. A top surface of at least a portion of silicon backplane 104 is shown in FIG. 1C, including portions of the top surface of silicon backplane 104 that are not covered by LED array 102 or dielectric material 116 . The top surface of LED array 102 is also shown attached to the top surface of silicon backplane 104 .

図１Ｃに示すように、ＬＥＤ照明システム１００は、長さｌ１と、幅ｗ１とを有する。実施形態において、長さｌ１は、約２０ｍｍであることがあり、幅ｗ１は、約１５ｍｍであることがある。シリコンバックプレーン１０４は、長さｌ２と、幅ｗ２とを有してよい。実施形態において、長さｌ２は、約１５．５ｍｍであることがあり、幅ｗ２は、約６．５ｍｍであることがある。ＬＥＤアレイ１０２は、長さｌ３と、幅ｗ３を有してよい。実施形態において、長さｌ３は、約１１ｍｍであることがあり、幅ｗ３は、約４．４ｍｍであることがある。 As shown in FIG. 1C, the LED lighting system 100 has a length l 1 and a width w 1 . In embodiments, the length l 1 may be about 20 mm and the width w 1 may be about 15 mm. The silicon backplane 104 may have a length l2 and a width w2 . In an embodiment, length l 2 may be approximately 15.5 mm and width w 2 may be approximately 6.5 mm. The LED array 102 may have a length l3 and a width w3 . In an embodiment, length l 3 may be about 11 mm and width w 3 may be about 4.4 mm.

これらの例示的な寸法を所与とすると、（上記例では約１００ｍｍ２の表面積を有する）ＬＥＤアレイによって占められない比較的大きな量の表面積を備える比較的大きな表面積（上記例では３００ｍｍ２）を有するＬＥＤアレイパッケージが提供されることがある。従って、この設計は、ＬＥＤアレイパッケージ上に電子コンポーネントを取り付けるための十分な空間を提供する。 Given these exemplary dimensions, a relatively large surface area (300 mm 2 in the example above) with a relatively large amount of surface area not occupied by the LED array (having a surface area of about 100 mm 2 in the example above). An LED array package may be provided having: Therefore, this design provides sufficient space for mounting electronic components on the LED array package.

図１Ｄは、図１Ｂの例示的なＬＥＤ照明システム１００の底面１４０を示す底面図である。図１Ｄに示す例において、底面１４０は、基板１０６の領域と、成形材料１０６から露出される金属１１０またはそれに結合されるはんだパッド(solder pads)の領域とを含む。実施形態において、基板の幾つかの領域は、シリコンバックプレーンとボンドパッドとを相互接続するＲＤＬの部分および／またはメタライゼーションによって覆われてよいが、これらは、図１Ｄに示されていない。幾つかの実施形態において、相互接続する金属領域および／またはＲＤＬは、（図１Ｄに示さない）誘電体材料または他のカプセル化もしくは保護材料によって被覆されてよい。 FIG. 1D is a bottom view showing the bottom surface 140 of the exemplary LED lighting system 100 of FIG. 1B. In the example shown in FIG. 1D, bottom surface 140 includes areas of substrate 106 and areas of metal 110 exposed from molding material 106 or of solder pads coupled thereto. In embodiments, some areas of the substrate may be covered by portions of the RDL and/or metallization that interconnect the silicon backplane and bond pads, but these are not shown in FIG. 1D. In some embodiments, the interconnecting metal regions and/or RDLs may be covered by a dielectric material (not shown in FIG. 1D) or other encapsulating or protective material.

図２は、図１ＢのＬＥＤ照明システム１００を組み込んだアプリケーションシステム２００(application system)の断面図である。アプリケーションシステム２００は、多数のボンドパッド１５２を有する回路基板１５０を含むことがある。図２に示す例において、ＬＥＤ照明システム１００のＲＤＬ／メタライゼーション１１０の露出された金属領域／ボンドパッドは、回路基板１５０のボンドパッド１５２に直接的に接合される(bonded)。上述のように、シリコンバックプレーン１０４の底面上の金属層１１０と回路基板１５０との間の直接的な接合(bond)は、例えば、さもなければＬＥＤアレイ１０２からの発光を遮断することがあるＬＥＤ照明システム１００（または他の場所）の頂部上の追加的な放熱構造を必要とせずに、ヒートシンクの目的のためのＬＥＤ照明システム１００から回路基板１５０への効率的な熱伝達を可能にする。回路基板１５０は、車両照明またはフラッシュ用途のような特定の用途で使用されるより大きなシステムの一部であってよい（例示的な車両照明システムは、図３および図４に関して以下に記載される）。そのようなシステムにおいて、アプリケーションで使用される受動コンポーネントの一部は、コンポーネント１１４であってよく、回路基板１５０に取り付ける前にＬＥＤ照明システム１００上に直接的に設けられてよい。回路基板１５０は、ヒートシンクに加えて、より大きなシステムのために必要とされる他の回路要素を含んでよい。ＲＤＬ１１７、ＲＤＬ／メタライゼーション１１０およびビア１０８は、コンポーネント１１４とシリコンバックプレーン１０４と回路基板１５０との間に連続的な電気的接続を提供することがある。 FIG. 2 is a cross-sectional view of an application system 200 incorporating the LED lighting system 100 of FIG. 1B. Application system 200 may include a circuit board 150 having multiple bond pads 152 . In the example shown in FIG. 2, exposed metal areas/bond pads of RDL/metallization 110 of LED lighting system 100 are directly bonded to bond pads 152 of circuit board 150 . As noted above, a direct bond between the metal layer 110 on the bottom surface of the silicon backplane 104 and the circuit board 150, for example, may otherwise block light emission from the LED array 102. Enables efficient heat transfer from the LED lighting system 100 to the circuit board 150 for heat sink purposes without the need for additional heat dissipation structures on top of the LED lighting system 100 (or elsewhere) . Circuit board 150 may be part of a larger system used in certain applications, such as vehicle lighting or flash applications (an exemplary vehicle lighting system is described below with respect to FIGS. 3 and 4). ). In such systems, some of the passive components used in the application may be component 114, which may be provided directly on LED lighting system 100 prior to mounting on circuit board 150. FIG. Circuit board 150 may contain other circuit elements required for a larger system in addition to a heat sink. RDL 117 , RDL/metallization 110 and vias 108 may provide continuous electrical connections between components 114 and silicon backplane 104 and circuit board 150 .

図３は、図１ＢのＬＥＤ照明システム１００を組み込むことがある例示的な車両ヘッドランプシステム３００の図である。図３に示す例示的な車両ヘッドランプシステム３００は、電力線３０２と、データバス３０４と、入力フィルタおよび保護モジュール３０６と、バス送受信機３０８と、センサモジュール３１０と、ＬＥＤ直流対直流（ＤＣ／ＤＣ：direct current to direct current）モジュール３１２と、論理低ドロップアウト（ＬＤＯ）モジュール３１４と、マイクロコントローラ３１６と、アクティブヘッドランプ３１８とを含む。実施形態において、アクティブヘッドランプ３１８は、図１ＢのＬＥＤ照明システム１００のような、ＬＥＤ照明システムを含んでよい。上述のように、ＬＥＤ照明システム１００は、図３に示すモジュールのうちの１つ、複数、または全てが、ＬＥＤ照明システム１００の頂面に収容されることがあるように、基板の頂面に十分な空間およびボンドパッドを提供する。ＬＥＤ照明システム１００の頂面に設けられないモジュールは、（図２に示すように）回路基板１５０に設けられてよい。幾つかの実施形態において、車両照明システム３００内のモジュールの一部または全部の幾つかの電子コンポーネントは、ＬＥＤ照明システム１００の頂面に収容されてよく、幾つかは、（図２に示す）回路基板１５０に設けられてよい。 FIG. 3 is a diagram of an exemplary vehicle headlamp system 300 that may incorporate the LED lighting system 100 of FIG. 1B. An exemplary vehicle headlamp system 300 shown in FIG. a logic low dropout (LDO) module 314; a microcontroller 316; In embodiments, active headlamps 318 may include an LED lighting system, such as LED lighting system 100 of FIG. 1B. As mentioned above, the LED lighting system 100 may be mounted on the top surface of the substrate such that one, more or all of the modules shown in FIG. Provide sufficient space and bond pads. Modules not provided on the top surface of the LED lighting system 100 may be provided on the circuit board 150 (as shown in FIG. 2). In some embodiments, some electronic components of some or all of the modules within the vehicle lighting system 300 may be housed on the top surface of the LED lighting system 100, some (shown in FIG. 2) It may be provided on the circuit board 150 .

電力線３０２は、車両から電力を受け取る入力を有してよく、データバス３０４は、車両と車両ヘッドランプシステム３００との間でデータを交換することがある入力／出力を有してよい。例えば、車両ヘッドランプシステム３００は、ターン信号伝達をオンにする命令またはヘッドランプをオンにする命令のような、車両内の他の場所から命令を受け取り、所望であれば、車両内の他の場所にフィードバックを送ることがある。センサモジュール３１０は、データバス３０４に通信的に結合されることがあり、例えば、環境条件（例えば、時刻、雨、霧、または周囲光レベル）、車両状態（例えば、駐車中、動作中、運動速度、または動作方向）、および他の物体（例えば、車両または歩行者）の存在／位置に関連して、車両ヘッドランプシステム３００または車両内の他の場所に追加のデータを提供することがある。車両データバスに通信的に結合される任意の車両コントローラから分離されるヘッドランプコントローラも、車両ヘッドランプシステム３００に含められることがある。図３において、ヘッドランプコントローラは、マイクロコントローラ（μｃ）３１６のような、マイクロコントローラであってよい。マイクロコントローラ３１６は、データバス３０４に通信的に結合されることがある。 Power line 302 may have an input that receives power from the vehicle and data bus 304 may have inputs/outputs that may exchange data between the vehicle and vehicle headlamp system 300 . For example, the vehicle headlamp system 300 may receive commands from elsewhere in the vehicle, such as commands to turn on turn signaling or commands to turn on the headlamps, and, if desired, other You may send feedback to the location. The sensor module 310 may be communicatively coupled to the data bus 304, for example, environmental conditions (eg, time of day, rain, fog, or ambient light level), vehicle conditions (eg, parked, in motion, motion, speed, or direction of motion), and the presence/location of other objects (e.g., vehicles or pedestrians), may provide additional data to the vehicle headlamp system 300 or elsewhere in the vehicle. . A headlamp controller separate from any vehicle controller communicatively coupled to the vehicle data bus may also be included in the vehicle headlamp system 300 . In FIG. 3, the headlamp controller may be a microcontroller, such as microcontroller (μc) 316 . Microcontroller 316 may be communicatively coupled to data bus 304 .

入力フィルタおよび保護モジュール３０６は、電力線３０２に電気的に結合されてよく、例えば、伝導性放射(conducted emission)を減少させる様々なフィルタをサポートし、電力耐性を提供してよい。加えて、入力フィルタおよび保護モジュール３０６は、静電放電（ＥＳＤ：electrostatic discharge）保護、負荷遮断(load-dump)保護、交流発電機電界減衰 (alternator field decay)保護、および／または逆極性(reverse polarity)保護を提供することがある。 An input filter and protection module 306 may be electrically coupled to the power line 302 and may support various filters to reduce conducted emissions and provide power immunity, for example. Additionally, the input filter and protection module 306 provides electrostatic discharge (ESD) protection, load-dump protection, alternator field decay protection, and/or reverse polarity (reverse polarity) protection. polarity) protection.

ＬＥＤ ＤＣ／ＤＣモジュール３１２は、フィルタリングされた電力を受け取って、アクティブヘッドランプ３１８内のＬＥＤアレイ内のＬＥＤに電力供給する駆動電流を提供するために、フィルタと保護モジュール３０６とアクティブヘッドランプ３１８との間に結合されてよい。ＬＥＤ ＤＣ／ＤＣモジュール３１２は、（例えば、要因または局所較正および負荷、温度または他の要因に起因する動作条件調整によって決定されるような）約１３．２ボルトの公称電圧を有する７～１８ボルトの間の入力電圧と、ＬＥＤアレイの最大電圧よりも僅かに高いことがある（例えば、０．３ボルト）出力電圧とを有することがある。 The LED DC/DC module 312 receives the filtered power and provides drive currents to power the LEDs in the LED arrays in the active headlamps 318 through the filters and protection module 306 and the active headlamps 318 . may be combined between The LED DC/DC module 312 is a 7-18 volt with a nominal voltage of approximately 13.2 volts (eg, as determined by factors or local calibration and operating condition adjustments due to load, temperature, or other factors). and an output voltage that may be slightly higher (eg, 0.3 volts) than the maximum voltage of the LED array.

論理ＬＤＯモジュール３１４は、フィルタリングされた電力を受け取るために、入力フィルタおよび保護モジュール３０６に結合されることがある。論理ＬＤＯモジュール３１４は、マイクロコントローラ３１４および／またはアクティブヘッドランプ３１８内のシリコンバックプレーン（例えば、ＣＭＯＳロジック）に電力を供給するために、マイクロコントローラ３１４およびアクティブヘッドランプ３１８に結合されることもある。 Logic LDO module 314 may be coupled to input filter and protection module 306 to receive the filtered power. Logic LDO module 314 may be coupled to microcontroller 314 and active headlamps 318 to power a silicon backplane (eg, CMOS logic) within microcontroller 314 and/or active headlamps 318. .

バス送受信機３０８は、例えば、ユニバーサル非同期受信機送信機（ＵＡＲＴ：universal asynchronous receiver transmitter）またはシリアル周辺インターフェース（ＳＰＩ：serial peripheral interface）インターフェースを有することがあり、マイクロコントローラ３１６に結合されることがある。マイクロコントローラ３１６は、センサモジュール３１０からのデータに基づく或いはそのようなデータを含む車両入力を変換することがある。変換された車両入力は、アクティブヘッドランプモジュール３１８内の画像バッファに転送可能なビデオ信号を含むことがある。加えて、マイクロコントローラ３１６は、デフォルト画像フレームをロードし、始動中にオープン／ショートピクセル(open/short pixels)をテストすることがある。実施形態において、ＳＰＩインターフェースは、ＣＭＯＳ内に画像バッファをロードすることがある。画像フレームは、フルフレーム、差分フレームまたは部分フレームであることがある。マイクロコントローラ３１６の他の構成は、ダイ温度を含むＣＭＯＳ状態ならびに論理ＬＤＯ出力の制御インターフェース監視を含むことがある。実施形態において、ＬＥＤ ＤＣ／ＤＣ出力は、ヘッドルーム(headroom)を最小限に抑えるように動的に制御されることがある。画像フレームデータを提供することに加えて、サイドマーカまたはターン信号灯と連動した補完的使用、および／または日中走行灯のアクティブ化(起動)のような、他のヘッドランプ機能も制御されることがある。 Bus transceiver 308 may have, for example, a universal asynchronous receiver transmitter (UART) or serial peripheral interface (SPI) interface, and may be coupled to microcontroller 316. . Microcontroller 316 may transform vehicle input based on or including data from sensor module 310 . The converted vehicle input may include video signals that can be transferred to an image buffer within active headlamp module 318 . Additionally, the microcontroller 316 may load a default image frame and test for open/short pixels during startup. In embodiments, the SPI interface may load an image buffer in CMOS. An image frame may be a full frame, a difference frame or a partial frame. Other configurations of microcontroller 316 may include control interface monitoring of CMOS status, including die temperature, as well as logic LDO outputs. In embodiments, the LED DC/DC output may be dynamically controlled to minimize headroom. In addition to providing image frame data, other headlamp functions may also be controlled, such as complementary use in conjunction with sidemarker or turn signal lights and/or activation of daytime running lights. There is

図４は、別の例示的な車両ヘッドランプシステム４００の図である。図４に示す例示的な乗物用ヘッドランプシステム４００は、アプリケーションプラットフォーム４０２と、２つのＬＥＤ照明システム４０６および４０８と、光学系４１０および４１２とを含む。２つのＬＥＤ照明システム４０６および４０８は、図１ＢのＬＥＤ照明システム１００のようなＬＥＤ照明システムであってよく、或いは図３の車両ヘッドランプシステム３００内の他のモジュールの一部または全部に加えてＬＥＤ照明システム１００を含んでよい。後者の実施形態において、ＬＥＤ照明システム４０６および４０８は、車両ヘッドランプサブシステムであってよい。 FIG. 4 is a diagram of another exemplary vehicle headlamp system 400. As shown in FIG. The exemplary vehicle headlamp system 400 shown in FIG. 4 includes an application platform 402, two LED lighting systems 406 and 408, and optics 410 and 412. As shown in FIG. The two LED lighting systems 406 and 408 may be LED lighting systems such as the LED lighting system 100 of FIG. 1B, or in addition to some or all of the other modules in the vehicle headlamp system 300 of FIG. An LED lighting system 100 may be included. In the latter embodiment, LED lighting systems 406 and 408 may be vehicle headlamp subsystems.

ＬＥＤ照明システム４０８は、（図４の矢印４１４ａと矢印４１４ｂとの間に示す）光ビーム４１４を放射してよい。ＬＥＤ照明システム４０６は、（図４の矢印４１６ａと矢印４１６ｂの間に示す）光ビーム４１６を放射してよい。図４に示す実施形態では、二次光学系４１０が、ＬＥＤ照明システム４０８に隣接しており、ＬＥＤ照明システム４０８から放射される光は、二次光学系４１０を通過する。同様に、二次光学系４１２が、ＬＥＤ照明システム４１２に隣接しており、ＬＥＤ照明システム４１２から放射される光は、二次光学系４１２を通過する。代替の実施形態において、二次光学系４１０／４１２は、車両ヘッドランプシステムに設けられない。 LED lighting system 408 may emit light beam 414 (shown between arrows 414a and 414b in FIG. 4). LED lighting system 406 may emit light beam 416 (shown between arrows 416a and 416b in FIG. 4). In the embodiment shown in FIG. 4 , secondary optics 410 are adjacent LED lighting system 408 , and light emitted from LED lighting system 408 passes through secondary optics 410 . Similarly, a secondary optic 412 is adjacent to the LED lighting system 412 , and light emitted from the LED lighting system 412 passes through the secondary optic 412 . In an alternative embodiment, secondary optics 410/412 are not provided in the vehicle headlamp system.

二次光学系４１０／４１２を含む場合、二次光学系４１０／４１２は、１つ以上の光ガイドであってよく、或いは１つ以上の光ガイドを含んでよい。１つ以上の光ガイドは、エッジ照明され(edge lit)てよく、或いは光ガイドの内部エッジを画定する内部開口を有してよい。ＬＥＤ照明システム４０８および４０６（または車両ヘッドランプサブシステムのアクティブヘッドランプ）は、それらが１つ以上の光ガイドの内部エッジ（内部開口光ガイド）または外部エッジ（エッジ照明光ガイド）内に光を注入するように、１つ以上の光ガイドの内部開口内に挿入されてよい。実施形態において、１つ以上の光ガイドは、ＬＥＤ照明システム４０８および４０６によって放射される光を、例えば、勾配、面取り分布、狭い分布、広い分布、または角度分布を用いるような、所望の方法で形作られてよい。 If secondary optics 410/412 are included, the secondary optics 410/412 may be or include one or more light guides. One or more of the lightguides may be edge lit or may have internal apertures that define the internal edges of the lightguide. The LED lighting systems 408 and 406 (or active headlamps in a vehicle headlamp subsystem) direct light into one or more inner edges (inner aperture light guides) or outer edges (edge lighting light guides) of the light guide. It may be inserted into one or more internal openings of the light guide so as to be injected. In embodiments, one or more light guides direct light emitted by LED lighting systems 408 and 406 in a desired manner, such as using a gradient, chamfered distribution, narrow distribution, wide distribution, or angular distribution. May be shaped.

アプリケーションプラットフォーム４０２は、図３の電力線３０２およびデータバス３０４の１つ以上または部分を含むことがある線４０４を介してＬＥＤ照明システム４０６および／または４０８に電力および／またはデータを提供してよい。（システム３００内のセンサまたは他の追加的なセンサであってよい）１つ以上のセンサは、アプリケーションプラットフォーム４０２のハウジングの内部または外部にあってよい。代替的にまたは追加的に、図３の例示的なＬＥＤ照明システム３００に示すように、各ＬＥＤ照明システム４０８および４０６は、それ自体のセンサモジュール、接続性および制御モジュール、電力モジュール、および／またはＬＥＤアレイを含んでよい。 Application platform 402 may provide power and/or data to LED lighting systems 406 and/or 408 via line 404, which may include one or more or portions of power line 302 and data bus 304 of FIG. One or more sensors (which may be sensors in system 300 or other additional sensors) may be internal or external to the housing of application platform 402 . Alternatively or additionally, as shown in exemplary LED lighting system 300 of FIG. 3, each LED lighting system 408 and 406 may include its own sensor module, connectivity and control module, power module, and/or It may include an LED array.

実施形態において、車両ヘッドランプシステム４００は、ＬＥＤを選択的にアクティブ化して、操縦可能な光を提供することがある、操作可能な光ビームを有する自動車を表すことがある。例えば、ＬＥＤのアレイ（例えば、ＬＥＤアレイ１０２）を使用して、形状またはパターンを画定または投影したり、或いは道路の選択的な区画のみを照明したりしてよい。例示的な実施形態では、ＬＥＤシステム４０６および４０８内の赤外線カメラまたは検出器ピクセルが、照明を必要とするシーン（例えば、道路または歩行者交差）の部分を識別する（例えば、図３のセンサモジュール３１０内のセンサに類似する）センサであってよい。 In an embodiment, vehicle headlamp system 400 may represent an automobile having a steerable light beam in which LEDs may be selectively activated to provide steerable light. For example, an array of LEDs (eg, LED array 102) may be used to define or project shapes or patterns, or to illuminate only selective segments of the roadway. In an exemplary embodiment, infrared cameras or detector pixels in LED systems 406 and 408 identify portions of the scene (eg, roads or pedestrian crossings) that require illumination (eg, the sensor module of FIG. 3). sensor (similar to the sensor in 310).

図５は、図１ＢのＬＥＤ照明システム１００のような、ＬＥＤ照明システムを製造する例示的な方法５００のフロー図である。図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図６Ｅ、図６Ｆ、図６Ｇ、図６Ｈ、図６Ｉ、および図６Ｊは、製造方法の様々な段階におけるＬＥＤ照明システムの断面図である。実施形態において、本方法５００は、パネルレベル実装された高密度ＬＥＤ照明システムを製造することがある。 FIG. 5 is a flow diagram of an exemplary method 500 of manufacturing an LED lighting system, such as LED lighting system 100 of FIG. 1B. 6A, 6B, 6C, 6D, 6E, 6F, 6G, 6H, 6I, and 6J are cross-sectional views of the LED lighting system at various stages of the manufacturing process. In embodiments, the method 500 may manufacture a panel-level mounted high-density LED lighting system.

図５の例示的な方法５００では、シリコンバックプレーンを第１のキャリア（５０２）に取り付けて、第１の構造を形成してよい。実施形態において、シリコンバックプレーンは、テープまたは一時的な接着剤のような接着材料を介して一時的な（例えば、プラスチック）キャリアに取り付けられてよい。第１の構造の例６００Ａが、図６Ａに示されており、シリコンバックプレーン１０４と、第１のキャリア６０２と、任意的な接着材料６０４とを含む。 In the exemplary method 500 of FIG. 5, a silicon backplane may be attached to a first carrier (502) to form a first structure. In embodiments, the silicon backplane may be attached to a temporary (eg, plastic) carrier via an adhesive material such as tape or temporary adhesive. A first structural example 600 A is shown in FIG. 6A and includes a silicon backplane 104 , a first carrier 602 and an optional adhesive material 604 .

第１のキャリアに取り付けられたシリコンバックプレーンを成形して（５０４）、第２の構造を形成してよい。第２の構造の例６００Ｂが、図６Ｂに示されており、シリコンバックプレーン１０４の側面を囲む成形材料を有する図６Ａの第１の構造６００Ａを含む。成形材料は、埋め込まれたシリコンバックプレーン１０４を有する基板１０６を形成する。実施形態では、金型が構造６００Ａの上に配置され、成形材料で充填され、硬化されてよい。必要に応じて、余分な成形材料がシリコンバックプレーンの頂面から除去されてよい。実施形態において、成形は、パネルレベル成形であってよく、成形材料は、ポリマ材料であってよく、第２の構造６００Ｂは、一時的な基板上に埋め込まれたシリコンバックプレーンを有するプラスチック基板であってよい。 A silicon backplane attached to the first carrier may be molded (504) to form the second structure. A second example structure 600B is shown in FIG. 6B and includes the first structure 600A of FIG. 6A with molding material surrounding the sides of the silicon backplane 104 . The molding material forms substrate 106 with embedded silicon backplane 104 . In embodiments, a mold may be placed over structure 600A, filled with molding material, and cured. If desired, excess molding material may be removed from the top surface of the silicon backplane. In an embodiment, the molding may be panel level molding, the molding material may be a polymer material, and the second structure 600B may be a plastic substrate with a silicon backplane embedded on a temporary substrate. It's okay.

基板を通じて１つ以上のビアを形成して（５０６）、第３の構造を形成してよい。実施形態において、１つ以上のビアは、レーザまたはドリルを使用して形成されてよい。第３の構造の例６００Ｃが、図６Ｃに示されており、基板１０６内に埋め込まれたシリコンバックプレーン１０４を含み、２つのビア１０８がそれらを通じて形成されている。この段階で、ビア１０８を有するシリコンバックプレーン１０４および基板１０６は、第１の一時的なキャリア６０２に取り付けられたままであってよい。ビア１０８は、金属材料で充填されてよい。 One or more vias may be formed 506 through the substrate to form the third structure. In embodiments, one or more vias may be formed using a laser or drill. A third structural example 600C is shown in FIG. 6C and includes a silicon backplane 104 embedded within a substrate 106 with two vias 108 formed therethrough. At this stage, silicon backplane 104 with vias 108 and substrate 106 may remain attached to first temporary carrier 602 . Via 108 may be filled with a metallic material.

少なくとも１つの金属層をシリコンバックプレーンおよび基板の１つの表面上に形成してよい（５０８）。これは数多くの異なる方法で行われてよい。 At least one metal layer may be formed on one surface of the silicon backplane and substrate (508). This may be done in many different ways.

幾つかの実施形態では、金属層をシリコンバックプレーンおよび基板の１つの表面上にパターン化するか或いはめっきして、第４の構造を形成してよい。図６Ｄは、金属層１１０を有する第３の構造を含む、第４の構造の例６００Ｄを示している。図６Ｄに示すように、金属層１１０は、シリコンバックプレーン１０４の周辺領域から延びる領域およびビアの上にボンドパッドを形成している。金属層がシリコンバックプレーン１０４の１つの表面の中央領域にも設けられている。図１Ｄに示すＬＥＤ照明システム１００の底面図は、この一例を示している。 In some embodiments, a metal layer may be patterned or plated on one surface of the silicon backplane and substrate to form the fourth structure. FIG. 6D shows an example fourth structure 600D that includes a third structure having a metal layer 110 . As shown in FIG. 6D, metal layer 110 forms bond pads over the vias and regions extending from the peripheral region of silicon backplane 104 . A metal layer is also provided in a central region of one surface of the silicon backplane 104 . The bottom view of LED lighting system 100 shown in FIG. 1D shows an example of this.

他の実施形態では、金属層を中央領域内のシリコンバックプレーンの１つの表面上に形成してよく、再分配層を単一の金属層に隣接する基板およびシリコンバックプレーンの１つの表面上に形成して、第５の構造を形成してよい。図６Ｅは、単一の金属層６１８および再分配層６１６を有する第３の構造を含む、第５の構造の実施例６００Ｅを示している。図６Ｅに示す例において、再分配層６１６は、誘電体材料６１４の層と、金属層６１２とを含む。３つの金属層が図６Ｅに示されているが、設計上の制約に起因して、必要に応じて、１つ、２つ、または３つよりも多くの金属層が使用されてよい。再分配層は、例えば、誘電体材料の層の交互の堆積、（必要に応じた）誘電体材料の部分の選択的除去、および上部の金属層のパターン化によって形成されてよい。図６Ｅから分かるように、金属層６１２は、シリコンバックプレーンの１つの表面の周辺領域で始まり、基板の側面に向かって延びる。金属層６１２は、シリコンバックプレーン１０４とビアとの間に電気的に結合される。金属層６１２の一部分を誘電体材料６１４から露出させてはんだパッドを形成してよく、或いは最も外側の誘電体層の最も外側の表面上に別個のはんだパッドを形成してよい。 In other embodiments, a metal layer may be formed on one surface of the silicon backplane in the central region and a redistribution layer on one surface of the substrate and silicon backplane adjacent to the single metal layer. may be formed to form a fifth structure. FIG. 6E shows a fifth structural embodiment 600E that includes a third structure having a single metal layer 618 and a redistribution layer 616. FIG. In the example shown in FIG. 6E, redistribution layer 616 includes a layer of dielectric material 614 and metal layer 612 . Although three metal layers are shown in FIG. 6E, due to design constraints, one, two, or more than three metal layers may be used as desired. The redistribution layer may be formed, for example, by alternately depositing layers of dielectric material, selectively removing portions of the dielectric material (if desired), and patterning the top metal layer. As can be seen in FIG. 6E, the metal layer 612 begins in the peripheral region of one surface of the silicon backplane and extends toward the sides of the substrate. A metal layer 612 is electrically coupled between the silicon backplane 104 and the via. Portions of metal layer 612 may be exposed from dielectric material 614 to form solder pads, or separate solder pads may be formed on the outermost surface of the outermost dielectric layer.

図７は、図６ＥのＬＥＤ照明システムの底面７００を表す底面図である。線７０２は、基板の最も外側の外周を表している。線１０４は、基板の最も外側の外周に対するシリコンバックプレーン１０４によって占められた領域の最も外側の外周を表している。破線７０４は、線７０４とシリコンバックプレーン１０４の最も外側の外周との間の領域の境界を示しており、それは本明細書ではシリコンバックプレーン１０４の周辺領域と称されることがある。再分配層６１６の金属層６１２は、周辺領域で始まり、（線７０２によって境界付けられる）基板の側面に向かって延びてよい。シリコンバックプレーンの周辺領域の境界７０４とシリコンバックプレーンの１つの表面上に形成される単一の金属層６１８との間にギャップがある。このギャップは、例えば、図６Ｅに反映されているように、誘電体材料で充填されてよい。 FIG. 7 is a bottom view representing a bottom surface 700 of the LED lighting system of FIG. 6E. Line 702 represents the outermost perimeter of the substrate. Line 104 represents the outermost perimeter of the area occupied by silicon backplane 104 relative to the outermost perimeter of the substrate. Dashed line 704 indicates the boundary of the area between line 704 and the outermost perimeter of silicon backplane 104 , which is sometimes referred to herein as the peripheral area of silicon backplane 104 . Metal layer 612 of redistribution layer 616 may begin in the peripheral region and extend toward the side of the substrate (bounded by line 702). There is a gap between the boundary 704 of the peripheral region of the silicon backplane and a single metal layer 618 formed on one surface of the silicon backplane. This gap may be filled with a dielectric material, for example, as reflected in FIG. 6E.

５０８（例えば、第４または第５の構造）の結果として形成された構造を反転させて、第２のキャリアに取り付けて（５１０）、第６の構造を形成してよい。実施形態では、構造（例えば、第４または第５の構造）をテープまたは一時的な接着剤のような接着材料を介して一時的な（例えば、プラスチック）キャリアに取り付けてよい。構造は、第２のキャリアに隣接して少なくとも１つの金属層と共に配置されてよい。第６の構造の例６００Ｇが図６Ｇに示されており、第２のキャリア６０８と、任意的な接着材料６０６とを含む。構造が第２のキャリアにひとたび取り付けられると、第１のキャリアを除去して（５１２）、第７の構造を形成してよい。第７の構造の例６００Ｇが、図６Ｇに示されている。 The structure formed as a result of 508 (eg, a fourth or fifth structure) may be flipped and attached to a second carrier (510) to form a sixth structure. In embodiments, a structure (eg, fourth or fifth structure) may be attached to a temporary (eg, plastic) carrier via an adhesive material such as tape or temporary adhesive. The structure may be arranged with at least one metal layer adjacent to the second carrier. A sixth structural example 600G is shown in FIG. 6G and includes a second carrier 608 and an optional adhesive material 606 . Once the structure is attached to the second carrier, the first carrier may be removed (512) to form the seventh structure. A seventh structural example 600G is shown in FIG. 6G.

第２のキャリアの除去によって露出された表面上に再分配層および金属コネクタのアレイを形成して（５１４）、第８の構造を形成してよい。実施形態において、金属コネクタのアレイは、表面上に銅ピラーバンプ(copper pillar bumps)のアレイをめっきするか或いは他の方法でパターン化または形成することによって形成されてよい。第８の構造の例６００Ｈが図６Ｈに示されており、少なくとも１つの金属層１１２および誘電体材料１１６を含む、金属コネクタ６４０および再分配層１１７を含む。図６Ｅに関して上述したように、再分配層は、誘電体材料の層の交互の堆積、（必要に応じた）誘電体材料の部分を選択的除去、および上部での金属層を上部にパターン化によって形成されてよい。実施形態では、２０，０００（例えば、約２８，０００）を超える金属コネクタが、表面上に形成されてよい。 A redistribution layer and an array of metal connectors may be formed 514 on the surface exposed by removal of the second carrier to form an eighth structure. In embodiments, an array of metal connectors may be formed by plating or otherwise patterning or forming an array of copper pillar bumps on the surface. An eighth structural example 600H is shown in FIG. 6H and includes a metal connector 640 and a redistribution layer 117 that includes at least one metal layer 112 and dielectric material 116 . As described above with respect to FIG. 6E, the redistribution layer is formed by alternately depositing layers of dielectric material, selectively removing portions of the dielectric material (if desired), and patterning a metal layer on top. may be formed by In embodiments, over 20,000 (eg, about 28,000) metal connectors may be formed on the surface.

電気コネクタを介してＬＥＤアレイをシリコンバックプレーンに取り付けて（５１６）、第９の構造を形成してよい。実施形態において、これは、シリコンバックプレーンを電気コネクタと整列させることならびに銅ピラーバンプ内ではんだ銅材料をリフローさせるために加熱することによって行われてよい。リフローは、ＬＥＤアレイの下にアンダーフィル(underfill)を作り出すことがある。実施形態において、ＬＥＤアレイは、モノリシックＬＥＤアレイであってよい。第９の構造の例６００Ｉが図６Ｉに示されており、ＬＥＤアレイ１０２と、アンダーフィルとを含む。 The LED array may be attached 516 to the silicon backplane via electrical connectors to form a ninth structure. In embodiments, this may be done by aligning the silicon backplane with the electrical connector and heating to reflow the solder copper material within the copper pillar bumps. Reflow can create an underfill under the LED array. In embodiments, the LED array may be a monolithic LED array. A ninth structural example 600I is shown in FIG. 6I and includes an LED array 102 and an underfill.

ＬＥＤアレイは、レーザリフトオフ（ＬＬＯ：laser liftoff）プロセスおよび蛍光体集積化(phosphor integration)を受けてよい（５１８）。再分配層１１７内の露出された金属領域上に任意の受動部品を取り付けて、第１０の構造を形成してよい。第１０の構造の例６００Ｊが図６００Ｊに示されており、蛍光体材料６１０を有するＬＥＤアレイ１０２と、受動コンポーネント１１４とを含む。 The LED array may undergo a laser liftoff (LLO) process and phosphor integration (518). Optional passive components may be mounted on the exposed metal areas in redistribution layer 117 to form a tenth structure. A tenth structural example 600J is shown in FIG.

任意に、図１ＢのＬＥＤ照明システム１００のようなＬＥＤ照明システムであってよい第１０の構造は、例えば、ＬＥＤ照明システム１００を車両ヘッドランプまたは他のアプリケーションシステムに組み込むように、外部回路基板に取り付けられてよい（５２０）。 Optionally, a tenth structure, which may be an LED lighting system such as the LED lighting system 100 of FIG. It may be attached (520).

実施形態を詳細に記載したが、当業者は、本開示を所与として、発明的な概念の精神から逸脱することなく、本明細書に記載した実施形態に修正が加えられる場合があることを理解するであろう。従って、本発明の範囲が図示および記載の特定の実施形態に限定されることは意図されていない。
Although embodiments have been described in detail, those skilled in the art, given this disclosure, will appreciate that modifications may be made to the embodiments described herein without departing from the spirit of the inventive concept. will understand. Accordingly, it is not intended that the scope of the invention be limited to the particular embodiments shown and described.

Claims (20)

頂面と、底面と、側面とを有する、シリコンバックプレーンと、
前記シリコンバックプレーンの前記側面を取り囲み、頂面と、底面と、側面とを有する、基板と、
前記基板の前記底面の上にある、少なくとも１つのボンドパッドと、
前記基板の前記底面および前記シリコンバックプレーンの前記底面の上にある、金属層であって、中央領域において前記シリコンバックプレーンの前記底面に電気的および熱的に結合される第１の部分と、前記シリコンバックプレーンの周辺領域と前記少なくとも１つのボンドパッドとの間に延在する第２の部分とを有する、金属層と、
前記シリコンバックプレーンの前記頂面の上にある金属コネクタのアレイと、を含む、
システム。 a silicon backplane having a top surface, a bottom surface, and side surfaces;
a substrate surrounding the sides of the silicon backplane and having a top surface, a bottom surface, and side surfaces;
at least one bond pad overlying the bottom surface of the substrate;
a first portion of a metal layer overlying the bottom surface of the substrate and the bottom surface of the silicon backplane and electrically and thermally coupled to the bottom surface of the silicon backplane in a central region; a metal layer having a second portion extending between a peripheral region of the silicon backplane and the at least one bond pad;
an array of metal connectors overlying the top surface of the silicon backplane;
system. 前記基板を通じる少なくとも１つのビアを更に含み、該少なくとも１つのビアは、金属材料で充填され、前記少なくとも１つのボンドパッドに電気的に結合される、請求項１に記載のシステム。 2. The system of claim 1, further comprising at least one via through the substrate, the at least one via filled with a metallic material and electrically coupled to the at least one bond pad. 前記シリコンバックプレーンの前記頂面および前記基板の前記頂面の上にある再分配層を更に含み、該再分配層は、
少なくとも１つの第１の誘電体層と、
少なくとも１つの第１の金属層と、を含み、
前記少なくとも１つの金属層は、前記シリコンバックプレーンの周辺領域から前記基板の前記側面に向かって延び、少なくとも１つの他のボンドパッドを形成するために前記少なくとも１つの誘電体層から露出された少なくとも一部分を有する、
請求項２に記載のシステム。 further comprising a redistribution layer overlying the top surface of the silicon backplane and the top surface of the substrate, the redistribution layer comprising:
at least one first dielectric layer;
at least one first metal layer;
The at least one metal layer extends from a peripheral region of the silicon backplane toward the side surface of the substrate and is at least exposed from the at least one dielectric layer to form at least one other bond pad. having a part
3. The system of claim 2. 前記少なくとも１つの他のボンドパッドは、前記少なくとも１つのビアに電気的に結合される、請求項３に記載のシステム。 4. The system of claim 3, wherein said at least one other bond pad is electrically coupled to said at least one via. 前記少なくとも１つのボンドパッドに電気的に結合される少なくとも１つの受動コンポーネントを更に含む、請求項４に記載のシステム。 5. The system of claim 4, further comprising at least one passive component electrically coupled to said at least one bond pad. 前記シリコンバックプレーンの前記頂面の上にある前記金属コネクタのアレイに電気的に結合される発光ダイオード（ＬＥＤ）アレイを更に含む、請求項１に記載のシステム。 2. The system of claim 1, further comprising a light emitting diode (LED) array electrically coupled to the array of metal connectors overlying the top surface of the silicon backplane. 前記ＬＥＤアレイは、複数の行および列のエミッタを含むモノリシックＬＥＤアレイであり、前記エミッタの各々は、１００μｍ以下の幅を有し、隣接する行および列の間のレーンが、２０μｍ以下の幅を有する、請求項６に記載のシステム。 The LED array is a monolithic LED array comprising a plurality of rows and columns of emitters, each of the emitters having a width of 100 μm or less and lanes between adjacent rows and columns having a width of 20 μm or less. 7. The system of claim 6, comprising: 前記金属コネクタのアレイは、銅ピラーバンプのアレイである、請求項１に記載のシステム。 2. The system of claim 1, wherein the array of metal connectors is an array of copper pillar bumps. 前記基板は、成形材料を含む、請求項１に記載のシステム。 3. The system of claim 1, wherein the substrate comprises molding material. 前記シリコンバックプレーンは、相補型金属酸化物半導体（ＣＭＯＳ）集積回路である、請求項１に記載のシステム。 2. The system of claim 1, wherein said silicon backplane is a complementary metal oxide semiconductor (CMOS) integrated circuit. 頂面と、底面と、側面とを有する、シリコンバックプレーンと、
前記シリコンバックプレーンの前記側面を取り囲み、頂面と、底面と、側面とを有する、基板と、
中央領域において前記シリコンバックプレーンの前記底面に電気的および熱的に結合される第１の金属層と、
前記シリコンバックプレーンの前記底面および前記基板の前記底面の上にあり、少なくとも誘電体層と、少なくとも１つの第２の金属層とを含み、該少なくとも１つの第２の金属層は、前記シリコンバックプレーンの周辺領域から前記基板の前記側面に向かって延び、少なくとも１つのボンドパッドを形成するために前記少なくとも１つの誘電体層から露出された少なくとも一部分を有する、再分配層と、
前記シリコンバックプレーンの前記頂面の上にある金属コネクタのアレイと、を含む、
システム。 a silicon backplane having a top surface, a bottom surface, and side surfaces;
a substrate surrounding the sides of the silicon backplane and having a top surface, a bottom surface, and side surfaces;
a first metal layer electrically and thermally coupled to the bottom surface of the silicon backplane in a central region;
overlying the bottom surface of the silicon backplane and the bottom surface of the substrate and including at least a dielectric layer and at least one second metal layer, the at least one second metal layer comprising the silicon backplane; a redistribution layer extending from a peripheral region of the plane toward the side surface of the substrate and having at least a portion exposed from the at least one dielectric layer to form at least one bond pad;
an array of metal connectors overlying the top surface of the silicon backplane;
system. 前記基板を通じる少なくとも１つのビアを更に含み、該少なくとも１つのビアは、金属材料で充填され、前記少なくとも１つのボンドパッドに電気的に結合される、請求項１１に記載のシステム。 12. The system of claim 11, further comprising at least one via through the substrate, the at least one via filled with a metallic material and electrically coupled to the at least one bond pad. 前記シリコンバックプレーンの前記頂面および前記基板の前記頂面の上にある他の再分配層を更に含み、該他の再分配層は、
少なくとも１つの他の誘電体層と、
少なくとも１つの第３の金属層と、を含み、
前記少なくとも１つの第３の金属層は、前記シリコンバックプレーンの周辺領域から前記基板の前記側面に向かって延び、少なくとも１つの他のボンドパッドを形成するために前記少なくとも１つの他の誘電体層から露出された少なくとも一部分を有する、
請求項１２に記載のシステム。 further comprising another redistribution layer overlying the top surface of the silicon backplane and the top surface of the substrate, the other redistribution layer comprising:
at least one other dielectric layer;
at least one third metal layer;
The at least one third metal layer extends from the peripheral region of the silicon backplane toward the side surface of the substrate and the at least one other dielectric layer to form at least one other bond pad. having at least a portion exposed from
13. The system of claim 12. 前記少なくとも１つの第３の金属層は、前記少なくとも１つのビアに電気的に結合される、請求項１３に記載のシステム。 14. The system of claim 13, wherein said at least one third metal layer is electrically coupled to said at least one via. 前記少なくとも１つの他のボンドパッドに電気的に結合される少なくとも１つの受動コンポーネントを更に含む、請求項１４に記載のシステム。 15. The system of claim 14, further comprising at least one passive component electrically coupled to said at least one other bond pad. 前記シリコンバックプレーンの前記頂面の上にある前記金属コネクタのアレイに電気的に結合される発光ダイオード（ＬＥＤ）アレイを更に含む、請求項１１に記載のシステム。 12. The system of claim 11, further comprising a light emitting diode (LED) array electrically coupled to the array of metal connectors overlying the top surface of the silicon backplane. 前記ＬＥＤアレイは、複数の行および列のエミッタを含むモノリシックＬＥＤアレイであり、前記エミッタの各々は、１００μｍ以下の幅を有し、隣接する行および列の間のレーンが、２０μｍ以下の幅を有する、請求項１６に記載のシステム。 The LED array is a monolithic LED array comprising a plurality of rows and columns of emitters, each of the emitters having a width of 100 μm or less and lanes between adjacent rows and columns having a width of 20 μm or less. 17. The system of claim 16, comprising: 前記金属コネクタのアレイは、銅ピラーバンプのアレイである、請求項１１に記載のシステム。 12. The system of claim 11, wherein the array of metal connectors is an array of copper pillar bumps. 前記基板は、成形材料を含む、請求項１１に記載のシステム。 12. The system of claim 11, wherein the substrate comprises molding material. 前記シリコンバックプレーンは、相補型金属酸化物半導体（ＣＭＯＳ）集積回路である、請求項１１に記載のシステム。
12. The system of claim 11, wherein said silicon backplane is a complementary metal oxide semiconductor (CMOS) integrated circuit.
JP2022529117A 2019-11-19 2020-11-19 Fanout structures for light emitting diode devices and lighting systems Pending JP2023502248A (en)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201962937629P 2019-11-19 2019-11-19
US62/937,629 2019-11-19
US201962951601P 2019-12-20 2019-12-20
US62/951,601 2019-12-20
US16/750,839 US11621173B2 (en) 2019-11-19 2020-01-23 Fan out structure for light-emitting diode (LED) device and lighting system
US16/750,839 2020-01-23
EP20158481.0 2020-02-20
EP20158481 2020-02-20
PCT/US2020/061206 WO2021102097A1 (en) 2019-11-19 2020-11-19 Fan out structure for light-emitting diode (led) device and lighting system

Publications (1)

Publication Number Publication Date
JP2023502248A true JP2023502248A (en) 2023-01-23

Family

ID=75981050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022529117A Pending JP2023502248A (en) 2019-11-19 2020-11-19 Fanout structures for light emitting diode devices and lighting systems

Country Status (6)

Country Link
EP (1) EP4062461A1 (en)
JP (1) JP2023502248A (en)
KR (1) KR20220104206A (en)
CN (1) CN114946042A (en)
TW (1) TWI774130B (en)
WO (1) WO2021102097A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022256329A1 (en) * 2021-06-01 2022-12-08 Octavo Systems Llc System in a package (sip) thermal management

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
KR102346643B1 (en) * 2015-06-30 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device, manufacturing method for light emittin device, and lighting module having the light emitting device
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US10665578B2 (en) * 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
US10446504B2 (en) * 2017-05-18 2019-10-15 Xintec Inc. Chip package and method for forming the same

Also Published As

Publication number Publication date
CN114946042A (en) 2022-08-26
KR20220104206A (en) 2022-07-26
WO2021102097A1 (en) 2021-05-27
EP4062461A1 (en) 2022-09-28
TW202139418A (en) 2021-10-16
TWI774130B (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US11156346B2 (en) Fan out structure for light-emitting diode (LED) device and lighting system
JP7286884B2 (en) Method for fabricating light emitting device with metal inlay and bottom contact
TWI774130B (en) Fan out structure for light-emitting diode (led) device and lighting system
KR102537887B1 (en) Fan-out structures for light-emitting diode (LED) devices and lighting systems
TWI824197B (en) Method of manufacturing an led lighting system
JP2023508678A (en) Flip chip interconnected light emitting diode package assembly
US11664347B2 (en) Ceramic carrier and build up carrier for light-emitting diode (LED) array
KR102572731B1 (en) Light emitting device with metal inlay and top contacts
JP2023536241A (en) Light emitting device with metal inlay and top contact

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231115