JP2023156386A - 表示システム - Google Patents

表示システム Download PDF

Info

Publication number
JP2023156386A
JP2023156386A JP2023126079A JP2023126079A JP2023156386A JP 2023156386 A JP2023156386 A JP 2023156386A JP 2023126079 A JP2023126079 A JP 2023126079A JP 2023126079 A JP2023126079 A JP 2023126079A JP 2023156386 A JP2023156386 A JP 2023156386A
Authority
JP
Japan
Prior art keywords
layer
transistor
wiring
pixel
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023126079A
Other languages
English (en)
Inventor
義元 黒川
Yoshimoto Kurokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023156386A publication Critical patent/JP2023156386A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Neurology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】新規な半導体装置又は表示システムの提供。【解決手段】表示システムが、人工知能を利用して映像信号を補正する機能を有する補正回路を備える。具体的には、人工ニューラルネットワークの学習により、映像の不連続性が緩和されるように映像信号を補正することが可能な補正回路が構成される。そして、当該学習後の人工ニューラルネットワークを用いて推論（認知）を行うことにより、映像信号が補正され、映像の不連続性が補償される。これにより、つなぎ目が目立たない映像の表示が可能となり、高解像度の映像の品質を向上させることができる。【選択図】図１

Description

本発明の一態様は、半導体装置、表示システム及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそ
れらの製造方法、を一例として挙げることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様
である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜
太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
テレビジョン（ＴＶ）は、大画面化に伴って高精細度の映像を表示できることが望まれて
おり、超高解像度テレビジョン放送が推進されている。２０１６年には８Ｋデジタルテレ
ビ放送の試験放送が開始され、本放送の開始も予定されている。そのため、８Ｋ放送に対
応するための各種の電子機器が開発されている（例えば、非特許文献１）。
また、映像の表示には、液晶表示装置や発光表示装置に代表されるフラットパネルディス
プレイが広く用いられている。これらの表示装置を構成するトランジスタの半導体材料に
は主にシリコンなどが用いられているが、近年、金属酸化物を用いたトランジスタを表示
装置の画素に用いる技術も開発されている（例えば、特許文献１、２）。
特開２００７－９６０５５号公報 特開２００７－１２３８６１号公報
Ｓ．Ｋａｗａｓｈｉｍａ， ｅｔ ａｌ．，"１３．３－Ｉｎ．８Ｋ ｘ ４Ｋ ６６４－ｐｐｉ ＯＬＥＤ Ｄｉｓｐｌａｙ Ｕｓｉｎｇ ＣＡＡＣ－ＯＳ ＦＥＴｓ"、ＳＩＤ ２０１４ ＤＩＧＥＳＴ，ｐｐ．６２７－６３０．
本発明の一態様は、新規な半導体装置又は表示システムの提供を課題とする。又は、本発
明の一態様は、高品質の映像の表示を可能とする半導体装置又は表示システムの提供を課
題とする。又は、本発明の一態様は、高解像度の映像の表示を可能とする半導体装置又は
表示システムの提供を課題とする。又は、本発明の一態様は、高速動作が可能な半導体装
置又は表示システムの提供を課題とする。又は、本発明の一態様は、消費電力が低い半導
体装置又は表示システムの提供を課題とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載か
ら、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。
本発明の一態様に係る表示システムは、信号生成部と、表示部と、を有し、信号生成部は
、映像信号を生成する機能を有し、表示部は、映像信号に基づいて、映像を表示する機能
を有し、表示部は、画素部と、第１の駆動回路と、第２の駆動回路と、を有し、表示部又
は信号生成部は、補正回路を有し、画素部は、第１の領域と、第２の領域と、を有し、第
１の領域には、第１の駆動回路から映像信号が供給され、第２の領域には、第２の駆動回
路から映像信号が供給され、補正回路は、ニューラルネットワークを有し、ニューラルネ
ットワークは、第１の領域と第２の領域の境界における映像の不連続性を補償するように
、映像信号を補正する機能を有する表示システムである。
また、本発明の一態様に係る表示システムは、演算処理装置を有し、演算処理装置は、ニ
ューラルネットワークの学習を行う機能を有し、学習によって得られた重み係数は、補正
回路に供給されてもよい。
また、本発明の一態様に係る表示システムにおいて、学習は、映像信号と、表示部に表示
された映像に対応する信号との差分が一定以下になるように、重み係数を更新することに
より行われてもよい。
また、本発明の一態様に係る表示システムにおいて、ニューラルネットワークは、オート
エンコーダを構成し、オートエンコーダは、デコーダと、エンコーダと、を有し、エンコ
ーダは、信号生成部に設けられ、デコーダは、表示部に設けられていてもよい。
また、本発明の一態様に係る表示システムにおいて、画素部は、複数の画素を有し、画素
は、チャネル形成領域に水素化アモルファスシリコンを含むトランジスタを有していても
よい。
また、本発明の一態様に係る表示システムにおいて、画素部は、複数の画素を有し、画素
は、チャネル形成領域に金属酸化物を含むトランジスタを有していてもよい。
また、本発明の一態様に係る電子機器は、上記の表示システムが搭載された電子機器であ
る。
本発明の一態様により、新規な半導体装置又は表示システムを提供することができる。又
は、本発明の一態様により、高品質の映像の表示を可能とする半導体装置又は表示システ
ムを提供することができる。又は、本発明の一態様により、高解像度の映像の表示を可能
とする半導体装置又は表示システムを提供することができる。又は、本発明の一態様によ
り、高速動作が可能な半導体装置又は表示システムを提供することができる。又は、本発
明の一態様により、消費電力が低い半導体装置又は表示システムを提供することができる
。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細
書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特
許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
表示システムの構成例を示す図。 表示部の構成例を示す図。 表示部の動作例を示す図。 補正回路の構成例を示す図。 ニューラルネットワークの動作例を示す図。 ニューラルネットワークの構成例を示す図。 ニューラルネットワークの構成例を示す図。 ニューラルネットワークの構成例を示す図。 ニューラルネットワークの構成例を示す図。 積和演算素子の構成例を示す図。 プログラマブルスイッチの構成例を示す図。 レジスタの構成例を示す図。 レジスタの構成例を示す図。 レジスタの構成例を示す図。 タイミングチャート。 画素の構成例を示す図。 表示システムの構成例を示す図。 オートエンコーダの構成例を示す図。 表示部の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 表示装置の構成例を示す図。 トランジスタの構成例を示す図。 トランジスタの構成例を示す図。 レーザ照射方法およびレーザ結晶化装置を説明する図。 レーザ照射方法を説明する図。 トランジスタの構成例を示す図。 エネルギーバンド構造を示す図。 半導体装置の構成例を示す図。 電子機器の構成例を示す図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下
の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。した
がって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄ
ｉｏ Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示
装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置
、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、
ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での
金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を
含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともい
う）などに分類される。例えば、トランジスタのチャネル領域に金属酸化物を用いた場合
、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用
、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、
金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯ
Ｓと呼ぶことができる。以下、チャネル領域に金属酸化物を含むトランジスタを、ＯＳト
ランジスタとも表記する。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉ
ｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔ
ａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する
。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図
又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。こ
こで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、
など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有
している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。
なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場
合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回
路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回
路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である
。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号が
Ｙへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹと
が機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹと
が電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じも
のを表す。
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている
場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある
。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電
極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気
的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合
も、その範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置及び表示システムについて説明する
。
＜表示システムの構成例＞
図１（Ａ）に、表示システム１０の構成例を示す。表示システム１０は、外部から受信し
たデータに基づいて映像を表示するための信号を生成し、当該信号に基づいて映像を表示
する機能を有する。表示システム１０は、表示部２０、信号生成部３０を有する。
表示部２０及び信号生成部３０は、いずれも半導体装置によって構成することができる。
よって、表示部２０及び信号生成部３０は半導体装置と呼ぶこともできる。
表示部２０は、信号生成部３０から入力される映像信号に基づいて、映像を表示する機能
を有する。表示部２０は、画素部２１、駆動回路２２、駆動回路２３、タイミングコント
ローラ２４を有する。
画素部２１は、複数の画素によって構成され、映像を表示する機能を有する。画素はそれ
ぞれ表示素子を有し、所定の階調を表示する機能を有する。駆動回路２２及び駆動回路２
３から出力される信号により、画素の階調が制御され、画素部２１に所定の映像が表示さ
れる。
駆動回路２２は、画素を選択するための信号（以下、選択信号ともいう）を画素部２１に
供給する機能を有する。駆動回路２３は、画素に所定の階調を表示させるための信号（以
下、映像信号ともいう）を画素部２１に供給する機能を有する。選択信号が供給された画
素に映像信号が供給されることにより、画素部２１に所定の映像が表示される。駆動回路
２２は、ゲート側駆動回路、ゲートドライバと呼ぶことができ、駆動回路２３は、ソース
側駆動回路、ソースドライバと呼ぶことができる。
タイミングコントローラ２４は、駆動回路２２、駆動回路２３などで用いられるタイミン
グ信号を生成する機能を有する。駆動回路２２から選択信号が出力されるタイミング、又
は駆動回路２３から映像信号が出力されるタイミングは、タイミングコントローラ２４に
よって生成されたタイミング信号によって制御される。また、駆動回路２２又は駆動回路
２３が複数の駆動回路によって構成される場合は、当該複数の駆動回路から信号が出力さ
れるタイミングが、タイミングコントローラ２４によって生成されたタイミング信号によ
って同期される。
信号生成部３０は、外部から入力されたデータに基づいて映像信号を生成する機能を有す
る。信号生成部３０は、フロントエンド部３１、デコーダ３２、画像処理回路３３、受信
部３４、インターフェース３５、制御回路３６、補正回路４０を有する。
フロントエンド部３１は、外部から入力される信号を受信して信号処理を行う機能を有す
る。フロントエンド部３１には、放送信号などの画像データが入力される。フロントエン
ド部３１は、受信した信号の復調、デジタル－アナログ変換などを行う機能を備えること
ができる。また、フロントエンド部３１は、エラー訂正を行う機能を有していてもよい。
デコーダ３２は、符号化された信号を復号する機能を有する。フロントエンド部３１に入
力される信号が圧縮されている場合、デコーダ３２によって信号が伸長される。例えば、
デコーダ３２は、エントロピー復号、逆量子化、逆離散コサイン変換（ＩＤＣＴ）や逆離
散サイン変換（ＩＤＳＴ）などの逆直交変換、フレーム内予測、フレーム間予測などを行
う機能を備えることができる。
なお、８Ｋ放送における符号化規格には、Ｈ．２６５／ＭＰＥＧ－Ｈ Ｈｉｇｈ Ｅｆｆ
ｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（以下、ＨＥＶＣという）が採用されている
。フロントエンド部３１に入力される信号がＨＥＶＣに従って符号化されている場合には
、デコーダ３２によってＣＡＢＡＣ（Ｃｏｎｔｅｘｔ Ａｄａｐｔｉｖｅ Ｂｉｎａｒｙ
Ａｒｉｔｈｍｅｔｉｃ Ｃｏｄｉｎｇ）復号が行われる。
画像処理回路３３は、デコーダ３２から入力された信号に画像処理を行う機能を有する。
具体的には、画像処理回路３３は、ガンマ補正、調光、調色などを行う機能を備えること
ができる。画像処理回路３３による画像処理により映像信号が生成され、信号ＳＤとして
補正回路４０に出力される。
受信部３４は、外部から入力される制御信号を受信する機能を有する。受信部３４への制
御信号の入力は、リモートコントローラ、携帯情報端末（スマートフォンやタブレットな
ど）、表示部２０に設けられた操作ボタンなどを用いて行うことができる。
インターフェース３５は、受信部３４が受信した制御信号に適宜信号処理を施し、制御回
路３６に出力する機能を有する。
制御回路３６は、信号生成部３０が有する各回路に制御信号を供給する機能を有する。例
えば、制御回路３６は、画像処理回路３３及び補正回路４０に制御信号を供給する機能を
有する。制御回路３６による制御は、受信部３４が受信した制御信号に基づいて行うこと
ができる。
補正回路４０は、画像処理回路３３から入力された映像信号を補正する機能を有する。具
体的には、補正回路４０は、画素部２１が複数の領域に分割される場合において、分割さ
れた領域間の境界における映像の不連続性を補償するように、信号ＳＤを補正する機能を
有する。補正回路４０によって補正された映像信号は、信号ＳＤ´として駆動回路２３に
出力される。以下、画素部２１の分割、及び補正回路４０によるつなぎ目の補償について
詳述する。
図２に、画素部２１が分割された表示部２０の構成例を示す。表示部２０は、複数の画素
５２を有する画素部２１、複数の駆動回路５３、複数の駆動回路５４を有する。なお、複
数の駆動回路５３によって図１における駆動回路２２が構成され、複数の駆動回路５４に
よって図１における駆動回路２３が構成される。
画素５２はそれぞれ表示素子を有する。画素５２に設けられる表示素子の例としては、液
晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液
晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッ
ター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅ
ｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクト
ロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いる
こともできる。また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇ
ｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉ
ｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏ
ｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。画素５２の具体的な構
成例については後述する。
画素５２の数は自由に設定することができる。高精細度の映像を表示するためには、画素
を多く配置することが好ましい。例えば、２Ｋの映像を表示する場合は、１９２０×１０
８０個以上の画素を設けることが好ましい。また、４Ｋの映像を表示する場合は、３８４
０×２１６０個以上、又は４０９６×２１６０個以上の画素を設けることが好ましい。ま
た、８Ｋの映像を表示する場合は、７６８０×４３２０個以上の画素を設けることが好ま
しい。また、画素部２１には８Ｋよりも高精細度の映像を表示することもできる。
画素５２はそれぞれ、配線ＳＬ及び配線ＧＬと接続されている。また、配線ＧＬはそれぞ
れ駆動回路２２と接続され、配線ＳＬはそれぞれ駆動回路２３と接続されている。配線Ｇ
Ｌには選択信号が供給され、配線ＳＬには映像信号が供給される。
駆動回路５３は、選択信号を画素５２に供給する機能を有する。具体的には、駆動回路５
３は、配線ＧＬに選択信号を供給する機能を有し、配線ＧＬは、駆動回路５３から出力さ
れた選択信号を画素５２に伝える機能を有する。なお、駆動回路５３は、ゲート側駆動回
路、ゲートドライバと呼ぶことができる。また、配線ＧＬは、選択信号線、ゲート線など
と呼ぶこともできる。
駆動回路５４は、映像信号を画素５２に供給する機能を有する。具体的には、駆動回路５
４は、配線ＳＬに映像信号を供給する機能を有し、配線ＳＬは、駆動回路５４から出力さ
れた映像信号を画素５２に伝える機能を有する。なお、駆動回路５４は、ソース側駆動回
路、ソースドライバと呼ぶことができる。また、配線ＳＬは、映像信号線、ソース線など
と呼ぶこともできる。
上記の２Ｋ、４Ｋ、８Ｋなどの高解像度の映像を表示するために、画素部２１に多数の画
素５２が設けられる場合、配線ＧＬ、配線ＳＬの長さが増加し、これに伴い配線ＧＬ、配
線ＳＬの寄生抵抗が増大する。また、図２に示すように、配線ＧＬと配線ＳＬは互いに交
差するように設けられている。そのため、画素５２の数が増加すると、交差部の数も増加
し、配線ＧＬと配線ＳＬによって形成される寄生容量が増大する。そのため、図２におい
ては、画素部２１を複数の領域５１に分割し、領域５１ごとに駆動回路５３及び駆動回路
５４を設ける構成を用いている。
具体的には、図２において、画素部２１は４つの領域５１（５１（１，１）乃至（２，２
））に分割され、４つの領域５１はそれぞれｍ列ｎ行（ｍ、ｎは自然数）の画素５２を有
する。また、４つの駆動回路５３（５３（１，１）乃至（２，２））及び４つの駆動回路
５４（５４（１，１）乃至（２，２））が設けられている。
なお、図２において、駆動回路５３（１，１）、（１，２）と接続された配線ＧＬを配線
ＧＬ１と表記し、駆動回路５３（２，１）、（２，２）と接続された配線ＧＬを配線ＧＬ
２と表記する。また、駆動回路５４（１，１）、（１，２）、（２，１）、（２，２）と
接続された配線ＳＬをそれぞれ、配線ＳＬ１１、配線ＳＬ１２、配線ＳＬ２１、配線ＳＬ
２２と表記する。また、第ｉ列第ｊ行（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整
数）の画素５２と接続された配線ＳＬと配線ＧＬを、それぞれ配線ＳＬ［ｉ］、配線ＧＬ
［ｊ］と表記する。
領域５１（１，１）乃至（２，２）にはそれぞれ、駆動回路５４（１，１）乃至（２，２
）から映像信号が供給される。そのため、画素部２１の上側の領域５１（５１（１，１）
、（１，２））に属する画素５２には、上側の駆動回路５４（５４（１，１）、（１，２
））から映像信号を供給し、画素部２１の下側の領域５１（５１（２，１）、（２，２）
）に属する画素５２には、下側の駆動回路５４（５４（２，１）、（２，２））から映像
信号が供給することができる。これにより、一の駆動回路５４と接続された配線ＳＬを短
くすることができるため、寄生抵抗及び寄生容量を低減し、映像信号の供給を高速に行う
ことができる。よって、高解像度の映像を正確に表示することができる。
なお、図２においては、画素部２１の上側の領域がさらに２つの領域５１（１，１）、（
１，２）に分割され、画素部２１の下側の領域がさらに２つの領域５１（２，１）、（２
，２）に分割された構成例を示している。この場合、駆動回路５４（１，１）、（１，２
）から映像信号が出力されるタイミングが同期され、駆動回路５４（２，１）、（２，２
）から映像信号が出力されるタイミングが同期される。なお、領域５１（１，１）、（１
，２）に映像信号を供給する駆動回路は、駆動回路５４（１，１）、（１，２）が一体化
した回路によって構成してもよい。また、領域５１（２，１）、（２，２）に映像信号を
供給する駆動回路は、駆動回路５４（２，１）、（２，２）が一体化した回路によって構
成してもよい。また、駆動回路５４（１，１）、（１，２）、（２，１）、（２，２）が
それぞれ複数の駆動回路から構成されていてもよい。
また、図２においては、１本の配線ＧＬに、２つの駆動回路５３が接続されている。具体
的には、領域５１（１，１）、（１，２）に含まれる画素５２は、配線ＧＬを介して駆動
回路５３（１，１）、（１，２）と接続されている。また、領域５１（２，１）、（２，
２）に含まれる画素５２は、配線ＧＬを介して駆動回路５３（２，１）、（２，２）と接
続されている。この場合、駆動回路５３（１，１）、（１，２）から選択信号が出力され
るタイミングが同期され、駆動回路５３（２，１）、（２，２）から選択信号が出力され
るタイミングが同期される。これにより、配線ＧＬの両端から選択信号を供給することが
可能となり、選択信号を高速に供給することができる。なお、選択信号の伝達に支障がな
い場合は、駆動回路５３（１，１）、（１，２）の一方、及び、駆動回路５３（２，１）
、（２，２）の一方を省略することができる。
なお、図２においては画素部２１を４つの領域５１に分割した場合を示したが、分割数は
特に限定されず、自由に設定することができる。また、図２においては４つの領域５１に
含まれる画素５２の列数及び行数が同じである例を示したが、これに限定されず、画素５
２の列数及び行数は各領域５１においてそれぞれ自由に設定することができる。
上記のように画素部２１を複数の領域５１に分割する場合、領域５１のつなぎ目における
映像の連続性が確保されることが好ましい。しかしながら、配線ＳＬの寄生抵抗や寄生容
量などの影響により、特につなぎ目付近の画素５２が表示する階調には誤差が生じやすい
。例えば、図３に示すように、配線ＳＬ１１［１］、ＳＬ２１［１］に映像信号が供給さ
れる場合を考える。ここで、配線ＳＬには、配線ＧＬとの交差部などに形成される寄生容
量ＰＣ、寄生抵抗ＰＲなどが付加される。より具体的には、駆動回路５４と画素５２間の
距離が長く、配線ＳＬに形成される映像信号のパスが長くなるほど寄生抵抗ＰＲが増大す
る。また、配線ＧＬと配線ＳＬの交差部が多くなるほど寄生容量ＰＣが増大する。これに
より映像信号の遅延などが生じ、画素５２に供給される映像信号に誤差が生じ得る。
映像信号の誤差は、駆動回路５４から最も離れた画素５２（図中の画素５２Ｅ１１、５２
Ｅ２１）への映像信号の供給時に最大になる。そのため、これらの画素５２が隣接する領
域（図中の領域Ｓ）においては、特に映像が不連続になりやすい。
映像の連続性を確保するため、配線ＳＬの終端付近に設けられた画素５２Ｅ１１、５２Ｅ
２１に合わせて選択信号のパルス幅を設定することもできる。しかしながら、この場合、
全ての画素５２の選択期間を長く設定することになるため、全行の選択に要する時間が長
くなる。したがって、映像の更新に要する時間が長くなり、動作速度が低下する。
ここで、本発明の一態様に係る表示システム１０は、人工知能（ＡＩ：Ａｒｔｉｆｉｃｉ
ａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）を利用して映像信号を補正する機能を有する補正回路
４０を備える。具体的には、人工ニューラルネットワーク（ＡＮＮ：Ａｒｔｉｆｉｃｉａ
ｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）の学習により、特に領域５１のつなぎ目における映
像の不連続性が緩和されるように映像信号を補正することが可能な補正回路４０が構成さ
れる。そして、当該学習後の人工ニューラルネットワークを用いて推論（認知）を行うこ
とにより、映像信号が補正され、映像の不連続性が補償される。これにより、つなぎ目が
目立たない映像の表示が可能となり、高解像度の映像の品質を向上させることができる。
なお、人工知能とは、人間の知能を模した計算機である。また、人工ニューラルネットワ
ークとは、ニューロンとシナプスで構成される神経網を模した回路であり、人工ニューラ
ルネットワークは人工知能の一種である。本明細書等において「ニューラルネットワーク
」と記載する場合、特に人工ニューラルネットワークを指す。
図１（Ａ）に示す補正回路４０は、ニューラルネットワークＮＮを有する。以下、ニュー
ラルネットワークを用いた補正回路４０について詳述する。
＜補正回路の構成例＞
図４に、補正回路４０の構成例を示す。補正回路４０はニューラルネットワークＮＮを有
し、信号ＳＤを補正する機能を有する。ニューラルネットワークＮＮは、入力層ＩＬ、出
力層ＯＬ、複数の中間層ＨＬを有する。ニューラルネットワークＮＮは、中間層ＨＬを複
数有することにより、ディープラーニングを行うことができる。出力層ＯＬ、入力層ＩＬ
、中間層ＨＬはそれぞれ複数のニューロン回路を有し、異なる層に設けられたニューロン
回路同士は、シナプス回路を介して接続されている。
ニューラルネットワークＮＮに信号ＳＤが入力されると、各層において演算処理が行われ
る。各層における演算処理は、前層が有するニューロン回路の出力と重み係数との積和演
算により実行される。なお、層と層との結合は、全てのニューロン回路同士が結合する全
結合としてもよいし、一部のニューロン回路同士が結合する部分結合としてもよい。ニュ
ーラルネットワークＮＮの具体的な構成例については後述する。
図５に、ニューラルネットワークＮＮの学習及び推論の具体例を示す。図５（Ａ）はニュ
ーラルネットワークＮＮの学習前の状態を示す。図５（Ｂ）はニューラルネットワークＮ
Ｎの学習時の状態を示す。図５（Ｃ）はニューラルネットワークＮＮの推論時の状態を示
す。
まず、図５（Ａ）において、画像処理回路３３から信号ＳＤが出力される。信号ＳＤは、
映像Ａに対応する映像信号である。ニューラルネットワークＮＮの学習前においては信号
ＳＤの補正は行われず、信号ＳＤはニューラルネットワークＮＮを介して駆動回路２３に
出力される。そして、信号ＳＤは画素部２１に供給され、画素部２１は信号ＳＤに基づい
て映像を表示する。このとき実際に画素部２１に表示される映像を、映像Ｂとする。
ここで、画素部２１が複数の領域に分割されている場合、前述の通り、つなぎ目の領域Ｓ
（図３参照）付近において映像が不連続になる場合がある。図５（Ａ）には、映像Ｂにつ
なぎ目が視認されている状態を示している。このとき、画素部２１に実際に表示されてい
る映像Ｂに対応する信号を、信号ＤＤとする。
信号ＤＤは、例えば、画素部２１に表示された映像をイメージセンサなどで撮像すること
により取得することができる。また、画素５２から得られる信号（例えば、画素５２に保
持されている電位、画素５２を流れる電流など）から、画素５２の階調を判別することが
可能な場合は、当該信号を読み出すことによって信号ＤＤを取得することもできる。
映像Ｂにつなぎ目が視認される場合は、ニューラルネットワークＮＮの学習を行う。学習
は、信号ＳＤを学習信号及び教師信号として用いて行われる。具体的には、図５（Ｂ）に
示すように、ニューラルネットワークＮＮの入力層ＩＬに信号ＳＤが供給され、信号ＳＤ
と信号ＤＤの差分が０になるように、すなわち、実際に画素部２１に表示される映像Ｂが
表示を意図した映像（映像Ａ）と等しくなるように、ニューラルネットワークＮＮの重み
係数が更新される。重み係数の更新には、誤差逆伝播方式などを用いることができる。
そして、信号ＳＤと信号ＤＤの差分が一定以下になるまで、重み係数の更新が繰り返され
る。なお、信号ＳＤと信号ＤＤの差分の算出は、出力層ＯＬの内部又は外部のどちらで行
われてもよい。また差分の許容範囲は自由に設定することができる。そして、最終的に信
号ＳＤと信号ＤＤの差分が一定以下になると、ニューラルネットワークＮＮの学習が終了
する。
なお、ニューラルネットワークＮＮの重み係数の初期値は、乱数によって決定してもよい
。なお、重み係数の初期値は学習速度（例えば、重み係数の収束速度、ニューラルネット
ワークＮＮの予測精度など）に影響を与える場合があるため、学習速度が遅い場合は、重
み係数の初期値を変更してもよい。
次に、上記の学習を行ったニューラルネットワークＮＮの推論により、信号ＳＤを補正す
る。図５（Ｃ）に示すように、入力層ＩＬに信号ＳＤが入力されると、ニューラルネット
ワークＮＮは、学習によって更新された重み係数を用いて演算を行い、信号ＳＤを補正す
る。そして、演算結果が信号ＳＤ´として出力層ＯＬから出力され、駆動回路２３を介し
て画素部２１に供給される。
ここで、信号ＳＤ´は、映像Ｂのつなぎ目を補償するように学習を行ったニューラルネッ
トワークＮＮ（図５（Ｂ））によって補正された映像信号である。そのため、信号ＳＤ´
を画素部２１に供給することにより、つなぎ目が視認されない連続的な映像Ｂ´が表示さ
れる。
なお、信号ＳＤの補正は、画素１行ごと、又は画素複数行ごとに行うことができる。この
場合、ニューラルネットワークＮＮの推論時において、重み係数は画素１行ごと、又は画
素複数行ごとに変更される。これにより、つなぎ目からの距離に応じて映像信号の補正の
内容を変更することができる。
また、信号ＳＤの補正は、所定の領域の画素のみに対して行うこともできる。例えば、領
域５１の境界近傍に設けられた複数行及び／又は複数列の画素に供給される信号ＳＤに対
して補正を行い、その他の信号ＳＤには補正を行わないこともできる。この場合、学習時
に信号ＤＤの取得を行う領域を、領域５１の境界近傍に限定することができる。
また、画像処理回路３３によって補正処理（ガンマ補正、調光、調色など）が行われる場
合、ニューラルネットワークＮＮの学習時に用いる学習データは、当該補正処理を行う前
の信号であってもよく、当該補正処理を行った後の信号であってもよい。当該補正処理を
行う前の信号を用いる場合、ニューラルネットワークＮＮの推論に当該補正処理の少なく
とも一部を含めてもよい。これにより、画像処理回路３３で行う補正処理の少なくとも一
部を省略することができ、信号処理を簡易化することができる。
以上のように、ニューラルネットワークＮＮを用いて映像信号を補正することにより、つ
なぎ目が視認されない映像の表示が可能となり、高解像度の映像の品質を向上させること
ができる。
なお、上記のニューラルネットワークＮＮの学習は、信号生成部３０の外部に設けられた
演算処理装置５０などを用いて行うことができる。演算処理装置５０としては、専用サー
バやクラウドなどの演算処理能力の優れた計算機を用いることができる。演算処理装置５
０にニューラルネットワークＮＮに対応するソフトウェアを搭載することにより、演算処
理装置５０を用いてニューラルネットワークＮＮの学習を行うことができる。そして、学
習によって得られた重み係数を、受信部３４を介して補正回路４０に供給することにより
、補正回路４０に設けられたニューラルネットワークＮＮの重み係数を更新することがで
きる。このように、ニューラルネットワークＮＮの学習を信号生成部３０の外部で行うこ
とにより、信号生成部３０の構成を簡易化することができる。なお、補正回路４０への重
み係数の供給には、後述するレジスタを用いることができる。
また、重み係数の更新は、ユーザーがリモートコントローラなどを用いて受信部３４に制
御信号を送信することによって行うこともできる。これにより、製品出荷後においても、
ユーザーが容易に製品のアップグレードを行うことができる。
また、重み係数の更新は、特定の権利を有するユーザーが利用する表示システム１０にの
み許可することもできる。これにより、特定のユーザーのみに高品質のテレビ放送を提供
するなどのサービスが可能となる。
なお、図１（Ａ）には補正回路４０が信号生成部３０に設けられた構成を示しているが、
図１（Ｂ）に示すように、補正回路４０は表示部２０に設けられていてもよい。この場合
、信号生成部３０を他の表示部２０にも用いることが可能となり、信号生成部３０の汎用
性を向上させることができる。
［階層型のニューラルネットワーク］
補正回路４０に設けられるニューラルネットワークＮＮとして、階層型のニューラルネッ
トワークを用いることができる。以下、階層型のニューラルネットワークについて説明す
る。
図６は、階層型のニューラルネットワークの一例を示した図である。第（ｋ－１）層（ｋ
は２以上の整数）は、ニューロンをＰ個（Ｐは１以上の整数）有し、第ｋ層は、ニューロ
ンをＱ個（Ｑは１以上の整数）有し、第（ｋ＋１）層は、ニューロンをＲ個（Ｒは１以上
の整数）有する。
第（ｋ－１）層の第ｐニューロン（ｐは１以上Ｐ以下の整数）の出力信号ｚｐ （ｋ－１）
と重み係数ｗｑｐ （ｋ）と、の積が第ｋ層の第ｑニューロン（ｑは１以上Ｑ以下の整数）
に入力されるものとし、第ｋ層の第ｑニューロンの出力信号ｚｑ （ｋ）と重み係数ｗｒｑ
（ｋ＋１）と、の積が第（ｋ＋１）層の第ｒニューロン（ｒは１以上Ｒ以下の整数）に入
力されるものとし、第（ｋ＋１）層の第ｒニューロンの出力信号をｚｒ （ｋ＋１）とする
。
このとき、第ｋ層の第ｑニューロンへ入力される信号の総和ｕｑ （ｋ）は、次の式で表さ
れる。
また、第ｋ層の第ｑニューロンからの出力信号ｚｑ （ｋ）を次の式で定義する。
関数ｆ（ｕｑ （ｋ））は、活性化関数であり、ステップ関数、線形ランプ関数、又はシグ
モイド関数などを用いることができる。
なお、活性化関数は、全てのニューロンにおいて同一でもよいし、又は異なっていてもよ
い。加えて、活性化関数は、全ての層において同一でもよいし、異なっていてもよい。
ここで、図７に示す、全Ｌ層（ここでのＬは３以上の整数とする）からなる階層型のニュ
ーラルネットワークを考える（つまり、ここでのｋは２以上（Ｌ－１）以下の整数とする
。）。第１層は、階層型のニューラルネットワークの入力層となり、第Ｌ層は、階層型の
ニューラルネットワークの出力層となり、第２層乃至第（Ｌ－１）層は、階層型のニュー
ラルネットワークの隠れ層となる。
第１層（入力層）は、ニューロンをＰ個有し、第ｋ層（隠れ層）は、ニューロンをＱ［ｋ
］個（Ｑ［ｋ］は１以上の整数である。）有し、第Ｌ層（出力層）は、ニューロンをＲ個
有する。
第１層の第ｓ［１］ニューロン（ｓ［１］は１以上Ｐ以下の整数）の出力信号をｚｓ［１
］ （１）とし、第ｋ層の第ｓ［ｋ］ニューロン（ｓ［ｋ］は１以上Ｑ［ｋ］以下の整数）
の出力信号をｚｓ［ｋ］ （ｋ）とし、第Ｌ層の第ｓ［Ｌ］ニューロン（ｓ［Ｌ］は１以上
Ｒ以下の整数）の出力信号をｚｓ［Ｌ］ （Ｌ）とする。
また、第（ｋ－１）層の第ｓ［ｋ－１］ニューロン（ｓ［ｋ－１］は１以上Ｑ［ｋ－１］
以下の整数）の出力信号ｚｓ［ｋ－１］ （ｋ－１）と重み係数ｗｓ［ｋ］ｓ［ｋ－１］ （
ｋ）と、の積ｕｓ［ｋ］ （ｋ）が第ｋ層の第ｓ［ｋ］ニューロンに入力されるものとし、
第（Ｌ－１）層の第ｓ［Ｌ－１］ニューロン（ｓ［Ｌ－１］は１以上Ｑ［Ｌ－１］以下の
整数）の出力信号ｚｓ［Ｌ－１］ （Ｌ－１）と重み係数ｗｓ［Ｌ］ｓ［Ｌ－１］ （Ｌ）と
、の積ｕｓ［Ｌ］ （Ｌ）が第Ｌ層の第ｓ［Ｌ］ニューロンに入力されるものとする。
次に、誤差逆伝播方式による学習方法について説明する。図８は、誤差逆伝播方式による
学習方法を説明する図である。誤差逆伝播方式は、階層型のニューラルネットワークの出
力と教師信号との誤差が小さくなるように、重み係数を変更する方式である。
例えば、第１層の第ｓ［１］ニューロンに入力データを入力し、第Ｌ層の第ｓ［Ｌ］ニュ
ーロンから出力データｚｓ［Ｌ］ （Ｌ）を出力されたとする。ここで、出力データｚｓ［
Ｌ］ （Ｌ）に対する教師信号をｔｓ［Ｌ］ （Ｌ）としたとき、誤差エネルギーＥは、出力
データｚｓ［Ｌ］ （Ｌ）及び教師信号ｔｓ［Ｌ］ （Ｌ）によって表すことができる。
誤差エネルギーＥに対して、第ｋ層の第ｓ［ｋ］ニューロンの重み係数ｗｓ［ｋ］ｓ［ｋ
－１］ （ｋ）の更新量を∂Ｅ／∂ｗｓ［ｋ］ｓ［ｋ－１］ （ｋ）とすることで、新たに重
み係数を変更することができる。ここで、第ｋ層の第ｓ［ｋ］ニューロンの出力値ｚｓ［
ｋ］ （ｋ）の誤差δｓ［ｋ］ （ｋ）を∂Ｅ／∂ｕｓ［ｋ］ （ｋ）と定義すると、δｓ［ｋ
］ （ｋ）及び∂Ｅ／∂ｗｓ［ｋ］ｓ［ｋ－１］ （ｋ）は、それぞれ次の式で表すことがで
きる。
ｆ’（ｕｓ［ｋ］ （ｋ））は、活性化関数の導関数である。活性化関数の導関数は、例え
ば、オペアンプの出力端子に所望の導関数に対応した演算回路を接続することによって実
現できる。
ここで、第（ｋ＋１）層が出力層のとき、すなわち、第（ｋ＋１）層が第Ｌ層であるとき
、δｓ［Ｌ］ （Ｌ）及び∂Ｅ／∂ｗｓ［Ｌ］ｓ［Ｌ－１］ （Ｌ）は、それぞれ次の式で表
すことができる。
式（Ｄ１）乃至式（Ｄ６）により、全てのニューロン回路の誤差δｓ［ｋ］ （ｋ）及びδ
ｓ［Ｌ］ （Ｌ）を求めることができる。なお、重み係数の更新量は、誤差δｓ［ｋ］ （ｋ
）、δｓ［Ｌ］ （Ｌ）及び所望のパラメータなどに基づいて、設定される。
補正回路４０においては、上記の誤差逆伝播方式を用いて、図５（Ｂ）に示す信号ＳＤと
信号ＤＤの誤差が小さくなるように重み係数を更新することにより、ニューラルネットワ
ークＮＮの学習を行うことができる。
［構成の変更が可能なニューラルネットワーク］
補正回路４０に設けられるニューラルネットワークＮＮには、重み係数だけでなく、ネッ
トワークの構成も変更することが可能なニューラルネットワークを用いることができる。
このようなニューラルネットワークＮＮの構成例を、図９に示す。
図９に示すニューラルネットワークＮＮは、演算層１４１［１］乃至１４１［Ｍ］および
スイッチ層１４２［１］乃至１４２［Ｍ－１］から成る階層構造を有する。なお、Ｍは２
以上の整数とする。
演算層１４１［１］は積和演算素子１３０［１］乃至１３０［Ｓ１］を有し、演算層１４
１［Ｍ］は積和演算素子１３０［１］乃至１３０［ＳＭ］を有する。スイッチ層１４２［
１］はプログラマブルスイッチ１４０［１］乃至１４０［Ｓ２］を有し、スイッチ層１４
２［Ｍ－１］はプログラマブルスイッチ１４０［１］乃至１４０［ＳＭ］を有する。なお
、Ｓ１乃至ＳＭはそれぞれ１以上の整数とする。スイッチ層１４２は、異なる２つの演算
層１４１どうしの接続を制御する機能を有する。
プログラマブルスイッチ１４０は、第１の演算層１４１に含まれる複数の積和演算素子１
３０と、第２の演算層１４１に含まれる積和演算素子１３０との接続を制御する機能を有
する。例えば、図９において、プログラマブルスイッチ１４０［Ｓ２］は、演算層１４１
［１］が有する積和演算素子１３０［１］乃至１３０［Ｓ１］と、演算層１４１［２］が
有する積和演算素子１３０［Ｓ２］との接続を制御する機能を有する。
なお、本明細書において、積和演算素子１３０をニューロンと呼ぶ場合がある。
図１０は積和演算素子１３０の構成例を示すブロック図である。積和演算素子１３０は、
入力信号ＩＮ［１］乃至ＩＮ［Ｓ］のそれぞれに対応した乗算素子１３１［１］乃至１３
１［Ｓ］と、加算素子１３３と、活性化関数素子１３４と、ＣＭ（コンフィギュレーショ
ンメモリ）１３２［１］乃至１３２［Ｓ］と、ＣＭ１３５から構成される。なお、Ｓは１
以上の整数とする。
乗算素子１３１は、ＣＭ１３２に格納されているデータと入力信号ＩＮを掛け合わせる機
能を有する。ＣＭ１３２には重み係数が格納されている。
加算素子１３３は乗算素子１３１［１］乃至１３１［Ｓ］の出力（乗算結果）を全て足し
合わせる機能を有する。
活性化関数素子１３４は、加算素子１３３の出力（積和演算結果）を、ＣＭ１３５に保存
されているデータで定義される関数に従って演算を実行し、出力信号ＯＵＴとする。当該
関数は、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、閾値関数
などとすることができる。これら関数を、テーブル方式または折れ線近似などにより実装
し、対応するデータをコンフィギュレーションデータとして、ＣＭ１３５に格納する。
なお、ＣＭ１３２［１：Ｓ］とＣＭ１３５とは、それぞれ個別の書き込み回路を有するこ
とが好ましい。その結果、ＣＭ１３２［１：Ｓ］のデータ更新と、ＣＭ１３５のデータ更
新とは、それぞれ独立に行うことができる。つまり、ＣＭ１３５のデータ更新をすること
なく、ＣＭ１３２［１：Ｓ］のデータ更新を何度も繰り返すことができる。こうすること
で、ニューラルネットワークの学習の際に、重み係数の更新のみを何度も繰り返すことが
でき、効率的に学習ができる。
図１１（Ａ）はプログラマブルスイッチ１４０の構成を示す回路図である。プログラマブ
ルスイッチ１４０はスイッチ１６０を有する。
プログラマブルスイッチ１４０は、出力信号ＯＵＴ［１］乃至ＯＵＴ［Ｓ］を、入力信号
ＩＮ［１］乃至ＩＮ［Ｓ］として伝える機能を有する。例えば、図９において、プログラ
マブルスイッチ１４０［Ｓ２］は、演算層１４１［１］の出力信号ＯＵＴ［１］乃至ＯＵ
Ｔ［Ｓ１］と、演算層１４１［２］が有する積和演算素子１３０［Ｓ２］の入力信号ＩＮ
［１：Ｓ２］との接続を制御する機能を有する。
また、プログラマブルスイッチ１４０は、信号“０”と、積和演算素子１３０の入力信号
ＩＮ［１］乃至ＩＮ［Ｓ］との接続を制御する機能を有する。
図１１（Ｂ）はスイッチ１６０の構成例を示す回路図である。スイッチ１６０は、ＣＭ１
６１とスイッチ１６２を有する。スイッチ１６２は、ＯＵＴ［ｉ］とＩＮ［ｉ］との導通
を制御する機能を有する。また、スイッチ１６２は、“０”とＩＮ［ｉ］との導通を制御
する機能を有する。ＣＭ１６１に格納するコンフィギュレーションデータにより、スイッ
チ１６２のオン／オフが制御される。スイッチ１６２として、トランジスタを用いること
ができる。
なお、積和演算素子１３０が直前の演算層１４１からのＯＵＴ［ｉ］を入力として使用し
ない場合、当該積和演算素子１３０にはＩＮ［ｉ］として“０”が供給される。このとき
、ＩＮ［ｉ］に対応する乗算素子１３１［ｉ］は、電力の供給を停止する（パワーゲーテ
ィングを行う）ことにより、消費電力を低減することができる。例えば、図９において、
演算層１４１［２］が有する積和演算素子１３０［Ｓ２］が、演算層１４１［１］からの
ＯＵＴ［１］を入力として使用しない場合、積和演算素子１３０［Ｓ２］は、そのＩＮ［
１］として “０”が供給され、乗算素子１３１［１］への電力の供給を停止する。
また、ある演算層１４１が有する積和演算素子１３０のＯＵＴ［ｉ］が、他の演算層１４
１が有するどの積和演算素子１３０にも供給されない場合、ＯＵＴ［ｉ］を出力する積和
演算素子１３０全体の電力供給を停止し、消費電力を低減することができる。例えば、図
９において、演算層１４１［１］が有する積和演算素子１３０［Ｓ１］が、他の演算層１
４１が有するどの積和演算素子１３０とも接続しない場合、積和演算素子１３０［Ｓ１］
全体の電力供給を停止する。
上記構成において、コンフィギュレーションメモリは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎ
ｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いて構成することが可能である。ま
た、コンフィギュレーションメモリはＯＳトランジスタを用いたメモリ（以下、ＯＳメモ
リともいう）で構成することも可能である。コンフィギュレーションメモリにＯＳメモリ
を用いることで、ニューラルネットワークＮＮの消費電力を大幅に低減することができる
。
例えば、図１０に示すＣＭ１３２［１］乃至１３２［Ｓ］およびＣＭ１３５をＯＳメモリ
で構成することで、ニューラルネットワークＮＮは、少ない素子数で低消費電力のネット
ワークを構成することができる。
例えば、図１１（Ｂ）に示すＣＭ１６１をＯＳメモリで構成することで、ニューラルネッ
トワークＮＮは、少ない素子数で低消費電力のネットワークを構成することができる。
また、乗算素子１３１及び加算素子１３３をアナログ回路とすることで、積和演算素子１
３０を構成するトランジスタの数を削減することができる。
さらに、積和演算素子１３０の入出力信号をアナログ信号とすることで、ネットワークを
構成する配線数を低減することができる。
図９におけるニューラルネットワークＮＮは、所望のネットワーク構成となるプログラマ
ブルスイッチ１４０のコンフィギュレーションデータを生成し、当該コンフィギュレーシ
ョンデータにしたがって、学習を行うことが可能である。学習により重み係数を更新する
場合は、プログラマブルスイッチ１４０のコンフィギュレーションデータを変更せずに、
重み係数のコンフィギュレーションデータのみを繰り返し変更する構成が有効である。そ
のため、積和演算素子１３０が有するＣＭ１３２［１：Ｓ］と、プログラマブルスイッチ
１４０が有するＣＭ１６１とは、異なる回路によって、コンフィギュレーションデータが
書き込まれることが好ましい。
以上のように、プログラマブルスイッチ１４０を制御することにより、ニューラルネット
ワークの階層の数、演算に用いられる積和演算素子１３０の数などを制御することができ
る。これにより、映像信号の内容に応じてネットワークの構成を変更することが可能なニ
ューラルネットワークＮＮを実現することができる。
＜重み係数の変更＞
前述のように、信号ＳＤの補正は、画素１行ごと、又は画素複数行ごとに行うことができ
る。また、信号ＳＤの補正は、所定の領域の画素のみに対して行うこともできる。この場
合、配線ＧＬを順次走査する期間中に、ニューラルネットワークＮＮの重み係数を更新す
る必要がある。そのため、重み係数の更新は高速で行うことが好ましい。
ここで、重み係数の高速な更新には、重み係数のセットを格納したスキャンチェーンレジ
スタ部を複数有するレジスタを用いる構成が有効である。この場合、ニューラルネットワ
ークＮＮに重み係数を出力するスキャンチェーンレジスタ部を切り替えることにより、重
み係数の出力を素早く切り替えることができる。このような構成を有するレジスタの構成
例について、以下説明する。
［レジスタの構成例］
図１２に、レジスタ２００の構成例を示す。レジスタ２００は、複数のスキャンチェーン
レジスタ部２１０、レジスタ部２２０を有する。スキャンチェーンレジスタ部２１０には
、映像信号の補正に用いられるニューラルネットワークＮＮの重み係数のセットが格納さ
れる。なお、レジスタは表示部２０又は信号生成部３０に設けることができる。
ここでは、２つのスキャンチェーンレジスタ部２１０（２１０ａ、２１０ｂ）が設けられ
た構成を示すが、スキャンチェーンレジスタ部２１０の数は３以上の任意の数とすること
もできる。スキャンチェーンレジスタ部２１０ａ、２１０ｂにはそれぞれ、所定のパルス
幅の選択信号を生成するためのパラメータのセットを格納することができる。
レジスタ部２２０は、複数のレジスタ２２１を有する。スキャンチェーンレジスタ部２１
０ａは、複数のレジスタ２１１ａ、ノードＳＣＩＮ１、ＳＣＯＴ１を有する。スキャンチ
ェーンレジスタ部２１０ｂは、複数のレジスタ２１１ｂ、ノードＳＣＩＮ２、ＳＣＯＴ２
を有する。
レジスタ２１１ａ、２１１ｂは、電源が遮断された状態でもデータが消失しない不揮発性
レジスタである。レジスタ２１１ａ、２１１ｂを不揮発化するため、レジスタ２１１ａ、
２１１ｂは、ＯＳトランジスタを用いた保持回路を備えている。
金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア
密度を低くすることができる。そのため、ＯＳトランジスタがオフ状態であるときに、Ｏ
Ｓトランジスタのソースとドレイン間を流れる電流（以下、オフ電流ともいう）は極めて
小さい。よって、レジスタ２１１ａ、２１１ｂにＯＳトランジスタを用いることにより、
チャネル領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）など
を用いる場合と比較して、長期間にわたってデータを保持することができる。これにより
、レジスタ２１１ａ、２１１ｂへの電力の供給が停止された期間においてもデータを保持
することができる。
他方、レジスタ２２１は揮発性レジスタである。レジスタ２２１の回路構成には特段の制
約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロ
ップ回路などで構成すればよい。レジスタ部２２０から重み係数が出力され、補正回路４
０に供給される。
レジスタ２００に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ
部２１０ａ、２１０ｂのデータを変更する。スキャンチェーンレジスタ部２１０ａのデー
タを変更するには、スキャンクロック信号ＳＣＫ１をトグルさせながら、ノードＳＣＩＮ
１よりデータを入力する。ノードＳＣＩＮ１より入力されたデータは、スキャンクロック
信号ＳＣＫ１に従い、各レジスタ２１１ａのデータを更新する。最終段のレジスタ２１１
ａは、ノードＳＣＯＴ１よりデータを出力する。同様に、スキャンチェーンレジスタ部２
１０ｂのデータを変更するには、スキャンクロック信号ＳＣＫ２をトグルさせながら、ノ
ードＳＣＩＮ２よりデータを入力する。ノードＳＣＩＮ２より入力されたデータは、スキ
ャンクロック信号ＳＣＫ２に従い、各レジスタ２１１ｂのデータを更新する。最終段のレ
ジスタ２１１ｂは、ノードＳＣＯＴ２よりデータを出力する。
スキャンチェーンレジスタ部２１０ａ、２１０ｂに重み係数を格納する場合は、例えば、
ニューラルネットワークＮＮの学習を行った演算処理装置（専用サーバやクラウドなど）
などからノードＳＣＩＮ１、ＳＣＩＮ２に、重み係数が順次入力される。
スキャンチェーンレジスタ部２１０ａの各レジスタ２１１ａのデータを書き換えた後、各
レジスタ２１１ａのデータを、レジスタ部２２０の各レジスタ２２１に一括してロードす
る。または、スキャンチェーンレジスタ部２１０ｂの各レジスタ２１１ｂのデータを書き
換えた後、各レジスタ２１１ｂのデータを、レジスタ部２２０の各レジスタ２２１に一括
してロードする。これにより、補正回路４０は、一括して更新された重み係数を使用して
映像信号の補正を行うことができる。重み係数の更新に同時性が保たれるため、補正回路
４０の安定した動作を実現できる。また、スキャンチェーンレジスタ部２１０ａ、２１０
ｂとレジスタ部２２０とを備えることで、補正回路４０が動作中でも、スキャンチェーン
レジスタ部２１０ａ、２１０ｂのデータを更新することができる。
なお、レジスタ２００へのアクセスがない期間においては、レジスタ２００への電源供給
を一時的に遮断することができる（パワーゲーティング）。レジスタ２００のパワーゲー
ティング実行時には、レジスタ２１１ａ、２１１ｂにおいて、保持回路にデータを格納（
セーブ）してから電源を遮断する。電源復帰後、レジスタ２１１ａもしくはレジスタ２１
１ｂのデータを、レジスタ２２１に復帰（ロード）して通常動作を再開する。なお、レジ
スタ２１１ａもしくはレジスタ２１１ｂに格納されているデータと、レジスタ２２１に格
納されているデータとが整合しない場合は、レジスタ２２１のデータをレジスタ２１１ａ
もしくはレジスタ２１１ｂにセーブした後、あらためて、レジスタ２１１ａ、２１１ｂの
保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャ
ンチェーンレジスタ部２１０ａ、２１０ｂのデータを変更している場合などが挙げられる
。
図１３、図１４を用いて、レジスタ２００の回路構成例を説明する。
レジスタ部２２０は、Ｎ個（Ｎは２以上の整数）のレジスタ２２１を有する。レジスタ部
２２０には、信号ＬＤＡ１、ＬＤＡ２が入力される。信号ＬＤＡ１、ＬＤＡ２は、データ
のロードを制御するための信号である。
スキャンチェーンレジスタ部２１０ａ、２１０ｂは、それぞれ、Ｎ個のレジスタ２１１ａ
、２１１ｂを有する。スキャンチェーンレジスタ部２１０ａには、スキャンクロック信号
ＳＣＫ１、信号ＳＶＡ１、ＳＶＢ１、ＬＤＢ１が入力される。スキャンチェーンレジスタ
部２１０ｂには、スキャンクロック信号ＳＣＫ２、信号ＳＶＡ２、ＳＶＢ２、ＬＤＢ２が
入力される。信号ＬＤＢ１、ＬＤＢ２はデータのロードを制御するための信号であり、信
号ＳＶＡ１、ＳＶＡ２、ＳＶＢ１、ＳＶＢ２は、データのセーブを制御するための信号で
ある。
レジスタ２２１は、ラッチ回路２２２、ＭＵＸ（マルチプレクサ）２２３を有する。レジ
スタ２１１ａは、セレクタ２１２ａ、フリップフロップ回路２１３ａ、保持回路２１４ａ
、ノードＳＤＩ１、ＳＤＯ１を有する。レジスタ２１１ｂは、セレクタ２１２ｂ、フリッ
プフロップ回路２１３ｂ、保持回路２１４ｂ、ノードＳＤＩ２、ＳＤＯ２を有する。ノー
ドＳＤＩ１、ＳＤＩ２はデータが入力されるノードであり、ノードＳＤＯ１、ＳＤＯ２は
データが出力されるノードである。
レジスタ２２１は揮発性レジスタである。ノードＱ、Ｒは、ラッチ回路２２２の出力ノー
ドであり、論理が同じデータを出力する。ノードＱは、補正回路４０と接続され、ノード
Ｒは、レジスタ２１１ａ、２１１ｂと接続されている。ラッチ回路２２２に特段の制約は
なく、フリップフロップ回路など、他の回路を設けてもよい。
ＭＵＸ２２３は、ラッチ回路２２２に入力するデータを選択する機能を有する。信号ＬＤ
Ａ１、ＬＤＡ２は、ＭＵＸ２２３の制御信号である。図１３の例では、信号ＬＤＡ１がハ
イレベルであり、かつＬＤＡ２がローレベルである場合、ノードＳＤＯ１のデータによっ
てラッチ回路２２２のデータが更新される。他方、信号ＬＤＡ１がローレベルであり、か
つＬＤＡ２がハイレベルである場合、ノードＳＤＯ２のデータによってラッチ回路２２２
のデータが更新される。
レジスタ２１１ａ、２１１ｂは、不揮発性レジスタである。図１４を用いて、レジスタ２
１１ａ、２１１ｂのより具体的な回路構成例を説明する。
レジスタ２１１ａにおいて、セレクタ２１２ａとフリップフロップ回路２１３ａとで、ス
キャンフリップフロップ回路が構成されている。スキャンチェーンレジスタ部２１０ａが
シフトレジスタとして動作する場合、レジスタ２１１ａは、ノードＳＤＩ１からデータを
取り込み、ノードＳＤＯ１からデータを出力する。ノードＳＤＯ１のデータは、次段のレ
ジスタ２１１ａのノードＳＤＩ１に入力される。
信号ＳＶＡ１は、セレクタ２１２ａの制御信号である。信号ＳＶＡ１がハイレベルである
場合、セレクタ２１２ａは、フリップフロップ回路２１３ａの入力ノードと、レジスタ２
２１のノードＲ間を導通し、信号ＳＶＡ１がローレベルである場合、セレクタ２１２ａは
フリップフロップ回路２１３ａの入力ノードと、ノードＳＤＩ１間を導通する。
フリップフロップ回路２１３ａは、図１４の回路構成に限定されず、様々なフリップフロ
ップ回路を適用することができる。フリップフロップ回路２１３ａのノードＮ１、ＮＢ１
に、保持回路２１４ａが接続されている。信号ＬＤＢ１、ＳＶＢ１は、保持回路２１４ａ
の制御信号である。
保持回路２１４ａは、フリップフロップ回路２１３ａが保持するデータを記憶するための
回路であり、２個のメモリ回路２１５ａ、２１６ａを有する。ここでは、メモリ回路２１
５ａ、２１６ａは３トランジスタ型のゲインセルで構成されている。メモリ回路２１５ａ
は、トランジスタＭ１１乃至Ｍ１３、容量素子ＣＳ１、ノードＳＮ１を有し、メモリ回路
２１６ａは、トランジスタＭ１４乃至Ｍ１６、容量素子ＣＳ２、ノードＳＮ２を有する。
ノードＳＮ１、ＳＮ２は、メモリ回路２１５ａ、２１６ａの保持ノードである。
メモリ回路２１５ａは、ノードＮ１のデータをバックアップし、バックアップしたデータ
をノードＮＢ１にロードする機能を有し、メモリ回路２１６ａは、ノードＮＢ１のデータ
をバックアップし、バックアップしたデータをノードＮ１にロードする機能を有する。信
号ＳＶＢ１に従い、メモリ回路２１５ａはノードＮ１のデータをノードＳＮ１に書き込み
、メモリ回路２１６ａはノードＮＢ１のデータをノードＳＮ２に書き込む。信号ＬＤＢ１
に従い、メモリ回路２１５ａはノードＳＮ１のデータをノードＮＢ１に書き込み、メモリ
回路２１６ａはノードＳＮ２のデータをノードＮ１に書き込む。
トランジスタＭ１１、Ｍ１４がＯＳトランジスタであるので、保持回路２１４ａは、電源
が遮断された状態でも長時間データを保持することが可能である。レジスタ２１１ａにお
いて、トランジスタＭ１１、Ｍ１４以外のトランジスタは、Ｓｉトランジスタで構成して
もよい。
レジスタ２１１ｂの回路構成は、レジスタ２１１ａと同様のため、レジスタ２１１ｂの詳
細な説明はレジスタ２１１ａの説明を援用する。
レジスタ２１１ｂにおいて、セレクタ２１２ｂとフリップフロップ回路２１３ｂとで、ス
キャンフリップフロップ回路が構成されている。セレクタ２１２ｂは、信号ＳＶＡ２に従
い、ノードＲまたはノードＳＤＩ２の一方を選択し、選択したノードとフリップフロップ
回路２１３ｂの入力ノード間を導通する。
フリップフロップ回路２１３ｂのノードＮ２、ＮＢ２には、保持回路２１４ｂが接続され
ている。保持回路２１４ｂは、メモリ回路２１５ｂ、２１６ｂを有する。メモリ回路２１
５ｂは、トランジスタＭ２１乃至Ｍ２３、容量素子ＣＳ３、ノードＳＮ３を有する。メモ
リ回路２１６ｂは、トランジスタＭ２４乃至Ｍ２６、容量素子ＣＳ４、ノードＳＮ４を有
する。メモリ回路２１５ｂは、信号ＳＶＢ２に従いフリップフロップ回路２１３ｂのデー
タを格納し、信号ＬＤＢ２に従い、保持しているデータをフリップフロップ回路２１３ｂ
にロードする。
トランジスタＭ２１、Ｍ２４がＯＳトランジスタであるので、保持回路２１４ｂは、電源
が遮断された状態でも長時間データを保持することが可能である。トランジスタＭ２１、
トランジスタＭ２４は、バックゲートを有するトランジスタであってもよい。トランジス
タＭ１１、Ｍ１４についても同様である。
レジスタ２１１ｂにおいて、トランジスタＭ２１、Ｍ２４以外のトランジスタは、Ｓｉト
ランジスタで構成してもよい。
なお、図１４には、フリップフロップ回路２１３ｂの前段のインバータループの相補デー
タを保持回路２１４ｂでバックアップする例を示している。フリップフロップ回路２１３
ｂの後段のインバータループの相補データをバックアップできるように、保持回路２１４
ｂを設けてもよい。これは、レジスタ２１１ａでも同様である。保持回路２１４ａ、２１
４ｂをこのような構成とすることで、バックアップしたデータのロードが非同期で行える
ため、高速なデータのロードができる。これにより、パワーゲーティング時に、レジスタ
２００を電源オフ状態から通常動作状態に復帰させる時間を短縮できる。
［レジスタの動作例］
図１５を参照して、レジスタ２００の動作例を説明する。図１５は、レジスタ２００の動
作例を示すタイミングチャートである。ＰＬＤＤはレジスタ２００に電位ＶＤＤを供給す
る配線である。電位ＶＤＤは電源電位である。また、ノードＮ１等の波形において、ハッ
チングで示されている箇所は、論理がハイレベルかローレベルか定まらない不定値である
ことを示している。
期間Ｔ１１では、スキャンチェーンレジスタ部２１０ａ、２１０ｂをスキャン動作させて
、それぞれにデータを書き込んでいる。この間、信号ＳＶＡ１、ＳＶＡ２はローレベルで
あり、スキャンクロック信号ＳＣＫ１、ＳＣＫ２はアクティブである。したがって、セレ
クタ２１２ａによって、ノードＳＤＩ１とフリップフロップ回路２１３ａの入力ノード間
が導通され、セレクタ２１２ｂによって、ノードＳＤＩ２とフリップフロップ回路２１３
ｂの入力ノード間が導通される。
スキャンチェーンレジスタ部２１０ａのＮ段のレジスタ２１１ａにデータを書き込むため
、スキャンクロック信号ＳＣＫ１に同期して、ノードＳＣＩＮ１のデータが更新される。
レジスタ２１１ａ［ｌ］（ｌは１以上Ｎ以下の整数）において、スキャンクロック信号Ｓ
ＣＫ１の立ち上がりエッジに同期して、ノードＳＤＯ１［ｌ］のデータが更新され、スキ
ャンクロック信号ＳＣＫ１の立ち下がりエッジに同期して、ノードＳＤＯ１［ｌ］のデー
タによって、ノードＮ１［ｌ＋１］のデータが更新される。スキャンクロック信号ＳＣＫ
１がトグルを繰り返すことで、ノードＳＣＩＮ１のデータが各段のレジスタ２１１ａをシ
フトしていく。ノードＳＣＯＴ１から、各段のレジスタ２１１ａに格納されるデータを順
次取得することができる。
スキャンチェーンレジスタ部２１０ｂのシフト動作も、スキャンチェーンレジスタ部２１
０ａと同様に実行される。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して
、ノードＳＤＯ２のデータが更新される。
期間Ｔ１２では、レジスタ部２２０のデータの更新動作が行われる。信号ＬＤＡ１がハイ
レベルに遷移することで、ＭＵＸ２２３［ｌ］によって、ノードＳＤＯ１［ｌ］とラッチ
回路２２２［ｌ］の入力ノード間が導通される。ラッチ回路２２２［ｌ］は、レジスタ２
１１ａ［ｌ］が保持するデータＤｋを格納する。ノードＱ［ｌ］、Ａ［ｌ］からはデータ
Ｄｌが出力される。つまり、信号ＬＤＡ１をハイレベルにすることで、スキャンチェーン
レジスタ部２１０ａが保持しているデータＤ１乃至ＤＮが、レジスタ部２２０に一括して
ロードされる。これにより、補正回路４０が使用する重み係数などを一括して変更するこ
とができる。
スキャンチェーンレジスタ部２１０ｂが保持しているデータによって、レジスタ部２２０
のデータを更新する場合は、信号ＬＤＡ１をローレベルに維持し、信号ＬＤＡ２をハイレ
ベルにすればよい。
なお、期間Ｔ１２で、スキャンクロック信号ＳＣＫ１および信号ＳＶＡ１がローレベルに
なることで、ノードＮ１［１］とノードＳＣＩＮ１間が導通されるため、ノードＮ１［１
］の電位は、ノードＳＣＩＮ１の電位に応じて変化する。同様に、スキャンクロック信号
ＳＣＫ２および信号ＳＶＡ２がローレベルになることで、ノードＮ１［２］の電位は、ノ
ードＳＣＩＮ２の電位に応じて変化する。
期間Ｔ１３では、レジスタ２００は通常動作を行っている。ノードＱ［１］乃至Ｑ［Ｎ］
から、期間Ｔ１２で書き込まれたデータＤ１乃至ＤＮを出力する。この間、スキャンチェ
ーンレジスタ部２１０ａをスキャン動作させて、スキャンチェーンレジスタ部２１０ａの
データ変更を行ってもよい。スキャンチェーンレジスタ部２１０ａのデータを変更した後
、信号ＬＤＡ１をハイレベルにすることで、レジスタ部２２０のデータを書き換えてもよ
い。スキャンチェーンレジスタ部２１０ｂについても同様である。
期間Ｔ２０では、レジスタ２００のパワーゲーティング動作が行われる。パワーゲーティ
ング動作は、レジスタ２００のバックアップ動作、電源オフ動作、レジスタ２００のリカ
バリ動作に大別される。
期間Ｔ１４では、レジスタ２００のバックアップ動作が行われる。まず、信号ＳＶＡ１を
ハイレベルにし、その後、スキャンクロック信号ＳＣＫ１をハイレベルにすることで、レ
ジスタ部２２０が格納しているデータＤ１乃至ＤＮを、スキャンチェーンレジスタ部２１
０ａのフリップフロップ回路２１３ａに書き込む。図１５の例では、信号の制御を簡単化
するため、スキャンクロック信号ＳＣＫ２をスキャンクロック信号ＳＣＫ１と共に、ハイ
レベルにしているが、ローレベルで維持してもよい。
信号ＳＶＡ１がハイレベルになることで、セレクタ２１２ａはラッチ回路２２２のノード
Ａとフリップフロップ回路２１３ａの入力ノード間を導通する。スキャンクロック信号Ｓ
ＣＫ１がローレベルであるため、フリップフロップ回路２１３ａのノードＮ１にノードＡ
のデータが書き込まれる。スキャンクロック信号ＳＣＫ１がハイレベルに遷移することで
、ノードＮ１とノードＡ間が非導通状態になり、かつノードＮ１［１］とノードＳＣＩＮ
１間が非導通状態になる。
なお、レジスタ部２２０が格納しているデータが、スキャンチェーンレジスタ部２１０ｂ
からロードされたデータである場合、レジスタ部２２０のデータはスキャンチェーンレジ
スタ部２１０ｂでバックアップされる。この場合は、信号ＳＶＡ２をハイレベルにし、そ
の後、スキャンクロック信号ＳＣＫ２をハイレベルする。
次に、スキャンチェーンレジスタ部２１０ａ、２１０ｂのバックアップ動作が行われる。
この間、信号ＳＶＢ１、ＳＶＢ２をハイレベルにする。信号ＳＶＢ１がハイレベルになる
ことで、フリップフロップ回路２１３ａのノードＮ１、ＮＢ１のデータが保持回路２１４
ａのノードＳＮ１、ＳＮ２に書き込まれる。信号ＳＶＢ２がハイレベルになることで、フ
リップフロップ回路２１３ｂのノードＮ１、ＮＢ１のデータが保持回路２１４ｂのノード
ＳＮ３、ＳＮ４に書き込まれる。
信号ＳＶＢ１、ＳＶＢ２をローレベルにすることで、レジスタ２００のバックアップ動作
が終了する。
期間Ｔ１５は、電源オフ動作が行われる。配線ＰＬＤＤへの電位ＶＤＤの供給を停止する
。配線ＰＬＤＤは徐々に放電される。配線ＰＬＤＤの電位が低下するため、ラッチ回路２
２２、フリップフロップ回路２１３ａ、２１３ｂのデータは消失するが、保持回路２１４
ａ、２１４ｂのデータは消失しない。
期間Ｔ１６は、スキャンチェーンレジスタ部２１０ａ、２１０ｂのリカバリ動作が行われ
る。まず、配線ＰＬＤＤに電位ＶＤＤの供給を開始する。配線ＰＬＤＤの電位は上昇し、
やがて電位ＶＤＤになる。
次に、信号ＬＤＢ１、ＬＤＢ２をハイレベルにし、かつスキャンクロック信号ＳＣＫ１、
ＳＣＬ２を１クロック入力する。信号ＬＤＢ１がハイレベルになることで、保持回路２１
４ａは、ノードＳＮ１、ＳＮ２のデータをフリップフロップ回路２１３ａのノードＮ１、
ＮＢ１に書き込む。スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノー
ドＮ１のデータがノードＳＤＯ１に入力される。信号ＬＤＢ２がハイレベルになることで
、保持回路２１４ｂは、ノードＳＮ３、ＳＮ４のデータを、フリップフロップ回路２１３
ｂのノードＮ２、ＮＢ２に書き込む。スキャンクロック信号ＳＣＫ２の立ち上がりエッジ
に同期して、ノードＮ２のデータはノードＳＤＯ２に入力される。
信号ＬＤＢ１、ＬＤＢ２をローレベルにすることで、リカバリ動作が終了する。
期間Ｔ１７では、レジスタ部２２０のリカバリ動作が行われる。期間Ｔ１３の状態にレジ
スタ部２２０を復帰させるため、信号ＬＤＡ１をハイレベルにする。期間Ｔ１７のリカバ
リ動作は、期間Ｔ１３のレジスタ部２２０のデータ更新動作と同じ動作であり、スキャン
チェーンレジスタ部２１０ａが保持しているデータＤ１乃至ＤＮが、一括してレジスタ部
２２０にロードされる。信号ＬＤＡ１をローレベルにすることで、リカバリ動作が終了す
る。
期間Ｔ１８ではレジスタ２００は通常動作を行い、ノードＱ［１］乃至Ｑ［Ｎ］から、期
間Ｔ１７で書き込まれたデータＤ１乃至ＤＮを出力する。
上記の動作により、補正回路４０で用いられる重み係数の一括変更、及び、レジスタ２０
０のパワーゲーティングを行うことができる。
＜画素の構成例＞
次に、図２における画素５２の具体的な構成例について説明する。
図１６（Ａ）に、液晶素子を用いた画素の構成例を示す。図１６（Ａ）に示す画素５２は
、トランジスタＴｒ１１、容量素子Ｃ１１、液晶素子ＬＣを有する。なお、ここでは、ト
ランジスタＴｒ１１をｎチャネル型としているが、トランジスタの極性は適宜変更するこ
とができる。
トランジスタＴｒ１１のゲートは配線ＧＬと接続され、ソース又はドレインの一方は液晶
素子ＬＣの一方の電極、及び容量素子Ｃ１１の一方の電極と接続され、ソース又はドレイ
ンの他方は配線ＳＬと接続されている。液晶素子ＬＣの他方の電極、及び容量素子Ｃ１１
の他方の電極は、それぞれ所定の電位が供給される配線と接続されている。トランジスタ
Ｔｒ１１のソース又はドレインの一方、液晶素子ＬＣの一方の電極、及び容量素子Ｃ１１
の一方の電極と接続されたノードを、ノードＮ１１とする。
なお、本明細書等において、トランジスタのソースとは、チャネル領域として機能する半
導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味する
。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や、当
該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電極な
どを意味する。
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与
えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トラン
ジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子が
ドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子
がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便
宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を
説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方
が入れ替わる。
液晶素子ＬＣの他方の電極の電位は、複数の画素５２で共通の電位（コモン電位）として
もよいし、容量素子Ｃ１１の他方の電極と同電位としてもよい。また、液晶素子ＬＣの他
方の電極の電位は、画素５２ごとに異なっていてもよい。また、容量素子Ｃ１１は、ノー
ドＮ１１の電位を保持するための保持容量としての機能を有する。
トランジスタＴｒ１１は、配線ＳＬの電位のノードＮ１１への供給を制御する機能を有す
る。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１１をオン状態とすること
により、配線ＳＬ電位（映像信号に対応）がノードＮ１１に供給され、画素５２の書き込
みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ１１をオフ状態とす
ることにより、ノードＮ１１の電位が保持される。
液晶素子ＬＣは、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶
層と、を有する。液晶素子ＬＣに含まれる液晶分子の配向は、一対の電極間に印加される
電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、配線ＳＬか
らノードＮ１１に供給する電位を制御することにより、画素５２の階調を制御することが
できる。
また、図１６（Ｂ）に、発光素子を用いた画素５２の構成例を示す。図１６（Ｂ）に示す
画素５２は、トランジスタＴｒ１２、Ｔｒ１３、容量素子Ｃ１２、発光素子ＬＥを有する
。なお、ここではトランジスタＴｒ１２、Ｔｒ１３をｎチャネル型としているが、トラン
ジスタの極性は適宜変更することができる。
トランジスタＴｒ１２のゲートは配線ＧＬと接続され、ソース又はドレインの一方はトラ
ンジスタＴｒ１３のゲート、及び容量素子Ｃ１２の一方の電極と接続され、ソース又はド
レインの他方は配線ＳＬと接続されている。トランジスタＴｒ１３のソース又はドレイン
の一方は容量素子Ｃ１２の他方の電極、及び発光素子ＬＥの一方の電極と接続され、ソー
ス又はドレインの他方は電位Ｖａが供給される配線と接続されている。発光素子ＬＥの他
方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタＴｒ１２のソー
ス又はドレインの一方、トランジスタＴｒ１３のゲート、及び容量素子Ｃ１２の一方の電
極と接続されたノードを、ノードＮ１２とする。また、トランジスタＴｒ１３のソース又
はドレインの一方、及び容量素子Ｃ１２の他方の電極と接続されたノードを、ノードＮ１
３とする。
ここでは、電位Ｖａを高電源電位とし、電位Ｖｃを低電源電位とした場合について説明す
る。また、容量素子Ｃ１１は、ノードＮ１２の電位を保持するための保持容量としての機
能を有する。
トランジスタＴｒ１２は、配線ＳＬの電位のノードＮ１２への供給を制御する機能を有す
る。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１２をオン状態とすること
により、配線ＳＬの電位（映像信号に対応）がノードＮ１２に供給され、画素５２の書き
込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ１２をオフ状態と
することにより、ノードＮ１２の電位が保持される。
そして、ノードＮ１２、Ｎ１３の間の電圧に応じてトランジスタＴｒ１３のソース－ドレ
インの間に流れる電流量が制御され、発光素子ＬＥが当該電流量に応じた輝度で発光する
。これにより、画素５２の階調を制御することができる。なお、トランジスタＴｒ１３は
飽和領域で動作させることが好ましい。
上記の動作を配線ＧＬごとに順次行うことにより、第１フレーム分の映像を表示すること
ができる。
なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式
を用いてもよい。また、配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供給
する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する線
順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給して
もよい。
その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、映像の
表示が行われる。これにより、画素部２１に表示される映像が書き換えられる。
画素５２が有するトランジスタに用いられる半導体としては、シリコン、ゲルマニウムな
どの第１４族の元素、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物などを
用いることができる。また、半導体は、非単結晶半導体（非晶質半導体、微結晶半導体、
多結晶半導体など）、であってもよいし、単結晶半導体であってもよい。
ここで、画素５２が有するトランジスタは、チャネル形成領域に非晶質半導体、特に、水
素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）を含むことが好ましい。非晶質半導体を用い
たトランジスタは、基板の大面積化に対応することが容易であるため、例えば２Ｋ、４Ｋ
、８Ｋ放送などに対応可能な大画面の表示装置を作製する場合に、製造工程を簡略化する
ことができる。また、上記の通り、本発明の一態様に係る表示部２０は、画素部２１を複
数の領域５１に分割することによって高速に動作させることが可能である。そのため、画
素５２に設けられるトランジスタに、電界効果移動度を高くすることが比較的難しい非晶
質半導体を用いる場合、表示部２０の構成を採用することは特に有効である。
また、画素５２が有するトランジスタは、チャネル形成領域に金属酸化物を含むトランジ
スタ、すなわちＯＳトランジスタであってもよい。ＯＳトランジスタはオフ電流が極めて
小さいため、トランジスタＴｒ１１又はトランジスタＴｒ１２としてＯＳトランジスタを
用いる場合、画素５２に映像信号を極めて長期間にわたって保持することができる。これ
により、画素部２１に表示される映像に変化がない期間、又は変化が一定以下である期間
において、映像信号の更新の頻度を極めて低く設定することができる。映像信号の更新の
頻度は、例えば、０．１秒間に１回以下、又は、１秒間に１回以下、又は、１０秒間に１
回以下などに設定することができる。特に、２Ｋ、４Ｋ、８Ｋ放送などに対応して画素５
２が多数設けられる場合は、映像信号の更新を省略することによって消費電力を低減する
ことは効果的である。
以上の通り、本発明の一態様においては、複数の領域５１に分割された画素部２１に、人
工知能を用いて補正された映像信号を供給することができる。これにより、領域５１の境
界における映像の不連続性を補償することができ、高解像度の映像の品質を向上させるこ
とができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した表示システムの他の構成例について説明す
る。具体的には、補正回路４０がエンコーダ及びデコーダとしての機能も有する構成につ
いて説明する。
図１７に示す表示システム１０は、補正回路４０がエンコーダ４１とデコーダ４２に分割
されている点において、図１と異なる。エンコーダ４１は信号生成部３０に設けられ、デ
コーダ４２は表示部２０に設けられる。なお、その他の点については、図１に示す表示シ
ステム１０の説明を援用することができる。
エンコーダ４１は、画像処理回路３３によって生成された映像信号の特徴抽出を行い、映
像信号を圧縮する機能を有する。また、デコーダ４２は、エンコーダ４１によって圧縮さ
れた映像信号を伸長する機能を有する。すなわち、補正回路４０は、上記実施の形態で説
明した映像信号を補正する機能に加え、映像信号の圧縮及び伸長を行う機能を有する。
ここで、エンコーダ４１及びデコーダ４２によって、オートエンコーダを構成することが
できる。この場合、エンコーダ４１はニューラルネットワークを用いて映像信号の特徴抽
出を行い、映像信号を圧縮する。また、デコーダ４２は、ニューラルネットワークを用い
て圧縮された映像信号を伸長する。
図１８に、オートエンコーダの構成例を示す。補正回路４０に搭載されたニューラルネッ
トワークＮＮによって、エンコーダ４１及びデコーダ４２を有するオートエンコーダＡＥ
が構成される。画像処理回路３３によって生成された信号ＳＤは、オートエンコーダＡＥ
を経由して駆動回路２３に出力される。このときニューラルネットワークＮＮは、信号Ｓ
Ｄを信号ＳＤ´に補正する補正回路としての機能と、オートエンコーダＡＥとしての機能
とを有する。
エンコーダ４１は、入力層ＩＬと複数の中間層ＨＬで構成されるニューラルネットワーク
を有する。エンコーダ４１は、階層が進むにつれてニューロンの数が減少するニューラル
ネットワークを有する。なお、エンコーダ４１の出力数が入力層ＩＬのニューロンの数よ
り少なければ、途中の中間層ＨＬのニューロン数がより前層の中間層ＨＬのニューロン数
より多い構成を用いることもできる。
デコーダ４２は、出力層ＯＬと複数の中間層ＨＬで構成されるニューラルネットワークを
有する。デコーダ４２は、エンコーダ４１とは逆に、階層が進むにつれてニューロンの数
が増加するニューラルネットワークを有する。なお、デコーダ４２の入力数が出力層ＯＬ
のニューロンの数よりも少なければ、途中の中間層ＨＬのニューロンの数がより前層の中
間層ＨＬのニューロンの数よりも少ない構成を用いることもできる。
なお、エンコーダ４１及びデコーダ４２が有する中間層ＨＬの数に制限はなく、必要に応
じた数を設ければよい。
エンコーダ４１は、学習によって決定された重み係数に従って、入力された映像信号の特
徴抽出を行う。簡単な例で説明すると、エンコーダ４１は、三角形の映像に対応する映像
信号から、特徴点として三角形の三つの頂点の座標を抽出する。つまり、三角形の映像が
三つの座標データに変換され、データ量が削減される。
デコーダ４２は、学習によって決定された重み係数に従って、エンコーダ４１から入力さ
れたデータから映像信号を復号する。復号された映像信号は、エンコーダ４１に入力され
た映像信号と同じ解像度を有する。上記の例で説明すると、デコーダ４２は、三つの座標
データから、三角形の映像に対応する映像信号を生成する。
エンコーダ４１及びデコーダ４２が有するニューラルネットワークの学習は、学習データ
をオートエンコーダＡＥに入力し、オートエンコーダＡＥの出力が学習データに等しくな
るように重み係数を更新していくことで行うことができる。すなわち、当該ニューラルネ
ットワークは教師なし学習によって学習を行うことができる。なお、学習データとして、
映像信号の一部分を切り出したものを用いることが好ましい。なお、上記学習には、誤差
逆伝播方式などを用いることができる。
また、エンコーダ４１及びデコーダ４２が有するニューラルネットワークの学習は、実施
の形態１で説明したように、処理能力の優れた計算機などを用いて行うことができる。
表示部２０と信号生成部３０との間は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃ
ｉｒｃｕｉｔｓ）などのケーブルを用いて接続されている場合が多い。例えば、２Ｋ、４
Ｋ、８Ｋなどの高解像度の映像を表示する場合、信号生成部３０から表示部２０に大量の
映像信号が送信されるが、ＦＰＣの配線本数に物理的制約があることなどから、伝送に時
間を要する場合がある。また、表示部２０が大型化するにつれて、表示部２０と信号生成
部３０を繋ぐケーブルの物理的な距離が長くなり、映像信号の伝送損失が大きくなる。
ここで、図１７に示す構成を用いることにより、映像信号は圧縮された状態で信号生成部
３０から表示部２０に伝送される。そのため、映像信号の伝送を高速で行うことができる
。また、映像信号の伝送に要する電力を低減することができる。
なお、エンコーダ４１に入力される映像信号とデコーダ４２が出力する映像信号とは、必
ずしも解像度が一致しなくてもよい。例えば、子供向けのアニメーションやニュース番組
など、多少画質が低くても視聴者が不満を感じない番組については、映像信号の解像度を
意図的に低くしてもよい。その場合、デコーダ４２が出力する画像データは、エンコーダ
４１に入力される画像データよりも解像度が低くなる。これにより、表示部２０における
消費電力を低減することができる。
以上のように、補正回路４０をエンコーダ４１とデコーダ４２に分割することにより、映
像信号の補正に加え、映像信号の圧縮及び伸長を行うことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示部の他の構成例について説明する。
図１９に、表示部２０の他の構成例を示す。図１９に示す表示部２０は、配線ＳＬの数が
、画素５２の列数の整数倍（２ｍ×Ｌ、Ｌは２以上の整数）である点において、図２と異
なる。ここでは一例として、配線ＳＬの数が、画素５２の列数の２倍（Ｌ＝２）である場
合の構成について説明する。なお、図１９には代表例として領域５１（１，１）、（２，
１）を示しているが、他の領域５１にも同様の構成を用いることができる。
表示部２０は、２ｍ本の配線ＳＬａ（ＳＬ１１ａ［１］乃至［ｍ］、ＳＬ２１ａ［１］乃
至［ｍ］）と、２ｍ本の配線ＳＬｂ（ＳＬ１１ｂ［１］乃至［ｍ］、ＳＬ２１ｂ［１］乃
至［ｍ］）を有する。画素５２は、配線ＳＬａ又は配線ＳＬｂの一方と接続されている。
図１９においては、奇数行に属する画素５２ａが配線ＳＬａと接続され、偶数行に属する
画素５２ｂが配線ＳＬｂと接続されている構成例を示している。
画素５２ａと画素５２ｂには、それぞれ異なる配線ＳＬから映像信号が供給される。その
ため、画素５２ａと画素５２ｂには選択信号を同時に供給することができる。例えば図１
９においては、配線ＧＬ１［１］と配線ＧＬ１［２］、配線ＧＬ１［ｎ－１］と配線ＧＬ
１［ｎ］、配線ＧＬ２［１］と配線ＧＬ２［２］、配線ＧＬ２［ｎ－１］と配線ＧＬ２［
ｎ］には、それぞれ同時に選択信号を供給することができる。これにより、配線ＧＬの走
査期間を短縮することができ、表示部２０の動作速度の向上を図ることができる。
なお、選択信号が同時に供給される配線ＧＬは、共有化することができる。図１９におい
ては、配線ＧＬ１［１］と配線ＧＬ１［２］、配線ＧＬ１［ｎ－１］と配線ＧＬ１［ｎ］
、配線ＧＬ２［１］と配線ＧＬ２［２］、配線ＧＬ２［ｎ－１］と配線ＧＬ２［ｎ］がそ
れぞれ共有化されている。これにより、配線ＧＬの本数を削減し、表示部２０の面積を縮
小することができる。
なお、ここでは配線ＳＬの数が画素５２の列数の２倍（Ｌ＝２）である場合について説明
したが、Ｌの値は３以上であってもよい。この場合、Ｌ本の配線ＧＬに選択信号を同時に
供給することができる。また、Ｌ本の配線ＧＬが共有化された構成を用いることができる
。
特に、画素５２が有するトランジスタに用いられる半導体として非晶質半導体を用いる場
合は、表示部２０の高速な動作を維持するために、図１９に示す構成を用いることが好ま
しい。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示部に用いることが可能な表示装置の構
成例について説明する。
＜構成例１＞
図２０に、表示装置の構成例を示す。表示装置３００は、基板３０１上に設けられた表示
部３１０を有する。表示部３１０は、配線ＧＬ及び配線ＳＬと接続された複数の画素３１
１を有する。なお、表示部３１０は、図１における画素部２１に対応する。
また、表示装置３００には、複数のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）テープ３２１が設けられている。ＴＡＢテープ３２１には集積回路３２２が実装さ
れており、図１における駆動回路２２は、集積回路３２２に形成されている。集積回路３
２２は複数の配線ＧＬと接続されており、配線ＧＬに選択信号を供給する機能を有する。
また、表示装置３００には、複数のプリント基板３３１、複数のＴＡＢテープ３３２が設
けられている。プリント基板３３１はそれぞれ複数のＴＡＢテープ３３２と接続され、外
部から入力された信号をＴＡＢテープ３３２に分配する機能を有する。また、ＴＡＢテー
プ３３２には集積回路３３３が実装されており、図１における駆動回路２３は、集積回路
３３３に形成されている。集積回路３３３は複数の配線ＳＬと接続されており、配線ＳＬ
に選択信号を供給する機能を有する。
２Ｋ、４Ｋ、８Ｋ放送などに対応可能な大画面の表示パネルを作製する場合は、図２０に
示すように複数のプリント基板３３１を設けることが好ましい。これにより、表示装置３
００への画像データの入力を容易に行うことができる。
なお、集積回路３２２及び集積回路３３３は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方
式、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式などにより、基板３０１上に設けることも
できる。
画素３１１が有するトランジスタに非晶質半導体を用いる場合は、図２０に示すように、
集積回路３２２及び集積回路３３３を用いて駆動回路２２、駆動回路２３などを別途形成
することが好ましい。これにより、動作速度を向上させることができる。
一方、画素３１１が有するトランジスタにＯＳトランジスタを用いる場合は、駆動回路２
２などを構成するＯＳトランジスタを基板３０１上に同時に形成することができる。ＯＳ
トランジスタは電界効果移動度が高いため、駆動回路２２などをＯＳトランジスタによっ
て構成することができる。この場合、集積回路３２２を省略することができる。
＜構成例２＞
次に、複数の表示パネルによって構成された表示装置について説明する。図２１に、複数
の表示パネル３５１がマトリクス状に配置された表示装置３５０の構成例を示す。なお、
図２１では６行×６列＝３６枚の表示パネル３５１が設けられた例を示しているが、表示
パネル３５１の数は自由に設定することができる。表示パネル３５１は、それぞれ独立に
制御することができる。
表示装置３５０は、複数の表示パネル３５１を用いて１つの画像を表示することができる
。これにより、表示装置３５０の画像表示領域を拡大することができる。また、表示装置
３５０は複数の表示パネル３５１によって構成されているため、１つの表示パネル３５１
の大きさは大型である必要がない。したがって、表示パネルを作製するための製造装置を
大型化しなくてもよく、省スペース化が可能である。また、中小型の表示パネルの製造装
置を用いることができ、表示装置の大型化のために別途製造装置を準備しなくてもよいた
め、製造コストを抑えることができる。また、表示パネルの大型化に伴う歩留まりの低下
を抑制できる。
表示パネル３５１はそれぞれ、画素部３５２、駆動回路３５３、駆動回路３５４を有する
。画素部３５２、駆動回路３５３、駆動回路３５４の構成や機能については、図１におけ
る画素部２１、駆動回路２２、駆動回路２３の説明をそれぞれ援用することができる。ま
た、画素部３５２は、複数の画素３５５を有する。画素３５５の構成や機能については、
図２における画素５２の説明を援用することができる。なお、駆動回路３５３及び駆動回
路３５４は、それぞれ表示パネル３５１の外部に設けられていてもよい。
図２２（Ａ）に、表示装置３５０の表示面側の斜視図を示す。図２２（Ｂ）に、表示装置
３５０の表示面側とは反対側の斜視図を示す。なお、図２２（Ａ）、（Ｂ）には代表例と
して、隣接する４枚の表示パネル３５１ａ、３５１ｂ、３５１ｃ、３５１ｄを示している
。また、図２２（Ａ）、（Ｂ）に示す表示パネル３５１は、それぞれＦＰＣと接続されて
いる。
表示パネル３５１は、可撓性を有していてもよい。可撓性を有する表示パネル３５１を用
いることにより、図２２（Ａ）、（Ｂ）に示すように、表示パネル３５１ａと接続された
ＦＰＣ３６０ａの近傍を湾曲させ、ＦＰＣ３６０ａに隣接する表示パネル３５１ｂの表示
領域３７０ｂの下側に、表示パネル３５１ａの一部、及びＦＰＣ３６０ａの一部を配置す
ることができる。その結果、ＦＰＣ３６０ａを表示パネル３５１ｂの裏面と物理的に干渉
することなく配置することができる。
さらに、各表示パネル３５１に可撓性を持たせることで、表示パネル３５１ｂの表示領域
３７０ｂにおける上面の高さを、表示パネル３５１ａの表示領域３７０ａにおける上面の
高さと一致するように、表示パネル３５１ｂを緩やかに湾曲させることができる。そのた
め、表示パネル３５１ａと表示パネル３５１ｂとが重なる領域近傍を除き、各表示領域の
高さを揃えることが可能となる。
上記では、表示パネル３５１ａと表示パネル３５１ｂの関係を例に説明したが、他の隣接
する２つの表示パネル間でも同様である。
隣接する２つの表示パネル３５１間の段差を軽減するため、表示パネル３５１の厚さは薄
い方が好ましい。例えば表示パネル３５１の厚さを１ｍｍ以下、好ましくは３００μｍ以
下、より好ましくは１００μｍ以下とすることが好ましい。また、表示パネルが薄いと、
表示装置全体の薄型化又は軽量化にもつながるため、好ましい。
表示装置３５０は、複数の表示領域３７０によって構成された表示領域９４０に映像を表
示することができる。
ここで、表示パネル３５１にはそれぞれ異なる駆動回路３５４から映像信号が供給される
。そのため、表示パネル３５１のつなぎ目（異なる表示パネル３５１の画素３５５同士が
隣接する領域）においては、表示パネル３５１間の特性のばらつきにより、映像信号に誤
差が生じ、映像が不連続になり得る。表示パネル３５１の特性のばらつきとしては、例え
ば、画素３５５が有するトランジスタや容量の特性のばらつき、配線に付加される寄生抵
抗や寄生容量のばらつき、駆動回路３５４の駆動能力のばらつきなどが挙げられる。
ここで、各表示パネル３５１に供給される映像信号を、実施の形態１と同様にニューラル
ネットワークを用いて補正することにより、表示パネル３５１のつなぎ目付近における映
像の不連続性を緩和することができる。このように、本発明の一態様に係る映像の補正は
、複数の表示パネル３５１によって構成される表示装置３５０に対しても有効である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示部に用いることが可能な表示装置の、
より具体的な構成例について説明する。ここでは特に、表示素子として液晶素子を用いた
表示装置について説明する。
＜表示装置の構成例１＞
図２３に、表示装置４００の断面構造の一例を示す。ここでは、表示素子として透過型の
液晶素子４２０を適用した場合の例を示している。図２３において、基板４１２側が表示
面側となる。
表示装置４００は、基板４１１と基板４１２との間に液晶層４２２が挟持された構成を有
している。液晶素子４２０は、基板４１１側に設けられた導電層４２１と、基板４１２側
に設けられた導電層４２３と、これらに挟持された液晶層４２２と、を有する。また、液
晶層４２２と導電層４２１との間に配向膜４２４ａが設けられ、液晶層４２２と導電層４
２３との間に配向膜４２４ｂが設けられている。
導電層４２１は、画素電極として機能する。また導電層４２３は、共通電極などとして機
能する。また導電層４２１と導電層４２３は、いずれも可視光を透過する機能を有する。
したがって、液晶素子４２０は、透過型の液晶素子である。
基板４１２の基板４１１側の面には、着色層４４１と、遮光層４４２が設けられている。
着色層４４１と遮光層４４２を覆って絶縁層４２６が設けられ、絶縁層４２６を覆って導
電層４２３が設けられている。また着色層４４１は、導電層４２１と重なる領域に設けら
れている。遮光層４４２は、トランジスタ４３０や接続部４３８と重なる領域に設けられ
ている。
基板４１１よりも外側には偏光板４３９ａが配置され、基板４１２よりも外側には偏光板
４３９ｂが配置されている。さらに、偏光板４３９ａよりも外側に、バックライトユニッ
ト４９０が設けられている。図２３に示す表示装置４００は、基板４１２側が表示面側と
なる。
基板４１１上に半導体層、トランジスタ４３０、容量素子４６０等が設けられている。ト
ランジスタ４３０は、画素の選択トランジスタとして機能する。トランジスタ４３０は、
接続部４３８を介して液晶素子４２０と接続されている。
図２３に示すトランジスタ４３０は、いわゆるボトムゲート・チャネルエッチ構造のトラ
ンジスタである。トランジスタ４３０は、ゲート電極として機能する導電層４３１と、ゲ
ート絶縁層として機能する絶縁層４３４と、半導体層４３２と、ソース電極及びドレイン
電極として機能する一対の導電層４３３ａ及び導電層４３３ｂと、を有する。半導体層４
３２の、導電層４３１と重畳する部分は、チャネル形成領域として機能する。半導体層４
３２は、導電層４３３ａ及び導電層４３３ｂと接続されている。
容量素子４６０は、導電層４３１ａと、絶縁層４３４と、導電層４３３ｂにより構成され
ている。
トランジスタ４３０等を覆って、絶縁層４８２と絶縁層４８１が積層して設けられている
。画素電極として機能する導電層４２１は絶縁層４８１上に設けられている。また接続部
４３８において、絶縁層４８１及び絶縁層４８２に設けられた開口を介して、導電層４２
１と導電層４３３ｂとが電気的に接続されている。絶縁層４８１は、平坦化層として機能
することが好ましい。また絶縁層４８２は、トランジスタ４３０等へ不純物等が拡散する
ことを抑制する保護膜としての機能を有することが好ましい。例えば、絶縁層４８２に無
機絶縁材料を用い、絶縁層４８１に有機絶縁材料を用いることができる。
＜表示装置の構成例２＞
図２４では、着色層４４１を基板４１１側に設けた場合の例を示している。これにより、
基板４１２側の構成を簡略化することができる。
なお、着色層４４１を平坦化膜として用いる場合には、絶縁層４８１を設けない構成とし
てもよい。
＜表示装置の構成例３＞
上記では、液晶素子として、液晶層を挟む一対の電極が上下に配置された、縦電界方式の
液晶素子の例を示しているが、液晶素子の構成はこれに限られず、様々な方式の液晶素子
を適用することができる。
図２５には、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用さ
れた液晶素子を有する表示装置の断面概略図を示す。
液晶素子４２０は、画素電極として機能する導電層４２１と、導電層４２１と絶縁層４８
３を介して重なる導電層４２３と、を有する。導電層４２３は、スリット状または櫛歯状
の上面形状を有している。
また、この構成では、導電層４２１と導電層４２３とが重なる部分に容量が形成され、こ
れを容量素子４６０として用いることができる。そのため、画素の占有面積を縮小でき、
高精細な表示装置を実現できる。また、開口率を向上させることができる。
図２５では、共通電極として機能する導電層４２３が、画素電極として機能する導電層４
２１よりも液晶層４２２側に位置する構成としたが、図２６に示すように、導電層４２１
が、導電層４２３よりも液晶層４２２側に位置する構成としてもよい。このとき、導電層
４２１がスリット状または櫛歯状の上面形状を有する。
ここで、表示装置を作製する際、作製工程におけるフォトリソグラフィ工程が少ないほど
、すなわちフォトマスクのマスク枚数が少ないほど、作製コストを低くすることができる
。
例えば図２３に示す構成では、基板４１１側の工程のうち、導電層４３１等の形成工程、
半導体層４３２の形成工程、導電層４３３ａ等の形成工程、接続部４３８となる開口部の
形成工程、及び導電層４２１の形成工程の、計５つのフォトリソグラフィ工程を経ること
で作製できる。すなわち、５枚のフォトマスクにより、バックプレーン基板を作製するこ
とができる。一方、基板４１２（対向基板）側においては、着色層４４１や遮光層４４２
の形成方法として、インクジェット法またはスクリーン印刷法等を用いると、フォトマス
クが不要となるため好ましい。例えば、３色の着色層４４１と、遮光層４４２を設けた場
合には、これらをフォトリソグラフィ法で形成した場合に比べて、計４つのフォトマスク
を削減することができる。
＜トランジスタの構成例１＞
次に、トランジスタ４３０の具体的な構成例について説明する。以下に説明するトランジ
スタの半導体層４３２には、シリコンを含む半導体を用いることができる。シリコンを含
む半導体としては、例えば、水素化アモルファスシリコン、微結晶シリコン、または多結
晶シリコン等を用いることができる。特に、水素化アモルファスシリコンを用いると、大
型の基板上に歩留り良く形成できるため好ましい。本実施の形態の表示装置は、電界効果
移動度が比較的低いアモルファスシリコンが適用されたトランジスタであっても、良好な
表示が可能である。
図２７（Ａ）に示すトランジスタは、ソース領域及びドレイン領域として機能する一対の
不純物半導体層４３５を有する。不純物半導体層４３５は、半導体層４３２と導電層４３
３ａの間、及び、半導体層４３２と導電層４３３ｂの間に設けられている。半導体層４３
２と不純物半導体層４３５とは接して設けられ、不純物半導体層４３５と導電層４３３ａ
または導電層４３３ｂとは接して設けられる。
不純物半導体層４３５を構成する不純物半導体膜は、一導電型を付与する不純物元素を添
加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する
不純物元素を添加した半導体として、例えば、Ｐ又はＡｓを添加したシリコンが挙げられ
る。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として
、例えばＢを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。
なお、不純物半導体層は、非晶質半導体により形成してもよいし、微結晶半導体などの結
晶性半導体により形成してもよい。
図２７（Ｂ）に示すトランジスタは、半導体層４３２と不純物半導体層４３５の間に、半
導体層４３７を有する。
半導体層４３７は、半導体層４３２と同様の半導体膜により形成されていてもよい。半導
体層４３７は、不純物半導体層４３５のエッチングの際に、半導体層４３２がエッチング
により消失することを防ぐためのエッチングストッパーとして機能させることができる。
なお、図２７（Ａ）において、半導体層４３７が左右に分離している例を示しているが、
半導体層４３７の一部が半導体層４３２のチャネル形成領域を覆っていてもよい。
また、半導体層４３７は、不純物半導体層４３５よりも低濃度の不純物が含まれていても
よい。これにより、半導体層４３７をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ
）領域として機能させることができ、トランジスタを駆動させたときのホットキャリア劣
化を抑制することができる。
図２７（Ｃ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層４
８４が設けられている。絶縁層４８４は、不純物半導体層４３５のエッチングの際のエッ
チングストッパーとして機能する。
図２７（Ｄ）に示すトランジスタは、半導体層４３２に代えて、半導体層４３２ｐを有す
る。半導体層４３２ｐは、結晶性の高い半導体膜を含む。例えば半導体層４３２ｐは、多
結晶半導体または単結晶半導体を含む。これにより、電界効果移動度の高いトランジスタ
とすることができる。
図２７（Ｅ）に示すトランジスタは、半導体層４３２のチャネル形成領域に半導体層４３
２ｐを有する。例えば図２７（Ｅ）に示すトランジスタは、半導体層４３２となる半導体
膜に対してレーザ光などを照射し、当該半導体膜を局所的に結晶化することにより形成す
ることができる。これにより、電界効果移動度の高いトランジスタを実現できる。
図２７（Ｆ）に示すトランジスタは、図２７（Ｂ）で示したトランジスタの半導体層４３
２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
図２７（Ｇ）に示すトランジスタは、図２７（Ｃ）で示したトランジスタの半導体層４３
２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
＜トランジスタの構成例２＞
次に、トランジスタ４３０の他の構成例を説明する。なお、以下で説明するトランジスタ
の半導体層４３２に金属酸化物を用いることにより、ＯＳトランジスタを構成することが
できる。ＯＳトランジスタを用いる場合、映像に変化がない期間、又は変化が一定以下で
ある期間において、映像信号の更新の頻度を極めて低く設定することができ、消費電力の
削減を図ることができる。
図２８（Ａ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層４
８４が設けられている。絶縁層４８４は、導電層４３３ａ及び導電層４３３ｂのエッチン
グの際のエッチングストッパーとして機能する。
図２８（Ｂ）に示すトランジスタは、絶縁層４８４が、半導体層４３２を覆って絶縁層４
３４上に延在している構成を有する。この場合、導電層４３３ａ及び導電層４３３ｂは、
絶縁層４８４に設けられた開口を介して、半導体層４３２と接続されている。
図２８（Ｃ）に示すトランジスタは、絶縁層４８５、導電層４８６を有する。絶縁層４８
５は、半導体層４３２、導電層４３３ａ、導電層４３３ｂを覆って設けられている。また
、導電層４８６は絶縁層４８５上に設けられ、半導体層４３２と重なる領域を有する。
導電層４８６は、半導体層４３２を挟んで導電層４３１とは反対側に位置している。導電
層４３１を第１のゲート電極とした場合、導電層４８６は、第２のゲート電極として機能
することができる。導電層４３１と導電層４８６に同じ電位を与えることで、トランジス
タのオン電流を高めることができる。また、導電層４３１と導電層４８６の一方にしきい
値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジ
スタのしきい値電圧を制御することができる。
図２８（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタであり、ゲート電
極として機能する導電層４３１が、半導体層４３２よりも上側（半導体層４３２からみて
、基板４１１側とは反対側）に設けられている。また、半導体層４３２上には、絶縁層４
３４及び導電層４３１が積層して形成されている。また、絶縁層４８２は、半導体層４３
２の上面及び側端部、導電層４３１を覆って設けられている。導電層４３３ａ及び導電層
４３３ｂは、絶縁層４８２上に設けられている。導電層４３３ａ及び導電層４３３ｂは、
絶縁層４８２に設けられた開口を介して、半導体層４３２と接続されている。
なお、ここでは絶縁層４３４が、導電層４３１と重ならない部分に存在しない場合の例を
示しているが、絶縁層４３４が半導体層４３２の上面及び側端部を覆って設けられていて
もよい。
図２８（Ｄ）に示すトランジスタは、導電層４３１と導電層４３３ａまたは導電層４３３
ｂとの物理的な距離を離すことが容易なため、これらの間の寄生容量を低減することが可
能である。
図２８（Ｅ）に示すトランジスタは、図２８（Ｄ）と比較して、導電層４８７及び絶縁層
４８８を有している点で相違している。導電層４８７は半導体層４３２と重なる領域を有
する。また、絶縁層４８８は、導電層４８７を覆って設けられている。
導電層４８７は、第２のゲート電極として機能する。そのため、オン電流を高めることや
、しきい値電圧を制御することなどが可能である。
＜構成要素＞
以下では、上記に示す各構成要素について説明する。
［基板］
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの
光を取り出す基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミッ
ク、サファイヤ、有機樹脂などの材料を用いることができる。
厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さら
に、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現
できる。または、可撓性を有する程度に薄いガラスなどを基板に用いることもできる。ま
たは、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
［トランジスタ］
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機
能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶
縁層と、を有する。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例え
ば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし
、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型
のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設け
られていてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結
晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領
域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
トランジスタのチャネルが形成される半導体には、例えばシリコンを用いることができる
。シリコンとして、特にアモルファスシリコンを用いることが好ましい。アモルファスシ
リコンを用いることで、大型の基板上に歩留り良くトランジスタを形成でき、量産性に優
れる。
また、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコン
を用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成で
き、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため
好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低
温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱
性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば
、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型の
トランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低
減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなど
を用いる場合に適している場合がある。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、
ゲルマニウム等）、又は金属酸化物を半導体層に用いることができる。代表的には、シリ
コンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを適
用できる。
特にシリコンよりもバンドギャップの大きな金属酸化物を適用することが好ましい。シリ
コンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、ト
ランジスタのオフ状態における電流を低減できるため好ましい。
シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、その低いオ
フ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保
持することが可能である。このようなトランジスタを画素に適用することで、各表示領域
に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、
極めて消費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウ
ム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム
またはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜を含むことが
好ましい。また、該半導体層を用いたトランジスタの電気特性のばらつきを減らすため、
それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニ
ウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては
、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユ
ウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツ
リウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する金属酸化物として、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ
－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－
Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚ
ｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ
系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系
酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸
化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ
－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、
Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができ
る。
なお、ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素が入っていてもよい。
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導
体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例
えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させる
ことができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液
を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有して
いても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、
膜中の金属元素が脱離し、異なる金属組成となる場合がある。
半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギ
ャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができ
る。
半導体層を構成する金属酸化物がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を
成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚ
ｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子
数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ
：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数
比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数
比のプラスマイナス４０％の変動を含む。
半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体
層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下
、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以
下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキ
ャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低
く、欠陥準位密度が低いため、安定な特性を有する。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密
度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい
。
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含
まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため
、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）
を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３
以下とすることが好ましい。
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成す
る場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層
における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃
度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ
３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造
、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥
準位密度が高い。
非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。ま
たは、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構
造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領
域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある
。
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線およ
び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム
、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタン
グステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材
料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含
むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タング
ステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金
膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜
上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニ
ウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層
構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅
膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等
がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また
、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配
線及び電極などの導電層に用いることのできる、透光性を有する導電性材料としては、酸
化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加
した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、
銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト
、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いる
ことができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい
。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有す
る程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。
例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電
性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電
極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層
）にも用いることができる。
［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹
脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いるこ
ともできる。
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含
む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍ
ｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐ
ａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａ
ｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えば
ＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－
Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅ
ｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔ
ｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用され
た液晶素子を用いることができる。
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子
である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電
界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶とし
ては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネット
ワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、
条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック
相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、
適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採
用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の
一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移
する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲
を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性
である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要
であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要
となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製
工程中の液晶表示装置の不良や破損を軽減することができる。
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素
子などがある。
本発明の一態様では、特に透過型の液晶素子を好適に用いることができる。
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板
を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直
下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。
ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを
用いると、ローカルディミングが容易となり、コントラストを高めることができるため好
ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュ
ールの厚さを低減できるため好ましい。
なお、エッジライト型のバックライトをオフ状態とすることで、シースルー表示を行うこ
とができる。
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
なお、本実施の形態では、表示素子として液晶素子を用いた表示装置について説明したが
、表示素子として発光素子を用いることもできる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、トランジスタの半導体層に用いることのできる多結晶シリコンの結晶
化方法およびレーザ結晶化装置の一例について説明する。
結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当
該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光
を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させる
ことで、基板上の所望の領域に多結晶シリコン層を形成することができる。
線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対し
てレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変
動およびそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい
。例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用
いると、結晶性のばらつきに起因したランダムな縞模様が表示に見えることがある。
また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビー
ムの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型
基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レ
ーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結
晶性と異なりやすいため、当該領域では表示ムラが生じることがある。
上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ
照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない
多結晶シリコン層を形成しやすい。
図２９（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を
説明する図である。
光学系ユニット６２１から射出されるレーザ光６２６は、ミラー６２２で反射されてマイ
クロレンズアレイ６２３に入射する。マイクロレンズアレイ６２３は、レーザ光６２６を
集光して複数のレーザビーム６２７を形成する。
ステージ６１５には、非晶質シリコン層６４０を形成した基板６３０が固定される。非晶
質シリコン層６４０に複数のレーザビーム６２７を照射することで、複数の多結晶シリコ
ン層６４１を同時に形成することができる。
マイクロレンズアレイ６２３が有する個々のマイクロレンズは、表示装置の画素ピッチに
合わせて設けることが好ましい。または、画素ピッチの整数倍の間隔で設けてもよい。い
ずれの場合においても、レーザ照射とステージ６１５のＸ方向またはＹ方向の移動を繰り
返すことで、全ての画素に対応した領域に多結晶シリコン層を形成することができる。
例えば、マイクロレンズアレイ６２３が画素ピッチでＩ行Ｊ列（Ｉ、Ｊは自然数）のマイ
クロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｉ行Ｊ列の多結晶シ
リコン層６４１を形成することができる。そして、行方向にＪ列分の距離だけ移動させて
レーザ光を照射し、さらにＩ行Ｊ列の多結晶シリコン層６４１を形成することで、Ｉ行２
Ｊ列の多結晶シリコン層６４１を形成することができる。当該工程を繰り返し行うことで
所望の領域に複数の多結晶シリコン層６４１を形成することができる。また、折り返して
レーザ照射工程を行う場合は、行方向にＪ列分の距離だけ移動させてレーザ照射を行い、
さらに列方向にＩ行分の距離の移動とレーザ光の照射を繰り返せばよい。
なお、レーザ光の発振周波数とステージ６１５の移動速度を適切に調整すれば、ステージ
６１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコ
ン層を形成することができる。
レーザビーム６２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる
程度の面積とすることができる。または、一つのトランジスタのチャネル領域全体が含ま
れる程度の面積とすることができる。または、一つのトランジスタのチャネル領域の一部
が含まれる程度の面積とすることができる。これらは、必要とするトランジスタの電気特
性に応じて使い分ければよい。
なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビー
ム６２７は、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面積とする
ことができる。また、レーザビーム６２７は、複数の画素が有するトランジスタの半導体
層全体が含まれる程度の面積としてもよい。
また、図３０（Ａ）に示すように、ミラー６２２とマイクロレンズアレイ６２３との間に
マスク６２４を設けてもよい。マスク６２４には、各マイクロレンズに対応した複数の開
口部が設けられる。当該開口部の形状はレーザビーム６２７の形状に反映させることがで
き、図３０（Ａ）のようにマスク６２４が円形の開口部を有する場合は、円形のレーザビ
ーム６２７を得ることができる。また、マスク６２４が矩形の開口部を有する場合は、矩
形のレーザビーム６２７を得ることができる。マスク６２４は、例えば、トランジスタの
チャネル領域のみを結晶化させたい場合などに有効である。なお、マスク６２４は、図３
０（Ｂ）に示すように光学系ユニット６２１とミラー６２２との間に設けてもよい。
図２９（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結
晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ－Ｙステージの
構成要素である移動機構６１２、移動機構６１３およびステージ６１５を有する。また、
レーザビーム６２７を成形するためのレーザ発振器６２０、光学系ユニット６２１、ミラ
ー６２２、マイクロレンズアレイ６２３を有する。
移動機構６１２および移動機構６１３は、水平方向に往復直線運動をする機能を備える。
移動機構６１２および移動機構６１３に動力を与える機構としては、例えば、モータで駆
動するボールネジ機構６１６などを用いることができる。移動機構６１２および移動機構
６１３のそれぞれの移動方向は垂直に交わるため、移動機構６１３に固定されるステージ
６１５はＸ方向およびＹ方向に自在に移動させることができる。
ステージ６１５は真空吸着機構などの固定機構を有し、基板６３０などを固定することが
できる。また、ステージ６１５は、必要に応じて加熱機構を有していてもよい。なお、図
示はしていないが、ステージ６１５はプッシャーピンおよびその上下機構を有し、基板６
３０などを搬出入する際は、基板６３０などを上下に移動させることができる。
レーザ発振器６２０は、処理の目的に適した波長および強度の光が出力できればよく、パ
ルスレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１～３５３ｎ
ｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの紫外光を照射できるエキシマレーザを用い
ることができる。または、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波
（５１５ｎｍ、５３２ｎｍなど）または三倍波（３４３ｎｍ、３５５ｎｍなど）を用いて
もよい。また、レーザ発振器６２０は複数であってもよい。
光学系ユニット６２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等
を有し、レーザ発振器６２０から出力されるレーザ光６２５のエネルギーの面内分布を均
一化させつつ伸長させることができる。
ミラー６２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角
が略４５°となるように設置する。マイクロレンズアレイ６２３は、例えば、石英板の上
面または上下面に複数の凸レンズが設けられたような形状とすることができる。
以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン
層を形成することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成
例について説明する。
＜トランジスタの構成例＞
図３１（Ａ）は、トランジスタの構成例を示す上面図である。図３１（Ｂ）は、図３１（
Ａ）のＸ１－Ｘ２線断面図であり、図３１（Ｃ）はＹ１－Ｙ２線断面図である。ここでは
、Ｘ１－Ｘ２線の方向をチャネル長方向と、Ｙ１－Ｙ２線方向をチャネル幅方向と呼称す
る場合がある。図３１（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であ
り、図３１（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、
デバイス構造を明確にするため、図３１（Ａ）では、一部の構成要素が省略されている。
本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至
８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される
。図３１では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。
トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であ
っても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング
法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、
ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお
、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層
８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導
電層８５３は、バックゲート電極として機能する領域を有する。絶縁層８１７は、ゲート
電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４
乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層とし
て機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１
９はバリア層としてとしての機能を有する。
金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図３１（Ｂ）、図３１
（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金
属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３
は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態
のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される
。
金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を
覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電
層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層
８１７を介して、導電層８５０と重なる領域を有する。
導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成す
るためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は
、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例
えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５
２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する
。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハード
マスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及
び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層
８５１及び導電層８５２を形成する。
絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウ
ム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、
酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれら
の絶縁材料でなる単層又は積層で構成される。絶縁層８１１乃至８１８を構成する層は、
複数の絶縁材料を含んでいてもよい。
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であ
り、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸
素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸
素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることが
より好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化
物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気
的特性を向上することができる。
過剰酸素を含む絶縁膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００
℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０
１８［分子／ｃｍ３］以上である膜とする。酸素分子の放出量は、３．０×１０２０分子
／ｃｍ３以上であることがより好ましい。
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。
酸素を添加する処理としては、酸素雰囲気下による熱処理、プラズマ処理、又はイオン注
入法、イオンドーピング法、もしくはプラズマイマージョンイオン注入法を用いた処理な
どが挙げられる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの
酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。
酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を
低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ま
しい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましく
は５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以
下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍ
ａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バ
リア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。こ
のような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０
に水素が侵入することを抑えることができる。トランジスタ８０１の信頼性、電気的特性
を向上できる。
例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の
少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸
化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イ
ットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成する
ことができる。
絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、
８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含
む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウ
ムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層
としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸
化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層
８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、
酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
導電層８５０乃至８５３に用いられる導電性材料には、モリブデン、チタン、タンタル、
タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述
した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タ
ングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したイ
ンジウム錫酸化物などの導電性材料を用いることができる。
導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステ
ン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルで
なる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステン
との積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化
タンタル単層、又は窒化タンタルとタングステンとの積層である。
トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネル
ギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２
．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ
以上３．５ｅＶ以下がさらに好ましい。
酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は
結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトラ
ンジスタ８０１を実現できる。
金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化
物、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２
２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ
－Ｓｎ酸化物、Ｇａ－Ｓｎ酸化物、Ｚｎ－Ｍｇ酸化物等で形成することができる。金属酸
化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することが
できる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成す
ることができる。
金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の
領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動し
てしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構
成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２
２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０
１の閾値電圧等の電気的特性のばらつきを低減することができる。
金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少な
くとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２
４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるの
で、トランジスタ８０１の電界効果移動度を高くすることができる。
金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高い
ことが好ましい。これにより、絶縁層８１６、８１７から離れている金属酸化物膜８２２
にチャネルを形成することができる。
例えば、Ｉｎ－Ｍ－Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで
、キャリア移動度を高めることができる。Ｉｎ－Ｍ－Ｚｎ酸化物では主として重金属のｓ
軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多
くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少な
い酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が
多い酸化物を用いることで、キャリア移動度を高めることができる。
そのため、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物
で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ－Ｍ－Ｚｎ酸化物で、金属酸化
物膜８２１乃至８２３を形成する場合、金属酸化物膜８２２のＩｎの含有率を金属酸化物
膜８２１、８２３のＩｎの含有率よりも高くする。Ｉｎ－Ｍ－Ｚｎ酸化物をスパッタリン
グ法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変
化させることができる。
例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：
Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物
膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１
：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで
成膜したＩｎ－Ｍ－Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である
。
トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度
を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および
主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄
与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不
純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を
劣化させることがある。
例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ま
しくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃
度も同様である。
酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好まし
くは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０のアルカリ土
類金属の濃度についても同様である。
酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×
１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未
満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
上掲した酸化物層８３０の不純物濃度は、ＳＩＭＳにより得られる値である。
金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことで
ドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させ
る要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。
したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１の
オン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２中の水素を
低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特
性に有効である。
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸
素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成
されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリ
アである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられ
るので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリー
オン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されて
いることが好ましい。
図３１は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化
物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることがで
きる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下
のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又
は複数を設けることができる。
図３２を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を
説明する。図３２は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の
模式図である。
図３２中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは
、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８
２４、絶縁層８１７の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空
準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギ
ーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯ
ＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定できる。また、真空準
位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏ
ｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 Ｖ
ｅｒｓａＰｒｏｂｅ）を用いて測定できる。
絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１
ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば
、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８
２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅ
Ｖ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５
ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端
のエネルギーとの差である。
トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８
２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物
膜８２２に主にチャネルが形成される。
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。その
ため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子
割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに
好ましくは９０％以上とする。
また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸
化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物
膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合
がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２
４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する
（連続接合ともいう）バンド構造となる。
このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化
物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１６との界
面に、又は、金属酸化物膜８２４と絶縁層８１７との界面に準位が存在したとしても、こ
れらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるた
め、トランジスタ８０１のオン電流を高くすることができる。
また、図３２に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属
酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラ
ップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２
４があることにより、金属酸化物膜８２２とトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅと
を遠ざけることができる。
なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該
エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ
８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トラン
ジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエ
ネルギー差が小さい場合も同様である。
トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良
好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅ
と差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることが
より好ましい。
なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
＜積層構造の例＞
次に、ＯＳトランジスタと他のトランジスタの積層によって構成される半導体装置の構造
について説明する。以下で説明する構造は、図１２乃至図１４におけるレジスタ２００な
どに適用することができる。例えば、図１４におけるトランジスタＭ２２、Ｍ２５として
トランジスタＴｒ１００を用い、図１４におけるトランジスタＭ２１、Ｍ２４としてトラ
ンジスタＴｒ２００を用いることができる。
図３３に、ＳｉトランジスタであるトランジスタＴｒ１００と、ＯＳトランジスタである
Ｔｒ２００と、容量素子Ｃ１００と、が積層された半導体装置８６０の積層構造の例を示
す。
半導体装置８６０は、ＣＭＯＳ層８７１、配線層Ｗ１乃至Ｗ５、トランジスタ層８７２、
配線層Ｗ６、Ｗ７の積層で構成されている。
ＣＭＯＳ層８７１には、トランジスタＴｒ１００が設けられている。トランジスタＴｒ１
００のチャネル形成領域は、単結晶シリコンウエハ８７０に設けられている。トランジス
タＴｒ１００のゲート電極８７３は、配線層Ｗ１乃至Ｗ５を介して、容量素子Ｃ１００の
一方の電極８７５と接続されている。
トランジスタ層８７２には、トランジスタＴｒ２００が設けられている。図３３では、ト
ランジスタＴｒ２００がトランジスタ８０１（図３１）と同様の構造を有する。トランジ
スタＴｒ２００のソース又はドレインの一方に相当する電極８７４は、容量素子Ｃ１００
の一方の電極８７５と接続されている。なお、図３３には、トランジスタＴｒ２００がバ
ックゲート電極を配線層Ｗ５に有する場合を例示している。また、配線層Ｗ６には、容量
素子Ｃ１００が設けられている。
以上のように、ＯＳトランジスタとその他の素子を積層することにより、回路の面積を縮
小することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる、
金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ－Ａｌｉ
ｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの詳細について説明する。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と
、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。
なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル
形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機
能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と
、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏ
ｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与す
ることができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞ
れの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性
領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性
の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベ
ルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に
偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察され
る場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ－ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、
好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成で
ある。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し
、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２
ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともい
う。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよ
び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イット
リウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲル
マニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タ
ンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含ま
れていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物で
ある。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が
、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２
の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａｌ
ｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯ
のナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造であ
る。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ
、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察
される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモ
ザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構
造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたい
ずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガ
スの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好まし
くは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照
射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リ
ング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの
結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃ
ｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線
分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、
ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、さ
まざまな半導体装置に最適である。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態９）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
以下で例示する電子機器には、上記実施の形態で説明した表示システムを搭載することが
できる。これにより、高品質な映像を表示可能な電子機器を提供することができる。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、２Ｋ、４Ｋ、８Ｋ、
１６Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また、表示部
の画面サイズとしては、対角２０インチ以上、または対角３０インチ以上、または対角５
０インチ以上、対角６０インチ以上、または対角７０インチ以上とすることもできる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパー
ソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａ
ｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画
面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレ
ーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の
内装もしくは外装の曲面に沿って組み込むことができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信する
ことで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及
び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数
、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、
放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有
していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（
静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレン
ダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行す
る機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機
能等を有することができる。
図３４（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１
０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１
０１を支持した構成を示している。
表示部７０００に、本発明の一態様の表示システムまたは半導体装置を適用することがで
きる。
図３４（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイ
ッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７００
０にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作しても
よい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示
する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチ
パネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示され
る映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無
線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双
方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能であ
る。
図３４（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナル
コンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス
７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み
込まれている。
表示部７０００に、本発明の一態様の表示システムまたは半導体装置を適用することがで
きる。
図３４（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。
図３４（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及
びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、また
は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができ
る。
また、図３４（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００
である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７
０００を有する。
図３４（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示システムまた
は半導体装置を適用することができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示
部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることがで
きる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表
示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報も
しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作により
ユーザビリティを高めることができる。
また、図３４（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタル
サイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１また
は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部
７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画
面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操
作することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７
３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行
させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽し
むことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０ 表示システム
２０ 表示部
２１ 画素部
２２ 駆動回路
２３ 駆動回路
２４ タイミングコントローラ
３０ 信号生成部
３１ フロントエンド部
３２ デコーダ
３３ 画像処理回路
３４ 受信部
３５ インターフェース
３６ 制御回路
４０ 補正回路
４１ エンコーダ
４２ デコーダ
５０ 演算処理装置
５１ 領域
５２ 画素
５３ 駆動回路
５４ 駆動回路
１３０ 積和演算素子
１３１ 乗算素子
１３２ ＣＭ
１３３ 加算素子
１３４ 活性化関数素子
１３５ ＣＭ
１４０ プログラマブルスイッチ
１４１ 演算層
１４２ スイッチ層
１６０ スイッチ
１６１ ＣＭ
１６２ スイッチ
２００ レジスタ
２１０ スキャンチェーンレジスタ部
２１１ レジスタ
２１２ セレクタ
２１３ フリップフロップ回路
２１４ 保持回路
２１５ メモリ回路
２１６ メモリ回路
２２０ レジスタ部
２２１ レジスタ
２２２ ラッチ回路
２２３ ＭＵＸ
３００ 表示装置
３０１ 基板
３１０ 表示部
３１１ 画素
３２１ ＴＡＢテープ
３２２ 集積回路
３３１ プリント基板
３３２ ＴＡＢテープ
３３３ 集積回路
３５０ 表示装置
３５１ 表示パネル
３５２ 画素部
３５３ 駆動回路
３５４ 駆動回路
３５５ 画素
３６０ ＦＰＣ
３７０ 表示領域
４００ 表示装置
４１１ 基板
４１２ 基板
４２０ 液晶素子
４２１ 導電層
４２２ 液晶層
４２３ 導電層
４２４ 配向膜
４２６ 絶縁層
４３０ トランジスタ
４３１ 導電層
４３２ 半導体層
４３３ 導電層
４３４ 絶縁層
４３５ 不純物半導体層
４３７ 半導体層
４３８ 接続部
４３９ 偏光板
４４１ 着色層
４４２ 遮光層
４６０ 容量素子
４８１ 絶縁層
４８２ 絶縁層
４８３ 絶縁層
４８４ 絶縁層
４８５ 絶縁層
４８６ 導電層
４８７ 導電層
４８８ 絶縁層
４９０ バックライトユニット
６１２ 移動機構
６１３ 移動機構
６１５ ステージ
６１６ ボールネジ機構
６２０ レーザ発振器
６２１ 光学系ユニット
６２２ ミラー
６２３ マイクロレンズアレイ
６２４ マスク
６２５ レーザ光
６２６ レーザ光
６２７ レーザビーム
６３０ 基板
６４０ 非晶質シリコン層
６４１ 多結晶シリコン層
８０１ トランジスタ
８１１ 絶縁層
８１２ 絶縁層
８１３ 絶縁層
８１４ 絶縁層
８１５ 絶縁層
８１６ 絶縁層
８１７ 絶縁層
８１８ 絶縁層
８１９ 絶縁層
８２０ 絶縁層
８２１ 金属酸化物膜
８２２ 金属酸化物膜
８２３ 金属酸化物膜
８２４ 金属酸化物膜
８３０ 酸化物層
８５０ 導電層
８５１ 導電層
８５２ 導電層
８５３ 導電層
８６０ 半導体装置
８７０ 単結晶シリコンウエハ
８７１ ＣＭＯＳ層
８７２ トランジスタ層
８７３ ゲート電極
８７４ 電極
８７５ 電極
９４０ 表示領域
７０００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機

Claims (1)

  1. 画素部と、第１の駆動回路乃至第４の駆動回路と、第１の配線乃至第６の配線と、信号生成部と、を有し、
    前記信号生成部は、補正回路を有し、
    前記画素部は、第１の画素及び第２の画素を有する第１の領域と、第３の画素及び第４の画素を有する第２の領域と、を有し、
    前記第１の駆動回路は、前記第１の配線に第１の選択信号を供給する機能と、前記第２の配線に第２の選択信号を供給する機能と、を有し、
    前記第２の駆動回路は、前記第３の配線に第３の選択信号を供給する機能と、前記第４の配線に第４の選択信号を供給する機能と、を有し、
    前記第３の駆動回路は、前記第５の配線に第１の映像信号を供給する機能を有し、
    前記第４の駆動回路は、前記第６の配線に第２の映像信号を供給する機能を有し、
    前記第１の画素は、前記第１の配線及び前記第５の配線と電気的に接続され、
    前記第２の画素は、前記第２の配線及び前記第５の配線と電気的に接続され、
    前記第３の画素は、前記第３の配線及び前記第６の配線と電気的に接続され、
    前記第４の画素は、前記第４の配線及び前記第６の配線と電気的に接続され、
    前記第３の駆動回路と前記第２の画素の距離は、前記第３の駆動回路と前記第１の画素の距離よりも長く、
    前記第４の駆動回路と前記第４の画素の距離は、前記第４の駆動回路と前記第３の画素の距離よりも長く、
    前記第２の画素と前記第４の画素は隣接して設けられ、
    前記補正回路は、ニューラルネットワークを有し、
    前記ニューラルネットワークは、前記第５の配線を介して前記第２の画素に入力される前記第１の映像信号を補正し、
    前記ニューラルネットワークは、前記第５の配線を介して前記第１の画素に入力される前記第１の映像信号を補正せず、
    前記ニューラルネットワークは、前記第６の配線を介して前記第４の画素に入力される前記第１の映像信号を補正し、
    前記ニューラルネットワークは、前記第６の配線を介して前記第３の画素に入力される前記第１の映像信号を補正しない、表示システム。
JP2023126079A 2017-01-20 2023-08-02 表示システム Pending JP2023156386A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017008040 2017-01-20
JP2017008039 2017-01-20
JP2017008039 2017-01-20
JP2017008040 2017-01-20
JP2018003938A JP2018120217A (ja) 2017-01-20 2018-01-15 表示システム及び電子機器
JP2022111180A JP2022125357A (ja) 2017-01-20 2022-07-11 表示システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022111180A Division JP2022125357A (ja) 2017-01-20 2022-07-11 表示システム

Publications (1)

Publication Number Publication Date
JP2023156386A true JP2023156386A (ja) 2023-10-24

Family

ID=62908932

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018003938A Withdrawn JP2018120217A (ja) 2017-01-20 2018-01-15 表示システム及び電子機器
JP2022111180A Withdrawn JP2022125357A (ja) 2017-01-20 2022-07-11 表示システム
JP2023126079A Pending JP2023156386A (ja) 2017-01-20 2023-08-02 表示システム

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2018003938A Withdrawn JP2018120217A (ja) 2017-01-20 2018-01-15 表示システム及び電子機器
JP2022111180A Withdrawn JP2022125357A (ja) 2017-01-20 2022-07-11 表示システム

Country Status (4)

Country Link
US (2) US10885877B2 (ja)
JP (3) JP2018120217A (ja)
TW (1) TWI748035B (ja)
WO (1) WO2018134701A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018211350A1 (en) 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Machine learning method, machine learning system, and display system
US10784885B2 (en) * 2017-06-26 2020-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102674906B1 (ko) * 2017-06-27 2024-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 시스템 및 데이터 처리 방법
KR102567675B1 (ko) 2017-08-24 2023-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 화상 처리 방법
KR20200046035A (ko) 2017-08-25 2020-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널 및 표시 장치
TWI767122B (zh) * 2018-05-25 2022-06-11 宏達國際電子股份有限公司 模型建構方法、系統及非揮發性電腦可讀取記錄媒體
KR20210074332A (ko) 2018-10-18 2021-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11417704B2 (en) * 2018-10-19 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6900359B2 (ja) * 2018-12-28 2021-07-07 株式会社ドワンゴ 画像送受信システム、データ送受信システム、送受信方法、コンピュータ・プログラム、画像送信システム、画像受信装置、送信システム、受信装置
CN110322853B (zh) * 2019-06-19 2020-08-11 电子科技大学 一种基于神经网络的智能显示驱动***
CN111462026B (zh) * 2020-03-02 2023-04-07 清华大学 基于编码曝光的合成图像相位恢复方法及装置
CN115516496A (zh) * 2020-05-20 2022-12-23 华为技术有限公司 基于神经网络的区域背光调光方法及装置
CN112967267B (zh) * 2021-03-23 2024-01-23 湖南珞佳智能科技有限公司 一种全卷积神经网络的激光定向能量沉积溅射计数方法
CN113066060B (zh) * 2021-03-23 2023-12-19 湖南珞佳智能科技有限公司 一种空洞卷积神经网络的激光定向能量沉淀图像识别方法
KR20230036571A (ko) * 2021-09-06 2023-03-15 삼성디스플레이 주식회사 감마 보정 방법 및 이를 채용한 표시 장치

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254223A (ja) * 1990-03-02 1991-11-13 Eastman Kodak Japan Kk アナログデータ伝送方式
JP3070643B2 (ja) * 1992-10-23 2000-07-31 株式会社デンソー ニューラルネット型追加学習装置
US5504504A (en) * 1994-07-13 1996-04-02 Texas Instruments Incorporated Method of reducing the visual impact of defects present in a spatial light modulator display
US7158144B2 (en) * 1997-07-09 2007-01-02 Canon Kabushiki Kaisha Image processing apparatus and method for converting data dependent on a first illuminating light into data dependent on a second illuminating light
US6377306B1 (en) * 1998-09-23 2002-04-23 Honeywell International Inc. Method and apparatus for providing a seamless tiled display
JP2001054131A (ja) 1999-05-31 2001-02-23 Olympus Optical Co Ltd カラー画像表示システム
US6244443B1 (en) * 1999-09-03 2001-06-12 B.A.G. Corporation Octagon shaped stackable flexible intermediate bulk container and method of manufacture
JP2001092431A (ja) * 1999-09-27 2001-04-06 Fujitsu General Ltd マルチディスプレイ装置の画面調整方法
EP1104180B1 (de) 1999-11-26 2011-01-19 INB Vision AG Verfahren und Einrichtung zur Bestimmung und mindestens teilweisen Korrektur der Fehler eines Bildwiedergabesystems
DE10022009C2 (de) * 1999-11-26 2002-12-05 Inb Vision Ag Verfahren und Einrichtung zur Bestimmung und mindestens teilweisen Korrektur der Fehler eines Bildwiedergabesystems
US6733138B2 (en) * 2001-08-15 2004-05-11 Mitsubishi Electric Research Laboratories, Inc. Multi-projector mosaic with automatic registration
KR100815899B1 (ko) * 2001-12-12 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
WO2008156437A1 (en) * 2006-04-10 2008-12-24 Avaworks Incorporated Do-it-yourself photo realistic talking head creation system and method
WO2005069991A2 (en) * 2004-01-23 2005-08-04 Iguana Robotics, Inc. Colorstick
JP2006011251A (ja) * 2004-06-29 2006-01-12 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
JP4100379B2 (ja) * 2004-08-09 2008-06-11 セイコーエプソン株式会社 電気光学装置および電気光学装置の表示方法
US7639849B2 (en) * 2005-05-17 2009-12-29 Barco N.V. Methods, apparatus, and devices for noise reduction
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR20080000294A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
US7942530B2 (en) * 2006-10-31 2011-05-17 The Regents Of The University Of California Apparatus and method for self-calibrating multi-projector displays via plug and play projectors
US7847764B2 (en) * 2007-03-15 2010-12-07 Global Oled Technology Llc LED device compensation method
US7961198B2 (en) * 2007-07-27 2011-06-14 Hewlett-Packard Development Company, L.P. Managing color output by appearance intent
KR101429711B1 (ko) * 2007-11-06 2014-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그것의 구동 방법
US8731062B2 (en) * 2008-02-05 2014-05-20 Ntt Docomo, Inc. Noise and/or flicker reduction in video sequences using spatial and temporal processing
EP2112646A3 (en) * 2008-03-31 2010-04-21 Element Labs, Inc. GPU video processing and color correction
JP4780159B2 (ja) * 2008-08-27 2011-09-28 ソニー株式会社 表示装置とその駆動方法
KR101509118B1 (ko) * 2008-10-27 2015-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 보정 정보 생성 장치 및 방법
JP5572980B2 (ja) * 2009-03-31 2014-08-20 カシオ計算機株式会社 表示装置
US20110050640A1 (en) * 2009-09-03 2011-03-03 Niklas Lundback Calibration for a Large Scale Multi-User, Multi-Touch System
US8730183B2 (en) * 2009-09-03 2014-05-20 Obscura Digital Large scale multi-user, multi-touch system
CN102063888B (zh) * 2009-11-13 2012-12-26 京东方科技集团股份有限公司 色彩管理方法及装置
US8262229B2 (en) * 2010-03-22 2012-09-11 Seiko Epson Corporation Multi-projector display system calibration
JP5560076B2 (ja) * 2010-03-25 2014-07-23 パナソニック株式会社 有機ｅｌ表示装置及びその製造方法
JP5560077B2 (ja) * 2010-03-25 2014-07-23 パナソニック株式会社 有機ｅｌ表示装置及びその製造方法
JP5620988B2 (ja) * 2010-06-07 2014-11-05 パナソニック株式会社 有機ｅｌ表示装置の製造方法
WO2012157651A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機
US9466240B2 (en) * 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9049407B2 (en) * 2012-06-22 2015-06-02 Apple Inc. Color correction of images
JP5316729B1 (ja) * 2013-01-31 2013-10-16 富士ゼロックス株式会社 画像処理装置、色調整システムおよびプログラム
JP6415532B2 (ja) * 2013-03-15 2018-10-31 ラムバス・インコーポレーテッド 閾値を監視する条件付きリセットイメージセンサ
US9628767B2 (en) * 2013-07-04 2017-04-18 Electronics And Telecommunications Research Institute Method and system for multi-projection
KR101583289B1 (ko) * 2013-12-09 2016-01-07 씨제이씨지브이 주식회사 영상 중첩 영역의 보정 방법, 기록 매체 및 실행 장치
CN105981193B (zh) 2014-02-11 2018-08-24 株式会社半导体能源研究所 显示设备及电子设备
JP6606345B2 (ja) * 2014-05-16 2019-11-13 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器
KR102248841B1 (ko) * 2014-05-21 2021-05-06 삼성전자주식회사 디스플레이 장치, 전자 장치 및 전자 장치의 동작 방법
JP5993897B2 (ja) * 2014-06-19 2016-09-14 ヤフー株式会社 特定装置、特定方法及び特定プログラム
JP2016029464A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 表示装置
KR102533396B1 (ko) 2014-07-31 2023-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
JP6602585B2 (ja) 2014-08-08 2019-11-06 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2016071597A (ja) * 2014-09-30 2016-05-09 ソニー株式会社 情報処理装置、情報処理方法及びプログラム
WO2016055897A1 (en) 2014-10-08 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9773128B2 (en) * 2014-10-16 2017-09-26 City University Of Hong Kong Holographic encryption of multi-dimensional images
JP6525570B2 (ja) * 2014-12-04 2019-06-05 キヤノン株式会社 画像表示システム、制御装置、制御方法及びプログラム
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI611383B (zh) * 2015-03-03 2018-01-11 宏正自動科技股份有限公司 多影像輸出裝置校正系統及其校正方法
US9716852B2 (en) 2015-04-03 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Broadcast system
WO2016183687A1 (en) * 2015-05-20 2016-11-24 Nikolaos Papadopoulos Circuit, system and method for thin-film transistor logic gates
JP6674838B2 (ja) 2015-05-21 2020-04-01 株式会社半導体エネルギー研究所 電子装置
JP6185514B2 (ja) * 2015-06-08 2017-08-23 シャープ株式会社 表示装置、表示装置の制御方法、および表示装置の駆動方法
US10460251B2 (en) * 2015-06-19 2019-10-29 Preferred Networks Inc. Cross-domain time series data conversion apparatus, methods, and systems
WO2017037568A1 (en) 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
US9798290B2 (en) * 2015-09-25 2017-10-24 City University Of Hong Kong Holographic encryption of multi-dimensional images and decryption of encrypted multi-dimensional images
US20170118479A1 (en) 2015-10-23 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102609997B1 (ko) 2015-10-23 2023-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 모듈 및 전자 기기
US9910633B2 (en) * 2016-05-11 2018-03-06 TCL Research America Inc. Scalable storage-loss optimized framework based method and system for color gamut mapping
CN106324923B (zh) * 2016-10-18 2020-02-14 上海中航光电子有限公司 阵列基板及显示面板
US20180136617A1 (en) * 2016-11-11 2018-05-17 General Electric Company Systems and methods for continuously modeling industrial asset performance
US10418385B2 (en) * 2016-11-18 2019-09-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
US10319743B2 (en) * 2016-12-16 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
IL296495B2 (en) * 2016-12-23 2024-07-01 Magic Leap Inc Techniques for configuring settings for a content capture device
JP2018106608A (ja) 2016-12-28 2018-07-05 株式会社半導体エネルギー研究所 半導体装置
JP7032125B2 (ja) 2016-12-28 2022-03-08 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する電子機器
US10223959B2 (en) * 2017-07-25 2019-03-05 Dell Products L.P. Information handling system integrated overlapped foldable display
US11043164B2 (en) * 2018-01-31 2021-06-22 Ignis Innovation Inc. Display panel compensation methods
US11062675B2 (en) * 2019-01-29 2021-07-13 Ignis Innovation Inc. Compensation for display degradation with temperature normalization
US12027117B2 (en) * 2020-09-25 2024-07-02 Apple Inc. Pixel screening and repair

Also Published As

Publication number Publication date
US10885877B2 (en) 2021-01-05
US11676558B2 (en) 2023-06-13
US20190348011A1 (en) 2019-11-14
JP2018120217A (ja) 2018-08-02
US20210118408A1 (en) 2021-04-22
TW201832197A (zh) 2018-09-01
TWI748035B (zh) 2021-12-01
WO2018134701A1 (en) 2018-07-26
JP2022125357A (ja) 2022-08-26

Similar Documents

Publication Publication Date Title
JP2023156386A (ja) 表示システム
US11373612B2 (en) Semiconductor device and electronic device including the semiconductor device
JP7184488B2 (ja) 画像処理方法および受像装置
TWI753988B (zh) 顯示裝置
JP2022126629A (ja) 機械学習システム
JP2022142796A (ja) 表示装置
US11509918B2 (en) Semiconductor device, and electronic device
TWI766928B (zh) 顯示裝置
JP7110116B2 (ja) 半導体装置
JP6981760B2 (ja) 半導体装置
JP7208889B2 (ja) 放送システム
WO2018189613A1 (ja) 半導体装置、撮像装置及び表示システム
JP2018146648A (ja) 表示システム及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240716