JP2023154840A - サイリスタの強制転流回路 - Google Patents
サイリスタの強制転流回路 Download PDFInfo
- Publication number
- JP2023154840A JP2023154840A JP2022064442A JP2022064442A JP2023154840A JP 2023154840 A JP2023154840 A JP 2023154840A JP 2022064442 A JP2022064442 A JP 2022064442A JP 2022064442 A JP2022064442 A JP 2022064442A JP 2023154840 A JP2023154840 A JP 2023154840A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- node
- thyristor
- forced commutation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 75
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
この発明は、サイリスタに流れる電流を転流させることによりサイリスタをオフさせる強制転流回路に関する。
図4は3相の電力変換回路の例を示す回路図である。この電力変換回路は、U相交流回路500U、V相交流回路500V、W相交流回路500Wからなる。U相交流回路500U、V相交流回路500V、W相交流回路500Wは、逆並列接続されたサイリスタTh1aおよびTh1bの対を各々含んでいる。ここで、サイリスタTh1aおよびTh1bは、自己消弧機能を有していない。そこで、U相交流回路500U、V相交流回路500V、W相交流回路500Wに対し、サイリスタTh1a、Th1bに流れる電流を転流させてサイリスタTh1a、Th1bをオフにする強制転流回路600U、600V、600Wが設けられる場合がある。
図5はこの種の強制転流回路の一例である強制転流回路600の構成を示す回路図である。なお、図5の強制転流回路600は、サイリスタTh1aの強制転流を行う回路であるが、サイリスタTh1bの強制転流を行う回路も同様な構成である。
図5に示すように、強制転流回路600は、ダイオードD0と、補助サイリスタTh2と、キャパシタC0と、リアクトルL0とを含む。ここで、ダイオードD0および補助サイリスタTh2は、サイリスタTh1aのアノードおよびカソード間に直列接続されている。また、補助サイリスタTh2には、キャパシタC0およびリアクトルL0からなる直列共振回路が並列接続されている。
このような構成において、主電流Iaが流れているときにサイリスタTh1aをオフさせる場合の動作を説明する。サイリスタTh1aが以前のサイクルにおいてオフしていた時に、回路電圧によりキャパシタC0は図の左側を正極性とする向きに充電されている。この場合、まず、補助サイリスタTh2をオンさせる。これによりキャパシタC0に充電されていた電荷が補助サイリスタTh2を介して放電され、補助サイリスタTh2に電流Ibが流れる。この結果、キャパシタC0およびリアクトルL0からなる直列共振回路に共振が発生する。この共振により、キャパシタC0は逆向きに充電された後、放電を始め、電流Ibの極性が反転する。電流Ibの極性が反転すると、補助サイリスタTh2がオフする。補助サイリスタTh2がオフすると、キャパシタC0およびリアクトルL0からなる直列共振回路の共振電流はサイリスタTh1aを経由する電流Icとなる。この電流IcはサイリスタTh1aに流れる主電流Iaを打ち消す。この結果、サイリスタTh1aはオフする。その後、電流IcによりキャパシタC0が所定電圧まで充電されると、電流Icは停止する。なお、このようなサイリスタの強制転流回路に関しては例えば特許文献1に開示がある。
IGBT(Insulated Gate Bipolar Transistor)等の自己消弧素子の普及によりこのようなサイリスタを使用した回路は、高周波スイッチングを行う電力変換回路の主スイッチング素子としては使われなくなってきている。しかし、サイリスタは導通損が小さく、かつ、サージ電流耐量が大きいという特性を有するので、高速性の要求されない切替スイッチとして現在でも用いられている。
ちなみにIGBTを切替スイッチに用いた場合、一般的なIGBTは逆耐圧がないため、交流用途では2個のIGBTを逆直列接続して切替スイッチを構成する必要がある。その場合、切替スイッチの順電圧は2V×2=4Vとなる。これに対し、サイリスタを切替スイッチに用いた場合、順電圧は1.3V前後となる。
また、IGBTは定格の2倍までしかサージ電流を流すことができないが、サイリスタは定格の10倍程度のサージ電流を流せる。このようにサイリスタは、サージ電流耐量が大きいため、消弧できない大電流(短絡電流等)が流れているとき、ヒューズ断まで耐えることができる。
ところで、上述した従来の強制転流回路において、サイリスタTh1aに流れる主電流Iaを遮断するためには、キャパシタC0に流れる電流Ib、Icを主電流Iaの最大値よりも大きくする必要がある。また、この大きな電流Ib、IcをサイリスタTh1aの遮断に要する時間だけキャパシタC0に流し続ける必要があり、キャパシタC0はこのためのキャパシタンスを有している必要がある。また、キャパシタC0には、少なくとも電源系のピーク電圧相当の電圧(図4の例では相間電圧である回路電圧)が印加される可能性があり、これに応じた耐圧が要求される。さらにキャパシタC0に電圧が印加される際、リアクトルL0または配線インダクタンスと共振を起こすことがある。共振電圧のピークは印加電圧の2倍程度まで達する。このため、キャパシタC0は大型になる。
また、リアクトルL0は、サイリスタTh1aの遮断に要する時間よりも長い共振周期を実現するインダクタンスを有している必要がある。また、リアクトルL0は、主電流Iaの最大値よりも大きな電流容量を有している必要がある。ここで、リアクトルL0に流れる電流は非繰り返し波形であるため、リアクトルL0の巻線断面積は連続定格よりも小さくて良いものの、鉄心はピーク電流に対する飽和を避けるために断面積を大きくする必要がある。よって、リアクトルL0は大型になる。
この発明は、以上説明した事情に鑑みてなされたものであり、大型のキャパシタおよび大型のリアクトルを用いることなく構成することが可能なサイリスタの強制転流回路を提供することを目的とする。
この発明の一態様であるサイリスタの強制転流回路は、サイリスタに対して並列接続される強制転流回路であって、直列接続された電圧源および自己消弧素子を含み、前記電圧源は所定の電圧に充電されるキャパシタを含み、前記電圧源の電圧は、前記強制転流回路の順電圧降下から前記サイリスタの順電圧降下を差し引いた電圧より大きい電圧であり、前記電圧源に含まれる前記キャパシタの耐圧は、前記強制転流回路に与えられる最大電圧よりも小さいことを特徴とする。
この強制転流回路によれば、自己消弧素子がオンすることにより、電圧源の電圧が自己消弧素子を介してサイリスタに与えられる。この結果、電圧源および自己消弧素子を経由する経路にサイリスタの電流が転流し、サイリスタがオフになる。そして、サイリスタがオフになった後、自己消弧素子がオフになり、転流動作が終了する。この強制転流回路は、共振を利用するものではないので、共振回路を構成する大型のキャパシタおよび大型のリアクトルが不要である。
以下、図面を参照しつつ本開示の実施形態について説明する。
図1はこの発明の一実施形態である強制転流回路100の構成を示す回路図である。なお、図1には、強制転流回路100に関する理解を容易にするため、強制転流回路100の適用対象であるサイリスタTh1と、強制転流回路100を制御する制御回路200とが、強制転流回路100とともに図示されている。
図1はこの発明の一実施形態である強制転流回路100の構成を示す回路図である。なお、図1には、強制転流回路100に関する理解を容易にするため、強制転流回路100の適用対象であるサイリスタTh1と、強制転流回路100を制御する制御回路200とが、強制転流回路100とともに図示されている。
図1に示すように、強制転流回路100は、サイリスタTh1に対して並列接続される。この強制転流回路100は、電圧源300と、リアクトルLと、自己消弧素子Q1と、ダイオードDB、D1およびD2とを有する。
ここで、電圧源300と、リアクトルLと、自己消弧素子Q1と、ダイオードDBは、サイリスタTh1のアノードとカソードとの間に直列接続されている。図示の例において、自己消弧素子Q1は、ダイオードが逆並列接続されたIGBT(Insulated Gate Bipolar Transistor)であり、コレクタがリアクトルLに接続され、エミッタがダイオードDBに接続されている。ダイオードDBは、アノードが自己消弧素子Q1のエミッタに接続され、カソードがサイリスタTh1のカソードに接続されている。このダイオードDBは、自己消弧素子Q1に逆電圧が加わるのを阻止する逆電圧ブロックダイオードである。また、リアクトルLは、自己消弧素子Q1がオンしたときに流れる電流I2(図1参照)を制限する役割を果たす。本実施形態では、電流I2が流れる経路の配線がリアクトルLとして機能する。
また、ダイオードD1は、電圧源300に並列接続されている。より具体的には、ダイオードD1は、アノードがサイリスタTh1のアノードに接続され、カソードが電圧源300およびリアクトルLの共通接続点に接続されている。このダイオードD1は、電圧源300に逆電圧が印加されるのを防止する逆電圧ブロックダイオードとして機能する。また、ダイオードD2は、カソードが電圧源300およびリアクトルLの共通接続点に接続され、アノードがリアクトルLおよび自己消弧素子Q1の共通接続点に接続されている。このダイオードD2は、リアクトルLに蓄積された電気エネルギーを還流電流として流す還流ダイオードとして機能する。
本実施形態において、電圧源300は、所定の電圧に充電されたキャパシタである。電圧源300は、サイリスタTh1のアノードが接続された第1ノードaに負極が接続され、リアクトルL、ダイオードD1およびD2の共通接続点である第2ノードbに正極が接続されている。電圧源300の電圧は、強制転流回路100の順電圧降下からサイリスタTh1の順電圧降下を差し引いた電圧より大きい程度の電圧である。具体的には、電圧源300の電圧は、自己消弧素子Q1およびダイオードDBの直列回路の順電圧降下(例えば4V)からサイリスタTh1の順電圧降下(例えば2V)を差し引いた電圧(この例では2V)よりも大きい程度の電圧(例えば10V)である。また、電圧源300を構成するキャパシタの耐圧は、強制転流回路100に加わる最大電圧である回路電圧よりも低い。ここで、回路電圧は、例えば多相回路の相間電圧、あるいは中性点に対する相電圧のピーク値、平均値、実効値のうちの最も低い電圧値に基づいて決定される。
次に本実施形態の動作について説明する。サイリスタTh1をオフさせる場合、制御回路200は、自己消弧素子Q1をオンさせる。これにより、電圧源300の電圧がリアクトルL、自己消弧素子Q1およびダイオードDBを介してサイリスタTh1のカソードおよびアノード間に印加され、電圧源300、リアクトルL、自己消弧素子Q1およびダイオードDBという経路を介した電流I2が流れる。
ここで、自己消弧素子Q1をオンさせると、電流I2が急激に増加して自己消弧素子Q1に損傷を与える可能性がある。そこで、図1では、リアクトルLがこの電流I2の急激な増加を制限する。自己消弧素子Q1を介して電流I2が流れると、その分だけサイリスタTh1の主電流I1が減少する。そして、主電流I1が0になり、主電流I1が0の状態が所定時間継続すると、サイリスタTh1はオフとなる。
制御回路200は、自己消弧素子Q1をオンさせた後、サイリスタTh1がオフになるのに必要な時間が経過したタイミングにおいて、自己消弧素子Q1をオフさせ、電流I2を遮断する。このとき、ダイオードD2は、リアクトルLに蓄積された電気エネルギーを還流電流として流す。また、ダイオードDBは、電流I2の遮断によりリアクトルLに発生する逆電圧が自己消弧素子Q1に加わるのを阻止する。
次に電圧源300の具体例について説明する。図2は電圧源300の第1の例である電圧源300Aの構成を示す回路図である。この電圧源300Aは、大容量の電解キャパシタ(日本では電解コンデンサと呼ばれることが多い)31と、この電解キャパシタ31を充電する充電回路32とにより構成されている。
電解キャパシタ31は、負極が第1ノードaに、正極が第2ノードbに接続されている。本実施形態において、充電回路32は、出力電圧が低電圧であり、時間を掛けて充電を行うものでよい。そのため、充電回路32は、電力容量の小さいものでよい。図示の例では、充電回路32は、トランス321と、ダイオード323および324からなる整流回路322により構成されている。トランス321には、サイリスタTh1が設けられた交流回路の交流電圧400Vが与えられる。トランス321は、この400Vの交流電圧を降圧して出力する。整流回路322は、このトランス321の出力電圧を整流し、10Vの直流電圧を電解キャパシタ31に出力する。電解キャパシタ31の充電電圧を10Vとし、1000Aの電流を例えば1秒間流すことができる電解キャパシタ31を100秒で充電するものとすると、電解キャパシタ31の充電に要する電力は、10V×1000A×1秒/100秒=100W程度となる。
図3は電圧源300の第2の例である電圧源300Bの構成を示す回路図である。この電圧源300Bは、複数(この例では4個)のキャパシタC_1~C_4と、複数(この例では9個)のダイオードD_1~D_9と、ダイオード41および抵抗42からなる充電回路40と、を有する。なお、図3では、図面が煩雑になるのを防止するため、キャパシタの個数を4個としたがキャパシタの個数は5個以上であってもよい。
図3において、複数のダイオードD_1~D_9は、第1ダイオードと第2ダイオードとを含む。ここで、第1ダイオードは、第1ノードaと第2ノードbの間に第1ノードaが正、第2ノードbが負となる電圧が印加されることによりオンとなるダイオードD_1~D_6である。また、第2ダイオードは、第1ノードaが負、第2ノードbが正となる電圧が印加されることによりオンとなるダイオードD_7~D_9である。
ここで、第1ダイオードD_1~D_6は、それらがオンとなることにより、第1ノードaと第2ノードbとの間に複数のキャパシタC_1~C_4を並列接続する(実線矢印参照)。また、第2ダイオードD_7~D_9は、それらがオンとなることにより、第1ノードaと第2ノードbとの間に複数のキャパシタC_1~C_4を直列接続する(破線矢印参照)。
従って、電圧源300Bでは、第1ノードaと第2ノードbの間に第1ノードaが正、第2ノードbが負となる電圧が印加される期間、第1ノードaと第2ノードbの間に複数のキャパシタC_1~C_4が並列接続された状態となる。そして、転流動作は、この第1ノードaが正、第2ノードbが負となる電圧が第1ノードaと第2ノードbの間に印加される期間内に行われる。
また、電圧源300Bでは、第1ノードaと第2ノードbの間に第1ノードaが負、第2ノードbが正となる電圧が印加される期間、第1ノードaと第2ノードbの間に複数のキャパシタC_1~C_4が直列接続された状態となる。そして、この期間には、他相の交流電圧を整流した直流電圧が充電回路40により第2ノードbに与えられ、この直流電圧により、直列接続されたキャパシタC_1~C_4の充電が行われる。他相の交流電圧とは、強制転流回路100が接続されたサイリスタTh1が属する交流回路の他の相の交流回路に与えられる交流電圧を意味する。
ここで、仮に電圧源300Bにおけるキャパシタの個数をN、1個のキャパシタのキャパシタンスをC、耐圧をEとする。この場合、N個のキャパシタを直列接続すると、キャパシタンスはC/N、耐圧はN・Eとなる。一方、N個のキャパシタを並列接続すると、キャパシタンスはN・C、耐圧はEとなる。
他相の交流電圧が400Vであるとすると、ピーク電圧400×√2=566Vが直列接続されたキャパシタに印加される。例えばN=5であるとすると、566V/5=113Vの電圧が1個のキャパシタに印加される。そこで、この電圧よりも耐圧が高いキャパシタ、例えばキャパシタンスが1000μF、耐圧が160Vのキャパシタを用いる。この場合、直列接続時のキャパシタンスは1000μF/5=200μF、並列接続時のキャパシタンスは1000μF×5=5000μFとなる。
サイリスタTh1をオフさせるために、電圧源300Bは、サイリスタTh1の遮断に要する時間、自己消弧素子Q1およびダイオードDBの直列回路の順電圧降下(例えば4V)からサイリスタTh1の順電圧降下(例えば2V)を差し引いた電圧(この例では2V)よりも大きい電圧を維持する必要がある。この場合、自己消弧素子Q1およびダイオードDBの直列回路の順電圧降下と、サイリスタTh1の順電圧降下は、数Vのオーダーである。このため、並列接続時のキャパシタに関しては、従来回路のような数100Vの電圧は必要なく、むしろ低電圧で大容量であることが望まれる。並列接続時は、この例のように、160Vの耐圧と5000μFのキャパシタンスを実現できれば十分である。
また、この例では、400Vの交流電圧を利用して、直列接続された5個のキャパシタを充電する。この場合、キャパシタ1個当たりの印加電圧は、約100Vになるので問題ない。
このように第2の例では、サイリスタTh1の遮断に要する時間に亙って、並列接続された複数のキャパシタから数10Vの電圧を出力することができ、また、数100Vの交流電圧を利用して、直列接続された複数のキャパシタの充電を行うことができる。
以上説明したように、本実施形態による強制転流回路100は、直列接続された電圧源300および自己消弧素子Q1を含み、電圧源300は所定の電圧に充電されるキャパシタを含み、電圧源300の電圧は、強制転流回路100の順電圧降下からサイリスタTh1の順電圧降下を差し引いた電圧より大きい電圧であればよく、電圧源300に含まれるキャパシタの耐圧は、強制転流回路に与えられる最大電圧よりも小さくてよい。従って、強制転流回路100は、大型のキャパシタおよび大型のリアクトルを用いないで構成することができる。
また、強制転流回路100では、リアクトルLが自己消弧素子Q1にリアクトルLに直列接続されている。このため、自己消弧素子Q1のオン時に流れる電流がリアクトルLにより制限され、自己消弧素子Q1が保護される。このリアクトルLは、配線のインダクタンスであってもよい。また、リアクトルLは省略してもよい。
また、強制転流回路100では、ダイオードD1が電圧源300に並列接続されている。このダイオードD1は、電圧源300に逆電圧が印加されるのを防止する逆電圧ブロックダイオードとして機能する。
また、強制転流回路100では、リアクトルLにダイオードD2が並列接続されている。このダイオードD2は、自己消弧素子Q1のオフ時にリアクトルLの電流を流す還流ダイオードとして機能し、自己消弧素子Q1にサージ電圧が印加されるのを防止する。
また、好ましい態様において、強制転流回路100は、サイリスタを含む交流回路の当該サイリスタTh1に設けられる強制転流回路であって、電圧源300Aを有する。この電圧源300Aは、電圧源300Aの負極に対応した第1ノードaと正極に対応した第2ノードとの間に接続された電解キャパシタ31と、電解キャパシタ31を充電する充電回路32とを含む。充電回路32は、交流回路に与えられる交流電圧を降圧するトランス321と、トランス321の出力電圧を整流した直流電圧により電解キャパシタ31を充電する整流回路322とを含む。従って、この態様によれば、低圧かつ大容量のキャパシタを電圧源300Aとして機能させることができる。
また、好ましい態様において、強制転流回路100は、サイリスタを各々含む複数相の交流回路の各相のサイリスタTh1に設けられる強制転流回路であって、電圧源300Bを有する。この電圧源300Bは、複数のキャパシタC_1~C_4と、複数のダイオードD_1~D_9と、充電回路40と、を含む。複数のダイオードD_1~D_9は、電圧源300Bの負極に対応した第1ノードaと電圧源300Bの正極に対応した第2ノードbとの間に第1ノードaが正、第2ノードbが負となる電圧が印加されることによりオンとなる第1ダイオードD_1~D_6と、第1ノードaと第2ノードbとの間に第1ノードaが負、第2ノードbが正となる電圧が印加されることによりオンとなる第2ダイオードD_7~D_9と、を含む。第1ダイオードD_1~D_6は、オンとなることにより、第1ノードaと第2ノードbとの間に複数のキャパシタC_1~C_4を並列接続し、第2ダイオードD_7~D_9は、オンとなることにより、第1ノードaと第2ノードbとの間に複数のキャパシタC_1~C_4を直列接続する。充電回路40は、複数の第2ダイオードD_7~D_9がオンである期間に、直列接続された複数のキャパシタC_1~C_4を、他相の交流回路に与えられる交流電圧を整流した直流電圧により充電する。この態様においても、低圧かつ大容量のキャパシタを電圧源300Bとして機能させることができる。
100……強制転流回路、Th1……サイリスタ、300,300A,300B……電圧源、Q1……自己消弧素子、L……リアクトル、DB,D1,D2,D_1~D_9,41……ダイオード、C_1~C_4……キャパシタ、200……制御回路、31……電解キャパシタ、32,40……充電回路、321……トランス、322……整流回路、42……抵抗。
Claims (7)
- サイリスタに対して並列接続される強制転流回路であって、
直列接続された電圧源および自己消弧素子を含み、
前記電圧源は所定の電圧に充電されるキャパシタを含み、
前記電圧源の電圧は、前記強制転流回路の順電圧降下から前記サイリスタの順電圧降下を差し引いた電圧より大きい電圧であり、
前記電圧源に含まれる前記キャパシタの耐圧は、前記強制転流回路に与えられる最大電圧よりも小さい強制転流回路。 - 前記自己消弧素子のオン時に流れる電流を制限するリアクトルが前記自己消弧素子に直列接続された請求項1に記載の強制転流回路。
- 前記リアクトルは、配線のインダクタンスである請求項2に記載の強制転流回路。
- 前記電圧源に逆電圧が印加されるのを防止するダイオードが前記電圧源に並列接続された請求項1に記載の強制転流回路。
- 前記リアクトルにダイオードが並列接続された請求項2に記載の強制転流回路。
- サイリスタを含む交流回路の当該サイリスタに設けられる強制転流回路であって、
前記電圧源は、前記電圧源の負極に対応した第1ノードと前記電圧源の正極に対応した第2ノードとの間に接続された電解キャパシタと、前記電解キャパシタを充電する充電回路とを含み、
前記充電回路は、前記交流回路に与えられる交流電圧を降圧するトランスと、前記トランスの出力電圧を整流した直流電圧により前記電解キャパシタを充電する整流回路とを含む請求項1に記載の強制転流回路。 - サイリスタを各々含む複数相の交流回路の各相のサイリスタに設けられる強制転流回路であって、
前記電圧源は、複数のキャパシタと、複数のダイオードと、充電回路と、を含み、
前記複数のダイオードは、前記電圧源の負極に対応した第1ノードと前記電圧源の正極に対応した第2ノードとの間に前記第1ノードが正、前記第2ノードが負となる電圧が印加されることによりオンとなる第1ダイオードと、前記第1ノードと前記第2ノードとの間に前記第1ノードが負、前記第2ノードが正となる電圧が印加されることによりオンとなる第2ダイオードと、を含み、
前記第1ダイオードは、オンとなることにより、前記第1ノードと前記第2ノードとの間に前記複数のキャパシタを並列接続し、
前記第2ダイオードは、オンとなることにより、前記第1ノードと前記第2ノードとの間に前記複数のキャパシタを直列接続し、
前記充電回路は、前記複数の第2ダイオードがオンである期間に、直列接続された前記複数のキャパシタを、他相の交流回路に与えられる交流電圧を整流した直流電圧により充電する請求項1に記載の強制転流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022064442A JP2023154840A (ja) | 2022-04-08 | 2022-04-08 | サイリスタの強制転流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022064442A JP2023154840A (ja) | 2022-04-08 | 2022-04-08 | サイリスタの強制転流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023154840A true JP2023154840A (ja) | 2023-10-20 |
Family
ID=88373210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022064442A Pending JP2023154840A (ja) | 2022-04-08 | 2022-04-08 | サイリスタの強制転流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023154840A (ja) |
-
2022
- 2022-04-08 JP JP2022064442A patent/JP2023154840A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5982646A (en) | Voltage clamp snubbers for three level converter | |
US9748848B2 (en) | Modular multilevel DC/DC converter for HVDC applications | |
JP4056886B2 (ja) | コンバータ | |
US9083274B2 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
KR101853001B1 (ko) | 역방향 도통 전력 반도체 스위치를 포함하는 모듈식 다중 컨버터 | |
US20190068076A1 (en) | Power Conversion Device | |
US4446513A (en) | DC/AC Bridge inverter including a switching aid and inductive energy recovery circuit | |
US20200366186A1 (en) | Modular multilevel converter sub-module having dc fault current blocking function and method of controlling the same | |
JP2004072846A (ja) | 整流装置 | |
JPH08289561A (ja) | 電力変換装置 | |
JP3325030B2 (ja) | 3レベルインバータ装置 | |
WO2019064705A1 (ja) | 電力変換装置 | |
EP0538825B1 (en) | Power converting apparatus | |
US20190068081A1 (en) | Converter | |
US5892675A (en) | AC current source circuit for converting DC voltage into AC current | |
JP2020014045A (ja) | 双方向スイッチ回路 | |
US4405977A (en) | Commutation circuits for thyristor inverters | |
CA2174818A1 (en) | Converter circuit arrangement | |
JP2023154840A (ja) | サイリスタの強制転流回路 | |
JP7293095B2 (ja) | 電力変換装置 | |
JP3356783B2 (ja) | 電力変換装置及びモータ制御装置 | |
JP2007267435A (ja) | 電力変換装置 | |
JP2790600B2 (ja) | 電力変換装置 | |
Lee et al. | Flyback-type di/dt snubber for 10kV IGCT in MV wind turbines | |
KR102303311B1 (ko) | 고압 인버터 장치의 전력셀 회로 |