JP2023115986A - 電源回路及び車両 - Google Patents

Abstract

【課題】入力電圧が急峻に立ち上がったときに出力電圧が上昇することを抑制することができる電源回路を提供する。
【解決手段】電源回路は、入力電圧を出力電圧に変換するように構成される電源回路であって、スイッチングトランジスタ、又は、前記入力電圧が印加されるように構成される入力端（Ｔ１）と前記出力電圧が印加されるように構成される出力端（Ｔ２）との間に設けられる出力トランジスタ（１、２）のいずれか一方である駆動対象素子と、前記出力電圧に基づく電圧と基準電圧との差に基づいて前記駆動対象素子を駆動するように構成されるドライバ（３）と、前記入力電圧が立ち上がったときに前記駆動対象素子の制御端子に供給する電圧を立ち上げるように構成される電圧生成部（４）と、を備える。
【選択図】図１

Description

本明細書に開示されている発明は、電源回路及び当該電源回路を備える車両に関する。

ＬＤＯ［low drop out］などのリニア電源回路は様々なデバイスの電源手段として用いられている。リニア電源回路に関する従来技術の一例としては、特許文献１を挙げることができる。

特開２０２０－７１６８１号公報

リニア電源回路の出力トランジスタがＰチャネル型ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）又はＰＮＰトランジスタである場合、リニア電源回路に供給される入力電圧が急峻に立ち上がると、出力トランジスタがオン状態になり、リニア電源回路の出力電圧が上昇してしまうおそれがある。例えば、リニア電源回路の出力電圧が中途半端に上昇すると、リニア電源回路の出力電圧を利用する負荷において問題が生じるおそれがある。なお、スイッチング電源回路においても同様の問題が生じるおそれがある。

本明細書に開示されている電源回路は、入力電圧を出力電圧に変換するように構成される電源回路であって、スイッチングトランジスタ、又は、前記入力電圧が印加されるように構成される入力端と前記出力電圧が印加されるように構成される出力端との間に設けられる出力トランジスタのいずれか一方である駆動対象素子と、前記出力電圧に基づく電圧と基準電圧との差に基づいて前記駆動対象素子を駆動するように構成されるドライバと、前記入力電圧が立ち上がったときに前記駆動対象素子の制御端子に供給する電圧を立ち上げるように構成される電圧生成部と、を備える。

また、本明細書に開示されている車両は、上記構成の電源回路を備える。

本明細書に開示されている発明によれば、電源回路に供給される入力電圧が急峻に立ち上がったときに電源回路の出力電圧が上昇することを抑制することができる。

図１は、実施形態に係るリニア電源回路の一構成例を示す図である。 図２は、電圧生成部の一構成例を示す図である。 図３は、実施形態に係るリニア電源回路から電圧生成部を除いた場合の各部の電圧波形を示す図である。 図４は、実施形態に係るリニア電源回路の各部の電圧波形を示す図である。 図５は、電圧生成部の他の構成例を示す図である。 図６は、車両の外観図である。 図７は、スイッチング電源回路の一構成例を示す図である。

本明細書において、定電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。

本明細書において、基準電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。

本明細書において、ＭＯＳＦＥＴとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなる電界効果トランジスタをいう。つまり、ＭＯＳＦＥＴのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。

図１は、実施形態に係るリニア電源回路の一構成例を示す図である。図１に示すリニア電源回路は、トランジスタ１と、出力トランジスタ２Ａ及び２Ｂと、抵抗Ｒ１Ａ～Ｒ１Ｃと、ドライバ３と、電圧生成部４と、レギュレータ５と、低電圧保護回路６と、基準電圧源ＶＳ１と、定電流源ＩＳ１と、端子Ｔ１と、端子Ｔ２と、を備える。

図１に示す構成例では、トランジスタ１並びに出力トランジスタ２Ａ及び２ＢはＰチャネル型ＭＯＳＦＥＴである。

トランジスタ１のソースは、抵抗Ｒ１Ａを介して端子Ｔ１に接続される。出力トランジスタ２Ａ及び２Ｂの各ソースは端子Ｔ１に接続される。トランジスタ１のゲート及び出力トランジスタ２Ａのゲートは、抵抗Ｒ１Ｃを介して端子Ｔ１に接続される。端子Ｔ１は、入力電圧ＶＩＮが印加されるように構成される。

トランジスタ１のドレインは、定電流源ＩＳ１の第１端に接続される。定電流源ＩＳ１の第２端はグラウンド電位に接続される。また、トランジスタ１のドレインは、トランジスタ１のゲート及び出力トランジスタ２Ａのゲートに接続される。出力トランジスタ２Ｂのゲートは、抵抗Ｒ１Ｂを介して、トランジスタ１のゲート及び出力トランジスタ２Ａのゲートに接続される。出力トランジスタ２Ａ及び２Ｂの各ドレインは端子Ｔ２に接続される。端子Ｔ２は、出力電圧ＶＯＵＴが印加されるように構成される。端子Ｔ２には、不図示の出力コンデンサ及び負荷が外付け接続される。

ドライバ３は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差に基づいてトランジスタ１並びに出力トランジスタ２Ａ及び２Ｂを駆動するように構成される。

帰還電圧ＶＦＢは、出力電圧ＶＯＵＴに基づく電圧である。帰還電圧ＶＦＢは、出力電圧ＶＯＵＴと同一値の電圧であってもよく、出力電圧ＶＯＵＴの分圧であってもよい。帰還電圧ＶＦＢは、ドライバ３の非反転入力端子に供給される。

基準電圧ＶＲＥＦは、基準電圧源ＶＳ１から出力され、ドライバ３の反転入力端子に供給される。基準電圧源ＶＳ１は、例えば入力電圧ＶＩＮから基準電圧源ＶＳ１を生成する。

ドライバ３は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差に基づく誤差信号を出力する。誤差信号は、トランジスタ１及び出力トランジスタ２Ａの各ゲートに供給される。また、誤差信号は、抵抗Ｒ１Ｂを介して出力トランジスタ２Ｂのゲートに供給される。

電圧生成部４は、入力電圧ＶＩＮが立ち上がったときに出力トランジスタ２Ａ及び２Ｂのゲートに供給する電圧を立ち上げるように構成される。電圧生成部４の詳細については後述する。

レギュレータ５は、入力電圧ＶＩＮから定電圧ＶＲＥＧを生成する。定電圧ＶＲＥＧは、例えばドライバ３の駆動電圧として用いられる。

低電圧保護回路６は、ＵＶＬＯ（under voltage lock-out）回路である。低電圧保護回路６は、入力電圧ＶＩＮが所定値を超えているか否かを監視するように構成される。低電圧保護回路６は、監視結果である監視結果信号ＳＵＶＬＯを出力する。本実施形態では、入力電圧ＶＩＮが所定値を超えていない場合に監視結果信号ＳＵＶＬＯはＬＯＷレベルになり、入力電圧ＶＩＮが所定値を超えている場合に監視結果信号ＳＵＶＬＯはＨＩＧＨレベルになる。

図２は、電圧生成部４の一構成例を示す図である。図２に示す構成例では、電圧生成部４は、トランジスタＱ１～Ｑ３と、コンデンサＣ１と、抵抗Ｒ２～Ｒ４と、端子Ｔ３～Ｔ５と、を備える。図２に示す構成例では、トランジスタＱ１及びＱ２はＮチャネル型ＭＯＳＦＥＴであり、トランジスタＱ３はＰチャネル型ＭＯＳＦＥＴである。

トランジスタＱ１のゲートには監視結果信号ＳＵＶＬＯが供給される。トランジスタＱ１のソースはグラウンド電位に接続される。トランジスタＱ１のドレインは、コンデンサＣ１の第１端、抵抗Ｒ２の第１端、及びトランジスタＱ２のゲートに接続される。

コンデンサＣ１の第２端は端子Ｔ３に接続される。端子Ｔ３は、入力電圧ＶＩＮが印加されるように構成される。

抵抗Ｒ２の第２端及びトランジスタＱ２のソースはグラウンド電位に接続される。トランジスタＱ２のドレインは、抵抗Ｒ３の第１端及びトランジスタＱ３のゲートに接続される。

抵抗Ｒ３の第２端は端子Ｔ４に接続される。端子Ｔ４は、入力電圧ＶＩＮが印加されるように構成される。

トランジスタＱ３のソースは抵抗Ｒ４を介して端子Ｔ５に接続される。端子Ｔ５は、入力電圧ＶＩＮが印加されるように構成される。トランジスタＱ３のドレインからは電圧ＶＤＱ３が出力される。電圧ＶＤＱ３は、出力トランジスタ２Ａのゲートに供給される。また、電圧ＶＤＱ３は、抵抗Ｒ１Ｂを介して出力トランジスタ２Ｂのゲートに供給される。

以下、図３及び図４を参照しながら、電圧生成部４の機能について説明する。図３は、実施形態に係るリニア電源回路から電圧生成部４を除いた場合の各部の電圧波形を示す図である。図４は、実施形態に係るリニア電源回路の各部の電圧波形を示す図である。なお、図３及び図４は、実施形態に係るリニア電源回路が無負荷状態である場合の電圧波形を示す図である。

電圧生成部４が設けられていないと仮定した場合、図３に示すように、入力電圧ＶＩＮが立ち上がるタイミングｔ１で、出力トランジスタ２Ａのゲート電圧ＶＧ１及び出力トランジスタ２Ｂのゲート電圧ＶＧ２が立ち上がらないため、出力トランジスタ２Ａ及び２Ｂはオン状態になる。これにより、出力電圧ＶＯＵＴが上昇する。

タイミングｔ１の後、定電圧ＶＲＥＧが徐々に上昇し、定電圧ＶＲＥＧの上昇に伴ってドライバ３が低電圧保護回路６による低電圧保護下での制御動作を徐々に開始するため、出力トランジスタ２Ａのゲート電圧ＶＧ１及び出力トランジスタ２Ｂのゲート電圧ＶＧ２が徐々に上昇する。そして、出力トランジスタ２Ａ及び２Ｂがオフになるタイミングｔ２まで、出力電圧ＶＯＵＴの上昇が継続する。

タイミングｔ２の後、監視結果信号ＳＵＶＬＯがＨＩＧＨレベルになるタイミングｔ３が到来する。タイミングｔ３の後、ドライバ３は、低電圧保護回路６による低電圧保護が解除された状態での制御動作を開始する。したがって、タイミングｔ３の後、出力電圧ＶＯＵＴは目標値ＶＴＧまで上昇する。

次に、図２に示す構成例の電圧生成部４の動作について図４を参照して説明する。

図２に示す構成例の電圧生成部４では、入力電圧ＶＩＮが立ち上がるタイミングｔ１で、監視結果信号ＳＵＶＬＯがＬＯＷレベルであるためトランジスタＱ１がオフになる。しがたって、入力電圧ＶＩＮの立ち上がりに応じてトランジスタＱ２のゲート電圧ＶＧＤ２も立ち上がり、トランジスタＱ２がオンになる。トランジスタＱ２がオンになると、トランジスタＱ３もオンになるので、電圧ＶＤＱ３は入力電圧ＶＩＮと略同一値になる。これにより、タイミングｔ１で出力トランジスタ２Ａのゲート電圧ＶＧ１及び出力トランジスタ２Ｂのゲート電圧ＶＧ２が立ち上がり、出力トランジスタ２Ａ及び２Ｂがオフになる。そのため、図４に示すように、タイミングｔ１で出力電圧ＶＯＵＴは上昇しない。

監視結果信号ＳＵＶＬＯがＨＩＧＨレベルになるタイミングｔ３が到来するまで、トランジスタＱ２のゲート電圧ＶＧＤ２はＨＩＧＨレベルを維持する。監視結果信号ＳＵＶＬＯがＨＩＧＨレベルになると、トランジスタＱ１がオンになり、トランジスタＱ２がオフになる。トランジスタＱ２がオフになると、トランジスタＱ３のゲートは抵抗Ｒ３によってプルアップされトランジスタＱ３もオフになる。

図２に示す構成例の電圧生成部４は、上述した動作によって入力電圧ＶＩＮが立ち上がったときに出力トランジスタ２Ａ及び２Ｂのゲートに供給する電圧ＶＤＱ３を立ち上げる。したがって、実施形態に係るリニア電源回路は、入力電圧ＶＩＮが急峻に立ち上がったときに出力電圧ＶＯＵＴが上昇することを抑制することができる。

タイミングｔ１からタイミングｔ３までの期間に、図２に示す構成例の電圧生成部４に過渡的に電流が流れる。つまり、実施形態に係るリニア電源回路が定常的な動作を行っている期間では、図２に示す構成例の電圧生成部４に電流が流れない。したがって、実施形態に係るリニア電源回路は、省電力化を図ることができる。

また、図２に示す構成例の電圧生成部４は、端子Ｔ３に印加される入力電圧ＶＩＮによって制御されるように構成されるトランジスタＱ２を備えるので、比較的簡単な回路構成で入力電圧ＶＩＮが立ち上がったときに電圧ＶＤＱ３を立ち上げることができる。

また、図２に示す構成例の電圧生成部４では、端子Ｔ１とトランジスタＱ２のゲートとの間にコンデンサＣ１が設けられているので、入力電圧ＶＩＮが安定していて実施形態に係るリニア電源回路が定常的な動作を行っているときに無駄な電流が流れることを防止することができる。

また、図２に示す構成例の電圧生成部４は、監視結果信号ＳＵＶＬＯに応じて動作するので、適切なタイミングで動作を終了することができる。

図５は、電圧生成部４の他の構成例を示す図である。図５に示す構成例の電圧生成部４は、図２に示す構成例の電圧生成部４に対して、ダイオードＤ１、トランジスタＱ４、抵抗Ｒ５、ツェナーダイオードＤ２、及び端子Ｔ６が追加され、端子Ｔ３に入力電圧ＶＩＮではなく定電圧ＶＲＥＧが印加される構成である。図５に示す構成例では、トランジスタＱ４はＮチャネル型ＭＯＳＦＥＴである。

ダイオードＤ１のカソード及びトランジスタＱ４のゲートは端子Ｔ３に接続され、ダイオードＤ１のアノード及びトランジスタＱ４のソースはトランジスタＱ２のドレインに接続される。トランジスタＱ４のドレインは抵抗Ｒ５を介してトランジスタＱ３のゲートに接続される。

ダイオードＤ１、トランジスタＱ４、及び抵抗Ｒ５によって構成されるクランプ回路は、端子Ｔ３に印加される電圧をクランプする。つまり、定電圧ＶＲＥＧに異常が生じた場合でも、端子Ｔ３に印加される電圧が過大になることを抑制することができる。

定電圧ＶＲＥＧが定常状態であるとき、すなわち定電圧ＶＲＥＧの値が設計値通りであるときに定電圧ＶＲＥＧは入力電圧ＶＩＮより低電圧である。したがって、入力電圧ＶＩＮが高い電圧である場合でも、トランジスタＱ１等を低耐圧素子にすることができる。

端子Ｔ６は、入力電圧ＶＩＮが印加されるように構成される。ツェナーダイオードＤ２のカソードは端子Ｔ６に接続され、ツェナーダイオードＤ２のアノードはトランジスタＱ３のゲートに接続される。ツェナーダイオードＤ２は、入力電圧ＶＩＮがトランジスタＱ３のゲート－ソース間の耐圧より高い場合に有用である。ツェナーダイオードＤ２は、トランジスタＱ３のゲート－ソース間電圧がトランジスタＱ３のゲート－ソース間の耐圧を超えることを防止するためのクランプ素子である。

図５に示す構成例の電圧生成部４は、電圧ＶＧＱ２がトランジスタＱ２の閾値電圧以上になると、入力電圧ＶＩＮが立ち上がったときに電圧ＶＤＱ３を立ち上げる。つまり、図５に示す構成例の電圧生成部４では、定電圧ＶＲＥＧは入力電圧ＶＩＮとほぼ同期して立ち上がる。したがって、図５に示す構成例の電圧生成部４の各部の電圧波形は、定電圧ＶＲＥＧを除いて図４に示す電圧波形と略同一になる。図５に示す構成例の電圧生成部４の定電圧ＶＲＥＧの波形は、入力電圧ＶＩＮの波形と略同一となる。なお、定電圧ＶＲＥＧのスルーレートは約２９Ｖ／μsec以下であれば、出力電圧ＶＯＵＴが上昇することを抑制することができることを実測において確認している。

図６は、車両Ｘの外観図である。本構成例の車両Ｘは、不図示のバッテリから出力される電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明したリニア電源回路は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本明細書に開示されている発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

上記実施形態で用いたＭＯＳＦＥＴの代わりに、バイポーラトランジスタを用いてもよい。また、上記実施形態ではリニア電源回路が２つの出力トランジスタを備える構成であったが、出力トランジスタは１つ又は３つ以上であってもよい。

本明細書に開示されている発明は、スイッチング電源回路にも適用することができる。図７に示すスイッチング電源回路は、本明細書に開示されている発明をスイッチング電源回路に適用した一例である。図７に示すスイッチング電源回路は、図１に示すリニア電源回路のトランジスタ１、出力トランジスタ２Ａ及び２Ｂ、抵抗Ｒ１Ａ～Ｒ１Ｃ、並びに定電流源ＩＳ１をスイッチングトランジスタ７、ダイオードＤ３、インダクタＬ１、及び出力コンデンサＣ２に置換し、ドライバ３をドライバ３’に置換した構成である。ドライバ３’は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差に基づいてスイッチングトランジスタ７をオン／オフするように構成される。ダイオードＤ３のカソードは、スイッチングトランジスタ７のドレイン及びインダクタＬ１の第１端に接続される。インダクタＬ１の第２端は、出力コンデンサＣ２の第１端及び端子Ｔ２に接続される。ダイオードＤ３のアノード及び出力コンデンサＣ２の第２端は、グラウンド電位に接続される。図７に示すスイッチング電源回路は、入力電圧ＶＩＮを、スイッチングトランジスタ７のスイッチングによって生成されるパルス電圧（スイッチ電圧とも称される）に変換し、当該パルス電圧を出力電圧ＶＯＵＴに変換する。つまり、スイッチングトランジスタ７は、入力電圧ＶＩＮをパルス電圧に変換し、当該パルス電圧を出力電圧ＶＯＵＴに変換するように構成される電源回路において、スイッチングによって当該パルス電圧を生成するように構成される。図７に示すスイッチング電源回路では、当該パルス電圧は、スイッチングトランジスタ７とダイオードＤ３との接続ノードに発生する電圧である。

以上説明した電源回路は、入力電圧を出力電圧に変換するように構成される電源回路であって、スイッチングトランジスタ、又は、前記入力電圧が印加されるように構成される入力端（Ｔ１）と前記出力電圧が印加されるように構成される出力端（Ｔ２）との間に設けられる出力トランジスタ（１、２）のいずれか一方である駆動対象素子と、前記出力電圧に基づく電圧と基準電圧との差に基づいて前記駆動対象素子を駆動するように構成されるドライバ（３）と、前記入力電圧が立ち上がったときに前記駆動対象素子の制御端子に供給する電圧を立ち上げるように構成される電圧生成部（４）と、を備える構成（第１の構成）である。

上記第１の構成である電源回路は、入力電圧が急峻に立ち上がったときに出力電圧が上昇することを抑制することができる。

上記第１の構成である電源回路において、前記入力電圧が立ち上がった時点から所定時間が経過するまでの期間に前記電圧生成部に過渡的に電流が流れる構成（第２の構成）であってもよい。

上記第２の構成である電源回路は、省電力化を図ることができる。

上記第１又は第２の構成である電源回路において、前記電圧生成部は、前記入力電圧又は前記入力電圧から生成される定電圧が印加されるように構成される電圧印加端（Ｔ３）と、前記電圧印加端に印加される電圧によって制御されるように構成されるトランジスタ（Ｑ２）と、を備える構成（第３の構成）であってもよい。

上記第３の構成である電源回路では、比較的簡単な回路構成で入力電圧が立ち上がったときに出力トランジスタの制御端子に供給する電圧を立ち上げることができる。

上記第３の構成である電源回路において、前記電圧印加端は前記定電圧が印加されるように構成され、前記定電圧が定常状態であるときに前記定電圧は前記入力電圧より低電圧である構成（第４の構成）であってもよい。

上記第４の構成である電源回路は、入力電圧が高い電圧である場合でも、電圧生成部の一部の素子を低耐圧素子にすることができる。

上記第４の構成である電源回路において、前記電圧生成部は、前記電圧印加端に印加される電圧をクランプするように構成されるクランプ回路（Ｄ１、Ｑ４、Ｒ５）を備える構成（第５の構成）であってもよい。

上記第５の構成である電源回路は、定電圧に異常が生じた場合でも、電圧印加端に印加される電圧が過大になることを抑制することができる。

上記第３～第５いずれかの構成である電源回路において、前記電圧生成部は、 前記電圧印加端と前記トランジスタの制御端子との間に設けられるコンデンサ（Ｃ１）を備える構成（第６の構成）であってもよい。

上記第６の構成である電源回路は、入力電圧が安定していて電源回路が定常的な動作を行っているときに無駄な電流が流れることを防止することができる。

上記第１～第６いずれかの構成である電源回路において、前記入力電圧が所定値を超えているか否かを監視するように構成される低電圧保護回路（６）の監視結果に応じて前記電圧生成部が動作する構成（第７の構成）であってもよい。

上記第７の構成である電源回路は、適切なタイミングで動作を終了することができる。

以上説明した車両は、上記第１～第７いずれかの構成である電源回路を備える構成（第８の構成）である。

上記第８の構成である車両では、電源回路に供給される入力電圧が急峻に立ち上がったときに電源回路の出力電圧が上昇することを抑制することができる。

１、Ｑ１～Ｑ４ トランジスタ
２Ａ、２Ｂ 出力トランジスタ
１’ スイッチングトランジスタ
３、３’ ドライバ
４ 電圧生成部
５ レギュレータ
６ 低電圧保護回路
７ スイッチングトランジスタ
Ｃ１ コンデンサ
Ｃ２ 出力コンデンサ
Ｄ１、Ｄ３ ダイオード
Ｄ２ ツェナーダイオード
ＩＳ１ 定電流源
Ｌ１ インダクタ
Ｒ１Ａ～Ｒ１Ｃ、Ｒ２～Ｒ４ 抵抗
Ｔ１～Ｔ６ 端子
ＶＳ１ 基準電圧源
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

Claims (8)

1. 入力電圧を出力電圧に変換するように構成される電源回路であって、
   スイッチングトランジスタ、又は、前記入力電圧が印加されるように構成される入力端と前記出力電圧が印加されるように構成される出力端との間に設けられる出力トランジスタのいずれか一方である駆動対象素子と、
   前記出力電圧に基づく電圧と基準電圧との差に基づいて前記駆動対象素子を駆動するように構成されるドライバと、
   前記入力電圧が立ち上がったときに前記駆動対象素子の制御端子に供給する電圧を立ち上げるように構成される電圧生成部と、
   を備える、電源回路。
2. 前記入力電圧が立ち上がった時点から所定時間が経過するまでの期間に前記電圧生成部に過渡的に電流が流れる、請求項１に記載の電源回路。
3. 前記電圧生成部は、
   前記入力電圧又は前記入力電圧から生成される定電圧が印加されるように構成される電圧印加端と、
   前記電圧印加端に印加される電圧によって制御されるように構成されるトランジスタと、
   を備える、請求項１又は請求項２に記載の電源回路。
4. 前記電圧印加端は前記定電圧が印加されるように構成され、前記定電圧が定常状態であるときに前記定電圧は前記入力電圧より低電圧である、請求項３に記載の電源回路。
5. 前記電圧生成部は、
   前記電圧印加端に印加される電圧をクランプするように構成されるクランプ回路を備える、請求項４に記載の電源回路。
6. 前記電圧生成部は、
   前記電圧印加端と前記トランジスタの制御端子との間に設けられるコンデンサを備える、請求項３～５のいずれか一項に記載の電源回路。
7. 前記入力電圧が所定値を超えているか否かを監視するように構成される低電圧保護回路の監視結果に応じて前記電圧生成部が動作する、請求項１～６のいずれか一項に記載の電源回路。
8. 請求項１～７のいずれか一項に記載の電源回路を備える、車両。

Images