JP2023114774A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2023114774A
JP2023114774A JP2022017277A JP2022017277A JP2023114774A JP 2023114774 A JP2023114774 A JP 2023114774A JP 2022017277 A JP2022017277 A JP 2022017277A JP 2022017277 A JP2022017277 A JP 2022017277A JP 2023114774 A JP2023114774 A JP 2023114774A
Authority
JP
Japan
Prior art keywords
type semiconductor
plane
emitting device
semiconductor layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022017277A
Other languages
English (en)
Inventor
凌輔 石丸
Ryosuke Ishimaru
一陽 堤
Kazuaki Tsutsumi
敬雄 藤盛
Takao Fujimori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2022017277A priority Critical patent/JP2023114774A/ja
Priority to US18/159,774 priority patent/US20230253526A1/en
Publication of JP2023114774A publication Critical patent/JP2023114774A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】n型半導体層において活性層と接している面が平坦化されている半導体発光素子を提供する。【解決手段】第1面1Aを有する基板と、第1面上に互いに間隔を空けて配置されている複数の凸部2と、複数の凸部及び複数の凸部間に位置する第1面を覆うように配置されており、かつ第1面に垂直な第1方向の寸法が複数の凸部の各々と比べて小さいバッファ層と、バッファ層上に配置されており、n型不純物がドープされているn型半導体層と、活性層と、p型不純物がドープされているp型半導体層とを備える。基板は、六方晶系結晶構造又はダイヤモンド結晶構造を有している。第1面は、六方晶系結晶構造の(0001)面又はダイヤモンド結晶構造の(111)面である。n型半導体層は、六方晶系結晶構造を有している。【選択図】図2

Description

本発明は、半導体発光素子に関する。
特許第5366518号公報(特許文献1)には、基板と、基板上に配置された保護膜と、保護膜に挟まれた基板および保護膜上に配置されn型不純物をドープされたn型半導体層と、n型半導体層上に配置された活性層と、活性層上に配置されp型不純物をドープされたp型半導体層とを備える半導体発光素子が開示されている。n型半導体層は、選択横方向エピタキシャル成長により形成される。
特許第5366518号公報
本発明者らは、特許文献1に記載の半導体発光素子と比べて、n型半導体層の結晶性をさらに均質化でき、結果n型半導体層において活性層と接している面をさらに平坦化できる技術を見出した。
本発明の主たる目的は、n型半導体層において活性層と接している面が平坦化されている半導体発光素子を提供することにある。
本発明に係る半導体発光素子は、第1面を有する基板と、第1面上に互いに間隔を空けて配置されている複数の凸部と、複数の凸部及び複数の凸部間に位置する第1面を覆うように配置されており、かつ第1面に垂直な第1方向の寸法が複数の凸部の各々と比べて小さいバッファ層と、バッファ層上に配置されており、n型不純物がドープされているn型半導体層と、n型半導体層上に配置されている活性層と、活性層上に配置されており、p型不純物がドープされているp型半導体層とを備える。基板は、六方晶系結晶構造又はダイヤモンド結晶構造を有している。第1面は、六方晶系結晶構造の(0001)面又はダイヤモンド結晶構造の(111)面である。n型半導体層は、六方晶系結晶構造を有している。第1面を平面視したときに、複数の凸部のうち互いに隣り合う第1凸部及び第2凸部の各中心を通る仮想直線が、基板の六方晶系結晶構造の(11-20)面又はダイヤモンド結晶構造の(1-12)面に直交する。
本発明によれば、n型半導体層において活性層と接している面が平坦化されている半導体発光素子を提供できる。
実施の形態1に係る半導体発光素子を説明するための断面図である。 図1に示される半導体発光素子において、六方晶系結晶構造を有する基板の面方位と複数の凸部の配列との関係を説明するための平面図である。 図1に示される半導体発光素子において、六方晶系結晶構造を有する基板の面方位と複数の凸部の配列との関係を説明するための平面図である。 六方晶系結晶構造のa面及びc面を説明するための図である。 実施の形態1に係る半導体発光素子の製造方法において、六方晶系結晶構造を有する基板として準備されるウェハを説明するための平面図である。 実施の形態1に係る半導体発光素子の製造方法において、準備されたウェハ上に複数の凸部を形成する工程を説明するための断面図である。 図6に示される工程において、ウェハの面方位と複数の凸部の配列との関係を説明するための平面図である。 実施の形態1に係る半導体発光素子の製造方法において、図6に示される工程後の一工程を説明するための断面図である。 実施の形態1に係る半導体発光素子の製造方法において、図8に示される工程後の一工程を説明するための断面図である。 実施の形態1に係る半導体発光素子の製造方法において、図9に示される工程後の一工程を説明するための断面図である。 実施の形態1に係る半導体発光素子の製造方法において、図10に示される工程後の一工程を説明するための断面図である。 実施の形態1に係る半導体発光素子の製造方法において、図11に示される工程後の一工程を説明するための断面図である。 実施の形態1に係る半導体発光素子において、六方晶系結晶構造を有する基板の(0001)面の単位格子と、六方晶系結晶構造を有するn型半導体層の(0001)面の単位格子との関係を説明するための図である。 六方晶系結晶構造を有する基板の面方位と複数の凸部の配列との関係について、図2に示される関係とは異なる関係を説明するための平面図である。 実施の形態2に係る半導体発光素子において、ダイヤモンド結晶構造を有する基板の面方位と複数の凸部の配列との関係を説明するための平面図である。 実施の形態2に係る半導体発光素子において、ダイヤモンド結晶構造を有する基板の(111)面の原子配列と、六方晶系結晶構造を有するn型半導体層の(0001)面の原子配列との関係を説明するための図である。 実施の形態3に係る半導体発光素子を説明するための断面図である。 実施の形態3に係る半導体発光素子の変形例を説明するための断面図である。
以下、図面を参照して、本発明の実施の形態について説明する。各図には、説明の便宜上、座標軸が示されている。各図において、X軸、Y軸、及びZ軸は、互いに直交している。
本実施の形態において幾何学的な文言および位置・方向・大小関係を表す文言、たとえば「直交」、「平行」、「沿って」、「等しい」などの文言が用いられる場合、それらの文言は、製造誤差ないし若干の変動を許容する。
本実施の形態において用いられている結晶方位は、結晶学的に等価な面の総称である。また、本実施の形態において用いられている結晶方位も、製造誤差ないし若干の変動を許容する。
(実施の形態1)
<半導体発光素子の構成>
図1に示されるように、実施の形態1に係る半導体発光素子100は、基板1、複数の凸部2、バッファ層3、n型半導体層4、活性層5、p型半導体層6、第1電極部7、第2電極部8、及び第3電極部9を主に備える。
基板1は、第1面1Aを有している。複数の凸部2、バッファ層3、n型半導体層4、活性層5、p型半導体層6、第1電極部7、及び第2電極部8は、第1面1A上に配置されている。第1面1Aは、X軸方向及びY軸方向に沿って延びており、Z軸方向(第1方向)に直交している。以下では、第1面1Aが向いている方向を上方とし、その反対方向を下方とする。
基板1の第1面1Aを構成する材料は、六方晶系結晶構造(図4参照)を有している。基板1の第1面1Aは、六方晶系結晶構造の(0001)面(c面)である。なお、第1面1Aの面方位には、(0001)面に対する方位誤差が許容される。許容される方位誤差の絶対値は0°以上10°以下である。基板1の第1面1Aを構成する材料は、六方晶系結晶構造を有している任意の材料であればよいが、例えば、サファイア、炭化ケイ素(SiC)、窒化ガリウム(GaN)、又はScAlMgO(SCAM)を含む。
複数の凸部2は、第1面1A上に互いに間隔を空けて配置されている。平面視において、複数の凸部2は、二次元的に周期的に配置されている。平面視とは、第1面1Aを上方から見た視野を意味する。言い換えると、本実施の形態において、平面視とは、基板1の六方晶系結晶構造のc軸方向から視た視野を意味する。複数の凸部2の配列は、後述する。
複数の凸部2の各々は、例えば第1面1Aと接続されている下面2Aと、下面2Aよりも上方に配置されている上面2Bと、下面2Aと上面2Bとの間を接続する側面2Cとを有している。下面2Aは、例えば第1面1Aと接触している。上面2B及び側面2Cは、第1面1Aから上方に突出している。下面2Aと側面2Cとが成す内角は、例えば鋭角である。下面2Aと側面2Cとが成す内角は、例えば30°以上60°以下である。基板1の第1面1A、複数の凸部2の上面2B及び側面2Cは、凹凸形状を成している。
複数の凸部2の各々のZ軸方向の寸法、すなわち複数の凸部2の各々の下面2Aと上面2Bとの間のZ軸方向の最短距離は、例えば互いに等しい。複数の凸部2の各々の厚みは、例えば10nm以上5μm以下である。
Z軸に沿った断面において、複数の凸部2の各々の外形状は、n型半導体層4が横方向選択エピタキシャル成長(Epitaxial Lateral Overgrowth:ELOG)法により形成されることを阻害しない任意の形状であればよいが、例えば台形状である。下面2AのX方向の幅は、例えば上面2BのX方向の幅よりも広い。下面2AのY方向の幅は、例えば上面2BのY方向の幅よりも広い。言い換えると複数の凸部2の各々は、例えば上記断面視において基板1の第1面1Aから離れるに従って先細りとなる形状を有している。
平面視において、複数の凸部2の各々の外形状は、n型半導体層4がELOG法により形成されることを阻害しない任意の形状であればよいが、例えば六角形状である。言い換えると、複数の凸部2の各々の側面2Cの下端部2Dの外形状は、例えば六角形状である。複数の凸部2の各々の上面2Bの外形状は、任意の形状であればよいが、例えば六角形状である。複数の凸部2の各々の上面2Bの外形状は、例えば複数の凸部2の各々の下面2Aの外形状と相似の関係にある。
なお、Z軸に沿った断面において、複数の凸部2の各々の外形状は、例えば三角形状、正方形状、又は長方形状であってもよい。平面視において、複数の凸部2の各々の外形状は、例えば三角形状、正方形状、長方形状、円形状、又は楕円形状であってもよい。複数の凸部2の各々の下面2Aの外形状は、複数の凸部2の各々の上面2Bの外形状と異なっていてもよい。
複数の凸部2は、半導体発光素子100の発光波長に対して透明である。発光波長は、n型半導体層4から活性層5に供給された電子とp型半導体層6から活性層5に供給されたホールとが再結合することにより発生する光のうち、強度が最大となる波長(発光のピーク波長)である。
複数の凸部2の各々を構成する材料は、酸化ケイ素(SiO)、窒化ケイ素(Si)、酸窒化ケイ素(SiON)、酸化チタン(TiO)、アルミナ(Al)、及びフッ化マグネシウム(MgF)からなる群から選択される少なくとも1つを含む。好ましくは,複数の凸部2の各々を構成する材料は、酸化ケイ素(SiO)を含む。この場合、複数の凸部2の各々を構成する材料がサファイアである場合との対比において、複数の凸部2の屈折率を低く抑えることができ、半導体発光素子100の光取り出し効率の向上が見込まれる。
バッファ層3は、複数の凸部2及び複数の凸部2間に位置する第1面1Aを覆うように配置されている。バッファ層3は、複数の凸部2の各々の上に配置されている第1部分31と、隣り合う2つの凸部2間に配置されている第2部分32とを含む。バッファ層3の第1部分31及び第2部分32の各々のZ軸方向の寸法(厚み)は、複数の凸部2の各々のZ軸方向の寸法よりも小さい。バッファ層3の第1部分31及び第2部分32の各々の厚みは、5nm以上200nm以下である。
バッファ層3は、下面3A及び上面3Bを有している。下面3Aは、第1部分31の下面31Aと、第2部分32の下面32Aとを有している。第1部分31の下面31Aは、複数の凸部2の各々の側面2Cに接している領域と、複数の凸部2の各々の上面2Bに接している領域とを有している。第2部分32の下面32Aは、第1面1Aに接している。
上面3Bは、第1部分31の上面31Bと、第2部分32の上面32Bとを有している。第1部分31の上面31Bは、第2部分32の上面3Bから上方に突出している。バッファ層3の上面3Bは、基板1の第1面1A、複数の凸部2の上面2B、及び側面2Cの凹凸形状に起因した、凹凸形状を有している。バッファ層3の上面3Bは、n型半導体層4の下面4Bと接している。
バッファ層3を構成する材料は、例えば窒化アルミニウム(AlN)を含む。
n型半導体層4は、バッファ層3上に配置されている。n型半導体層4は、n型不純物がドープされている。n型半導体層4は、六方晶系結晶構造を有している。n型半導体層4を構成する材料は、例えばGaNである。n型不純物は、例えばSiである。n型半導体層4の不純物濃度は、特に制限されないが、例えば5×1017cm-3以上5×1019cm-3以下である。
n型半導体層4は、下面4A、第1上面4B1(第2面)、及び第2上面4B2を有している。下面4Aは、バッファ層3の第1部分31の上面31Bに接している領域4A1、及び第2部分32の上面32Bと接している領域4A2を有している。第1上面4B1は、活性層5の下面5Aと接している。第2上面4B2は、第1上面4B1よりも下方に配置されており第3電極部9と接している。下面4Aの領域4A2、並びに第1上面4B1及び第2上面4B2の各々は、六方晶系結晶構造の(0001)面である。
上面4B1(第2面)は、平坦な面である。「平坦な面」とは、JIS B 0601に規定された算術平均粗さRaが0.1μm以下の面をいう。上面4B1の算術平均粗さRaは、例えばレーザを用いた非接触3次元測定装置によって測定可能である。
n型半導体層4のZ軸方向の寸法(厚み)は、複数の凸部2の各々のZ軸方向の寸法(厚み)よりも大きい。n型半導体層4の厚みは、例えば1μm以上20μm以下である。
n型半導体層4は、複数の三次元成長層41(図9参照)と、複数の第1二次元成長層42(図10及び図11参照)と、1つの第2二次元成長層43(図12参照)とにより、構成されている。言い換えると、n型半導体層4は、ELOG法により形成されている。
複数の三次元成長層41の各々は、バッファ層3の第2部分32の上面32B上に成長した層である。n型半導体層4の下面4Aの領域4A2は、複数の三次元成長層41の各々により構成されている。
複数の第1二次元成長層42の各々は、複数の三次元成長層41の間を埋め込むように、バッファ層3の第1部分31の上面31B上に成長した層である。n型半導体層4の下面4Aの領域4A1は、複数の第1二次元成長層42の各々により構成されている。
第2二次元成長層43は、複数の三次元成長層41及び複数の第1二次元成長層42の各々の上に成長した層である。n型半導体層4の第1上面4B1及び第2上面4B2は、第2二次元成長層43により構成されている。
活性層5は、n型半導体層4上に配置されている。活性層5は、下面5A及び上面5Bを有している。上面5Bは、p型半導体層6の下面6Aと接している。活性層5は、多重量子井戸構造(Multi-Quantum Well:MQW)を有する。活性層5は、井戸層(ウェル層)と、バンドギャップがウェル層より大きくウェル層を挟むように配置されているバリア層とを含む。
活性層5の井戸層を構成する材料は、例えば窒化インジウムガリウム(InGaN)を含む。活性層5のバリア層を構成する材料は、例えばGaNを含む。
p型半導体層6は、活性層5上に配置されている。p型半導体層6は、p型不純物がドープされている。p型半導体層6は、六方晶系結晶構造を有している。p型半導体層6を構成する材料は、例えばGaNである。p型不純物は、例えばMgである。p型半導体層6の不純物濃度は、特に制限されないが、例えば1×1018cm-3以上1×1022cm-3以下である。
p型半導体層6は、下面6A及び上面6Bを有している。上面6Bは、第1電極部7と接している。p型半導体層6の下面6A及び上面6Bは、六方晶系結晶構造の(0001)面である。
p型半導体層6は、不純物濃度が互いに異なる複数のp型半導体層の積層体として構成されていてもよい。p型半導体層6は、例えば活性層5の上面と接している第1p型半導体層と、第1p型半導体層の上面と接しておりかつ不純物濃度が第1p型半導体層よりも高い第2p型半導体層とを含んでいてもよい。
第1電極部7は、p型半導体層6上に配置されている。第1電極部7は、p型半導体層6とオーミック接触している。第1電極部7は、いわゆる透明電極として設けられている。第1電極部7を構成する材料は、例えば酸化亜鉛(ZnO)及び酸化インジウムスズ(ITO)の少なくともいずれかを含む。第1電極部7を構成する材料は、ガリウム(Ga)及びアルミニウム(Al)の少なくともいずれかがドープされたZnO、又はInを含むZnOであってもよい。
第2電極部8は、第1電極部7を介してp型半導体層6と電気的に接続されている。第2電極部8は、第1電極部7とオーミック接触している。第2電極部8を構成する材料は、例えばAl、パラジウム(Pd)、金(Au)、チタン(Ti)、ニッケル(Ni)、クロム(Cr)、及びスズ(Sn)からなる群から選択される少なくとも1つを含む。
第3電極部9は、n型半導体層4の第2上面4B2上に配置されている。第3電極部9は、n型半導体層4とオーミック接触している。第3電極部9を構成する材料は、例えばAl、Au、Ti、Ni、Cr、及びSnからなる群から選択される少なくとも1つを含む。
<複数の凸部2の配列>
図2を参照して、複数の凸部2は、第1凸部21と、第1凸部21と隣り合う第2凸部22とを有している。図2において、第1の破線L1は、平面視における第1凸部21の中心C1及び第2凸部22の中心C2を通る仮想直線を示している。第2の破線F1は、平面視における基板1の六方晶系結晶構造の(11-20)面(a面)の延在方向を示している。第1の破線L1及び第2の破線F1は、例えば半導体発光素子100を走査電子顕微鏡(SEM)によって観察して得られる画像上に表わされ得る。例えば、第1の破線L1は、上記画像おいて、複数の凸部2のうちから任意に選択される2つの凸部2間の中心を通る線分として表され得る。第2の破線F1は、X線回折法(XRD)により特定された半導体発光素子100の基板1の(11-20)面に基づいて、上記画像上に表わされ得る。
図2において、複数の凸部2の各々の外形線は、複数の凸部2の各々の側面2Cの下端部2Dを示している。
図2に示されるように、平面視において、第1の破線L1は、第2の破線F1に直交する。つまり、第1凸部21及び第2凸部22の各中心を通る仮想直線L1は、基板1の六方晶系結晶構造の(11-20)面に直交する。ここでの「直交」とは、平面視において仮想直線L1が(11-20)面に対して成す角度が80°以上100°以下であることを意味する。好ましくは、平面視において仮想直線L1が(11-20)面に対して成す角度は、85°以上95°以下である。
図2に示されるように、複数の凸部2のうち隣り合う2つの凸部2の間の最短距離は、例えば互いに等しい。複数の凸部2の各々の平面寸法は、例えば互いに等しい。
図2に示されるように、平面視において、複数の凸部2の各々の外形状は、例えば正六角形状である。平面視において、第1凸部21の外形線を成している6つの辺のうち第2凸部22に最も近い1辺21Aは、第2凸部22の外形線を成している6つの辺のうち第1凸部21に最も近い1辺22Aと平行である。ここでの「平行」とは、1辺21Aと1辺22Aとが成す角度の絶対値が0°以上10°以下であることを意味する。
図2に示されるように、第1凸部21の1辺21A及び第2凸部22の一辺22Aの各々は、例えば基板1の(11-20)面と平行である。ここでの「平行」とは、第1凸部21の1辺21A及び第2凸部22の一辺22Aの各々と第2の破線F1とが成す角度の絶対値が0°以上10°以下であることを意味する。
図2に示されるように、仮想直線L1は、第1凸部21の一辺21A及び第2凸部22の一辺21Bの各々と直交している。ここでの「直交」とは、1辺21A及び1辺22Aの各々が仮想直線L1に対して成す角度が80°以上100°以下であることを意味する。
図2に示される複数の凸部2において、第1凸部21及び第2凸部22は、任意に選択され得る。
図2を参照して、複数の凸部2のうち、第2凸部22と隣り合うとともに、第2凸部22に対して第1凸部21とは反対側に位置する凸部2を、第3凸部23と呼ぶ。仮想直線L1は、第3凸部23の中心C3をも通る。つまり、第2凸部22及び第3凸部23の各中心を通る仮想直線L1は、基板1の六方晶系結晶構造の(11-20)面に直交する。そのため、仮想直線L1は、各々の中心が同一直線上に並んで配置されておりかつ互いに隣り合う複数組の凸部2の中から任意に選択された1組の凸部2の各中心を通る直線として、図2上に表わされ得る。
また、上述のように、本実施形態において、結晶方位は結晶学的に等価な面の総称であるから、六方晶系結晶構造を有する基板1の面方位は互いに等価な6つの面の総称である。(11-20)面の延在方向を表す第2の破線F1は、互いに等価な6つの面のいずれかの面の延在方向を示す直線として、図2上に表わされ得る。
図3は、図2と同一の視野において、第1の破線L1及び第2の破線F1が図2とは異なる態様で表され得ることを説明するための図である。図3に示されるように、図2に示される複数の凸部2の中から図2とは異なる2つの凸部2が第1凸部21及び第2凸部22として選択された場合にも、当該第1凸部21の中心C1と第2凸部22の中心C2とを通る仮想直線L1は、図2中の第2の破線F1が示している面と等価な面の延在方向に沿って延びる第2の破線F1と直交する。例えば、図2に示される第2の破線F1が(11-20)面の延在方向を示している場合、図3に示される第2の破線F1は(1-210)面の延在方向を示している。
図4に示されるように、基板1の(11-20)面は、第1面1Aを成している(0001)面と直交している。基板1の(11-20)面は、(1-100)面(m面)とも直交している。ここでの「直交」とは、2つの面の各々が成す角度が80°以上100°以下であることを意味する。
<半導体発光素子の製造方法>
以下、図5~図12を参照して、半導体発光素子100の製造方法の一例を説明する。
第1に、図5に示されるように、六方晶系結晶構造を有する基板1としてウェハ10が準備される。ウェハ10は、六方晶系結晶構造を有している。ウェハ10は、主面10Aと、オリエンテーションフラット(Orientation Flat:以下オリフラともいう)とを有している。主面10Aは、六方晶系結晶構造の(0001)面(c面)である。オリフラOFは、主面10Aに直交している。オリフラOFは、六方晶系結晶構造の(11-20)面(a面)である。なお、主面10Aの面方位には、第1面1Aと同じように、方位誤差が許容される。ウェハ10の主面10Aを構成する材料は、六方晶系結晶構造を有している任意の材料であればよいが、例えば、サファイア、炭化ケイ素(SiC)、窒化ガリウム(GaN)、又はScAlMgO(SCAM)を含む。
第2に、図6に示されるように、複数の凸部2がウェハ10の主面10A上に形成される。複数の凸部2は、例えば、主面10A上に成膜された膜をパターニングすることにより、形成される。上記膜を構成する材料は、酸化ケイ素(SiO)、窒化ケイ素(Si)、酸窒化ケイ素(SiON)、酸化チタン(TiO)、アルミナ(Al)、及びフッ化マグネシウム(MgF)からなる群から選択される少なくとも1つを含む。上記膜の成膜方法は、特に制限されないが、例えば化学的気相堆積法(Chemical Vapor Deposition:CVD)、又はスパッタリングなどの物理的気相堆積法(Physical Vapor Deposition:PVD)である。上記膜のパターニング方法は、図1に示される断面形状を有しかつ図2及び図3に示されるように配列された複数の凸部2を形成し得る限りにおいて、特に制限されない。上記膜のパターニング方法は、例えば写真製版により形成されたマスクパターンを用いたドライエッチング法である。
図7に示されるように、主面10Aを平面視したときに、第4凸部24及び第5凸部25の各々の中心を通る仮想直線L2はオリフラOFと平行な仮想直線OF’に直交する。ここでの「直交」とは、平面視において仮想直線L2が仮想直線OF’に対して成す角度が80°以上100°以下であることを意味する。好ましくは、平面視において仮想直線L2が仮想直線OF’に対して成す角度は85°以上95°以下である。
第3に、図8に示されるように、バッファ層3が、複数の凸部2及び複数の凸部2間に露出している第1面1A上に形成される。バッファ層3を構成する材料は、例えばAlNである。バッファ層3の形成方法は、例えば有機金属気相成長(MOCVD又はMOVPE)法である。本工程において、複数の凸部2の各々の上に成膜された部分がバッファ層3の第1部分31となり、隣り合う2つの凸部2間に成膜された部分がバッファ層3の第2部分32となる。
第4に、ELOG法に基づいて図9~図12に示される各工程が連続して順に実施されることにより、複数の三次元成長層41、複数の第1二次元成長層42、及び第2二次元成長層43が上記記載順に連続して成長し、結果n型半導体層4がバッファ層3の上面3B上に形成される。複数の三次元成長層41、複数の第1二次元成長層42、及び第2二次元成長層43の各々を成長させる方法は、例えばMOCVD法である。n型不純物がSiである場合、トリメチルガリウム(TMG)、アンモニア(NH3) 及びシラン(SiH4)が原料ガスとして用いられる。
まず、図9に示されるように、複数の三次元成長層41が、バッファ層3の第2部分32の上面32B上に選択的に成長する。本工程は、例えば、先の工程によりバッファ層3が形成されているウェハ10をサーマルクリーニングした後に、実施される。
複数の三次元成長層41の各々は、六方晶系結晶構造を有している。複数の三次元成長層41の各々を構成する材料は、例えばGaNである。平面視において、複数の三次元成長層41の各々の六方晶系結晶構造の(0001)面の単位格子は、基板1の六方晶系結晶構造の(0001)面の単位格子に対して30°回転したものとなる(図13参照)。図13において、m1はサファイアの(0001)面の単位格子を示し、m2はGaNの(0001)面の単位格子を示している。図13において、複数の円の各々は、サファイアのAl原子及びO原子を示している。本工程により形成される複数の三次元成長層41の各々は、バッファ層3の第1部分31よりも上方に突出している突出部分を有している。各三次元成長層41の突出部分は、第1面1Aに対して傾斜している1対の側面(ファセット41A)を有している。
次に、図10に示されるように、複数の第1二次元成長層42が、複数の三次元成長層41の間を埋め込むように、バッファ層3の第1部分31の上面31B上に成長(横方向成長)する。複数の第1二次元成長層42の各々は、複数の三次元成長層41の各々のファセット41Aから主面10Aに沿った方向に主に成長する。このとき、横方向への成長速度のばらつきが抑制されている。複数の第1二次元成長層42の各々の成長面は、六方晶系結晶構造の(10-12)面又は(10-11)面に揃っている。横方向成長の途中では、六方晶系結晶構造の(10-12)面又は(10-11)面に囲まれた面が形成される。横方向成長の途中では、複数の第1二次元成長層42の各々の成長面に囲まれた複数の面が形成される。この複数の面の主面10Aに対する高さは、互いに等しくなる。
図11に示されるように、1つの第1部分31上に互いに逆方向に成長する1対の第1二次元成長層42のうちの一方は、他方と最終的に合体する。上記横方向成長は、図9に示される複数の三次元成長層41が成長した後、連続して成長を続けることにより、進行する。図11に示されるように、複数の三次元成長層41及び複数の第1二次元成長層42は、バッファ層3の上面3Bを覆う。複数の第1二次元成長層42の各々の上面は、互いに連なるように形成される。複数の第1二次元成長層42の各々の上面は、(0001)面である。
次に、図12に示されるように、第2二次元成長層43が、複数の三次元成長層41及び複数の第1二次元成長層42上に成長する。第2二次元成長層43は、複数の第1二次元成長層42の各々の上面から上方に成長する。
このようにして、複数の三次元成長層41、複数の第1二次元成長層42、及び第2二次元成長層43が順に連続して成長することにより、n型半導体層が形成される。n型半導体層の上面43Bの一部が、半導体発光素子100におけるn型半導体層4の第1上面4B1となる。n型半導体層4の上面43Bは、(0001)面である。図13に示されるように、上記のように成長したn型半導体層4の六方晶系結晶構造の(0001)面の単位格子は、ウェハ10(基板1)の六方晶系結晶構造の(0001)面の単位格子に対して30°回転したものとなる。
第5に、活性層5が、n型半導体層4上に形成される。本工程では、例えば、バリア層とウェル層とが交互に連続して形成されることにより、多重量子井戸構造を有する活性層5が形成される。バリア層及びウェル層の各々を形成する方法は、例えばMOCVD法である。
第6に、p型半導体層6が、活性層5上に形成される。p型半導体層6を形成する方法は、例えばMOCVD法である。
第7に、第1電極部7が、p型半導体層6上に形成される。第1電極部7を形成する方法は、例えばPVD法である。
第8に、n型半導体層4に第2上面4B2が形成される。本工程では、平面視において第1電極部7、p型半導体層6、活性層5の各々の一部領域が上記記載順に除去され、さらに当該一部領域直下の第2二次元成長層43の一部が除去される。これにより、第2上面4B2は、露出した第2二次元成長層43の表面として、形成される。本工程において、第1電極部7、p型半導体層6、活性層5、及びn型半導体層4の各々を部分的に除去する方法は、例えばドライエッチング法である。
第9に、第2電極部8が第1電極部7上に形成されるとともに、第3電極部9がn型半導体層4の第2上面4B2上に形成される。本工程では、例えば、第2電極部8及び第3電極部9となるべき導電体膜が第1電極部7及び第2上面4B2上に成膜された後、導電体膜がパターニングされる。導電体膜を成膜する方法は、例えばPVD法である。導電体膜のパターニング方法は、例えば写真製版により形成されたマスクパターンを用いたドライエッチング法である。
第10に、ウェハ10がダイシングされる。これにより、ウェハ10上に形成された複数の半導体発光素子100が個片化されて、図1に示される半導体発光素子100が製造される。
<作用効果>
半導体発光素子100において、基板1は、六方晶系結晶構造を有している。第1面1Aは、六方晶系結晶構造の(0001)面である。n型半導体層4は、六方晶系結晶構造を有している。第1面1Aを平面視したときに、複数の凸部2のうち互いに隣り合う第1凸部21及び第2凸部22の各中心を通る仮想直線が、基板の六方晶系結晶構造の(11-20)面に直交する。
例えば、基板1の第1面1Aを構成する材料は、サファイアを含む。n型半導体層4を構成する材料は窒化ガリウムを含む。第1面1Aを平面視したときに、n型半導体層4の(1-100)面は、基板1の(1-100)面に対して30°の角度を成して傾斜している。
このような半導体発光素子100におけるn型半導体層4の第1上面4B1(第2面)は、複数の凸部のうち互いに隣り合う第1凸部及び第2凸部の各中心を通る仮想直線が基板の六方晶系結晶構造の(11-20)面と平行とされている半導体発光素子のn型半導体層の上面と比べて、平坦となる。この理由は、以下の通りである。
六方晶系結晶構造を有するn型半導体層を六方晶系結晶構造を有するウェハの主面に成長させる場合、n型半導体層及びウェハの各々の格子定数の関係に応じて、n型半導体層の結晶方位がウェハの結晶方位に対して30°回転したものとなる場合がある。一例として、上述したGaNをサファイア基板の主面上に成長させる場合が挙げられる。このような場合、n型半導体層のa面はウェハのa面に対して30°回転したものとなり、n型半導体層のm面はウェハのm面に対して30°回転したものとなる。
図14に示されるように、複数の凸部のうち互いに隣り合う第1凸部及び第2凸部の各中心を通る仮想直線L3が基板の六方晶系結晶構造の(11-20)面(破線F1参照)と平行とされている半導体発光素子では、n型半導体層の横方向成長の過程において、複数の成長面の各々が六方晶系結晶構造の(10-12)面又は(10-11)面に統一しても、横方向への成長速度にばらつきが生じる。
これは、平面視において、上記複数の成長面の各々が上記仮想直線と直交せず、上記複数の成長面の各々が互いに対向しないため、横方向成長過程において成長面同士が合体するまでに要する時間にばらつきが生じるためである。その結果、複数の成長面に囲まれた複数の面として、ウェハの主面に対する高さがばらついた(0001)面が形成される。そのため、最終的に形成されるn型半導体層の上面には、上記高さのばらつきに起因して、段差が形成される。この場合、n型半導体層において活性層と接する上面のJIS B 0601に規定された算術平均粗さRaは、0.1μmよりも大きくなる。このような半導体発光素子では、上記段差に起因した結晶欠陥の発生によって発光効率の低下やリーク電流の増大が生じる。
これに対し、半導体発光素子100では、上述のように、n型半導体層4の横方向成長の過程において、横方向への成長速度にばらつきが生じにくい。これは、平面視において、上記複数の成長面の各々が上記仮想直線と直交し、上記複数の成長面の各々が互いに対向するため、横方向成長過程において成長面同士が合体するまでに要する時間にばらつきが生じにくいためである。その結果、複数の成長面に囲まれた複数の面のウェハの主面に対する高さが揃い、n型半導体層4の第1上面4B1は、上記半導体発光素子のn型半導体層の上面と比べて平坦となる。n型半導体層4の第1上面4B1のJIS B 0601に規定された算術平均粗さRaは、0.1μm以下となる。このような半導体発光素子100では、上記半導体発光素子と比べて、結晶欠陥を低減でき、発光効率を向上し、リーク電流を低減できる。
半導体発光素子100において、第1面1Aに垂直な方向のバッファ層3の寸法(厚み)は5nm以上200nm以下である。
バッファ層3の厚みが5nm以上200nm以下であれば、バッファ層3の厚みが5nmよりも薄い場合及び200nmより厚い場合と比べて、n型半導体層の結晶欠陥を低減し、結晶品質を向上できる。結晶品質はX線回折装置によって評価できる。
なお、半導体発光素子100において、基板1の第1面1Aを構成する材料は、六方晶系結晶構造を有する任意の材料であればよく、例えば炭化ケイ素(SiC)、窒化ガリウム(GaN)、又はScAlMgOを含んでいてもよい。このようにしても、第1面1Aを平面視したときに、n型半導体層4の(1-100)面が基板1の(1-100)面に対して30°の角度を成して傾斜していれば、基板1の第1面1Aを構成する材料がサファイアを含む場合と同様の効果が奏される。
(実施の形態2)
実施の形態2に係る半導体発光素子は、実施の形態1に係る半導体発光素子100と基本的に同様の構成を備え同様の効果を奏するが、基板1がダイヤモンド結晶構造を有している点で、半導体発光素子100とは異なる。以下では、実施の形態2に係る半導体発光素子が半導体発光素子100と異なる点を主に説明する。
基板1の第1面1Aを構成する材料は、ダイヤモンド結晶構造を有している。基板1の第1面1Aは、ダイヤモンド結晶構造の(111)面である。なお、第1面1Aの面方位には、(111)面に対する方位誤差が許容される。許容される方位誤差の絶対値は0°以上10°以下である。基板1の第1面1Aを構成する材料は、ダイヤモンド結晶構造を有している任意の材料であればよいが、例えば、ケイ素(Si)を含む。
複数の凸部2は、二次元的に周期的に配置されている。平面視とは、第1面1Aを上方から見た視野を意味する。本実施の形態において、平面視とは、基板1のダイヤモンド結晶構造の(111)面と直交する方向から視た視野を意味する。
図15を参照して、複数の凸部2は、第1凸部21と、第1凸部21と隣り合う第2凸部22とを有している。図15において、第1の破線L4は、平面視における第1凸部21の中心C1及び第2凸部22の中心C2を通る仮想直線を示している。第2の破線F2は、平面視における基板1のダイヤモンド結晶構造の(1-12)面の延在方向を示している。図15に示される第1の破線L4及び第2の破線F2は、図2に示される第1の破線L1及び第2の破線F1と同様に、例えば半導体発光素子100をSEMによって観察して得られる画像上に表わされ得る。
図15に示されるように、平面視において、第1の破線L4は、第2の破線F2に直交する。つまり、第1凸部21及び第2凸部22の各中心を通る仮想直線L4は、基板1のダイヤモンド結晶構造の(1-12)面に直交する。ここでの「直交」とは、平面視において仮想直線L4が(1-12)面に対して成す角度が80°以上100°以下であることを意味する。好ましくは、平面視において仮想直線L4が(1-12)面に対して成す角度は、85°以上95°以下である。
実施の形態2に係る半導体発光素子の製造方法は、半導体発光素子100の製造方法と基本的に同様の構成を備えるが、基板1としてダイヤモンド結晶構造を有するウェハが準備される点で、半導体発光素子100の製造方法とは異なる。
当該ウェハは、(111)面と直交するオリフラを有している。オリフラは、ダイヤモンド結晶構造の(1-10)面である。ウェハ10の主面10Aを構成する材料は、ダイヤモンド結晶構造を有している任意の材料であればよいが、例えば、Siを含む。
複数の凸部2は、第1凸部21及び第2凸部22の各中心を通る仮想直線L4がウェハのダイヤモンド結晶構造の(1-12)面に直交するように、形成される。
その後、バッファ層3及びn型半導体層4が順に形成される。n型半導体層4は、基本的には、実施の形態1におけるn型半導体層4と同様に成長するが、以下の点で実施の形態1におけるn型半導体層4とは異なる。
平面視において、複数の三次元成長層41の各々の六方晶系結晶構造の(0001)面の単位格子が、基板1のダイヤモンド結晶構造の(111)面の単位格子と平行となる(図16参照)。図16において、m3はSiの(111)面の単位格子を示し、m2はGaNの(0001)面の単位格子を示している。図16において、複数の円の各々は、(111)面上のSi原子を示している。
その後、活性層5、p型半導体層6等が半導体発光素子100の製造方法と同様に形成されることにより、実施の形態2に係る半導体発光素子が製造され得る。
<作用効果>
実施の形態2に係る半導体発光素子において、基板1は、ダイヤモンド結晶構造を有している。第1面1Aは、ダイヤモンド結晶構造の(111)面である。n型半導体層4は、六方晶系結晶構造を有している。第1面1Aを平面視したときに、複数の凸部2のうち互いに隣り合う第1凸部21及び第2凸部22の各中心を通る仮想直線が、基板1のダイヤモンド結晶構造の(1-12)面に直交する。
例えば、基板1の第1面1Aを構成する材料は、Siを含む。n型半導体層4を構成する材料は窒化ガリウムを含む。
実施の形態2において、n型半導体層4の第1上面4B1(第2面)は、複数の凸部のうち互いに隣り合う第1凸部及び第2凸部の各中心を通る仮想直線が基板のダイヤモンド結晶構造の(1-12)面面と平行とされている半導体発光素子のn型半導体層の上面と比べて、平坦となる。この理由は、以下の通りである。
上述のように、六方晶系結晶構造を有するn型半導体層をダイヤモンド結晶構造を有するウェハの主面に成長させる場合、n型半導体層の(0001)面の単位格子が基板1のダイヤモンド結晶構造の(111)面の単位格子と平行となる場合がある。一例として、上述したGaNをSi基板の主面上に成長させる場合が挙げられる。
複数の凸部のうち互いに隣り合う第1凸部及び第2凸部の各中心を通る仮想直線が基板のダイヤモンド結晶構造の(1-12)面と平行とされている半導体発光素子では、n型半導体層の横方向成長の過程において、複数の成長面の各々が六方晶系結晶構造の(10-12)面又は(10-11)面に統一しても、横方向への成長速度にばらつきが生じる。
これは、平面視において、上記複数の成長面の各々が上記仮想直線と直交せず、上記複数の成長面の各々が互いに対向しないため、横方向成長過程において成長面同士が合体するまでに要する時間にばらつきが生じるためである。その結果、複数の成長面に囲まれた複数の面として、ウェハの主面に対する高さがばらついた(0001)面が形成される。そのため、最終的に形成されるn型半導体層の上面には、上記高さのばらつきに起因して、段差が形成される。この場合、n型半導体層において活性層と接する上面のJIS B 0601に規定された算術平均粗さRaは、0.1μmよりも大きくなる。このような半導体発光素子では、上記段差に起因した結晶欠陥の発生によって発光効率の低下やリーク電流の増大が生じる。
これに対し、実施の形態2に係る半導体発光素子では、n型半導体層4の横方向成長の過程において、横方向への成長速度にばらつきが生じにくい。これは、平面視において、上記複数の成長面の各々が上記仮想直線と直交し、上記複数の成長面の各々が互いに対向するため、横方向成長過程において成長面同士が合体するまでに要する時間にばらつきが生じにくいためである。その結果、複数の成長面に囲まれた複数の面のウェハの主面に対する高さが揃い、n型半導体層4の第1上面4B1は、上記半導体発光素子のn型半導体層の上面と比べて平坦となる。n型半導体層4の第1上面4B1のJIS B 0601に規定された算術平均粗さRaは、0.1μm以下となる。そのため、実施の形態2に係る半導体発光素子では、複数の凸部のうち互いに隣り合う第1凸部及び第2凸部の各中心を通る仮想直線が基板のダイヤモンド結晶構造の(1-12)面と平行とされている半導体発光素子と比べて、結晶欠陥を低減でき、発光効率を向上し、リーク電流を低減できる。
(実施の形態3)
実施の形態3に係る半導体発光素子101は、実施の形態1又は実施の形態2に係る半導体発光素子と基本的に同様の構成を備え同様の効果を奏するが、複数の凸部2の各々が下部26及び上部27を含み、Z方向に沿った断面において上部27が先細り形状を有する点で、実施の形態1又は実施の形態2に係る半導体発光素子とは異なる。以下では、実施の形態3に係る半導体発光素子101が実施の形態1又は実施の形態2に係る半導体発光素子と異なる点を主に説明する。
複数の凸部2の各々において、下部26は、第1面1Aと接続されている。下部26は、第1面1Aと接している下面2Aと、第1面1Aと交差する方向に延びる外周面26Aとを有している。複数の凸部2の各々において、上部27は、下部26上に配置されている。Z方向に沿った断面で複数の凸部2を断面視したときに、上部27は、下部26の外周面26Aと接続されており、かつ外周面26Aに対して傾斜している傾斜面27Aを有している。上記断面視において、傾斜面27Aは、基板1の第1面1Aから離れるに従って、先細りとなる形状を有している。傾斜面27A及び外周面26Aは、第1面1Aから上方に突出しており、バッファ層3と接している。
外周面26Aは、第1面1Aと直交している。ここでの「直交」とは、外周面26Aと下面2Aとの間の内角が70°以上90°以下であることを意味する。傾斜面27Aと外周面26Aとの間の内角は、鈍角である。傾斜面27Aと外周面26Aとの間の内角は、120°以上150°以下である。
平面視において、複数の凸部2の各々の外形状は、n型半導体層4がELOG法により形成されることを阻害しない任意の形状であればよいが、例えば六角形状である。言い換えると、複数の凸部2の各々の外周面26A及び傾斜面27Aの各々の外形状は、例えば六角形状である。
なお、平面視において、複数の凸部2の各々の外形状は、例えば三角形状、正方形状、長方形状、円形状、又は楕円形状であってもよい。
バッファ層3の第1部分31の下面は、複数の凸部2の各々の外周面26Aに接している領域と、複数の凸部2の各々の傾斜面27Aに接している領域とを有している。
複数の凸部2の各々において、下部26のZ方向の寸法は、凸部2の全体のZ方向の寸法の4/5以下である。上部27のZ方向の寸法は、凸部2の全体のZ方向の寸法の1/5以上である。好ましくは、複数の凸部2の各々において、下部26のZ方向の寸法は、凸部2の全体のZ方向の寸法の1/4以上3/4以下である。
複数の凸部2の光学膜厚が半導体発光素子の発光波長に対して十分に厚い場合、複数の凸部2は、活性層5から素子内部へ発せられた光を反射、および屈折させることで、活性層5から素子内部(基板1側)に発せられた光の向きを素子外部へと変え、光取り出し効率を向上させる。平面視したときに、十分な光学膜厚を有する凸部2が第1面1Aに占める面積の割合が高いほど、凸部2の上記作用の効果は高くなり、光取り出し効率は高くなる。
半導体発光素子100のように、複数の凸部2の各々が下部26を有しておらずかつ断面視において上記先細り形状を有している場合には、平面視したときの各凸部2の外周部には、上記作用を引き起こすために十分な光学膜厚を有していない部分が形成される。
これに対し、半導体発光素子101では、各凸部2が断面視において上記先細り形状を有していながらも、平面視したときの各凸部2の外周部が上記作用を引き起こすために十分な光学膜厚を有している部分となり得る。そのため、半導体発光素子101では、半導体発光素子100と比べて、平面視したときに十分な光学膜厚を有する凸部2が第1面1Aに占める面積の割合が高められ、光取り出し効率が高められ得る。
特に、半導体発光素子101では、複数の凸部2の各々の下部26の外周面26Aが第1面1Aと直交しているため、断面視において下部26が先細り形状を有している場合と比べて、平面視したときの各凸部2の最外周部も厚くなる。その結果、半導体発光素子101では、平面視したときの各凸部2の全体が上記作用を引き起こすために十分な光学膜厚を有している部分となり得るため、断面視において下部26が先細り形状を有している半導体発光素子と比べて、光取り出し効率が高められ得る。
<変形例>
図18に示されるように、半導体発光素子101において、複数の凸部2の各々の上部27は、傾斜面27Aに接続されておりかつ第1面1Aと平行な頂面27Bをさらに有していてもよい。ここでの「平行」とは、頂面27Bが第1面1Aに対して成す傾斜角度の絶対値が0°以上10°以下であることを意味する。図18に示される半導体発光素子101も、図17に示される半導体発光素子101と同様の効果を奏する。
以上のように本発明の実施形態について説明を行ったが、上述の実施形態を様々に変形することも可能である。また、本発明の範囲は、上述の実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更を含むことが意図される。
1 基板、1A 第1面、2 凸部、2A,3A,4A,4B,5A,6A,31A,32A 下面、2B,3B,5B,6B,31B,32B,43B 上面、2C 側面、2D 下端部、3 バッファ層、4 n型半導体層、4B1 第1上面、4B2 第2上面、5 活性層、6 p型半導体層、7 第1電極部、8 第2電極部、9 第3電極部、10 ウェハ、10A 主面、21 第1凸部、22 第2凸部、23 第3凸部、24 第4凸部、25 第5凸部、26 下部、26A 外周面、27 上部、27A 傾斜面、27B 頂面、31 第1部分、32 第2部分、41 三次元成長層、41A ファセット、42 第1二次元成長層、43 第2二次元成長層、100,101 半導体発光素子。

Claims (9)

  1. 第1面を有する基板と、
    前記第1面上に互いに間隔を空けて配置されている複数の凸部と、
    前記複数の凸部及び前記複数の凸部間に位置する前記第1面を覆うように配置されており、かつ前記第1面に垂直な第1方向の寸法が前記複数の凸部の各々と比べて小さいバッファ層と、
    前記バッファ層上に配置されており、n型不純物がドープされているn型半導体層と、
    前記n型半導体層上に配置されている活性層と、
    前記活性層上に配置されており、p型不純物がドープされているp型半導体層とを備え、
    前記基板は、六方晶系結晶構造又はダイヤモンド結晶構造を有し、
    前記第1面は、前記六方晶系結晶構造の(0001)面又は前記ダイヤモンド結晶構造の(111)面であり、
    前記n型半導体層は、六方晶系結晶構造を有し、
    前記第1面を平面視したときに、前記複数の凸部のうち互いに隣り合う第1凸部及び第2凸部の各中心を通る仮想直線が、前記基板の前記六方晶系結晶構造の(11-20)面又は前記ダイヤモンド結晶構造の(1-12)面に直交する、半導体発光素子。
  2. 前記複数の凸部の各々は、前記第1面と接続されている下部と、前記下部上に配置されている上部とを含み、
    前記第1方向に沿った断面で前記複数の凸部を断面視したときに、前記上部は、前記下部の外周面と接続されており、かつ前記外周面に対して傾斜している傾斜面を有し、
    前記傾斜面と前記外周面との間の内角が、鈍角である、請求項1に記載の半導体発光素子。
  3. 前記複数の凸部の各々の前記下部の前記外周面は、前記第1面に直交している、請求項2に記載の半導体発光素子。
  4. 前記複数の凸部の各々の前記上部は、前記傾斜面に接続されており、かつ前記第1面と平行な頂面をさらに有している、請求項2又は3に記載の半導体発光素子。
  5. 前記第1面に垂直な方向の前記バッファ層の寸法は、5nm以上200nm以下である、請求項1~4のいずれか1項に記載の半導体発光素子。
  6. 前記基板の前記第1面を構成する材料は、サファイア、ケイ素、炭化ケイ素、窒化ガリウム、又はScAlMgOを含む、請求項1~5のいずれか1項に記載の半導体発光素子。
  7. 前記基板の前記第1面を構成する材料は、サファイアを含み、
    前記n型半導体層を構成する材料は、窒化ガリウムを含み、
    前記第1面を平面視したときに、前記n型半導体層の(1-100)面は、前記基板の(1-100)面に対して30°の角度を成して傾斜している、請求項1~6のいずれか1項に記載の半導体発光素子。
  8. 前記複数の凸部を構成する材料は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化チタン、酸化アルミニウム、およびフッ化マグネシウムのうちから選択される少なくとも1つを含む、請求項1~7のいずれか1項に記載の半導体発光素子。
  9. 前記n型半導体層は、前記活性層と接している第2面を有し、
    前記第2面は、平坦な面である、請求項1~8のいずれか1項に記載の半導体発光素子。
JP2022017277A 2022-02-07 2022-02-07 半導体発光素子 Pending JP2023114774A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022017277A JP2023114774A (ja) 2022-02-07 2022-02-07 半導体発光素子
US18/159,774 US20230253526A1 (en) 2022-02-07 2023-01-26 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022017277A JP2023114774A (ja) 2022-02-07 2022-02-07 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2023114774A true JP2023114774A (ja) 2023-08-18

Family

ID=87520341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022017277A Pending JP2023114774A (ja) 2022-02-07 2022-02-07 半導体発光素子

Country Status (2)

Country Link
US (1) US20230253526A1 (ja)
JP (1) JP2023114774A (ja)

Also Published As

Publication number Publication date
US20230253526A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
JP5532930B2 (ja) エピタキシャル成長用基板、GaN系半導体膜の製造方法、GaN系半導体膜、GaN系半導体発光素子の製造方法およびGaN系半導体発光素子
US7816238B2 (en) GaN substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing GaN substrate
US7999249B2 (en) Nitride semiconductor light emitting device with surface texture and its manufacture
US8367445B2 (en) Group III nitride semiconductor light-emitting device
WO2012014604A1 (ja) 半導体面発光素子及びその製造方法
JP5140962B2 (ja) 窒化物半導体基板の製造方法
US20160300982A1 (en) Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
JP2004288799A (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US8237194B2 (en) Nitride semiconductor substrate
US9324913B2 (en) Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element
US8111350B2 (en) Semiconductor light-emitting device and fabrication method thereof
JP5811009B2 (ja) Iii族窒化物半導体の製造方法及びiii族窒化物半導体
US9209021B2 (en) Method for producing Group III nitride semiconductor and Group III nitride semiconductor
US11961939B2 (en) Method of manufacturing a light-emitting device
JP2011060917A (ja) 半導体発光素子
JP5366518B2 (ja) 半導体発光素子およびその製造方法
TWI520325B (zh) Manufacture of nitride semiconductor structures
JP3696003B2 (ja) 窒化物系半導体層の形成方法
US20180062036A1 (en) Light-emitting element comprising a partitioned sapphire substrate
WO2014136393A1 (ja) 加工基板及びそれを用いた半導体装置
JP2023114774A (ja) 半導体発光素子
JP7406632B2 (ja) 窒化物半導体紫外線発光素子
TW202218186A (zh) 氮化物半導體紫外線發光元件及其製造方法
TWI838792B (zh) 發光元件
JP5488917B2 (ja) 半導体面発光素子及びその製造方法