JP2023103151A - ゲート駆動回路 - Google Patents

Abstract

【課題】本発明は、スイッチング素子の誤動作を防止し、かつ小型化を図ることができるゲート駆動回路を提供することを目的とする。【解決手段】ゲート駆動回路１は、ＩＧＢＴ５１に設けられたゲート端子Ｇの電圧がＩＧＢＴ５１の閾値電圧Ｖｔｈよりも低く設定された設定電圧Ｖｓｅｔと同一又は低くなった場合に、ＩＧＢＴ５１が非導通状態に維持される電圧レベルにゲート端子Ｇをクランプするミラークランプ回路１３を備えている。【選択図】図１

Description

本発明は、スイッチング素子を駆動するゲート駆動回路に関する。

特許文献１には、「ＩＧＢＴ駆動装置は、アクティブミラークランプ機能が備えられたゲートドライバＩＣと、ＩＧＢＴのゲートとエミッタとの間に設けられる外部キャパシタと、ゲートドライバＩＣの出力信号を反転させるための信号反転部と、信号反転部の出力信号に対応するように外部キャパシタに印加される電源をスイッチングするためのスイッチング部と、を含む。」ことが開示されている。

特開２０１７－５６９８号公報

ＩＧＢＴの誤動作の対策として、ＩＧＢＴをオフ状態に維持する際にＩＧＢＴのゲート端子に逆バイアスをかける必要がある。逆バイアス用の電源パターンや逆バイアス用電源が存在すると、ＩＧＢＴを駆動するゲート駆動回路の小型化や部品配置に対し制限が生じるという問題がある。

本発明の目的は、スイッチング素子の誤動作を防止し、かつ小型化を図ることができるゲート駆動回路を提供することにある。

上記目的を達成するために、本発明の一態様によるゲート駆動回路は、電圧制御型スイッチング素子に設けられたゲート端子の電圧が前記電圧制御型スイッチング素子の閾値電圧よりも低く設定された設定電圧と同一又は低くなった場合に、前記電圧制御型スイッチング素子が非導通状態に維持される電圧レベルに前記ゲート端子をクランプするクランプ部を備える。

本発明の一態様によれば、スイッチング素子の誤動作を防止し、かつ小型化を図ることができる。

本発明の第１実施形態によるゲート駆動回路の概略構成の一例を示すブロック図である。 本発明の第１実施形態によるゲート駆動回路に備えられたミラークランプ回路の概略構成の一例を示す回路図である。 本発明の第１実施形態によるゲート駆動回路の動作を説明する図であって、ゲート駆動回路から矩形状のゲート駆動信号がＩＧＢＴのゲート端子に入力された場合の当該ゲート端子におけるゲート信号の電圧波形の一例を示す図である。 本発明の第１実施形態によるゲート駆動回路を説明する図であって、図３に示すゲート信号の立ち上がり部及び立ち下り部を拡大して示す図である。 本発明の第２実施形態によるゲート駆動回路に備えられたミラークランプ回路の概略構成の一例を示す回路図である。 本発明の第２実施形態によるゲート駆動回路を説明する図であって、図２に示すミラークランプ回路に設けられたレベル設定部で設定電圧を８．３Ｖに設定した場合のＩＧＢＴのゲート端子におけるゲート電圧の立ち下がりの動作シミュレーション波形を示す図である。 本発明の第２実施形態によるゲート駆動回路を説明する図であって、図５に示すミラークランプ回路からベース抵抗を取り除いた場合のＩＧＢＴのゲート端子におけるゲート電圧の立ち下がり動作シミュレーション波形を示す図である。 本発明の第２実施形態によるゲート駆動回路を説明する図であって、ゲート信号の立ち下り電圧波形を示す図である。 本発明の第３実施形態によるゲート駆動回路に備えられたミラークランプ回路の概略構成の一例を示す回路図である。

本発明の各実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

〔第１実施形態〕
本発明の一実施形態によるゲート駆動回路について図１から図４を用いて説明する。まず、本実施形態によるゲート駆動回路の概略構成について図１及び図２を用いて説明する。

（ゲート駆動回路の概略構成）
図１に示すように、本実施形態によるゲート駆動回路１は、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）５１を駆動するためのゲート駆動信号Ｓｇを生成するドライブ回路（駆動信号生成部の一例）１１を備えている。ＩＧＢＴ５１は、電圧制御型スイッチング素子の一例に相当する。ゲート駆動回路１の駆動対象は、ＩＧＢＴに限られず、電圧制御型スイッチング素子として例えば金属－酸化物－半導体（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＯＳ）トランジスタであってもよい。ゲート駆動回路１には、ＩＧＢＴ５１のオン状態及びオフ状態を相互に切り替えて制御する制御装置３が接続されている。ドライブ回路１１は、制御装置３から入力されるパルス信号Ｓｐを用いてゲート駆動信号Ｓｇを生成するように構成されている。

ゲート駆動回路１は、ＩＧＢＴ５１に設けられたゲート端子Ｇの電圧がＩＧＢＴ５１の閾値電圧よりも低く設定された設定電圧と同一又は低くなった場合に、ＩＧＢＴ５１が非導通状態に維持される電圧レベルにゲート端子Ｇをクランプするミラークランプ回路（クランプ部の一例）１３を備えている。ミラークランプ回路１３の詳細については後述する。

ドライブ回路１１に設けられた出力端子Ｔｏは、ゲート抵抗２１を介してＩＧＢＴ５１に設けられたゲート端子Ｇに電気的に接続されている。具体的には、ドライブ回路１１の出力端子Ｔｏは、ゲート抵抗２１の一端子に接続されている。ゲート抵抗２１の他端子は、ＩＧＢＴ５１のゲート端子Ｇに接続されている。ドライブ回路１１の出力端子Ｔｏ及びゲート抵抗２１の一端子は、ミラークランプ回路１３に設けられた端子Ｔａに接続されている。ゲート抵抗２１の他端子及びＩＧＢＴ５１のゲート端子Ｇは、ミラークランプ回路１３に設けられた端子Ｔｂに接続されている。したがって、ドライブ回路１１の出力端子Ｔｏから出力されるゲート駆動信号Ｓｇは、ＩＧＢＴ５１の他にミラークランプ回路１３の端子Ｔａ，Ｔｂにも入力される。

ＩＧＢＴ５１には逆並列に接続された還流ダイオード５３が接続されている。具体的には、ＩＧＢＴ５１に設けられたコレクタ端子Ｃは、還流ダイオード５３に設けられたカソード端子Ｋに接続されている。ＩＧＢＴ５１に設けられたエミッタ端子Ｅは、還流ダイオード５３に設けられたアノード端子Ａに接続されている。ＩＧＢＴ５１及び還流ダイオード５３によって半導体素子５が構成されている。

ＩＧＢＴ５１のコレクタ端子Ｃ及び還流ダイオード５３のカソード端子Ｋは、高電位が供給される高電位供給端子Ｔｈｐに接続されている。例えば、ＩＧＢＴ５１がインバータ回路の上アーム用のスイッチング素子に適用される場合、高電位供給端子Ｔｈｐは、正極側の直流電源が供給される端子又は当該直流電源が供給される正極側ラインと接続される接続部となる。また、ＩＧＢＴ５１がインバータ回路の下アーム用のスイッチング素子に適用される場合、高電位供給端子Ｔｈｐは交流出力端子となる。

ＩＧＢＴ５１のエミッタ端子Ｅ及び還流ダイオード５３のアノード端子Ａは、低電位が供給される低電位供給端子Ｔｌｐに接続されている。例えば、ＩＧＢＴ５１がインバータ回路の上アーム用のスイッチング素子に適用される場合、低電位供給端子Ｔｌｐは交流出力端子となる。また、ＩＧＢＴ５１がインバータ回路の下アーム用のスイッチング素子に適用される場合、低電位供給端子Ｔｌｐはグランド端子若しくは負極側の直流電源が供給される端子又は当該直流電源が供給される負極側ラインと接続される接続部となる。

（ミラークランプ回路の概略構成）
本実施形態によるゲート駆動回路１に備えられたミラークランプ回路１３の概略構成について図１及び図２を用いて説明する。

図１に示すように、ミラークランプ回路１３は、ＩＧＢＴ５１に設けられて低電位側に電気的に接続されるエミッタ端子Ｅ（低電位側端子の一例）とゲート端子Ｇとを短絡してゲート端子ＧをＩＧＢＴ５１が非導通状態となる電圧レベルにクランプするゲート短絡部１３３（短絡部の一例）を有している。ゲート短絡部１３３は、ミラークランプ回路１３の端子Ｔｂに接続されている。このため、ゲート短絡部１３３は、端子Ｔｂを介してＩＧＢＴ５１のゲート端子Ｇ及びゲート抵抗２１の他端子に接続される。

ミラークランプ回路１３は、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルを判定する駆動信号判定部（判定部の一例）１３１を有している。駆動信号判定部１３１は、ミラークランプ回路１３の端子Ｔａに接続されている。このため、駆動信号判定部１３１は、端子Ｔａを介してドライブ回路１１の出力端子Ｔｏ及びゲート抵抗２１の一端子に接続される。これにより、ドライブ回路１１の出力端子Ｔｏから出力されるゲート駆動信号Ｓｇが端子Ｔａを介して駆動信号判定部１３１に入力することができる。

駆動信号判定部１３１は、ゲート短絡部１３３に接続されている。駆動信号判定部１３１は、ゲート駆動信号Ｓｇの電圧レベルの判定結果に基づいて、ゲート短絡部１３３を動作許可状態又は動作禁止状態に設定するように構成されている。駆動信号判定部１３１は、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルがローレベルである場合にゲート短絡部１３３を動作許可状態に設定する。一方、駆動信号判定部１３１は、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルがハイレベルである場合にゲート短絡部１３３を動作禁止状態に設定する。動作許可状態に設定されたゲート短絡部１３３は、ＩＧＢＴ５１のゲート端子Ｇ及びエミッタ端子Ｅを短絡する動作を実行することが可能な状態になる。動作禁止状態に設定されたゲート短絡部１３３は、ＩＧＢＴ５１のゲート端子Ｇ及びエミッタ端子Ｅを短絡する動作を実行することができない状態になる。

ミラークランプ回路１３は、ＩＧＢＴ５１を非導通状態（オフ状態）に維持させるための設定電圧の電圧レベルを設定するレベル設定部１３５を有している。レベル設定部１３５は、ミラークランプ回路１３の端子Ｔｂ及びゲート短絡部１３３に接続されている。このため、レベル設定部１３５は、端子Ｔｂを介してＩＧＢＴ５１のゲート端子Ｇ及びゲート抵抗２１の他端子に接続される。レベル設定部１３５は、ＩＧＢＴ５１のゲート端子Ｇが設定電圧と同一又は設定電圧よりも低くなった場合（すなわち、設定電圧以下になった場合）にゲート短絡部１３３を動作させるように構成されている。

ゲート短絡部１３３は、駆動信号判定部１３１及びレベル設定部１３５に接続されている。このため、ゲート短絡部１３３は、駆動信号判定部１３１によって動作許可状態に設定され、かつＩＧＢＴ５１のゲート端子Ｇがレベル設定部１３５において設定された設定電圧と同一又は低くなった場合にＩＧＢＴ５１のゲート端子Ｇ及びエミッタ端子Ｅを短絡する。

次に、ミラークランプ回路１３のより具体的な構成について図２を用いて説明する。
図２に示すように、駆動信号判定部１３１は、トランジスタ１３１ａと、トランジスタ１３１ａに接続されたベース抵抗１３１ｂと、トランジスタ１３１ａに接続されたベースエミッタ間抵抗１３１ｃとを有している。トランジスタ１３１ａは、ＮＰＮ型のバイポーラトランジスタである。

トランジスタ１３１ａに設けられたコレクタ端子Ｃ（第三高電位側端子の一例）は、ゲート短絡部１３３及びレベル設定部１３５に接続されている。本実施形態では、高電位側は、ゲート駆動回路１の駆動電源Ｖｃｃに電気的に接続される側である。トランジスタ１３１ａに設けられたエミッタ端子Ｅ（第三低電位側端子の一例）は、低電位が供給される低電位供給端子Ｔｌｐに接続されている。また、トランジスタ１３１ａに設けられたエミッタ端子Ｅは、低電位供給端子Ｔｌｐを介してＩＧＢＴ５１のエミッタ端子Ｅに電気的に接続されている。本実施形態では、低電位供給端子Ｔｌｐで供給される低電位は、ＩＧＢＴ５１の閾値電圧の高電位側の電位よりも低い電位である。つまり、低電位供給端子Ｔｌｐで供給される低電位と、ＩＧＢＴ５１の閾値電圧との基準電位が同電位である場合、低電位供給端子Ｔｌｐで供給される電圧は、ＩＧＢＴ５１の閾値電圧よりも低くなる。

トランジスタ１３１ａに設けられたベース端子Ｂは、ベース抵抗１３１ｂに接続されている。ベース抵抗１３１ｂは、ミラークランプ回路１３の端子Ｔａとトランジスタ１３１ａのベース端子Ｂとの間に接続されている。ベース抵抗１３１ｂの一端子は端子Ｔａに接続され、ベース抵抗１３１ｂの他端子はトランジスタ１３１ａのベース端子Ｂに接続されている。このため、トランジスタ１３１ａに設けられたベース端子Ｂには、ベース抵抗１３１ｂを介してドライブ回路１１から出力されるゲート駆動信号Ｓｇが入力される。ベース抵抗１３１ｂは、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルがハイレベルの場合にベース端子Ｂに流れる電流の電流量を制限しトランジスタ１３１ａが破損することを防止するために設けられている。

ベースエミッタ間抵抗１３１ｃは、トランジスタ１３１ａのベース端子Ｂとエミッタ端子Ｅとの間に接続されている。ベースエミッタ間抵抗１３１ｃの一端子は、トランジスタ１３１ａのベース端子Ｂに接続されている。ベースエミッタ間抵抗１３１ｃの他端子は、トランジスタ１３１ａのエミッタ端子Ｅ及び低電位供給端子Ｔｌｐに接続されている。ベースエミッタ間抵抗１３１ｃは、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルがローレベルの場合にトランジスタ１３１ａのベース端子Ｂに流れ込む微小電流によってトランジスタ１３１ａが導通状態（オン状態）になることを防止するために設けられている。

駆動信号判定部１３１は、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルがハイレベルの場合にトランジスタ１３１ａを導通状態（オン状態）とする。これにより、駆動信号判定部１３１は、トランジスタ１３１ａのコレクタ端子Ｃをトランジスタ１３１ａのエミッタ端子Ｅの電位レベル（すなわち低電位レベル）に設定することによって、ゲート駆動信号Ｓｇの電圧レベルをハイレベルと判定する。

一方、駆動信号判定部１３１は、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルがローレベルの場合にトランジスタ１３１ａを非導通状態（オフ状態）とする。これにより、駆動信号判定部１３１は、トランジスタ１３１ａのコレクタ端子Ｃをトランジスタ１３１ａのエミッタ端子Ｅから電気的に切断し、トランジスタ１３１ａのコレクタ端子Ｃを低電位供給端子Ｔｌｐの電位とは異なる電位に設定することによって、ゲート駆動信号Ｓｇの電圧レベルをローレベルと判定する。

図２に示すように、ゲート短絡部１３３は、トランジスタ１３３ａ（第一バイポーラトランジスタの一例）と、トランジスタ１３１ａに接続されたベースエミッタ間抵抗１３３ｂとを有している。トランジスタ１３３ａは、ＮＰＮ型のバイポーラトランジスタである。トランジスタ１３３ａに設けられたコレクタ端子Ｃ（第一高電位側端子の一例）は、ミラークランプ回路１３の端子Ｔｂに接続されている。このため、トランジスタ１３３ａのコレクタ端子Ｃは、端子Ｔｂを介してＩＧＢＴ５１のゲート端子Ｇ及びゲート抵抗２１の他端子に接続されている。トランジスタ１３３ａに設けられたエミッタ端子Ｅ（第一低電位側端子の一例）は、低電位供給端子Ｔｌｐに接続されている。このため、トランジスタ１３３ａのエミッタ端子Ｅは、駆動信号判定部１３１に設けられたトランジスタ１３１ａのエミッタ端子Ｅと電気的に接続されている。

トランジスタ１３３ａに設けられたベース端子Ｂ（第一ベース端子の一例）は、駆動信号判定部１３１に設けられたトランジスタ１３１ａのコレクタ端子Ｃに接続されている。このため、駆動信号判定部１３１がドライブ回路１１から出力されるゲート駆動信号Ｓｇの電圧レベルがハイレベルであると判定し、ゲート駆動信号Ｓｇの電圧レベルの判定結果としてトランジスタ１３１ａのコレクタ端子Ｃが低電位レベルに設定されると、トランジスタ１３３ａに設けられたベース端子Ｂが低電位レベルに設定される。これにより、トランジスタ１３３ａのベース端子Ｂ及びエミッタ端子Ｅが同電位となるので、トランジスタ１３３ａが非導通状態（オフ状態）となり、ゲート短絡部１３３は動作禁止状態に設定される。

一方、駆動信号判定部１３１がドライブ回路１１から出力されるゲート駆動信号Ｓｇの電圧レベルがローレベルであると判定し、ゲート駆動信号Ｓｇの電圧レベルの判定結果としてトランジスタ１３１ａのコレクタ端子Ｃが低電位レベルよりも高い電位レベルに設定されると、トランジスタ１３３ａに設けられたベース端子Ｂが当該電位レベルに設定される。これにより、トランジスタ１３３ａのベース端子Ｂがトランジスタ１３３ａのエミッタ端子Ｅよりも高くなり、当該ベース端子Ｂにベース電流が流れるので、トランジスタ１３３ａが導通状態（オン状態）となり、ゲート短絡部１３３は動作許可状態に設定される。

ベースエミッタ間抵抗１３３ｂは、トランジスタ１３３ａのベース端子Ｂとエミッタ端子Ｅとの間に接続されている。ベースエミッタ間抵抗１３３ｂの一端子は、トランジスタ１３３ａのベース端子Ｂに接続されている。ベースエミッタ間抵抗１３３ｂの他端子は、トランジスタ１３３ａのエミッタ端子Ｅ及び低電位供給端子Ｔｌｐに接続されている。ベースエミッタ間抵抗１３３ｃは、トランジスタ１３３ａが非導通状態（オフ状態）に制御されている場合にゲート駆動回路１の駆動電源Ｖｃｃからトランジスタ１３３ａのベース端子Ｂに流れ込む微小電流によってトランジスタ１３３ａが導通状態（オン状態）に切り替わることを防止するために設けられている。

図２に示すように、レベル設定部１３５は、トランジスタ１３５ａ（第二バイポーラトランジスタの一例）と、トランジスタ１３５ａに接続されたツェナーダイオード１３５ｂと、ツェナーダイオード１３５ｂに接続された抵抗素子１３５ｃと、トランジスタ１３５ａに接続されたベースエミッタ間抵抗１３５ｄとを有している。トランジスタ１３５ａは、ＰＮＰ型のバイポーラトランジスタである。

トランジスタ１３５ａに設けられたコレクタ端子Ｃ（第二低電位側端子の一例）は、駆動信号判定部１３１のトランジスタ１３１ａのコレクタ端子Ｃと、ゲート短絡部１３３のトランジスタ１３３ａのベース端子Ｂに接続されている。トランジスタ１３５ａに設けられたベース端子Ｂ（第二ベース端子の一例）は、トランジスタ１３３ａのコレクタ端子Ｃ及びミラークランプ回路１３の端子Ｔｂに接続されている。トランジスタ１３５ａに設けられたエミッタ端子Ｅ（第二高電位側端子の一例）は、ツェナーダイオード１３５ｂのアノード端子Ａに接続されている。

ツェナーダイオード１３５ｂのカソード端子Ｋは、抵抗素子１３５ｃの一端子に接続されている。抵抗素子１３５ｃの他端子は、ゲート駆動回路１の駆動電源Ｖｃｃが出力される電源端子に接続されている。このため、トランジスタ１３５ａに設けられたエミッタ端子Ｅは、駆動電源Ｖｃｃが出力される電源端子に電気的に接続される。抵抗素子１３５ｃは、ツェナー電圧を作り出す際の電流（ツェナー電流）の値を設定するために設けられている。

ベースエミッタ間抵抗１３５ｄは、トランジスタ１３５ａのベース端子Ｂとエミッタ端子Ｅとの間に接続されている。ベースエミッタ間抵抗１３５ｄの一端子は、トランジスタ１３５ａのベース端子Ｂ、レベル設定部１３５に設けられたトランジスタ１３３ａのコレクタ端子Ｃ及びミラークランプ回路１３の端子Ｔｂに接続されている。ベースエミッタ間抵抗１３３ｂの他端子は、トランジスタ１３５ａのエミッタ端子Ｅ及びツェナーダイオード１３５ｂのアノード端子Ａに接続されている。ベースエミッタ間抵抗１３５ｄは、トランジスタ１３５ａが非導通状態（オフ状態）に制御されている場合に、端子Ｔｂからトランジスタ１３５ａのベース端子Ｂに流れ込む微小電流によってトランジスタ１３５ａが導通状態（オン状態）に切り替わることを防止するために設けられている。

レベル設定部１３５は、駆動電源Ｖｃｃ、抵抗素子１３５ｃでの電圧降下、ツェナーダイオード１３５ｂのツェナー電圧及びトランジスタ１３５ａのベースエミッタ電圧によって、ＩＧＢＴ５１のゲート端子Ｇを低電位レベルにクランプするための設定電圧が設定されている。駆動電源Ｖｃｃの電圧値をＶｃｃとし、抵抗素子１３５ｃでの電圧降下をＶＲとし、ツェナーダイオード１３５ｂのツェナー電圧をＶＺＤとし、トランジスタ１３５ａのベースエミッタ電圧をＶＢＥとし、ＩＧＢＴ５１の閾値電圧をＶｔｈとすると、設定電圧Ｖｓｅｔは、以下の式（１）及び式（２）によって規定することができる。
Ｖｓｅｔ＝Ｖｃｃ－ＶＲ－ＶＺＤ－ＶＢＥ ・・・（１）
０Ｖ≦Ｖｓｅｔ＜Ｖｔｈ ・・・（２）

設定電圧Ｖｓｅｔは、式（２）の範囲内であれば任意の値に設定可能であるが、ミラークランプ回路１３がＩＧＢＴ５１のゲート端子Ｇを低電位レベルにクランプする際にゲート短絡部１３３に設けられたトランジスタ１３３ａに流れる電流を低減するために、閾値電圧Ｖｔｈよりも０Ｖにより近い値であってもよい。

トランジスタ１３５ａは、ベース電圧が設定電圧Ｖｓｅｔと同一又は設定電圧Ｖｓｅｔよりも低くなる（すなわち設定電圧Ｖｓｅｔ以下）と導通状態（オン状態）になるので、トランジスタ１３５ａのコレクタ端子Ｃは、トランジスタ１３５ａのエミッタ端子Ｅとほぼ同じ電圧になる。また、駆動信号判定部１３１のトランジスタ１３１ａが非導通状態（オフ状態）であると、トランジスタ１３１ａのコレクタ端子Ｃは、トランジスタ１３１ａのエミッタ端子Ｅから電気的に切り離される。このため、トランジスタ１３１ａのコレクタ端子Ｃは、トランジスタ１３５ａのエミッタ端子Ｅの電圧とほぼ同じ電圧となる。

トランジスタ１３５ａのベース端子Ｂは、端子Ｔｂを介してＩＧＢＴ５１のゲート端子Ｇに接続されている。このため、ＩＧＢＴ５１のゲート端子Ｇの電圧が低下して設定電圧Ｖｓｅｔ以下になると、トランジスタ１３３ａのベース端子Ｂの電圧（ベース電圧）も設定電圧Ｖｓｅｔ以下になってトランジスタ１３５ａが導通状態（オン状態）となる。トランジスタ１３５ａが導通状態（オン状態）となった時にトランジスタ１３１ａが非導通状態（オフ状態）であると、トランジスタ１３３ａのベース端子Ｂがトランジスタ１３５ａのエミッタ端子Ｅとほぼ同じ電圧になるので、トランジスタ１３３ａは、導通状態（オン状態）となる。これにより、トランジスタ１３３ａのコレクタ端子Ｃ及びエミッタ端子Ｅが電気的に接続される。その結果、ＩＧＢＴ５１のゲート端子Ｇ及びエミッタ端子Ｅは、端子Ｔｂ、トランジスタ１３３ａ及び低電位供給端子Ｔｌｐを介して接続される。

このように、トランジスタ１３３ａを有するゲート短絡部１３３は、ＩＧＢＴ５１のゲート端子Ｇの電圧が設定電圧Ｖｓｅｔ以下になった場合、ＩＧＢＴ５１のゲート端子Ｇ及びエミッタ端子Ｅを短絡することができる。これにより、ミラークランプ回路１３は、ＩＧＢＴ５１のゲート端子Ｇの電圧が設定電圧Ｖｓｅｔ以下になった場合、ＩＧＢＴ５１が非導通状態（オフ状態）に維持される電圧レベル（本実施形態では低電位レベル）にＩＧＢＴ５１のゲート端子Ｇをクランプすることができる。

図２に示すように、ＩＧＢＴ５１のゲート端子Ｇには、抵抗素子２２及びコンデンサ２３が接続されている。具体的には、抵抗素子２２の一端子はＩＧＢＴ５１のゲート端子Ｇに接続され、抵抗素子２２の他端子は低電位供給端子Ｔｌｐに接続されている。コンデンサ２３の一方の電極はＩＧＢＴ５１のゲート端子Ｇに接続され、コンデンサ２３の他方の電極は低電位供給端子Ｔｌｐに接続されている。抵抗素子２２及びコンデンサ２３は、ＩＧＢＴ５１がスイッチング動作する際に発生するスイッチングノイズを低減するために設けられている。

（ゲート駆動回路の動作）
本実施形態によるゲート駆動回路の動作について図２を参照しつつ図３及び図４を用いて説明する。図３及び図４に示すゲート信号の電圧波形は、図２に示すミラークランプ回路１３の動作シミュレーション波形である。図４（ａ）は、図３に示すゲート信号の立ち上がり部を拡大して示し、図４（ｂ）は、図３に示すゲート信号の立ち下がり部を拡大して示している。図３中及び図４中の「Ｖｇ」は、ＩＧＢＴ５１のゲート端子Ｇの電圧（すなわちゲート電圧）を示している。図３中及び図４中の「Ｉｔｂ」は、ＩＧＢＴ５１のゲート端子Ｇ側からゲート短絡部１３３に向かって端子Ｔｂを流れる電流を示している。図３中及び図４中の「Ｖｓｅｔ」は、レベル設定部１３５において設定された設定電圧を示している。図３中及び図４中の「ＶＨ」は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの最大値を示している。図３中及び図４中の「ＶＬ」は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの最小値を示している。

図３中及び図４（ａ）中に示す時刻ｔ１よりも前の時点では、ミラークランプ回路１３がＩＧＢＴ５１のゲート端子ＧをＩＧＢＴ５１の閾値電圧Ｖｔｈよりも低い電位レベルにクランプしており、コンデンサ２３は完全に放電されて電荷を蓄積していない。

時刻ｔ１においてドライブ回路１１の出力端子Ｔｏ（図２参照）から電圧レベルがハイレベルのゲート駆動信号Ｓｇ（図２参照）が出力される。ゲート駆動信号Ｓｇの電圧レベルがローレベルからハイレベルに切り替わった瞬間に、ミラークランプ回路１３の端子Ｔａを介して駆動信号判定部１３１（図２参照）に電流が流れ始めるとともに、ゲート駆動回路１に設けられたゲート抵抗２１及びミラークランプ回路１３の端子Ｔｂを介してゲート短絡部１３３（図２参照）に電流Ｉｔｂが流れ始める。

端子Ｔａを介して駆動信号判定部１３１に流れる電流が、トランジスタ１３１ａのベース端子Ｂ（図２参照）に入力される時刻ｔ２（図４（ａ）参照）において、トランジスタ１３１ａのベース端子Ｂにベース電流が流れると、トランジスタ１３１ａは導通状態（オン状態）に移行する。これにより、駆動信号判定部１３１は、ゲート駆動信号Ｓｇの電圧レベルがハイレベルであると判定し、判定結果としてコレクタ端子Ｃの電位を低電位供給端子Ｔｌｐから供給される低電位レベルに移行してゲート短絡部１３３を動作禁止状態に設定する。

端子Ｔｂを介してゲート短絡部１３３に流れる電流Ｉｔｂは、トランジスタ１３３ａのコレクタ端子Ｃ及びエミッタ端子Ｅを通って低電位供給端子Ｔｌｐに流れる。このため、図３及び図４（ａ）に示すように、端子Ｔｂからミラークランプ回路１３に入力される電流Ｉｔｂは、時刻ｔ２の直後から急激に増加する。

時刻ｔ２において、トランジスタ１３１ａのコレクタ端子Ｃの電位が低電位レベルに移行されることにより、ゲート短絡部１３３に設けられたトランジスタ１３３ａのベース端子Ｂにベース電流が流れなくなる。このため、トランジスタ１３３ａが非導通状態（オフ状態）に遷移して、ゲート短絡部１３３は、時刻ｔ２において動作禁止状態に設定される。トランジスタ１３３ａが非導通状態（オフ状態）になることにより、端子Ｔｂはハイインピーダンス状態になる。その結果、端子Ｔｂを介してミラークランプ回路１３内に電流が流れなくなるので、図３及び図４（ａ）中に時刻ｔ２で示すように、電流Ｉｔｂは低下する。

時刻ｔ２以降では、ドライブ回路１１から出力される電流は、ＩＧＢＴ５１のゲート端子Ｇ及びエミッタ端子Ｅの間に形成されるゲートエミッタ間容量（不図示）及びコンデンサ２３に流れる。これにより、ＩＧＢＴ５１のゲートエミッタ間容量及びコンデンサ２３が充電されるので、ＩＧＢＴ５１のゲート端子Ｇの電圧（ゲート電圧）は上昇する。その結果、図３及び図４（ａ）に示すように、時刻ｔ２から所定時間が経過した時刻ｔ３において、ＩＧＢＴ５１のゲート電圧は、設定電圧Ｖｓｅｔよりも高くなる。これにより、ミラークランプ回路１３は、ＩＧＢＴ５１が非導通状態に維持される電圧レベルにＩＧＢＴ５１のゲート端子Ｇをクランプするクランプ状態を解除する。

時刻ｔ３から所定時間の経過後のミラー期間ΔＴｍを経て、図３に示すように、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇは、ＩＧＢＴ５１を導通状態（オン状態）に維持できる電圧値ＶＨまで立ち上がる。

時刻ｔ４から所定時間が経過した時刻ｔ５において、ドライブ回路１１の出力端子Ｔｏから電圧レベルがローレベルのゲート駆動信号Ｓｇが出力される。ゲート駆動信号Ｓｇの電圧レベルがハイレベルからローレベルに切り替わることにより、ミラークランプ回路１３の端子Ｔａを介して駆動信号判定部１３１に電流が流れなくなる。このため、駆動信号判定部１３１に設けられたトランジスタ１３１ａのベース端子Ｂの電圧（ベース電圧）は低下するので、トランジスタ１３１ａは導通状態（オン状態）から非導通状態（オフ状態）に移行する。これにより、駆動信号判定部１３１は、ゲート駆動信号Ｓｇの電圧レベルがローレベルであると判定し、判定結果としてトランジスタ１３１ａのコレクタ端子Ｃを低電位供給端子Ｔｌｐから電気的に切り離し、ゲート短絡部１３３を動作許可状態に設定する。

また、時刻ｔ５において、ドライブ回路１１の出力端子Ｔｏから出力されるゲート駆動信号Ｓｇの電圧レベルはローレベルである。このため、ＩＧＢＴ５１のゲートエミッタ間容量及びコンデンサ２３に充電されていた電荷が抵抗素子２２を介して低電位供給端子Ｔｌｐに流れるので、ＩＧＢＴ５１のゲートエミッタ間容量及びコンデンサ２３が放電する。その結果、図３及び図４（ｂ）に示すように、ＩＧＢＴ５１のゲート電圧Ｖｇが低下する。

ＩＧＢＴ５１のゲート端子Ｇは端子Ｔｂを介してレベル設定部１３５に設けられたトランジスタ１３５ａのベース端子Ｂ（図２参照）に接続されている。このため、ＩＧＢＴ５１のゲート電圧Ｖｇの低下に伴って、レベル設定部１３５に設けられたトランジスタ１３５ａのベース端子Ｂの電圧（ベース電圧）も低下し始める。ＩＧＢＴ５１のゲート電圧が、電圧値ＶＨよりも小さくかつ設定電圧Ｖｓｅｔの電圧値より大きい所定の電圧値まで低下してトランジスタ１３５ａのベース電圧の電圧値が当該所定の電圧値まで低下することにより、トランジスタ１３５ａのベース端子Ｂから端子Ｔｂに向かってベース電流が流れ始める。当該ベース電流の電流値は極めて小さいため、当該ベース電流に基づく端子Ｔｂに流れる電流の変化は、図３及び図４（ｂ）に示す電流Ｉｔｂには現れていない。

時刻ｔ５から所定時間が経過した時刻ｔ６において、ＩＧＢＴ５１のゲート電圧が設定電圧Ｖｓｅｔと同じ電圧値となる。このため、トランジスタ１３３ａのベース電圧も設定電圧Ｖｓｅｔとなるので、トランジスタ１３３ａは、非導通状態（オフ状態）から導通状態（オン状態）に移行する。これにより、トランジスタ１３５ａのコレクタ端子Ｃ及びエミッタ端子Ｅがほぼ同電位となる。レベル設定部１３５は、トランジスタ１３５ａのコレクタ端子Ｃ及びエミッタ端子Ｅがほぼ同電位にすることにより、ＩＧＢＴ５１のゲート端子Ｇが設定電圧と同一又は設定電圧よりも低くなった場合（すなわち、設定電圧以下になった場合）にゲート短絡部１３３を動作させる。

ゲート短絡部１３３は、時刻ｔ５の直後に駆動信号判定部１３１によって動作許可状態に設定されている。すなわち、駆動信号判定部１３１のトランジスタ１３１ａのコレクタ端子Ｃは、トランジスタ１３１ａのエミッタ端子Ｅとは電気的に切り離されており、トランジスタ１３１ａのコレクタ端子Ｃの電圧は、トランジスタ１３５ａのコレクタ端子Ｃの電圧となる。このため、ゲート短絡部１３３のトランジスタ１３３ａのベース端子Ｂの電圧（ベース電圧）は、トランジスタ１３５ａのコレクタ端子Ｃの電圧となり、かつトランジスタ１３３ａのベース端子Ｂにはトランジスタ１３５ａからベース電流が流れる。これにより、トランジスタ１３３ａは、非導通状態（オフ状態）から導通状態（オン状態）に移行するので、トランジスタ１３３ａのコレクタ端子Ｃがトランジスタ１３３ａのエミッタ端子Ｅを介して低電位供給端子Ｔｌｐに電気的に接続される。

このように、ゲート短絡部１３３は、駆動信号判定部１３１によって動作許可状態に設定され、かつＩＧＢＴ５１のゲート端子Ｇがレベル設定部１３５において設定された設定電圧と同一又は低くなった場合にＩＧＢＴ５１のゲート端子Ｇ及びエミッタ端子Ｅを短絡する。

トランジスタ１３３ａのオン抵抗は、抵抗素子２２よりも低抵抗である。このため、トランジスタ１３３ａが導通状態（オン状態）に移行することにより、時刻ｔ６においてＩＧＢＴ５１のゲートエミッタ間容量及びコンデンサ２３に残存している電荷は、抵抗素子２２ではなく、端子Ｔｂ及びトランジスタ１３３ａを介して低電位供給端子Ｔｌｐに流れる。これにより、図３及び図４（ｂ）に示すように、端子Ｔｂには、時刻ｔ６から所定期間が経過するまで、トランジスタ１３３ａのスイッチング動作に伴う電流Ｉｔｂが流れる。

また、トランジスタ１３３ａのオン抵抗は抵抗素子２２よりも低抵抗であるため、ＩＧＢＴ５１のゲートエミッタ間容量及びコンデンサ２３は、抵抗素子２２よりもトランジスタ１３３ａの方が放電しやすい。このため、図３及び図４（ｂ）に示すように、ＩＧＢＴ５１のゲート電圧Ｖｇは、時刻ｔ６の直後から急激に低下し、最終的に電圧値ＶＬで一定となる。

ＩＧＢＴ５１のゲート電圧Ｖｇが電圧値ＶＬでほぼ一定になると、レベル設定部１３５のトランジスタ１３５ａのベース端子Ｂが電圧値ＶＬでほぼ一定になる。この場合、トランジスタ１３５ａは、導通状態（オン状態）を維持するため、ゲート短絡部１３３のトランジスタ１３３ａも導通状態（オン状態）を維持する。このため、ミラークランプ回路１３は、ＩＧＢＴ５１が非導通状態を維持される電圧レベルにＩＧＢＴ５１のゲート端子Ｇをクランプした状態を維持することができる。しかしながら、図３及び図４（ａ）を用いて説明したように、ミラークランプ回路１３がＩＧＢＴ５１のゲート端子Ｇをクランプした状態は、ドライブ回路１１から電圧レベルがローレベルのゲート駆動信号Ｓｇがミラークランプ回路１３及びＩＧＢＴ５１のゲート端子Ｇに入力されることにより、解除される。

したがって、ミラークランプ回路１３は、ゲート短絡部１３３が動作許可状態に設定された後に、ＩＧＢＴ５１を非導通状態（オフ状態）から導通状態（オフ状態）に移行させる電圧レベルのゲート駆動信号ＳｇがＩＧＢＴ５１のゲート端子Ｇに入力され、ゲート短絡部１３３が短絡を解除するまで、当該ゲート端子Ｇをクランプした状態を維持するように構成されている。

このように、ゲート駆動回路１は、ドライブ回路１１から出力されるゲート駆動信号Ｓｇを用いて、ＩＧＢＴ５１が非動作状態を維持するようにＩＧＢＴ５１のゲート端子Ｇを低電位レベルにクランプできる。このため、ゲート駆動回路１は、ＩＧＢＴ５１のゲート端子Ｇを低電位レベルにクランプするための専用の制御信号を必要としない。これにより、ゲート駆動回路１は、当該専用の制御信号を生成するための回路が不要となるので、小型化及び回路構成の簡略化を図ることができる。

以上説明したように、本実施形態によるゲート駆動回路１は、ＩＧＢＴ５１に設けられたゲート端子Ｇの電圧がＩＧＢＴ５１の閾値電圧Ｖｔｈよりも低く設定された設定電圧Ｖｓｅｔと同一又は低くなった場合に、ＩＧＢＴ５１が非導通状態に維持される電圧レベル（電圧値ＶＬ）にゲート端子Ｇをクランプするミラークランプ回路１３を備えている。

ゲート駆動回路１に備えられたミラークランプ回路１３は、ＩＧＢＴ５１が非導通状態（オフ状態）に維持される電圧レベル（例えば電圧値ＶＬ）にＩＧＢＴ５１のゲート端子Ｇをクランプすることができる。これにより、ゲート駆動回路１は、意図しないタイミングでＩＧＢＴ５１のゲート電圧が上昇して導通状態（オン状態）となること防止できる。また、ゲート駆動回路１は、ゲート駆動信号Ｓｇの電圧レベルに基づいて、ミラークランプ回路１３によってＩＧＢＴ５１のゲート端子Ｇをクランプするか否かを判定できる。これにより、ゲート駆動回路１は、ＩＧＢＴ５１の誤動作を防止し、かつ小型化を図ることができる。

〔第２実施形態〕
本発明の第２実施形態によるゲート駆動回路について図５から図８を用いて説明する。まず、本実施形態によるゲート駆動回路の概略構成について図５を用いて説明する。本実施形態によるゲート駆動回路は、上記第１実施形態によるゲート駆動回路１と比較して設計自由度の向上を図ることできる点に特徴を有している。本実施形態によるゲート駆動回路２の構成要素について、上記第１実施形態によるゲート駆動回路１の構成要素と同一の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。

（ゲート駆動回路の概略構成）
本実施形態によるゲート駆動回路２の全体構成は、上記第１実施形態によるゲート駆動回路１と同様である。すなわち、図５に示すように、本実施形態によるゲート駆動回路２は、ＩＧＢＴ５１を駆動するためのゲート駆動信号Ｓｇを生成するドライブ回路（駆動信号生成部の一例）１１を備えている。ＩＧＢＴ５１は、電圧制御型スイッチング素子の一例に相当する。ゲート駆動回路２の駆動対象は、ＩＧＢＴに限られず、電圧制御型スイッチング素子として例えばＭＯＳトランジスタであってもよい。ゲート駆動回路２には、ＩＧＢＴ５１のオン状態及びオフ状態を相互に切り替えて制御する制御装置（不図示）が接続されている。ドライブ回路１１は、当該制御装置から入力されるパルス信号を用いてゲート駆動信号Ｓｇを生成するように構成されている。

ゲート駆動回路２は、ＩＧＢＴ５１に設けられたゲート端子Ｇの電圧がＩＧＢＴ５１の閾値電圧よりも低く設定された設定電圧と同一又は低くなった場合に、ＩＧＢＴ５１が非導通状態に維持される電圧レベルにゲート端子Ｇをクランプするミラークランプ回路（クランプ部の一例）１４を備えている。

（ミラークランプ回路の概略構成）
図５に示すように、ゲート駆動回路２に備えられたミラークランプ回路１４は、ＩＧＢＴ５１に設けられて低電位側に電気的に接続されるエミッタ端子Ｅ（低電位側端子の一例）とゲート端子Ｇとを短絡してゲート端子Ｇを、ＩＧＢＴ５１が非導通状態（オフ状態）に維持される電圧レベルにクランプするゲート短絡部１３４（短絡部の一例）を有している。ゲート短絡部１３４は、ベース抵抗１３４ａを有している点を除いて、上記第１実施形態におけるゲート短絡部１３３と同様の構成を有している。

ゲート短絡部１３４は、ベース端子Ｂ（第一ベース端子の一例）、第一低電位側端子に電気的に接続されたエミッタ端子Ｅ（第一低電位側端子の一例）、及びゲート端子Ｇに電気的に接続されたコレクタ端子Ｃ（第一高電位側端子の一例）を有するトランジスタ１３３ａ（第一バイポーラトランジスタの一例）を有している。上記第１実施形態と同様に、トランジスタ１３３ａに設けられたコレクタ端子Ｃは、端子Ｔｂを介してＩＧＢＴ５１のゲート端子Ｇに接続されている。

ゲート短絡部１３４は、ベース端子Ｂに接続されたベース抵抗１３４ａ（第一ベース抵抗の一例）を有している。ベース抵抗１３４ａの一端子は、駆動信号判定部１３２（詳細は後述）に接続されている。ベース抵抗１３４ａの他端子は、トランジスタ１３３ａのベース端子Ｂ及びベースエミッタ間抵抗１３３ｂの一端子に接続されている。ベース抵抗１３４ａは、ＩＧＢＴ５１のゲート電圧が設定電圧以下になる前に、漏れ電流によってトランジスタ１３３ａが導通状態（オン状態）となるというゲート短絡部１３４の誤動作を防止するために設けられている。

図５に示すように、ミラークランプ回路１４は、ＩＧＢＴ５１を非導通状態（オフ状態）に維持させるための設定電圧の電圧レベルを設定するレベル設定部１３６を有している。レベル設定部１３６は、ベース抵抗１３６ａを有している点及び抵抗素子１３５ｃを有していない点を除いて、上記第１実施形態におけるレベル設定部１３６と同様の構成を有している。

レベル設定部１３６は、ベース端子Ｂ（第二ベース端子の一例）、ゲート短絡部１３４に設けられたベース抵抗１３４ａに接続されたコレクタ端子Ｃ（第二低電位側端子の一例）、及び駆動電源Ｖｃｃが出力される電源端子に電気的に接続されたエミッタ端子Ｅ（第二高電位側端子の一例）を有するトランジスタ１３５ａ（第二バイポーラトランジスタの一例）を有している。

レベル設定部１３６は、トランジスタ１３５ａに設けられたベース端子Ｂに接続されたベース抵抗１３６ａ（第二ベース抵抗の一例）を有している。ベース抵抗１３６ａの一端子は、トランジスタ１３５ａに設けられたベース端子Ｂ及びベースエミッタ間抵抗１３５ｄの一端子に接続されている。ベース抵抗１３６ａの他端子は、ゲート短絡部１３４に設けられたトランジスタ１３３ａのコレクタ端子Ｃ及び端子Ｔｂに接続されている。このため、ベース抵抗１３６ａの他端子は、端子Ｔｂを介してＩＧＢＴ５１のゲート端子Ｇに接続されている。ベース抵抗１３６ａは、ＩＧＢＴ５１のゲート電圧が設定電圧以下になる前に、漏れ電流によってトランジスタ１３３ａが導通状態（オン状態）となるというゲート短絡部１３４の誤動作を防止するために、ベース抵抗１３４ａとは別に設けられている。

レベル設定部１３６は、上記第１実施形態におけるレベル設定部１３５と異なり、抵抗素子１３５ｃを有していない。このため、レベル設定部１３６に設けられたツェナーダイオード１３５ｂのカソード端子Ｋは、駆動電源Ｖｃｃが出力される電源端子に接続されている。駆動電源Ｖｃｃの電圧値をＶｃｃとし、ツェナーダイオード１３５ｂのツェナー電圧をＶＺＤとし、トランジスタ１３５ａのベースエミッタ電圧をＶＢＥとし、ＩＧＢＴ５１の閾値電圧をＶｔｈとすると、レベル設定部１３６によって設定される設定電圧Ｖｓｅｔは、以下の式（３）及び式（４）によって規定することができる。
Ｖｓｅｔ＝Ｖｃｃ－ＶＺＤ－ＶＢＥ ・・・（３）
０Ｖ≦Ｖｓｅｔ＜Ｖｔｈ ・・・（４）

図５に示すように、ミラークランプ回路１４は、ドライブ回路１１から入力されるゲート駆動信号Ｓｇの電圧レベルを判定する駆動信号判定部（判定部の一例）１３２を有している。駆動信号判定部１３２は、バイポーラトランジスタに代えて金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）を有している点を除いて、上記第１実施形態における駆動信号判定部１３１と同様の構成を有している。

駆動信号判定部１３２は、ゲート駆動信号Ｓｇが入力されるゲート端子Ｇ、ベース抵抗１３４ａ及びトランジスタ１３５ａのコレクタ端子Ｃに接続されたドレイン端子Ｄ（第三高電位側端子の一例）、及びＩＧＢＴ５１のゲート端子Ｇに電気的に接続されたソース端子Ｓ（第三低電位側端子の一例）を有するＭＯＳＦＥＴ１３２ａを有している。ＭＯＳＦＥＴ１３２ａは、Ｎ型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ１３２ａに設けられたドレイン端子Ｄは、ゲート短絡部１３４に設けられたベース抵抗１３４ａの他端子に接続されている。ＭＯＳＦＥＴ１３２ａに設けられたソース端子Ｓは、低電位供給端子Ｔｌｐに接続されている。このため、ソース端子Ｓは、低電位供給端子Ｔｌｐを介してＩＧＢＴ５１のゲート端子Ｇに電気的に接続される。

ミラークランプ回路１４は、駆動信号判定部１３２に設けられたＭＯＳＦＥＴ１３２ａによってゲート短絡部１３４を動作許可状態から動作禁止状態あるいは動作禁止状態から動作許可状態に切り替える。ＭＯＳＦＥＴ１３２ａは、トランジスタ１３１ａ（図２参照）よりも高速にスイッチングすることができる。このため、ミラークランプ回路１４は、上記第１実施形態におけるミラークランプ回路１３よりも動作速度の制限が緩和されるので、レベル設定部１３６で設定された設定電圧でゲート短絡部１３４を動作させ易くなる。

（ゲート駆動回路の作用・効果）
次に、本実施形態によるゲート駆動回路２の作用・効果について図５を参照しつつ図６から図８を用いて説明する。まず、ミラークランプ回路１４に設けられた駆動信号判定部１３２にＭＯＳＦＥＴ１３２ａを設ける作用・効果について図６を用いて説明する。

図６は、図２に示すミラークランプ回路１３に設けられたレベル設定部１３５で設定電圧Ｖｓｅｔを８．３Ｖに設定した場合のＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの立ち下がりの動作シミュレーション波形を示す図である。レベル設定部１３５で設定電圧Ｖｓｅｔは、駆動電源Ｖｃｃの電圧値を１４Ｖとし、抵抗素子１３５ｃでの電圧降下を０Ｖとし、ツェナーダイオード１３５ｂのツェナー電圧を５．１Ｖとし、ＩＧＢＴ５１の閾値電圧を０．７Ｖとすることにより８．３Ｖに設定された（式（１）参照）。図６（ａ）は、ゲート抵抗２１（図２参照）の抵抗値を６８Ωとした場合のゲート電圧Ｖｇの電圧波形を示し、図６（ｂ）は、ゲート抵抗２１の抵抗値を１２０Ωとした場合のゲート電圧Ｖｇの電圧波形を示し、図６（ｃ）は、ゲート抵抗２１の抵抗値を２３５Ωとした場合のゲート電圧Ｖｇの電圧波形を示している。図６（ａ）から図６（ｃ）の縦軸は電圧［Ｖ］を表し、横軸は時間（１メモリが４０ｎｓ（ナノ秒））を表している。

図６（ａ）、図６（ｂ）及び図６（ｃ）に示すように、ゲート駆動回路１に設けられたゲート抵抗２１の抵抗値が大きくなるほど、ゲート短絡部１３３が動作する動作電圧Ｖｍが設定電圧Ｖｓｅｔに近付くことがわかる。ゲート駆動回路１に備えられたミラークランプ回路１３では、駆動信号判定部１３１は、バイポーラトランジスタで構成されたトランジスタ１３１ａによってゲート短絡部１３３を動作禁止状態から動作許可状態に切り替える。バイポーラトランジスタはＭＯＳＦＥＴに比べて動作が遅いので、トランジスタ１３１ａは、ゲート抵抗２１の抵抗値によっては、ＩＧＢＴ５１のゲート電圧Ｖｇが設定電圧Ｖｓｅｔと同一又は設定電圧Ｖｓｅｔよりも低くなっても、ゲート短絡部１３３動作しない場合がある。

そこで、本実施形態によるゲート駆動回路２は、駆動信号判定部１３１にＭＯＳＦＥＴ１３２ａを設けることにより、動作の高速化が図られている。

図７は、図５に示すミラークランプ回路１４からベース抵抗１３４ａ，１３６ｂを取り除いた場合のＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの立ち下がり動作シミュレーション波形を示す図である。図７中の「Ｖｇ」は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧の電圧波形を示している。図７中の「Ｖｇｍ」は、ＭＯＳＦＥＴ１３２ａのゲート端子Ｇにおけるゲート電圧の電圧波形を示している。図７中の「Ｉｇ」は、ＩＧＢＴ５１のゲート端子Ｇに流れる電流を示している。図７中の「Ｖｔｈｍ」は、ＭＯＳＦＥＴ１３２ａの閾値電圧を示している。図７中の「Ｖｓｅｔ」は、レベル設定部１３６で設定された設定電圧を示している。

図７中の「Ｖ０」は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧の０Ｖの電圧レベルを示している。図７中の「Ｖｍ０」は、ＭＯＳＦＥＴ１３２ａのゲート端子Ｇにおけるゲート電圧の０Ｖの電圧レベルを示している。図７中の「Ｉ０」は、ＩＧＢＴ５１のゲート端子Ｇに流れる電流の０Ａの電流レベル（すなわち当該電流が流れていないこと）を示している。電圧レベルＶ０、電圧レベルＶｍ０及び電流レベルＩ０は、左向き直線矢印によってグラフにおける位置が示されている。図７では、理解を容易にするため、ＩＧＢＴ５１のゲート電圧は、ＭＯＳＦＥＴ１３２ａのゲート電圧の２．５倍の電圧スケールで図示されている。

図７（ａ）は、ゲート抵抗２１（図５参照）の抵抗値を１．２ｋΩとした場合の各種波形を示し、図７（ｂ）は、ゲート抵抗２１の抵抗値を３．３ｋΩとした場合の各種波形を示し、図７（ｃ）は、ゲート抵抗２１の抵抗値を１２ｋΩとした場合の各種波形を示している。

駆動信号判定部１３２にＭＯＳＦＥＴ１３２ａを設けると、本動作シミュレーションで用いたゲート短絡部（以下、「シミュレーション用ゲート短絡部」と称する）を駆動信号判定部１３２が動作禁止状態から動作許可状態に切り替えるタイミングが早くなる。このため、図７（ａ）、図７（ｂ）及び図７（ｃ）に示すように、ＭＯＳＦＥＴ１３２ａのゲート端子Ｇにおけるゲート電圧Ｖｇｍが、ＭＯＳＦＥＴ１３２ａの閾値電圧Ｖｔｈｍとなる時刻ｔ２よりも前の時刻ｔ１において、シミュレーション用ゲート短絡部が動作してしまう。つまり、シミュレーション用ゲート短絡部は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇが設定電圧Ｖｓｅｔに到達する前に動作を開始してしまう。なお、ＩＧＢＴ５１がオン状態からオフ状態に切り替わった時に、ドライブ回路１１は、ゲート端子Ｇから電流を吸い込む。図７（ａ）、図７（ｂ）及び図７（ｃ）では、ドライブ回路１１がゲート端子Ｇから電流を吸い込む現象は、ＩＧＢＴ５１のゲート端子Ｇに流れる電流Ｉｇが負の電流値になることによって表されている。

このように、シミュレーション用ゲート短絡部が、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇが設定電圧Ｖｓｅｔに到達する前に動作を開始するのは、シミュレーション用ゲート短絡部に設けられたトランジスタ（トランジスタ１３３ａに相当するトランジスタ）に漏れ電流が流れることによって、ＩＧＢＴ５１のゲート電圧Ｖｇが設定電圧以下になる前に当該トランジスタが導通状態（オン状態）になるためであると考えられる。そこで、本実施形態におけるミラークランプ回路１４は、ゲート短絡部１３４にベース抵抗１３４ａを設け、レベル設定部１３６にベース抵抗１３６ａを設けることにより、当該漏れ電流に基づく誤動作を防止するようになっている。ベース抵抗１３４ａ及びベース抵抗１３６ａを個別に設けることにより、ゲート駆動回路２の動作速度と設定電圧Ｖｓｅｔとの調整がしやすくなり、ゲート駆動回路２の設計自由度の向上が図られている。

図８は、ゲート駆動回路２の動作速度とベース抵抗１３４ａ，１３４ｂの最適化が図られたゲート駆動回路２におけるＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの立ち下がり動作シミュレーション波形を示す図である。図８中の「Ｖｇ」は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧の電圧波形を示している。図８中の「Ｖｇｍ」は、ＭＯＳＦＥＴ１３２ａのゲート端子Ｇにおけるゲート電圧の電圧波形を示している。図８中の「Ｖｔｈｍ」は、ＭＯＳＦＥＴ１３２ａの閾値電圧を示している。図８中の「Ｖｓｅｔ」は、レベル設定部１３６で設定された設定電圧を示している。図８中の「ＶＨ」は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの最大値を示している。図８中の「ＶＬ」は、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの最小値を示している。図８中の「Ｖｍ０」は、ＭＯＳＦＥＴ１３２ａのゲート端子Ｇにおけるゲート電圧の０Ｖの電圧レベルを示している。電圧レベルＶｍ０は、左向き直線矢印によってグラフにおける位置が示されている。図８では、理解を容易にするため、ＩＧＢＴ５１のゲート電圧は、ＭＯＳＦＥＴ１３２ａのゲート電圧の２．５倍の電圧スケールで図示されている。

図８に示すように、ゲート駆動回路２の動作速度とベース抵抗１３４ａ，１３４ｂの最適化が図られたゲート駆動回路２では、時刻ｔ１において駆動信号判定部１３２が動作したタイミング（すなわちＭＯＳＦＥＴ１３２ａのゲート端子Ｇにおけるゲート電圧Ｖｇｍが閾値電圧Ｖｔｈｍ以下になったタイミング）では、ゲート短絡部１３４が動作していない。ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇが設定電圧Ｖｓｅｔ以下になる時刻ｔ２において、当該ゲート電圧Ｖｇの傾きが変化している。上記第１実施形態において説明したように、ゲート短絡部１３３が動作することにより、ＩＧＢＴ５１のゲート端子Ｇにおけるゲート電圧Ｖｇの傾きが変化する。したがって、時刻ｔ２において、ゲート短絡部１３４が動作することがわかる。

本実施形態によるゲート駆動回路２の動作は、上記第１実施形態によるゲート駆動回路１の動作と同様であるため、説明は省略する。

以上説明したように、本実施形態によるゲート駆動回路２は、ＩＧＢＴ５１に設けられたゲート端子Ｇの電圧がＩＧＢＴ５１の閾値電圧Ｖｔｈよりも低く設定された設定電圧Ｖｓｅｔと同一又は低くなった場合に、ＩＧＢＴ５１が非導通状態に維持される電圧レベル（電圧値ＶＬ）にゲート端子Ｇをクランプするミラークランプ回路１４を備えている。
このため、本実施形態によるゲート駆動回路２は、上記第１実施形態によるゲート駆動回路１と同様の効果が得られる。

ゲート駆動回路２に備えられたミラークランプ回路１４は、駆動信号判定部１３２、ゲート短絡部１３４及びレベル設定部１３６を有している。駆動信号判定部１３２は、ゲート駆動信号Ｓｇが入力されるゲート端子Ｇ、ベース抵抗１３４ａ及びトランジスタ１３５ａのコレクタ端子Ｃに接続されたドレイン端子Ｄ、及びＩＧＢＴ５１のゲート端子Ｇに電気的に接続されたソース端子Ｓを有するＭＯＳＦＥＴ１３２ａを有している。レベル設定部１３６は、ベース端子Ｂ、ゲート短絡部１３４に設けられたベース抵抗１３４ａに接続されたコレクタ端子Ｃ、及び駆動電源Ｖｃｃが出力される電源端子に電気的に接続されたエミッタ端子Ｅを有するトランジスタ１３５ａと、トランジスタ１３５ａに設けられたベース端子Ｂに接続されたベース抵抗１３６ａとを有している。ゲート短絡部１３４は、ベース端子Ｂ、第一低電位側端子に電気的に接続されたエミッタ端子Ｅ、及びゲート端子Ｇに電気的に接続されたコレクタ端子Ｃを有するトランジスタ１３３ａと、ベース端子Ｂに接続されたベース抵抗１３４ａとを有している。
これにより、ゲート駆動回路２は、上記第１実施形態によるゲート駆動回路１と比較して設計自由度の向上を図ることができる。

〔第３実施形態〕
本発明の第３実施形態によるゲート駆動回路について図９を用いて説明する。本実施形態によるゲート駆動回路は、上記第２実施形態によるゲート駆動回路２と比較して、低消費電力化を図ることができる点に特徴を有している。本実施形態によるゲート駆動回路４の構成要素について、上記第２実施形態によるゲート駆動回路２の構成要素と同一の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。

（ゲート駆動回路の概略構成）
本実施形態によるゲート駆動回路４の全体構成は、上記第２実施形態によるゲート駆動回路２と同様である。すなわち、図９に示すように、本実施形態によるゲート駆動回路４は、ＩＧＢＴ５１を駆動するためのゲート駆動信号Ｓｇを生成するドライブ回路（駆動信号生成部の一例）１１を備えている。ＩＧＢＴ５１は、電圧制御型スイッチング素子の一例に相当する。ゲート駆動回路４の駆動対象は、ＩＧＢＴに限られず、電圧制御型スイッチング素子として例えばＭＯＳトランジスタであってもよい。ゲート駆動回路４には、ＩＧＢＴ５１のオン状態及びオフ状態を相互に切り替えて制御する制御装置（不図示）が接続されている。ドライブ回路１１は、当該制御装置から入力されるパルス信号を用いてゲート駆動信号Ｓｇを生成するように構成されている。

ゲート駆動回路４は、ＩＧＢＴ５１に設けられたゲート端子Ｇの電圧がＩＧＢＴ５１の閾値電圧よりも低く設定された設定電圧と同一又は低くなった場合に、ＩＧＢＴ５１が非導通状態に維持される電圧レベルにゲート端子Ｇをクランプするミラークランプ回路（クランプ部の一例）１５を備えている。

（ミラークランプ回路の概略構成）
図９に示すように、本実施形態によるゲート駆動回路４に備えられたミラークランプ回路１５は、上記第２実施形態におけるミラークランプ回路１４に設けられた駆動信号判定部１３２及びレベル設定部１３６と同じ構成の駆動信号判定部１３２及びレベル設定部１３６を有している。これに対し、ミラークランプ回路１５は、ミラークランプ回路１４に設けられたゲート短絡部１３４と異なる構成を有するゲート短絡部１３７を有している。

ゲート短絡部１３７は、上記第２実施形態におけるゲート短絡部１３４とは異なる位置にベース抵抗１３７ａを有している。具体的には、ベース抵抗１３７ａの一端子は、レベル設定部１３６に設けられたトランジスタ１３５ａのコレクタ端子Ｃに接続されている。ベース抵抗１３７ａの他端子は、駆動信号判定部１３２に設けられたＭＯＳＦＥＴ１３２ａのドレイン端子Ｄ及びゲート短絡部１３７に設けられたトランジスタ１３３ａのベース端子Ｂに接続されている。

ベース抵抗１３７ａがＭＯＳＦＥＴ１３２ａのドレイン端子Ｄ及びトランジスタ１３３ａのベース端子Ｂと、トランジスタ１３５ａのコレクタ端子Ｃとの間に配置されていても、ミラークランプ回路１５は、トランジスタ１３３ａのベース端子Ｂにトランジスタ１３５ａからベース電流を流すことができる。これにより、ミラークランプ回路１５は、上記第２実施形態におけるミラークランプ回路１４と同様に動作することができる。

また、ベース抵抗１３７ａは、駆動電源Ｖｃｃが出力される電源端子、レベル設定部１３６、駆動信号判定部１３２及び低電位供給端子Ｔｌｐによって形成される電流経路の間に配置されている。これにより、ベース抵抗１３７ａは、ＭＯＳＦＥＴ１３２ａがオン状態になってミラークランプ回路１５がＩＧＢＴ５１のゲート端子Ｇをクランプしない場合に、当該電流経路に電流が流れることを防止できる。その結果、ミラークランプ回路１５は、上記第２実施形態におけるミラークランプ回路１４と比較して、ミラークランプ回路１５がＩＧＢＴ５１のゲート端子Ｇをクランプしない場合の低消費電力化を図ることができる。

本実施形態によるゲート駆動回路４の動作は、上記第２実施形態によるゲート駆動回路２の動作と同様であるため、説明は省略する。

以上説明したように、本実施形態によるゲート駆動回路４は、ベース抵抗１３７ａの配置位置を除いて、上記第２実施形態によるゲート駆動回路２と同様の構成を有している。また、ゲート駆動回路４は、ゲート駆動回路２と同様に、トランジスタ１３３ａのベース端子Ｂにトランジスタ１３５ａからベース電流を流すことができる。これにより、ゲート駆動回路４は、ゲート駆動回路２と同様の効果が得られる。

さらに、ゲート駆動回路４は、駆動電源Ｖｃｃが出力される電源端子、レベル設定部１３６、駆動信号判定部１３２及び低電位供給端子Ｔｌｐによって形成される電流経路に電流が流れることをベース抵抗１３７ａによって防止できる。これにより、ゲート駆動回路４は、ゲート駆動回路２と比較して、低消費電力化を図ることができる。

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。

１，２，４ ゲート駆動回路
３ 制御装置
５ 半導体素子
１１ ドライブ回路
１３，１４，１５ ミラークランプ回路
２１ ゲート抵抗
２２，１３５ｃ 抵抗素子
２３ コンデンサ
５１ ＩＧＢＴ
５３ 還流ダイオード
１３１，１３２ 駆動信号判定部
１３１ａ，１３３ａ，１３５ａ トランジスタ
１３１ｂ，１３４ａ，１３６ａ，１３７ａ ベース抵抗
１３１ｃ，１３３ｂ，１３３ｃ，１３５ｄ ベースエミッタ間抵抗
１３２ａ ＭＯＳＦＥＴ
１３３，１３４，１３７ ゲート短絡部
１３５，１３６ レベル設定部
１３５ｂ ツェナーダイオード
Ａ アノード端子
Ｂ ベース端子
Ｃ コレクタ端子
Ｅ エミッタ端子
Ｇ ゲート端子
Ｉｔｂ 電流
Ｋ カソード端子
Ｓｇ ゲート駆動信号
Ｓｐ パルス信号
Ｔａ，Ｔｂ 端子
Ｔｈｐ 高電位供給端子
Ｔｌｐ 低電位供給端子
Ｔｏ 出力端子
Ｖｃｃ 駆動電源
Ｖｇ ゲート電圧
ＶＨ，ＶＬ 電圧値
Ｖｓｅｔ 設定電圧
Ｖｔｈ 閾値電圧

Claims (8)

1. 電圧制御型スイッチング素子に設けられたゲート端子の電圧が前記電圧制御型スイッチング素子の閾値電圧よりも低く設定された設定電圧と同一又は低くなった場合に、前記電圧制御型スイッチング素子が非導通状態に維持される電圧レベルに前記ゲート端子をクランプするクランプ部
   を備えるゲート駆動回路。
2. 前記クランプ部は、前記電圧制御型スイッチング素子に設けられて低電位側に電気的に接続される低電位側端子と前記ゲート端子とを短絡して前記ゲート端子を前記電圧レベルにクランプする短絡部を有する
   請求項１に記載のゲート駆動回路。
3. 前記電圧制御型スイッチング素子を駆動するためのゲート駆動信号を生成する駆動信号生成部を備え、
   前記クランプ部は、前記駆動信号生成部から入力される前記ゲート駆動信号の電圧レベルを判定する判定部を有し、
   前記判定部は、前記ゲート駆動信号の電圧レベルの判定結果に基づいて、前記短絡部を動作許可状態又は動作禁止状態に設定する
   請求項２に記載のゲート駆動回路。
4. 前記短絡部は、前記動作許可状態に設定され、かつ前記ゲート端子が前記設定電圧と同一又は低くなった場合に前記ゲート端子及び前記低電位側端子を短絡する
   請求項３に記載のゲート駆動回路。
5. 前記クランプ部は、前記短絡部が前記動作許可状態に設定された後に、前記電圧制御型スイッチング素子を前記非導通状態から導通状態に移行させる電圧レベルの前記ゲート駆動信号が前記ゲート端子に入力され、前記短絡部が短絡を解除するまで、前記ゲート端子をクランプした状態を維持する
   請求項３に記載のゲート駆動回路。
6. 前記クランプ部は、前記短絡部が前記動作許可状態に設定された後に、前記電圧制御型スイッチング素子を前記非導通状態から導通状態に移行させる電圧レベルの前記ゲート駆動信号が前記ゲート端子に入力され、前記短絡部が短絡を解除するまで、前記ゲート端子をクランプした状態を維持する
   請求項４に記載のゲート駆動回路。
7. 前記クランプ部は、前記設定電圧の電圧レベルを設定するレベル設定部を有する
   請求項３から６までのいずれか一項に記載のゲート駆動回路。
8. 前記短絡部は、
   第一ベース端子、前記低電位側端子に電気的に接続された第一低電位側端子、及び前記ゲート端子に電気的に接続された第一高電位側端子を有する第一バイポーラトランジスタと、
   前記第一ベース端子に接続された第一ベース抵抗と
   を有し、
   前記レベル設定部は、
   第二ベース端子、前記第一ベース抵抗に接続された第二低電位側端子、及び駆動電源が出力される電源端子に電気的に接続された第二高電位側端子を有する第二バイポーラトランジスタと、
   前記第二ベース端子に接続された第二ベース抵抗と
   を有し、
   前記判定部は、前記ゲート駆動信号が入力されるゲート端子、前記第一ベース抵抗及び前記第二低電位側端子に接続された第三高電位側端子、及び前記低電位側端子に電気的に接続された第三低電位側端子を有する電界効果トランジスタを有する
   請求項７に記載のゲート駆動回路。
   

Images