JP2023096841A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2023096841A JP2023096841A JP2021212858A JP2021212858A JP2023096841A JP 2023096841 A JP2023096841 A JP 2023096841A JP 2021212858 A JP2021212858 A JP 2021212858A JP 2021212858 A JP2021212858 A JP 2021212858A JP 2023096841 A JP2023096841 A JP 2023096841A
- Authority
- JP
- Japan
- Prior art keywords
- region
- contact hole
- contact
- hole portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 195
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title description 25
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 51
- 239000010410 layer Substances 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 41
- 238000000137 annealing Methods 0.000 claims description 7
- 230000004048 modification Effects 0.000 description 29
- 238000012986 modification Methods 0.000 description 29
- 239000000370 acceptor Substances 0.000 description 20
- 238000009825 accumulation Methods 0.000 description 15
- 239000000386 donor Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum-silicon-copper Chemical compound 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000852 hydrogen donor Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ラッチアップの発生を抑制した半導体装置を提供する。【解決手段】半導体装置100は、半導体基板10に設けられた第1導電型のドリフト領域18と、その上方に設けられた第2導電型のベース領域14と、その上方に設けられた第1導電型のエミッタ領域12と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第2導電型のコンタクト領域15と、半導体基板のおもて面21側において、予め定められた延伸方向に延伸した複数のトレンチ部30、40と、半導体基板の上方に設けられ、第1コンタクトホール部及び第2コンタクトホール部62を有する層間絶縁膜38と、を備える。コンタクト領域及びエミッタ領域は、延伸方向に交互に設けられる。第1コンタクトホール部は、延伸方向において、第2コンタクトホール部と交互に設けられる。第1コンタクトホール部の下端は、第2コンタクトホール部の下端と異なる深さに設けられる。【選択図】図2A
Description
本発明は、半導体装置およびその製造方法に関する。
特許文献1には、半導体基板にN型のエミッタ領域およびP型のコンタクト領域を備える半導体装置が記載されている。
[先行技術文献]
[特許文献]
特許文献1 国際公開第2018/052099号
特許文献2 特開2013-065724号公報
特許文献3 特開2021-012995号公報
[先行技術文献]
[特許文献]
特許文献1 国際公開第2018/052099号
特許文献2 特開2013-065724号公報
特許文献3 特開2021-012995号公報
ラッチアップの発生を抑制した半導体装置が好ましい。
本発明の第1の態様においては、半導体基板に設けられた第1導電型のドリフト領域と、ドリフト領域の上方に設けられた第2導電型のベース領域と、ベース領域の上方に設けられた第1導電型のエミッタ領域と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第2導電型のコンタクト領域と、半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部と、半導体基板の上方に設けられ、第1コンタクトホール部および第2コンタクトホール部を有する層間絶縁膜と、を備える半導体装置を提供する。コンタクト領域およびエミッタ領域が延伸方向において交互に設けられてよい。第1コンタクトホール部は、延伸方向において、第2コンタクトホール部と交互に設けられてよい。第1コンタクトホール部の下端は、第2コンタクトホール部の下端と異なる深さに設けられてよい。
第1コンタクトホール部および第2コンタクトホール部は、延伸方向において、第1コンタクトホール部がエミッタ領域と対応した位置に設けられ、第2コンタクトホール部がコンタクト領域と対応した位置に設けられるように、交互に設けられてよい。
第1コンタクトホール部の下方には、エミッタ領域が設けられてよい。第2コンタクトホール部の下方には、コンタクト領域が設けられてよい。
第1コンタクトホール部および第2コンタクトホール部は、同一のコンタクトホールに設けられてよい。
第1コンタクトホール部の下端は、第2コンタクトホール部の下端よりも浅くてよい。
第1コンタクトホール部の下端と第2コンタクトホール部の下端との差は0.03μm以上であってよい。
第2コンタクトホール部の下方におけるコンタクト領域の厚みは、0.3μm以上、1.0μm以下であってよい。
半導体装置は、第2コンタクトホール部の下方に設けられ、ベース領域よりもドーピング濃度の高い第2導電型のプラグコンタクト領域を備えてよい。
半導体装置は、複数のトレンチ部のうち隣接する2つのトレンチ部の間において、半導体基板のおもて面側に設けられたトレンチコンタクト部を備えてよい。
半導体装置は、第1コンタクトホール部に充填された第1金属層を備えてよい。第1金属層の下方には、ベース領域が設けられてよい。
半導体装置は、第1コンタクトホール部に充填された第1金属層を備えてよい。第1金属層の下端は、エミッタ領域と接していてよい。
第1コンタクトホール部の下端および第2コンタクトホール部の下端の半導体基板の深さ方向における差に対する、半導体基板のおもて面から第1コンタクトホール部の下端までの深さの比率αが0.01以上、1.0以下であってよい。
半導体装置は、トレンチコンタクト部の下方に設けられ、ベース領域よりもドーピング濃度の高い第2導電型のプラグコンタクト領域を備えてよい。複数のトレンチ部の配列方向において、プラグコンタクト領域の幅は、トレンチコンタクト部の底面の幅よりも大きくてよい。
プラグコンタクト領域は、第1コンタクトホール部および第2コンタクトホール部の両方の下方に設けられてよい。
第1コンタクトホール部の下方のプラグコンタクト領域は、第2コンタクトホール部の下方のプラグコンタクト領域よりも浅く設けられてよい。
プラグコンタクト領域は、第2コンタクトホール部の下方に設けられ、第1コンタクトホール部の下方には設けられなくてよい。
第2コンタクトホール部の下方には、コンタクト領域が設けられてよい。
半導体装置は、第2コンタクトホール部に充填された第2金属層を備えてよい。コンタクト領域は第2金属層の下端と接してよい。コンタクト領域はプラグコンタクト領域よりも下方に設けられてよい。
第1コンタクトホール部の複数のトレンチ部の配列方向における幅は、第2コンタクトホール部の配列方向における幅よりも小さくてよい。
半導体装置は、トランジスタ部およびダイオード部を備えてよい。
本発明の第2の態様においては、半導体基板に第1導電型のドリフト領域を形成する段階と、ドリフト領域の上方に第2導電型のベース領域を形成する段階と、ベース領域の上方に第1導電型のエミッタ領域を形成する段階と、ベース領域の上方において、ベース領域よりもドーピング濃度の高い第2導電型のコンタクト領域を形成する段階と、半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部を形成する段階と、半導体基板の上方において、エミッタ領域の上方の第1コンタクトホール部とコンタクト領域の上方の第2コンタクトホール部とを有する層間絶縁膜を形成する段階と、を備える半導体装置の製造方法を提供する。コンタクト領域およびエミッタ領域が延伸方向において交互に設けられてよい。第1コンタクトホール部の下端は、第2コンタクトホール部の下端と異なる深さに設けられてよい。
半導体装置の製造方法は、エミッタ領域およびコンタクト領域を形成するために、半導体基板をアニールする段階と、アニールする段階の後に、第1コンタクトホール部および第2コンタクトホール部を形成するために層間絶縁膜をエッチングする段階とを備えてよい。
第1コンタクトホール部を形成するためのエッチングおよび第2コンタクトホール部を形成するためのエッチングは同じエッチング工程で実行されてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をX軸およびY軸とする。また、半導体基板の上面および下面と垂直な軸をZ軸とする。本明細書では、Z軸の方向を深さ方向と称する場合がある。また、本明細書では、X軸およびY軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をP型またはN型として説明している。本明細書においては、不純物とは、特にN型のドナーまたはP型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、N型の導電型を示す半導体またはP型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をND、アクセプタ濃度をNAとすると、任意の位置における正味のネット・ドーピング濃度はND-NAとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔(V)、酸素(O)および水素(H)が結合したVOH欠陥は、電子を供給するドナーとして機能する。本明細書では、VOH欠陥を水素ドナーと称する場合がある。
本明細書においてP+型またはN+型と記載した場合、P型またはN型よりもドーピング濃度が高いことを意味し、P-型またはN-型と記載した場合、P型またはN型よりもドーピング濃度が低いことを意味する。また、本明細書においてP++型またはN++型と記載した場合には、P+型またはN+型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法(SIMS)により計測できる。上述したネット・ドーピング濃度は、電圧-容量測定法(CV法)により測定できる。また、拡がり抵抗測定法(SR法)により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。CV法またはSR法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、N型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、P型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、N型領域のドーピング濃度をドナー濃度と称する場合があり、P型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
SR法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ(ディスオーダー)により、キャリアが散乱されることで生じる。
CV法またはSR法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン(ホウ素)のアクセプタ濃度は、これらの化学濃度の99%程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の0.1%から10%程度である。
図1Aは、半導体装置100の上面図の一例を示す。本例の半導体装置100は、トランジスタ部70を備える半導体チップである。
トランジスタ部70は、半導体基板10の裏面側に設けられたコレクタ領域22を半導体基板10の上面に投影した領域である。コレクタ領域22については後述する。トランジスタ部70は、IGBT等のトランジスタを含む。本例では、トランジスタ部70はIGBTである。なお、トランジスタ部70は、MOSFET等の他のトランジスタであってもよい。
図1Aにおいては、半導体装置100のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置100のY軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板10の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Y軸方向の負側のエッジについて説明するものの、半導体装置100の他のエッジについても同様である。
半導体基板10は、半導体材料で形成された基板である。半導体基板10は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板10は、シリコン基板である。なお、本明細書で単に上面視と称した場合、半導体基板10の上面側から見ることを意味している。
本例の半導体装置100は、半導体基板10のおもて面21において、ゲートトレンチ部40と、ダミートレンチ部30と、エミッタ領域12と、ベース領域14と、コンタクト領域15と、ウェル領域17とを備える。おもて面21については後述する。また、本例の半導体装置100は、半導体基板10のおもて面21の上方に設けられたエミッタ電極52およびゲート金属層50を備える。
エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、エミッタ領域12、ベース領域14、コンタクト領域15およびウェル領域17の上方に設けられている。また、ゲート金属層50は、ゲートトレンチ部40およびウェル領域17の上方に設けられている。
エミッタ電極52およびゲート金属層50は、金属を含む材料で形成される。エミッタ電極52の少なくとも一部の領域は、アルミニウム(Al)等の金属、または、アルミニウム‐シリコン合金(AlSi)、アルミニウム‐シリコン‐銅合金(AlSiCu)等の金属合金で形成されてよい。ゲート金属層50の少なくとも一部の領域は、アルミニウム(Al)等の金属、または、アルミニウム‐シリコン合金(AlSi)、アルミニウム‐シリコン‐銅合金(AlSiCu)等の金属合金で形成されてよい。エミッタ電極52およびゲート金属層50は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極52およびゲート金属層50は、互いに分離して設けられる。
エミッタ電極52およびゲート金属層50は、層間絶縁膜38を挟んで、半導体基板10の上方に設けられる。層間絶縁膜38は、図1Aでは省略されている。層間絶縁膜38には、コンタクトホール55、コンタクトホール56およびコンタクトホール60が貫通して設けられている。
コンタクトホール55は、ゲート金属層50とトランジスタ部70内のゲート導電部とを接続する。コンタクトホール55の内部には、タングステン等で形成されたプラグ金属層が形成されてもよい。
コンタクトホール56は、エミッタ電極52とダミートレンチ部30内のダミー導電部とを接続する。コンタクトホール56の内部には、タングステン等で形成されたプラグ金属層が形成されてもよい。
接続部25は、エミッタ電極52またはゲート金属層50等のおもて面側電極と、半導体基板10とを電気的に接続する。一例において、接続部25は、ゲート金属層50とゲート導電部との間に設けられる。接続部25は、エミッタ電極52とダミー導電部との間にも設けられている。接続部25は、不純物がドープされたポリシリコン等の、導電性を有する材料である。本例の接続部25は、N型の不純物がドープされたポリシリコン(N+)である。接続部25は、酸化膜等の絶縁膜等を介して、半導体基板10のおもて面21の上方に設けられる。
ゲートトレンチ部40は、半導体基板10のおもて面21側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ゲートトレンチ部40は、予め定められた配列方向(本例ではX軸方向)に沿って予め定められた間隔で配列される。本例のゲートトレンチ部40は、半導体基板10のおもて面21に平行であって配列方向と垂直な延伸方向(本例ではY軸方向)に沿って延伸する2つの延伸部分41と、2つの延伸部分41を接続する接続部分43を有してよい。
接続部分43は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部40の2つの延伸部分41の端部を接続することで、延伸部分41の端部における電界集中を緩和できる。ゲートトレンチ部40の接続部分43において、ゲート金属層50がゲート導電部と接続されてよい。
ダミートレンチ部30は、半導体基板10のおもて面21側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ダミートレンチ部30は、エミッタ電極52と電気的に接続されたトレンチ部である。ダミートレンチ部30は、ゲートトレンチ部40と同様に、予め定められた配列方向(本例ではX軸方向)に沿って予め定められた間隔で配列される。本例のダミートレンチ部30は、半導体基板10のおもて面21においてI字形状を有するが、ゲートトレンチ部40と同様に、半導体基板10のおもて面21においてU字形状を有してよい。即ち、ダミートレンチ部30は、延伸方向に沿って延伸する2つの延伸部分と、2つの延伸部分を接続する接続部分を有してよい。
本例のトランジスタ部70は、2つのゲートトレンチ部40と2つのダミートレンチ部30を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部70は、1:1の比率でゲートトレンチ部40とダミートレンチ部30を有している。例えば、トランジスタ部70は、2本の延伸部分41の間に1本のダミートレンチ部30を有する。
但し、ゲートトレンチ部40とダミートレンチ部30の比率は本例に限定されない。ゲートトレンチ部40とダミートレンチ部30の比率は、2:3であってもよく、2:4であってもよい。また、トランジスタ部70は、全てのトレンチ部をゲートトレンチ部40として、ダミートレンチ部30を有さなくてもよい。
ウェル領域17は、後述するドリフト領域18よりも半導体基板10のおもて面21側に設けられた第2導電型の領域である。ウェル領域17は、半導体装置100のエッジ側に設けられるウェル領域の一例である。ウェル領域17は、一例としてP+型である。ウェル領域17は、ゲート金属層50が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域17の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。ゲートトレンチ部40およびダミートレンチ部30の、ゲート金属層50側の一部の領域は、ウェル領域17に形成される。ゲートトレンチ部40およびダミートレンチ部30の延伸方向の端の底は、ウェル領域17に覆われてよい。
コンタクトホール60は、トランジスタ部70において、エミッタ領域12およびコンタクト領域15の各領域の上方に形成される。コンタクトホール60は、Y軸方向両端に設けられたウェル領域17の上方には設けられていない。このように、層間絶縁膜には、1又は複数のコンタクトホール60が形成されている。1又は複数のコンタクトホール60は、延伸方向に延伸して設けられてよい。
メサ部71は、半導体基板10のおもて面21と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う2つのトレンチ部に挟まれた半導体基板10の部分であって、半導体基板10のおもて面21から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を1つのトレンチ部としてよい。即ち、2つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部71は、トランジスタ部70において、ダミートレンチ部30またはゲートトレンチ部40の少なくとも1つに隣接して設けられる。メサ部71は、半導体基板10のおもて面21において、ウェル領域17と、エミッタ領域12と、ベース領域14と、コンタクト領域15とを有する。メサ部71では、エミッタ領域12およびコンタクト領域15が延伸方向において交互に設けられている。
ベース領域14は、半導体基板10のおもて面21側に設けられた第2導電型の領域である。ベース領域14は、一例としてP-型である。ベース領域14は、半導体基板10のおもて面21において、メサ部71のY軸方向における両端部に設けられてよい。なお、図1Aは、当該ベース領域14のY軸方向の一方の端部のみを示している。
エミッタ領域12は、ドリフト領域18よりもドーピング濃度の高い第1導電型の領域である。本例のエミッタ領域12は、一例としてN+型である。エミッタ領域12のドーパントの一例はヒ素(As)である。エミッタ領域12は、メサ部71のおもて面21において、ゲートトレンチ部40と接して設けられる。エミッタ領域12は、メサ部71を挟んだ2本のトレンチ部の一方から他方まで、X軸方向に延伸して設けられてよい。エミッタ領域12は、コンタクトホール60の下方にも設けられている。
また、エミッタ領域12は、ダミートレンチ部30と接してもよいし、接しなくてもよい。本例のエミッタ領域12は、ダミートレンチ部30と接している。
コンタクト領域15は、ベース領域14の上方に設けられ、ベース領域14よりもドーピング濃度の高い第2導電型の領域である。本例のコンタクト領域15は、一例としてP+型である。本例のコンタクト領域15は、メサ部71のおもて面21に設けられている。コンタクト領域15は、メサ部71を挟んだ2本のトレンチ部の一方から他方まで、X軸方向に設けられてよい。コンタクト領域15は、ゲートトレンチ部40またはダミートレンチ部30と接してもよいし、接しなくてもよい。本例のコンタクト領域15は、ダミートレンチ部30およびゲートトレンチ部40と接する。コンタクト領域15は、コンタクトホール60の下方にも設けられている。
図1Bは、図1Aにおけるa-a'断面の一例を示す。a-a'断面は、トランジスタ部70において、エミッタ領域12を通過するXZ面である。本例の半導体装置100は、a-a'断面において、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。エミッタ電極52は、半導体基板10および層間絶縁膜38の上方に形成される。
ドリフト領域18は、半導体基板10に設けられた第1導電型の領域である。本例のドリフト領域18は、一例としてN-型である。ドリフト領域18は、半導体基板10において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域18のドーピング濃度は半導体基板10のドーピング濃度であってよい。
バッファ領域20は、ドリフト領域18よりも半導体基板10の裏面23側に設けられた第1導電型の領域である。本例のバッファ領域20は、一例としてN型である。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ベース領域14の下面側から広がる空乏層が、第2導電型のコレクタ領域22に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域22は、トランジスタ部70において、バッファ領域20の下方に設けられる。コレクタ領域22は、第2導電型を有する。本例のコレクタ領域22は、一例としてP+型である。
コレクタ電極24は、半導体基板10の裏面23に形成される。コレクタ電極24は、金属等の導電材料で形成される。
ベース領域14は、ドリフト領域18の上方に設けられる第2導電型の領域である。ベース領域14は、ゲートトレンチ部40に接して設けられる。ベース領域14は、ダミートレンチ部30に接して設けられてよい。
エミッタ領域12は、ベース領域14の上方に設けられる。エミッタ領域12は、ベース領域14とおもて面21との間に設けられる。エミッタ領域12は、ゲートトレンチ部40と接して設けられる。エミッタ領域12は、ダミートレンチ部30と接してもよいし、接しなくてもよい。
蓄積領域16は、ドリフト領域18よりも半導体基板10のおもて面21側に設けられる第1導電型の領域である。本例の蓄積領域16は、一例としてN+型である。但し、蓄積領域16が設けられなくてもよい。
また、蓄積領域16は、ゲートトレンチ部40に接して設けられる。蓄積領域16は、ダミートレンチ部30に接してもよいし、接しなくてもよい。蓄積領域16のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。蓄積領域16のイオン注入のドーズ量は、1.0E12cm-2以上、1.0E13cm-2以下であってよい。また、蓄積領域16のイオン注入ドーズ量は、3.0E12cm-2以上、6.0E12cm-2以下であってもよい。蓄積領域16を設けることで、キャリア注入促進効果(IE効果)を高めて、トランジスタ部70のオン電圧を低減できる。なお、Eは10のべき乗を意味し、例えば1.0E12cm-2は1.0×1012cm-2を意味する。
1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、おもて面21に設けられる。各トレンチ部は、おもて面21からドリフト領域18まで設けられる。エミッタ領域12、ベース領域14、コンタクト領域15および蓄積領域16の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域18に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通したものに含まれる。
ゲートトレンチ部40は、おもて面21に形成されたゲートトレンチ、ゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42よりも内側に形成される。ゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部40は、おもて面21において層間絶縁膜38により覆われる。
ゲート導電部44は、半導体基板10の深さ方向において、ゲート絶縁膜42を挟んでメサ部71側で隣接するベース領域14と対向する領域を含む。ゲート導電部44に所定の電圧が印加されると、ベース領域14のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部30は、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、おもて面21側に形成されたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー絶縁膜32は、ダミートレンチの内壁を覆って形成される。ダミー導電部34は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜32よりも内側に形成される。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミートレンチ部30は、おもて面21において層間絶縁膜38により覆われる。
層間絶縁膜38は、半導体基板10の上方に設けられる。本例の層間絶縁膜38は、おもて面21と接して設けられる。層間絶縁膜38の上方には、エミッタ電極52が設けられている。層間絶縁膜38には、エミッタ電極52と半導体基板10とを電気的に接続するための1又は複数のコンタクトホール60が設けられている。即ち、層間絶縁膜38は、開口部分39を有する。コンタクトホール55およびコンタクトホール56も同様に、層間絶縁膜38を貫通して設けられてよい。層間絶縁膜38は、BPSG(Boro‐phospho Silicate Glass)膜であってもよいし、BSG(borosilicate glass)膜であってもよいし、PSG(Phosphosilicate glass)膜であってもよいし、HTO膜であってもよいし、これらの材料を積層したものであってもよい。層間絶縁膜38の膜厚は、例えば1.0μmであるが、これに限定されない。
第1コンタクトホール部61は、層間絶縁膜38に設けられたコンタクトホール60の一例である。第1コンタクトホール部61は、エミッタ領域12の上方に設けられる。第1コンタクトホール部61の下方のエミッタ領域12は、表面に窪み161を有してよい。第1コンタクトホール部61については後述する。
トランジスタ部70には、第1ライフタイム制御領域151が形成されてよい。第1ライフタイム制御領域151は、半導体基板10の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域である。一例において、第1ライフタイム制御領域151は、半導体基板10にヘリウムを注入することで形成される。第1ライフタイム制御領域151を設けることにより、ターンオフ時間を低減し、テイル電流を抑制することにより、スイッチング時の損失を低減することができる。
ライフタイムキラーは、キャリアの再結合中心である。ライフタイムキラーは、格子欠陥であってよい。例えば、ライフタイムキラーは、空孔、複空孔、これらと半導体基板10を構成する元素との複合欠陥、または転位であってよい。また、ライフタイムキラーは、ヘリウム、ネオンなどの希ガス元素、または、白金などの金属元素などでもよい。格子欠陥の形成には電子線が用いられてよい。
ライフタイムキラー濃度とは、キャリアの再結合中心濃度である。ライフタイムキラー濃度は、格子欠陥の濃度であってよい。例えばライフタイムキラー濃度とは、空孔、複空孔などの空孔濃度であってよく、これらの空孔と半導体基板10を構成する元素との複合欠陥濃度であってよく、または転位濃度であってよい。また、ライフタイムキラー濃度とは、ヘリウム、ネオンなどの希ガス元素の化学濃度としてもよく、または、白金などの金属元素の化学濃度としてもよい。
第1ライフタイム制御領域151は、半導体基板10の深さ方向において、半導体基板10の中心よりも裏面23側に設けられる。本例の第1ライフタイム制御領域151は、バッファ領域20に設けられる。本例の第1ライフタイム制御領域151は、XY平面において半導体基板10の全面に設けられており、マスクを使用せずに形成できる。第1ライフタイム制御領域151は、XY平面において半導体基板10の一部に設けられてもよい。第1ライフタイム制御領域151を形成するための不純物のドーズ量は、0.5E10cm-2以上、1.0E13cm-2以下であっても、5.0E10cm-2以上、5.0E11cm-2以下であってもよい。
また、本例の第1ライフタイム制御領域151は、裏面23側からの注入により形成されている。これにより、半導体装置100のおもて面21側への影響を回避できる。例えば、第1ライフタイム制御領域151は、裏面23側からヘリウムを照射することにより形成される。ここで、第1ライフタイム制御領域151がおもて面21側からの注入により形成されているか、裏面23側からの注入により形成されているかは、SR法またはリーク電流の測定によって、おもて面21側の状態を取得することで判断できる。
図1Cは、図1Aにおけるb-b'断面の一例を示す。b-b'断面は、トランジスタ部70において、コンタクト領域15を通過するXZ面である。
第2コンタクトホール部62は、層間絶縁膜38に設けられたコンタクトホール60の一例である。第2コンタクトホール部62は、コンタクト領域15の上方に設けられる。第2コンタクトホール部62の下方のコンタクト領域15は、表面に窪み162を有してよい。窪み162の底面の深さ位置は、窪み161の底面の深さ位置よりも深くてよい。第2コンタクトホール部62については後述する。
図1Dは、図1Aで示した半導体装置100のおもて面21の拡大図を示す。本図は、ダミートレンチ部30とゲートトレンチ部40との間のメサ部71のおもて面21を示している。コンタクトホール60は、第1コンタクトホール部61および第2コンタクトホール部62を有する。コンタクトホール60の破線は、おもて面21よりも上方のコンタクトホール60における層間絶縁膜38の側壁を示す。即ち、コンタクトホール60の破線は、層間絶縁膜38の開口部分39である。層間絶縁膜38の開口部分39は、下地(半導体基板10の表面)に形成されたエミッタ領域12およびコンタクト領域15によらずに一定の幅を有してよい。コンタクトホール60の実線は、おもて面21よりも下方の半導体基板10の表面に形成された窪み161または窪み162であって、当該窪み161または窪み162が形成された半導体基板10の側壁を示す。即ち、層間絶縁膜38の開口部分39に露出した半導体基板10の表面が下方に窪んだ窪み161または窪み162も、コンタクトホール60に含めてよい。
第1コンタクトホール部61および第2コンタクトホール部62は、層間絶縁膜38に設けられるコンタクトホール60の一例である。本例の第1コンタクトホール部61および第2コンタクトホール部62は、同一のコンタクトホール60に設けられる。即ち、第1コンタクトホール部61および第2コンタクトホール部62は、互いに連結して1つのコンタクトホール60を構成してよい。
第1コンタクトホール部61は、延伸方向において、第2コンタクトホール部62と交互に設けられてよい。第1コンタクトホール部61および第2コンタクトホール部62は、延伸方向において、第1コンタクトホール部61がエミッタ領域12と対応した位置に設けられ、第2コンタクトホール部62がコンタクト領域15と対応した位置に設けられてよい。
第1コンタクトホール部61がエミッタ領域12に対応した位置に設けられるとは、例えば、メサ部71内のエミッタ領域12と第1コンタクトホール部61の位置が、延伸方向において等しい位置に設けられていることを指す。あるいは、第1コンタクトホール部61がエミッタ領域12に対応した位置に設けられるとは、エミッタ領域12の上方に第1コンタクトホール部61が設けられていることであってもよい。または、第1コンタクトホール部61がエミッタ領域12に対応した位置に設けられるとは、第1コンタクトホール部61の下方にエミッタ領域12が設けられていることであってもよい。さらには、第1コンタクトホール部61がエミッタ領域12に対応した位置に設けられるとは、層間絶縁膜38が第1コンタクトホール部61に接する部分、即ち層間絶縁膜38の第1コンタクトホール部61とのエッジ部166が、エミッタ領域12の上方に設けられるか、またはエミッタ領域12と接していることであってもよい。
第2コンタクトホール部62がコンタクト領域15に対応した位置に設けられるとは、例えば、メサ部71内のコンタクト領域15と第2コンタクトホール部62の位置が、延伸方向において等しい位置に設けられていることを指す。あるいは、第2コンタクトホール部62がコンタクト領域15に対応した位置に設けられるとは、コンタクト領域15の上方に第2コンタクトホール部62が設けられていることであってもよい。または、第2コンタクトホール部62がコンタクト領域15に対応した位置に設けられるとは、第2コンタクトホール部62の下方にコンタクト領域15が設けられていることであってもよい。さらには、第2コンタクトホール部62がコンタクト領域15に対応した位置に設けられるとは、層間絶縁膜38が第2コンタクトホール部62に接する部分、即ち層間絶縁膜38の第2コンタクトホール部62とのエッジ部167が、コンタクト領域15の上方に設けられるか、またはコンタクト領域15に接していることであってもよい。
第1コンタクトホール部61は、少なくとも一部がエミッタ領域12のエッチングにより形成された窪み161を有する。例えば、第1コンタクトホール部61の下端は、エミッタ領域12のエッチングにより形成される。本例の第1コンタクトホール部61は、エミッタ領域12と接して設けられる。本例の第1コンタクトホール部61は、上面視で、配列方向において、エミッタ領域12の間に挟まれるように設けられる。
第2コンタクトホール部62は、少なくとも一部がコンタクト領域15のエッチングにより形成された窪み162を有する。例えば、第2コンタクトホール部62の下端は、コンタクト領域15のエッチングにより形成される。本例の第2コンタクトホール部62は、コンタクト領域15と接して設けられる。本例の第2コンタクトホール部62は、上面視で、配列方向において、コンタクト領域15の間に設けられる。
ここで、エミッタ領域12のエッチングレートとコンタクト領域15のエッチングレートとの差により、第1コンタクトホール部61および第2コンタクトホール部62が異なる形状を有する場合がある。例えば、コンタクト領域15のエッチングレートがエミッタ領域12のエッチングレートよりも大きい場合、第1コンタクトホール部61の配列方向における幅は、第2コンタクトホール部62の配列方向における幅よりも小さくなる。また、コンタクト領域15のエッチングレートがエミッタ領域12のエッチングレートよりも大きい場合、第1コンタクトホール部61の窪み161の下端の深さ位置は、第2コンタクトホール部62の窪み162の下端の深さ位置よりも浅くなる。これにより、コンタクトホール60において、おもて面21よりも下方の側壁には、第1コンタクトホール部61と第2コンタクトホール部62とに応じた凹凸が設けられる。
なお、おもて面21よりも上方においては、第1コンタクトホール部61と第2コンタクトホール部62とで層間絶縁膜38にエッチングレートの差が生じない。そのため、おもて面21よりも上方においては、コンタクトホール60の側壁に凹凸が設けられず、延伸方向に沿って平坦な形状(例えば上面視で、第1コンタクトホール部61の破線と第2コンタクトホール部62の破線を結ぶ直線状の側壁)が形成される。
幅Wmは、配列方向におけるメサ部71の幅である。幅Wmは、0.5μm以上、1.5μm以下であってよい。例えば、幅Wmは、0.8μmである。
幅Wtは、配列方向におけるトレンチ部の幅である。幅Wtは、ダミートレンチ部30とゲートトレンチ部40で同一であってもよいし、異なっていてもよい。幅Wtは、0.6μm以上、2.0μm以下であってよい。例えば、幅Wtは、1.1μmである。
幅Wcは、配列方向におけるコンタクトホール60の幅である。幅Wcは、おもて面21の上方において、層間絶縁膜38に設けられた開口部分39の幅である。幅Wcは、0.1μm以上、0.6μm以下であってよい。例えば、幅Wcは、0.35μmである。幅Wcは、幅Wmの20%以上であってよく、30%以上であってよい。幅Wcは、幅Wmの70%以下であってよく、60%以下であってよい。
幅Wsは、第1コンタクトホール部61と第2コンタクトホール部62との側壁の段差の大きさを示す。即ち、幅Wsは、おもて面21における、第1コンタクトホール部61の側壁と第2コンタクトホール部62の側壁との配列方向の差を示す。幅Wsは、0.01μm以上、0.04μm以下であってよい。本例の幅Wsは、0.02μmである。幅Wsは、幅Wcの0.1%以上、10%以下であってよく、1%以上、5%以下であってよい。
図1Eは、図1Aにおけるc-c'断面の一例を示す。c-c'断面は、トランジスタ部70において、コンタクトホール60を通過するYZ面である。
第1コンタクトホール部61の下端は、第2コンタクトホール部62の下端と異なる深さに設けられる。即ち、第1コンタクトホール部61に充填される金属層の下端は、第2コンタクトホール部62に充填される金属層の下端と異なる深さに設けられる。第1コンタクトホール部61の下端は、第2コンタクトホール部62の下端よりも浅い。第1コンタクトホール部61および第2コンタクトホール部62に充填される金属層は、上述のエミッタ電極52を形成する金属材料であってよく、タングステン、チタン、チタン合金、またはチタンシリサイド等で形成されたプラグ金属層であってもよい。
このように、第2コンタクトホール部62の下端は、層間絶縁膜38の開口時のオーバーエッチングによって第1コンタクトホール部61の下端よりも深く形成されてよい。また、第1コンタクトホール部61の下端のエミッタ領域12は、層間絶縁膜38の開口時のオーバーエッチングによってエッチングされてもよい。エッチング後のエミッタ領域12の上端がおもて面21と同じであってよく、エミッタ領域12の上端がおもて面21よりも深くなってもよい。本例では、エミッタ領域12の上端がおもて面21よりも深く、窪み162が形成されている。
深さ方向の厚みDsは、第1コンタクトホール部61の下端と第2コンタクトホール部62の下端との差を示す。深さ方向の厚みDsは、エミッタ領域12とコンタクト領域15のエッチングレートの差によって生じる段差の大きさを示す。深さ方向の厚みDsは、コンタクトホール60の深さに応じて変化してよい。深さ方向の厚みDsは、配列方向の段差である幅Wsよりも大きくてよい。
深さ方向の厚みDsは、0.01μm以上であってよく、0.03μm以上であってよい。深さ方向の厚みDsは、0.08μm以下であってよく、0.06μm以下であってよい。例えば、深さ方向の厚みDsは、0.03μmである。
深さ方向の厚みDeは、おもて面21からエミッタ領域12の上端までの深さ方向の厚みを示す。深さ方向の厚みDeは、おもて面21からの窪み161の深さでもある。深さ方向の厚みDeは、0.005μm以上であってよく、0.01μm以上であってよい。深さ方向の厚みDeは、0.05μm以下であってよく、0.03μm以下であってよい。例えば、深さ方向の厚みDeは、0.01μmである。
深さ方向の厚みD12は、おもて面21からエミッタ領域12の下端までの深さ方向の厚みを示す。深さ方向の厚みD12は、0.1μm以上、1.0μm以下であってよく、0.2μm以上、0.6μm以下であってよい。例えば、深さ方向の厚みD12は、0.3μmである。
深さ方向の厚みD15は、おもて面21からコンタクト領域15の下端までの深さ方向の厚みを示す。深さ方向の厚みD15は、0.5μm以上、1.5μm以下であってよい。例えば、深さ方向の厚みD15は、1.0μmである。
深さ方向の厚みDpは、第2コンタクトホール部62の下端からコンタクト領域15の下端までの深さ方向の厚みを示す。本例の深さ方向の厚みDpは、第2コンタクトホール部62の下方におけるコンタクト領域15の厚みを示す。深さ方向の厚みDpを薄くすることにより、正孔の引き抜きが容易になる。深さ方向の厚みDpは、0.1μm以上、1.2μm以下であってよく、0.3μm以上、1.0μm以下であってよい。例えば、深さ方向の厚みDpは、0.6μmである。
本例の半導体装置100は、第1コンタクトホール部61と第2コンタクトホール部62とが段差を有することにより、正孔がコンタクト領域15を通ってエミッタ電極52まで抜けるための距離を短くすることができる。これにより、エミッタ電極52へのホールの引き抜きを良くしてラッチアップを抑制しやすくなる。
図2Aは、図1Aにおけるb-b'断面の変形例を示す。図2Aは、窪み162を覆うようにプラグコンタクト領域19が形成されている点で、図1Cと異なる。プラグコンタクト領域19は、ベース領域14およびコンタクト領域15よりもドーピング濃度の高い第2導電型の領域である。
図2Bは、図1Aにおけるc-c'断面の変形例を示す。コンタクト領域15の表面にプラグコンタクト領域19を備える点で図1Eと異なる。プラグコンタクト領域19は、ベース領域14およびコンタクト領域15よりもドーピング濃度の高い第2導電型の領域である。本例のプラグコンタクト領域19は、第2コンタクトホール部62の下方に設けられる。プラグコンタクト領域19は、第1コンタクトホール部61の下方には設けられなくてよい。
図3Aは、半導体装置100の変形例の上面図を示す。本例の半導体装置100は、トレンチコンタクト部65を有する点で図1Aの実施例と相違する。
トレンチコンタクト部65は、複数のトレンチ部のうち隣接する2つのトレンチ部の間において、半導体基板10のおもて面21側に設けられる。本例のトレンチコンタクト部65は、延伸方向に延伸して設けられる。トレンチコンタクト部65は、コンタクトホール60と、コンタクトホール60の内部に充填された金属層を有する。コンタクトホール60の内部は、エミッタ電極52と同一の材料で充填されてもよいし、エミッタ電極52と異なる材料で充填されてもよい。
図3Bは、図3Aにおけるd-d'断面の一例を示す。d-d'断面は、トランジスタ部70において、エミッタ領域12を通過するXZ面である。本例におけるトレンチコンタクト部65は、コンタクトホール60に露出した半導体基板10に設けられた溝であって、図1Aから図1Eにかけて述べた窪みよりも深い溝である。具体的には、トレンチコンタクト部65の底面の深さは、半導体基板10のおもて面21から0.05μm以上であってよく、0.2μm以上であってよい。トレンチコンタクト部65の溝は、おもて面21に対して深さ方向に垂直な側壁を有してよく、おもて面21に対して予め定められた角度θを備えた側壁を有してよい。図3Bの例では、角度θは90°以上の値を有する。コンタクトホール60に露出した半導体基板10に設けられた溝であって、底面が半導体基板10のおもて面21から0.2μm以上であり、おもて面21に対して予め定められた角度θを備えた側壁を有する溝をトレンチコンタクト部65としてもよい。層間絶縁膜38の側壁のエッジ部166も、層間絶縁膜38の表面に対して角度θで形成されてよい。
本例のトレンチコンタクト部65は、エミッタ領域12を深さ方向に貫通して設けられているが、エミッタ領域12を貫通しなくてもよい。本例の半導体装置100は、トレンチコンタクト部65の下方に蓄積領域16を備えるが、蓄積領域16を備えなくてもよい。本例のトレンチコンタクト部65は、プラグ金属層68が形成される。上述のようにプラグ金属層68は、タングステン、チタン、チタン合金、またはチタンシリサイド等が充填されてよい。
幅A1は、トレンチコンタクト部65のおもて面21における配列方向の幅である。幅B1は、トレンチコンタクト部65の下端における配列方向の幅である。本例のトレンチコンタクト部65は、テーパー状のXZ断面を有している。幅A1は、幅B1よりも大きい。幅A1は、0.25μm以上、0.5μm以下であってよい。幅B1は、0.15μm以上、0.4μm以下であってよい。例えば、幅A1は0.35μmであり、幅B1は0.2μmであるが、これに限定されない。
図3Cは、図3Aにおけるe-e'断面の一例を示す。e-e'断面は、トランジスタ部70において、コンタクト領域15を通過するXZ面である。本例のトレンチコンタクト部65は、コンタクト領域15を深さ方向に貫通せずに設けられる。
幅A2は、トレンチコンタクト部65のおもて面21における配列方向の幅である。幅B2は、トレンチコンタクト部65の下端における配列方向の幅である。本例のトレンチコンタクト部65は、テーパー状のXZ断面を有している。幅A2は、幅B2よりも大きい。第2コンタクトホール部62の幅A2は、第1コンタクトホール部61の幅A1よりも大きくてよい。第2コンタクトホール部62の幅B2は、第1コンタクトホール部61の幅B1よりも大きくてよい。例えば、幅A2は0.37μmであり、幅B2は0.22μmであるが、これに限定されない。
図3Dは、図3Aで示した半導体装置100のおもて面21の拡大図を示す。本図は、ダミートレンチ部30とゲートトレンチ部40との間のメサ部71のおもて面21を示している。トレンチコンタクト部65は、コンタクトホール60として、第1コンタクトホール部61および第2コンタクトホール部62を有する。コンタクトホール60の破線は、おもて面21よりも上方のコンタクトホール60における層間絶縁膜38の側壁を示す。即ち、コンタクトホール60の破線は、層間絶縁膜38の開口部分39である。層間絶縁膜38の開口部分39は、下地(半導体基板10の表面)に形成されたトレンチコンタクト部65、エミッタ領域12およびコンタクト領域15によらずに一定の幅を有してよい。コンタクトホール60の実線は、おもて面21よりも下方のトレンチコンタクト部65の底面に形成された窪み261または窪み262であって、当該窪み261または窪み262が形成された半導体基板10の側壁を示す。即ち、層間絶縁膜38の開口部分39に露出したトレンチコンタクト部65の底面が下方に窪んだ窪み261または窪み262も、コンタクトホール60に含めてよい。
幅Wstは、トレンチコンタクト部65に設けられた第1コンタクトホール部61と第2コンタクトホール部62との側壁の段差の大きさを示す。即ち、幅Wstは、おもて面21における、トレンチコンタクト部65に設けられた第1コンタクトホール部61の側壁と第2コンタクトホール部62の側壁との配列方向の差を示す。幅Wstは、0.01μm以上、0.06μm以下であってよい。本例の幅Wstは、0.03μmである。幅Wstは、幅Wcの0.1%以上、10%以下であってよく、1%以上、5%以下であってよい。
トレンチコンタクト部65は、エミッタ領域12およびコンタクト領域15などのおもて面21をエッチングすることにより形成される。そのため、トレンチコンタクト部65は、図1Dのようにトレンチコンタクト部65を設けない場合と比較して、エミッタ領域12およびコンタクト領域15のエッチング量が多く、エッチングレートの差の影響を受けやすい。そのため、トレンチコンタクト部65の側壁において、第1コンタクトホール部61と第2コンタクトホール部62との段差が大きくなる。即ち、幅Wstは、トレンチコンタクト部65のない幅Wsよりも大きくてよい。
図3Eは、図3Aにおけるf-f'断面の一例を示す。f-f'断面は、トランジスタ部70において、トレンチコンタクト部65を通過するYZ面である。本例の半導体装置100は、トレンチコンタクト部65の下方にプラグコンタクト領域19を備える。
本例の第1コンタクトホール部61は、エミッタ領域12を貫通して設けられる。そのため、f-f'断面においては、第1コンタクトホール部61の下方にエミッタ領域12が設けられていない。
本例の第2コンタクトホール部62は、コンタクト領域15を貫通せずに設けられる。即ち、第2コンタクトホール部62の下端は、コンタクト領域15の下端よりも浅い。第2コンタクトホール部62の下方には、コンタクト領域15が設けられる。本例のコンタクト領域15は、第2コンタクトホール部62に充填された金属層の下端とは、プラグコンタクト領域19によって離間して設けられる。コンタクト領域15は、第2コンタクトホール部62に充填された金属層の下端と接したプラグコンタクト領域19よりも下方に設けられる。
プラグコンタクト領域19は、ベース領域14よりもドーピング濃度の高い第2導電型の領域である。本例のプラグコンタクト領域19は、トレンチコンタクト部65の下方の全面に設けられる。即ち、プラグコンタクト領域19は、第1コンタクトホール部61および第2コンタクトホール部62の両方の下方に設けられる。本例のプラグコンタクト領域19は、トレンチコンタクト部65に充填された金属層の下端と接して設けられる。プラグコンタクト領域19の下端は、第1コンタクトホール部61の下方において、エミッタ領域12と接してよい。プラグコンタクト領域19の下端は、第2コンタクトホール部62の下方において、コンタクト領域15と接してよい。プラグコンタクト領域19の上端の深さ位置は、トレンチコンタクト部65の底面よりもおもて面21側に位置してよい。即ち、プラグコンタクト領域19は、トレンチコンタクト部65の底面を覆うように設けられてよい。
ここで、プラグコンタクト領域19は、トレンチコンタクト部65を形成した後に、トレンチコンタクト部65の底面をイオン注入することで形成される。プラグコンタクト領域19が形成される深さは、第1コンタクトホール部61と第2コンタクトホール部62との段差の影響を受ける。そのため、第1コンタクトホール部61の下方のプラグコンタクト領域19は、第2コンタクトホール部62の下方のプラグコンタクト領域19よりも浅く設けられる。プラグコンタクト領域19の底面は、トレンチコンタクト部65の底面の深さに沿って波状に設けられてよい。プラグコンタクト領域19の底面は、トレンチコンタクト部65の底面の深さに応じて波状に設けられてよい。
深さ方向の厚みD1は、おもて面21から第1コンタクトホール部61の下端までの深さ方向の厚みを示す。おもて面21からトレンチコンタクト部65の底面までの深さのうち、最も浅い部分の深さと同等である。深さ方向の厚みD1は、0.05μm以上、0.2μm以上、1.0μm以下であってよく、0.3μm以上、0.6μm以下であってよい。例えば、深さ方向の厚みD1は、0.35μmである。
深さ方向の厚みDstは、第1コンタクトホール部61と第2コンタクトホール部62との深さ方向の段差の大きさを示す。即ち、深さ方向の厚みDstは、第1コンタクトホール部61の下端および第2コンタクトホール部62の下端の半導体基板10の深さ方向における差を示す。深さ方向の厚みDstは、0.01μm以上、0.1μm以下であってよい。例えば、深さ方向の厚みDstは、0.03μmである。
深さ方向の厚みD1に対する深さ方向の厚みDstの比率αは、0.01以上、1.0以下であってよく、0.05以上、0.5以下であってよく、0.07以上、0.2以下であってよい。
深さ方向の厚みD19は、プラグコンタクト領域19の深さ方向の厚みを示す。深さ方向の厚みD19は、0.005μm以上、0.2μm以下であってよい。例えば、プラグコンタクト領域19の深さ方向の厚みD19は、0.01μmである。
深さ方向の厚みDptは、第2コンタクトホール部62の下端からコンタクト領域15の下端までの深さ方向の厚みを示す。本例の深さ方向の厚みDptは、第2コンタクトホール部62の下方に設けられたプラグコンタクト領域19とコンタクト領域15の深さ方向の厚みの合計に対応する。深さ方向の厚みDptを小さくすることにより、正孔の引き抜きが容易になる。深さ方向の厚みDptは、0.1μm以上、1.2μm以下であってよく、0.3μm以上、1.0μm以下であってよい。例えば、深さ方向の厚みDptは、0.6μmである。
トレンチコンタクト部65の底面を覆うようにプラグコンタクト領域19を設けることにより、ラッチアップの抑制を増強する効果がある。本件のようにトレンチコンタクト部65の底面に窪み261および窪み262を設け、窪み262の方が窪み261よりも深いことにより、裏面23からおもて面21に向かって流れる正孔が、エミッタ領域12に向かって集中することを回避できる。これにより、トランジスタ部のターンオフ時にラッチアップが発生することを抑制できる。
図4Aは、図3Aにおけるd-d'断面の変形例を示す。本例のトレンチコンタクト部65は、エミッタ領域12を深さ方向に貫通していない点で図3Bと異なる。
図4Bは、図3Aにおけるd-d'断面の変形例を示す。本例のトレンチコンタクト部65は、図3Bと同様にエミッタ領域12を深さ方向に貫通しているが、トレンチコンタクト部65の底面を覆うようにプラグコンタクト領域19を備える点で図3Bと異なる。プラグコンタクト領域19は、ベース領域14およびコンタクト領域15よりもドーピング濃度の高い第2導電型の領域である。プラグコンタクト領域19については後述する。配列方向において、プラグコンタクト領域19の幅は、トレンチコンタクト部65の底面の幅よりも大きくてよい。本図は、図3Eにおいて第2コンタクトホール部62が設けられた位置のXZ断面図に対応する。
図4Cは、図3Aにおけるd-d'断面の変形例を示す。本例のトレンチコンタクト部65は、トレンチコンタクト部65の底面を覆うようにプラグコンタクト領域19を備える点で図4Aと異なる。本例のプラグコンタクト領域19の下端は、エミッタ領域12の下端よりも深い。
図4Dは、図3Aにおけるd-d'断面の変形例を示す。本例のトレンチコンタクト部65は、トレンチコンタクト部65の底面を覆うようにプラグコンタクト領域19を備える点で図4Aと異なり、エミッタ領域12の下端がプラグコンタクト領域19の下端よりも深い点で図4Bおよび図4Cと異なる。
図5Aは、図3Aにおけるe-e'断面の変形例を示す。図5Aは、トレンチコンタクト部65の底面を覆うようにプラグコンタクト領域19が設けられている点で、図3Cと異なる。本図は、図3Eにおいて第2コンタクトホール部62が設けられた位置のXZ断面図に対応する。
図5Bは、図3Aにおけるe-e'断面の変形例を示す。図5Bは、トレンチコンタクト部65の下端がコンタクト領域15の下端よりも深い点で、図5Aと異なる。トレンチコンタクト部65の下端は、ベース領域14の上端よりも深い位置に設けられる。本例のプラグコンタクト領域19は、ベース領域14と接している。
図6Aは、半導体装置100の変形例を示す。本図は、トレンチコンタクト部65を通過するYZ面を示す。本例では、トレンチコンタクト部65がエミッタ領域12を貫通して設けられているが、プラグコンタクト領域19がトレンチコンタクト部65の下方において選択的に設けられている点で図3Eの実施例と相違する。本例では、図3Eの実施例と相違する点について特に説明し、その他は図3Eの実施例と同一であってよい。即ち、本例の図6Aは、図3Bおよび図5Aの例に相当する。
第1コンタクトホール部61は、エミッタ領域12を貫通して設けられており、第1コンタクトホール部61の下端がエミッタ領域12の下端よりも深い。即ち、第1コンタクトホール部61の下方には、エミッタ領域12が設けられていない。第1コンタクトホール部61に充填された金属層の下端は、ベース領域14と接している。
プラグコンタクト領域19は、トレンチコンタクト部65の下方の全面に設けられず、トレンチコンタクト部65の下方の一部に設けられる。本例のプラグコンタクト領域19は、第2コンタクトホール部62の下方に設けられ、第1コンタクトホール部61の下方には設けられない。但し、プラグコンタクト領域19の一部は、拡散によって第1コンタクトホール部61の下方に設けられてよい。第1コンタクトホール部61に充填された金属層の下端は、ベース領域14と接している。なお、第1コンタクトホール部61に充填された金属層の下端の一部は、コンタクト領域15またはプラグコンタクト領域19と接してもよい。
図6Bは、半導体装置100の変形例を示す。本図は、トレンチコンタクト部65を通過するYZ面を示す。本例では、プラグコンタクト領域19がトレンチコンタクト部65の下方において全面に設けられるが、トレンチコンタクト部65がエミッタ領域12を貫通せずに設けられる点で図3Eの実施例と相違する。本例では、図3Eの実施例と相違する点について特に説明し、その他は同一であってよい。即ち、本例の図6Bは、図4Dおよび図5Aの例に相当する。
第1コンタクトホール部61は、エミッタ領域12を貫通せずに設けられており、第1コンタクトホール部61の下端がエミッタ領域12の下端よりも浅い。即ち、第1コンタクトホール部61の下方には、エミッタ領域12が設けられている。第1コンタクトホール部61に充填された金属層の下端は、プラグコンタクト領域19と接している。
図6Cは、半導体装置100の変形例を示す。本図は、トレンチコンタクト部65を通過するYZ面を示す。本例では、トレンチコンタクト部65がエミッタ領域12を貫通せずに設けられるが、プラグコンタクト領域19がトレンチコンタクト部65の下方において選択的に設けられている点で図6Bの実施例と相違する。本例では、図6Bの実施例と相違する点について特に説明し、その他は同一であってよい。即ち、本例の図6Cは、図4Aおよび図5Aの例に相当する。
第1コンタクトホール部61は、エミッタ領域12を貫通せずに設けられており、第1コンタクトホール部61の下端がエミッタ領域12の下端よりも浅い。即ち、第1コンタクトホール部61の下方には、エミッタ領域12が設けられている。また、プラグコンタクト領域19は、第1コンタクトホール部61の下方には設けられていない。これにより、第1コンタクトホール部61に充填された金属層の下端は、エミッタ領域12と接している。
このように、第1コンタクトホール部61と第2コンタクトホール部62との間に段差を設ける場合であっても、エミッタ領域12とコンタクト領域15との関係において、半導体装置100は、様々な構造を有してよい。また、半導体装置100は、適宜、コンタクトホール60の下端にプラグコンタクト領域19を設けてもよい。
図7Aは、半導体装置100の変形例の上面図を示す。本例の半導体装置100は、トランジスタ部70およびダイオード部80を備える。例えば、半導体装置100は、逆導通IGBT(RC-IGBT:Reverse Conducting IGBT)である。本例のトランジスタ部70は、トランジスタ部70とダイオード部80との境界に位置する境界部90を含む。
ダイオード部80は、半導体基板10の裏面側に設けられたカソード領域82を半導体基板10の上面に投影した領域である。カソード領域82は、第1導電型を有する。本例のカソード領域82は、一例としてN+型である。ダイオード部80は、半導体基板10の上面においてトランジスタ部70と隣接して設けられた還流ダイオード(FWD:Free Wheel Diode)等のダイオードを含む。
境界部90は、トランジスタ部70に設けられ、ダイオード部80と隣接する領域である。境界部90は、コンタクト領域15を有する。本例の境界部90は、エミッタ領域12を有さない。一例において、境界部90のトレンチ部は、ダミートレンチ部30である。本例の境界部90は、X軸方向における両端がダミートレンチ部30となるように配置されている。
コンタクトホール60は、ダイオード部80において、ベース領域14の上方に設けられる。コンタクトホール60は、境界部90において、コンタクト領域15の上方に設けられる。いずれのコンタクトホール60も、Y軸方向両端に設けられたウェル領域17の上方には設けられていない。
メサ部91は、境界部90に設けられている。メサ部91は、半導体基板10のおもて面21において、コンタクト領域15を有する。本例のメサ部91は、Y軸方向の負側において、ベース領域14およびウェル領域17を有する。
メサ部81は、ダイオード部80において、隣り合うダミートレンチ部30に挟まれた領域に設けられる。メサ部81は、半導体基板10のおもて面21において、コンタクト領域15を有する。本例のメサ部81は、Y軸方向の負側において、ベース領域14およびウェル領域17を有する。
エミッタ領域12は、メサ部71に設けられているが、メサ部81およびメサ部91には設けられなくてよい。コンタクト領域15は、メサ部71およびメサ部91に設けられているが、メサ部81には設けられなくてよい。
図7Bは、半導体装置100の変形例のg-g'断面を示す。本例の半導体装置100は、第1ライフタイム制御領域151および第2ライフタイム制御領域152を備える。
コンタクト領域15は、メサ部91において、ベース領域14の上方に設けられる。コンタクト領域15は、メサ部91において、ダミートレンチ部30に接して設けられる。他の断面において、コンタクト領域15は、メサ部71のおもて面21に設けられてよい。
蓄積領域16は、トランジスタ部70およびダイオード部80に設けられる。本例の蓄積領域16は、トランジスタ部70およびダイオード部80の全面に設けられる。但し、蓄積領域16は、ダイオード部80に設けられなくてもよい。
カソード領域82は、ダイオード部80において、バッファ領域20の下方に設けられる。コレクタ領域22とカソード領域82との境界は、トランジスタ部70とダイオード部80との境界である。即ち、本例の境界部90の下方には、コレクタ領域22が設けられている。
第1ライフタイム制御領域151は、トランジスタ部70およびダイオード部80の両方に設けられる。これにより、本例の半導体装置100は、ダイオード部80におけるリカバリーを速めて、スイッチング損失をさらに改善できる。第1ライフタイム制御領域151は、他の実施例の第1ライフタイム制御領域151と同様の方法により形成されてよい。
第2ライフタイム制御領域152は、半導体基板10の深さ方向において、半導体基板10の中心よりもおもて面21側に設けられる。本例の第2ライフタイム制御領域152は、ドリフト領域18に設けられる。第2ライフタイム制御領域152は、トランジスタ部70およびダイオード部80の両方に設けられる。第2ライフタイム制御領域152は、おもて面21側から不純物を注入することにより形成されてもよく、裏面23側から不純物を注入することにより形成されてもよい。第2ライフタイム制御領域152は、ダイオード部80と境界部90に設けられ、トランジスタ部70の一部には設けられなくてもよい。
第2ライフタイム制御領域152は、第1ライフタイム制御領域151の形成方法のうち、任意の方法で形成されてよい。第1ライフタイム制御領域151および第2ライフタイム制御領域152を形成するための元素およびドーズ量などは、同一であっても異なっていてもよい。
第1コンタクトホール部61および第2コンタクトホール部62は、他の実施例のトランジスタ部70に設けられたように、本例においてもトランジスタ部70に設けられてよい。本例のダイオード部80は、エミッタ領域12とコンタクト領域15とを有さないので、第1コンタクトホール部61および第2コンタクトホール部62が設けられなくてよい。但し、ダイオード部80にエッチングレートの異なる材料が形成される場合には、第1コンタクトホール部61および第2コンタクトホール部62が形成されてもよい。本例は、第1コンタクトホール部61および第2コンタクトホール部62は、図4Cおよび図5Aの例である。
図8Aは、半導体装置100の製造方法の一例を示すフローチャートである。ステップS100において、エミッタ領域12を形成するために半導体基板10にイオン注入する。エミッタ領域12は、ヒ素またはリン等のN型のドーパントを用いてイオン注入されてよい。例えば、エミッタ領域12のドーピング濃度は、1E19/cm3以上、1E20/cm3以下である。ステップS100においては、例えば予め定められたパターンに形成されたレジストマスクを用いて、ドーパントをイオン注入してよい。ステップS102において、コンタクト領域15を形成するために半導体基板10にイオン注入する。コンタクト領域15は、ボロン等のドーパントを用いてイオン注入されてよい。例えば、コンタクト領域15のドーピング濃度は、1E18/cm3以上、1E19/cm3以下である。ステップS102においては、例えば予め定められたパターンに形成されたレジストマスクを用いて、P型のドーパントをイオン注入してよい。ステップS104において、エミッタ領域12およびコンタクト領域15を形成するために半導体基板10をアニールする。ステップS104のアニールの温度は、一例において、900℃以上、1000℃以下である。
ステップS106において、半導体基板10の上方に層間絶縁膜38を減圧CVD等の成膜により形成する。層間絶縁膜38は、BPSGであってよく、PSGであってよく、HTOであってよく、これらの複合膜であってよい。ステップS108において、層間絶縁膜38をアニールする。ステップS108のアニールの温度は、一例において、900℃以上、950℃以下である。
ステップS110において、層間絶縁膜38を予め定められたパターンでエッチングして、第1コンタクトホール部61および第2コンタクトホール部62を形成する。本例では、層間絶縁膜38にコンタクトホール60を形成するために、層間絶縁膜38の上方にフォトレジスト等のマスクを形成してよい。本例のステップS110においては、第1コンタクトホール部61を形成するためのエッチングおよび第2コンタクトホール部62を形成するためのエッチングを同じエッチング工程で実行している。即ち、第1コンタクトホール部61および第2コンタクトホール部62は、同一のマスクを用いて形成されてよい。
ステップS110においては、層間絶縁膜38のエッチングにより半導体基板10の表面が露出したあともエッチングを予め定められた時間だけエッチングを継続し、露出した半導体基板10の表面をエッチングする(オーバーエッチング)。この場合、層間絶縁膜38のエッチングは、塩素系ガスなどの反応系エッチングを用いることにより、エミッタ領域12とコンタクト領域15とのエッチングレートの差が出やすくなる。コンタクト領域15のエッチングレートは、エミッタ領域12のエッチングレートよりも速いので、第2コンタクトホール部62の方が第1コンタクトホール部61よりも深く形成されやすくなる。
本例では、エミッタ領域12およびコンタクト領域15を形成するために、半導体基板10をアニールするステップS104の後に、第1コンタクトホール部61および第2コンタクトホール部62を形成している。エミッタ領域12およびコンタクト領域15を形成するためにステップS104において予めアニールしておくことにより、エミッタ領域12とコンタクト領域15とのエッチングレートの差が出やすくなる。これにより、第1コンタクトホール部61の下端と第2コンタクトホール部62の下端との段差(窪み)を形成しやすくなる。
トレンチコンタクト部65は、ステップS110において、層間絶縁膜38のオーバーエッチングにより形成してよく、さらに層間絶縁膜38をマスクとして追加のエッチングにより形成してもよい。
図8Bは、半導体装置100の製造方法の変形例を示すフローチャートである。本図は、トレンチコンタクト部65およびプラグコンタクト領域19を備える半導体装置100の製造方法を示す。本例では、図8Aの製造方法と相違する点について特に説明する。ステップS100~ステップS108までは図8Aで示した製造方法と同一であってよい。
ステップS110において、第1コンタクトホール部61および第2コンタクトホール部62を形成する。本例では、半導体基板10にトレンチコンタクト部65を形成するために、おもて面21を超えて半導体基板10の深さ方向にコンタクトホール60を形成している。ステップS112において、プラグコンタクト領域19を形成するためのイオン注入を実行する。ステップS112においては、層間絶縁膜38をマスクとして、層間絶縁膜38の開口部である第1コンタクトホール部61および第2コンタクトホール部62にイオン注入してもよいし、さらに予め定められたパターンで形成されたレジストマスクを用いて、第1コンタクトホール部61および第2コンタクトホール部62に対して選択的イオン注入をしてもよい。ステップS114において、プラグコンタクト領域19を形成するために半導体基板10をアニールする。
なお、本例では、第1コンタクトホール部61および第2コンタクトホール部62を同一のエッチング工程で形成しているが、それぞれ異なるエッチング工程を用いることで段差を形成してもよい。即ち、第1コンタクトホール部61および第2コンタクトホール部62は、それぞれ異なるマスクを用いたエッチングにより形成してもよい。この場合、第1コンタクトホール部61と第2コンタクトホール部62とで異なるエッチング条件でエッチングしてもよい。なお、プラグ金属層68の形成は、ステップS114の後に行ってよい。
本例では、トランジスタ部はIGBTとしているが、上述のようにトランジスタ部がMOSFETであってもよい。本件と同様の構成により、例えば高電流が流れるアバランシェ降伏モードにおいても、発生する少数キャリアである正孔をトレンチコンタクト部65へ効率的に集めることができ、アバランシェ耐量が向上する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・半導体基板、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、17・・・ウェル領域、18・・・ドリフト領域、19・・・プラグコンタクト領域、20・・・バッファ領域、21・・・おもて面、22・・・コレクタ領域、23・・・裏面、24・・・コレクタ電極、25・・・接続部、・・・30・・・ダミートレンチ部、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、39・・・開口部分、40・・・ゲートトレンチ部、41・・・延伸部分、42・・・ゲート絶縁膜、43・・・接続部分、44・・・ゲート導電部、50・・・ゲート金属層、52・・・エミッタ電極、55・・・コンタクトホール、56・・・コンタクトホール、60・・・コンタクトホール、61・・・第1コンタクトホール部、62・・・第2コンタクトホール部、65・・・トレンチコンタクト部、68・・・プラグ金属層、70・・・トランジスタ部、71・・・メサ部、80・・・ダイオード部、81・・・メサ部、82・・・カソード領域、90・・・境界部、91・・・メサ部、100・・・半導体装置、151・・・第1ライフタイム制御領域、152・・・第2ライフタイム制御領域、161・・・窪み、162・・・窪み、166・・・エッジ部、167・・・エッジ部、261・・・窪み、262・・・窪み
Claims (23)
- 半導体基板に設けられた第1導電型のドリフト領域と、
前記ドリフト領域の上方に設けられた第2導電型のベース領域と、
前記ベース領域の上方に設けられた第1導電型のエミッタ領域と、
前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第2導電型のコンタクト領域と、
前記半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部と、
前記半導体基板の上方に設けられ、第1コンタクトホール部および第2コンタクトホール部を有する層間絶縁膜と、
を備え、
前記コンタクト領域および前記エミッタ領域が前記延伸方向において交互に設けられ、
前記第1コンタクトホール部は、前記延伸方向において、前記第2コンタクトホール部と交互に設けられ、
前記第1コンタクトホール部の下端は、前記第2コンタクトホール部の下端と異なる深さに設けられる
半導体装置。 - 前記第1コンタクトホール部および前記第2コンタクトホール部は、前記延伸方向において、前記第1コンタクトホール部が前記エミッタ領域と対応した位置に設けられ、前記第2コンタクトホール部が前記コンタクト領域と対応した位置に設けられるように、交互に設けられる
請求項1に記載の半導体装置。 - 前記第1コンタクトホール部の下方には、前記エミッタ領域が設けられ、
前記第2コンタクトホール部の下方には、前記コンタクト領域が設けられる
請求項1または2に記載の半導体装置。 - 前記第1コンタクトホール部および前記第2コンタクトホール部は、同一のコンタクトホールに設けられる
請求項1から3のいずれか一項に記載の半導体装置。 - 前記第1コンタクトホール部の下端は、前記第2コンタクトホール部の下端よりも浅い
請求項1から4のいずれか一項に記載の半導体装置。 - 前記第1コンタクトホール部の下端と前記第2コンタクトホール部の下端との差は0.03μm以上である
請求項1から5のいずれか一項に記載の半導体装置。 - 前記第2コンタクトホール部の下方における前記コンタクト領域の厚みは、0.3μm以上、1.0μm以下である
請求項1から6のいずれか一項に記載の半導体装置。 - 前記第2コンタクトホール部の下方に設けられ、前記ベース領域よりもドーピング濃度の高い第2導電型のプラグコンタクト領域を備える
請求項1から7のいずれか一項に記載の半導体装置。 - 前記複数のトレンチ部のうち隣接する2つのトレンチ部の間において、前記半導体基板のおもて面側に設けられたトレンチコンタクト部を備える
請求項1から7のいずれか一項に記載の半導体装置。 - 前記第1コンタクトホール部に充填された第1金属層を備え、
前記第1金属層の下方には、前記ベース領域が設けられる
請求項9に記載の半導体装置。 - 前記第1コンタクトホール部に充填された第1金属層を備え、
前記第1金属層の下端は、前記エミッタ領域と接している
請求項9に記載の半導体装置。 - 前記第1コンタクトホール部の下端および前記第2コンタクトホール部の下端の前記半導体基板の深さ方向における差に対する、前記半導体基板のおもて面から前記第1コンタクトホール部の下端までの深さの比率αが0.01以上、1.0以下である
請求項9から11のいずれか一項に記載の半導体装置。 - 前記トレンチコンタクト部の下方に設けられ、前記ベース領域よりもドーピング濃度の高い第2導電型のプラグコンタクト領域を備え、
前記複数のトレンチ部の配列方向において、前記プラグコンタクト領域の幅は、前記トレンチコンタクト部の底面の幅よりも大きい
請求項9から12のいずれか一項に記載の半導体装置。 - 前記プラグコンタクト領域は、前記第1コンタクトホール部および前記第2コンタクトホール部の両方の下方に設けられる
請求項13に記載の半導体装置。 - 前記第1コンタクトホール部の下方の前記プラグコンタクト領域は、前記第2コンタクトホール部の下方の前記プラグコンタクト領域よりも浅く設けられる
請求項14に記載の半導体装置。 - 前記プラグコンタクト領域は、前記第2コンタクトホール部の下方に設けられ、前記第1コンタクトホール部の下方には設けられない
請求項13に記載の半導体装置。 - 前記第2コンタクトホール部の下方には、前記コンタクト領域が設けられる
請求項13から16のいずれか一項に記載の半導体装置。 - 前記第2コンタクトホール部に充填された第2金属層を備え、
前記コンタクト領域は前記第2金属層の下端と接し、
前記コンタクト領域は前記プラグコンタクト領域よりも下方に設けられる
請求項17に記載の半導体装置。 - 前記第1コンタクトホール部の前記複数のトレンチ部の配列方向における幅は、前記第2コンタクトホール部の前記配列方向における幅よりも小さい
請求項1から18のいずれか一項に記載の半導体装置。 - トランジスタ部およびダイオード部を備える
請求項1から19のいずれか一項に記載の半導体装置。 - 半導体基板に第1導電型のドリフト領域を形成する段階と、
前記ドリフト領域の上方に第2導電型のベース領域を形成する段階と、
前記ベース領域の上方に第1導電型のエミッタ領域を形成する段階と、
前記ベース領域の上方において、前記ベース領域よりもドーピング濃度の高い第2導電型のコンタクト領域を形成する段階と、
前記半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部を形成する段階と、
前記半導体基板の上方において、前記エミッタ領域の上方の第1コンタクトホール部と前記コンタクト領域の上方の第2コンタクトホール部とを有する層間絶縁膜を形成する段階と、
を備え、
前記コンタクト領域および前記エミッタ領域が前記延伸方向において交互に設けられ、
前記第1コンタクトホール部の下端は、前記第2コンタクトホール部の下端と異なる深さに設けられる半導体装置の製造方法。 - 前記エミッタ領域および前記コンタクト領域を形成するために、前記半導体基板をアニールする段階と、
前記アニールする段階の後に、前記第1コンタクトホール部および前記第2コンタクトホール部を形成するために前記層間絶縁膜をエッチングする段階と
を備える
請求項21に記載の半導体装置の製造方法。 - 前記第1コンタクトホール部を形成するためのエッチングおよび前記第2コンタクトホール部を形成するためのエッチングは同じエッチング工程で実行される
請求項22に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021212858A JP2023096841A (ja) | 2021-12-27 | 2021-12-27 | 半導体装置およびその製造方法 |
CN202211657081.3A CN116364771A (zh) | 2021-12-27 | 2022-12-22 | 半导体装置及其制造方法 |
US18/145,857 US20230207674A1 (en) | 2021-12-27 | 2022-12-23 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021212858A JP2023096841A (ja) | 2021-12-27 | 2021-12-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023096841A true JP2023096841A (ja) | 2023-07-07 |
Family
ID=86897306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021212858A Pending JP2023096841A (ja) | 2021-12-27 | 2021-12-27 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230207674A1 (ja) |
JP (1) | JP2023096841A (ja) |
CN (1) | CN116364771A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7095802B2 (ja) * | 2019-04-16 | 2022-07-05 | 富士電機株式会社 | 半導体装置および製造方法 |
-
2021
- 2021-12-27 JP JP2021212858A patent/JP2023096841A/ja active Pending
-
2022
- 2022-12-22 CN CN202211657081.3A patent/CN116364771A/zh active Pending
- 2022-12-23 US US18/145,857 patent/US20230207674A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230207674A1 (en) | 2023-06-29 |
CN116364771A (zh) | 2023-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180358445A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US11699727B2 (en) | Semiconductor device | |
JPWO2019116748A1 (ja) | 半導体装置およびその製造方法 | |
US20220328669A1 (en) | Semiconductor device | |
US20220278094A1 (en) | Semiconductor device | |
JP2024010217A (ja) | 半導体装置および半導体装置の製造方法 | |
CN113287201A (zh) | 半导体装置 | |
US20230207674A1 (en) | Semiconductor device and method of manufacturing the same | |
US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
JP2020205408A (ja) | 半導体装置 | |
US20240088221A1 (en) | Semiconductor device | |
US20240096965A1 (en) | Semiconductor device | |
WO2023084939A1 (ja) | 半導体装置の製造方法および半導体装置 | |
US20240072110A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20230246097A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20240072152A1 (en) | Method of manufacturing semiconductor device | |
US20240120412A1 (en) | Semiconductor device | |
US20240234554A1 (en) | Semiconductor device | |
WO2022264697A1 (ja) | 半導体装置 | |
US20230335627A1 (en) | Semiconductor device | |
US20230317812A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2022265061A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US20240014207A1 (en) | Semiconductor device | |
JP2024098458A (ja) | 半導体装置 | |
JP2023135082A (ja) | 半導体装置 |