JP2023096841A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2023096841A
JP2023096841A JP2021212858A JP2021212858A JP2023096841A JP 2023096841 A JP2023096841 A JP 2023096841A JP 2021212858 A JP2021212858 A JP 2021212858A JP 2021212858 A JP2021212858 A JP 2021212858A JP 2023096841 A JP2023096841 A JP 2023096841A
Authority
JP
Japan
Prior art keywords
region
contact hole
contact
hole portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021212858A
Other languages
English (en)
Inventor
源宜 窪内
Motoyoshi Kubouchi
慎 下沢
Shin Shimozawa
誠 遠藤
Makoto Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021212858A priority Critical patent/JP2023096841A/ja
Priority to CN202211657081.3A priority patent/CN116364771A/zh
Priority to US18/145,857 priority patent/US20230207674A1/en
Publication of JP2023096841A publication Critical patent/JP2023096841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ラッチアップの発生を抑制した半導体装置を提供する。【解決手段】半導体装置１００は、半導体基板１０に設けられた第１導電型のドリフト領域１８と、その上方に設けられた第２導電型のベース領域１４と、その上方に設けられた第１導電型のエミッタ領域１２と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域１５と、半導体基板のおもて面２１側において、予め定められた延伸方向に延伸した複数のトレンチ部３０、４０と、半導体基板の上方に設けられ、第１コンタクトホール部及び第２コンタクトホール部６２を有する層間絶縁膜３８と、を備える。コンタクト領域及びエミッタ領域は、延伸方向に交互に設けられる。第１コンタクトホール部は、延伸方向において、第２コンタクトホール部と交互に設けられる。第１コンタクトホール部の下端は、第２コンタクトホール部の下端と異なる深さに設けられる。【選択図】図２Ａ

Description

本発明は、半導体装置およびその製造方法に関する。
特許文献１には、半導体基板にＮ型のエミッタ領域およびＰ型のコンタクト領域を備える半導体装置が記載されている。
［先行技術文献］
［特許文献］
特許文献１ 国際公開第２０１８／０５２０９９号
特許文献２ 特開２０１３－０６５７２４号公報
特許文献３ 特開２０２１－０１２９９５号公報
ラッチアップの発生を抑制した半導体装置が好ましい。
本発明の第１の態様においては、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の上方に設けられた第２導電型のベース領域と、ベース領域の上方に設けられた第１導電型のエミッタ領域と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部と、半導体基板の上方に設けられ、第１コンタクトホール部および第２コンタクトホール部を有する層間絶縁膜と、を備える半導体装置を提供する。コンタクト領域およびエミッタ領域が延伸方向において交互に設けられてよい。第１コンタクトホール部は、延伸方向において、第２コンタクトホール部と交互に設けられてよい。第１コンタクトホール部の下端は、第２コンタクトホール部の下端と異なる深さに設けられてよい。
第１コンタクトホール部および第２コンタクトホール部は、延伸方向において、第１コンタクトホール部がエミッタ領域と対応した位置に設けられ、第２コンタクトホール部がコンタクト領域と対応した位置に設けられるように、交互に設けられてよい。
第１コンタクトホール部の下方には、エミッタ領域が設けられてよい。第２コンタクトホール部の下方には、コンタクト領域が設けられてよい。
第１コンタクトホール部および第２コンタクトホール部は、同一のコンタクトホールに設けられてよい。
第１コンタクトホール部の下端は、第２コンタクトホール部の下端よりも浅くてよい。
第１コンタクトホール部の下端と第２コンタクトホール部の下端との差は０．０３μｍ以上であってよい。
第２コンタクトホール部の下方におけるコンタクト領域の厚みは、０．３μｍ以上、１．０μｍ以下であってよい。
半導体装置は、第２コンタクトホール部の下方に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のプラグコンタクト領域を備えてよい。
半導体装置は、複数のトレンチ部のうち隣接する２つのトレンチ部の間において、半導体基板のおもて面側に設けられたトレンチコンタクト部を備えてよい。
半導体装置は、第１コンタクトホール部に充填された第１金属層を備えてよい。第１金属層の下方には、ベース領域が設けられてよい。
半導体装置は、第１コンタクトホール部に充填された第１金属層を備えてよい。第１金属層の下端は、エミッタ領域と接していてよい。
第１コンタクトホール部の下端および第２コンタクトホール部の下端の半導体基板の深さ方向における差に対する、半導体基板のおもて面から第１コンタクトホール部の下端までの深さの比率αが０．０１以上、１．０以下であってよい。
半導体装置は、トレンチコンタクト部の下方に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のプラグコンタクト領域を備えてよい。複数のトレンチ部の配列方向において、プラグコンタクト領域の幅は、トレンチコンタクト部の底面の幅よりも大きくてよい。
プラグコンタクト領域は、第１コンタクトホール部および第２コンタクトホール部の両方の下方に設けられてよい。
第１コンタクトホール部の下方のプラグコンタクト領域は、第２コンタクトホール部の下方のプラグコンタクト領域よりも浅く設けられてよい。
プラグコンタクト領域は、第２コンタクトホール部の下方に設けられ、第１コンタクトホール部の下方には設けられなくてよい。
第２コンタクトホール部の下方には、コンタクト領域が設けられてよい。
半導体装置は、第２コンタクトホール部に充填された第２金属層を備えてよい。コンタクト領域は第２金属層の下端と接してよい。コンタクト領域はプラグコンタクト領域よりも下方に設けられてよい。
第１コンタクトホール部の複数のトレンチ部の配列方向における幅は、第２コンタクトホール部の配列方向における幅よりも小さくてよい。
半導体装置は、トランジスタ部およびダイオード部を備えてよい。
本発明の第２の態様においては、半導体基板に第１導電型のドリフト領域を形成する段階と、ドリフト領域の上方に第２導電型のベース領域を形成する段階と、ベース領域の上方に第１導電型のエミッタ領域を形成する段階と、ベース領域の上方において、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を形成する段階と、半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部を形成する段階と、半導体基板の上方において、エミッタ領域の上方の第１コンタクトホール部とコンタクト領域の上方の第２コンタクトホール部とを有する層間絶縁膜を形成する段階と、を備える半導体装置の製造方法を提供する。コンタクト領域およびエミッタ領域が延伸方向において交互に設けられてよい。第１コンタクトホール部の下端は、第２コンタクトホール部の下端と異なる深さに設けられてよい。
半導体装置の製造方法は、エミッタ領域およびコンタクト領域を形成するために、半導体基板をアニールする段階と、アニールする段階の後に、第１コンタクトホール部および第２コンタクトホール部を形成するために層間絶縁膜をエッチングする段階とを備えてよい。
第１コンタクトホール部を形成するためのエッチングおよび第２コンタクトホール部を形成するためのエッチングは同じエッチング工程で実行されてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例を示す。 図１Ａにおけるａ－ａ'断面の一例を示す。 図１Ａにおけるｂ－ｂ'断面の一例を示す。 図１Ａで示した半導体装置１００のおもて面２１の拡大図を示す。 図１Ａにおけるｃ－ｃ'断面の一例を示す。 図１Ａにおけるｂ－ｂ'断面の変形例を示す。 図１Ａにおけるｃ－ｃ'断面の変形例を示す。 半導体装置１００の変形例の上面図を示す。 図３Ａにおけるｄ－ｄ'断面の一例を示す。 図３Ａにおけるｅ－ｅ'断面の一例を示す。 図３Ａで示した半導体装置１００のおもて面２１の拡大図を示す。 図３Ａにおけるｆ－ｆ'断面の一例を示す。 図３Ａにおけるｄ－ｄ'断面の変形例を示す。 図３Ａにおけるｄ－ｄ'断面の変形例を示す。 図３Ａにおけるｄ－ｄ'断面の変形例を示す。 図３Ａにおけるｄ－ｄ'断面の変形例を示す。 図３Ａにおけるｅ－ｅ'断面の変形例を示す。 図３Ａにおけるｅ－ｅ'断面の変形例を示す。 半導体装置１００の変形例を示す。 半導体装置１００の変形例を示す。 半導体装置１００の変形例を示す。 半導体装置１００の変形例の上面図を示す。 半導体装置１００の変形例のｇ－ｇ'断面を示す。 半導体装置１００の製造方法の一例を示すフローチャートである。 半導体装置１００の製造方法の変形例を示すフローチャートである。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１Ａは、半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、トランジスタ部７０を備える半導体チップである。
トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０の上面に投影した領域である。コレクタ領域２２については後述する。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。本例では、トランジスタ部７０はＩＧＢＴである。なお、トランジスタ部７０は、ＭＯＳＦＥＴ等の他のトランジスタであってもよい。
図１Ａにおいては、半導体装置１００のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置１００のＹ軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Ｙ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。
半導体基板１０は、半導体材料で形成された基板である。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。なお、本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。
本例の半導体装置１００は、半導体基板１０のおもて面２１において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。おもて面２１については後述する。また、本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、ゲートトレンチ部４０およびウェル領域１７の上方に設けられている。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ａでは省略されている。層間絶縁膜３８には、コンタクトホール５５、コンタクトホール５６およびコンタクトホール６０が貫通して設けられている。
コンタクトホール５５は、ゲート金属層５０とトランジスタ部７０内のゲート導電部とを接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグ金属層が形成されてもよい。
コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグ金属層が形成されてもよい。
接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側電極と、半導体基板１０とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられている。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。本例の接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面２１の上方に設けられる。
ゲートトレンチ部４０は、半導体基板１０のおもて面２１側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面２１に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。
ダミートレンチ部３０は、半導体基板１０のおもて面２１側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、半導体基板１０のおもて面２１においてＩ字形状を有するが、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分と、２つの延伸部分を接続する接続部分を有してよい。
本例のトランジスタ部７０は、２つのゲートトレンチ部４０と２つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、１：１の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、トランジスタ部７０は、２本の延伸部分４１の間に１本のダミートレンチ部３０を有する。
但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０とダミートレンチ部３０の比率は、２：３であってもよく、２：４であってもよい。また、トランジスタ部７０は、全てのトレンチ部をゲートトレンチ部４０として、ダミートレンチ部３０を有さなくてもよい。
ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ウェル領域１７は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
コンタクトホール６０は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトホール６０は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１又は複数のコンタクトホール６０が形成されている。１又は複数のコンタクトホール６０は、延伸方向に延伸して設けられてよい。
メサ部７１は、半導体基板１０のおもて面２１と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面２１において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
ベース領域１４は、半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面２１において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、図１Ａは、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面２１において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール６０の下方にも設けられている。
また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。
コンタクト領域１５は、ベース領域１４の上方に設けられ、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面２１に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０またはダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のコンタクト領域１５は、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール６０の下方にも設けられている。
図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す。ａ－ａ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
バッファ領域２０は、ドリフト領域１８よりも半導体基板１０の裏面２３側に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域２２は、トランジスタ部７０において、バッファ領域２０の下方に設けられる。コレクタ領域２２は、第２導電型を有する。本例のコレクタ領域２２は、一例としてＰ＋型である。
コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
ベース領域１４は、ドリフト領域１８の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
エミッタ領域１２は、ベース領域１４の上方に設けられる。エミッタ領域１２は、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。
蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。但し、蓄積領域１６が設けられなくてもよい。
また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６のイオン注入のドーズ量は、１．０Ｅ１２ｃｍ－２以上、１．０Ｅ１３ｃｍ－２以下であってよい。また、蓄積領域１６のイオン注入ドーズ量は、３．０Ｅ１２ｃｍ－２以上、６．０Ｅ１２ｃｍ－２以下であってもよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。なお、Ｅは１０のべき乗を意味し、例えば１．０Ｅ１２ｃｍ－２は１．０×１０１２ｃｍ－２を意味する。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通したものに含まれる。
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
層間絶縁膜３８は、半導体基板１０の上方に設けられる。本例の層間絶縁膜３８は、おもて面２１と接して設けられる。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール６０が設けられている。即ち、層間絶縁膜３８は、開口部分３９を有する。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。層間絶縁膜３８は、ＢＰＳＧ（Ｂｏｒｏ‐ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜であってもよいし、ＢＳＧ（ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜であってもよいし、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜であってもよいし、ＨＴＯ膜であってもよいし、これらの材料を積層したものであってもよい。層間絶縁膜３８の膜厚は、例えば１．０μｍであるが、これに限定されない。
第１コンタクトホール部６１は、層間絶縁膜３８に設けられたコンタクトホール６０の一例である。第１コンタクトホール部６１は、エミッタ領域１２の上方に設けられる。第１コンタクトホール部６１の下方のエミッタ領域１２は、表面に窪み１６１を有してよい。第１コンタクトホール部６１については後述する。
トランジスタ部７０には、第１ライフタイム制御領域１５１が形成されてよい。第１ライフタイム制御領域１５１は、半導体基板１０の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域である。一例において、第１ライフタイム制御領域１５１は、半導体基板１０にヘリウムを注入することで形成される。第１ライフタイム制御領域１５１を設けることにより、ターンオフ時間を低減し、テイル電流を抑制することにより、スイッチング時の損失を低減することができる。
ライフタイムキラーは、キャリアの再結合中心である。ライフタイムキラーは、格子欠陥であってよい。例えば、ライフタイムキラーは、空孔、複空孔、これらと半導体基板１０を構成する元素との複合欠陥、または転位であってよい。また、ライフタイムキラーは、ヘリウム、ネオンなどの希ガス元素、または、白金などの金属元素などでもよい。格子欠陥の形成には電子線が用いられてよい。
ライフタイムキラー濃度とは、キャリアの再結合中心濃度である。ライフタイムキラー濃度は、格子欠陥の濃度であってよい。例えばライフタイムキラー濃度とは、空孔、複空孔などの空孔濃度であってよく、これらの空孔と半導体基板１０を構成する元素との複合欠陥濃度であってよく、または転位濃度であってよい。また、ライフタイムキラー濃度とは、ヘリウム、ネオンなどの希ガス元素の化学濃度としてもよく、または、白金などの金属元素の化学濃度としてもよい。
第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、半導体基板１０の中心よりも裏面２３側に設けられる。本例の第１ライフタイム制御領域１５１は、バッファ領域２０に設けられる。本例の第１ライフタイム制御領域１５１は、ＸＹ平面において半導体基板１０の全面に設けられており、マスクを使用せずに形成できる。第１ライフタイム制御領域１５１は、ＸＹ平面において半導体基板１０の一部に設けられてもよい。第１ライフタイム制御領域１５１を形成するための不純物のドーズ量は、０．５Ｅ１０ｃｍ－２以上、１．０Ｅ１３ｃｍ－２以下であっても、５．０Ｅ１０ｃｍ－２以上、５．０Ｅ１１ｃｍ－２以下であってもよい。
また、本例の第１ライフタイム制御領域１５１は、裏面２３側からの注入により形成されている。これにより、半導体装置１００のおもて面２１側への影響を回避できる。例えば、第１ライフタイム制御領域１５１は、裏面２３側からヘリウムを照射することにより形成される。ここで、第１ライフタイム制御領域１５１がおもて面２１側からの注入により形成されているか、裏面２３側からの注入により形成されているかは、ＳＲ法またはリーク電流の測定によって、おもて面２１側の状態を取得することで判断できる。
図１Ｃは、図１Ａにおけるｂ－ｂ'断面の一例を示す。ｂ－ｂ'断面は、トランジスタ部７０において、コンタクト領域１５を通過するＸＺ面である。
第２コンタクトホール部６２は、層間絶縁膜３８に設けられたコンタクトホール６０の一例である。第２コンタクトホール部６２は、コンタクト領域１５の上方に設けられる。第２コンタクトホール部６２の下方のコンタクト領域１５は、表面に窪み１６２を有してよい。窪み１６２の底面の深さ位置は、窪み１６１の底面の深さ位置よりも深くてよい。第２コンタクトホール部６２については後述する。
図１Ｄは、図１Ａで示した半導体装置１００のおもて面２１の拡大図を示す。本図は、ダミートレンチ部３０とゲートトレンチ部４０との間のメサ部７１のおもて面２１を示している。コンタクトホール６０は、第１コンタクトホール部６１および第２コンタクトホール部６２を有する。コンタクトホール６０の破線は、おもて面２１よりも上方のコンタクトホール６０における層間絶縁膜３８の側壁を示す。即ち、コンタクトホール６０の破線は、層間絶縁膜３８の開口部分３９である。層間絶縁膜３８の開口部分３９は、下地（半導体基板１０の表面）に形成されたエミッタ領域１２およびコンタクト領域１５によらずに一定の幅を有してよい。コンタクトホール６０の実線は、おもて面２１よりも下方の半導体基板１０の表面に形成された窪み１６１または窪み１６２であって、当該窪み１６１または窪み１６２が形成された半導体基板１０の側壁を示す。即ち、層間絶縁膜３８の開口部分３９に露出した半導体基板１０の表面が下方に窪んだ窪み１６１または窪み１６２も、コンタクトホール６０に含めてよい。
第１コンタクトホール部６１および第２コンタクトホール部６２は、層間絶縁膜３８に設けられるコンタクトホール６０の一例である。本例の第１コンタクトホール部６１および第２コンタクトホール部６２は、同一のコンタクトホール６０に設けられる。即ち、第１コンタクトホール部６１および第２コンタクトホール部６２は、互いに連結して１つのコンタクトホール６０を構成してよい。
第１コンタクトホール部６１は、延伸方向において、第２コンタクトホール部６２と交互に設けられてよい。第１コンタクトホール部６１および第２コンタクトホール部６２は、延伸方向において、第１コンタクトホール部６１がエミッタ領域１２と対応した位置に設けられ、第２コンタクトホール部６２がコンタクト領域１５と対応した位置に設けられてよい。
第１コンタクトホール部６１がエミッタ領域１２に対応した位置に設けられるとは、例えば、メサ部７１内のエミッタ領域１２と第１コンタクトホール部６１の位置が、延伸方向において等しい位置に設けられていることを指す。あるいは、第１コンタクトホール部６１がエミッタ領域１２に対応した位置に設けられるとは、エミッタ領域１２の上方に第１コンタクトホール部６１が設けられていることであってもよい。または、第１コンタクトホール部６１がエミッタ領域１２に対応した位置に設けられるとは、第１コンタクトホール部６１の下方にエミッタ領域１２が設けられていることであってもよい。さらには、第１コンタクトホール部６１がエミッタ領域１２に対応した位置に設けられるとは、層間絶縁膜３８が第１コンタクトホール部６１に接する部分、即ち層間絶縁膜３８の第１コンタクトホール部６１とのエッジ部１６６が、エミッタ領域１２の上方に設けられるか、またはエミッタ領域１２と接していることであってもよい。
第２コンタクトホール部６２がコンタクト領域１５に対応した位置に設けられるとは、例えば、メサ部７１内のコンタクト領域１５と第２コンタクトホール部６２の位置が、延伸方向において等しい位置に設けられていることを指す。あるいは、第２コンタクトホール部６２がコンタクト領域１５に対応した位置に設けられるとは、コンタクト領域１５の上方に第２コンタクトホール部６２が設けられていることであってもよい。または、第２コンタクトホール部６２がコンタクト領域１５に対応した位置に設けられるとは、第２コンタクトホール部６２の下方にコンタクト領域１５が設けられていることであってもよい。さらには、第２コンタクトホール部６２がコンタクト領域１５に対応した位置に設けられるとは、層間絶縁膜３８が第２コンタクトホール部６２に接する部分、即ち層間絶縁膜３８の第２コンタクトホール部６２とのエッジ部１６７が、コンタクト領域１５の上方に設けられるか、またはコンタクト領域１５に接していることであってもよい。
第１コンタクトホール部６１は、少なくとも一部がエミッタ領域１２のエッチングにより形成された窪み１６１を有する。例えば、第１コンタクトホール部６１の下端は、エミッタ領域１２のエッチングにより形成される。本例の第１コンタクトホール部６１は、エミッタ領域１２と接して設けられる。本例の第１コンタクトホール部６１は、上面視で、配列方向において、エミッタ領域１２の間に挟まれるように設けられる。
第２コンタクトホール部６２は、少なくとも一部がコンタクト領域１５のエッチングにより形成された窪み１６２を有する。例えば、第２コンタクトホール部６２の下端は、コンタクト領域１５のエッチングにより形成される。本例の第２コンタクトホール部６２は、コンタクト領域１５と接して設けられる。本例の第２コンタクトホール部６２は、上面視で、配列方向において、コンタクト領域１５の間に設けられる。
ここで、エミッタ領域１２のエッチングレートとコンタクト領域１５のエッチングレートとの差により、第１コンタクトホール部６１および第２コンタクトホール部６２が異なる形状を有する場合がある。例えば、コンタクト領域１５のエッチングレートがエミッタ領域１２のエッチングレートよりも大きい場合、第１コンタクトホール部６１の配列方向における幅は、第２コンタクトホール部６２の配列方向における幅よりも小さくなる。また、コンタクト領域１５のエッチングレートがエミッタ領域１２のエッチングレートよりも大きい場合、第１コンタクトホール部６１の窪み１６１の下端の深さ位置は、第２コンタクトホール部６２の窪み１６２の下端の深さ位置よりも浅くなる。これにより、コンタクトホール６０において、おもて面２１よりも下方の側壁には、第１コンタクトホール部６１と第２コンタクトホール部６２とに応じた凹凸が設けられる。
なお、おもて面２１よりも上方においては、第１コンタクトホール部６１と第２コンタクトホール部６２とで層間絶縁膜３８にエッチングレートの差が生じない。そのため、おもて面２１よりも上方においては、コンタクトホール６０の側壁に凹凸が設けられず、延伸方向に沿って平坦な形状（例えば上面視で、第１コンタクトホール部６１の破線と第２コンタクトホール部６２の破線を結ぶ直線状の側壁）が形成される。
幅Ｗｍは、配列方向におけるメサ部７１の幅である。幅Ｗｍは、０．５μｍ以上、１．５μｍ以下であってよい。例えば、幅Ｗｍは、０．８μｍである。
幅Ｗｔは、配列方向におけるトレンチ部の幅である。幅Ｗｔは、ダミートレンチ部３０とゲートトレンチ部４０で同一であってもよいし、異なっていてもよい。幅Ｗｔは、０．６μｍ以上、２．０μｍ以下であってよい。例えば、幅Ｗｔは、１．１μｍである。
幅Ｗｃは、配列方向におけるコンタクトホール６０の幅である。幅Ｗｃは、おもて面２１の上方において、層間絶縁膜３８に設けられた開口部分３９の幅である。幅Ｗｃは、０．１μｍ以上、０．６μｍ以下であってよい。例えば、幅Ｗｃは、０．３５μｍである。幅Ｗｃは、幅Ｗｍの２０％以上であってよく、３０％以上であってよい。幅Ｗｃは、幅Ｗｍの７０％以下であってよく、６０％以下であってよい。
幅Ｗｓは、第１コンタクトホール部６１と第２コンタクトホール部６２との側壁の段差の大きさを示す。即ち、幅Ｗｓは、おもて面２１における、第１コンタクトホール部６１の側壁と第２コンタクトホール部６２の側壁との配列方向の差を示す。幅Ｗｓは、０．０１μｍ以上、０．０４μｍ以下であってよい。本例の幅Ｗｓは、０．０２μｍである。幅Ｗｓは、幅Ｗｃの０．１％以上、１０％以下であってよく、１％以上、５％以下であってよい。
図１Ｅは、図１Ａにおけるｃ－ｃ'断面の一例を示す。ｃ－ｃ'断面は、トランジスタ部７０において、コンタクトホール６０を通過するＹＺ面である。
第１コンタクトホール部６１の下端は、第２コンタクトホール部６２の下端と異なる深さに設けられる。即ち、第１コンタクトホール部６１に充填される金属層の下端は、第２コンタクトホール部６２に充填される金属層の下端と異なる深さに設けられる。第１コンタクトホール部６１の下端は、第２コンタクトホール部６２の下端よりも浅い。第１コンタクトホール部６１および第２コンタクトホール部６２に充填される金属層は、上述のエミッタ電極５２を形成する金属材料であってよく、タングステン、チタン、チタン合金、またはチタンシリサイド等で形成されたプラグ金属層であってもよい。
このように、第２コンタクトホール部６２の下端は、層間絶縁膜３８の開口時のオーバーエッチングによって第１コンタクトホール部６１の下端よりも深く形成されてよい。また、第１コンタクトホール部６１の下端のエミッタ領域１２は、層間絶縁膜３８の開口時のオーバーエッチングによってエッチングされてもよい。エッチング後のエミッタ領域１２の上端がおもて面２１と同じであってよく、エミッタ領域１２の上端がおもて面２１よりも深くなってもよい。本例では、エミッタ領域１２の上端がおもて面２１よりも深く、窪み１６２が形成されている。
深さ方向の厚みＤｓは、第１コンタクトホール部６１の下端と第２コンタクトホール部６２の下端との差を示す。深さ方向の厚みＤｓは、エミッタ領域１２とコンタクト領域１５のエッチングレートの差によって生じる段差の大きさを示す。深さ方向の厚みＤｓは、コンタクトホール６０の深さに応じて変化してよい。深さ方向の厚みＤｓは、配列方向の段差である幅Ｗｓよりも大きくてよい。
深さ方向の厚みＤｓは、０．０１μｍ以上であってよく、０．０３μｍ以上であってよい。深さ方向の厚みＤｓは、０．０８μｍ以下であってよく、０．０６μｍ以下であってよい。例えば、深さ方向の厚みＤｓは、０．０３μｍである。
深さ方向の厚みＤｅは、おもて面２１からエミッタ領域１２の上端までの深さ方向の厚みを示す。深さ方向の厚みＤｅは、おもて面２１からの窪み１６１の深さでもある。深さ方向の厚みＤｅは、０．００５μｍ以上であってよく、０．０１μｍ以上であってよい。深さ方向の厚みＤｅは、０．０５μｍ以下であってよく、０．０３μｍ以下であってよい。例えば、深さ方向の厚みＤｅは、０．０１μｍである。
深さ方向の厚みＤ１２は、おもて面２１からエミッタ領域１２の下端までの深さ方向の厚みを示す。深さ方向の厚みＤ１２は、０．１μｍ以上、１．０μｍ以下であってよく、０．２μｍ以上、０．６μｍ以下であってよい。例えば、深さ方向の厚みＤ１２は、０．３μｍである。
深さ方向の厚みＤ１５は、おもて面２１からコンタクト領域１５の下端までの深さ方向の厚みを示す。深さ方向の厚みＤ１５は、０．５μｍ以上、１．５μｍ以下であってよい。例えば、深さ方向の厚みＤ１５は、１．０μｍである。
深さ方向の厚みＤｐは、第２コンタクトホール部６２の下端からコンタクト領域１５の下端までの深さ方向の厚みを示す。本例の深さ方向の厚みＤｐは、第２コンタクトホール部６２の下方におけるコンタクト領域１５の厚みを示す。深さ方向の厚みＤｐを薄くすることにより、正孔の引き抜きが容易になる。深さ方向の厚みＤｐは、０．１μｍ以上、１．２μｍ以下であってよく、０．３μｍ以上、１．０μｍ以下であってよい。例えば、深さ方向の厚みＤｐは、０．６μｍである。
本例の半導体装置１００は、第１コンタクトホール部６１と第２コンタクトホール部６２とが段差を有することにより、正孔がコンタクト領域１５を通ってエミッタ電極５２まで抜けるための距離を短くすることができる。これにより、エミッタ電極５２へのホールの引き抜きを良くしてラッチアップを抑制しやすくなる。
図２Ａは、図１Ａにおけるｂ－ｂ'断面の変形例を示す。図２Ａは、窪み１６２を覆うようにプラグコンタクト領域１９が形成されている点で、図１Ｃと異なる。プラグコンタクト領域１９は、ベース領域１４およびコンタクト領域１５よりもドーピング濃度の高い第２導電型の領域である。
図２Ｂは、図１Ａにおけるｃ－ｃ'断面の変形例を示す。コンタクト領域１５の表面にプラグコンタクト領域１９を備える点で図１Ｅと異なる。プラグコンタクト領域１９は、ベース領域１４およびコンタクト領域１５よりもドーピング濃度の高い第２導電型の領域である。本例のプラグコンタクト領域１９は、第２コンタクトホール部６２の下方に設けられる。プラグコンタクト領域１９は、第１コンタクトホール部６１の下方には設けられなくてよい。
図３Ａは、半導体装置１００の変形例の上面図を示す。本例の半導体装置１００は、トレンチコンタクト部６５を有する点で図１Ａの実施例と相違する。
トレンチコンタクト部６５は、複数のトレンチ部のうち隣接する２つのトレンチ部の間において、半導体基板１０のおもて面２１側に設けられる。本例のトレンチコンタクト部６５は、延伸方向に延伸して設けられる。トレンチコンタクト部６５は、コンタクトホール６０と、コンタクトホール６０の内部に充填された金属層を有する。コンタクトホール６０の内部は、エミッタ電極５２と同一の材料で充填されてもよいし、エミッタ電極５２と異なる材料で充填されてもよい。
図３Ｂは、図３Ａにおけるｄ－ｄ'断面の一例を示す。ｄ－ｄ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例におけるトレンチコンタクト部６５は、コンタクトホール６０に露出した半導体基板１０に設けられた溝であって、図１Ａから図１Ｅにかけて述べた窪みよりも深い溝である。具体的には、トレンチコンタクト部６５の底面の深さは、半導体基板１０のおもて面２１から０．０５μm以上であってよく、０．２μｍ以上であってよい。トレンチコンタクト部６５の溝は、おもて面２１に対して深さ方向に垂直な側壁を有してよく、おもて面２１に対して予め定められた角度θを備えた側壁を有してよい。図３Ｂの例では、角度θは９０°以上の値を有する。コンタクトホール６０に露出した半導体基板１０に設けられた溝であって、底面が半導体基板１０のおもて面２１から０．２μｍ以上であり、おもて面２１に対して予め定められた角度θを備えた側壁を有する溝をトレンチコンタクト部６５としてもよい。層間絶縁膜３８の側壁のエッジ部１６６も、層間絶縁膜３８の表面に対して角度θで形成されてよい。
本例のトレンチコンタクト部６５は、エミッタ領域１２を深さ方向に貫通して設けられているが、エミッタ領域１２を貫通しなくてもよい。本例の半導体装置１００は、トレンチコンタクト部６５の下方に蓄積領域１６を備えるが、蓄積領域１６を備えなくてもよい。本例のトレンチコンタクト部６５は、プラグ金属層６８が形成される。上述のようにプラグ金属層６８は、タングステン、チタン、チタン合金、またはチタンシリサイド等が充填されてよい。
幅Ａ１は、トレンチコンタクト部６５のおもて面２１における配列方向の幅である。幅Ｂ１は、トレンチコンタクト部６５の下端における配列方向の幅である。本例のトレンチコンタクト部６５は、テーパー状のＸＺ断面を有している。幅Ａ１は、幅Ｂ１よりも大きい。幅Ａ１は、０．２５μｍ以上、０．５μｍ以下であってよい。幅Ｂ１は、０．１５μｍ以上、０．４μｍ以下であってよい。例えば、幅Ａ１は０．３５μｍであり、幅Ｂ１は０．２μｍであるが、これに限定されない。
図３Ｃは、図３Ａにおけるｅ－ｅ'断面の一例を示す。ｅ－ｅ'断面は、トランジスタ部７０において、コンタクト領域１５を通過するＸＺ面である。本例のトレンチコンタクト部６５は、コンタクト領域１５を深さ方向に貫通せずに設けられる。
幅Ａ２は、トレンチコンタクト部６５のおもて面２１における配列方向の幅である。幅Ｂ２は、トレンチコンタクト部６５の下端における配列方向の幅である。本例のトレンチコンタクト部６５は、テーパー状のＸＺ断面を有している。幅Ａ２は、幅Ｂ２よりも大きい。第２コンタクトホール部６２の幅Ａ２は、第１コンタクトホール部６１の幅Ａ１よりも大きくてよい。第２コンタクトホール部６２の幅Ｂ２は、第１コンタクトホール部６１の幅Ｂ１よりも大きくてよい。例えば、幅Ａ２は０．３７μｍであり、幅Ｂ２は０．２２μｍであるが、これに限定されない。
図３Ｄは、図３Ａで示した半導体装置１００のおもて面２１の拡大図を示す。本図は、ダミートレンチ部３０とゲートトレンチ部４０との間のメサ部７１のおもて面２１を示している。トレンチコンタクト部６５は、コンタクトホール６０として、第１コンタクトホール部６１および第２コンタクトホール部６２を有する。コンタクトホール６０の破線は、おもて面２１よりも上方のコンタクトホール６０における層間絶縁膜３８の側壁を示す。即ち、コンタクトホール６０の破線は、層間絶縁膜３８の開口部分３９である。層間絶縁膜３８の開口部分３９は、下地（半導体基板１０の表面）に形成されたトレンチコンタクト部６５、エミッタ領域１２およびコンタクト領域１５によらずに一定の幅を有してよい。コンタクトホール６０の実線は、おもて面２１よりも下方のトレンチコンタクト部６５の底面に形成された窪み２６１または窪み２６２であって、当該窪み２６１または窪み２６２が形成された半導体基板１０の側壁を示す。即ち、層間絶縁膜３８の開口部分３９に露出したトレンチコンタクト部６５の底面が下方に窪んだ窪み２６１または窪み２６２も、コンタクトホール６０に含めてよい。
幅Ｗｓｔは、トレンチコンタクト部６５に設けられた第１コンタクトホール部６１と第２コンタクトホール部６２との側壁の段差の大きさを示す。即ち、幅Ｗｓｔは、おもて面２１における、トレンチコンタクト部６５に設けられた第１コンタクトホール部６１の側壁と第２コンタクトホール部６２の側壁との配列方向の差を示す。幅Ｗｓｔは、０．０１μｍ以上、０．０６μｍ以下であってよい。本例の幅Ｗｓｔは、０．０３μｍである。幅Ｗｓｔは、幅Ｗｃの０．１％以上、１０％以下であってよく、１％以上、５％以下であってよい。
トレンチコンタクト部６５は、エミッタ領域１２およびコンタクト領域１５などのおもて面２１をエッチングすることにより形成される。そのため、トレンチコンタクト部６５は、図１Ｄのようにトレンチコンタクト部６５を設けない場合と比較して、エミッタ領域１２およびコンタクト領域１５のエッチング量が多く、エッチングレートの差の影響を受けやすい。そのため、トレンチコンタクト部６５の側壁において、第１コンタクトホール部６１と第２コンタクトホール部６２との段差が大きくなる。即ち、幅Ｗｓｔは、トレンチコンタクト部６５のない幅Ｗｓよりも大きくてよい。
図３Ｅは、図３Ａにおけるｆ－ｆ'断面の一例を示す。ｆ－ｆ'断面は、トランジスタ部７０において、トレンチコンタクト部６５を通過するＹＺ面である。本例の半導体装置１００は、トレンチコンタクト部６５の下方にプラグコンタクト領域１９を備える。
本例の第１コンタクトホール部６１は、エミッタ領域１２を貫通して設けられる。そのため、ｆ－ｆ'断面においては、第１コンタクトホール部６１の下方にエミッタ領域１２が設けられていない。
本例の第２コンタクトホール部６２は、コンタクト領域１５を貫通せずに設けられる。即ち、第２コンタクトホール部６２の下端は、コンタクト領域１５の下端よりも浅い。第２コンタクトホール部６２の下方には、コンタクト領域１５が設けられる。本例のコンタクト領域１５は、第２コンタクトホール部６２に充填された金属層の下端とは、プラグコンタクト領域１９によって離間して設けられる。コンタクト領域１５は、第２コンタクトホール部６２に充填された金属層の下端と接したプラグコンタクト領域１９よりも下方に設けられる。
プラグコンタクト領域１９は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のプラグコンタクト領域１９は、トレンチコンタクト部６５の下方の全面に設けられる。即ち、プラグコンタクト領域１９は、第１コンタクトホール部６１および第２コンタクトホール部６２の両方の下方に設けられる。本例のプラグコンタクト領域１９は、トレンチコンタクト部６５に充填された金属層の下端と接して設けられる。プラグコンタクト領域１９の下端は、第１コンタクトホール部６１の下方において、エミッタ領域１２と接してよい。プラグコンタクト領域１９の下端は、第２コンタクトホール部６２の下方において、コンタクト領域１５と接してよい。プラグコンタクト領域１９の上端の深さ位置は、トレンチコンタクト部６５の底面よりもおもて面２１側に位置してよい。即ち、プラグコンタクト領域１９は、トレンチコンタクト部６５の底面を覆うように設けられてよい。
ここで、プラグコンタクト領域１９は、トレンチコンタクト部６５を形成した後に、トレンチコンタクト部６５の底面をイオン注入することで形成される。プラグコンタクト領域１９が形成される深さは、第１コンタクトホール部６１と第２コンタクトホール部６２との段差の影響を受ける。そのため、第１コンタクトホール部６１の下方のプラグコンタクト領域１９は、第２コンタクトホール部６２の下方のプラグコンタクト領域１９よりも浅く設けられる。プラグコンタクト領域１９の底面は、トレンチコンタクト部６５の底面の深さに沿って波状に設けられてよい。プラグコンタクト領域１９の底面は、トレンチコンタクト部６５の底面の深さに応じて波状に設けられてよい。
深さ方向の厚みＤ１は、おもて面２１から第１コンタクトホール部６１の下端までの深さ方向の厚みを示す。おもて面２１からトレンチコンタクト部６５の底面までの深さのうち、最も浅い部分の深さと同等である。深さ方向の厚みＤ１は、０．０５μｍ以上、０．２μｍ以上、１．０μｍ以下であってよく、０．３μｍ以上、０．６μｍ以下であってよい。例えば、深さ方向の厚みＤ１は、０．３５μｍである。
深さ方向の厚みＤｓｔは、第１コンタクトホール部６１と第２コンタクトホール部６２との深さ方向の段差の大きさを示す。即ち、深さ方向の厚みＤｓｔは、第１コンタクトホール部６１の下端および第２コンタクトホール部６２の下端の半導体基板１０の深さ方向における差を示す。深さ方向の厚みＤｓｔは、０．０１μｍ以上、０．１μｍ以下であってよい。例えば、深さ方向の厚みＤｓｔは、０．０３μｍである。
深さ方向の厚みＤ１に対する深さ方向の厚みＤｓｔの比率αは、０．０１以上、１．０以下であってよく、０．０５以上、０．５以下であってよく、０．０７以上、０．２以下であってよい。
深さ方向の厚みＤ１９は、プラグコンタクト領域１９の深さ方向の厚みを示す。深さ方向の厚みＤ１９は、０．００５μｍ以上、０．２μｍ以下であってよい。例えば、プラグコンタクト領域１９の深さ方向の厚みＤ１９は、０．０１μｍである。
深さ方向の厚みＤｐｔは、第２コンタクトホール部６２の下端からコンタクト領域１５の下端までの深さ方向の厚みを示す。本例の深さ方向の厚みＤｐｔは、第２コンタクトホール部６２の下方に設けられたプラグコンタクト領域１９とコンタクト領域１５の深さ方向の厚みの合計に対応する。深さ方向の厚みＤｐｔを小さくすることにより、正孔の引き抜きが容易になる。深さ方向の厚みＤｐｔは、０．１μｍ以上、１．２μｍ以下であってよく、０．３μｍ以上、１．０μｍ以下であってよい。例えば、深さ方向の厚みＤｐｔは、０．６μｍである。
トレンチコンタクト部６５の底面を覆うようにプラグコンタクト領域１９を設けることにより、ラッチアップの抑制を増強する効果がある。本件のようにトレンチコンタクト部６５の底面に窪み２６１および窪み２６２を設け、窪み２６２の方が窪み２６１よりも深いことにより、裏面２３からおもて面２１に向かって流れる正孔が、エミッタ領域１２に向かって集中することを回避できる。これにより、トランジスタ部のターンオフ時にラッチアップが発生することを抑制できる。
図４Ａは、図３Ａにおけるｄ－ｄ'断面の変形例を示す。本例のトレンチコンタクト部６５は、エミッタ領域１２を深さ方向に貫通していない点で図３Ｂと異なる。
図４Ｂは、図３Ａにおけるｄ－ｄ'断面の変形例を示す。本例のトレンチコンタクト部６５は、図３Ｂと同様にエミッタ領域１２を深さ方向に貫通しているが、トレンチコンタクト部６５の底面を覆うようにプラグコンタクト領域１９を備える点で図３Ｂと異なる。プラグコンタクト領域１９は、ベース領域１４およびコンタクト領域１５よりもドーピング濃度の高い第２導電型の領域である。プラグコンタクト領域１９については後述する。配列方向において、プラグコンタクト領域１９の幅は、トレンチコンタクト部６５の底面の幅よりも大きくてよい。本図は、図３Ｅにおいて第２コンタクトホール部６２が設けられた位置のＸＺ断面図に対応する。
図４Ｃは、図３Ａにおけるｄ－ｄ'断面の変形例を示す。本例のトレンチコンタクト部６５は、トレンチコンタクト部６５の底面を覆うようにプラグコンタクト領域１９を備える点で図４Ａと異なる。本例のプラグコンタクト領域１９の下端は、エミッタ領域１２の下端よりも深い。
図４Ｄは、図３Ａにおけるｄ－ｄ'断面の変形例を示す。本例のトレンチコンタクト部６５は、トレンチコンタクト部６５の底面を覆うようにプラグコンタクト領域１９を備える点で図４Ａと異なり、エミッタ領域１２の下端がプラグコンタクト領域１９の下端よりも深い点で図４Ｂおよび図４Ｃと異なる。
図５Ａは、図３Ａにおけるｅ－ｅ'断面の変形例を示す。図５Ａは、トレンチコンタクト部６５の底面を覆うようにプラグコンタクト領域１９が設けられている点で、図３Ｃと異なる。本図は、図３Ｅにおいて第２コンタクトホール部６２が設けられた位置のＸＺ断面図に対応する。
図５Ｂは、図３Ａにおけるｅ－ｅ'断面の変形例を示す。図５Ｂは、トレンチコンタクト部６５の下端がコンタクト領域１５の下端よりも深い点で、図５Ａと異なる。トレンチコンタクト部６５の下端は、ベース領域１４の上端よりも深い位置に設けられる。本例のプラグコンタクト領域１９は、ベース領域１４と接している。
図６Ａは、半導体装置１００の変形例を示す。本図は、トレンチコンタクト部６５を通過するＹＺ面を示す。本例では、トレンチコンタクト部６５がエミッタ領域１２を貫通して設けられているが、プラグコンタクト領域１９がトレンチコンタクト部６５の下方において選択的に設けられている点で図３Ｅの実施例と相違する。本例では、図３Ｅの実施例と相違する点について特に説明し、その他は図３Ｅの実施例と同一であってよい。即ち、本例の図６Ａは、図３Ｂおよび図５Ａの例に相当する。
第１コンタクトホール部６１は、エミッタ領域１２を貫通して設けられており、第１コンタクトホール部６１の下端がエミッタ領域１２の下端よりも深い。即ち、第１コンタクトホール部６１の下方には、エミッタ領域１２が設けられていない。第１コンタクトホール部６１に充填された金属層の下端は、ベース領域１４と接している。
プラグコンタクト領域１９は、トレンチコンタクト部６５の下方の全面に設けられず、トレンチコンタクト部６５の下方の一部に設けられる。本例のプラグコンタクト領域１９は、第２コンタクトホール部６２の下方に設けられ、第１コンタクトホール部６１の下方には設けられない。但し、プラグコンタクト領域１９の一部は、拡散によって第１コンタクトホール部６１の下方に設けられてよい。第１コンタクトホール部６１に充填された金属層の下端は、ベース領域１４と接している。なお、第１コンタクトホール部６１に充填された金属層の下端の一部は、コンタクト領域１５またはプラグコンタクト領域１９と接してもよい。
図６Ｂは、半導体装置１００の変形例を示す。本図は、トレンチコンタクト部６５を通過するＹＺ面を示す。本例では、プラグコンタクト領域１９がトレンチコンタクト部６５の下方において全面に設けられるが、トレンチコンタクト部６５がエミッタ領域１２を貫通せずに設けられる点で図３Ｅの実施例と相違する。本例では、図３Ｅの実施例と相違する点について特に説明し、その他は同一であってよい。即ち、本例の図６Ｂは、図４Ｄおよび図５Ａの例に相当する。
第１コンタクトホール部６１は、エミッタ領域１２を貫通せずに設けられており、第１コンタクトホール部６１の下端がエミッタ領域１２の下端よりも浅い。即ち、第１コンタクトホール部６１の下方には、エミッタ領域１２が設けられている。第１コンタクトホール部６１に充填された金属層の下端は、プラグコンタクト領域１９と接している。
図６Ｃは、半導体装置１００の変形例を示す。本図は、トレンチコンタクト部６５を通過するＹＺ面を示す。本例では、トレンチコンタクト部６５がエミッタ領域１２を貫通せずに設けられるが、プラグコンタクト領域１９がトレンチコンタクト部６５の下方において選択的に設けられている点で図６Ｂの実施例と相違する。本例では、図６Ｂの実施例と相違する点について特に説明し、その他は同一であってよい。即ち、本例の図６Ｃは、図４Ａおよび図５Ａの例に相当する。
第１コンタクトホール部６１は、エミッタ領域１２を貫通せずに設けられており、第１コンタクトホール部６１の下端がエミッタ領域１２の下端よりも浅い。即ち、第１コンタクトホール部６１の下方には、エミッタ領域１２が設けられている。また、プラグコンタクト領域１９は、第１コンタクトホール部６１の下方には設けられていない。これにより、第１コンタクトホール部６１に充填された金属層の下端は、エミッタ領域１２と接している。
このように、第１コンタクトホール部６１と第２コンタクトホール部６２との間に段差を設ける場合であっても、エミッタ領域１２とコンタクト領域１５との関係において、半導体装置１００は、様々な構造を有してよい。また、半導体装置１００は、適宜、コンタクトホール６０の下端にプラグコンタクト領域１９を設けてもよい。
図７Ａは、半導体装置１００の変形例の上面図を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。本例のトランジスタ部７０は、トランジスタ部７０とダイオード部８０との境界に位置する境界部９０を含む。
ダイオード部８０は、半導体基板１０の裏面側に設けられたカソード領域８２を半導体基板１０の上面に投影した領域である。カソード領域８２は、第１導電型を有する。本例のカソード領域８２は、一例としてＮ＋型である。ダイオード部８０は、半導体基板１０の上面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。
境界部９０は、トランジスタ部７０に設けられ、ダイオード部８０と隣接する領域である。境界部９０は、コンタクト領域１５を有する。本例の境界部９０は、エミッタ領域１２を有さない。一例において、境界部９０のトレンチ部は、ダミートレンチ部３０である。本例の境界部９０は、Ｘ軸方向における両端がダミートレンチ部３０となるように配置されている。
コンタクトホール６０は、ダイオード部８０において、ベース領域１４の上方に設けられる。コンタクトホール６０は、境界部９０において、コンタクト領域１５の上方に設けられる。いずれのコンタクトホール６０も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。
メサ部９１は、境界部９０に設けられている。メサ部９１は、半導体基板１０のおもて面２１において、コンタクト領域１５を有する。本例のメサ部９１は、Ｙ軸方向の負側において、ベース領域１４およびウェル領域１７を有する。
メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。メサ部８１は、半導体基板１０のおもて面２１において、コンタクト領域１５を有する。本例のメサ部８１は、Ｙ軸方向の負側において、ベース領域１４およびウェル領域１７を有する。
エミッタ領域１２は、メサ部７１に設けられているが、メサ部８１およびメサ部９１には設けられなくてよい。コンタクト領域１５は、メサ部７１およびメサ部９１に設けられているが、メサ部８１には設けられなくてよい。
図７Ｂは、半導体装置１００の変形例のｇ－ｇ'断面を示す。本例の半導体装置１００は、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２を備える。
コンタクト領域１５は、メサ部９１において、ベース領域１４の上方に設けられる。コンタクト領域１５は、メサ部９１において、ダミートレンチ部３０に接して設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。
蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。本例の蓄積領域１６は、トランジスタ部７０およびダイオード部８０の全面に設けられる。但し、蓄積領域１６は、ダイオード部８０に設けられなくてもよい。
カソード領域８２は、ダイオード部８０において、バッファ領域２０の下方に設けられる。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。即ち、本例の境界部９０の下方には、コレクタ領域２２が設けられている。
第１ライフタイム制御領域１５１は、トランジスタ部７０およびダイオード部８０の両方に設けられる。これにより、本例の半導体装置１００は、ダイオード部８０におけるリカバリーを速めて、スイッチング損失をさらに改善できる。第１ライフタイム制御領域１５１は、他の実施例の第１ライフタイム制御領域１５１と同様の方法により形成されてよい。
第２ライフタイム制御領域１５２は、半導体基板１０の深さ方向において、半導体基板１０の中心よりもおもて面２１側に設けられる。本例の第２ライフタイム制御領域１５２は、ドリフト領域１８に設けられる。第２ライフタイム制御領域１５２は、トランジスタ部７０およびダイオード部８０の両方に設けられる。第２ライフタイム制御領域１５２は、おもて面２１側から不純物を注入することにより形成されてもよく、裏面２３側から不純物を注入することにより形成されてもよい。第２ライフタイム制御領域１５２は、ダイオード部８０と境界部９０に設けられ、トランジスタ部７０の一部には設けられなくてもよい。
第２ライフタイム制御領域１５２は、第１ライフタイム制御領域１５１の形成方法のうち、任意の方法で形成されてよい。第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２を形成するための元素およびドーズ量などは、同一であっても異なっていてもよい。
第１コンタクトホール部６１および第２コンタクトホール部６２は、他の実施例のトランジスタ部７０に設けられたように、本例においてもトランジスタ部７０に設けられてよい。本例のダイオード部８０は、エミッタ領域１２とコンタクト領域１５とを有さないので、第１コンタクトホール部６１および第２コンタクトホール部６２が設けられなくてよい。但し、ダイオード部８０にエッチングレートの異なる材料が形成される場合には、第１コンタクトホール部６１および第２コンタクトホール部６２が形成されてもよい。本例は、第１コンタクトホール部６１および第２コンタクトホール部６２は、図４Ｃおよび図５Ａの例である。
図８Ａは、半導体装置１００の製造方法の一例を示すフローチャートである。ステップＳ１００において、エミッタ領域１２を形成するために半導体基板１０にイオン注入する。エミッタ領域１２は、ヒ素またはリン等のＮ型のドーパントを用いてイオン注入されてよい。例えば、エミッタ領域１２のドーピング濃度は、１Ｅ１９／ｃｍ３以上、１Ｅ２０／ｃｍ３以下である。ステップＳ１００においては、例えば予め定められたパターンに形成されたレジストマスクを用いて、ドーパントをイオン注入してよい。ステップＳ１０２において、コンタクト領域１５を形成するために半導体基板１０にイオン注入する。コンタクト領域１５は、ボロン等のドーパントを用いてイオン注入されてよい。例えば、コンタクト領域１５のドーピング濃度は、１Ｅ１８／ｃｍ３以上、１Ｅ１９／ｃｍ３以下である。ステップＳ１０２においては、例えば予め定められたパターンに形成されたレジストマスクを用いて、Ｐ型のドーパントをイオン注入してよい。ステップＳ１０４において、エミッタ領域１２およびコンタクト領域１５を形成するために半導体基板１０をアニールする。ステップＳ１０４のアニールの温度は、一例において、９００℃以上、１０００℃以下である。
ステップＳ１０６において、半導体基板１０の上方に層間絶縁膜３８を減圧ＣＶＤ等の成膜により形成する。層間絶縁膜３８は、ＢＰＳＧであってよく、ＰＳＧであってよく、ＨＴＯであってよく、これらの複合膜であってよい。ステップＳ１０８において、層間絶縁膜３８をアニールする。ステップＳ１０８のアニールの温度は、一例において、９００℃以上、９５０℃以下である。
ステップＳ１１０において、層間絶縁膜３８を予め定められたパターンでエッチングして、第１コンタクトホール部６１および第２コンタクトホール部６２を形成する。本例では、層間絶縁膜３８にコンタクトホール６０を形成するために、層間絶縁膜３８の上方にフォトレジスト等のマスクを形成してよい。本例のステップＳ１１０においては、第１コンタクトホール部６１を形成するためのエッチングおよび第２コンタクトホール部６２を形成するためのエッチングを同じエッチング工程で実行している。即ち、第１コンタクトホール部６１および第２コンタクトホール部６２は、同一のマスクを用いて形成されてよい。
ステップＳ１１０においては、層間絶縁膜３８のエッチングにより半導体基板１０の表面が露出したあともエッチングを予め定められた時間だけエッチングを継続し、露出した半導体基板１０の表面をエッチングする（オーバーエッチング）。この場合、層間絶縁膜３８のエッチングは、塩素系ガスなどの反応系エッチングを用いることにより、エミッタ領域１２とコンタクト領域１５とのエッチングレートの差が出やすくなる。コンタクト領域１５のエッチングレートは、エミッタ領域１２のエッチングレートよりも速いので、第２コンタクトホール部６２の方が第１コンタクトホール部６１よりも深く形成されやすくなる。
本例では、エミッタ領域１２およびコンタクト領域１５を形成するために、半導体基板１０をアニールするステップＳ１０４の後に、第１コンタクトホール部６１および第２コンタクトホール部６２を形成している。エミッタ領域１２およびコンタクト領域１５を形成するためにステップＳ１０４において予めアニールしておくことにより、エミッタ領域１２とコンタクト領域１５とのエッチングレートの差が出やすくなる。これにより、第１コンタクトホール部６１の下端と第２コンタクトホール部６２の下端との段差（窪み）を形成しやすくなる。
トレンチコンタクト部６５は、ステップＳ１１０において、層間絶縁膜３８のオーバーエッチングにより形成してよく、さらに層間絶縁膜３８をマスクとして追加のエッチングにより形成してもよい。
図８Ｂは、半導体装置１００の製造方法の変形例を示すフローチャートである。本図は、トレンチコンタクト部６５およびプラグコンタクト領域１９を備える半導体装置１００の製造方法を示す。本例では、図８Ａの製造方法と相違する点について特に説明する。ステップＳ１００～ステップＳ１０８までは図８Ａで示した製造方法と同一であってよい。
ステップＳ１１０において、第１コンタクトホール部６１および第２コンタクトホール部６２を形成する。本例では、半導体基板１０にトレンチコンタクト部６５を形成するために、おもて面２１を超えて半導体基板１０の深さ方向にコンタクトホール６０を形成している。ステップＳ１１２において、プラグコンタクト領域１９を形成するためのイオン注入を実行する。ステップＳ１１２においては、層間絶縁膜３８をマスクとして、層間絶縁膜３８の開口部である第１コンタクトホール部６１および第２コンタクトホール部６２にイオン注入してもよいし、さらに予め定められたパターンで形成されたレジストマスクを用いて、第１コンタクトホール部６１および第２コンタクトホール部６２に対して選択的イオン注入をしてもよい。ステップＳ１１４において、プラグコンタクト領域１９を形成するために半導体基板１０をアニールする。
なお、本例では、第１コンタクトホール部６１および第２コンタクトホール部６２を同一のエッチング工程で形成しているが、それぞれ異なるエッチング工程を用いることで段差を形成してもよい。即ち、第１コンタクトホール部６１および第２コンタクトホール部６２は、それぞれ異なるマスクを用いたエッチングにより形成してもよい。この場合、第１コンタクトホール部６１と第２コンタクトホール部６２とで異なるエッチング条件でエッチングしてもよい。なお、プラグ金属層６８の形成は、ステップＳ１１４の後に行ってよい。
本例では、トランジスタ部はＩＧＢＴとしているが、上述のようにトランジスタ部がＭＯＳＦＥＴであってもよい。本件と同様の構成により、例えば高電流が流れるアバランシェ降伏モードにおいても、発生する少数キャリアである正孔をトレンチコンタクト部６５へ効率的に集めることができ、アバランシェ耐量が向上する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、１９・・・プラグコンタクト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、・・・３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・開口部分、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５５・・・コンタクトホール、５６・・・コンタクトホール、６０・・・コンタクトホール、６１・・・第１コンタクトホール部、６２・・・第２コンタクトホール部、６５・・・トレンチコンタクト部、６８・・・プラグ金属層、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、９０・・・境界部、９１・・・メサ部、１００・・・半導体装置、１５１・・・第１ライフタイム制御領域、１５２・・・第２ライフタイム制御領域、１６１・・・窪み、１６２・・・窪み、１６６・・・エッジ部、１６７・・・エッジ部、２６１・・・窪み、２６２・・・窪み

Claims (23)

  1. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記ベース領域の上方に設けられた第１導電型のエミッタ領域と、
    前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
    前記半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部と、
    前記半導体基板の上方に設けられ、第１コンタクトホール部および第２コンタクトホール部を有する層間絶縁膜と、
    を備え、
    前記コンタクト領域および前記エミッタ領域が前記延伸方向において交互に設けられ、
    前記第１コンタクトホール部は、前記延伸方向において、前記第２コンタクトホール部と交互に設けられ、
    前記第１コンタクトホール部の下端は、前記第２コンタクトホール部の下端と異なる深さに設けられる
    半導体装置。
  2. 前記第１コンタクトホール部および前記第２コンタクトホール部は、前記延伸方向において、前記第１コンタクトホール部が前記エミッタ領域と対応した位置に設けられ、前記第２コンタクトホール部が前記コンタクト領域と対応した位置に設けられるように、交互に設けられる
    請求項１に記載の半導体装置。
  3. 前記第１コンタクトホール部の下方には、前記エミッタ領域が設けられ、
    前記第２コンタクトホール部の下方には、前記コンタクト領域が設けられる
    請求項１または２に記載の半導体装置。
  4. 前記第１コンタクトホール部および前記第２コンタクトホール部は、同一のコンタクトホールに設けられる
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１コンタクトホール部の下端は、前記第２コンタクトホール部の下端よりも浅い
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１コンタクトホール部の下端と前記第２コンタクトホール部の下端との差は０．０３μｍ以上である
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第２コンタクトホール部の下方における前記コンタクト領域の厚みは、０．３μｍ以上、１．０μｍ以下である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第２コンタクトホール部の下方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のプラグコンタクト領域を備える
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記複数のトレンチ部のうち隣接する２つのトレンチ部の間において、前記半導体基板のおもて面側に設けられたトレンチコンタクト部を備える
    請求項１から７のいずれか一項に記載の半導体装置。
  10. 前記第１コンタクトホール部に充填された第１金属層を備え、
    前記第１金属層の下方には、前記ベース領域が設けられる
    請求項９に記載の半導体装置。
  11. 前記第１コンタクトホール部に充填された第１金属層を備え、
    前記第１金属層の下端は、前記エミッタ領域と接している
    請求項９に記載の半導体装置。
  12. 前記第１コンタクトホール部の下端および前記第２コンタクトホール部の下端の前記半導体基板の深さ方向における差に対する、前記半導体基板のおもて面から前記第１コンタクトホール部の下端までの深さの比率αが０．０１以上、１．０以下である
    請求項９から１１のいずれか一項に記載の半導体装置。
  13. 前記トレンチコンタクト部の下方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のプラグコンタクト領域を備え、
    前記複数のトレンチ部の配列方向において、前記プラグコンタクト領域の幅は、前記トレンチコンタクト部の底面の幅よりも大きい
    請求項９から１２のいずれか一項に記載の半導体装置。
  14. 前記プラグコンタクト領域は、前記第１コンタクトホール部および前記第２コンタクトホール部の両方の下方に設けられる
    請求項１３に記載の半導体装置。
  15. 前記第１コンタクトホール部の下方の前記プラグコンタクト領域は、前記第２コンタクトホール部の下方の前記プラグコンタクト領域よりも浅く設けられる
    請求項１４に記載の半導体装置。
  16. 前記プラグコンタクト領域は、前記第２コンタクトホール部の下方に設けられ、前記第１コンタクトホール部の下方には設けられない
    請求項１３に記載の半導体装置。
  17. 前記第２コンタクトホール部の下方には、前記コンタクト領域が設けられる
    請求項１３から１６のいずれか一項に記載の半導体装置。
  18. 前記第２コンタクトホール部に充填された第２金属層を備え、
    前記コンタクト領域は前記第２金属層の下端と接し、
    前記コンタクト領域は前記プラグコンタクト領域よりも下方に設けられる
    請求項１７に記載の半導体装置。
  19. 前記第１コンタクトホール部の前記複数のトレンチ部の配列方向における幅は、前記第２コンタクトホール部の前記配列方向における幅よりも小さい
    請求項１から１８のいずれか一項に記載の半導体装置。
  20. トランジスタ部およびダイオード部を備える
    請求項１から１９のいずれか一項に記載の半導体装置。
  21. 半導体基板に第１導電型のドリフト領域を形成する段階と、
    前記ドリフト領域の上方に第２導電型のベース領域を形成する段階と、
    前記ベース領域の上方に第１導電型のエミッタ領域を形成する段階と、
    前記ベース領域の上方において、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を形成する段階と、
    前記半導体基板のおもて面側において、予め定められた延伸方向に延伸した複数のトレンチ部を形成する段階と、
    前記半導体基板の上方において、前記エミッタ領域の上方の第１コンタクトホール部と前記コンタクト領域の上方の第２コンタクトホール部とを有する層間絶縁膜を形成する段階と、
    を備え、
    前記コンタクト領域および前記エミッタ領域が前記延伸方向において交互に設けられ、
    前記第１コンタクトホール部の下端は、前記第２コンタクトホール部の下端と異なる深さに設けられる半導体装置の製造方法。
  22. 前記エミッタ領域および前記コンタクト領域を形成するために、前記半導体基板をアニールする段階と、
    前記アニールする段階の後に、前記第１コンタクトホール部および前記第２コンタクトホール部を形成するために前記層間絶縁膜をエッチングする段階と
    を備える
    請求項２１に記載の半導体装置の製造方法。
  23. 前記第１コンタクトホール部を形成するためのエッチングおよび前記第２コンタクトホール部を形成するためのエッチングは同じエッチング工程で実行される
    請求項２２に記載の半導体装置の製造方法。
JP2021212858A 2021-12-27 2021-12-27 半導体装置およびその製造方法 Pending JP2023096841A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021212858A JP2023096841A (ja) 2021-12-27 2021-12-27 半導体装置およびその製造方法
CN202211657081.3A CN116364771A (zh) 2021-12-27 2022-12-22 半导体装置及其制造方法
US18/145,857 US20230207674A1 (en) 2021-12-27 2022-12-23 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021212858A JP2023096841A (ja) 2021-12-27 2021-12-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2023096841A true JP2023096841A (ja) 2023-07-07

Family

ID=86897306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021212858A Pending JP2023096841A (ja) 2021-12-27 2021-12-27 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20230207674A1 (ja)
JP (1) JP2023096841A (ja)
CN (1) CN116364771A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7095802B2 (ja) * 2019-04-16 2022-07-05 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
US20230207674A1 (en) 2023-06-29
CN116364771A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US20180358445A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11699727B2 (en) Semiconductor device
JPWO2019116748A1 (ja) 半導体装置およびその製造方法
US20220328669A1 (en) Semiconductor device
US20220278094A1 (en) Semiconductor device
JP2024010217A (ja) 半導体装置および半導体装置の製造方法
CN113287201A (zh) 半导体装置
US20230207674A1 (en) Semiconductor device and method of manufacturing the same
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
JP2020205408A (ja) 半導体装置
US20240088221A1 (en) Semiconductor device
US20240096965A1 (en) Semiconductor device
WO2023084939A1 (ja) 半導体装置の製造方法および半導体装置
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230246097A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240072152A1 (en) Method of manufacturing semiconductor device
US20240120412A1 (en) Semiconductor device
US20240234554A1 (en) Semiconductor device
WO2022264697A1 (ja) 半導体装置
US20230335627A1 (en) Semiconductor device
US20230317812A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
US20240014207A1 (en) Semiconductor device
JP2024098458A (ja) 半導体装置
JP2023135082A (ja) 半導体装置