JP2023092416A - 窒化物半導体基板および窒化物半導体基板の製造方法 - Google Patents
窒化物半導体基板および窒化物半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2023092416A JP2023092416A JP2022032212A JP2022032212A JP2023092416A JP 2023092416 A JP2023092416 A JP 2023092416A JP 2022032212 A JP2022032212 A JP 2022032212A JP 2022032212 A JP2022032212 A JP 2022032212A JP 2023092416 A JP2023092416 A JP 2023092416A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- substrate
- layer
- group iii
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 661
- 239000004065 semiconductor Substances 0.000 title claims abstract description 466
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 451
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000010410 layer Substances 0.000 claims abstract description 597
- 239000013078 crystal Substances 0.000 claims abstract description 320
- 239000002131 composite material Substances 0.000 claims abstract description 150
- 239000012790 adhesive layer Substances 0.000 claims abstract description 123
- 239000000919 ceramic Substances 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 238000010030 laminating Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 142
- 229910052710 silicon Inorganic materials 0.000 claims description 142
- 239000010703 silicon Substances 0.000 claims description 142
- 239000010409 thin film Substances 0.000 claims description 75
- 229910002704 AlGaN Inorganic materials 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000002441 X-ray diffraction Methods 0.000 description 35
- 239000010408 film Substances 0.000 description 17
- 239000002344 surface layer Substances 0.000 description 12
- 238000000926 separation method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000005647 linker group Chemical group 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】反りが少なく転位の発生が少なく、結晶性が良好なＩＩＩ族窒化物半導体層を含む窒化物半導体基板、およびその製造方法を提供すること。【解決手段】支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、支持基板は、多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板と、複合基板上に平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層とを含み、ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物半導体種結晶層上に形成されており、ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板。【選択図】図１
Description
本発明は、窒化物半導体基板および窒化物半導体基板の製造方法に関する。
半導体薄膜製造方法のひとつであるＭＯＣＶＤ法は、大口径化や量産性に優れており、均質な薄膜結晶を成膜できるため、広く用いられている。ＧａＮに代表される窒化物半導体はシリコン単結晶の材料としての限界を超える次世代の半導体材料として期待されている。
ＧａＮは飽和電子速度が大きいという特性から高周波動作可能なデバイスの作製が可能であり、また絶縁破壊電界も大きいことから、高出力での動作が可能である。また、軽量化や小型化、低消費電力化も見込める。
近年、５Ｇ等に代表されるような通信速度の高速化、またそれ伴う高出力化の要求により、高周波、且つ高出力で動作可能なＧａＮ ＨＥＭＴが注目されている。
ＧａＮデバイスを作製するためのＧａＮエピタキシャルウェーハに用いられる基板としては、シリコン単結晶基板が最も安価であり且つ大口径化に有利である。また、熱伝導率が高く放熱性が良いことから、ＳｉＣ基板も用いられている。しかし、これらの基板は、ＧａＮとの熱膨張係数が異なるため、エピタキシャル成膜後の冷却工程で応力が印加しクラックが発生しやすい。また強い応力が印加していることで、デバイスプロセス中にウェーハ割れが発生してしまう事がある。また、厚いＧａＮを成膜する事が不可能であり、エピタキシャル層内に複雑な応力緩和層を成膜してもクラックフリーではせいぜい５μｍ程度が限界である。
ＧａＮ基板はＧａＮエピタキシャル成長層と同じ（または非常に近い）熱膨張係数を有する為、上記のようなクラックの問題や、反りによるウェーハ割れの問題は発生しにくい。また、ＧａＮ基板と、エピタキシャル成長させるＧａＮ層は、格子定数差が極めて小さいため、格子定数差による転位の発生・結晶性の悪化という問題も解決される。
しかし自立ＧａＮ基板は作製が困難であるだけでなく、極めて高価であり口径の大きい基板が作製できない事から、量産化には不適切である。
そのため、大口径で且つＧａＮと熱膨張係数が近いＧａＮエピタキシャル用の大口径基板（以下、ＧａＮ用支持基板、または単に成長基板）が開発されている。一般的なＧａＮ用支持基板は、多結晶セラミックコア、第１の接着層、導電層、第２の接着層、バリア層、を含む支持構造と、該支持構造の片面に積層された平坦化層、該平坦化層に積層された単結晶シリコン層により構成される。尚、導電層は成膜されない、または片側のみに成膜される場合もある。もしくは、バリア層のさらに裏面に導電層が成膜される場合もある。
このＧａＮ用支持基板を用いることで、大口径で且つエピタキシャル膜厚が厚く、且つクラックの発生しないＧａＮエピタキシャル基板を作製できる。また、ＧａＮと熱膨張係数差が極めて小さい事から、ＧａＮ成長中や冷却中に反りが発生しにくいため、成膜後の基板の反りを小さく制御できるだけでなく、エピタキシャル成長層中に複雑な応力緩和層を設ける必要が無いため、エピタキシャル成膜時間が短くなり、エピタキシャル成長に要するコストを大幅に削減できる。
さらに、ＧａＮ用支持基板は大部分がセラミックスであるため、基板自体が非常に硬く塑性変形しにくい事に加え、口径の大きいシリコン単結晶基板に窒化物半導体を成長させた際に発生するウェーハ割れが発生しない。
特許文献１には、ＧａＮと熱膨張係数が近い、貼り合わせ基板（ＧａＮ用支持基板）の技術が公開されている。
ＧａＮ用支持基板は、熱膨張係数差による成長中の反りの問題は発生しにくいが、表層はシリコン層で構成されているため、ＧａＮ層との格子定数差が生じ結晶欠陥（転位）が発生しやすくなる。その結果ＧａＮ用支持基板上に成膜したＧａＮエピタキシャル層の結晶性は、支持基板としてシリコン単結晶基板を用いた場合と大きく変わらない。
特許文献２には、パルスレーザー光線を照射することによって、サファイア基板とＧａＮ層とを剥離する方法が記載されている。
特許文献３には、半導体薄膜をレーザービーム処理等によって剥離し、別基板に張り合わせる方法が記載されている。
しかし、特許文献１から３の何れにも、ＧａＮ用支持基板上に成膜するＧａＮエピタキシャル層の結晶性を向上させるための方策は記載も示唆もされていない。
本発明は、上記課題を解決するためになされたもので、反りが少なく転位の発生が少なく、結晶性が良好なＩＩＩ族窒化物半導体層を含む窒化物半導体基板、およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板を提供する。
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板を提供する。
このように種結晶のＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層形成された窒化物半導体基板であれば、転位密度が極めて少なく結晶性が良好なＩＩＩ族窒化物半導体層を有するものとすることができ、デバイスの特性を向上できる。
また、本発明の窒化物半導体基板であれば、複数の層が積層された複合基板を含む支持基板を含むことにより、熱膨張係数差によるＩＩＩ族窒化物半導体層のエピタキシャル成長中の反りを小さくすることができるので、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層を有することができる。そのため、ＩＩＩ族窒化物半導体層を最終的に支持基板から剥離し、自立基板として使用する事もできる。
また、本発明では、支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板を提供する。
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板を提供する。
このように種結晶のＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層形成された窒化物半導体基板であれば、転位密度が極めて少なく結晶性が良好なＩＩＩ族窒化物半導体層を有するものとすることができ、デバイスの特性を向上できる。
また、この窒化物半導体基板であれば、複数の層が積層された複合基板を含む支持基板を含むことにより、熱膨張係数差によるＩＩＩ族窒化物半導体層のエピタキシャル成長中の反りを小さくすることができるので、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層を有することができる。そのため、ＩＩＩ族窒化物半導体層を最終的に支持基板から剥離し、自立基板として使用する事もできる。
そして、上記支持基板を含む本発明の窒化物半導体基板であれば、支持基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
また、本発明では、支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板を提供する。
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板を提供する。
このように種結晶のＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層形成された窒化物半導体基板であれば、転位密度が極めて少なく結晶性が良好なＩＩＩ族窒化物半導体層を有するものとすることができ、デバイスの特性を向上できる。
また、このような窒化物半導体基板であれば、複数の層が積層された複合基板を含む支持基板を含むことにより、熱膨張係数差によるＩＩＩ族窒化物半導体層のエピタキシャル成長中の反りを小さくすることができるので、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層を有することができる。そのため、ＩＩＩ族窒化物半導体層を最終的に支持基板から剥離し、自立基板として使用する事もできる。
そして、上記支持基板を含む本発明の窒化物半導体基板であれば、支持基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
前記ＩＩＩ族窒化物半導体層は、ＧａＮの他、ＡｌＮおよびＡｌＧａＮの１種以上を含むものとすることができる。
このように、ＩＩＩ族窒化物半導体層は、ＧａＮ以外の窒化物を含むこともできる。
前記多結晶セラミックコアが、窒化アルミニウムを含むものとすることが好ましい。
多結晶セラミックコアが窒化アルミニウムを含むものであれば熱膨張係数差を極めて小さくできる。
前記第１の接着層および前記第２の接着層のそれぞれは、テトラエチルオルトシリケートおよび／または酸化ケイ素を含み、前記バリア層は窒化ケイ素を含むものであることが好ましい。
第１の接着層および第２の接着層は、例えば上記化合物を含むことができる。また、バリア層が上記化合物を含むものであれば、複合基板の内部からのＩＩＩ族窒化物半導体層への不純物の移動を十分にブロックすることができる。
前記第１の接着層および前記第２の接着層のそれぞれは５０～２００ｎｍの厚さを有し、前記バリア層は１００ｎｍ～１５００ｎｍの厚さを有するものであることが好ましい。
第１の接着層および第２の接着層のそれぞれの厚さが上記範囲内であれば上下の層を十分な力で接着し、より確実に反りを抑制することができる。また、バリア層の厚さが上記範囲内であれば、複合基板の内部からのＩＩＩ族窒化物半導体層への不純物の移動を十分にブロックすることができる。
前記平坦化層は、テトラエチルオルトシリケート、酸化ケイ素、酸化アルミニウム、窒化ケイ素、および酸窒化ケイ素からなる群より選択される少なくとも１種を含み、５００ｎｍ～３０００ｎｍの厚さを有するものであることが好ましい。
このような平坦化層を含むものであれば、より確実に反りを抑制することができると共に、より良好な結晶性を有するＩＩＩ族窒化物半導体層を含むことができる。また、表面の凹凸を十分に平坦化できる。
前記ＩＩＩ族窒化物半導体種結晶層は、１００ｎｍ以上の厚さを有するものであってもよい。
ＩＩＩ族窒化物半導体種結晶層は、例えば１００ｎｍ以上の厚さを有することができる。
前記複合基板が、前記第１の接着層と前記第２の接着層との間に、前記第１の接着層の全体もしくは片側に積層された導電層を更に有するものであることが好ましい。
このような導電層を含むことにより、導電性を有する部分を含む窒化物半導体基板とすることができる。
前記導電層は、５０ｎｍ～５００ｎｍの厚さを有するものであることが好ましい。
導電層の厚さがこの範囲であれば、反りの発生を抑制しながら、優れた導電性を有する部分を含む窒化物半導体基板とすることができる。
前記複合基板が、前記ＩＩＩ族窒化物半導体種結晶層が接合されていない裏面側表面に積層された裏面導電層を更に有するものであることが好ましい。
このような裏面導電層を更に有するものであれば、裏面が導電性を有する窒化物半導体基板とすることができる。
また、本発明では、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板上に平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法を提供する。
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板上に平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法を提供する。
このような窒化物半導体基板の製造方法であれば、ＧａＮを含み、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させるため、種結晶層とエピタキシャル成長層であるＩＩＩ族窒化物半導体層との格子不整合が発生せず、転位密度の少ない、すなわち結晶性の良いＩＩＩ族窒化物半導体層を成膜することができる。また、これを繰り返すことによって、より転位の少ないＩＩＩ族窒化物半導体層を成膜できる。
また、この方法で成膜したＩＩＩ族窒化物半導体層は転位が少ないので厚く積層できる。そして、複数の層が積層された複合基板を含む支持基板を支持基板として用いるので、熱膨張係数差によるＩＩＩ族窒化物半導体層の成長中の反りを小さくすることができ、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層を形成することができる。そのため、ＩＩＩ族窒化物半導体層を最終的に支持基板から剥離し、自立基板として使用する事ができる。
また、成長基板として上記出発支持基板を用いた場合、接合基板からシリコン単結晶薄膜を分割することで出発支持基板を剥離するため、剥離された出発支持基板表層に再度シリコン単結晶を貼り合わせることで得られた基板を、再度出発支持基板として利用可能となり、コスト削減のメリットを得ることができる。
工程（４）において、前記複合基板として、前記第１の接着層と前記第２の接着層との間に、前記第１の接着層の全体もしくは片側に積層された導電層を更に有するものを準備することが好ましい。
このようにすれば、導電性を有する部分を含む窒化物半導体基板を製造することができる。
また、本発明では、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法を提供する。
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法を提供する。
このような窒化物半導体基板の製造方法であれば、ＧａＮを含み、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させるため、種結晶層とエピタキシャル成長層であるＩＩＩ族窒化物半導体層との格子不整合が発生せず、転位密度の少ない、すなわち結晶性の良いＩＩＩ族窒化物半導体層を成膜することができる。また、これを繰り返すことによって、より転位の少ないＩＩＩ族窒化物半導体層を成膜できる。
また、この方法で成膜したＩＩＩ族窒化物半導体層は転位が少ないので厚く積層できる。そして、複数の層が積層された複合基板を含む支持基板を支持基板として用いるので、熱膨張係数差によるＩＩＩ族窒化物半導体層の成長中の反りを小さくすることができ、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層を形成することができる。そのため、ＩＩＩ族窒化物半導体層を最終的に支持基板から剥離し、自立基板として使用する事ができる。
また、成長基板として上記出発支持基板を用いた場合、接合基板からシリコン単結晶薄膜を分割することで出発支持基板を剥離するため、剥離された出発支持基板表層に再度シリコン単結晶を貼り合わせることで得られた基板を、再度出発支持基板として利用可能となり、コスト削減のメリットを得ることができる。
そして、このような窒化物半導体基板の製造方法であれば、支持基板の表面側導電層によるリークパスが生じず、高周波特性に優れた窒化物半導体基板を製造することができる。
また、本発明では、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法を提供する。
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法を提供する。
このような窒化物半導体基板の製造方法であれば、ＧａＮを含み、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させるため、種結晶層とエピタキシャル成長層であるＩＩＩ族窒化物半導体層との格子不整合が発生せず、転位密度の少ない、すなわち結晶性の良いＩＩＩ族窒化物半導体層を成膜することができる。また、これを繰り返すことによって、より転位の少ないＩＩＩ族窒化物半導体層を成膜できる。
また、この方法で成膜したＩＩＩ族窒化物半導体層は転位が少ないので厚く積層できる。そして、複数の層が積層された複合基板を含む支持基板を支持基板として用いるので、熱膨張係数差によるＩＩＩ族窒化物半導体層の成長中の反りを小さくすることができ、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層を形成することができる。そのため、ＩＩＩ族窒化物半導体層を最終的に支持基板から剥離し、自立基板として使用する事ができる。
また、成長基板として上記出発支持基板を用いた場合、接合基板からシリコン単結晶薄膜を分割することで出発支持基板を剥離するため、剥離された出発支持基板表層に再度シリコン単結晶を貼り合わせることで得られた基板を、再度出発支持基板として利用可能となり、コスト削減のメリットを得ることができる。
そして、このような窒化物半導体基板の製造方法でも、支持基板の表面側導電層によるリークパスが生じず、高周波特性に優れた窒化物半導体基板を製造することができる。
工程（３）において使用する前記レーザーの波長を３６０ｎｍ以上１１００ｎｍ以下とすることが好ましい。
このようにすれば、成長基板のシリコン単結晶薄膜またはシリコン単結晶基板の界面付近を狙って確実に剥離層を形成できる。
以上のように、本発明の窒化物半導体基板であれば、反りが少なく転位の発生が少なく、結晶性が良好なＩＩＩ族窒化物半導体層を含むものとすることができる。
また、本発明の窒化物半導体基板の製造方法であれば、反りが少なく転位の発生が少なく、結晶性が良好なＩＩＩ族窒化物半導体層を含む窒化物半導体基板を製造することができる。
上述のように、反りが少なく転位の発生が少なく、結晶性が良好なＩＩＩ族窒化物半導体層を含む窒化物半導体基板、およびその製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、複合基板と、複合基板上に平坦化膜を介して接合され、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層と、ＩＩＩ族窒化物半導体種結晶層上に形成されたＩＩＩ族窒化物半導体層とを含む窒化物半導体基板であれば、転位密度が極めて少なく結晶性が良好なＩＩＩ族窒化物半導体層を有することができ、且つ反りが少ない窒化物半導体基板とすることができることを見出し、本発明を完成させた。
即ち、本発明は、支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板である。
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板である。
また、本発明は、支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板である。
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板である。
また、本発明は、支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板である
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板である
また、本発明は、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板上に平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法である。
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板上に平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法である。
また、本発明は、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法である。
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法である。
また、本発明は、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法である。
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法である。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
［窒化物半導体基板］
図１に、本発明の窒化物半導体基板の一例の概略断面図を示す。
図１に、本発明の窒化物半導体基板の一例の概略断面図を示す。
図１に示す窒化物半導体基板１００は、支持基板１０と、支持基板１０上に形成されたＩＩＩ族窒化物半導体層２０とを含む。
支持基板１０は、複合基板６と、この複合基板６上に平坦化膜７を介して接合されたＩＩＩ族窒化物半導体種結晶層８とを含む。
複合基板６は、多結晶セラミックコア１、該多結晶セラミックコア１全体に接合された第１の接着層２、該第１の接着層２全体に積層された第２の接着層４、および第２の接着層４全体に結合されたバリア層５を含む複数の層が積層されている。図１に示す例では、複合基板６は、任意の層として、第１の接着層２と第２の接着層４との間に、第１の接着層２の全体に積層された導電層３を更に有している。
図１に示す例では、複合基板６の片側のみに、平坦化層７を介してＩＩＩ族窒化物半導体種結晶層８が接合されている。
ＩＩＩ族窒化物半導体種結晶層８は、少なくともＧａＮを含む。また、ＩＩＩ族窒化物半導体種結晶層８のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ（Ｘ－ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ：Ｘ線回折）半値幅で５５０ａｒｃｓｅｃ以下である。
このようなＩＩＩ族窒化物半導体種結晶層８上に、ＩＩＩ族窒化物半導体層２０が形成されている。ＩＩＩ族窒化物半導体層２０は、ＧａＮを含む。
本発明の窒化物半導体基板１００では、ＩＩＩ族窒化物半導体層２０が、種結晶のＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層８上にエピタキシャル形成されていることにより、転位密度が極めて少なく、良好な結晶性を示すことができる。その結果、本発明の窒化物半導体基板１００では、デバイスの特性を向上できる。
また、本発明の窒化物半導体基板１００は、上記の通り複数の層が積層された複合基板６を含む支持基板１０を含むことにより、熱膨張係数差によるＩＩＩ族窒化物半導体層８のエピタキシャル成長中の反りを小さくすることができるので、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層２０を有することができる。そのため、ＩＩＩ族窒化物半導体層２０を最終的に支持基板１０から剥離し、自立基板として使用する事もできる。
以下、図１に示す窒化物半導体基板１００をより詳細に説明する。
多結晶セラミックコア１は、例えば、窒化アルミニウムを含むものとすることができる。多結晶セラミックコア１が窒化アルミニウムを含むものであれば、熱膨張係数差を極めて小さくできる。
このような多結晶セラミックコア１は、焼結助剤によって例えば１８００℃の高温で焼結され、約６００～１１５０μｍの厚さを有することができる。基本的にはシリコン基板のＳＥＭＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ）規格の厚さで形成される場合が多い。
第１の接着層２および第２の接着層４は、例えば、テトラエチルオルトシリケート（ＴＥＯＳ）層もしくは酸化ケイ素（ＳｉＯ２）層、またはその両方を含む層であり得る。第１の接着層２および第２の接着層４は、それぞれ、ＬＰＣＶＤ（Ｌｏｗ－Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：減圧化学気相成長）プロセスやＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）プロセス等によって堆積され、おおよそ５０～２００ｎｍの厚さを有することができる。
導電層３は、例えばポリシリコンを含み、例えばＬＰＣＶＤプロセス等によって堆積される。導電層３は、導電性を付与するための層であり、例えばホウ素（Ｂ）やリン（Ｐ）等がドープされる。このポリシリコンを含む導電層３は、必要に応じて設けるものであって、無くなくても良く、また第１の接着層２の片面のみに成膜されていても良い。
任意の導電層３は、５０ｎｍ～５００ｎｍの厚さを有するものであるが好ましい。導電層３の厚さがこの範囲であれば、反りの発生を抑制しながら、優れた導電性を有する部分を含む窒化物半導体基板１００とすることができる。
バリア層５は、例えば窒化ケイ素を含み、ＬＰＣＶＤプロセス等によって堆積され、厚さは１００ｎｍ～１５００ｎｍ程度である。バリア層５は、セラミックス等の基板内部からの不純物をブロックする層である。
平坦化層７は、例えばＬＰＣＶＤプロセス等によって堆積され、例えば厚さは５００ｎｍ～３０００ｎｍ程度である。この平坦化層７は、上面の平坦化のために堆積されるものである。平坦化層７の材質としては、例えば、テトラオルトシリケート、または酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（Ｓｉ３Ｎ４）、あるいは酸窒化珪素（ＳｉｘＯｙＮｚ；０＜ｘ＜１、０＜ｙ＜２、０≦ｚ≦０．６）等の通常のセラミックスの膜材等が選ばれる。
本発明の窒化物半導体基板１００では、ＩＩＩ族窒化物半導体種結晶層８における種結晶のＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である。種結晶のＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で３００ａｒｃｓｅｃ以下であることがより好ましい。
ＩＩＩ族窒化物半導体種結晶層８は、ＧａＮの他、例えば、ＡｌＮおよびＡｌＧａＮの１種以上を含むものとすることができる。
また、ＩＩＩ族窒化物半導体種結晶層８の厚さは、用途によって変更されるため特に限定されないが、例えば１００ｎｍ以上とすることができる。
ＩＩＩ族窒化物半導体層２０は、ＧａＮを含むが、ＧａＮの他、例えば、ＡｌＮおよびＡｌＧａＮの１種以上を含むものとすることもできる。
ＩＩＩ族窒化物半導体層２０におけるＧａＮは、上記の通り結晶性のよいＩＩＩ族窒化物半導体種結晶層８上にエピタキシャル成長させたものであるので、ＩＩＩ族窒化物半導体種結晶層８のＧａＮの結晶性と同じく良好な結晶性を示すことができる。また、ＩＩＩ族窒化物半導体層２０は、クラックを含むことなく、例えば１０μｍ以上の厚さを有することができる。
図示していないが、本発明の窒化物半導体基板１００において、複合基板６は、上記導電層３の代わりに、ＩＩＩ族窒化物半導体種結晶層８が接合されていない裏面側表面に積層された裏面導電層を更に有してもよい。裏面導電層は、導電層３と同様に、例えばポリシリコンを含み、例えばＬＰＣＶＤプロセス等によって堆積される。また、裏面導電層は、例えば５０ｎｍ～５００ｎｍの厚さを有することができる。
本発明の窒化物半導体基板１００は、例えば、以下に例を挙げて説明する、本発明の窒化物半導体基板の製造方法によって製造することができる。ただし、本発明の窒化物半導体基板１００は、本発明の窒化物半導体基板の製造方法以外の方法によって製造してもよい。
本発明の窒化物半導体基板は、支持基板として、図１０または図１１に概略的に示す複合基板１０を用いることもできる。
図１０に示す支持基板１０は、複合基板６と、複合基板６上に、この複合基板６の表面（おもて側表面）のみに結合された平坦化層７を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層８とを含む。複合基板６は、多結晶セラミックコア１、多結晶セラミックコア１全体に結合された第１の接着層２、第１の接着層２全体に結合されたバリア層５、バリア層５の裏面に結合された第２の接着層４、および第２の接着層４の裏面に結合された導電層３を含む複数の層が積層された複合基板６である。
図１１に示す支持基板１０は、複合基板６と、複合基板６上に、この複合基板６の表面（おもて側表面）のみに結合された平坦化層７を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層８とを含む。複合基板６は、多結晶セラミックコア１、多結晶セラミックコア１全体に結合された第１の接着層２、第１の接着層２の裏面に結合された導電層３、導電層３の裏面に結合された第２の接着層４、ならびに第１の接着層２の表面および側面と導電層３の側面と第２の接着層４の側面および裏面とに結合されたバリア層５を含む複数の層が積層された複合基板である。
図１０および図１１に示す複合基板６の各層は、先に説明したものと同様であり得る。
図１０および図１１に示すような導電層３が裏面側にだけに成膜されている構造の支持基板１０を含んだ窒化物半導体基板１００は、図１を参照しながら先に説明した効果に加え、高周波デバイスを作製する場合に支持基板１０の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
［窒化物半導体基板の製造方法］
以下、本発明の窒化物半導体基板の製造方法の例として、第１および第２の実施形態を、図面を参照しながら説明する。ただし、本発明の窒化物半導体基板の製造方法は、以下に説明する例に限定されない。
以下、本発明の窒化物半導体基板の製造方法の例として、第１および第２の実施形態を、図面を参照しながら説明する。ただし、本発明の窒化物半導体基板の製造方法は、以下に説明する例に限定されない。
（第１の実施形態）
本発明の窒化物半導体基板の製造方法の第１の実施形態を、図２～図６を参照しながら、説明する。
本発明の窒化物半導体基板の製造方法の第１の実施形態を、図２～図６を参照しながら、説明する。
（工程（１）：出発支持基板を成長基板として準備する工程）
工程（１）では、接合用ＩＩＩ族窒化物半導体基板を製造するため、図２（ａ）に示すように、出発複合基板３６上に出発平坦化層３７を介して出発種結晶層３８としてシリコン単結晶薄膜が接合された出発支持基板３０を成長基板として準備する。出発支持基板３０は、ＧａＮ用支持基板と呼ぶこともできる。
工程（１）では、接合用ＩＩＩ族窒化物半導体基板を製造するため、図２（ａ）に示すように、出発複合基板３６上に出発平坦化層３７を介して出発種結晶層３８としてシリコン単結晶薄膜が接合された出発支持基板３０を成長基板として準備する。出発支持基板３０は、ＧａＮ用支持基板と呼ぶこともできる。
出発複合基板３６は、例えば図３に概略断面図を示す構成を有することができる。具体的には、図３に示す出発複合基板３６は、多結晶セラミックコア３１と、多結晶セラミックコア３１に全体に結合された第１の接着層３２と、第１の接着層３２全体に結合された導電層３３と、導電層３３全体に結合された第２の接着層３４と、第２の接着層３４全体に結合されたバリア層３５とを含む支持構造である。
多結晶セラミックコア３１、第１の接着層３２、導電層３３、第２の接着層３４、およびバリア層３５のそれぞれは、例えば、図１を参照しながら説明した本発明の窒化物半導体基板１００が含む複合基板６の各層と同様のものとすることができる。出発複合基板３６は、複合基板６の説明で述べた方法で製造することができる。尚、出発複合基板３６は、複数の層が積層されたものであればよく、図３に示すものに限定されない。例えば、導電層３３および第１の接着層３２は必要に応じて成膜されるものであり、必ずしも存在するわけではなく、また片面のみに成膜されている場合もある。
図２（ａ）および図３に示す例では、平坦化膜３７は、出発複合基板３６の片面のみに結合されている。平坦化膜３７は、例えば図１を参照しながら説明した平坦化膜７と同じものとすることができるが、これに限定されるものではない。
シリコン単結晶薄膜３８は、平坦化膜３７に結合されており、実質的シリコン層と呼ぶこともできる。シリコン単結晶薄膜３８は、例えば５０ｎｍ～１０００ｎｍ程度の厚さを有し、工程（２）におけるＧａＮを含むＩＩＩ族窒化物半導体種結晶層のエピタキシャル成長のために使用される。
出発種結晶層であるシリコン単結晶薄膜３８は、軸方位が〈１１１〉のシリコン単結晶薄膜であることが好ましいが、抵抗率等は問わない。
シリコン単結晶薄膜３８は、例えば、貼り合わせ工程によって平坦化層３７に貼り合わせ、その後イオン照射法などによって必要な厚みを残して剥離することによって形成することができる。
（工程（２）：接合用ＩＩＩ族窒化物半導体基板を製造する工程）
次に、工程（２）として、図２（ｂ）に示す接合用ＩＩＩ族窒化物半導体基板２００を製造する工程を行う。この工程（２）では、成長基板である出発支持基板３０上、より具体的には出発種結晶層であるシリコン単結晶薄膜３８上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層８をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層８を含む接合用ＩＩＩ族窒化物半導体基板２００を製造する。
次に、工程（２）として、図２（ｂ）に示す接合用ＩＩＩ族窒化物半導体基板２００を製造する工程を行う。この工程（２）では、成長基板である出発支持基板３０上、より具体的には出発種結晶層であるシリコン単結晶薄膜３８上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層８をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層８を含む接合用ＩＩＩ族窒化物半導体基板２００を製造する。
この工程（２）は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属化学気相成長法）反応炉において行うことができる。
この工程（２）では、出発支持基板３０のシリコン単結晶薄膜３８上にＡｌＮ、ＡｌＧａＮおよびＧａＮ等のＩＩＩ族窒化物半導体種結晶層（エピタキシャル層）８のエピタキシャル成長を行う。ＩＩＩ族窒化物半導体種結晶層８の構造はこれに限らず、ＡｌＧａＮを成膜しない場合や、ＡｌＧａＮ成膜後さらにＡｌＮを成膜する場合もある。また、Ａｌ組成を変化させたＡｌＧａＮを複数層成膜させる場合もある。一方で、工程（２）では、ＧａＮは必ず成長させる。膜厚は用途によって変更されるため、特に限定されない。
エピタキシャル成長の際、例えば、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ｎ源としてＮＨ３を用いる。また、キャリアガスは、例えば、Ｎ２およびＨ２、またはそのいずれかとすることができ、プロセス温度は９００～１２００℃程度とすることができる。
工程（２）において条件を制御して、例えば軸方位が〈１１１〉のシリコン単結晶薄膜３８上にＩＩＩ族窒化物半導体種結晶層８をエピタキシャル成長することにより、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層８を含む接合用ＩＩＩ族窒化物半導体基板２００を製造することができる。
（工程（３）：レーザー照射にてシリコン単結晶薄膜に剥離層を形成する工程）
次に、工程（２）で製造した接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８のＩＩＩ族窒化物半導体種結晶層８との界面近傍に、図２（ｃ）に示すようにレーザーを照射して、図４（ｄ）に示す剥離層３８ａを形成する。
次に、工程（２）で製造した接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８のＩＩＩ族窒化物半導体種結晶層８との界面近傍に、図２（ｃ）に示すようにレーザーを照射して、図４（ｄ）に示す剥離層３８ａを形成する。
このときのレーザーの波長は、ＧａＮのバンドギャップエネルギーに等しい光の波長よりは長く、シリコン単結晶のバンドギャップエネルギーに等しい光の波長よりは短い方が好ましい。具体的には、約３６０ｎｍ以上１１００ｎｍ以下が好ましい。そうすることで、シリコン単結晶薄膜３８を狙って剥離層３８ａを形成できるため、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８へのダメージを抑制できる。またレーザーのパワーは剥離層３８ａを形成できれば特に限定されないが、５Ｗ～２０Ｗ程度が適している。レーザーを照射するピッチは、３０μｍ程度以下とすることが好ましい。照射ピッチを３０μｍ以下とすることで、以下に説明する工程（６）での剥離を十分に行うことができる剥離層３８ａを形成することができる。
レーザー照射で剥離層（ダメージ層）３８ａを形成して剥離する方法を用いることで、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８とシリコン単結晶のレーザーの集光しやすさの違いを利用でき、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８を透過したレーザーによりシリコン単結晶薄膜３８に剥離層３８ａを形成できるため、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８へのダメージを抑制できる。また、レーザーでは表面から深い位置に集光できるため、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８が数μｍ成膜されている場合でも、シリコン単結晶薄膜３８のＩＩＩ族窒化物半導体種結晶層８との界面付近に剥離層３８ａを形成できる。
一方、スマートカット法（登録商標）などのイオン照射による剥離方法では、侵入深さの制限が大きく、数μｍ以上のＩＩＩ族窒化物半導体種結晶層が形成されているとイオンが侵入できず剥離ができない場合が多い。また、イオン照射では結晶にダメージが入ってしまう。
（工程（４）：出発複合基板とは別の複合基板を準備し、該複合基板上に平坦化層を積層する工程）
次に、図４（ｅ）の下方に示す、複合基板６を準備する。この複合基板６は、工程（１）で準備した出発複合基板３６とは別の支持用ベース基板である。
次に、図４（ｅ）の下方に示す、複合基板６を準備する。この複合基板６は、工程（１）で準備した出発複合基板３６とは別の支持用ベース基板である。
この工程（４）で準備する複合基板６は、本発明の窒化物半導体基板が含む複合基板と同じである。すなわち、複合基板６は、図１に示した複合基板６と同じく、多結晶セラミックコア１、多結晶セラミックコア１全体に接合された第１の接着層２、第１の接着層２全体に積層された第２の接着層４、および第２の接着層４全体に結合されたバリア層５を含む複数の層が積層された複合基板６である。
次に、準備した複合基板６上に平坦化層７を積層する。
複合基板６および平坦化層７の作製方法については、本発明の窒化物半導体における説明を参照されたい。
（工程（５）：平坦化層とＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程）
次に、図４（ｅ）に示すように、工程（４）で準備した複合基板６上に積層した平坦化層７と接合用ＩＩＩ族窒化物半導体基板２００（シリコン単結晶薄膜３８に剥離層３８ａが形成されている）のＩＩＩ族窒化物半導体種結晶層８とを貼り合わせて、図５（ｆ）に示す接合基板３００を得る。
次に、図４（ｅ）に示すように、工程（４）で準備した複合基板６上に積層した平坦化層７と接合用ＩＩＩ族窒化物半導体基板２００（シリコン単結晶薄膜３８に剥離層３８ａが形成されている）のＩＩＩ族窒化物半導体種結晶層８とを貼り合わせて、図５（ｆ）に示す接合基板３００を得る。
（工程（６）：成長基板（出発支持基板）の一部を接合基板から剥離する工程）
次に、工程（５）で作製した接合基板３００において、図５（ｆ）に示す剥離層３８ａで接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８を図５（ｇ）に示すように一部分３８ｂと他の一部分３８ｃとに分割して、成長基板である出発支持基板３０の一部を接合基板３００から剥離する。
次に、工程（５）で作製した接合基板３００において、図５（ｆ）に示す剥離層３８ａで接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８を図５（ｇ）に示すように一部分３８ｂと他の一部分３８ｃとに分割して、成長基板である出発支持基板３０の一部を接合基板３００から剥離する。
この剥離については、方法は特に限定されないが、例えば、図５（ｆ）に示す接合基板３００の表裏面をそれぞれ接着性のあるもので治具に固定し、逆側に力を加えることで、シリコン単結晶薄膜３８を剥離層３８ａで分割して剥離する事が可能である。
（工程（７）：シリコン単結晶薄膜の接合基板に残った部分を除去して、支持基板を得る工程）
次に、図６（ｈ）に示すシリコン単結晶薄膜の接合基板３００に残った部分３８ｃの剥離面を研磨することで、シリコン単結晶薄膜の一部分３８ｃを除去する。こうすることで、図６（ｉ）に示す、複合基板６と、複合基板６上に平坦化層７を介して接合されたＩＩＩ族窒化物半導体種結晶層としてのＩＩＩ族窒化物半導体種結晶層８とを含む支持基板１０が得られる。図６（ｉ）に示すように、支持基板１０の表層は、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８である。
次に、図６（ｈ）に示すシリコン単結晶薄膜の接合基板３００に残った部分３８ｃの剥離面を研磨することで、シリコン単結晶薄膜の一部分３８ｃを除去する。こうすることで、図６（ｉ）に示す、複合基板６と、複合基板６上に平坦化層７を介して接合されたＩＩＩ族窒化物半導体種結晶層としてのＩＩＩ族窒化物半導体種結晶層８とを含む支持基板１０が得られる。図６（ｉ）に示すように、支持基板１０の表層は、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８である。
これらの工程を経ることで、ＧａＮを含み、ＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である窒化物半導体種結晶層８を表層として含む、支持基板１０（ＧａＮ用支持基板）を作製することができる。
（工程（８）：支持基板のＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程）
次に、図６（ｊ）に示すように、支持基板１０のＩＩＩ族窒化物半導体種結晶層８上にＧａＮを含むＩＩＩ族窒化物半導体層２０をエピタキシャル成長させる。エピタキシャル成膜の条件は、工程（２）と同様とすることができる。
次に、図６（ｊ）に示すように、支持基板１０のＩＩＩ族窒化物半導体種結晶層８上にＧａＮを含むＩＩＩ族窒化物半導体層２０をエピタキシャル成長させる。エピタキシャル成膜の条件は、工程（２）と同様とすることができる。
以上に説明した工程（１）～（８）により、図６（ｊ）に示す窒化物半導体基板１００を製造することができる。
（第２の実施形態）
次に、本発明の窒化物半導体基板の製造方法の第２の実施形態を、図７～図９を参照しながら、説明する。
次に、本発明の窒化物半導体基板の製造方法の第２の実施形態を、図７～図９を参照しながら、説明する。
第２の実施形態は、成長基板として、出発支持基板３０の代わりに、図７（ａ）に示すシリコン単結晶基板４０を用いる点で、第１の実施形態と大きく異なる。以下では、第１の実施形態との相違点を主として説明する。
工程（１）では、上記の通り、成長基板として、図７（ａ）に示すシリコン単結晶基板４０を準備する。
シリコン単結晶基板４０は、軸方位が〈１１１〉のシリコン単結晶基板であることが好ましいが、抵抗率等は特に問わない。
工程（２）では、成長基板であるシリコン単結晶基板４０上に、第１の実施形態と同様にして、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層８をエピタキシャル成長させることで、図７（ｂ）に示す、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体種結晶層８を含む接合用ＩＩＩ族窒化物半導体基板２００を製造する。
工程（３）では、成長基板であるシリコン単結晶基板４０のＩＩＩ族窒化物半導体種結晶層８との界面近傍に図７（ｃ）に示すようにレーザーを照射して、剥離層を形成する。剥離層の形成は、第１の実施形態と同様にして行うことができる。
工程（４）は、第１の実施形態と同じである。
工程（５）では、工程（４）で準備した複合基板６上に積層した平坦化層７と接合用ＩＩＩ族窒化物半導体基板２００（シリコン単結晶基板４０に剥離層４０ａが形成されている）のＩＩＩ族窒化物半導体種結晶層８とを貼り合わせて、図８（ｄ）に示す接合基板３００を得る。
工程（６）では、工程（５）で作製した接合基板３００において、図８（ｄ）に示す剥離層４０ａで接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶基板４０を図８（ｅ）に示すように一部分４０ｂと他の一部分４０ｃとに分割して、成長基板であるシリコン単結晶基板の一部４０ｂを接合基板３００から剥離する。剥離は、第１の実施形態と同様にして行うことができる。
工程（７）では、図９（ｆ）に示すシリコン単結晶基板の接合基板３００に残った部分４０ｃの剥離面を研磨することで、シリコン単結晶薄膜の一部分４０ｃを除去する。こうすることで、図９（ｇ）に示す、複合基板６と、複合基板６上に平坦化層７を介して接合されたＩＩＩ族窒化物半導体種結晶層としてのＩＩＩ族窒化物半導体種結晶層８とを含む支持基板１０が得られる。図９（ｇ）に示すように、支持基板１０の表層は、ＧａＮを含むＩＩＩ族窒化物半導体種結晶層８である。
工程（８）は、第１の実施形態と同じである。
以上に説明した工程（１）～（８）により、図９（ｈ）に示す窒化物半導体基板１００を製造することができる。
以上に例を挙げて説明した本発明の窒化物半導体基板の製造方法では、ＧａＮを含むＩＩＩ族窒化物半導体層（例えばＧａＮエピタキシャル層）２０と支持基板１０との格子定数差を極めて小さくすることができるため、転位が少なく、結晶性の良いＧａＮを含むＩＩＩ族窒化物半導体層２０を形成する事ができる。また、これを繰り返すことによって、より転位の少ないＩＩＩ族窒化物半導体層２０を成膜できる。
また、この方法で成膜したＩＩＩ族窒化物半導体層２０は転位が少ないので厚く積層できる。そして、複数の層が積層された複合基板６を含む支持基板１０を支持基板として用いるので、熱膨張係数差によるＩＩＩ族窒化物半導体層２０の成長中の反りを小さくすることができ、クラックを含まずに厚さの大きなＩＩＩ族窒化物半導体層２０を形成することができる。そのため、ＩＩＩ族窒化物半導体層２０を最終的に支持基板１０から剥離し、自立基板として使用する事ができる。
一方、従来、複数の層が積層された複合基板上にＧａＮを含むＩＩＩ族窒化物半導体種結晶を形成しても、格子定数を適切にすることができず、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のＩＩＩ族窒化物半導体種結晶層を形成することはできなかった。
また、第１の実施形態では、図５（ｇ）に示すようにシリコン単結晶薄膜３８を分割することで接合基板３００から出発支持基板３０を剥離するため、剥離された出発支持基板３０の表層に再度シリコン単結晶を貼り合わせることで得られる基板を、再度出発支持基板として利用可能となり、コスト削減のメリットを得ることができる。必要に応じ、表層に残ったシリコン単結晶薄膜８の一部分３８ｂを除去して、ＳｉＯ２を成膜してからシリコン単結晶を貼り合わせてもよい。バックグラウンド等で除去する場合では、基板の再利用ができない。
なお、工程（４）で準備する複合基板６として、図１に示した複合基板６の代わりに、図１０又は図１１に示す複合基板６を準備し、この複合基板６の表面（おもて側表面）上のみに平坦化層７を積層してもよい。
この変形例の窒化物半導体基板の製造方法では、支持基板の表面側導電層によるリークパスが生じず、高周波特性にも優れた窒化物半導体基板を製造することができる。
また、以上では、出発複合基板３６として、図３に示したものを用いる例を説明したが、出発複合基板の構造は、図３のものに限定されず、例えば、図１０及び図１１に示した複合基板６と同様の構造であってもよい。
以下、実施例および比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
実施例１では、図２、および図４～図６に示す第１の実施形態の製造フローで、窒化物半導体基板を製造した。
実施例１では、図２、および図４～図６に示す第１の実施形態の製造フローで、窒化物半導体基板を製造した。
（工程（１））
まず、先に図２（ａ）および図３を参照しながら説明した出発支持基板（ＧａＮ用支持基板）３０を成長基板として作製した。
まず、先に図２（ａ）および図３を参照しながら説明した出発支持基板（ＧａＮ用支持基板）３０を成長基板として作製した。
工程（１）では、軸方位が〈１１１〉のシリコン単結晶を平坦化層３７に貼り合わせ、その後イオン照射法によって厚みを残して剥離することによって、シリコン単結晶薄膜３８を形成した。
（工程（２））
この出発支持基板３０をＭＯＣＶＤ反応炉に載置し、出発支持基板３０上にＡｌＮ、ＡｌＧａＮおよびＧａＮを含むＩＩＩ族窒化物半導体種結晶層のエピタキシャル成長を行った。出発支持基板３０は、サテライトと呼ばれるウェーハポケットに載置した。エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いた。
この出発支持基板３０をＭＯＣＶＤ反応炉に載置し、出発支持基板３０上にＡｌＮ、ＡｌＧａＮおよびＧａＮを含むＩＩＩ族窒化物半導体種結晶層のエピタキシャル成長を行った。出発支持基板３０は、サテライトと呼ばれるウェーハポケットに載置した。エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いた。
また、キャリアガスはＮ２およびＨ２のいずれも使用した。プロセス温度は１２００℃とした。
工程（２）では、サテライトの上にＧａＮ用支持基板を載置し、エピタキシャル成長を行う際、エピタキシャル層は基板側から成長方向に向かって順にＡｌＮ、ＡｌＧａＮを成膜し、その後ＧａＮをエピタキシャル成長させた。
これにより、図２（ｂ）に示すように、出発支持基板３０のシリコン単結晶薄膜３８上に、ＩＩＩ族窒化物半導体種結晶層（エピタキシャル層）８を成膜し、接合用ＩＩＩ族窒化物半導体基板（ＧａＮ ｏｎ ＧａＮ用支持基板）２００を作製した。ＩＩＩ族窒化物半導体種結晶層（エピタキシャル層）８の総膜厚は１μｍとした。
（工程（３））
次に、図２（ｃ）に示すように、工程（２）で作製した接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８のＩＩＩ族窒化物半導体種結晶層（エピタキシャル層）８との界面近傍に、レーザーを照射した。
次に、図２（ｃ）に示すように、工程（２）で作製した接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８のＩＩＩ族窒化物半導体種結晶層（エピタキシャル層）８との界面近傍に、レーザーを照射した。
このときのレーザーの波長は１０６４ｎｍ、照射のピッチは５μｍとした。また、レーザーのパワーは１２Ｗとした。この工程（３）により、図４（ｄ）に示す剥離層３８ａを形成した。
（工程（４））
工程（１）で準備した出発複合基板３６とは別に、図４（ｅ）の下方に示す、支持用ベース基板としての複合基板６を用意した。また、この複合基板６上に、平坦化層７を積層した。複合基板６および平坦化層７は、工程（１）の出発支持基板３０の作製方法の内、表層のシリコン単結晶薄膜３８を貼り合わせる工程を行わない方法で作製した。
工程（１）で準備した出発複合基板３６とは別に、図４（ｅ）の下方に示す、支持用ベース基板としての複合基板６を用意した。また、この複合基板６上に、平坦化層７を積層した。複合基板６および平坦化層７は、工程（１）の出発支持基板３０の作製方法の内、表層のシリコン単結晶薄膜３８を貼り合わせる工程を行わない方法で作製した。
（工程（５））
次に、図４（ｅ）に示すようにこの複合基板６上に形成した平坦化層７に、工程（１）～（３）で作製した接合用ＩＩＩ族窒化物半導体基板２００を貼り合わせて、図５（ｆ）に示す接合基板３００を得た。貼り合わせ工程は室温で実施した。
次に、図４（ｅ）に示すようにこの複合基板６上に形成した平坦化層７に、工程（１）～（３）で作製した接合用ＩＩＩ族窒化物半導体基板２００を貼り合わせて、図５（ｆ）に示す接合基板３００を得た。貼り合わせ工程は室温で実施した。
（工程（６））
工程（５）で作製した接合基板３００において、図５（ｆ）に示す剥離層３８ａで接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８を図５（ｇ）に示すように一部分３８ｂと他の一部分３８ｃとに分割して、成長基板である出発支持基板３０の一部を接合基板３００から剥離した。ここでは、接合基板３００の上下を治具に固定し、反対方向の外力を加えることにより、剥離層でシリコン単結晶薄膜３８を分割した。
工程（５）で作製した接合基板３００において、図５（ｆ）に示す剥離層３８ａで接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶薄膜３８を図５（ｇ）に示すように一部分３８ｂと他の一部分３８ｃとに分割して、成長基板である出発支持基板３０の一部を接合基板３００から剥離した。ここでは、接合基板３００の上下を治具に固定し、反対方向の外力を加えることにより、剥離層でシリコン単結晶薄膜３８を分割した。
（工程（７））
工程（６）での剥離後、図６（ｈ）に示す、接合基板３００の表層に残存したシリコン単結晶薄膜の一部分３８ｃを研磨した。１００ｎｍ程度研磨することで、シリコン単結晶薄膜を完全に除去した。これにより、図６（ｉ）に示す、複合基板６と、複合基板６上に平坦化層７を介して接合されたＩＩＩ族窒化物半導体種結晶層８とを含む支持基板１０を得た。
工程（６）での剥離後、図６（ｈ）に示す、接合基板３００の表層に残存したシリコン単結晶薄膜の一部分３８ｃを研磨した。１００ｎｍ程度研磨することで、シリコン単結晶薄膜を完全に除去した。これにより、図６（ｉ）に示す、複合基板６と、複合基板６上に平坦化層７を介して接合されたＩＩＩ族窒化物半導体種結晶層８とを含む支持基板１０を得た。
支持基板１０の表層のＩＩＩ族窒化物半導体種結晶層８のＧａＮの（０００２）成長面の結晶性は、ＸＲＤ半値幅で５４０ａｒｃｓｅｃであった。
（工程（８））
工程（７）までで作製した支持基板１０上に、図６（ｊ）に示すように、ＧａＮ層をＩＩＩ族窒化物半導体層２０としてエピタキシャル成長した。この時のエピタキシャル成長条件は、膜厚以外は工程（２）と同様とした。ＧａＮ層２０の膜厚については、既にＩＩＩ族窒化物半導体種結晶層８に存在しているＧａＮ層と併せて５μｍになるように成膜した。これにより、図６（ｊ）に示す、実施例１の窒化物半導体基板１００を製造した。
工程（７）までで作製した支持基板１０上に、図６（ｊ）に示すように、ＧａＮ層をＩＩＩ族窒化物半導体層２０としてエピタキシャル成長した。この時のエピタキシャル成長条件は、膜厚以外は工程（２）と同様とした。ＧａＮ層２０の膜厚については、既にＩＩＩ族窒化物半導体種結晶層８に存在しているＧａＮ層と併せて５μｍになるように成膜した。これにより、図６（ｊ）に示す、実施例１の窒化物半導体基板１００を製造した。
その後、ＧａＮ層２０に含まれるＧａＮの結晶性を測定したところ、ＧａＮの（０００２）成長面の結晶性は、ＸＲＤ半値幅で２５０ａｒｃｓｅｃであった。
また、ＧａＮ層２０は、クラックを含んでいなかった。
（実施例２）
実施例２では、図７～図９に示すに示す第２の実施形態の製造フローで、窒化物半導体基板を製造した。
実施例２では、図７～図９に示すに示す第２の実施形態の製造フローで、窒化物半導体基板を製造した。
（工程（１））
まず、成長基板として、図７（ａ）に示すシリコン単結晶基板４０を用意した。シリコン単結晶基板４０は軸方位〈１１１〉のものとした。
まず、成長基板として、図７（ａ）に示すシリコン単結晶基板４０を用意した。シリコン単結晶基板４０は軸方位〈１１１〉のものとした。
（工程（２））
このシリコン単結晶基板４０をＭＯＣＶＤ反応炉に載置し、シリコン単結晶基板４０上にＡｌＮ、ＡｌＧａＮおよびＧａＮを含むＩＩＩ族窒化物半導体種結晶層のエピタキシャル成長を行った。シリコン単結晶基板４０は、サテライトと呼ばれるウェーハポケットに載置した。エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いた。
このシリコン単結晶基板４０をＭＯＣＶＤ反応炉に載置し、シリコン単結晶基板４０上にＡｌＮ、ＡｌＧａＮおよびＧａＮを含むＩＩＩ族窒化物半導体種結晶層のエピタキシャル成長を行った。シリコン単結晶基板４０は、サテライトと呼ばれるウェーハポケットに載置した。エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いた。
また、キャリアガスはＮ２およびＨ２のいずれも使用した。プロセス温度は１２００℃とした。
工程（２）では、サテライトの上にＧａＮ用支持基板を載置し、エピタキシャル成長を行う際、エピタキシャル層は基板側から成長方向に向かって順にＡｌＮ、ＡｌＧａＮを成膜し、その後ＧａＮをエピタキシャル成長させた。
これにより、図７（ｂ）に示すように、シリコン単結晶基板４０上に、ＩＩＩ族窒化物半導体種結晶層（エピタキシャル層）８を成膜し、接合用ＩＩＩ族窒化物半導体基板（ＧａＮ ｏｎ Ｓｉ基板）２００を作製した。ＩＩＩ族窒化物半導体種結晶層（エピタキシャル層）８の総膜厚は１μｍとした。
（工程（３））
次に、図７（ｃ）に示すように、工程（２）で作製した接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶基板４０のＩＩＩ族窒化物半導体種結晶層８との界面付近に、レーザーを照射した。
次に、図７（ｃ）に示すように、工程（２）で作製した接合用ＩＩＩ族窒化物半導体基板２００のシリコン単結晶基板４０のＩＩＩ族窒化物半導体種結晶層８との界面付近に、レーザーを照射した。
このときのレーザーの波長は１０６４ｎｍ、照射のピッチは５μｍとした。また、レーザーのパワーは１２Ｗとした。この工程（３）により、シリコン単結晶基板４０に剥離層を形成した。
（工程（４））
実施例１の工程（４）と同様にして、複合基板６および平坦化層７を作製した。
実施例１の工程（４）と同様にして、複合基板６および平坦化層７を作製した。
（工程（５））
次に、工程（４）で作製した複合基板６上に形成した平坦化層７に、工程（１）～（３）で作製した接合用ＩＩＩ族窒化物半導体基板２００を貼り合わせて、図８（ｄ）に示す接合基板３００を得た。貼り合わせ工程は室温で実施した。
次に、工程（４）で作製した複合基板６上に形成した平坦化層７に、工程（１）～（３）で作製した接合用ＩＩＩ族窒化物半導体基板２００を貼り合わせて、図８（ｄ）に示す接合基板３００を得た。貼り合わせ工程は室温で実施した。
これ以降の工程（６）～（８）は、実施例１と同様とした。
工程（７）で得られた支持基板１０の表層のＩＩＩ族窒化物半導体種結晶層８のＧａＮの（０００２）成長面の結晶性は、ＸＲＤ半値幅で５４０ａｒｃｓｅｃであった。
また、工程（８）で得られた、図９（ｈ）に示す窒化物半導体基板１００の表層であるＧａＮ層２０のＧａＮの結晶性を測定したところ、ＧａＮの（０００２）成長面の結晶性は、ＸＲＤ半値幅で４５０ａｒｃｓｅｃであった。
また、ＧａＮ層２０は、クラックを含んでいなかった。
（比較例）
比較例では、実施例１の工程（２）において、ＧａＮ層を総膜厚５μｍ成膜して、ＧａＮ ｏｎ ＧａＮ用支持基板を作製した。この支持基板を比較例の窒化物半導体基板とした。
比較例では、実施例１の工程（２）において、ＧａＮ層を総膜厚５μｍ成膜して、ＧａＮ ｏｎ ＧａＮ用支持基板を作製した。この支持基板を比較例の窒化物半導体基板とした。
比較例の窒化物半導体基板の表層のＧａＮの結晶性を測定したところ、ＧａＮの（０００２）成長面の結晶性は、ＸＲＤ半値幅で６００ａｒｃｓｅｃであった。
以上の結果から明らかなように、本発明の実施例１および２の窒化物半導体基板１００の表層であるＩＩＩ族窒化物半導体層２０は、転位の発生が抑えられ、ＧａＮの（０００２）成長面の結晶性は、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下であり、比較例の窒化物半導体基板の表層のＧａＮの結晶性よりも優れていた。
また、実施例１および２の窒化物半導体基板１００の表層であるＩＩＩ族窒化物半導体層２０では、反りの発生は確認されなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１、３１…多結晶セラミックコア、 ２、３２…第１の接着層、 ３、３３…導電層、 ４、３４…第２の接着層、 ５、３５…バリア層、 ６…複合基板、 ７…平坦化層、 ８…ＩＩＩ族窒化物半導体種結晶層、 １０…支持基板、 ２０…ＩＩＩ族窒化物半導体層（ＧａＮ層）、 ３０…出発支持基板（成長基板）、 ３６…出発複合基板、 ３７…出発平坦化層、 ３８…出発種結晶層（シリコン単結晶薄膜）、 ３８ａ、４０ａ…剥離層、 ３８ｂ、３８ｃ…出発種結晶層の一部、 ４０…シリコン単結晶基板、 ４０ｂ、４０ｃ…シリコン単結晶基板の一部、 １００…窒化物半導体基板、 ２００…接合用ＩＩＩ族窒化物半導体基板、３００…接合基板。
Claims (17)
- 支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板。 - 支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板。 - 支持基板上にＧａＮを含むＩＩＩ族窒化物半導体層が形成された窒化物半導体基板であって、
前記支持基板は、
多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板と、
前記複合基板上に、該複合基板の表面のみに結合された平坦化層を介して接合された、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層と
を含み、
前記ＩＩＩ族窒化物半導体層は、前記ＩＩＩ族窒化物半導体種結晶層上に形成されており、前記ＩＩＩ族窒化物半導体種結晶層のＧａＮの（０００２）成長面の結晶性が、ＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下のものであることを特徴とする窒化物半導体基板。 - 前記ＩＩＩ族窒化物半導体層は、ＧａＮの他、ＡｌＮおよびＡｌＧａＮの１種以上を含むものであること特徴とする請求項１から３のいずれか１項に記載の窒化物半導体基板。
- 前記多結晶セラミックコアが、窒化アルミニウムを含むものであることを特徴とする請求項１から４のいずれか１項に記載の窒化物半導体基板。
- 前記第１の接着層および前記第２の接着層のそれぞれは、テトラエチルオルトシリケートおよび／または酸化ケイ素を含み、前記バリア層は窒化ケイ素を含むものであることを特徴とする請求項１から５のいずれか一項に記載の窒化物半導体基板。
- 前記第１の接着層および前記第２の接着層のそれぞれは５０～２００ｎｍの厚さを有し、前記バリア層は１００ｎｍ～１５００ｎｍの厚さを有するものであることを特徴とする請求項１から６のいずれか一項に記載の窒化物半導体基板。
- 前記平坦化層は、テトラエチルオルトシリケート、酸化ケイ素、酸化アルミニウム、窒化ケイ素、および酸窒化ケイ素からなる群より選択される少なくとも１種を含み、５００ｎｍ～３０００ｎｍの厚さを有するものであることを特徴とする、請求項１から７のいずれか一項に記載の窒化物半導体基板。
- 前記ＩＩＩ族窒化物半導体種結晶層は、１００ｎｍ以上の厚さを有するものであることを特徴とする、請求項１から８のいずれか一項に記載の窒化物半導体基板。
- 前記複合基板が、前記第１の接着層と前記第２の接着層との間に、前記第１の接着層の全体もしくは片側に積層された導電層を更に有するものであることを特徴とする請求項１に記載の窒化物半導体基板。
- 前記導電層は、５０ｎｍ～５００ｎｍの厚さを有するものであることを特徴とする請求項１０に記載の窒化物半導体基板。
- 前記複合基板が、前記ＩＩＩ族窒化物半導体種結晶層が接合されていない裏面側表面に積層された裏面導電層を更に有するものであることを特徴とする請求項１、１０および１１のいずれか一項に記載の窒化物半導体基板。
- 少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に接合された第１の接着層、該第１の接着層全体に積層された第２の接着層、および前記第２の接着層全体に結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板上に平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法。 - 工程（４）において、前記複合基板として、前記第１の接着層と前記第２の接着層との間に、前記第１の接着層の全体もしくは片側に積層された導電層を更に有するものを準備することを特徴とする請求項１３に記載の窒化物半導体基板の製造方法。
- 少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層全体に結合されたバリア層、該バリア層の裏面に結合された第２の接着層、および該第２の接着層の裏面に結合された導電層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法。 - 少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させることを含む窒化物半導体基板の製造方法であって、
（１）接合用ＩＩＩ族窒化物半導体基板を製造するため、シリコン単結晶基板、または複数の層が積層された出発複合基板上に出発平坦化層を介して出発種結晶層としてシリコン単結晶薄膜が接合された出発支持基板を、成長基板として準備する工程、
（２）前記成長基板上に、少なくともＧａＮを含むＩＩＩ族窒化物半導体種結晶層をエピタキシャル成長させることで、ＧａＮの（０００２）成長面の結晶性がＸＲＤ半値幅で５５０ａｒｃｓｅｃ以下である前記ＩＩＩ族窒化物半導体種結晶層を含む接合用ＩＩＩ族窒化物半導体基板を製造する工程、
（３）前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記ＩＩＩ族窒化物半導体種結晶層との界面近傍にレーザーを照射して、剥離層を形成する工程、
（４）前記出発複合基板とは別の複合基板として、多結晶セラミックコア、該多結晶セラミックコア全体に結合された第１の接着層、該第１の接着層の裏面に結合された導電層、該導電層の裏面に結合された第２の接着層、並びに該第１の接着層の表面および側面と前記導電層の側面と前記第２の接着層の側面および裏面とに結合されたバリア層を含む複数の層が積層された複合基板を準備し、該複合基板の表面上のみに平坦化層を積層する工程、
（５）工程（４）で準備した前記複合基板上に積層した前記平坦化層と前記接合用ＩＩＩ族窒化物半導体基板の前記ＩＩＩ族窒化物半導体種結晶層とを貼り合わせて、接合基板を得る工程、
（６）前記剥離層で前記接合用ＩＩＩ族窒化物半導体基板の前記シリコン単結晶基板または前記シリコン単結晶薄膜を分割して、前記成長基板の一部を前記接合基板から剥離する工程、
（７）剥離面を研磨することで、前記シリコン単結晶基板または前記シリコン単結晶薄膜の前記接合基板に残った部分を除去して、前記複合基板と、前記複合基板上に平坦化層を介して接合された前記ＩＩＩ族窒化物半導体種結晶層とを含む支持基板を得る工程、および
（８）前記支持基板の前記ＩＩＩ族窒化物半導体種結晶層上にＧａＮを含むＩＩＩ族窒化物半導体層をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含むことを特徴とする窒化物半導体基板の製造方法。 - 工程（３）において使用する前記レーザーの波長を３６０ｎｍ以上１１００ｎｍ以下とすることを特徴とする請求項１３から１６のいずれか１項に記載の窒化物半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/041534 WO2023119916A1 (ja) | 2021-12-21 | 2022-11-08 | 窒化物半導体基板および窒化物半導体基板の製造方法 |
| TW111143110A TW202331794A (zh) | 2021-12-21 | 2022-11-11 | 氮化物半導體基板及氮化物半導體基板的製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021207564 | 2021-12-21 | ||
| JP2021207564 | 2021-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023092416A true JP2023092416A (ja) | 2023-07-03 |
| JP2023092416A5 JP2023092416A5 (ja) | 2024-06-12 |
Family
ID=86995650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022032212A Pending JP2023092416A (ja) | 2021-12-21 | 2022-03-03 | 窒化物半導体基板および窒化物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2023092416A (ja) |
-
2022
- 2022-03-03 JP JP2022032212A patent/JP2023092416A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| US5239188A (en) | Gallium nitride base semiconductor device | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| JP4529846B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| JP4597259B2 (ja) | Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法 | |
| JP2006528593A (ja) | エピタキシャル成長層の形成方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| JP5979547B2 (ja) | エピタキシャルウェハ及びその製造方法 | |
| CN111009602B (zh) | 具有2d材料中介层的外延基板及制备方法和制作组件 | |
| KR101178505B1 (ko) | 반도체 기판과 이의 제조 방법 | |
| US20230257905A1 (en) | Large-diameter substrate for group-iii nitride epitaxial growth and method for producing the same | |
| JP6831814B2 (ja) | 複数のイオン注入を用いた窒化ガリウム基板の製造方法 | |
| JP2015018960A (ja) | 半導体装置の製造方法 | |
| US20140159055A1 (en) | Substrates for semiconductor devices | |
| KR20230056686A (ko) | 다이아몬드 방열판을 갖는 헤테로에피택셜 구조 | |
| KR19990016925A (ko) | ＧａＮ 단결정 제조 방법 | |
| WO2023119916A1 (ja) | 窒化物半導体基板および窒化物半導体基板の製造方法 | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| JP2023092416A (ja) | 窒化物半導体基板および窒化物半導体基板の製造方法 | |
| JP2004296701A (ja) | エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法 | |
| JP2019052057A (ja) | 複合基板、ｉｉｉ族窒化物結晶付複合基板、およびｉｉｉ族窒化物結晶の製造方法 | |
| CN210984756U (zh) | 具有2d材料中介层的外延基板 | |
| KR20130112903A (ko) | 기판 상에 성장된 iii-질화물층 | |
| JP2008273792A (ja) | 金属窒化物層の製造方法、ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板 | |
| WO2023063278A1 (ja) | 窒化物半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240604 |