JP2023085776A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2023085776A JP2023085776A JP2021199992A JP2021199992A JP2023085776A JP 2023085776 A JP2023085776 A JP 2023085776A JP 2021199992 A JP2021199992 A JP 2021199992A JP 2021199992 A JP2021199992 A JP 2021199992A JP 2023085776 A JP2023085776 A JP 2023085776A
- Authority
- JP
- Japan
- Prior art keywords
- control terminal
- semiconductor module
- guide block
- case
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【課題】実装の容易な半導体モジュールを提供する。【解決手段】半導体モジュールは、半導体素子と、半導体素子を収容するケースと、複数の制御端子ユニットと、を備える。制御端子ユニットは、半導体素子に電気的に接続される少なくとも1つの制御端子と、ケースと別部品で構成され、少なくとも1つの制御端子に一体的に固定されるガイドブロックと、を有する。少なくとも1つの制御端子のそれぞれは、ケースの外壁面から突出する端子ピン部を有する。ガイドブロックは、ケースの外壁面から端子ピン部と同一方向に突出するガイドピン部を有する。複数の制御端子ユニットのガイドブロックは、互いに別部品で構成される。【選択図】図2
Description
本開示は、半導体モジュールに関する。
パワー半導体モジュールに代表される半導体モジュールでは、一般に、半導体素子と、半導体素子を搭載する配線基板を含む積層板と、半導体素子を収容するケースと、半導体素子に電気的に接続される複数の制御端子と、を備える。例えば、特許文献1に開示されるように、ケースには、当該ケースを貫通する複数の端子孔が設けられる。各制御端子は、当該複数の端子孔のうちのいずれかに挿入され、ケースの外壁面に突出する部分を有する。
特許文献1では、当該突出する部分に沿って突出するガイドピンがケースに設けられる。当該ガイドピンは、半導体モジュールを実装する基板との位置決めに用いられる。
特許文献1では、制御端子がベースに固定されるのに対して、ガイドピンがケースに固定される。したがって、これらの固定時の組立公差が制御端子およびガイドピンの互いの位置公差に影響を与える。このため、特許文献1に記載の半導体モジュールでは、制御端子およびガイドピンの互いの位置公差を高めることが難しく、半導体モジュールを基板に実装し難い場合がある。
以上の事情を考慮して、本開示のひとつの態様は、基板に実装しやすい半導体モジュールを提供することを目的とする。
以上の課題を解決するために、本開示の好適な態様に係る半導体モジュールは、半導体素子と、前記半導体素子を収容するケースと、前記半導体素子に電気的に接続される少なくとも1つの制御端子と、前記ケースと別部品で構成され、前記少なくとも1つの制御端子に一体的に固定されるガイドブロックと、を有する複数の制御端子ユニットと、を備え、前記少なくとも1つの制御端子のそれぞれは、前記ケースの外壁面から突出する端子ピン部を有し、前記ガイドブロックは、前記ケースの外壁面から前記端子ピン部と同一方向に突出するガイドピン部を有し、前記複数の制御端子ユニットの前記ガイドブロックは、互いに別部品で構成される。
以下、添付図面を参照しながら本開示に係る好適な実施形態を説明する。なお、図面において各部の寸法および縮尺は実際と適宜に異なり、理解を容易にするために模式的に示している部分もある。また、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られない。
1.第1実施形態
1-1.半導体モジュールの全体構成
図1は、第1実施形態に係る半導体モジュール10の平面図である。図2は、図1中のA-A線断面図である。図3は、半導体モジュール10の回路図である。半導体モジュール10は、IGBT(Insulated Gate Bipolar Transistor)モジュール等のパワーモジュールである。半導体モジュール10は、例えば、鉄道車両、自動車または家庭用電気機械等の機器に搭載されるインバーターまたは整流器等の装置での電力制御に用いられる。
1-1.半導体モジュールの全体構成
図1は、第1実施形態に係る半導体モジュール10の平面図である。図2は、図1中のA-A線断面図である。図3は、半導体モジュール10の回路図である。半導体モジュール10は、IGBT(Insulated Gate Bipolar Transistor)モジュール等のパワーモジュールである。半導体モジュール10は、例えば、鉄道車両、自動車または家庭用電気機械等の機器に搭載されるインバーターまたは整流器等の装置での電力制御に用いられる。
図1および図2に示すように、半導体モジュール10は、複数の半導体素子30と配線基板20とベース40とケース50とナットケース60と主端子70_1、70_2、70_3と制御端子80_1、80_2、80_3、80_4と2つのガイドブロック90とを備える。
ここで、配線基板20は、ベース40とともに積層板11を構成する。積層板11は、少なくとも配線基板20を有する板状の積層体である。本実施形態では、積層板11は、配線基板20のほか、ベース40を有する。また、制御端子80_1、80_2は、2つのガイドブロック90のうちの一方のガイドブロック90とともに制御端子ユニット12を構成する。同様に、制御端子80_3、80_4は、2つのガイドブロック90のうちの他方のガイドブロック90とともに制御端子ユニット12を構成する。制御端子ユニット12は、制御端子80_1、80_2または制御端子80_3、80_4とガイドブロック90とを一体化した構造体である。
なお、以下では、主端子70_1、70_2、70_3のそれぞれを主端子70という場合がある。制御端子80_1、80_2、80_3、80_4のそれぞれを制御端子80という場合がある。
以下、まず、図1から図3に基づいて、半導体モジュール10の各部の概略を順次説明する。なお、以下の説明は、便宜上、互いに直交するX軸、Y軸およびZ軸を適宜に用いて行う。Z軸は、半導体モジュール10の厚さ方向に平行な軸である。以下では、X軸に沿う一方向がX1方向であり、X1方向とは反対の方向がX2方向である。Y軸に沿う一方向がY1方向であり、Y1方向とは反対の方向がY2方向である。Z軸に沿う一方向がZ1方向であり、Z1方向とは反対の方向がZ2方向である。これらの方向と鉛直方向との関係は、特に限定されず、任意である。また、以下では、Z軸に沿う方向にみることを「平面視」という場合がある。
図2に示す配線基板20は、ケース50内に収容され、複数の半導体素子30を搭載する基板であり、当該複数の半導体素子30とともに回路を構成する。例えば、配線基板20は、DCB(Direct Copper Bonding)基板またはDBA(Direct Bonded Aluminum)基板等の基板である。
図示しないが、配線基板20は、絶縁基板と、当該絶縁基板の両面にそれぞれ設けられる2つの導体層と、を有する。当該絶縁基板は、例えば、窒化アルミニウム、酸化アルミニウムまたは窒化ケイ素等のセラミックスで構成される。当該2つの導体層のそれぞれは、例えば、銅またはアルミニウム等の金属で構成される。当該2つの導体層のうちの一方の導体層は、複数の半導体素子30とともに回路を構成する導体パターンである。当該一方の導体層には、複数の半導体素子30が半田等により接合される。ここで、図示しないが、当該一方の導体層には、ボンディングワイヤー等の配線が適宜に接続される。また、当該2つの導体層のうちの他方の導体層には、ベース40に半田等により接合される。
なお、当該他方の導体層は、ベース40に半田以外の方法で接合されてもよい。また、当該他方の導体層は、放熱用基板として機能するように構成されてもよい。この場合、ベース40が省略されてもよい。また、図1に示す例は、ベース40上に積層される配線基板20の数が2つであるが、当該数は、図1に示す例に限定されず、1つでもよいし、3つ以上でもよい。
図2に示す例では、配線基板20の厚さ方向がZ軸に沿う方向である。配線基板20のZ1方向を向く面には、複数の半導体素子30のそれぞれが半田等の導電性接合材により接合される。一方、配線基板20のZ2方向を向く面には、ベース40が半田等の導電性接合材により接合される。
配線基板20に搭載される複数の半導体素子30のうちの少なくとも1つの素子は、IGBT等のパワー半導体チップである。ここで、配線基板20には、半導体素子30として、パワー半導体チップのほか、パワー半導体チップの動作を制御するための制御用チップが搭載されてもよいし、負荷電流を転流させるためのFWD(Free Wheeling Diode)等の素子が搭載されてもよい。
具体的には、配線基板20に搭載される複数の半導体素子30は、例えば、図3に示すように、IGBTである2つの半導体素子30_1と、FWDである2つの半導体素子30_2と、を含む。
図3に示す例では、2つの半導体素子30_2は、2つの半導体素子30_1にそれぞれ対応する。そして、半導体素子30_2のカソードは、対応する半導体素子30_1のコレクタに電気的に接続され、一方、半導体素子30_2のアノードは、対応する半導体素子30_1のエミッタに電気的に接続される。図3中の上側の半導体素子30_1および半導体素子30_2のそれぞれが高電位側の素子であり、図3中の下側の半導体素子30_1および半導体素子30_2のそれぞれが高電位側の素子である。高電位側の半導体素子30_1のエミッタと低電位側の半導体素子30_1のコレクタとが、主端子70_1および制御端子80_3に電気的に接続される。高電位側の半導体素子30_1のコレクタが主端子70_3に電気的に接続される。高電位側の半導体素子30_1のゲートが制御端子80_4に電気的に接続される。低電位側の半導体素子30_1のエミッタが主端子70_2および制御端子80_2に電気的に接続される。低電位側の半導体素子30_1のゲートが制御端子80_1に電気的に接続される。
図2に示すベース40は、放熱用の板状部材である。例えば、ベース40は、銅、銅合金、アルミニウムまたはアルミニウム合金で構成される金属板である。ベース40は、熱伝導性を有しており、半導体素子30からの熱を放熱する。また、ベース40は、導電性を有しており、例えば、接地電位等の基準電位に電気的に接続される。
図2に示す例では、ベース40の厚さ方向がZ軸に沿う方向である。ベース40は、Z軸に沿う方向にみて、X軸に沿う方向に延びる1対の長辺とY軸に沿う方向に延びる1対の短辺とを有する形状をなす。ベース40には、各短辺の近傍に、取付孔41が設けられる。取付孔41は、例えば、図示しない放熱フィン等の放熱用部材をベース40に対してねじ留めするのに用いられる貫通孔である。なお、ベース40の平面視形状は、図1に示す例に限定されず、任意である。また、取付孔41は、必要に応じて設けられ、省略されてもよい。
ケース50は、配線基板20に搭載される複数の半導体素子30を収容する箱状部材である。ケース50は、実質的な絶縁体であり、例えば、PPS(Polyphenylene Sulfide)またはPBT(Polybutylene terephthalate)等の樹脂材料で構成されており、射出成形等により得られる。なお、当該樹脂材料には、ケース50の機械的強度または熱伝導性の向上等の観点から、ガラス繊維等の無機繊維が含有されてもよいし、アルミナまたはシリカ等の無機フィラーが含有されてもよい。
ケース50は、孔51と2つの孔52と2つの取付孔53とを有する。これらの孔のそれぞれは、ケース50をZ軸に沿う方向に貫通する孔である。ここで、孔51は、ナットケース60を配置するとともに3つの主端子70を挿入するための孔である。各孔52は、制御端子ユニット12を挿入するための孔である。各取付孔53は、図示しない放熱フィン等の放熱用部材をベース40に対してねじ留めするのに前述の取付孔41とともに用いられる貫通孔である。
図1および図2に示す例では、ケース50の厚さ方向がZ軸に沿う方向である。そして、ケース50は、Z軸に沿う方向にみて、X軸に沿う方向に延びる1対の長辺とY軸に沿う方向に延びる1対の短辺とを有する外形をなす。2つの取付孔53は、平面視で、ケース50の各短辺近傍に、前述の2つの取付孔41に重なるように位置する。そして、孔51は、平面視で、2つの取付孔53の間に位置しており、X軸に沿う方向に延びる形状をなす。2つの孔52は、平面視で、ケース50の一方の短辺の両端近傍に、2つの取付孔53のうちの一方の取付孔53を挟むように位置する。
ナットケース60は、前述の孔51に配置され、図示しないバスバーに対して主端子70_1、70_2、70_3をねじ留めするための構造体である。ナットケース60には、複数のナット61が固定される。ナットケース60は、例えば、ケース50と同様、PPS(Polyphenylene Sulfide)またはPBT(Polybutylene terephthalate)等の樹脂材料で構成されており、射出成形等により得られる。ここで、複数のナット61をインサート品とするインサート成形によりナットケース60が形成されてもよい。
3つの主端子70のそれぞれは、図示しないバスバーと半導体素子30とを互いに電気的に接続するための端子である。ここで、3つの主端子70のそれぞれは、前述のように、図3に示す半導体素子30_1のコレクタまたはエミッタに電気的に接続される。各主端子70は、例えば、銅、銅合金、アルミニウム、アルミニウム合金または鉄合金等の金属で構成されており、金属板の折り曲げ加工等により得られる。
図1および図2に示す例では、主端子70は、電極部71と2つのフレーム部72とを有する。電極部71は、前述の孔51を介してケース50の外側に露出する主端子70の部分であり、Z軸に沿う方向を厚さ方向とする板状をなす。電極部71には、孔73が設けられる。孔73には、ナットケース60に締結される図示しないネジが挿入される。電極部71は、フレーム部72を介して配線基板20に支持される。2つのフレーム部72は、電極部71を支持する主端子70の部分であり、電極部71のY1方向およびY2方向での両端から配線基板20に向けて延びる。各フレーム部72は、配線基板20に半田等により接合される。
4つの制御端子80のそれぞれは、半導体モジュール10の動作を制御するための回路を有する図示しない基板(以下、「実装基板」ともいう)と半導体素子30とを互いに電気的に接続するための端子である。ここで、4つの制御端子80のそれぞれは、前述のように、図3に示す半導体素子30_1のゲートまたは半導体素子30_2のアノードに電気的に接続される。複数の制御端子80は、例えば、銅、銅合金、アルミニウム、アルミニウム合金または鉄合金等の金属で構成されており、金属板の折り曲げ加工等により得られる。
図1および図2に示す例では、制御端子80は、端子ピン部81とフレーム部82とを有する。端子ピン部81は、前述の孔52を介してケース50の外壁面から突出する制御端子80の棒状部分であり、Z軸に沿う方向に延びる。端子ピン部81は、フレーム部82を介して配線基板20に支持される。フレーム部82は、端子ピン部81を支持する制御端子80の部分であり、端子ピン部81のZ2方向での端から配線基板20に向けて延びる。フレーム部82は、配線基板20に半田等により接合される。なお、制御端子80の詳細については、後に図5等に基づいて説明する。
2つのガイドブロック90のそれぞれは、ケース50と別部品で構成され、図示しない実装基板に制御端子80を接続する際に、当該実装基板と制御端子80とを位置決めするための部材である。ここで、2つのガイドブロック90は、互いに別部品で構成される。2つのガイドブロック90のうち、一方のガイドブロック90が制御端子80_1、80_2に一体的に固定され、他方のガイドブロック90が制御端子80_3、80_4に一体的に固定される。ガイドブロック90は、例えば、ケース50と同様、PPS(Polyphenylene Sulfide)またはPBT(Polybutylene terephthalate)等の樹脂材料で構成されており、射出成形等により得られる。
なお、「一体的に固定」とは、例えば、嵌合、インサート成形、接着等により実質的に一体物とみなすことのできる状態で互いに位置および姿勢の関係が固定されることをいう。本実施形態では、制御端子80およびガイドブロック90を嵌合により一体的に固定した構成が例示される。
図1および図2に示す例では、ガイドブロック90は、ガイドピン部91と支持部92とを有する。ガイドピン部91は、前述の孔52を介してケース50の外壁面から突出するガイドブロック90の棒状部分であり、Z軸に沿う方向に延びる。支持部92は、ガイドピン部91を支持するガイドブロック90の部分であり、ガイドピン部91のZ2方向での端から積層板11に向けて延びる。支持部92は、ケース50と積層板11との間に挟まれることによりZ軸に沿う方向での移動が規制される。なお、ガイドブロック90の詳細については、後に図6等に基づいて説明する。
以上の概略の半導体モジュール10では、制御端子80がガイドブロック90に一体的に固定されるので、制御端子80に固定されないガイドピンを用いる構成に比べて、端子ピン部81およびガイドピン部91の互いの位置公差を小さくすることができる。このため、図示しない実装基板に実装しやすい半導体モジュール10を提供することができる。以下、制御端子ユニット12について詳述する。
1-2.制御端子ユニット
図4は、ケース50を外した半導体モジュール10の平面図である。図4に示すように、2つの制御端子ユニット12は、平面視で、2つの取付孔41のうちの一方の取付孔41を挟むように、Y軸に沿う方向に並ぶ。すなわち、取付孔41は、積層板11の厚さ方向にみて互いに隣り合う2つの制御端子ユニット12の間に位置する。
図4は、ケース50を外した半導体モジュール10の平面図である。図4に示すように、2つの制御端子ユニット12は、平面視で、2つの取付孔41のうちの一方の取付孔41を挟むように、Y軸に沿う方向に並ぶ。すなわち、取付孔41は、積層板11の厚さ方向にみて互いに隣り合う2つの制御端子ユニット12の間に位置する。
ここで、2つの制御端子ユニット12のうち、一方の制御端子ユニット12が制御端子80_1、80_2およびガイドブロック90で構成され、他方の制御端子ユニット12が制御端子80_3、80_4およびガイドブロック90で構成される。
制御端子80_1、80_2、80_3、80_4のそれぞれは、平面視で、X軸に沿う方向に延びており、配線基板20に重なる位置から配線基板20に重ならずにベース40に重なる位置にわたって配置される。ガイドブロック90は、平面視で、配線基板20に重ならずにベース40に重なる位置に配置される。
図4に示す例では、2つの制御端子ユニット12は、互いに同一構成である。ここで、制御端子80_1および制御端子80_3が互いに同一構成である。制御端子80_2および制御端子80_4が互いに同一構成である。また、制御端子80_1、80_3と制御端子80_2、80_4とは、フレーム部82の長さが互いに異なること以外は、互いに同一構成である。なお、2つの制御端子ユニット12は、互いに異なる構成でもよい。また、制御端子80_1および制御端子80_2が互いに同一構成であってもよいし、制御端子80_3および制御端子80_4が互いに同一構成であってもよい。
ここで、各制御端子ユニット12では、2つの制御端子80の端子ピン部81のうちの一方の端子ピン部81とガイドピン部91との間の距離D1は、他方の端子ピン部81とガイドピン部91との間の距離D2に等しい。すなわち、各制御端子ユニット12では、2つの制御端子80の端子ピン部81は、ガイドピン部91の中心軸に沿う方向にみて、当該中心軸を中心とする同一円周上に配置される。なお、「距離D1および距離D2が互いに等しい」とは、厳密に等しい場合のほか、製造誤差等の実質的に等しいとみなすことのできる差を有する場合も含む。
図5は、制御端子80の側面図である。図5に示すように、制御端子80のフレーム部82は、第1部分82aと第2部分82bと第3部分82cとを有する。
第1部分82aは、配線基板20からZ1方向に延びるフレーム部82の部分である。第1部分82aのZ2方向での端には、配線基板20に接合される接合部82a1が設けられる。図5に示す例では、第1部分82aの接合部82a1を除く部分は、X軸に沿う方向を厚さ方向とする板状をなす。接合部82a1は、Z軸に沿う方向を厚さ方向とする板状をなす。このような形状の第1部分82aは、X軸に沿う方向に他の方向に比べて撓み変形しやすい。
第2部分82bは、第1部分82aのZ1方向での端からX1方向に延びるフレーム部82の部分である。第2部分82bは、ガイドブロック90の後述のスリット92eに嵌合する部分82b1を有する。部分82b1は、「第1形状部」の一例である。図5に示す例では、第2部分82bは、Z軸に沿う方向を厚さ方向とする板状をなす。このため、第2部分82bは、Z軸に沿う方向に他の方向に比べて撓み変形しやすい。
第3部分82cは、第2部分82bのX1方向での端からZ1方向に延びるフレーム部82の部分である。第3部分82cは、ガイドブロック90の後述のスリット92dに嵌合する部分82c3を有する。部分82c3は、「第1形状部」の一例である。部分82c3は、X2方向に突出する突出部82c1と、Y2方向に突出する突出部82c2と、を有する。図5に示す例では、第3部分82cは、Y軸に沿う方向を厚さ方向とする板状をなす。このため、第3部分82cは、Y軸に沿う方向に他の方向に比べて撓み変形しやすい。
図6は、ガイドブロック90の斜視図である。図6に示すように、ガイドブロック90の支持部92は、Z軸に沿う方向に延びる柱状をなす。詳細に説明すると、支持部92は、柱部92aと幅広部92bと接続部92cとを有する。柱部92a、幅広部92bおよび接続部92cは、この順でZ1方向に並ぶ。
柱部92aは、Z軸に沿う方向に延びる支持部92の部分である。図6に示す例では、柱部92aは、概略的に四角柱状をなす。ここで、柱部92aは、平面視で、X軸に沿う1対の短辺とY軸に沿う1対の長辺とを有する外形をなす。柱部92aのY1方向を向く面とY2方向を向く面とのそれぞれには、X1方向およびX2方向のそれぞれに開放するスリット92eが設けられる。スリット92eは、「第2形状部」の一例であり、前述の第2部分82bの部分82b1に嵌合する。これらのスリット92eは、Z軸に沿う方向で互いに異なる位置に設けられる。また、各スリット92eは、Z軸に直交する方向に広がる形状をなす。なお、柱部92aの形状は、図6に示す例に限定されず、例えば、円柱状でもよい。
幅広部92bは、柱部92aに対してZ1方向に位置し、柱部92aに比べてX軸に沿う方向での幅の広い支持部92の部分である。幅広部92bは、柱部92aのX1方向を向く面から突出する部分を有する。図6に示す例では、幅広部92bは、平面視で、概略的に、X軸に沿う1対の辺とY軸に沿う1対の辺とを有する外形をなす。幅広部92bのX1方向を向く面には、Z1方向およびZ2方向のそれぞれに開放する2つのスリット92dが設けられる。各スリット92dは、「第2形状部」の一例であり、前述の第3部分82cの部分82c3に嵌合する。これらのスリット92dは、Z軸に沿う方向で互いに同じ位置に設けられる。また、各スリット92dは、Y軸に直交する方向に広がる形状をなす。また、幅広部92bのZ1方向を向く面には、X軸に沿う2つの辺のそれぞれに沿って段差部92fが設けられる。なお、幅広部92bの形状は、図6に示す例に限定されず、例えば、段差部92fを省略した形状でもよい。
接続部92cは、幅広部92bのZ1方向を向く面から突出し、ガイドピン部91のZ2方向での端に接続される支持部92の部分である。図6に示す例では、接続部92cは、平面視で円形をなす。また、接続部92cの幅は、Z1方向に向けて漸次減少しており、Z1方向での端でガイドピン部91の幅に一致する。なお、接続部92cの形状は、図6に示す例に限定されず、例えば、一定幅の形状でもよいし、ガイドピン部91との間に段差を形成する形状でもよい。また、接続部92cは、必要に応じて設けられ、省略されてもよい。
ガイドピン部91は、支持部92からZ1方向に突出する柱状をなす。図6に示す例では、ガイドピン部91は、軸部91aとテーパー部91bとを有する。
軸部91aは、支持部92から一定幅でZ1方向に延びるガイドピン部91の部分である。図6に示す例では、軸部91aは、円柱状をなす。テーパー部91bは、軸部91aのZ1方向での端から先端に向けて幅の漸次減少するガイドピン部91の部分である。図6に示す例では、テーパー部91bは、円すい台状をなす。
図7は、制御端子80およびガイドブロック90の嵌合を説明するための図である。図7に示すように、ガイドブロック90のスリット92dには、制御端子80の部分82c3が嵌合する。図7に示す例では、スリット92dには、突出部82c1に対応する形状の凹部92d1が設けられる。このため、ガイドブロック90に対する制御端子80のZ軸に沿う方向での移動が規制される。
また、ガイドブロック90のスリット92eには、制御端子80の部分82b1が嵌合する。このため、この点でも、ガイドブロック90に対する制御端子80のZ軸に沿う方向での移動が規制される。また、ガイドブロック90に対して制御端子80を2箇所で嵌合させることにより、ガイドブロック90に対する制御端子80の姿勢変化を低減することもできる。
ここで、軸部91aとテーパー部91bとの境界BDは、Z軸に沿う方向において、制御端子80の端子ピン部81の先端とほぼ一致する位置またはそれよりもZ1方向の位置にある。このため、図示しない実装基板に半導体モジュール10を実装する際に、ガイドピン部91による当該実装基板と半導体モジュール10との位置決めが完了した状態で、端子ピン部81を当該実装基板の端子ピン部81用の孔に挿入することができる。
図8は、第1実施形態に係る半導体モジュール10の部分拡大断面図である。図9は、図8中のB-B線断面図である。図8および図9に示すように、ガイドブロック90は、2つの制御端子80ごとケース50の孔52に挿入される。
ガイドブロック90は、ベース40およびケース50のそれぞれに接合されていない。このため、前述のようなベース40およびケース50に対するガイドブロック90の位置および姿勢の変化が許容される。
ここで、図8に示すように、孔52の内周面とガイドブロック90の外周面との間には、X軸に沿う方向の若干の隙間d1が設けられる。この隙間d1の大きさは、特に限定されないが、後述の隙間d2以下であることが好ましい。これに対し、隙間d1が大きすぎると、ガイドブロック90の位置または姿勢の変化に伴って制御端子80と配線基板20との接合部に過大な応力が生じる場合がある。一方、隙間d1が小さすぎると、制御端子ユニット12を孔52に挿入し難くなる。
また、図9に示すように、孔52の内周面とガイドブロック90の外周面との間には、Y軸に沿う方向の若干の隙間d2が設けられる。この隙間d2の大きさは、特に限定されないが、半導体モジュール10を実装する実装基板にガイドピン部91用に設けられる孔の位置公差程度であり、例えば、0.1mm以上1mm以下である。このため、ケース50に対するガイドブロック90のY軸に沿う方向での移動が隙間d2の範囲内で許容される。これに対し、隙間d2が大きすぎると、ガイドブロック90の位置または姿勢の変化に伴って制御端子80と配線基板20との接合部に過大な応力が生じる場合がある。一方、隙間d2が小さすぎると、ガイドブロック90をケース50と一体に構成したのと同様、半導体モジュール10を実装する実装基板にガイドピン部91用に設けられる孔の位置公差によっては、当該実装基板に半導体モジュール10を実装し難くなる傾向がある。
また、ガイドブロック90の支持部92の段差部92fが孔52のZ2方向での端に接触する。このため、支持部92は、ケース50とベース40との間に挟まれる。また、ケース50は、図9に示すように、支持部92のY1方向を向く面に対向する面54と、支持部92のY2方向を向く面に対向する面55と、を有する。これらの面54、55により、ケース50に対するガイドブロック90のX軸まわりの姿勢変化が規制される。ここで、これらの面と支持部92との間には、前述の隙間d2と同程度の隙間が設けられる。なお、段差部92fは、必要に応じて設けられ、省略されてもよい。
以上の半導体モジュール10は、前述のように、半導体素子30とケース50と複数の制御端子ユニット12とを備える。ここで、ケース50は、半導体素子30を収容する。制御端子ユニット12は、少なくとも1つの制御端子80とガイドブロック90とを有する。制御端子80は、ケース50の外壁面から突出する端子ピン部81を有し、半導体素子30に電気的に接続される。ガイドブロック90は、ケース50の外壁面から端子ピン部81と同一方向に突出するガイドピン部91を有し、ケース50と別部品で構成され、当該少なくとも1つの制御端子80に一体的に固定される。また、複数の制御端子ユニット12のガイドブロック90は、互いに別部品で構成される。
以上の半導体モジュール10では、制御端子80がガイドブロック90に一体的に固定されるので、制御端子80に固定されないガイドピンを用いる構成に比べて、端子ピン部81およびガイドピン部91の互いの位置公差を小さくすることができる。
ここで、ガイドブロック90がケース50と別部品であるため、積層板11にケース50を固定する前に、制御端子80を半導体素子30に電気的に容易に接続することができる。
また、複数の制御端子ユニット12のガイドブロック90が互いに別部品で構成されるため、ケース50に対するガイドブロック90の位置または姿勢の変化を許容する構成を採用することができる。このため、2つのガイドピン部91を挿入するための2つの孔を有する実装基板に半導体モジュール10を実装する場合、当該2つの孔の間の距離が当該2つのガイドピン部91の間の距離と多少異なっても、端子ピン部81およびガイドピン部91の互いの位置公差を維持したまま、半導体モジュール10を当該実装基板に容易に実装することができる。
そのうえ、複数の制御端子ユニット12のガイドブロック90が互いに別部品で構成されることにより、2つのガイドピン部91の間の距離が異なる別の半導体モジュール10においても、ガイドブロック90または制御端子ユニット12を流用することができる。このため、半導体モジュール10の低コスト化を図ることができる。また、複数の制御端子ユニット12間で同一構成のガイドブロック90を用いることができる。このため、複数の制御端子ユニット12間で異なる構成のガイドブロック90を用いる場合に比べて、半導体モジュール10の低コスト化を図ることもできる。
また、前述のように、当該少なくとも1つの制御端子80のそれぞれは、「第1形状部」の一例である板状の部分82b1、82c3を有する。一方、ガイドブロック90は、「第2形状部」の一例であるスリット92d、92e(スリット状の部分)を有する。スリット92dは、部分82c3に嵌合する。スリット92eは、部分82b1に嵌合する。このため、接着剤を用いずに制御端子80およびガイドブロック90を互いに一体的に固定することができる。また、インサート成形のような高額な金型が不要であるため、インサート成形を用いる構成に比べて、半導体モジュール10の低コスト化を図ることができる。さらに、互いに異なる種類の複数の制御端子80からガイドブロック90に用いる制御端子80をガイドブロック90の成形後に適宜に選択可能であるため、複数種の半導体モジュール10同士でガイドブロック90を共通化することができる。このため、この点でも、半導体モジュール10の低コスト化を図ることができる。
さらに、前述のように、半導体モジュール10は、積層板11をさらに備える。積層板11は、半導体素子30を搭載し、ケース50に収容される配線基板20を含む。また、当該少なくとも1つの制御端子80のそれぞれは、フレーム部82をさらに有する。そして、端子ピン部81は、フレーム部82を介して配線基板20に支持される。このため、積層板11に対する制御端子ユニット12の位置および姿勢を所定範囲内に規制しつつ、制御端子80を半導体素子30に電気的に接続することができる。このような制御端子80を用いる構成では、積層板11に対するケース50との固定の前に、制御端子80を配線基板20に接続する必要がある。したがって、前述のように制御端子80と一体化されたガイドブロック90をケース50と別部品とすることは、半導体モジュール10の組み立てのうえでも有用である。
ここで、前述のように、フレーム部82は、第1部分82aと第2部分82bと第3部分82cとを有する。第1部分82aは、配線基板20に接合され、配線基板20から離れる方向に沿って延びる。第2部分82bは、第1部分82aから配線基板20の厚さ方向と交差する方向に沿って延びる。第3部分82cは、第2部分82bから配線基板20の厚さ方向に沿って延びる。そして、第3部分82cには、ガイドブロック90が一体的に固定される。このため、配線基板20とガイドピン部91との間の距離が大きくても、ガイドピン部91の近傍に端子ピン部81を配置することができる。
また、前述のように、第2部分82bは、配線基板20の厚さ方向に沿う方向を厚さ方向とする板状をなす。また、第3部分82cは、複数の制御端子ユニット12が並ぶ方向に沿う方向を厚さ方向とする板状をなす。このため、端子ピン部81およびガイドピン部91の位置および姿勢の変化を許容することができる。
さらに、前述のように、ガイドブロック90は、当該少なくとも1つの制御端子80の第3部分82cに一体的に固定される支持部92をさらに有する。そして、ガイドピン部91は、支持部92から突出する。このため、支持部92を有しない構成に比べて、ケース50に対してガイドブロック90を容易に位置決めすることができる。
また、前述のように、第3部分82cは、第3部分82cの延びる方向と交差する方向に突出する突出部82c1を有する。一方、支持部92は、突出部82c1に嵌合する凹部92d1を有する。このため、第2部分82bの厚さ方向での変形を許容しつつ、ガイドブロック90に対して制御端子80を容易に嵌合させることができる。
さらに、前述のように、支持部92は、第2部分82bに嵌合するスリット92eを有する。このため、制御端子80が第2部分82bおよび第3部分82cの2か所でガイドブロック90に嵌合するので、端子ピン部81およびガイドピン部91の互いに位置および姿勢の変動を防止することができる。
また、前述のように、支持部92は、柱状をなす。このため、ガイドブロック90全体が柱状をなすので、ガイドブロック90の設置スペースを低減することができる。この結果、半導体モジュール10の大型化を防止することができる。
さらに、前述のように、支持部92は、ケース50と積層板11との間に挟まれる。このため、ガイドピン部91の中心軸に沿う方向での移動を規制することができる。また、特許文献1に記載の樹脂ケースに対する樹脂ブロックの嵌め合わせのような構成が不要であるため、半導体モジュール10の構成を簡素化することができる。
また、前述のように、積層板11は、ヒートシンク130の取り付けに用いる取付孔41を有する。また、ケース50は、ヒートシンク130の取り付けに用いる取付孔53を有する。取付孔41、53は、積層板11の厚さ方向にみて互いに隣り合う2つの制御端子ユニット12の間に位置する。このため、半導体モジュール10の小型化を図りつつ、半導体モジュール10をバスバー110に接続した状態でもアクセス可能な位置に取付孔41、53を配置することができる。
さらに、前述のように、ケース50は、ガイドブロック90ごとに設けられる複数の孔52を有する。複数の孔52のそれぞれには、ガイドブロック90が挿入される。そのうえで、複数の孔52のそれぞれの内周面とガイドブロック90の外周面との間には、隙間d1、d2が設けられる。このため、ケース50に対するガイドピン部91の位置および姿勢の変化を許容することができる。
また、前述のように、1つのガイドブロック90には、2つの制御端子80が一体的に固定される。そして、当該2つの制御端子80の端子ピン部81は、ガイドピン部91の中心軸に沿う方向にみて、当該中心軸を中心とする同一円周上に配置される。このため、1つのガイドブロック90に一体化される制御端子の数が1つである構成に比べて、ガイドブロック90の数を少なくすることができる。この結果、半導体モジュール10の低コスト化を図ることができる。また、2つの制御端子80の端子ピン部81がガイドピン部91の中心軸に沿う方向にみて当該中心軸を中心とする同一円周上に配置されることにより、2つの端子ピン部81のそれぞれの位置公差の差を低減しやすいという利点がある。
2.第2実施形態
以下、本開示の第2実施形態について説明する。以下に例示する形態において作用および機能が前述の実施形態と同様である要素については、前述の実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
以下、本開示の第2実施形態について説明する。以下に例示する形態において作用および機能が前述の実施形態と同様である要素については、前述の実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
図10は、第2実施形態に係る半導体モジュール10Aの部分拡大断面図である。図11は、図10中のB-B線断面図である。半導体モジュール10Aは、制御端子ユニット12に代えて制御端子ユニット12Aを備えること以外は、前述の第1実施形態の半導体モジュール10と同様に構成される。制御端子ユニット12Aは、ガイドブロック90に代えてガイドブロック90Aを備えること以外は、制御端子ユニット12と同様に構成される。ガイドブロック90Aは、制御端子80をインサート品とするインサート成形により制御端子80と一体成形品としたこと以外は、ガイドブロック90と同様に構成される。
ここで、ガイドブロック90Aは、支持部92に代えて支持部92Aを有すること以外は、ガイドブロック90と同様に構成される。支持部92Aは、2つのスリット92dおよび2つのスリット92eに代えて、2つの接合部92gおよび2つの接合部92hを有すること以外は、支持部92と同様に構成される。
図10および図11に示すように、2つの接合部92gのそれぞれは、制御端子80の第3部分82cの一部にインサート成形により接合される。2つの接合部92hのそれぞれは、制御端子80の第2部分82bの一部にインサート成形により接合される。図10および図11に示す例では、第3部分82cは、ガイドブロック90Aから露出する部分を有する。なお、ガイドブロック90Aの形状は、図10および図11に示す例に限定されず、例えば、第3部分82cの全体を覆う形状でもよい。
以上の第2実施形態によっても、半導体モジュール10Aを実装基板に容易に実装することができる。本実施形態では、前述のように、少なくとも1つの制御端子80およびガイドブロック90Aは、一体成形品である。このため、接着剤を用いずに制御端子80およびガイドブロック90Aを互いに一体的に固定することができる。また、嵌合または接着等を用いる構成に比べて、端子ピン部81およびガイドピン部91の位置公差を小さくすることができる。
3.応用例
図12は、半導体モジュール10の応用例を示す断面図である。図12では、複数のバスバー110と基板120とに実装するとともにヒートシンク130を取り付けた状態の半導体モジュール10が示される。なお、以下に述べる事項は、半導体モジュール10に代えて半導体モジュール10Aを用いた場合も同様である。
図12は、半導体モジュール10の応用例を示す断面図である。図12では、複数のバスバー110と基板120とに実装するとともにヒートシンク130を取り付けた状態の半導体モジュール10が示される。なお、以下に述べる事項は、半導体モジュール10に代えて半導体モジュール10Aを用いた場合も同様である。
複数のバスバー110のそれぞれは、大電流を伝送するための棒状の導体であり、例えば、銅またはアルミニウム等の金属で構成される。図12に示す例では、各バスバー110は、Y軸に沿う方向に延びる。複数のバスバー110は、主端子70_1、70_2、70_3に対応するように、X軸に沿う方向に並んで互いに平行に配置される。そして、主端子70_1、70_2、70_3のそれぞれには、対応するバスバー110が接続される。ここで、各バスバー110は、ネジSC1を用いてナットケース60にねじ留めされる。
基板120は、半導体モジュール10の動作を制御するための回路を有する実装基板である。基板120には、4つの孔121および2つの孔122が設けられる。各孔121には、端子ピン部81が挿入される。また、各孔122には、ガイドピン部91が挿入される。
ヒートシンク130は、半導体モジュール10を放熱するための部材である。ヒートシンク130は、例えば、銅、アルミニウムまたはこれらのいずれかの合金で構成される。図12に示す例では、ヒートシンク130は、複数のフィンを有する形状をなす。ヒートシンク130には、2つの取付孔41または2つの取付孔53に対応する2つのネジ孔131が設けられる。そして、ヒートシンク130は、取付孔41、53に挿入されるネジSC2をネジ孔131に締結することにより、半導体モジュール10に取り付けられる。
図13は、半導体モジュール10と複数のバスバー110および基板120とヒートシンク130との配置を説明するための平面図である。図13では、便宜上、バスバー110および基板120が二点鎖線で示される。図13に示すように、取付孔41、53は、平面視でバスバー110に重ならない。このため、半導体モジュール10をバスバー110に接続した後であっても、半導体モジュール10にヒートシンク130を取り付けることができる。
4.変形例
本開示は前述の各実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各実施形態および各変形例を適宜組み合わせてもよい。
本開示は前述の各実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各実施形態および各変形例を適宜組み合わせてもよい。
4-1.変形例1
前述の各形態では、ガイドブロック90またはガイドブロック90Aに対して各制御端子80を2箇所で固定する構成が例示されるが、この固定箇所の数は、当該構成に限定されず、1箇所でもよいし、3箇所以上でもよい。また、1つのガイドブロック90またはガイドブロック90Aに一体化される制御端子80の数は、2つに限定されず、1つでもよいし、3つ以上でもよい。
前述の各形態では、ガイドブロック90またはガイドブロック90Aに対して各制御端子80を2箇所で固定する構成が例示されるが、この固定箇所の数は、当該構成に限定されず、1箇所でもよいし、3箇所以上でもよい。また、1つのガイドブロック90またはガイドブロック90Aに一体化される制御端子80の数は、2つに限定されず、1つでもよいし、3つ以上でもよい。
4-2.変形例2
前述の第1実施形態では、制御端子80およびガイドブロック90が互いに嵌合することにより一体化されればよく、その嵌合の態様は、前述の態様に限定されず、例えば、スナップフィットのような態様でもよい。
前述の第1実施形態では、制御端子80およびガイドブロック90が互いに嵌合することにより一体化されればよく、その嵌合の態様は、前述の態様に限定されず、例えば、スナップフィットのような態様でもよい。
4-3.変形例3
前述の各形態では、支持部92または支持部92Aがベース40とケース50との間に挟まれる構成が例示されるが、当該構成に限定されず、例えば、支持部92または支持部92Aがベース40に非接触であってもよい。この場合、例えば、支持部92または支持部92AのZ軸に沿う方向での移動を規制するための構成がケース50に設けてもよい。また、支持部92または支持部92Aは、必要に応じて設けられ、省略されてもよい。
前述の各形態では、支持部92または支持部92Aがベース40とケース50との間に挟まれる構成が例示されるが、当該構成に限定されず、例えば、支持部92または支持部92Aがベース40に非接触であってもよい。この場合、例えば、支持部92または支持部92AのZ軸に沿う方向での移動を規制するための構成がケース50に設けてもよい。また、支持部92または支持部92Aは、必要に応じて設けられ、省略されてもよい。
4-4.変形例4
制御端子80の形状は、前述の形状に限定されず、例えば、フレーム部82の一部がミアンダ形状であってもよし、幅の異なる複数の部分を有する形状でもよいし、分岐した複数の部分を有する形状でもよい。また、第1部分82aと第2部分82bと第3部分82cとのそれぞれの延びる方向は、前述の方向に限定されず、例えば、前述の方向に対して傾斜した方向でもよい。
制御端子80の形状は、前述の形状に限定されず、例えば、フレーム部82の一部がミアンダ形状であってもよし、幅の異なる複数の部分を有する形状でもよいし、分岐した複数の部分を有する形状でもよい。また、第1部分82aと第2部分82bと第3部分82cとのそれぞれの延びる方向は、前述の方向に限定されず、例えば、前述の方向に対して傾斜した方向でもよい。
前述の各形態では、半導体素子としてIGBTを例示したが、半導体素子の種類または構成は以上の例示に限定されない。例えば、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)が半導体素子として利用されてもよい。半導体素子がMOSFETである形態において、コレクタはソース電極およびドレイン電極の一方であり、エミッタはソース電極およびドレイン電極の他方である。また、IBGTとFWD(Free Wheeling Diode)とを含むRC-IGBT(Reverse Conducting IGBT)が半導体素子として利用されてもよい。
10…半導体モジュール、10A…半導体モジュール、11…積層板、12…制御端子ユニット、12A…制御端子ユニット、20…配線基板、30…半導体素子、30_1…半導体素子、30_2…半導体素子、40…ベース、41…取付孔、50…ケース、51…孔、52…孔、53…取付孔、54…面、55…面、60…ナットケース、61…ナット、70…主端子、70_1…主端子、70_2…主端子、70_3…主端子、71…電極部、72…フレーム部、73…孔、80…制御端子、80_1…制御端子、80_2…制御端子、80_3…制御端子、80_4…制御端子、81…端子ピン部、82…フレーム部、82a…第1部分、82a1…接合部、82b…第2部分、82b1…部分(第1形状部)、82c…第3部分、82c1…突出部、82c2…突出部、82c3…部分(第1形状部)、90…ガイドブロック、90A…ガイドブロック、91…ガイドピン部、91a…軸部、91b…テーパー部、92…支持部、92A…支持部、92a…柱部、92b…幅広部、92c…接続部、92d…スリット(第2形状部)、92d1…凹部、92e…スリット(第2形状部)、92f…段差部、92g…接合部、92h…接合部、110…バスバー、120…基板、121…孔、122…孔、130…ヒートシンク、131…ネジ孔、BD…境界、D1…距離、D2…距離、SC1…ネジ、SC2…ネジ、d1…隙間、d2…隙間。
Claims (15)
- 半導体素子と、
前記半導体素子を収容するケースと、
前記半導体素子に電気的に接続される少なくとも1つの制御端子と、前記ケースと別部品で構成され、前記少なくとも1つの制御端子に一体的に固定されるガイドブロックと、を有する複数の制御端子ユニットと、を備え、
前記少なくとも1つの制御端子のそれぞれは、前記ケースの外壁面から突出する端子ピン部を有し、
前記ガイドブロックは、前記ケースの外壁面から前記端子ピン部と同一方向に突出するガイドピン部を有し、
前記複数の制御端子ユニットの前記ガイドブロックは、互いに別部品で構成される、
半導体モジュール。 - 前記少なくとも1つの制御端子のそれぞれは、第1形状部を有し、
前記ガイドブロックは、前記第1形状部に嵌合する第2形状部を有する、
請求項1に記載の半導体モジュール。 - 前記第1形状部は、板状をなし、
前記第2形状部は、前記第1形状部を厚さ方向で挟むスリット状をなす、
請求項2に記載の半導体モジュール。 - 前記半導体素子を搭載し、前記ケースに収容される配線基板を含む積層板をさらに備え、
前記少なくとも1つの制御端子のそれぞれは、フレーム部をさらに有し、
前記端子ピン部は、前記フレーム部を介して前記配線基板に支持される、
請求項1から3のいずれか1項に記載の半導体モジュール。 - 前記フレーム部は、
前記配線基板に接合され、前記配線基板から離れる方向に沿って延びる第1部分と、
前記第1部分から前記配線基板の厚さ方向と交差する方向に沿って延びる第2部分と、
前記第2部分から前記配線基板の厚さ方向に沿って延びる第3部分と、を有し、
前記第3部分には、前記ガイドブロックが一体的に固定される、
請求項4に記載の半導体モジュール。 - 前記第2部分は、前記配線基板の厚さ方向に沿う方向を厚さ方向とする板状をなし、
前記第3部分は、前記複数の制御端子ユニットが並ぶ方向に沿う方向を厚さ方向とする板状をなす、
請求項5に記載の半導体モジュール。 - 前記ガイドブロックは、前記少なくとも1つの制御端子の前記第3部分に一体的に固定される支持部をさらに有し、
前記ガイドピン部は、前記支持部から突出する、
請求項5または6に記載の半導体モジュール。 - 前記第3部分は、前記第3部分の延びる方向と交差する方向に突出する突出部を有し、
前記支持部は、前記突出部に嵌合する凹部を有する、
請求項7に記載の半導体モジュール。 - 前記支持部は、前記第2部分に嵌合する凹部を有する、
請求項7または8に記載の半導体モジュール。 - 前記支持部は、柱状をなす、
請求項7から9のいずれか1項に記載の半導体モジュール。 - 前記支持部は、前記ケースと前記積層板との間に挟まれる、
請求項7から10のいずれか1項に記載の半導体モジュール。 - 前記積層板または前記ケースは、ヒートシンクの取り付けに用いる取付孔を有し、
前記取付孔は、前記積層板の厚さ方向にみて前記複数の制御端子ユニットのうちの互いに隣り合う2つの制御端子ユニットの間に位置する、
請求項4から11のいずれか1項に記載の半導体モジュール。 - 前記ケースは、前記ガイドブロックごとに設けられる複数の孔を有し、
前記複数の孔のそれぞれには、前記ガイドブロックが挿入されており、
前記複数の孔のそれぞれの内周面と前記ガイドブロックの外周面との間には、隙間が設けられる、
請求項1から12のいずれか1項に記載の半導体モジュール。 - 前記少なくとも1つの制御端子は、前記ガイドブロックに一体的に固定される2つの制御端子であり、
前記2つの制御端子の前記端子ピン部は、前記ガイドピン部の中心軸に沿う方向にみて、前記中心軸を中心とする同一円周上に配置される、
請求項1から13のいずれか1項に記載の半導体モジュール。 - 前記少なくとも1つの制御端子および前記ガイドブロックは、一体成形品である、
請求項1に記載の半導体モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021199992A JP2023085776A (ja) | 2021-12-09 | 2021-12-09 | 半導体モジュール |
CN202211303220.2A CN116259581A (zh) | 2021-12-09 | 2022-10-24 | 半导体模块 |
US17/976,006 US20230187320A1 (en) | 2021-12-09 | 2022-10-28 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021199992A JP2023085776A (ja) | 2021-12-09 | 2021-12-09 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023085776A true JP2023085776A (ja) | 2023-06-21 |
Family
ID=86683221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021199992A Pending JP2023085776A (ja) | 2021-12-09 | 2021-12-09 | 半導体モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230187320A1 (ja) |
JP (1) | JP2023085776A (ja) |
CN (1) | CN116259581A (ja) |
-
2021
- 2021-12-09 JP JP2021199992A patent/JP2023085776A/ja active Pending
-
2022
- 2022-10-24 CN CN202211303220.2A patent/CN116259581A/zh active Pending
- 2022-10-28 US US17/976,006 patent/US20230187320A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230187320A1 (en) | 2023-06-15 |
CN116259581A (zh) | 2023-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5835466B2 (ja) | 半導体装置 | |
US8829534B2 (en) | Power semiconductor device | |
US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5831626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100566046B1 (ko) | 파워 반도체장치 | |
KR101444550B1 (ko) | 반도체 모듈 | |
US10297533B2 (en) | Semiconductor device | |
KR101614669B1 (ko) | 전력용 반도체 장치 | |
CN109995246B (zh) | 开关电源装置 | |
US20110024896A1 (en) | Power semiconductor device | |
JPWO2015025447A1 (ja) | 半導体装置 | |
EP1378938B1 (en) | Semiconductor module and power conversion device | |
US20230146272A1 (en) | Semiconductor apparatus | |
JP2023085776A (ja) | 半導体モジュール | |
JP3741002B2 (ja) | 半導体装置の実装構造 | |
JP2006303375A (ja) | 電力変換装置及びその製造方法 | |
US20240030211A1 (en) | Semiconductor module | |
WO2024095597A1 (ja) | 半導体モジュール | |
US10784176B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2022202638A1 (ja) | 回路装置 | |
WO2023008344A1 (ja) | パワー半導体モジュール、半導体装置 | |
KR102248521B1 (ko) | 전력 모듈 및 그 제조 방법 | |
JP2023031941A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2017046374A (ja) | 電力変換装置 | |
JP2022162304A (ja) | 半導体モジュール及び半導体装置 |