JP2023066894A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】スイッチング素子のサージ電圧を吸収するノイズ吸収コンデンサの放電時の電流ループを小さくすること。【解決手段】一次巻線２０６ａ、２０６ｂ、二次巻線２０６ｃ、補助巻線２０６ｄを有するトランス２０６と、出力端子２０３ｃ、２０３ｄを有し交流電圧を整流するダイオードブリッジ２０３と、インダクタ２０４とダイオード２０５が接続された直列回路と、オン状態又はオフ状態に切り替えられるＦＥＴ２０８と、一次巻線２０６ａの他端と出力端子２０３ｄに接続された平滑コンデンサ２０７と、コンデンサ２１２とダイオード２１１とが一次巻線２０６ａと一次巻線２０６ｂとの間に接続された直列回路と、ダイオード２１３と補助巻線２０６ｄとがＦＥＴ２０８の他端とコンデンサ２１２とダイオード２１１との接続点との間に接続された直列回路とを備え、ＦＥＴ２０８がオンしたときにコンデンサ２１２を放電させる放電電流は補助巻線２０６ｄに流れる。【選択図】図２

Description

本発明は、電源装置、及び電源装置を備える画像形成装置に関する。

一般的なスイッチング電源は、入力の初段に平滑コンデンサを有したコンデンサインプット形の整流回路を備えるため、入力電圧が平滑コンデンサの充電電圧を上回ったタイミングでしか、入力電流が流れないようになっている。この構成の場合、交流電源の交流電圧の周期に対して電流の流れる時間が短いため力率が低く、また高調波電流が高くなる傾向にあった。この課題を解決するために、入力フィルタに力率改善用のコイルを備える、又は、さらに力率を向上するために入力電流の波形がほぼ正弦波状となるような力率改善回路をスイッチング電源の前段に設ける等の対策を行っていた。力率改善回路を搭載したスイッチング電源はほぼ１００％に近い力率を得ることができたが、力率改善回路自体が一つのコンバータとして機能するため、後段のスイッチング電源と合わせて２つのコンバータで回路を構成していることになる。そのため、力率が良くても効率が低く、コストやプリント基板の面積も大きくなる傾向にあった。これらの課題を解消するため、高力率と高効率とを一つのコンバータで兼ね備えたスイッチング電源が考案されている。例えば特許文献１には、入力電流の波形を正弦波状に近づける技術が開示されている。

特許第３９９４９４２号公報

上述した特許文献１のような回路構成の場合には、スイッチングノイズを吸収するために設けられたコンデンサを放電させる際に電流が流れる電流ルートに、入力インダクタが含まれている。そのため、ノイズ吸収用のコンデンサの放電電流が流れる電流ループが大きくなり、ノイズ放射の観点から見ると望ましくない状態になっている。更に、スイッチング電源が大電力を出力する電源であるほど、スイッチング時に発生するノイズ成分が高くなるため、電流ループが大きい回路構成は大電力化の妨げとなる。また、プリント基板の回路パターンにおいて、放電電流が流れる回路パターン上のルートが、メインスイッチングループの回路パターンに近接して配線されるため、メインスイッチングループの回路パターン幅を十分に確保できないという課題が生じる。そして、この課題を解決するため、プリント基板の面積が、回路パターン幅を十分に確保するために必要以上に大きくなってしまう傾向にある。また、放電電流が流れる電流ルートにあるインダクタが入力インダクタと結合しているため、スイッチングノイズが入力インダクタを介して、交流電圧を整流するダイオードブリッジ側に流出しやすい構成となっており、雑音端子電圧を大きくするおそれがある。

本発明は、このような状況のもとでなされたもので、スイッチング素子のサージ電圧を吸収するノイズ吸収コンデンサの放電時の電流ループを小さくすることを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）直列に接続された第一の一次巻線及び第二の一次巻線と、二次巻線と、補助巻線とを有し、一次側と二次側とが絶縁されたトランスと、第一の出力端子及び第二の出力端子を有し、交流電圧を整流する整流回路と、インダクタと第一の整流素子とが直列に接続された第一の直列回路であって、前記第一の出力端子と前記第一の一次巻線の一端と前記第二の一次巻線の一端とが接続された第一の接続点との間に接続された前記第一の直列回路と、一端が前記第二の一次巻線の他端と接続され、他端が前記第二の出力端子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、一端が前記第一の一次巻線の他端と接続され、他端が前記第二の出力端子に接続された第一のコンデンサと、第二のコンデンサと第二の整流素子とが直列に接続された第二の直列回路であって、前記第一の一次巻線の他端と前記第二の一次巻線の他端との間に接続された前記第二の直列回路と、第三の整流素子と前記補助巻線とが直列に接続された第三の直列回路であって、前記スイッチング素子の前記他端と、前記第二のコンデンサと前記第二の整流素子とが接続された第二の接続点との間に接続された前記第三の直列回路と、を備え、前記スイッチング素子がオン状態になったときに前記第二のコンデンサに充電された電荷を放電する放電電流は、前記補助巻線に流れることを特徴とする電源装置。

（２）シートに画像形成を行う画像形成手段と、前記画像形成手段に電力を供給する前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、スイッチング素子のサージ電圧を吸収するノイズ吸収コンデンサの放電時の電流ループを小さくすることができる。

実施例１、２の画像形成装置の構成を説明する概略断面図 実施例１のスイッチング電源の回路図 実施例１の電流波形と電圧波形を示すグラフ 実施例１の回路動作を説明する図 実施例２のスイッチング電源の回路図

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

［画像形成装置の構成］
実施例１では、本発明の電源装置を画像形成装置に適用した場合について、図１から図４を参照しながら説明する。図１は、画像形成装置の一例として、レーザビームプリンタの概略構成を示す断面図である。レーザビームプリンタ１００（以下、プリンタ１００という）は、静電潜像が形成される感光ドラム１０１、感光ドラム１０１を一様に帯電する帯電部１０２、感光ドラム１０１に形成された静電潜像を現像し、トナー像を形成する現像部１０３を備えている。また、プリンタ１００は、感光ドラム１０１にレーザ光を照射して、感光ドラム１０１の表面に静電潜像を形成する露光装置１１０を備えている。プリンタ１００では、感光ドラム１０１に形成されたトナー像は、転写部１０５によって、カセット１０４からローラ１１１等により給送された記録材としてのシートＰに転写される。トナー像が転写されたシートＰは、定着器１０６に搬送され、トナー像は定着器１０６でシートＰに定着され、トナー像が定着されたシートＰはトレイ１０７に排出される。この感光ドラム１０１、帯電部１０２、現像部１０３、転写部１０５が画像形成部である。また、プリンタ１００は、電源装置である低電圧電源装置１０８を備え、低電圧電源装置１０８はモータ等の駆動部や画像形成部による画像形成動作やシートの搬送動作を制御する制御部（不図示）へ電力を供給する。

［スイッチング電源の構成］
図２は、図１のプリンタ１００が低電圧電源装置１０８として備えている、本実施例のスイッチング電源２００の回路構成を示す回路図である。図２において、ＡＣプラグ２０１をコンセントに接続すると、商用交流電源（不図示）から交流電圧がスイッチング電源２００に入力される。入力された交流電圧は、フィルタ回路２０２を介して、ダイオードブリッジ２０３に入力される。整流回路であるダイオードブリッジ２０３は、入力側の端子２０３ａ、２０３ｂと、出力側の端子２０３ｃ（第一の出力端子）、２０３ｄ（第二の出力端子）を有する。ダイオードブリッジ２０３は、入力側の端子２０３ａ、２０３ｂから入力される交流電圧を全波整流し、出力側の端子２０３ｃ、２０３ｄに出力する。一方、スイッチング電源２００の電力が供給される外部負荷が略一定であり、出力電圧Ｖｏが安定している場合、平滑手段である平滑コンデンサ２０７に充電される充電電圧はほぼ一定電圧となる。なお、スイッチング電源２００は力率改善回路を有しているため、平滑コンデンサ２０７がトランス２０６の一次巻線の下流側に構成されている。

図２において、ダイオードブリッジ２０３の出力側の端子２０３ｃは、インダクタ２０４の一端に接続されている。インダクタ２０４の他端は、ダイオード２０５（第一の整流素子）のアノード端子に接続され、ダイオード２０５のカソード端子は、トランス２０６の一次巻線２０６ａ（第一の一次巻線）及び一次巻線２０６ｂ（第二の一次巻線）と接続されている。このように、インダクタ２０４及びダイオード２０５は直列に接続され、直列回路を構成している。

トランス２０６は、一次側のエネルギーを二次側に変換するための絶縁トランスであり、一次巻線２０６ａ、２０６ｂ、二次巻線２０６ｃ、補助巻線２０６ｄを有している。トランス２０６の一次巻線２０６ａと一次巻線２０６ｂは並列に接続されている。一次巻線２０６ａの一端は平滑コンデンサ２０７（第一のコンデンサ）の一端と接続され、一次巻線２０６ａの他端は一次巻線２０６ｂの一端とダイオード２０５のカソード端子とに接続されている。一次巻線２０６ｂの他端は、スイッチング素子である電界効果トランジスタ（以下、ＦＥＴという）２０８のドレイン端子に接続されている。一方、ＦＥＴ２０８のソース端子は、平滑コンデンサ２０７の他端と、ダイオードブリッジ２０３の出力側の端子２０３ｄと、に接続されている。すなわち、トランス２０６の一次巻線２０６ｂには、ＦＥＴ２０８が直列に接続されている。また、ＦＥＴ２０８のゲート端子は制御ＩＣ（不図示）に接続され、ＦＥＴ２０８は、制御ＩＣからゲート端子に入力される信号に応じて、オン状態、又はオフ状態に設定される。上述した接続構成により、平滑コンデンサ２０７は、トランス２０６の直列に接続された一次巻線２０６ａ及び一次巻線２０６ｂと並列に接続されている。

また、トランス２０６の二次巻線２０６ｃの一端は、ダイオード２０９のアノード端子に接続され、カソード端子は平滑コンデンサ２１０の一端に接続されている。平滑コンデンサ２１０は、一端はダイオード２０９のカソード端子に接続され、他端は、トランス２０６の二次巻線２０６ｃの他端に接続されている。平滑コンデンサ２１０の充電電圧は、スイッチング電源２００の出力電圧Ｖｏとして、スイッチング電源２００に接続された外部負荷に出力される。

ＦＥＴ２０８のゲート端子に制御ＩＣ（不図示）からゲート電圧が供給されてＦＥＴ２０８が導通状態となると、平滑コンデンサ２０７の充電電圧は、トランス２０６の一次巻線２０６ａ及び一次巻線２０６ｂにより分圧される。この分圧された電圧よりもダイオードブリッジ２０３の出力電圧が高い状態にあると、入力電流がインダクタ２０４とダイオード２０５に流れる。

ここで、一次巻線２０６ａの巻き数を一次巻線２０６ｂの巻き数よりも多くすることで、一次巻線２０６ａと一次巻線２０６ｂとにより分圧される電圧値は低くなり、ダイオードブリッジ２０３の出力電圧がより低い電圧から入力電流が流れることになる。また、一次巻線２０６ａ、２０６ｂにより分圧される電圧値がほぼ一定電圧である中、ダイオードブリッジ２０３の出力電圧は正弦波状に時間的に変化するため、入力電流の波形もほぼ正弦波状に変化する。そのため、スイッチング電源２００は、力率が高い電源特性を得ることができる。

［ダイオードブリッジの出力電圧とトランスの入力電流との関係］
図３は、トランス２０６の一次巻線２０６ａ、２０６ｂへの入力電流をＩｉｎ、ダイオードブリッジ２０３の端子２０３ｃの出力電圧をＶｉｎとした場合の、入力電流Ｉｉｎと出力電圧Ｖｉｎの関係を説明する図である。図３（ａ）に示す波形図は、入力電流Ｉｉｎの電流波形を示し、図３（ｂ）に示す波形図は出力電圧Ｖｉｎの電圧波形を示しており、横軸は時間ｔを示している。図３（ｂ）において、分圧値は、平滑コンデンサ２０７の電圧を一次巻線２０６ａと一次巻線２０６ｂの巻数比で分圧した、一次巻線２０６ａと一次巻線２０６ｂとの接続点（第一の接続点）の電圧である。

図３に示すように、一次巻線２０６ａと一次巻線２０６ｂとで平滑コンデンサ２０７の電圧が分圧され、その電圧をダイオードブリッジ２０３の出力電圧Ｖｉｎが超えた時点（時刻ｔ１（ｔ３、ｔ５・・・））で入力電流Ｉｉｎが流れる。入力電流Ｉｉｎは出力電圧Ｖｉｎが分圧値以下となる時点（時刻ｔ２（ｔ４、ｔ６・・・））まで流れる。逆説的には、出力電圧Ｖｉｎが分圧値に達するまで（例えば時刻ｔ２から時刻ｔ３まで）入力電流Ｉｉｎは流れない（Ｉｉｎ＝０）構成となる。このため、分圧値が低ければ低いほど、入力電流Ｉｉｎが流れ始めるタイミングが早くなり、また入力電流Ｉｉｎが流れなくなるタイミングが遅くなって、力率を向上することが可能になる。その結果、図３に示す入力電流Ｉｉｎの状態でも、スイッチング電源２００は９０％前後の力率を得ることは可能である。そのため、本実施例のスイッチング電源２００の力率は、一般的なコンデンサインプット構成のスイッチング電源装置の力率である５０～６０％に対して、大きく改善されている。

図２の構成において、一次巻線２０６ａ、２０６ｂと二次巻線２０６ｃの巻き数比、入力電圧等の条件により、二次巻き線２０６ｃ間に発生する電圧が変化し、その結果、出力電圧Ｖｏが変化する。スイッチング電源２００の制御ＩＣ（不図示）は、二次側の出力電圧Ｖｏの電圧値を一次側に通知するフィードバック回路（不図示）からのフィードバック信号に基づいて、ＦＥＴ２０８のオン状態の時間であるオン幅やデューティを変化させる。このようにして、制御ＩＣ（不図示）は二次巻線２０６ｃに発生する電圧（電圧波形）を制御する。そして、二次巻線２０６ｃに発生した電圧を、ダイオード２０９と平滑コンデンサ２１０で整流・平滑することで、出力電圧Ｖｏを所定の電圧に安定させる。

［サージ電圧緩和回路の構成］
図２において、制御ＩＣ（不図示）からＦＥＴ２０８のゲート端子に、入力電圧が０Ｖ（ボルト）のローレベル信号が入力され、ＦＥＴ２０８がターンオフするタイミングで、ＦＥＴ２０８のドレイン端子にサージ電圧が発生する。サージ電圧を緩和するための回路が、図中点線で囲まれたサージ電圧緩和回路２１４である。サージ電圧緩和回路２１４は、トランス２０６の補助巻線２０６ｄと整流素子である２つのダイオード２１２、２１３、そしてノイズ吸収用のコンデンサ２１１（第二のコンデンサ）で構成されている。

サージ電圧緩和回路２１４において、コンデンサ２１１の一端は、トランス２０６の一次巻線２０６ｂの他端、及びＦＥＴ２０８のドレイン端子と接続され、コンデンサ２１１の他端はダイオード２１２（第二の整流素子）のアノード端子と接続されている。ダイオード２１２のカソード端子は、平滑コンデンサ２０７の一端、及びトランス２０６の一次巻線２０６ａの一端と接続されている。また、ダイオード２１３のアノード端子はＦＥＴ２０８のソース端子、平滑コンデンサ２０７の他端、及びダイオードブリッジ２０３の出力側の端子２０３ｄと接続されている。一方、ダイオード２１３（第三の整流素子）のカソード端子は、トランス２０６の補助巻線２０６ｄの一端と接続されている。トランス２０６の補助巻線２０６ｄの他端は、コンデンサ２１１とダイオード２１２のアノード端子とが接続された接続点（第二の接続点）と接続されている。なお、ダイオード２１２は、平滑コンデンサ２０７からサージ電圧緩和回路２１４への逆流を防止するためのダイオードであり、ダイオード２１３は、補助巻線２０６ｄを通してコンデンサ２１１の放電を防止するためのダイオードである。

［サージ電圧緩和回路の動作］
次に、サージ電圧緩和回路２１４の動作を図４に示す状態説明図に基づいて説明する。図４は、サージ電圧緩和回路２１４の動作を説明するために、図２のサージ電圧緩和回路２１４の周辺回路を抜き出した回路図である。図４（ａ）は、ＦＥＴ２０８のターンオフした直後（オン状態からオフ状態に切り替わった直後）の回路動作を説明する図である。一方、図４（ｂ）は、ＦＥＴ２０８のターンオフ後に、ＦＥＴ２０８のドレイン端子－ソース端子間の電圧が平滑コンデンサ２０７の充電電圧を超えるときの回路動作を説明する図である。図中の４０１は、ＦＥＴ２０８のドレイン端子－ソース端子間容量を示しており、ＦＥＴ２０８の寄生容量であってもよく、外付けで構成したコンデンサ容量であってもよい。図４に示すその他の回路を構成する要素については、図２と同一の符号を付している。

（ＦＥＴ２０８のターンオフ直後の回路動作）
図４（ａ）は、制御ＩＣ（不図示）からゲート端子にローレベル信号が出力され、ＦＥＴ２０８がターンオフされた直後の回路動作を説明する図である。図４（ａ）において、ＦＥＴ２０８がターンオフされた直後、ＦＥＴ２０８のドレイン端子とソース端子との間が開放状態になる。そのため、トランス２０６の一次巻線２０６ｂを介して、ＦＥＴ２０８のドレイン端子－ソース端子間に流れていた電流は、ドレイン端子－ソース端子間容量４０１を充電する充電電流に切り替わる。このときの電流ルートは、図４（ａ）の太い矢印で示した電流ルートであり、一次巻線２０６ｂからＦＥＴ２０８のドレイン端子－ソース端子間容量４０１を通り、ダイオードブリッジ２０３へと流れる。その結果、充電電流により、ＦＥＴ２０８のドレイン端子－ソース端子間電圧は徐々に上昇していく。

そして、ＦＥＴ２０８のドレイン端子－ソース端子間電圧が平滑コンデンサ２０７の充電電圧を超えると、一次巻線２０６ｂからＦＥＴ２０８に流れる充電電流が分流して、ノイズ吸収用のコンデンサ２１１にも流れる。図４（ｂ）に示すように、太い矢印で示す２つの電流ルートで電流が流れ、コンデンサ２１１は一次巻線２０６ｂからの入力電流により充電される。図４（ｂ）に示すように、コンデンサ２１１に流れる電流は、ダイオード２１２、平滑コンデンサ２０７を介して、ダイオードブリッジ２０３へと流れる。

ダイオードブリッジ２０３の出力側の端子２０３ｃの入力電圧と平滑コンデンサ２０７の電圧条件によっては、平滑コンデンサ２０７からの電流が一次巻線２０６ａ、２０６ｂを通しても流れる。その際のＦＥＴ２０８のドレイン電圧は、コンデンサ２１１の容量と一次巻線２０６ａ、２０６ｂのインダクタンスの共振動作により緩やかに上昇し、サージ電圧が抑制される方向に働く。また、コンデンサ２１１を介して、平滑コンデンサ２０７にサージエネルギが回生され、効率向上に繋がる。

（ＦＥＴ２０８のターンオン直後の回路動作）
一方、制御ＩＣ（不図示）からゲート端子にハイレベル信号が出力され、ＦＥＴ２０８がターンオンした直後に、コンデンサ２１１に残留した（充電された）電荷は、次の電流ルートで放電される。すなわち、コンデンサ２１１の電荷は、コンデンサ２１１、ＦＥＴ２０８、ダイオード２１３、トランス２０６の補助巻線２０６ｄのルートで放電される。このとき、放電電流は補助巻線２０６ｄのインダクタンスにより抑制された状態で流れ、サージ電圧の発生が抑えられる。なお、図２では、ダイオード２１３と補助巻線２０６ｄは、コンデンサ２１１からの放電電流が流れる方向に、ダイオード２１３、補助巻線２０６ｄの順に接続されているが、補助巻線２０６ｄ、ダイオード２１３の順に接続されていても同じ回路動作となる。また、この放電電流が流れる電流ルートは、トランス２０６とＦＥＴ２０８の近傍に設けられた部品で形成されている。そのため、放電電流が流れる電流ループの面積は最小限に抑えられ、ＦＥＴのスイッチング動作により発生するノイズ放射も抑えやすくなり、スイッチング電源２００を大電力化しやすい構成となる。

以上説明したように、サージ電圧緩和回路２１４は、ＦＥＴ２０８のオフ時に発生するサージ電圧を、２つのダイオード２１２、２１３、コンデンサ２１１、及びトランス２０６の補助巻線２０６ｄの４つの部品により抑制することができる。サージ電圧緩和回路２１４は、ノイズを吸収するコンデンサ２１１に充電された電荷を放電する電流を小さな電流ループで流すことができ、ＦＥＴ２０８のスイッチング時に発生するノイズ放射を抑えるとともに、大電力化しやすい回路構成とすることができる。また、本実施例では、ノイズを吸収するサージ電圧緩和回路２１４を構成する回路部品をトランス２０６近傍にまとめて配置することができる。そのため、スイッチング電源の回路基板の面積を大きくすることなく、サージ電圧緩和回路２１４を含まないメイン回路の回路パターン幅を太く構成することができる。更に、サージ電圧緩和回路２１４では、トランス２０６の補助巻線である補助巻線２０６ｄをサージ電圧緩和回路２１４の構成品として使用している。そのため、ＦＥＴ２０８のスイッチング時に発生するノイズをトランス２０６内で結合させることができ、ダイオードブリッジ２０３へノイズが伝搬してしまうことを抑制することもできる。

以上説明したように、本実施例によれば、スイッチング素子のサージ電圧を吸収するノイズ吸収コンデンサの放電時の電流ループを小さくすることができる。

実施例１では、トランスをスイッチングするＦＥＴのターンオフ時に発生するサージ電圧を抑制するサージ電圧緩和回路について説明した。実施例２では、実施例１に対し、サージ電圧緩和回路で使用するトランスの補助巻線を、ＦＥＴの駆動を制御する制御ＩＣに電源電圧を供給する生成部である電源電圧生成回路において兼用するように構成した実施例について説明する。

［スイッチング電源の構成］
図５は、本実施例のスイッチング電源２００の回路構成を示す回路図である。図５に示す回路図では、実施例１の図２に示すスイッチング電源２００に、一点鎖線で囲まれた電源電圧生成回路５０３が追加されている。なお、図５では図２と同じ構成要素に対しては同一符号を付している。また、図５では、ダイオード２１３と補助巻線２０６ｄは、図２とは逆の位置に配置されているが、機能としては図２と同様である。

図５において、電源電圧生成回路５０３は、ダイオード５０１とコンデンサ５０２で構成されている。ダイオード５０１は、補助巻線２０６ｄに誘起された出力電圧を整流するためのダイオードであり、コンデンサ５０２はダイオード５０１で整流された電圧を平滑するためのコンデンサである。また、制御ＩＣ５０４は、スイッチング電源２００の制御を司る制御手段である。制御ＩＣ５０４は、電源電圧生成回路５０３にて生成された直流電圧が駆動電圧として供給されることにより動作する。そして、制御ＩＣ５０４は、上述したように、二次側のフィードバック回路（不図示）からのフィードバック信号（不図示）等に基づいて、ＦＥＴ２０８のゲート端子に出力する制御信号のパルス幅やデューティを変化させ、出力電圧Ｖｏを一定の電圧に制御する。なお、抵抗５０５は、制御ＩＣ５０４からＦＥＴ２０８のゲート端子に流れる電流を制限するゲート抵抗である。

［電源電圧生成回路］
次に、電源電圧生成回路５０３の動作について説明する。なお、以下では、実施例１と同じ回路動作については説明を省略し、図５の特徴的な回路動作に絞って説明する。

まず、ＦＥＴ２０８のターンオフ時に、トランス２０６のリーケージインダクタンスや寄生容量の影響によりＦＥＴ２０８のドレイン電圧が上昇すると、上述したようにノイズ吸収用のコンデンサ２１１が充電され、電圧上昇速度が緩やかになる。このとき、補助巻線２０６ｄは、巻線の巻き始めが一次巻線２０６ａとは逆になっているため、補助巻線２０６ｄのダイオード２１３、５０１のアノード端子側に正の電圧が発生する。次に、ＦＥＴ２０８のターンオン時には、上述したようにコンデンサ２１１の電荷が放電され、補助巻線２０６ｄのダイオード２１３、５０１のアノード端子側には負の電圧が発生する。このように、コンデンサ２１１は、ＦＥＴ２０８のオフ、オン状態にしたがって充放電を繰り返し、サージ電圧を抑えるように機能する。一方、補助巻線２０６ｄは、ＦＥＴ２０８のオフ、オン状態にしたがって、正の電圧と負の電圧を交互に発生させる。そして、電源電圧生成回路５０３は、この交互に発生する電圧を整流平滑し、平滑された電源電圧を制御ＩＣ５０４に供給している。

以上説明したように、本実施例では、電源電圧生成回路５０３で使用する補助巻線２０６ｄをサージ電圧緩和回路２１４でも兼用するように構成している。これにより、ＦＥＴ２０８のターンオフ時に発生するサージ電圧をコンデンサ２１１で緩和するとともに、補助巻線２０６ｄを２つの回路、すなわちサージ電圧緩和回路２１４と電源電圧生成回路５０３での兼用により、コストダウンを実現することができる。

以上説明したように、本実施例によれば、スイッチング素子のサージ電圧を吸収するノイズ吸収コンデンサの放電時の電流ループを小さくすることができる。

２０３ ダイオードブリッジ
２０４ インダクタ
２０５ ダイオード
２０６ トランス
２０７ 平滑コンデンサ
２０８ ＦＥＴ
２１１ ダイオード
２１２ コンデンサ
２１３ ダイオード

（１）第一の一次巻線及び第二の一次巻線と、二次巻線と、補助巻線とを有し、一次側と二次側とが絶縁されたトランスと、第一の出力端子及び第二の出力端子を有し、交流電圧を整流する整流回路と、インダクタと第一の整流素子とが直列に接続された第一の直列回路であって、前記第一の出力端子と前記第一の一次巻線の一端と前記第二の一次巻線の一端とが接続された第一の接続点との間に接続された前記第一の直列回路と、一端が前記第二の一次巻線の他端と接続され、他端が前記第二の出力端子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、一端が前記第一の一次巻線の他端と接続され、他端が前記第二の出力端子に接続された第一のコンデンサと、第二のコンデンサと第二の整流素子とが直列に接続された第二の直列回路であって、前記第一の一次巻線の他端と前記第二の一次巻線の他端との間に接続された前記第二の直列回路と、第三の整流素子と前記補助巻線とが直列に接続された第三の直列回路であって、前記スイッチング素子の前記他端と、前記第二のコンデンサと前記第二の整流素子とが接続された第二の接続点との間に接続された前記第三の直列回路と、を備え、前記スイッチング素子がオン状態になったときに前記第二のコンデンサに充電された電荷を放電する放電電流は、前記補助巻線に流れることを特徴とする電源装置。

トランス２０６は、一次側のエネルギーを二次側に変換するための絶縁トランスであり、一次巻線２０６ａ、２０６ｂ、二次巻線２０６ｃ、補助巻線２０６ｄを有している。トランス２０６の一次巻線２０６ａと一次巻線２０６ｂは直列に接続されている。一次巻線２０６ａの一端は平滑コンデンサ２０７（第一のコンデンサ）の一端と接続され、一次巻線２０６ａの他端は一次巻線２０６ｂの一端とダイオード２０５のカソード端子とに接続されている。一次巻線２０６ｂの他端は、スイッチング素子である電界効果トランジスタ（以下、ＦＥＴという）２０８のドレイン端子に接続されている。一方、ＦＥＴ２０８のソース端子は、平滑コンデンサ２０７の他端と、ダイオードブリッジ２０３の出力側の端子２０３ｄと、に接続されている。すなわち、トランス２０６の一次巻線２０６ｂには、ＦＥＴ２０８が直列に接続されている。また、ＦＥＴ２０８のゲート端子は制御ＩＣ（不図示）に接続され、ＦＥＴ２０８は、制御ＩＣからゲート端子に入力される信号に応じて、オン状態、又はオフ状態に設定される。上述した接続構成により、平滑コンデンサ２０７は、トランス２０６の直列に接続された一次巻線２０６ａ及び一次巻線２０６ｂと並列に接続されている。

Claims (12)

1. 並列に接続された第一の一次巻線及び第二の一次巻線と、二次巻線と、補助巻線とを有し、一次側と二次側とが絶縁されたトランスと、
   第一の出力端子及び第二の出力端子を有し、交流電圧を整流する整流回路と、
   インダクタと第一の整流素子とが直列に接続された第一の直列回路であって、前記第一の出力端子と前記第一の一次巻線の一端と前記第二の一次巻線の一端とが接続された第一の接続点との間に接続された前記第一の直列回路と、
   一端が前記第二の一次巻線の他端と接続され、他端が前記第二の出力端子に接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、
   一端が前記第一の一次巻線の他端と接続され、他端が前記第二の出力端子に接続された第一のコンデンサと、
   第二のコンデンサと第二の整流素子とが直列に接続された第二の直列回路であって、前記第一の一次巻線の他端と前記第二の一次巻線の他端との間に接続された前記第二の直列回路と、
   第三の整流素子と前記補助巻線とが直列に接続された第三の直列回路であって、前記スイッチング素子の前記他端と、前記第二のコンデンサと前記第二の整流素子とが接続された第二の接続点との間に接続された前記第三の直列回路と、
   を備え、
   前記スイッチング素子がオン状態になったときに前記第二のコンデンサに充電された電荷を放電する放電電流は、前記補助巻線に流れることを特徴とする電源装置。
2. 前記第一の直列回路は、前記第一の出力端子の出力電圧が前記第一の接続点の電圧よりも高い場合に、電流が流れることを特徴とする請求項１に記載の電源装置。
3. 前記第一の接続点の電圧は、前記スイッチング素子がオン状態のときには、前記第一のコンデンサの充電電圧を前記第一の一次巻線の巻数と前記第二の一次巻線の巻数とにより分圧した電圧であることを特徴とする請求項２に記載の電源装置。
4. 前記第一の整流素子は、ダイオードであり、
   前記インダクタは、一端が前記第一の出力端子に接続され、他端が前記ダイオードのアノード端子に接続され、
   前記ダイオードのカソード端子は、前記第一の接続点に接続されていることを特徴とする請求項３に記載の電源装置。
5. 前記第二の整流素子は、ダイオードであり、
   前記第二のコンデンサは、一端が前記第二の一次巻線の他端及び前記スイッチング素子の一端に接続され、他端が前記ダイオードのアノード端子に接続され、
   前記ダイオードのカソード端子は、前記第一の一次巻線の他端及び前記第一のコンデンサの一端と接続されていることを特徴とする請求項４に記載の電源装置。
6. 前記第三の整流素子は、ダイオードであり、
   前記ダイオードは、アノード端子が前記スイッチング素子の他端に接続され、カソード端子が前記補助巻線の一端と接続され、
   前記補助巻線の他端は、前記第二の接続点に接続されていることを特徴とする請求項５に記載の電源装置。
7. 前記第三の整流素子は、ダイオードであり、
   前記補助巻線は、一端が前記スイッチング素子の他端に接続され、他端が前記ダイオードのアノード端子と接続され、
   前記ダイオードのカソード端子は、前記第二の接続点に接続されていることを特徴とする請求項５に記載の電源装置。
8. 前記スイッチング素子がターンオフした際には、前記第二の一次巻線に流れる電流は、前記第二の直列回路に流れ、前記第二のコンデンサが充電されることによりサージ電圧が抑制されることを特徴とする請求項６又は請求項７に記載の電源装置。
9. 前記スイッチング素子がターンオンした際には、前記第二のコンデンサからの電流が、前記スイッチング素子を介して前記第三の直列回路の前記補助巻線に流れることを特徴とする請求項８に記載の電源装置。
10. 前記スイッチング素子を制御する制御部を駆動する駆動電圧を生成する生成部を有し、
    前記生成部は、前記補助巻線に誘起される電圧から前記駆動電圧を生成することを特徴とする請求項９に記載の電源装置。
11. 前記スイッチング素子は、電界効果トランジスタであり、
    前記スイッチング素子の一端は、電界効果トランジスタのドレイン端子であり、
    前記スイッチング素子の他端は、電界効果トランジスタのソース端子であることを特徴とする請求項１０に記載の電源装置。
12. シートに画像形成を行う画像形成手段と、
    前記画像形成手段に電力を供給する請求項１から請求項１１のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。

Images