JP6961421B2 - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP6961421B2 JP6961421B2 JP2017156871A JP2017156871A JP6961421B2 JP 6961421 B2 JP6961421 B2 JP 6961421B2 JP 2017156871 A JP2017156871 A JP 2017156871A JP 2017156871 A JP2017156871 A JP 2017156871A JP 6961421 B2 JP6961421 B2 JP 6961421B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- power supply
- transformer
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrophotography Configuration And Component (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
(2)一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、前記二次巻線に誘起された電圧を整流するための整流手段と、前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、を備え、前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、前記第二の制御手段は、前記第三のスイッチング素子をオンからオフにしてから第二の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオフ状態を保持するように制御し、前記第二の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオフからオンにするように制御し、前記第二の時間は、前記第二のスイッチング素子がオフしてから二次側に流れる電流がゼロになるまでの期間よりも長く、かつ、前記第一のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。
(3)記録材に画像形成を行う画像形成手段と、前記(1)又は前記(2)に記載の電源装置と、を備えることを特徴とする画像形成装置。
図1は実施例1のアクティブクランプ方式を用いたスイッチング電源回路の概略を示す回路図である。商用電源等の交流電源10は交流電圧を出力しており、全波整流手段であるブリッジダイオードBD1で整流された電圧は、スイッチング電源回路100に入力されている。平滑用コンデンサC3は整流された電圧の平滑手段として用いられ、平滑用コンデンサC3の低い側の電位をDCL、高い側の電位をDCHとする。スイッチング電源回路100は、平滑用コンデンサC3に充電された入力電圧Vinから、絶縁された二次側へ出力電圧Voutを出力する。実施例1では、スイッチング電源回路100は、出力電圧Voutの一例として、例えば24Vの一定の電圧を出力する。
制御部101は、フィードバック部115からFB端子に入力された電圧信号(フィードバック電圧)(以下、FB端子電圧という)に基づき、ゲート駆動信号DL及びゲート駆動信号DHを制御する回路である。ゲート駆動信号DLはFET1のゲート電圧を制御する信号であり、ゲート駆動信号DHはFET2のゲート電圧を制御する信号である。制御部101のVC端子とG端子の間には、補助巻線P2で生成された電源電圧V1が供給されている。FET1とFET2によるスイッチングが開始されると、補助巻線P2から電力が供給される状態となる。制御部101のVS端子には、起動抵抗R6から、スイッチング電源回路100の起動時に必要な電力が供給されており、スイッチングが開始されるまでの間の電力供給手段として用いられる。また、FET2を駆動するため、コンデンサC5及びダイオードD5で構成されるチャージポンプ回路によって、VH端子とGH端子の間に電源電圧V1が供給されている。
第二の制御手段である制御部200は、二次側電流I2を図1の矢印方向に整流するための制御回路である。制御部200のVC端子とG端子の間には、出力電圧Voutが電源電圧として供給されている。実施例1では、二次巻線S1のGND(グランド)側にFET12のソース端子が接続され、FET12のドレイン端子にインダクタL12の一端が接続され、インダクタL12の他端に二次巻線S1が接続されている。電圧検知手段である電圧検知部201は、FET12とインダクタL12の直列回路の両端電圧を検知することで、FET12のオン状態とオフ状態を遷移させるタイミングを検知している。FET12とインダクタL12の直列回路の両端電圧は、制御部200のS端子とG端子との間に印加された検知電圧V2として制御部200によって検知される。実施例1では、インダクタL12を挟んで電圧を検知する点を特徴としている。ゲート駆動部202は、電圧検知部201の検知結果に基づき、FET12のゲート駆動信号DS2を出力している。なお、制御部200による制御方法の説明は図3を用いて後述する。
図2は、インダクタL12の形成方法の例を示す図である。図2は、コイルを用いずにインダクタを形成する方法の例を示している。図2にはFET12と、FET12のゲート端子(G端子)、ドレイン端子(D端子)、ソース端子(S端子)を図示している。図2(A)では、FET12のD端子を磁性体50の間に通すことで、インダクタンスを形成している。なお、磁性体50は、中央に穴の空いた、ビーズ形状に形成された磁性体である。また、図2(B)では、FET12のD端子は基板52上(基板上)の導電層51のパターンを介してトランスT1と接続されており、FET12のD端子及び導電層51のパターンによって、インダクタンスを形成している。基板52は、FET12やトランスT1等の電源回路が実装される基板である。図2(A)、(B)に示す方法を用いることで、回路規模やコストを増加せずに、インダクタンスを形成することができる。また、インダクタL12にはコイルを用いてもよい。
図1の説明に戻る。フィードバック部115は、出力電圧Voutを所定の一定電圧に制御するために用いられる。出力電圧Voutの電圧値は、シャントレギュレータIC5のリファレンス端子REFの基準電圧、抵抗R52及び抵抗R53によって設定される。出力電圧Voutが所定の電圧(ここでは24V)より高くなると、シャントレギュレータIC5のカソード端子Kから電流が流れ、プルアップ抵抗R51を介してフォトカプラPC5の二次側ダイオードが導通状態となる。これにより、フォトカプラPC5の一次側トランジスタが動作し、コンデンサC6から電荷が放電される。このため、制御部101のFB端子電圧が低下する。一方、出力電圧Voutが24Vより低くなると、フォトカプラPC5の二次側ダイオードが非導通状態となる。これにより、フォトカプラPC5の一次側のトランジスタがオフ状態となり、制御部101のFB端子からコンデンサC6に一定電流が流れるため、制御部101のFB端子電圧が上昇する。
図3は、制御部101及び制御部200によるアクティブクランプ方式を用いたスイッチング電源回路100の制御方法の説明図である。図3において、(i)はFET1のゲート駆動信号DLを示す図、(ii)はFET2のゲート駆動信号DHを示す図である。図3において、(iii)はFET1のドレイン電流を示す図、(iv)はFET1のドレイン端子とソース端子間の電圧を示す図である。図3において、(v)は二次側電流I2を示す図、(vi)はFET12のゲート駆動信号DS2を示す図、(vii)は電圧検知部201の検知電圧V2を示す図である。横軸はいずれも時間を示す。
制御部101は、FET1とFET2をともにオフさせるデッドタイム(図3の〔4〕、〔5〕の期間)を挟んでFET1とFET2を交互にオン又はオフさせて繰り返し制御を行っている。FET2と電圧クランプ用のコンデンサC2を用いた動作(以下、アクティブクランプ動作という)を図3の(i)〜(v)で説明する。
制御部200は、図3の(v)に示すように二次側電流I2が、図1に示す矢印方向に流れる状態を検知し、FET12をオン状態にする制御を行っている。図3の(v)〜(vii)で説明する。
インダクタL12に発生する電圧=−L12のインダクタンス×dI2/dt…式(1)
次に、実施例2のスイッチング電源回路300を説明する。実施例1と同様の構成には同一の符号を付し、説明を省略する。図4に示すスイッチング電源回路300は、タイマー部303を有する第二の制御手段である制御部301と、CRフィルタ(スナバ回路)を構成する抵抗R12、コンデンサC12とを有する点が実施例1の構成と異なる。抵抗R12及びコンデンサC12からなるスナバ回路は、FET12とインダクタL12の直列回路と並列に接続されている。実施例2の電圧検知部201は、抵抗R12とコンデンサC12が直列に接続されたスナバ回路によって平滑した電圧を検知することにより、FET12とインダクタL12の直列回路の両端の電圧を検知電圧V2として検知している。
制御部301のタイマー部303は、ゲート駆動信号DS2をオフ状態からオン状態に遷移させた際に、所定時間、強制的にオン状態を保持させる強制オン時間のタイマーを有している。また、タイマー部303は、ゲート駆動信号DS2をオン状態からオフ状態に遷移させた際に、所定時間、強制的にオフ状態を保持させる強制オフ時間のタイマーも有している。
検知電圧V2を検知する際に、抵抗R12とコンデンサC12で形成されたCRフィルタを用いることで、外来ノイズ等による制御部301の誤動作を防止できる。ところで、インダクタL12を用いない従来の同期整流回路では、検知電圧V2の検知にCRフィルタを用いると、FET12をオン状態からオフ状態に遷移するタイミングが遅れてしまう。このため、二次側のコンデンサC11から、トランスT1を介し、一次側回路へ逆流電流が流れてしまう場合がある。しかしながら、制御部301では、実施例1で説明したように、図5の〔2〕の期間において、二次側電流I2がゼロになる前に、FET12をオフするタイミングを検知できる特徴を有している。このため、図4のようにCRフィルタを用いた場合においても、スイッチング電源回路300の一次側回路へ逆流電流が流れる課題を防止できる。なお、CRフィルタは実施例1のスイッチング電源回路100及び後述する実施例3のスイッチング電源回路500にも用いることができる。
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図7に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ700は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ700は、スイッチング電源回路100を備えている。なお、スイッチング電源回路100を適用可能な画像形成装置は、図7に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
115 フィードバック部
200 制御部
C2 電圧クランプ用のコンデンサ
FET1 第一のスイッチング素子
FET2 第二のスイッチング素子
FET12 第三のスイッチング素子
L12 インダクタ
T1 トランス
Claims (9)
- 一次巻線及び二次巻線を有するトランスと、
前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、
前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、
前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、
前記二次巻線に誘起された電圧を整流するための整流手段と、
前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、
前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、
を備え、
前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、
前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、
直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、
前記第二の制御手段は、前記第三のスイッチング素子をオフからオンにしてから第一の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオン状態を保持するように制御し、前記第一の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオンからオフにするように制御し、
前記第一の時間は、前記第二のスイッチング素子のオンにより前記電圧検知手段により検知された電圧が負となってから前記検知された電圧が最小の値となるまでの期間よりも長く、かつ、前記第二のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。 - 一次巻線及び二次巻線を有するトランスと、
前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、
前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、
前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、
前記二次巻線に誘起された電圧を整流するための整流手段と、
前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、
前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、
を備え、
前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、
前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、
直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、
前記第二の制御手段は、前記第三のスイッチング素子をオンからオフにしてから第二の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオフ状態を保持するように制御し、前記第二の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオフからオンにするように制御し、
前記第二の時間は、前記第二のスイッチング素子がオフしてから二次側に流れる電流がゼロになるまでの期間よりも長く、かつ、前記第一のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。 - 前記第二の制御手段は、前記電圧検知手段により検知した電圧が第一の閾値以下になると前記第三のスイッチング素子をオンし、前記電圧検知手段により検知した電圧が前記第一の閾値よりも高い第二の閾値以上になると前記第三のスイッチング素子をオフすることを特徴とする請求項1又は請求項2に記載の電源装置。
- 前記第三のスイッチング素子は、ボディーダイオードを有する電界効果トランジスタであり、
前記電圧検知手段は、前記第三のスイッチング素子がオフ状態であるときに、前記ボディーダイオードの順方向に電流が流れることによる前記ボディーダイオードの電圧降下を前記電圧検知手段により検知することを特徴とする請求項3に記載の電源装置。 - 前記電圧検知手段は、前記第三のスイッチング素子がオン状態であるときに、前記第一の制御手段によって前記第二のスイッチング素子がオンからオフに遷移して前記インダクタに流れる電流が減少することにより前記インダクタに生じた電圧を検知することを特徴とする請求項3又は請求項4に記載の電源装置。
- 前記第三のスイッチング素子は、電界効果トランジスタであり、
穴が設けられた磁性体を備え、
前記インダクタは、前記穴に前記電界効果トランジスタのドレイン端子を通すことで形成されることを特徴とする請求項1から請求項5のいずれか1項に記載の電源装置。 - 前記第三のスイッチング素子は、電界効果トランジスタであり、
前記電界効果トランジスタが実装される基板を備え、
前記電界効果トランジスタのドレイン端子は、前記基板上の導電層のパターンを介して前記トランスと接続されており、
前記インダクタは、前記電界効果トランジスタのドレイン端子と前記導電層のパターンによって形成されることを特徴とする請求項1から請求項6のいずれか1項に記載の電源装置。 - 抵抗とコンデンサが直列に接続されたスナバ回路であって、直列に接続された前記第三のスイッチング素子及び前記インダクタに並列に接続されたスナバ回路を備え、
前記電圧検知手段は、前記スナバ回路によって平滑された電圧を検知することを特徴とする請求項1から請求項7のいずれか1項に記載の電源装置。 - 記録材に画像形成を行う画像形成手段と、
請求項1から請求項8のいずれか1項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017156871A JP6961421B2 (ja) | 2017-08-15 | 2017-08-15 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017156871A JP6961421B2 (ja) | 2017-08-15 | 2017-08-15 | 電源装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019037073A JP2019037073A (ja) | 2019-03-07 |
JP6961421B2 true JP6961421B2 (ja) | 2021-11-05 |
Family
ID=65638015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017156871A Active JP6961421B2 (ja) | 2017-08-15 | 2017-08-15 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6961421B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736890A (en) * | 1996-04-03 | 1998-04-07 | Semi Technology Design, Inc. | Method and apparatus for controlling transistors as rectifiers |
JP2005073335A (ja) * | 2003-08-21 | 2005-03-17 | Sony Corp | スイッチング電源回路 |
JP4701749B2 (ja) * | 2005-02-25 | 2011-06-15 | サンケン電気株式会社 | 直流変換装置 |
JP6579827B2 (ja) * | 2015-06-30 | 2019-09-25 | キヤノン株式会社 | 電源装置及び画像形成装置 |
US9906151B2 (en) * | 2015-08-25 | 2018-02-27 | Dialog Semiconductor Inc. | Minimum off-time adaptive to timing fault conditions for synchronous rectifier control |
-
2017
- 2017-08-15 JP JP2017156871A patent/JP6961421B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019037073A (ja) | 2019-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110120750B (zh) | 电源装置和图像形成装置 | |
US10139770B2 (en) | Power source device and image forming apparatus | |
US10720845B2 (en) | Power supply apparatus and image forming apparatus controlling switching elements to output a voltage | |
US10432084B2 (en) | Power supply apparatus and image forming apparatus controlling switching elements based on detection of a malfunction | |
JP6961420B2 (ja) | 電源装置及び画像形成装置 | |
US9071156B2 (en) | Switching power supply device and image forming apparatus with switching power supply device | |
JP6579827B2 (ja) | 電源装置及び画像形成装置 | |
US10547244B2 (en) | Power supply apparatus and image forming apparatus | |
US10389259B2 (en) | Power supply apparatus and image forming apparatus switching a capacitance value of a resonance capacitor at a time of a continuous operation and an intermittent operation | |
US10536085B2 (en) | Power supply apparatus and image forming apparatus | |
JP6242370B2 (ja) | 電源装置及び画像形成装置 | |
CN115347776A (zh) | 电源设备和图像形成装置 | |
US9356529B2 (en) | Power supply and image forming apparatus | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
JP6991832B2 (ja) | 電源装置及び画像形成装置 | |
JP2020096434A (ja) | 電源装置及び画像形成装置 | |
JP6961421B2 (ja) | 電源装置及び画像形成装置 | |
JP2018182787A (ja) | 電源装置および画像形成装置 | |
US10547235B2 (en) | Power supply apparatus and image forming apparatus changing a frequency of a switching operation | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
US20230396175A1 (en) | Power supply apparatus and image forming apparatus | |
JP7140572B2 (ja) | 電源装置及び画像形成装置 | |
JP6316013B2 (ja) | 電源装置及び画像形成装置 | |
JP2020195190A (ja) | 電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211013 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6961421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |