JP2023066077A - コイル部品 - Google Patents

Abstract

【課題】一方の端子電極とコイルパターンの接続抵抗と、他方の端子電極とコイルパターンの接続抵抗の差を低減する。
【解決手段】コイル部品１は、導体層Ｌ１～Ｌ４を有するコイル部３と、端子電極Ｂ１，Ｂ２を備える。導体層Ｌ１～Ｌ４は、それぞれコイルパターン１０，２０，３０，４０を有する。端子電極Ｂ１は最下層のコイルパターン１０に接続され、端子電極Ｂ２は最上層のコイルパターン４０に接続される。導体層Ｌ２は端子パターン２１，２２を有し、導体層Ｌ３は端子パターン３１，３２を有する。端子パターン２１，３１のｘ方向における幅Ｗ１は、端子パターン２２，３２のｘ方向における幅Ｗ２よりも大きい。これにより、最下層に位置するコイルパターン１０と端子電極Ｂ１の間の抵抗値が低減する。
【選択図】図２

Description

本発明はコイル部品に関し、特に、複数の層間絶縁膜と複数の導体層が交互に積層された構造を有するコイル部品に関する。

特許文献１には、複数の層間絶縁膜と複数の導体層が交互に積層された構造を有するコイル部品が開示されている。特許文献１に記載されたコイル部品においては、２つの端子電極が複数の導体層の積層方向に配置されており、一方の端子電極は最下層に位置するコイルパターンの一端に接続され、他方の端子電極は最上層に位置するコイルパターンの一端に接続されている。

特開２０２０－０８８３３０号公報

しかしながら、特許文献１に記載されたコイル部品においては、一方の端子電極が最下層に位置するコイルパターンに接続されていることから、他方の端子電極に比べて接続抵抗が大きくなる。

したがって、本発明は、一方の端子電極とコイルパターンの接続抵抗と、他方の端子電極とコイルパターンの接続抵抗の差を低減することを目的とする。

本発明によるコイル部品は、複数の層間絶縁膜とそれぞれコイルパターンを有する複数の導体層が交互に積層されたコイル部と、コイル部に積層された第１及び第２の端子電極とを備え、複数の導体層は、最下層に位置する第１の導体層と、最上層に位置する第２の導体層と、第１の導体層と第２の導体層の間に位置する１又は２以上の第３の導体層とを含み、第２及び第３の導体層は、第１の導体層に位置するコイルパターンの一端及び第１の端子電極と重なる第１の端子パターンをさらに有し、第１及び第３の導体層は、第２の導体層に位置するコイルパターンの一端及び第２の端子電極と重なる第２の端子パターンをさらに有し、第１の導体層に位置するコイルパターンの一端と第２及び第３の導体層に位置する第１の端子パターンは、層間絶縁膜を貫通するビア導体を介して互いに接続され、第２の導体層に位置する第１の端子パターンと第１の端子電極は、層間絶縁膜を貫通するビア導体を介して互いに接続され、第２の導体層に位置するコイルパターンの一端と第２の端子電極は、層間絶縁膜を貫通するビア導体を介して互いに接続され、第３の導体層に位置する第１の端子パターンの径方向における幅は、第３の導体層に位置する第２の端子パターンの径方向における幅よりも大きいことを特徴とする。

本発明によれば、第３の導体層に位置する第１の端子パターンが拡大されていることから、第１の導体層に位置するコイルパターンの一端と第１の端子電極の間の抵抗値を低減することが可能となる。また、第３の導体層に位置する第２の端子パターンが縮小されていることから、全体的な平面サイズの拡大も抑えられる。さらに、ダイシングによってコイル部品を個片化する際、第１の端子パターンに接続されたビア導体とダイシングラインの間のマージンを十分に確保することが可能となる。

本発明において、第２の導体層に位置するコイルパターンの一端の径方向における幅は、第１及び第３の導体層に位置する第２の端子パターンの径方向における幅よりも大きくても構わない。これによれば、ダイシングによってコイル部品を個片化する際、第２の端子電極に接続されたビア導体とダイシングラインの間のマージンを十分に確保することが可能となる。

本発明において、第２の導体層に位置するコイルパターンの一端と第１及び第３の導体層に位置する第２の端子パターンは、ビア導体を介して互いに接続されることなく絶縁されていても構わない。これによれば、これらを接続するためのビア導体とダイシングラインの間のマージンを確保する必要がなくなる。

本発明によるコイル部品は、コイル部と第１及び第２の端子電極を埋め込む磁性素体をさらに備え、第１及び第２の端子パターンは、磁性素体から露出していても構わない。これによれば、放熱性が高められる。

このように、本発明によれば、一方の端子電極とコイルパターンの接続抵抗と、他方の端子電極とコイルパターンの接続抵抗の差を低減することが可能となる。

図１は、本発明の一実施形態によるコイル部品１の外観を示す略斜視図である。 図２は、コイル部品１の模式的な断面図である。 図３は、導体層Ｌ１のパターン形状を示す平面図である。 図４は、導体層Ｌ２のパターン形状を示す平面図である。 図５は、導体層Ｌ３のパターン形状を示す平面図である。 図６は、導体層Ｌ４のパターン形状を示す平面図である。 図７は、第１の変形例による導体層Ｌ２のパターン形状を示す平面図である。 図８は、第２の変形例による導体層Ｌ２のパターン形状を示す平面図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の一実施形態によるコイル部品１の外観を示す略斜視図である。また、図２は、コイル部品１の模式的な断面図である。

図１及び図２に示すように、本実施形態によるコイル部品１は、磁性素体２と、磁性素体２に埋め込まれたコイル部３及びバンプ状の端子電極Ｂ１，Ｂ２とを備えている。磁性素体２は、コイル部３の内径領域及び外側領域に配置されるとともに、コイル部３を軸方向であるｚ方向から挟む位置に設けられている。磁性素体２は、鉄（Ｆｅ）やパーマロイ系材料などからなる金属磁性体フィラーと樹脂バインダーを含む複合磁性部材であり、コイル部３に電流を流すことによって生じる磁束の磁路を構成する。磁性素体２は、コイル軸であるｚ方向と直交しｘｙ面を構成する上面２ａと、上面２ａと直交しｙｚ面を構成する一対の側面２ｂ，２ｃを有している。端子電極Ｂ１の表面は、磁性素体２の上面２ａ及び側面２ｂから露出している。端子電極Ｂ２の表面は、磁性素体２の上面２ａ及び側面２ｃから露出している。実装時においては、磁性素体２の上面２ａが回路基板と向かい合うよう、端子電極Ｂ１，Ｂ２が回路基板にハンダ付けされる。

コイル部３は、コイル軸方向に交互に積層された層間絶縁膜５０～５４及び導体層Ｌ１～Ｌ４からなる。導体層Ｌ１～Ｌ４は、それぞれコイルパターン１０，２０，３０，４０を有している。

図３～図６は、それぞれ導体層Ｌ１～Ｌ４のパターン形状を示す平面図である。

図３に示すように、導体層Ｌ１は層間絶縁膜５０の表面に形成されており、コイルパターン１０と、端子パターン１２を備えている。コイルパターン１０の外周端１１は面積が拡大されており、ｚ方向から見て端子電極Ｂ１と重なりを有している。端子パターン１２は、面内でコイルパターン１０から分離されたパターンであり、ｚ方向から見て端子電極Ｂ２と重なりを有している。ここで、コイルパターン１０の外周端１１のｘ方向における幅はＷ０であり、端子パターン１２のｘ方向における幅はＷ２である。幅Ｗ０は幅Ｗ２よりも大きい。このような構成を有する導体層Ｌ１は、層間絶縁膜５１によって覆われる。

図４に示すように、導体層Ｌ２は層間絶縁膜５１の表面に形成されており、コイルパターン２０と、端子パターン２１，２２を備えている。端子パターン２１，２２は、面内でコイルパターン２０から分離されたパターンであり、ｚ方向から見てそれぞれ端子電極Ｂ１，Ｂ２と重なりを有している。ここで、端子パターン２１のｘ方向における幅はＷ１であり、端子パターン２２のｘ方向における幅はＷ２である。幅Ｗ１は幅Ｗ２よりも大きい。そして、端子パターン２１は、層間絶縁膜５１を貫通するビア導体６１を介してコイルパターン１０の外周端１１に接続される。また、コイルパターン２０の内周端は、層間絶縁膜５１を貫通するビア導体６２を介してコイルパターン１０の内周端に接続される。このような構成を有する導体層Ｌ２は、層間絶縁膜５２によって覆われる。

図５に示すように、導体層Ｌ３は層間絶縁膜５２の表面に形成されており、コイルパターン３０と、端子パターン３１，３２を備えている。端子パターン３１，３２は、面内でコイルパターン３０から分離されたパターンであり、ｚ方向から見てそれぞれ端子電極Ｂ１，Ｂ２と重なりを有している。ここで、端子パターン３１のｘ方向における幅はＷ１であり、端子パターン３２のｘ方向における幅はＷ２である。幅Ｗ１は幅Ｗ２よりも大きい。そして、端子パターン３１は、層間絶縁膜５２を貫通するビア導体６３を介して端子パターン２１に接続される。ビア導体６３の平面位置はビア導体６１の平面位置とは異なっており、これによりビア導体の積層によって生じる導体層の凹みが防止されている。また、コイルパターン３０の外周端は、層間絶縁膜５２を貫通するビア導体６４を介してコイルパターン２０の外周端に接続される。このような構成を有する導体層Ｌ３は、層間絶縁膜５３によって覆われる。

図６に示すように、導体層Ｌ４は層間絶縁膜５３の表面に形成されており、コイルパターン４０と、端子パターン４１を備えている。コイルパターン４０の外周端４２は面積が拡大されており、ｚ方向から見て端子電極Ｂ２と重なりを有している。端子パターン４１は、面内でコイルパターン４０から分離されたパターンであり、ｚ方向から見て端子電極Ｂ１と重なりを有している。ここで、コイルパターン４０の外周端４２のｘ方向における幅はＷ３であり、端子パターン４１のｘ方向における幅はＷ１である。幅Ｗ３は幅Ｗ２よりも大きい。そして、端子パターン４１は、層間絶縁膜５３を貫通するビア導体６５を介して端子パターン３１に接続される。ビア導体６５の平面位置はビア導体６３の平面位置とは異なっており、これによりビア導体の積層によって生じる導体層の凹みが防止されている。また、コイルパターン４０の内周端は、層間絶縁膜５３を貫通するビア導体６６を介してコイルパターン３０の内周端に接続される。このような構成を有する導体層Ｌ４は、層間絶縁膜５４によって覆われる。

層間絶縁膜５４上には、バンプ状の端子電極Ｂ１，Ｂ２が設けられる。端子電極Ｂ１は、層間絶縁膜５４を貫通するビア導体６７を介して端子パターン４１に接続される。端子電極Ｂ２は、層間絶縁膜５４を貫通するビア導体６８を介してコイルパターン４０の外周端４２に接続される。ビア導体６７の平面位置はビア導体６５の平面位置とは異なっており、これによりビア導体の積層によって生じる導体層の凹みが防止されている。端子電極Ｂ１の平面サイズは端子パターン２１，３１，４１よりも大きく、端子電極Ｂ２の平面サイズは端子パターン１２，２２，３２よりも大きい。

このような構成により、端子電極Ｂ１は、端子パターン４１，３１，２１を介してコイルパターン１０の外周端１１に接続される。コイルパターン１０の外周端１１及び端子パターン２１，３１，４１は、磁性素体２の側面２ｂから露出する。一方、端子電極Ｂ２は、コイルパターン４０の外周端４２に接続される。端子パターン１２，２２，３２及びコイルパターン４０の外周端４２は、磁性素体２の側面２ｃから露出する。

そして、本実施形態においては、端子パターン４１，３１，２１のｘ方向における幅Ｗ１が端子パターン３２，２２，１２のｘ方向における幅Ｗ２よりも大きいことから、端子電極Ｂ１とコイルパターン１０の外周端１１との間の抵抗値が低減する。端子電極Ｂ１とコイルパターン１０の外周端１１との間の抵抗値をより低減するため、これらを接続するビア導体６１，６３，６５，６７の径を、他のビア導体６２，６４，６６，６８よりも大きくしても構わない。例えば、ビア導体６１，６３，６５，６７の径をビア導体６８よりも大きくすれば、端子電極Ｂ１とコイルパターン１０の間の抵抗値と、端子電極Ｂ２とコイルパターン４０の間の抵抗値の差が低減される。また、端子パターン４１，３１，２１のｘ方向における幅Ｗ１が拡大されていることから、コイル部品１を回路基板に実装した後、回路基板にたわみが発生した場合であっても、ビア導体６１，６３，６５，６７に加わる応力が緩和され、接続信頼性が高められる。

しかも、ビア導体６１，６３，６５，６７と側面２ｂのｘ方向における距離を十分に確保できることから、コイル部品１をダイシングによって個片化する際、アライメントずれなどが生じてもビア導体６１，６３，６５，６７が側面２ｂに露出することもなくなる。この点は、ビア導体６８についても同様であり、コイルパターン４０の外周端４２のｘ方向における幅Ｗ３が端子パターン１２，２２，３２のｘ方向における幅Ｗ２に比べて拡大されていることから、ダイシング時にビア導体６８が側面２ｃに露出することがない。これにより、ビア導体の接続信頼性が高められる。

また、端子パターン１２，２２，３２については、互いに接続されることなく絶縁されており、ビア導体を設ける必要がないことから、ｘ方向における幅Ｗ２の縮小が容易である。これにより、コイルパターン１０の外周端１１や、端子パターン２１，３１，４１のｘ方向における幅の拡大によるチップサイズの増大を抑制することが可能となる。端子パターン１２，２２，３２のｘ方向における幅Ｗ２は、コイルパターン１０，２０，３０，４０のパターン幅よりも小さくても構わない。尚、端子パターン１２，２２，３２を省略することも可能であるが、コイル部品１の製造プロセスにおいて、バンプ状の端子電極Ｂ１，Ｂ２を形成した後に磁性素体２を形成する場合、端子電極Ｂ２の下地となるコイルパターン４０の外周端４２の平坦性を確保するためには、端子パターン１２，２２，３２の存在が必要である。

ここで、端子パターン１２，２２，３２を完全な独立パターンとする点は必須でなく、それぞれ面内でコイルパターン１０，２０，３０に接続しても構わない。例えば、図７に示すように、端子パターン２２のｙ方向における両端をそれぞれコイルパターン２０に接続すれば、端子パターン２２にも電流が流れることから、コイル部３の直流抵抗を下げることが可能となる。端子パターン１２，３２についても、ｙ方向における両端をそれぞれコイルパターン１０，３０に接続すればよい。この場合、図８に示すように、端子パターン２２（１２，３２も同様）が磁性素体２から露出しない構造としても構わない。これによれば、磁性素体２のボリュームがより拡大するとともに、端子パターン１２，２２，３２の露出によるショート不良が生じにくくなる。

尚、幅Ｗ０～Ｗ３がｙ方向位置によって変動する場合、平均幅によって幅Ｗ０～Ｗ３を定義すれば良い。また、端子パターン２１，３１，４１のｘ方向における幅Ｗ１が互いに同一である必要はなく、幅Ｗ２よりも大きい限りばらつきを有していても構わない。端子パターン１２，２２，３２のｘ方向における幅Ｗ２についても互いに同一である必要はなく、幅Ｗ１よりも小さい限りばらつきを有していても構わない。コイルパターン１０の外周端１１のｘ方向における幅Ｗ０や、コイルパターン４０の外周端４２のｘ方向における幅Ｗ３については、幅Ｗ１と同じであっても構わない。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記実施形態においては、層間絶縁膜を介して４層の導体層Ｌ１～Ｌ４が積層されているが、導体層の積層数についてはこれに限定されず、３層構造であっても構わないし、５層以上が積層された構造であっても構わない。

１ コイル部品
２ 磁性素体
２ａ 磁性素体の上面
２ｂ，２ｃ 磁性素体の側面
３ コイル部
１０，２０，３０，４０ コイルパターン
１１，４２ コイルパターンの外周端
１２，２１，２２，３１，３２，４１ 端子パターン
５０～５４ 層間絶縁膜
６１～６８ ビア導体
Ｂ１，Ｂ２ 端子電極
Ｌ１～Ｌ４ 導体層

Claims (4)

1. 複数の層間絶縁膜と、それぞれコイルパターンを有する複数の導体層が交互に積層されたコイル部と、
   前記コイル部に積層された第１及び第２の端子電極と、を備え、
   前記複数の導体層は、最下層に位置する第１の導体層と、最上層に位置する第２の導体層と、前記第１の導体層と前記第２の導体層の間に位置する１又は２以上の第３の導体層とを含み、
   前記第２及び第３の導体層は、前記第１の導体層に位置するコイルパターンの一端及び前記第１の端子電極と重なる第１の端子パターンをさらに有し、
   前記第１及び第３の導体層は、前記第２の導体層に位置するコイルパターンの一端及び前記第２の端子電極と重なる第２の端子パターンをさらに有し、
   前記第１の導体層に位置するコイルパターンの前記一端と前記第２及び第３の導体層に位置する前記第１の端子パターンは、前記層間絶縁膜を貫通するビア導体を介して互いに接続され、
   前記第２の導体層に位置する前記第１の端子パターンと前記第１の端子電極は、前記層間絶縁膜を貫通するビア導体を介して互いに接続され、
   前記第２の導体層に位置するコイルパターンの前記一端と前記第２の端子電極は、前記層間絶縁膜を貫通するビア導体を介して互いに接続され、
   前記第３の導体層に位置する前記第１の端子パターンの径方向における幅は、前記第３の導体層に位置する前記第２の端子パターンの径方向における幅よりも大きいことを特徴とするコイル部品。
2. 前記第２の導体層に位置するコイルパターンの前記一端の径方向における幅は、前記第１及び第３の導体層に位置する前記第２の端子パターンの径方向における幅よりも大きいことを特徴とする請求項１に記載のコイル部品。
3. 前記第２の導体層に位置するコイルパターンの前記一端と前記第１及び第３の導体層に位置する前記第２の端子パターンは、ビア導体を介して互いに接続されることなく絶縁されていることを特徴とする請求項１又は２に記載のコイル部品。
4. 前記コイル部と前記第１及び第２の端子電極を埋め込む磁性素体をさらに備え、
   前記第１及び第２の端子パターンは、前記磁性素体から露出していることを特徴とする請求項１乃至３のいずれか一項に記載のコイル部品。

Images