JP2023065412A - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP2023065412A
JP2023065412A JP2023017426A JP2023017426A JP2023065412A JP 2023065412 A JP2023065412 A JP 2023065412A JP 2023017426 A JP2023017426 A JP 2023017426A JP 2023017426 A JP2023017426 A JP 2023017426A JP 2023065412 A JP2023065412 A JP 2023065412A
Authority
JP
Japan
Prior art keywords
film
gas
etching
opening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023017426A
Other languages
English (en)
Other versions
JP7467708B2 (ja
Inventor
康孝 濱
Yasutaka Hama
基貴 野呂
Motoki NORO
周 木野
Shu Kino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2023017426A priority Critical patent/JP7467708B2/ja
Publication of JP2023065412A publication Critical patent/JP2023065412A/ja
Application granted granted Critical
Publication of JP7467708B2 publication Critical patent/JP7467708B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Figure 2023065412000001
【課題】マスクの開口部を閉塞させずに、マスクの下地膜をシュリンクさせる。
【解決手段】シリコン含有膜である第１の膜と、前記第１の膜の上に形成され、第２の開口部を有する第２の膜とを有する基板を準備する工程と、基板の温度を－３０°以下に制御する工程と、前記第２の開口部を通じて前記第１の膜をエッチングする工程と、を含み、前記第１の膜をエッチングする工程は、フロロカーボンガスを含む第１の処理ガスのプラズマを用いて前記第１の膜に形成される第１の開口部の断面の形状が、エッチングが進む程小さくなるように前記第１の膜をテーパ形状に形成する、基板処理方法が提供される。
【選択図】図２

Description

本開示は、基板処理方法及び基板処理装置に関する。
ウエハ処理における微細化に伴い、ウエハ上に形成する配線の線幅やコンタクトホールの直径等は小さくなる傾向にある。このため、エッチング対象膜をより微細な線幅やコンタクトホールのパターンにエッチングすることのできるプラズマエッチング方法が提案されている。
例えば、特許文献１は、酸化シリコン膜である中間層をエッチングする際、中間層の底部の開口部の寸法を、中間層の上層のレジスト層に形成された対応するパターン開口部の寸法よりも小さくすることで、中間層の下層の有機膜層を細くエッチングすることを提案している。
特開２００７－００５３７７号公報
しかしながら、マスクパターンを下地膜であるエッチング対象膜に転写する際、堆積性プリカーサを有する処理ガスを用いてパターンに堆積物を付着させながらエッチングすると、マスクの開口の上部に付着した堆積物により、マスクの開口の間口が閉塞する恐れがある。
本開示は、マスクの開口部を閉塞させずに、マスクの下地膜をシュリンクさせることができる。
本開示の一の態様によれば、シリコン含有膜である第１の膜と、前記第１の膜の上に形成され、第２の開口部を有する第２の膜と、前記第１の膜の下に位置する第３の膜と、前記第３の膜の下に位置し、上面視で互いに隣り合うゲートと不純物層とを有する基板であって、前記第２の開口部は上面視で前記不純物層と重なり合い、前記第２の開口部は上面視で前記ゲートと重ならない、前記基板を準備する工程と、基板の温度を－３０℃以下に制御する工程と、前記第２の開口部を通じて前記第１の膜をエッチングする工程と、を含み、前記第１の膜をエッチングする工程は、ＣＦ４ガスを含む第１の処理ガスから生成されるプラズマを用いて前記第１の膜に形成される第１の開口部の断面の形状が、エッチングが進む程小さくなるように前記第１の膜をテーパ形状に形成し、前記第１の膜をエッチングする工程の後、第２の処理ガスから生成されるプラズマを用いて、前記第１の開口部を通じて、前記基板の温度を－３０℃以下に制御しながら、前記第３の膜をエッチングする工程をさらに含む、基板処理方法が提供される。
一の側面によれば、エッチングにより形成される膜の開口部を閉塞させずに、開口部の幅を小さくすることができる。
一実施形態に係る基板処理装置の一例を示す断面模式図。 一実施形態に係る積層構造１に対するエッチング工程の概要を示す図。 一実施形態に係る積層構造１の各層に対するエッチング工程を順に示す図。 一実施形態に係るエッチング工程の結果の一例を比較例と比較して示す図。 一実施形態に係るエッチング工程におけるＨ２の添加量と開口閉塞との関係を示す図。 一実施形態に係るエッチング工程に用いるガス種と堆積状態を模式的に示した図。 一実施形態に係るエッチング工程における表面反応について説明するための図。 一実施形態に係る基板処理方法の一例を示すフローチャート。 一実施形態に係る積層構造２の各層に対するエッチング工程を順に示す図。 一実施形態に係る積層構造３の各層に対するエッチング工程を順に示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［基板処理装置］
一実施形態に係る基板処理装置１について、図１を用いて説明する。図１は、一実施形態に係る基板処理装置１の一例を示す断面模式図である。
基板処理装置１は、処理容器１０を備える。処理容器１０は、その中に内部空間１０ｓを提供する。処理容器１０は処理容器本体１２を含む。処理容器本体１２は、略円筒形状を有する。処理容器本体１２は、例えばアルミニウムから形成される。処理容器本体１２の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックであってよい。
処理容器本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓと処理容器１０の外部との間で搬送される。通路１２ｐは、処理容器本体１２の側壁に沿って設けられるゲートバルブ１２ｇにより開閉される。
処理容器本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、処理容器本体１２の底部から上方に延在している。支持部１３は、上部に載置台１４を有する。載置台１４は、内部空間１０ｓの中において、基板Ｗを支持するように構成されている。
載置台１４は、下部電極１８及び静電チャック２０を有する。載置台１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成され、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されて、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面に基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの直流電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。その静電引力により、基板Ｗが静電チャック２０に保持される。
下部電極１８の周縁部上には、基板Ｗのエッジを囲むように、エッジリング２５が配置される。エッジリング２５はフォーカスリングとも呼ばれる。エッジリング２５は、基板Ｗに対するプラズマ処理の面内均一性を向上させる。エッジリング２５は、シリコン、炭化シリコン又は石英などから形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、処理容器１０の外部に設けられているチラーユニット（図示しない）から配管２２ａを介して冷却媒体が供給される。流路１８ｆに供給されたブライン等の冷却媒体は、配管２２ｂを介してチラーユニットに戻される。基板処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、冷却媒体と下部電極１８との熱交換により、調整される。なお、チラーユニットから供給される冷却媒体は、下部電極１８を冷やすだけでなく、下部電極１８を温める温度調整用の媒体としても機能し得る。また、静電チャック２０（もしくは下部電極１８）に設けられた温度センサー（図示しない）の値が所定の温度になるように、チラーユニットによって冷却媒体（温度調整用の媒体）の温度が調整される。
基板処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。
基板処理装置１は、上部電極３０を更に備える。上部電極３０は、載置台１４の上方に設けられている。上部電極３０は、部材３２を介して、処理容器本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、処理容器本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２、流量制御器群４４、及びガスソース群４０が接続されている。ガスソース群４０、バルブ群４２、及び流量制御器群４４は、ガス供給部を構成している。ガスソース群４０は、複数のガスソースを含む。バルブ群４２は、複数の開閉バルブを含む。流量制御器群４４は、複数の流量制御器を含む。流量制御器群４４の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４２の対応の開閉バルブ、及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
基板処理装置１では、処理容器本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、処理容器本体１２に反応生成物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３と処理容器本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、処理容器本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
基板処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を備えている。第１の高周波電源６２は、第１の高周波電力（以下、「ＨＦパワー」ともいう。）を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、２７ＭＨｚ～１００ＭＨｚの範囲内の周波数であり、例えば４０ＭＨｚであってもよい。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部を構成している。
第２の高周波電源６４は、第２の高周波電力（以下、「ＬＦパワー」ともいう。）を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス電圧用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数であり、例えば１３．５６ＭＨｚであってもよい。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。また、この場合、第２の高周波電源６４は一例のプラズマ生成部を構成し、基板処理装置１は、第１の高周波電源６２及び整合器６６を備えなくてもよい。
基板処理装置１においてガスが、ガス供給部から内部空間１０ｓに供給されて、プラズマを生成する。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界によりガスからプラズマが生成される。
基板処理装置１は、電源７０を備えている。電源７０は、上部電極３０に接続されている。電源７０は内部空間１０ｓ内に存在する正イオンを天板３４に引き込むための直流電圧を、上部電極３０に印加する。上部電極３０に印加する直流電圧は、－１０００Ｖ以上、０Ｖ以下である。
基板処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、基板処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータが基板処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、基板処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、基板処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサが、制御プログラムを実行し、レシピデータに従って基板処理装置１の各部を制御する。
［積層構造１を有するウエハをエッチング］
次に、かかる構成の基板処理装置１を用いたウエハＷのエッチング処理について、図２及び図３を参照して説明する。図２は、一実施形態に係るエッチング処理を積層構造１に施すときの概要を示す図である。図３は、図２（ａ）に示した積層構造１の各層へのエッチング工程の一例を示す図である。
図２（ａ）及び図３（ａ）に、エッチング処理を施すウエハＷ上の積層構造１を示す。積層構造１は、ウエハＷ上に形成された複数膜の構造の一例である。図２（ａ）に示すように、積層構造１では、シリコン基板９０の上に、下から順に、シリコン窒化膜９１、シリコン酸化膜９２、有機膜９３、シリコン含有反射防止膜９４、フォトレジスト９５が積層される。図３（ａ）では、シリコン窒化膜９１が積層されていないが、シリコン窒化膜９１はあってもなくてもよい。
フォトレジスト９５、シリコン含有反射防止膜９４、有機膜９３は、マスクとして機能し得る。フォトレジスト９５は、第２の開口部９６を有する。第２の開口部９６は、フォトレジスト９５の上面から見て規則的に配列され、リソグラフィー工程によってパターンニングされる。シリコン含有反射防止膜９４は、フォトレジスト９５をマスクとしてエッチングされ、これにより、シリコン含有反射防止膜９４に第１の開口部９７が形成される。シリコン含有反射防止膜９４は、シリコン含有膜である第１の膜の一例である。フォトレジスト９５は、第１の膜の上に形成され、第２の開口部を有する第２の膜の一例である。
第１の膜であるシリコン含有膜の一例としては、炭化水素などの有機物を含むシリコン酸化膜であってよい。また、ＳｉＯＮのような窒化酸化シリコン膜でもよい。これらは、リソグラフィー工程でフォトレジスト９５に露光パターンとして第２の開口部９６を形成する際、反射防止膜材料として用いられる。
有機膜９３は、スピンオンカーボン（spin on carbon）によりシリコン酸化膜９２上に形成されたコーティング膜である。また、有機膜９３は、シリコン酸化膜９２上に化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によって堆積したアモルファスカーボンでもよい。有機膜９３、シリコン含有反射防止膜９４、フォトレジスト９５は、マスクとして機能し、シリコン酸化膜９２をエッチングする際、エッチングした凹部の底部においてシリコン窒化膜９１が露出するまでシリコン酸化膜９２をエッチングする。
まず、シリコン含有反射防止膜９４を、フォトレジスト９５の第２の開口部９６を通してエッチングされる。シリコン含有反射防止膜９４のエッチング時のプロセス条件を以下に示す。
＜シリコン含有反射防止膜９４のエッチング時のプロセス条件＞
圧力 ５０ｍＴ（６．６７Ｐａ）
ＨＦパワー／ＬＦパワー ３００Ｗ／３００Ｗ
ガス種 ＣＦ４、Ｈ２（Ｈ２添加なし、、ＣＦ４：Ｈ２＝２５：３又は２５：６の割合でＨ２添加の３種類を実験）
ウエハ温度 可変
なお、供給されたＣＦ４ガス、およびＣＦ４ガスとＨ２ガスの混合ガスは第１の処理ガスの一例である。ＣＦ４ガスにＳＦ６ガス又はＮＦ３ガスといったＦ含有ガスを添加してもよい。
なお、ウエハ温度は、チラーユニットよって所定の温度に調整された静電チャック２０の温度が、静電チャック２０の表面および伝熱ガスを介してウエハに伝熱されることにより調整される。しかしながら、ウエハはプラズマ励起用の第１高周波電力によって生成されるプラズマに曝され、プラズマからの光やバイアス電圧用の第２高周波電力によって引き込まれたイオンがウエハに照射されるため、ウエハの温度、特にウエハのプラズマに面した表面温度は、調整された静電チャック２０の温度より高くなる場合がある。また、温度調整された対向電極やチャンバー側壁からの輻射熱によっても、ウエハの温度が上昇する場合がある。そのため、エッチング処理中の実際のウエハの温度を測定することが出来る、もしくは、プロセス条件から静電チャック２０の調整温度と実際のウエハの表面温度の温度差が推測出来るならば、予め定められた温度範囲でウエハの温度を調整するために静電チャック２０の調整温度の設定を下げてもよい。なお、第１高周波電力および第２高周波電力の出力が小さい条件など、静電チャック２０の調整温度と実際のウエハの表面温度の温度差が小さいと推測されるならば、ウエハ温度と静電チャック２０の温度は同等と見做してもよい。
シリコン含有反射防止膜９４のエッチング後、有機膜９３を、シリコン含有反射防止膜９４をマスクとしてエッチングする。有機膜９３のエッチング時のプロセス条件を以下に示す。
＜有機膜９３のエッチング時のプロセス条件＞
圧力 １５ｍＴ（２．００Ｐａ）
ＨＦパワー／ＬＦパワー １００Ｗ／７５０Ｗ
ガス種 Ｎ２、Ｈ２
ウエハ温度 可変
なお、以下の説明において「極低温」とは－３０℃以下の温度をいい、「常温」とは０℃以上の温度をいう。また、供給されたＮ２ガスとＨ２ガスの混合ガスは第２の処理ガスの一例である。第２の処理ガスの他の例として、Ｏ２ガス、Ｏ２ガスとＣＯ２ガスの混合ガス、Ｏ２ガスとＳＯ２ガスの混合ガス、Ｏ２ガスとＣＯＳガスの混合ガス等を使用してもよい。
有機膜９３のエッチングは、必ずしも極低温で行う必要はなく、常温で行ってもよいが、極低温環境にすることで量産性及びさらなるエッチング時においてＣＤ値のシュリンクの効果を得られる。このため、ウエハ温度は極低温に制御することが好ましい。なお、有機膜９３のエッチング時のガス種は、Ｎ２ガスとＨ２ガスの混合ガスに限られず、Ｏ２ガスとＣＯ２ガスの混合ガス、Ｏ２ガスとＳＯ２ガスの混合ガス、Ｏ２ガスとＣＯＳガスの混合ガス等を使用してもよい。
有機膜９３のエッチング後、シリコン酸化膜９２を、有機膜９３をマスクとしてエッチングする。シリコン酸化膜９２のエッチング時のプロセス条件を以下に示す。
＜シリコン酸化膜９２のエッチング時のプロセス条件＞
圧力 ２５ｍＴ（３．３３Ｐａ）
ＨＦパワー／ＬＦパワー ０Ｗ／８００Ｗ
ガス種 ＣＦ４、Ｈ２
ウエハ温度 －４５℃
シリコン酸化膜９２のエッチングは、必ずしも極低温で行う必要はなく、常温で行ってもよい。ただし、極低温環境にすることでエッチング時に生じた反応生成物がエッチングしたシリコン酸化膜９２の内壁に付着することによる保護効果が得られ、シリコン酸化膜９２の側壁でのエッチングを抑制することができる。このため、ウエハ温度は極低温に制御することが好ましい。シリコン酸化膜９２のエッチング形状を垂直形状に維持しやすい。このため、エッチング形状のシュリンクの効果を得られるため、極低温行うことが好ましい。なお、シリコン酸化膜９２のエッチング時のガス種は、これに限られず、Ｃ４Ｆ６ガスとＯ２ガスとＡｒガスの混合ガス、Ｃ４Ｆ８ガスとＯ２ガスとＡｒガスの混合ガス等を使用してもよい。
以上のプロセス条件に従い、シリコン含有反射防止膜９４→有機膜９３→シリコン酸化膜９２とエッチングした結果の一例を図２（ｂ）に示す。図２（ｂ）の横軸は、シリコン含有反射防止膜９４及び有機膜９３のエッチング時のウエハ温度を示す。図２（ｂ）の縦軸は、シリコン窒化膜９１が露出するまでシリコン酸化膜９２をエッチングした後、更にアッシングによって有機膜９３を除去した後の、枠内に示すシリコン酸化膜９２の上端の開口部の幅を示すＣＤ（以下「ＴＯＰ ＣＤ」ともいう。）値を示す（図２（ａ）参照）。
図２（ｂ）に示すＡは、シリコン含有反射防止膜９４のエッチング工程においてＣＦ４ガスのみ供給し、Ｈ２ガスを添加しなかった場合のＴＯＰ ＣＤ値を示す。Ｂは、シリコン含有反射防止膜９４のエッチング時にＣＦ４ガスにＨ２ガスをＣＦ４：Ｈ２＝２５：３の比で添加した場合のＴＯＰ ＣＤ値を示す。Ｃは、シリコン含有反射防止膜９４のエッチング時にＣＦ４ガスにＨ２ガスをＣＦ４：Ｈ２＝２５：６の比で添加した場合のＴＯＰ ＣＤ値を示す。
図２（ｂ）に示す結果によれば、破線で示す枠Ｓ内の－３０℃以下の領域「以下、「極低温領域」ともいう。）において、ＣＤ値が約１３ｎｍ以下になり、常温でエッチングしたときよりもＴＯＰ ＣＤ値がシュリンクしている。具体的には、図２（ａ）に示すように、フォトレジスト９５の第２の開口部９６の幅であるＣＤ値が２８ｎｍであったのに対して、ＴＯＰ ＣＤ値は、Ａに示すＣＦ４にＨ２を添加しなかった場合、１３．５ｎｍ以下となった。つまり、シリコン含有反射防止膜９４のエッチング工程において、極低温領域でＣＦ４ガスを含むガス（以下、「第１の処理ガス」ともいう。）を供給することで、ＴＯＰ ＣＤ値をシュリンクさせることができた。
更に、Ｂに示すＣＦ４にＨ２を添加した場合、極低温領域においてＴＯＰ ＣＤ値は１０ｎｍ未満となった。以上から、シリコン含有反射防止膜９４のエッチング工程においてＣＦ４にＨ２を添加した場合、ＣＦ４にＨ２を添加しなかった場合と比較して顕著にＴＯＰ ＣＤ値をシュリンクできることがわかった。
これにより、図３（ａ）の初期状態から図３（ｂ）に示すシリコン含有反射防止膜９４をエッチングする工程では、ＣＦ４ガスを含む第１の処理ガスのプラズマを用い、ウエハ温度を－３０℃以下に制御する。そして、第２の開口部９６を通じてシリコン含有反射防止膜９４をエッチングする。
これにより、図３（ｂ）に示すように、シリコン含有反射防止膜９４に形成される第１の開口部９７のＣＤ値が、エッチングが進む程小さくなるようにシリコン含有反射防止膜９４の断面をテーパ形状に形成する。つまり、シリコン含有反射防止膜９４の第１の開口部９７の、フォトレジスト９５とは反対側のサイズが、フォトレジスト９５側の第１の開口部９７のサイズよりも小さくなるように、シリコン含有反射防止膜９４の断面をテーパ形状に形成する。これにより、シリコン酸化膜９２のエッチングにおけるＴＯＰ ＣＤ値を、フォトレジスト９５の第２の開口部２６のＣＤ値の半分以下にシュリンクでき、シュリンクした凹部にスモールコンタクトを形成できる。更に、第１の処理ガスにＨ２ガスを含めて供給することで、ＣＦ４にＨ２を添加しなかった場合と比較して、シリコン含有反射防止膜９４の第１の開口部９７の断面の傾斜をより大きくして、さらにＴＯＰ ＣＤ値をシュリンクさせる効果を高めることができる。
また、シリコン含有反射防止膜９４のエッチング時にＣＦ４にＨ２を添加しなかった場合及びＣＦ４にＨ２をＣＦ４：Ｈ２＝２５：３の比で添加した場合のいずれも、図３（ｃ）に示すように、シリコン含有反射防止膜９４の第１の開口部９７は閉塞しなかった。更に図３（ｄ）に示すシリコン酸化膜９２を、有機膜９３に形成された開口部９８を通してエッチングする工程において、開口部９８の間口を閉塞させずにシリコン窒化膜９１が露出するまでシリコン酸化膜９２をエッチングすることができた。ただし、ＣＦ４にＨ２をＣＦ４：Ｈ２＝２５：６の比で添加した場合、極低温環境においてＣＤ値が小さくなる方向に大きく変動し、シリコン酸化膜９２の上端に開口部が形成されなかったため、図２（ｂ）には極低温環境におけるＣＤ値を示すことができなかった。
図４は、一実施形態に係るエッチング工程の結果の一例を比較例と比較して示す図である。図４（ａ）は、積層構造１の本実施形態に係る各エッチング工程を実行し、図３（ｄ）に示す有機膜９３をアッシングにより除去した後のシリコン酸化膜９２に形成されたホール９９の上面図の一例を示す。図４（ｂ）は、積層構造１の比較例にかかる各エッチング工程を実行し、シリコン酸化膜９２に形成されたホール１０９の上面図の一例を示す。
比較例にかかる積層構造１のシリコン含有反射防止膜９４のエッチング工程では、ウエハ温度を－４５℃、０℃、３０℃にそれぞれ制御し、ＣＨＦ３ガスとＣＦ４ガスとを供給した点で、ＣＦ４ガス又はＣＦ４ガスとＨ２ガスとを供給した本実施形態と異なる。有機膜９３及びシリコン酸化膜９２のエッチング工程におけるプロセス条件は、本実施形態に係る対応する有機膜９３及びシリコン酸化膜９２のエッチング工程のプロセス条件と同じである。
比較例のエッチング工程を実行した結果、ウエハ温度が０℃及び３０℃の場合、シリコン酸化膜９２のＴＯＰ ＣＤ値が１０ｎｍ程度までシュリンク出来ているものの、ホール１０９の開口部が規則的に配列されておらず、一部のホール１０９がシリコン酸化膜９２に形成されていない形状（ブラインド）が見られた。すなわち、レジストマスク９５にパターンニングされた第２の開口部と同じパターンにシリコン酸化膜９２がエッチングされていないことを示す。これは、シリコン含有反射防止膜９４のエッチング時に生成される反応生成物によって一部のマスクが閉塞したことによるものと考えられる。また、ウエハ温度が－４５℃の場合、エッチング時に生成される反応生成物の量が更に増え、シリコン酸化膜９２上に形成されるはずのホール１０９が全く無い状態となった。
これに対して、本実施形態にかかるエッチング工程を実行した結果、ウエハ温度が０℃及び３０℃の場合、ホール９９の開口部は規則的に配列され、ブラインドは見られなかった。ただし、ＣＦ４ガスにＨ２ガスを添加してもＴＯＰ ＣＤ値が１０ｎｍ以下にならず、シュリンク量に限界があった。一方、ウエハ温度が－４５℃の場合、ホール９９のブラインドを回避し、シリコン酸化膜９２のＴＯＰ ＣＤ値を１０ｎｍよりも小さくしつつ、レジストマスク９５にパターンニングされた第２の開口部と同じパターンにシリコン酸化膜９２をエッチングすることができた。
以上から、フォトレジスト９５の第２の開口部９６を閉塞させずに、シリコン含有反射防止膜９４をシュリンクさせるためには、シリコン含有反射防止膜９４をエッチングする工程では、ウエハ温度を－３０℃以下の極低温に制御する必要がある。一方、有機膜９３をエッチングする工程及びシリコン酸化膜９２エッチングする工程では、ウエハ温度を必ずしも極低温にする必要はなく、－３０℃以下の極低温でも、－３０℃以上であってもよい。ただし、上述したように、有機膜９３をエッチングする工程及びシリコン酸化膜９２エッチングする工程においても、ウエハ温度を極低温に制御することが好ましい。
［Ｈ２の添加量］
次に、Ｈ２ガスの添加量について、図５を参照しながら説明する。図５は、一実施形態に係るエッチング工程におけるＨ２の添加量と開口の間口の閉塞との関係を示す図である。図５の横軸は、ウエハ温度を示し、図５の縦軸は、シリコン含有反射防止膜９４のエッチング工程においてＣＦ４ガスとＨ２ガスの総流量（total flow）に対するＨ２ガスの流量比を示す。
図５のＥは、ＣＤのシュリンク且つブラインドが無い場合、つまり、シリコン酸化膜９２にシュリンクしたＣＤのホール９９が規則的に配列されて形成されている状態を示す。一方、図５のＦは、ＣＤのシュリンクをしつつもブラインドがある場合、つまり、シリコン酸化膜９２にシュリンクしたＣＤのホール９９が形成されつつも規則的に配列されておらず、１つ以上のホール９９が形成されていない箇所がある、もしくは全面的にホール９９が形成されていない状態を示す。
図５に示す結果によれば、ＣＦ４ガス及びＨ２ガスの総流量（第１の処理ガスの総流量）に対するＨ２ガスの流量比であるＨ２ガスの分圧比率をｙ（％）とし、ウエハ温度をｘとしたとき、以下の関係式（１）を満たす流量のＨ２ガスを第１の処理ガスに含ませる。
０≦ｙ≦－０．００７８×ｘ２－０．３９３８×ｘ＋１１．８７７・・・（１）
これにより、第１の処理ガスにＨ２ガスを添加していくことで、ＣＤシュリンクの効果をアシストすることができるとともに、シリコン酸化膜９２に一部もしくは全面的に形成されていない箇所を生じることなく、レジストマスク９５にパターンニングされた第２の開口部と同じく規則的に配列されたホール９９を形成することができる。
［ガスと堆積状態］
次に、一実施形態に係るエッチング工程に用いるガス種とエッチング工程における堆積物の堆積状態との関係について、図６及び図７を参照しながら説明する。図６は、一実施形態に係るエッチング工程に用いるガス種と堆積物の堆積状態を模式的に示した図である。図７は、一実施形態に係るエッチング工程における表面反応について説明するための図である。
まず、図６を参照すると、上段のＣＦ４ガスの場合及び下段のＣＨＦ３ガスの場合について、エッチングにより生成した反応生成物の堆積状態を、－４５℃の極低温のときと０℃の常温のときに分けて示す。
一般にＣＨｘＦｙガスの堆積性として低いものから、ＣＦ４＜ＣＨＦ３＜ＣＨ２Ｆ２＜ＣＨ３Ｆと考えられている。この序列を決定しているのは、各分子の解離様式及び解離によって生成するラジカルの対象膜への付着係数である。
一例として、ＣＦ４ガスとＣＨＦ３ガスの解離によりＣＦｘラジカルを生させるために必要なエネルギーは次のとおりである。
ＣＦ４ガスからＣＦラジカル、ＣＦ２ラジカル、ＣＦ３ラジカルを生成するには、２２ｅＶ、１９ｅＶ、１４．６ｅＶがそれぞれ必要である。一方、ＣＨＦ３ガスからＣＦラジカル、ＣＦ２ラジカル、ＣＦ３ラジカルを生成するには、１７ｅＶ、１４ｅＶ、１３．８ｅＶがそれぞれ必要である。つまり、同一のＨＦパワー及びＬＦパワーが印加される条件では、ＣＦ４ガスを用いた方が生成するラジカル中のＣＦラジカルの比率が小さくなることが分かる。
よって、ＣＨＦ３ガスを用いた場合、ＣＦ４ガスを用いた場合よりＣＦラジカルの比率が高くなる。ＣＦラジカルはＣＦ２ラジカル、ＣＦ３ラジカルと比べて一桁以上付着確率が大きいため、図６の下段に示すように、常温においてもＣＨＦ３ガスを用いた場合膜の上部に堆積物１１０が付き易い。極低温領域では、さらに反応生成物の量が多くなるため、幕の上部の堆積物１１０の量が増えて閉塞（クロッギング）が発生するリスクが高まる。逆に、ＣＦ４ガスを用いた場合、ＣＨＦ３ガスを用いた場合よりもＣＦラジカルの比率が低くなるため、膜の上部に堆積物１１０が付き難く、クロッギングが生じ難い。
以上から、ＣＦ４ガスは、付着係数が小さく、常温でＣＦ４ガスを使用するとプラズマ中には堆積に寄与しないラジカルしか生じない。このため、図６の上段に示すように、常温でＣＦ４ガスを使用すると、膜に反応生成物がほぼ付着しない。一方、－４５℃の極低音でＣＦ４ガスを使用すると、ようやく反応生成物が堆積し始め、第２の開口部９６の内壁及び膜の上部に堆積物１１０がコンフォーマルに薄く堆積する。このとき、ＣＦ４ガスのように付着係数が小さいガスは、比較的膜の上部に付き難く、底部に付き易い。よって、クロッギングは生じ難い。
このようにＣＦ４ガスの単一ガスでは反応生成物の堆積性が小さいため、本実施形態にかかるシリコン含有反射防止膜９４のエッチングでは、ＣＦ４ガスにＨ２ガスを添加することで堆積性を高めることが好ましい。これにより、ＣＨＦ３ガスに近いガスの性質を有するようになり、この結果、図６の下段に示すＣＨＦ３ガスを用いてエッチングを行った場合と同様に、常温においても堆積物１１０が付着するようになる。更に、極低温では堆積物１１０の堆積量が多くなる。
ただし、極低温領域において添加するＨ２ガスの量が多くなり過ぎると、図５に示したようにＣＤシュリンクＮＧの状態（図５のＦ）、つまり、クロッギングが生じるリスクが高くなる。この結果、図６の下段の極低温の欄の堆積物１１０の形状のようにホールの閉塞が発生するリスクが高くなる。
次に、シリコン含有反射防止膜９４の側壁に堆積する堆積物１１０について、図７を参照しながら説明する。図７に示すシリコン含有反射防止膜９４の側面は、エッチングに生成される反応生成物等の堆積物１１０が堆積することによりテーパ形状になる。より詳しくは、図７に示す堆積物１１０にはエッチング時に生成された反応生成物と、プラズマに含まれるラジカルとが含まれる。この２つの物質が堆積することにより、シリコン含有反射防止膜９４の側壁がテーパ形状になるテーパエッチングが促進される。ただし、テーパエッチングは、堆積物１１０がシリコン含有反射防止膜９４に堆積する場合に促進されるが、揮発する場合には促進されない。そして、堆積物１１０がシリコン含有反射防止膜９４に堆積するか、揮発するかは、エッチングに寄与するガス種毎の蒸気圧曲線にて定まり、温度に依存する。
ＣＦ４ガスを含む第１の処理ガスからプラズマが生成されると、プラズマ中のＣＦ２ ＊（ラジカル）やＣＦ２ ＋（イオン）がシリコン含有反射防止膜９４のエッチングを促進させる。このときの化学反応式は以下である。
ＳｉＯ２＋２×ＣＦ２→ＳｉＦ４＋２ＣＯ
ＳｉＯ－Ｒ＋ＣＦ２→ＳｉＦｘ－Ｒ＋ＣＯ
ここで、ＳｉＯ－Ｒは有機物を含むシリコン含有膜の一例であり、ＳｉＦｘ－Ｒは有機物を含むシリコン含有膜をエッチングしたときの反応生成物の一例である。
以上の化学反応の結果、反応生成物ＳｉＦｘ－Ｒが側壁に付着して堆積物１１０となる。蒸気圧曲線によれば図７の右に示す常温ではＳｉＦｘ－Ｒは揮発するが、図７の左に示す極低温ではＳｉＦｘ－Ｒは堆積する。ＳｉＦ４及びＣＯは、常温及び極低温のいずれにおいても揮発する。
以上から、ＣＦ４ガスを含む第１の処理ガスを供給してシリコン含有反射防止膜９４をエッチングする場合、シリコン含有反射防止膜９４をテーパ形状にするためには、－３０℃以下の極低温にする必要がある。これにより、堆積物１１０をシリコン含有膜の側壁に堆積させることができる。
以上では、シリコン含有反射防止膜９４をエッチングする工程において、供給する第１の処理ガスとして、ＣＦ４ガス又はＣＦ４ガスとＨ２ガスとの混合ガスを挙げて説明した。ただし、第１の処理ガスは、これに限られず、フロロカーボンガスが含まれるガスであればよい。さらに、第１の処理ガスは、フロロカーボンガスと水素ガスが含まれるガスであることが好ましい。
フロロカーボンガスは、ｙ／ｘ＞３を満たすＣｘＦｙガスであってもよい。また、フロロカーボンガスは、プラズマによって解離したときに前駆体（プリカーサ）としてのＣＦ２の生成量が、他の前駆体の生成量よりも多くなるガスであることが好ましい。フロロカーボンガスは、Ｃ２Ｆ４ガス、Ｃ３Ｆ４ガス及びＣ２Ｆ６ガスのいずれかであってもよいし、ＣＦ４ガスであってもよい。
また、本実施形態では、シリコン含有膜である第１の膜の一例として、シリコン含有反射防止膜９４を例に挙げたが、これに限らない。第１の膜は、更に有機物を含有してもよいし、有機含有シリコン酸化膜であってもよい。
［エッチング工程］
以上に説明した本実施形態に係るエッチング工程を含む基板処理方法について、図８を参照しながら説明する。図８は、一実施形態に係るエッチング工程を含む基板処理方法の一例を示すフローチャートである。本処理は、制御部８０により制御される。
まず、制御部８０は、下からエッチング対象膜（第４の膜）の一例であるシリコン酸化膜９２、第３の膜の一例である有機膜９３、第１の膜の一例であるシリコン含有膜９４、第２の膜の一例であるフォトレジスト９５の順に積層されたウエハＷを用意する。つまり、上記のウエハＷを処理容器１０内に搬入し、静電チャック２０に吸着保持して準備する（ステップＳ１）。第２の膜（フォトレジスト９５）、第１の膜（シリコン含有膜９４）、第１の膜（有機膜９３）は、マスクとして機能する。
次に、制御部８０は、ウエハ温度を－３０℃以下に設定する（ステップＳ２）。ウエハ温度は、チラーユニットから図１に示す配管２２ａ、２２ｂを介して流路１８ｆに流される冷却媒体の温度を制御して－３０℃以下の所定温度に設定される。
次に、制御部８０は、ＣＦ４ガスとＨ２ガスとの混合ガスを処理容器１０内に供給する（ステップＳ３）。Ｈ２ガスの流量は、式（１）により定められる。次に、制御部８０は、ＨＦパワー及びＬＦパワーを下部電極１８に印加し、プラズマ生成部が生成したプラズマにより、第２の膜の第２の開口部９６を通じて第１の膜をエッチングする（ステップＳ４）。本実施形態では、フォトレジスト９５の第２の開口部９６を通じてシリコン含有膜９４がテーパ形状にエッチングされる。
次に、制御部８０は、第１の膜のエッチングを終了した後、Ｎ２ガスとＨ２ガスとの混合ガスを処理容器１０内に供給する（ステップＳ５）。
次に、制御部８０は、ＨＦパワー及びＬＦパワーを下部電極１８に印加し、プラズマ生成部が生成したプラズマにより、第１の膜に形成された第１の開口部９７を通じて、第３の膜をエッチングする（ステップＳ６）。本実施形態では、シリコン含有膜９４に形成された第１の開口部９７を通じて、有機膜９３がエッチングされる。
次に、制御部８０は、第１の膜のエッチングを終了した後、ＣＦ４ガスとＨ２ガスとの混合ガスを処理容器１０内に供給する（ステップＳ７）。そして、ＨＦパワー及びＬＦパワーを下部電極１８に印加し、プラズマ生成部が生成したプラズマにより、第３の膜に形成された開口部９８を通じて、第４の膜をエッチングする（ステップＳ８）。本実施形態では、有機膜９３に形成された開口部９８を通じて、下地膜であるシリコン酸化膜９２がエッチングされる。
次に、制御部８０は、第３の膜をアッシングする（ステップＳ９）。これにより、シリコン酸化膜９２をエッチングする際にマスクとして機能した有機膜９３が除去される。次に、シリコン酸化膜９２に形成されたホールに金属を埋め込む（ステップＳ１０）。これにより、シリコン含有膜９４の第１の開口部９７によりＣＤ値がシュリンクされたホールに金属を埋め込むことにより、ＣＤ値が１０ｎｍよりも小さい、例えば６ｎｍ程度のスモールコンタクトを形成することができる。
［積層構造２を有するウエハをエッチング］
次に、本実施形態に係るエッチング工程を含む基板処理方法を、積層構造２を有するウエハＷに利用する例について、図９を参照しながら説明する。図９は、一実施形態に係る積層構造２の各層に対するエッチング工程を順に示す図である。
積層構造２を有するウエハＷに対して本実施形態に係るエッチング工程である図９（ｂ）～図９（ｆ）を実行する。その後、かかるエッチング工程によりシュリンクされたホールに金属配線を埋め込む工程を実行する。本実施形態に係るエッチング工程を含む基板処理方法の全工程を行った結果の状態を図９（ｇ）に示す。
図９（ｂ）～図９（ｆ）のエッチング工程について具体的に説明する。図９（ｂ）に示すように、積層構造２のシリコン基板１００には不純物がドープされた不純物層１０１が形成され、不純物層１０１に隣接してゲート１０２が形成されている。不純物層１０１及びゲート１０２には、保護膜として機能するシリコン窒化膜１０３がコーティングされている。シリコン窒化膜１０３の上部には、シリコン酸化膜１０４ｂとシリコン酸化膜１０４ａとが中間層のシリコン窒化膜１０７を挟んで形成されている。シリコン酸化膜１０４ａの上にはマスク層１０６が形成されている。マスク層１０６の最上層には第２の開口部１０５が形成されている。
図９（ｂ）に示す初期状態の積層構造２において、シリコン窒化膜１０７は、シリコン含有膜である第１の膜の一例である。シリコン酸化膜１０４ａ及びマスク層１０６は、第１の膜の上に形成され、第２の開口部１０５を有する第２の膜の一例である。シリコン窒化膜１０７の下のシリコン酸化膜１０４ｂは、第１の膜の下に形成された第３の膜の一例である。
積層構造２の場合、図８に示す一実施形態に係る基板処理方法が開始されると、制御部８０は、積層構造２の第１の膜～第３の膜を有するウエハＷを準備する。次に、図９（ｃ）及び（ｄ）に示すように、制御部８０は、Ｎ２ガスとＨ２ガスとの混合ガスを供給し、、第２の開口部１０５を通してマスク層１０６をエッチングし、次にＣＦ４ガスとＨ２ガスとの混合ガスを供給し、シリコン酸化膜１０４ａをエッチングする。その後、シリコン窒化膜１０７をテーパ形状にエッチングする。
シリコン窒化膜１０７をテーパ形状にエッチングする工程では、制御部８０は、ウエハの温度を－２０℃以下に設定する。次に、制御部８０は、ＣＦ４ガスとＨ２ガスとの混合ガスを処理容器１０内に供給する。次に、制御部８０は、ＨＦパワー及びＬＦパワーを下部電極１８に印加する。
次に、制御部８０は、プラズマ生成部が生成したプラズマにより、シリコン窒化膜１０７をエッチングする。このエッチング工程では、ＳｉＮ（シリコン窒化膜１０７）と、供給したＣＦ４ガス及びＨ２ガスとの化学反応により、ケイフッ化アンモニウム（（ＮＨ４）２ＳｉＦ６）の反応生成物が堆積物１１０になり、テーパ形状のエッチングが形成される。このようにしてテーパエッチングを行いたい箇所にシリコン窒化膜１０７を形成し、ＣＤ値をシュリンクさせる。
次に、図９（ｅ）に示すように、制御部８０は、ＣＦ４ガスとＨ２ガスとの混合ガスを供給し、シリコン窒化膜１０７に形成されたテーパ形状の第１の開口部を通してシリコン酸化膜１０４ｂをシリコン窒化膜１０３が露出するまでエッチングする。このとき、ウエハ温度を－３０℃以下に制御することが好ましい。これにより、ウエハを－３０℃以下に冷却した状態でＣＦ４ガスとＨ２ガスのプラズマによりエッチングすることでホールに垂直形状のエッチングを施すことができる。これにより、ゲート１０２とホールとの間に所定以上の距離を保つことができる。なお、供給されたＣＦ４ガスとＨ２ガスは第２の処理ガスの一例である。第２の処理ガスの他の例として、Ｃ４Ｆ８ガスとＯ２ガスとＡｒとの混合ガス、Ｃ４Ｆ６ガスとＯ２ガスとＡｒとの混合ガス等を使用してもよい。続いて、制御部８０は、ＣＨ２Ｆ２ガスとＯ２ガスとＡｒとの混合ガスを供給し、シリコン窒化膜１０３を不純物層１０１が露出するまでエッチングする。
次に、図９（ｆ）に示すように、制御部８０は、Ｏ２ガスもしくはＮ２ガスとＨ２ガスとの混合ガスを供給し、マスク層１０６をアッシングにより除去する。次に、図９（ｇ）に示すように、制御部８０は、エッチングされたホールに金属を埋め込み、配線層１１１を形成する。なお、マスク層１０６を除去する工程は、エッチングと同じ装置でなくても構わず、別装置である高温プラズマアッシング装置によって行ってもよく、ウェット洗浄によって剥離除去されてもよい。
図９（ａ）に示すように、本実施形態に係るエッチング工程を実行することで形成されたホールのＣＤ値は、ホール上部のＣＤ値であるＣＤ１よりもホール下部のＣＤ値であるＣＤ２が小さくなっており、エッチング工程においてホールがシュリンクされている。これにより、ゲート１０２とホールの間の距離Ｑを確保できる。
以上に説明したエッチング工程を含む基板処理方法によれば、エッチングされたホールの上端のＣＤ値は、ゲート１０２付近のホールのＣＤ値よりも大きい。なお、ホールの上端のＣＤ値は、隣接配線により制限される。
例えば、シリコン酸化膜１０４ａ、１０４ｂのエッチングを、シリコン窒化膜１０７のエッチングにおけるプロセス条件と同一プロセス条件により行い、テーパエッチングを実行する。そうすると、図９（ａ）に示すようにホールのテーパ部分が広がり、ゲート１０２とホールの間の距離を確保できない場合がある。
そこで、本実施形態に係るエッチング工程では、－２０℃以下の極低温化で、水素とフッ素とが存在するプラズマで、中間層であるシリコン窒化膜１０７のみをテーパエッチングする。これにより、シリコン窒化膜１０７のエッチングにおいてケイフッ化アンモニウムが生成され、シリコン窒化膜１０７の表面に付着して堆積物１１０を形成する。この結果、シリコン窒化膜１０７をテーパ形状にエッチングできる。その後のエッチングは垂直形状になるようにプロセス条件を変える。
このように、シリコン窒化膜１０７を中間層として、シリコン窒化膜１０７にケイフッ化アンモニウムを堆積させ、テーパのエッチングを形成する。これにより、図９（ｇ）に示すように、ゲート１０２とホールとの距離Ｑを所定以上離すことができる。
なお、積層構造２の中間層としてシリコン窒化膜を用いたが、エッチングにおいてケイフッ化アンモニウムが生成されるならば、これに限定されない。例えば、ＳｉＯＮといった窒化酸化シリコン膜などのように窒素を含有するシリコン膜であれば同様な効果が期待できる。
［積層構造３を有するウエハをエッチング］
次に、本実施形態に係るエッチング工程を含む基板処理方法を、積層構造３を有するウエハＷに利用する例について、図１０を参照しながら説明する。図１０は、一実施形態に係る積層構造３の各層に対するエッチング工程を順に示す図である。
図１０（ａ）に示すように、積層構造３は、Ｌｏｗ－ｋ膜１２２の底部にゲート１２０及びゲート１２０を囲む保護膜としてのシリコン窒化膜１２１が形成されている。Ｌｏｗ－ｋ膜１２２は同一膜であるが、説明の便宜上、Ｌｏｗ－ｋ膜１２２ａ、１２２ｂ、１２２ｃの３つの層に分けて説明する。Ｌｏｗ－ｋ膜１２２ｂは、テーパ形状にエッチングする第１の膜の一例である。Ｌｏｗ－ｋ膜１２２ａは、第２の開口部１２４を有する第２の膜の一例である。Ｌｏｗ－ｋ膜１２２ｃは、第１の膜の下地膜となる第３の膜の一例である。Ｌｏｗ－ｋ膜１２２ａの上部にはマスク１２３が形成されている。
積層構造３においても、制御部８０は、Ｃ４Ｆ８ガスとＡｒガスとＮ２ガスとの混合ガスを供給し、Ｌｏｗ－ｋ膜１２２ａをエッチングする。次に、制御部８０は、Ｌｏｗ－ｋ膜１２２ｂのエッチング工程のときのみ、ＣＦ４ガスとＨ２ガスを供給し、ウエハ温度を－３０℃以下の極低温に設定し、ＨＦパワー及びＬＦパワーを印加してエッチングを行う。これにより、Ｌｏｗ－ｋ膜１２２ｂがテーパ形状にエッチングされ、図１０（ｂ）に示すように、エッチング中に堆積物１１０が堆積し、Ｌｏｗ－ｋ膜１２２ｂの上端のＣＤ値に対して、Ｌｏｗ－ｋ膜１２２ｂの下端（底部）のＣＤ値を小さくすることができる。次に、制御部８０は、再びＣ４Ｆ８ガスとＡｒガスとＮ２ガスとの混合ガスを供給し、Ｌｏｗ－ｋ膜１２２ｃをエッチングする。これにより、Ｌｏｗ－ｋ膜１２２ｃが垂直にエッチングされ、図１０（ｃ）に示すように、ゲート１２０とホールとの距離Ｐを所定以上離すことができる。なお、Ｌｏｗ－ｋ膜１２２ｃをエッチングする時に供給されたＣ４Ｆ８ガスとＡｒガスとＮ２ガスとの混合ガスは第２の処理ガスの一例である。
以上に説明したように、本実施形態に係るエッチング処理方法によれば、積層構造１～３において、エッチングにより形成される膜の開口部を閉塞させずに、開口部のＣＤ値を小さくすることができる。
なお、テーパエッチングが施される第１の膜は、図１０のＬｏｗ－ｋ膜１２２を一例とする低誘電率膜であってもよいし、図２及び図３のシリコン含有反射防止膜９４を一例とする反射防止膜であってもよい。また、第１の膜は、図９のシリコン窒化膜１０７を一例とするように、窒素を含有してもよい。第１の膜は、窒化シリコン膜又は窒化酸化シリコン膜であってもよい。
第１の膜のエッチング時、極低温に設定する際のウエハ温度は、－３０℃以下であればよい。下限値は特に限定されるものではないが、例えば装置構成上の制約から－６０℃以上であってもよい。
第１の膜の下に形成された第３の膜を、第１の膜のエッチング工程の後、第１の膜に形成された第１の開口部を通じてエッチングする工程では、ウエハ温度を－３０℃以下に制御することが好ましいが、これに限られない。
第３の膜をエッチングする工程は、第２の処理ガスのプラズマを用いて第１の開口部を通じて第３の膜をエッチングしてもよい。
第３の膜をエッチングする工程は、第１の膜をエッチングする工程にて設定されるウエハ温度（第１の温度）と同じでもよいし、異なってもよい。
なお、第１の膜をテーパ形状にエッチングする際のＶＤＣ（セルフバイアス）は制御性の観点から例えば２０００Ｖである。
今回開示された一実施形態に係る基板処理方法及び基板処理装置は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
本開示の基板処理装置は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP),Inductively Coupled Plasma(ICP),Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR),Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。
以下を付記する。
［付記１］
シリコン含有膜である第１の膜と、前記第１の膜の上に形成され、第２の開口部を有する第２の膜と、前記第１の膜の下に位置する第３の膜と、前記第３の膜の下に位置し、上面視で互いに隣り合うゲートと不純物層とを有する基板であって、前記第２の開口部は上面視で前記不純物層と重なり合い、前記第２の開口部は上面視で前記ゲートと重ならない、前記基板を準備する工程と、
基板の温度を－３０℃以下に制御する工程と、
前記第２の開口部を通じて前記第１の膜をエッチングする工程と、を含み、
前記第１の膜をエッチングする工程は、
ＣＦ４ガスを含む第１の処理ガスから生成されるプラズマを用いて前記第１の膜に形成される第１の開口部の断面の形状が、エッチングが進む程小さくなるように前記第１の膜をテーパ形状に形成し、
前記第１の膜をエッチングする工程の後、第２の処理ガスから生成されるプラズマを用いて、前記第１の開口部を通じて、前記基板の温度を－３０℃以下に制御しながら、前記第３の膜をエッチングする工程をさらに含む、基板処理方法。
［付記２］
前記第１の処理ガスは、Ｈ２ガスを含む、
付記１に記載の基板処理方法。
［付記３］
前記第１の処理ガスは、前記基板の温度をｘ（℃）、前記第１の処理ガスの総流量に対する前記Ｈ２ガスの分圧比率をｙ（％）としたとき、
０≦ｙ≦－０．００７８×ｘ２－０．３９３８×ｘ＋１１．８７７の条件を満たす流量のＨ２ガスを含む、
付記２に記載の基板処理方法。
［付記４］
前記第１の膜は、有機物を含有する、
付記１～３のいずれか一項に記載の基板処理方法。
［付記５］
前記第１の膜は、有機含有シリコン酸化膜である、
付記４に記載の基板処理方法。
［付記６］
前記第１の膜は、反射防止膜もしくは低誘電率膜である、
付記１～５のいずれか一項に記載の基板処理方法。
［付記７］
前記第１の膜は、窒素を含有する、
付記１～６のいずれか一項に記載の基板処理方法。
［付記８］
前記第１の膜は、窒化シリコン膜又は窒化酸化シリコン膜である、
付記１～７のいずれか一項に記載の基板処理方法。
［付記９］
前記第３の膜は、有機膜、シリコン酸化膜、又はＬｏｗ－ｋ膜である、
付記１～８のいずれか一項に記載の基板処理方法。
［付記１０］
前記第２の処理ガスは、Ｎ２ガスとＨ２ガスの混合ガス、Ｏ２ガス、Ｏ２ガスとＣＯ２ガスの混合ガス、Ｏ２ガスとＳＯ２ガスの混合ガス、又はＯ２ガスとＣＯＳガスの混合ガスである、
付記１～９のいずれか一項に記載の基板処理方法。
［付記１１］
前記第２の処理ガスは、ＣＦ４ガスとＨ２ガスの混合ガス、Ｃ４Ｆ８ガスとＯ２ガスとＡｒとの混合ガス、Ｃ４Ｆ６ガスとＯ２ガスとＡｒとの混合ガスである、
付記１～９のいずれか一項に記載の基板処理方法。
［付記１２］
前記第２の処理ガスは、Ｃ４Ｆ８ガスとＡｒガスとＮ２ガスとの混合ガスである、
付記１～９のいずれか一項に記載の基板処理方法。
［付記１３］
処理容器内にてプラズマを生成するプラズマ生成部と、制御部とを有し、基板をエッチングする基板処理装置であって、
前記制御部は、
シリコン含有膜である第１の膜と、前記第１の膜の上に形成され、第２の開口部を有する第２の膜と、前記第１の膜の下に位置する第３の膜と、前記第３の膜の下に位置し、上面視で互いに隣り合うゲートと不純物層とを有する基板であって、前記第２の開口部は上面視で前記不純物層と重なり合い、前記第２の開口部は上面視で前記ゲートと重ならない、前記基板を準備する工程と、
基板の温度を－３０℃以下に制御する工程と、
前記第２の開口部を通じて前記第１の膜をエッチングする工程と、を実行するように制御し、
前記第１の膜をエッチングする工程では、
ＣＦ４ガスを含む第１の処理ガスから生成されるプラズマを用いて前記第１の膜に形成される第１の開口部の断面の形状が、エッチングが進む程小さくなるように前記第１の膜をテーパ形状に形成し、
前記第１の膜をエッチングする工程の後、第２の処理ガスから生成されるプラズマを用いて、前記第１の開口部を通じて、前記基板の温度を－３０℃以下に制御しながら、前記第３の膜をエッチングする工程をさらに実行するように制御する、
基板処理装置。
Ｗ 基板
１ 基板処理装置
１０ 処理容器
１０ｓ 内部空間
１４ 載置台
３０ 上部電極
３２ 部材
３４ 天板
３６ 支持体
３８ ガス供給管
４０ ガスソース群
４２ バルブ群
４４ 流量制御器群
４６ シールド
４８ バッフルプレート
８０ 制御部
９２ シリコン酸化膜
９３ 有機膜
９４ シリコン含有反射防止膜
９５ フォトレジスト
９６、１０５、１２４ 第２の開口部
９７ 第１の開口部
１１０ 堆積物
本開示は、基板処理装置に関する。
本開示の一の態様によれば、基板処理装置であって、処理容器と、前記処理容器内に配置された載置台と、前記処理容器内にプラズマを生成するように構成されたプラズマ発生器と、以下のプロセスを実行するように構成される制御部と、を有し、前記プロセスは、前記載置台の上に基板を配置する工程であり、前記基板は、第１の膜と第２の膜と第３の膜とを含み、前記第１の膜はシリコンを含み、前記第２の膜は第２の開口部を有し、前記第１の膜は前記第２の膜と前記第３の膜との間に配置され、前記基板の温度を－３０℃以下に冷却する工程と、フロロカーボンガスを含む第１の処理ガスから生成されたプラズマを用いて、前記第２の開口部を通して前記第１の膜をエッチングして、第１の開口部の幅が前記第１の開口部の底部に向かって徐々に減少するように、前記第１の膜内にテーパ形状の前記第１の開口部を形成する工程と、前記第１の開口部を通して前記第３の膜をエッチングする工程と、を含む、基板処理装置が提供される。

Claims (13)

  1. シリコン含有膜である第１の膜と、前記第１の膜の上に形成され、第２の開口部を有する第２の膜と、前記第１の膜の下に位置する第３の膜と、前記第３の膜の下に位置し、上面視で互いに隣り合うゲートと不純物層とを有する基板であって、前記第２の開口部は上面視で前記不純物層と重なり合い、前記第２の開口部は上面視で前記ゲートと重ならない、前記基板を準備する工程と、
    基板の温度を－３０℃以下に制御する工程と、
    前記第２の開口部を通じて前記第１の膜をエッチングする工程と、を含み、
    前記第１の膜をエッチングする工程は、
    ＣＦ４ガスを含む第１の処理ガスから生成されるプラズマを用いて前記第１の膜に形成される第１の開口部の断面の形状が、エッチングが進む程小さくなるように前記第１の膜をテーパ形状に形成し、
    前記第１の膜をエッチングする工程の後、第２の処理ガスから生成されるプラズマを用いて、前記第１の開口部を通じて、前記基板の温度を－３０℃以下に制御しながら、前記第３の膜をエッチングする工程をさらに含む、基板処理方法。
  2. 前記第１の処理ガスは、Ｈ２ガスを含む、
    請求項１に記載の基板処理方法。
  3. 前記第１の処理ガスは、前記基板の温度をｘ（℃）、前記第１の処理ガスの総流量に対する前記Ｈ２ガスの分圧比率をｙ（％）としたとき、
    ０≦ｙ≦－０．００７８×ｘ２－０．３９３８×ｘ＋１１．８７７の条件を満たす流量のＨ２ガスを含む、
    請求項２に記載の基板処理方法。
  4. 前記第１の膜は、有機物を含有する、
    請求項１～３のいずれか一項に記載の基板処理方法。
  5. 前記第１の膜は、有機含有シリコン酸化膜である、
    請求項４に記載の基板処理方法。
  6. 前記第１の膜は、反射防止膜もしくは低誘電率膜である、
    請求項１～５のいずれか一項に記載の基板処理方法。
  7. 前記第１の膜は、窒素を含有する、
    請求項１～６のいずれか一項に記載の基板処理方法。
  8. 前記第１の膜は、窒化シリコン膜又は窒化酸化シリコン膜である、
    請求項１～７のいずれか一項に記載の基板処理方法。
  9. 前記第３の膜は、有機膜、シリコン酸化膜、又はＬｏｗ－ｋ膜である、
    請求項１～８のいずれか一項に記載の基板処理方法。
  10. 前記第２の処理ガスは、Ｎ２ガスとＨ２ガスの混合ガス、Ｏ２ガス、Ｏ２ガスとＣＯ２ガスの混合ガス、Ｏ２ガスとＳＯ２ガスの混合ガス、又はＯ２ガスとＣＯＳガスの混合ガスである、
    請求項１～９のいずれか一項に記載の基板処理方法。
  11. 前記第２の処理ガスは、ＣＦ４ガスとＨ２ガスの混合ガス、Ｃ４Ｆ８ガスとＯ２ガスとＡｒとの混合ガス、Ｃ４Ｆ６ガスとＯ２ガスとＡｒとの混合ガスである、
    請求項１～９のいずれか一項に記載の基板処理方法。
  12. 前記第２の処理ガスは、Ｃ４Ｆ８ガスとＡｒガスとＮ２ガスとの混合ガスである、
    請求項１～９のいずれか一項に記載の基板処理方法。
  13. 処理容器内にてプラズマを生成するプラズマ生成部と、制御部とを有し、基板をエッチングする基板処理装置であって、
    前記制御部は、
    シリコン含有膜である第１の膜と、前記第１の膜の上に形成され、第２の開口部を有する第２の膜と、前記第１の膜の下に位置する第３の膜と、前記第３の膜の下に位置し、上面視で互いに隣り合うゲートと不純物層とを有する基板であって、前記第２の開口部は上面視で前記不純物層と重なり合い、前記第２の開口部は上面視で前記ゲートと重ならない、前記基板を準備する工程と、
    基板の温度を－３０℃以下に制御する工程と、
    前記第２の開口部を通じて前記第１の膜をエッチングする工程と、を実行するように制御し、
    前記第１の膜をエッチングする工程では、
    ＣＦ４ガスを含む第１の処理ガスから生成されるプラズマを用いて前記第１の膜に形成される第１の開口部の断面の形状が、エッチングが進む程小さくなるように前記第１の膜をテーパ形状に形成し、
    前記第１の膜をエッチングする工程の後、第２の処理ガスから生成されるプラズマを用いて、前記第１の開口部を通じて、前記基板の温度を－３０℃以下に制御しながら、前記第３の膜をエッチングする工程をさらに実行するように制御する、
    基板処理装置。
JP2023017426A 2019-04-15 2023-02-08 基板処理装置 Active JP7467708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023017426A JP7467708B2 (ja) 2019-04-15 2023-02-08 基板処理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019077359A JP2020177958A (ja) 2019-04-15 2019-04-15 基板処理方法及び基板処理装置
JP2023017426A JP7467708B2 (ja) 2019-04-15 2023-02-08 基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019077359A Division JP2020177958A (ja) 2019-04-15 2019-04-15 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2023065412A true JP2023065412A (ja) 2023-05-12
JP7467708B2 JP7467708B2 (ja) 2024-04-15

Family

ID=72748020

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019077359A Ceased JP2020177958A (ja) 2019-04-15 2019-04-15 基板処理方法及び基板処理装置
JP2023017426A Active JP7467708B2 (ja) 2019-04-15 2023-02-08 基板処理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019077359A Ceased JP2020177958A (ja) 2019-04-15 2019-04-15 基板処理方法及び基板処理装置

Country Status (4)

Country Link
US (2) US11201063B2 (ja)
JP (2) JP2020177958A (ja)
KR (1) KR20200121238A (ja)
CN (1) CN111834202A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200455B2 (ja) 1991-01-14 2001-08-20 沖電気工業株式会社 半導体記憶装置の製造方法
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
JP2004247568A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4652140B2 (ja) 2005-06-21 2011-03-16 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP4593402B2 (ja) 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP4653603B2 (ja) 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP6621882B2 (ja) * 2018-08-08 2019-12-18 東京エレクトロン株式会社 エッチング装置

Also Published As

Publication number Publication date
JP2020177958A (ja) 2020-10-29
US20200328089A1 (en) 2020-10-15
TW202044336A (zh) 2020-12-01
US11201063B2 (en) 2021-12-14
US20220068658A1 (en) 2022-03-03
JP7467708B2 (ja) 2024-04-15
US11881410B2 (en) 2024-01-23
KR20200121238A (ko) 2020-10-23
CN111834202A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US10566206B2 (en) Systems and methods for anisotropic material breakthrough
US9368369B2 (en) Methods for forming a self-aligned contact via selective lateral etch
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
TWI661464B (zh) 被處理體之處理方法
TWI668530B (zh) 被處理體之處理方法
TWI682461B (zh) 被處理體之處理方法
KR101821056B1 (ko) 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템
TWI525700B (zh) Plasma etching method, a plasma etching apparatus and a computer storage medium
TWI716378B (zh) 蝕刻方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TW201530648A (zh) 乾式蝕刻方法
TW201701349A (zh) 蝕刻方法（一）
TW201724252A (zh) 蝕刻方法
TWI713486B (zh) 蝕刻方法（二）
JP2010016213A (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
KR102304163B1 (ko) 에칭 방법
JP2023159347A (ja) 基板処理方法および基板処理装置
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
JP7467708B2 (ja) 基板処理装置
JP7190988B2 (ja) エッチング方法及び基板処理装置
TWI837338B (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240403

R150 Certificate of patent or registration of utility model

Ref document number: 7467708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150