JP2010016213A - プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体 - Google Patents

プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体 Download PDF

Info

Publication number
JP2010016213A
JP2010016213A JP2008175391A JP2008175391A JP2010016213A JP 2010016213 A JP2010016213 A JP 2010016213A JP 2008175391 A JP2008175391 A JP 2008175391A JP 2008175391 A JP2008175391 A JP 2008175391A JP 2010016213 A JP2010016213 A JP 2010016213A
Authority
JP
Japan
Prior art keywords
film
etching
plasma
organic film
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008175391A
Other languages
English (en)
Other versions
JP5064319B2 (ja
Inventor
Masahiro Ogasawara
正宏 小笠原
Masayasu Ri
誠泰 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008175391A priority Critical patent/JP5064319B2/ja
Priority to US12/497,106 priority patent/US8298960B2/en
Priority to TW098122649A priority patent/TWI525692B/zh
Priority to KR1020090060728A priority patent/KR101540816B1/ko
Priority to CN2009101587110A priority patent/CN101621000B/zh
Publication of JP2010016213A publication Critical patent/JP2010016213A/ja
Priority to US13/644,619 priority patent/US8642482B2/en
Application granted granted Critical
Publication of JP5064319B2 publication Critical patent/JP5064319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】従来に比べてボーイングの発生を抑制することができ、より微細な加工を精度良く行うことのできるプラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体を提供する。
【解決手段】 有機膜１０２をエッチングして被エッチング膜１０１のマスクパターンを形成する際に、少なくとも、有機膜１０２の一部をエッチングする第１有機膜エッチング工程と、第１有機膜エッチング工程の後、Ｓｉ含有膜１０３と有機膜１０２を希ガスのプラズマに晒すトリートメント工程と、トリートメント工程の後、有機膜１０２の残部をエッチングする第２有機膜エッチング工程を具備している。
【選択図】 図２

Description

本発明は、被処理基板をプラズマを用いてエッチングするプラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体に関する。
従来から、半導体装置の製造工程においては、マスク層を介してプラズマエッチングを行い、シリコン酸化膜等を所望のパターンに形成することが行われている。また、このようなプラズマエッチングでは、半導体装置の回路の微細化に伴い、より微細な加工を精度良く行うことが求められている。
上記のような微細な加工を精度良く行う技術の一つとして、例えば、コンタクトホールをプラズマエッチングによって形成する際のマスクとしてアモルファスカーボンやＳＯＨ（Spin On Hardmask）等のハードマスクを用いる技術がある。このようなアモルファスカーボンやＳＯＨ等の炭素（Ｃ）を含む膜をプラズマエッチングする場合、Ｏ2系のプラズマでエッチングする場合が多く、例えば、ＣＯとＯ2の混合ガスをエッチングガスとして使用することが知られている（例えば、特許文献１参照。）。
特開２００７−２９４９４３号公報
しかしながら、上記のように例えば、ＣＯとＯ2の混合ガスをエッチングガスとして使用してアモルファスカーボンをプラズマエッチングした場合、エッチングパターンが微細化し、例えばコンタクトホールの径が小さくなると、側壁の形状が外側方向に湾曲する所謂ボーイング（bowing）が生じ易くなる。そして、ボーイングが発生したアモルファスカーボン等のマスクを使用してシリコン酸化膜をプラズマエッチングすると、シリコン酸化膜のホールの形状にも誤差が発生するという課題があった。なお、このようなボーイングは、コンタクトホール等のホールを形成する場合、ホール径が０．８μｍより小さくなると顕著となる。
本発明は、上記従来の事情に対処してなされたもので、従来に比べてボーイングの発生を抑制することができ、より微細な加工を精度良く行うことのできるプラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体を提供しようとするものである。
請求項１記載のプラズマエッチング方法は、下側から順に少なくとも、被エッチング膜と、前記被エッチング膜のマスクとなる有機膜と、Ｓｉ含有膜とが積層された被処理基板をプラズマを用いてエッチングするプラズマエッチング方法であって、前記有機膜をエッチングして前記被エッチング膜のマスクパターンを形成する際に、少なくとも、前記有機膜の一部をエッチングする第１有機膜エッチング工程と、前記第１有機膜エッチング工程の後、前記Ｓｉ含有膜と前記有機膜を希ガスのプラズマに晒すトリートメント工程と、前記トリートメント工程の後、前記有機膜の残部をエッチングする第２有機膜エッチング工程とを具備したことを特徴とする。
請求項２記載のプラズマエッチング方法は、請求項１記載のプラズマエッチング方法であって、前記希ガスのプラズマがＡｒガス単ガスのプラズマであることを特徴とする。
請求項３記載のプラズマエッチング方法は、請求項２記載のプラズマエッチング方法であって、前記トリートメント工程では、前記被処理基板にバイアス用高周波電力を作用させることを特徴とする。
請求項４記載のプラズマエッチング方法は、請求項１〜３いずれか１項記載のプラズマエッチング方法であって、前記有機膜をエッチングして前記被エッチング膜のマスクパターンを形成する工程が、前記第１有機膜エッチング工程と、前記トリートメント工程と、前記第２有機膜エッチング工程の３つの工程からなることを特徴とする。
請求項５記載のプラズマエッチング方法は、請求項１〜４いずれか１項記載のプラズマエッチング方法であって、前記有機膜がアモルファスカーボン膜であることを特徴とする。
請求項６記載のプラズマエッチング方法は、請求項１〜５いずれか１項記載のプラズマエッチング方法であって、前記Ｓｉ含有膜が、ＳｉＯＮ膜、ＳｉＣ膜、ＳｉＮ膜のいずれかであることを特徴とする。
請求項７記載の制御プログラムは、コンピュータ上で動作し、実行時に、請求項１から請求項６いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする。
請求項８記載のコンピュータ記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に請求項１から請求項６いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする。
本発明によれば、従来に比べてボーイングの発生を抑制することができ、より微細な加工を精度良く行うことのできるプラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体を提供することができる。
以下、本発明の詳細を図面を参照して実施形態について説明する。図１は、本実施形態に係るプラズマエッチング装置の構成を示すものである。まず、図１を参照してプラズマエッチング装置の構成について説明する。
プラズマエッチング装置１は、電極板が上下平行に対向し、プラズマ形成用電源が接続された容量結合型平行平板エッチング装置として構成されている。
プラズマエッチング装置１は、例えば表面が陽極酸化処理されたアルミニウム等からなり円筒形状に成形された処理チャンバー（処理容器）２を有しており、この処理チャンバー２は接地されている。処理チャンバー２内の底部にはセラミックなどの絶縁板３を介して、被処理基板、例えば半導体ウエハＷを載置するための略円柱状のサセプタ支持台４が設けられている。さらに、このサセプタ支持台４の上には、下部電極を構成するサセプタ５が設けられている。このサセプタ５には、ハイパスフィルター（ＨＰＦ）６が接続されている。
サセプタ支持台４の内部には、冷媒室７が設けられており、この冷媒室７には、冷媒が冷媒導入管８を介して導入されて循環し冷媒排出管９から排出される。そして、その冷熱がサセプタ５を介して半導体ウエハＷに対して伝熱され、これにより半導体ウエハＷが所望の温度に制御される。
サセプタ５は、その上側中央部が凸状の円板状に成形され、その上に半導体ウエハＷと略同形の静電チャック１１が設けられている。静電チャック１１は、絶縁材の間に電極１２を配置して構成されている。そして、電極１２に接続された直流電源１３から例えば１．５ｋＶの直流電圧が印加されることにより、例えばクーロン力によって半導体ウエハＷを静電吸着する。
絶縁板３、サセプタ支持台４、サセプタ５、静電チャック１１には、半導体ウエハＷの裏面に、伝熱媒体（例えばＨｅガス等）を供給するためのガス通路１４が形成されており、この伝熱媒体を介してサセプタ５の冷熱が半導体ウエハＷに伝達され半導体ウエハＷが所定の温度に維持されるようになっている。
サセプタ５の上端周縁部には、静電チャック１１上に載置された半導体ウエハＷを囲むように、環状のフォーカスリング１５が配置されている。このフォーカスリング１５は、エッチングの均一性を向上させる作用を有する。
サセプタ５の上方には、このサセプタ５と平行に対向して上部電極２１が設けられている。この上部電極２１は、絶縁材２２を介して、処理チャンバー２の上部に支持されている。上部電極２１は、電極板２４と、この電極板２４を支持する導電性材料からなる電極支持体２５とによって構成されている。電極板２４は、例えば、導電体または半導体で構成され、多数の吐出孔２３を有する。この電極板２４は、サセプタ５との対向面を形成する。
上部電極２１における電極支持体２５の中央にはガス導入口２６が設けられ、このガス導入口２６には、ガス供給管２７が接続されている。さらにこのガス供給管２７には、バルブ２８、並びにマスフローコントローラ２９を介して、処理ガス供給源３０が接続されている。処理ガス供給源３０から、プラズマエッチング処理のためのエッチングガス及びトリートメントのための希ガスが供給される。
処理チャンバー２の底部には排気管３１が接続されており、この排気管３１には排気装置３５が接続されている。排気装置３５はターボ分子ポンプなどの真空ポンプを備えており、処理チャンバー２内を所定の減圧雰囲気、例えば１Ｐａ以下の所定の圧力まで真空引き可能なように構成されている。また、処理チャンバー２の側壁にはゲートバルブ３２が設けられており、このゲートバルブ３２を開いた状態で半導体ウエハＷが隣接するロードロック室（図示せず）との間で搬送されるようになっている。
上部電極２１には、第１の高周波電源４０が接続されており、その給電線には整合器４１が介挿されている。また、上部電極２１にはローパスフィルター（ＬＰＦ）４２が接続されている。この第１の高周波電源４０は、５０〜１５０ＭＨｚの範囲の周波数（本実施形態では６０ＭＨｚ）を有している。このように高い周波数を印加することにより処理チャンバー２内に好ましい解離状態でかつ高密度のプラズマを形成することができる。
下部電極としてのサセプタ５には、第２の高周波電源５０が接続されており、その給電線には整合器５１が介挿されている。この第２の高周波電源５０は、第１の高周波電源４０より低い周波数の範囲を有しており、このような範囲の周波数の高周波電力を印加することにより、被処理基板である半導体ウエハＷに対してダメージを与えることなく適切なイオン作用を与えることができる。すなわち、第２の高周波電源５０は、バイアス用高周波電力を印加するためのものである。第２の高周波電源５０の周波数は、１〜２０ＭＨｚの範囲が好ましい（本実施形態では２ＭＨｚ）。
上記構成のプラズマエッチング装置１は、制御部６０によって、その動作が統括的に制御される。この制御部６０には、ＣＰＵを備えプラズマエッチング装置１の各部を制御するプロセスコントローラ６１と、ユーザインターフェース部６２と、記憶部６３とが設けられている。
ユーザインターフェース部６２は、工程管理者がプラズマエッチング装置１を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置１の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部６３には、プラズマエッチング装置１で実行される各種処理をプロセスコントローラ６１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース部６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、プラズマエッチング装置１での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
上記構成のプラズマエッチング装置１によって、半導体ウエハＷのプラズマエッチングを行う場合、まず、半導体ウエハＷは、ゲートバルブ３２が開放された後、図示しないロードロック室から処理チャンバー２内へと搬入され、静電チャック１１上に載置される。そして、直流電源１３から直流電圧が印加されることによって、半導体ウエハＷが静電チャック１１上に静電吸着される。次いで、ゲートバルブ３２が閉じられ、排気装置３５によって、処理チャンバー２内が所定の真空度まで真空引きされる。
その後、バルブ２８が開放されて、処理ガス供給源３０から所定のエッチングガス及びトリートメント用の希ガスが、マスフローコントローラ２９によってその流量を調整されつつ、処理ガス供給管２７、ガス導入口２６を通って上部電極２１の中空部へと導入され、さらに電極板２４の吐出孔２３を通って、図１の矢印に示すように、半導体ウエハＷに対して均一に吐出される。
そして、処理チャンバー２内の圧力が、所定の圧力に維持される。その後、第１の高周波電源４０から所定の周波数の高周波電力が上部電極２１に印加される。これにより、上部電極２１と下部電極としてのサセプタ５との間に高周波電界が生じ、エッチングガスが解離してプラズマ化する。
他方、第２の高周波電源５０から、上記の第１の高周波電源４０より低い周波数の高周波電力が下部電極であるサセプタ５に印加される。これにより、プラズマ中のイオンがサセプタ５側へ引き込まれ、イオンアシストによりエッチングの異方性が高められる。
そして、所定のプラズマエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハＷが処理チャンバー２内から搬出される。
図２は、本実施形態に係る被処理基板としての半導体ウエハの要部を拡大して模式的に示すものである。図２（ａ）に示すように、半導体ウエハＷには、下側から順に少なくとも、被エッチング膜としてのシリコン酸化膜１０１と、シリコン酸化膜１０１のマスクとなる有機膜としてのアモルファスカーボン膜１０２と、Ｓｉ含有膜としてのＳｉＯＮ膜１０３が積層された構造となっており、ＳｉＯＮ膜１０３の上に所定形状にパターニングされたフォトレジスト膜１０４が形成されている。アモルファスカーボン膜１０２は、例えば、数百ｎｍ程度の厚さとされており、ＳｉＯＮ膜１０３は、例えば、数十ｎｍ程度の厚さとされている。
上記ＳｉＯＮ膜１０３は、フォトレジスト膜１０４を露光する際の反射防止膜（ＢＡＲＣ）の一部として作用するものであり、実際にはＳｉＯＮ膜１０３とフォトレジスト膜１０４の間に有機系のＢＡＲＣ膜が存在する。なお、ＳｉＯＮ膜の他、例えば、ＳｉＣ膜、ＳｉＮ膜等を使用することができる。
本実施形態では、まず、図２（ａ）に示す状態から、フォトレジスト膜１０４をマスクとしてＳｉＯＮ膜１０３をプラズマエッチングして図２（ｂ）に示す状態とする。このプラズマエッチングは、例えば、ＣＦ4等のフッ素系ガスを用いたプラズマエッチングにより行う。
次に、有機膜であるアモルファスカーボン膜１０２をエッチングしてシリコン酸化膜１０１をエッチングするためのマスクを形成する工程に入る。この工程では、まず、図２（ｃ）に示すように、有機膜であるアモルファスカーボン膜１０２の一部をプラズマエッチングする第１有機膜エッチング工程を行う。このプラズマエッチングは、例えば、酸素系のガス（例えば、ＣＯとＯ2の混合ガス）をエッチングガスとして用いたプラズマエッチングにより行う。この第１有機膜エッチング工程の際に、フォトレジスト膜１０４は、略全てエッチングされ、ＳｉＯＮ膜１０３の表面が露出した状態となっている。
次に、図２（ｄ）に示すように、Ｓｉ含有膜であるＳｉＯＮ膜１０３と、有機膜であるアモルファスカーボン膜１０２を希ガスのプラズマに晒すトリートメント工程を行う。この希ガスのプラズマとしては、Ａｒガスのプラズマを好適に使用することができるが、その他の希ガス、例えば、Ｘｅガス、Ｋｒガス等のプラズマも用いることができる。ここで、「希ガスのプラズマ」とは、基本的に希ガス単ガス、若しくは、希ガスと希ガスの混合ガスのプラズマのことを示す。しかし、アモルファスカーボン膜１０２のエッチング及びＳｉＯＮ膜１０３のエッチングが実質的に進行しないガス種及びガス量であれば、希ガスの他に微量（例えば流量比で５％以下程度）の他の添加ガスが含まれていてもよい。
次に、図２（ｅ）に示すように、有機膜であるアモルファスカーボン膜１０２の残部をプラズマエッチングする第２有機膜エッチング工程を行う。このプラズマエッチングは、第１有機膜エッチング工程と同様なエッチングガス、例えば、酸素系のガス（例えば、ＣＯとＯ2の混合ガス）をエッチングガスとして用いたプラズマエッチングにより行う。以上の３つの工程によってアモルファスカーボン膜１０２からなるハードマスクが形成される。そしてこの後、アモルファスカーボン膜１０２をマスクとして、シリコン酸化膜１０１をプラズマエッチングしてコンタクトホール等を形成する。
上記のように、本実施形態では、有機膜であるアモルファスカーボン膜１０２を一度にプラズマエッチングするのではなく、アモルファスカーボン膜１０２の一部をプラズマエッチングする第１有機膜エッチング工程と、希ガスのプラズマに晒すトリートメント工程と、アモルファスカーボン膜１０２の残部をプラズマエッチングする第２有機膜エッチング工程の３つの工程を行う。これによって、アモルファスカーボン膜１０２の側壁にボーイングが発生することを抑制することができる。
本実施形態において上記のように、ボーイングの発生が抑制されるのは，以下のような理由によると推測される。すなわち、図３（ａ）に示すように、アモルファスカーボン膜１０２の側壁にボーイングが発生するのは、ホール１１０の底部に向けてエッチングが進行する間に、ホール１１０の入口近くにおいて、酸素のラジカルがホール１１０の側壁部に作用して側壁部をエッチングしてしまうからである。一方、上記した希ガスのプラズマに晒すトリートメント工程を行うと、図３（ｂ）に示すように、希ガスのプラズマにより叩かれてＳｉ含有膜であるＳｉＯＮ膜１０３から発生したＳｉと有機膜であるアモルファスカーボン膜１０２のＣによって、アモルファスカーボン膜１０２のホール１１０内の側壁部にＳｉＣの保護膜が形成される。そして、このＳｉＣの保護膜の作用によって、ボーイングの発生が抑制される。
実施例として、図１に示したプラズマエッチング装置１を使用し、図２に示した構造（フォトレジスト１０４の開口径（トップＣＤ）６０ｎｍ）の半導体ウエハＷ（直径３０ｃｍ）に、プラズマエッチングを、以下に示すようなレシピにより実施した。
なお、以下に示される各実施例の処理レシピは、制御部６０の記憶部６３から読み出されて、プロセスコントローラ６１に取り込まれ、プロセスコントローラ６１がプラズマエッチング装置１の各部を制御プログラムに基づいて制御することにより、読み出された処理レシピ通りのプラズマエッチング工程が実行される。
（ＳｉＯＮ膜のエッチング工程）
エッチングガス：ＣＦ4＝１５０ｓｃｃｍ
圧力６．６７Ｐａ（５０ｍTorr）
電力（上部／下部）＝３００／３００Ｗ
時間＝１分１７秒
（第１有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１０秒
（トリートメント工程）
トリートメントガス：Ａｒ＝７５０ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１５秒
（第２有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１分２０秒
比較例として、上記のトリートメント工程を有しない以下のレシピによりプラズマエッチングを行った。
（ＳｉＯＮ膜のエッチング工程）
エッチングガス：ＣＦ4＝１５０ｓｃｃｍ
圧力６．６７Ｐａ（５０ｍTorr）
電力（上部／下部）＝３００／３００Ｗ
時間＝１分１７秒
（有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１分３０秒
上記の比較例では、図４（ａ）に示すように、アモルファスカーボン膜１０２のホール１１０の側壁部に大きなボーイングが発生した。この場合マスク残量（エッチング後のＳｉＯＮ膜１０３の厚さ）は６２ｎｍ、ボーイングＣＤ（最も径の大きい部位の径）は６３ｎｍ、ボトムＣＤ（ホール底部の径）は２４ｎｍであった。
一方、上記の実施例では、図４（ｂ）に示すように、比較例の場合に比べて、アモルファスカーボン膜１０２のホール１１０の側壁部のボーイングの発生を抑制できた。この場合マスク残量（エッチング後のＳｉＯＮ膜１０３の厚さ）は４４ｎｍ、ボーイングＣＤ（最も径の大きい部位の径）は４３ｎｍ、ボトムＣＤ（ホール底部の径）は２５ｎｍであった。
ところで、上記のように希ガスとしてＡｒを用いた場合、トリートメント工程では、ある程度のバイアス用高周波電力（図１に示したサセプタ（下部電極）５に印加する高周波電力）を供給することが好ましい。図５は、トリートメント工程におけるバイアス用高周波電力の値と、ボーイングの発生量との関係を調べた結果を示すもので、トリートメント工程におけるバイアス用高周波電力の値以外は、全て以下に示すように同一の条件で処理を行った。
（ＳｉＯＮ膜のエッチング工程）
エッチングガス：ＣＦ4＝１５０ｓｃｃｍ
圧力６．６７Ｐａ（５０ｍTorr）
電力（上部／下部）＝３００／３００Ｗ
時間＝１分１７秒
（第１有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１０秒
（トリートメント工程）
トリートメントガス：Ａｒ＝７５０ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／（０，２００，１０００）Ｗ
時間＝１５秒
（第２有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１分２０秒
図５（ａ）はトリートメント工程におけるバイアス用高周波電力が０Ｗ、図５（ｂ）は２００Ｗ、図５（ｃ）は１０００Ｗの場合を示している。同図に示すように、バイアス用高周波電力の値が低くなると、ボーイングの発生量が増加する傾向がある。
図６は、縦軸をボーイングＣＤ（最も径の大きい部位の径）（ｎｍ）、横軸をトリートメント工程におけるバイアス用高周波電力（Ｗ）として、これらの関係を示したものである。図６に示されるように、トリートメント工程におけるバイアス用の高周波電力の値を増加させると、ボーイングＣＤが直線的に減少する傾向が見られた。これは、トリートメント工程におけるバイアス用高周波電力を増大させると、ＡｒプラズマによるＳｉＣ保護膜の形成が促進されるためと推測される。このため、トリートメント工程におけるバイアス用の高周波電力は、１００Ｗ以上印加することが好ましく、５００Ｗ以上印加することがさらに好ましい。この場合、直径が３０ｃｍの半導体ウエハを使用していることから、単位面積当たりの電力で表すと、０．１４Ｗ／ｃｍ2以上印加することが好ましく、０．７Ｗ／ｃｍ2以上印加することがさらに好ましい。なお、上記の結果は、希ガスとしてＡｒガスを用いた場合であり、より重い希ガス、例えば、Ｘｅガス、Ｋｒガス等を使用した場合、トリートメント工程におけるバイアス用の高周波電力を印加しない場合でも、ある程度の効果があると考えられる。
図７は、トリートメント工程における上部電極（図１に示した上部電極２１）へ印加する高周波電力の値と、ボーイングの発生量との関係を調査した結果を示すもので、トリートメント工程における上部電極への高周波電力の値以外は、全て以下に示す同一の条件で処理を行っている。
（ＳｉＯＮ膜のエッチング工程）
エッチングガス：ＣＦ4＝１５０ｓｃｃｍ
圧力６．６７Ｐａ（５０ｍTorr）
電力（上部／下部）＝３００／３００Ｗ
時間＝１分１７秒
（第１有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力６．６７Ｐａ（５０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１０秒
（トリートメント工程）
トリートメントガス：Ａｒ＝７５０ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝（２０００，１０００，８００）／１０００Ｗ
時間＝１５秒
（第２有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１分３０秒
図７（ａ）は上部電極へ印加した高周波電力が２０００Ｗ、図７（ｂ）は１０００Ｗ、図７（ｃ）は８００Ｗの場合を示している。同図に示すように、トリートメント工程において上部電極へ印加する高周波電力の大小は、ボーイングの発生量にほとんど影響を与えない。
図８は、図２（ｃ）に示される第１有機膜エッチング工程を行わずに、図２（ｄ）に示されるトリートメント工程を行い、その後有機膜エッチング工程を行った場合について、エッチング形状がどのようになるかを調べた結果を示すものである。図８（ａ）は、比較のため前記した第１有機膜エッチング工程を行った場合を示しており、以下のレシピにより処理を行った。
（ＳｉＯＮ膜のエッチング工程）
エッチングガス：ＣＦ4＝１５０ｓｃｃｍ
圧力６．６７Ｐａ（５０ｍTorr）
電力（上部／下部）＝３００／３００Ｗ
時間＝１分１７秒
（第１有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１０秒
（トリートメント工程）
トリートメントガス：Ａｒ＝７５０ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１５秒
（第２有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１分２０秒
また、図８（ｂ）、図８（ｃ）は、前記した第１有機膜エッチング工程を行わない場合を示しており、以下のレシピにより処理を行った。なお、図８（ｂ）は、トリートメント工程におけるバイアス用高周波電力を１０００Ｗとし、図８（ｃ）は、トリートメント工程におけるバイアス用高周波電力を５００Ｗとした点のみが図８（ｂ）と図８（ｃ）とで相違している。
（ＳｉＯＮ膜のエッチング工程）
エッチングガス：ＣＦ4＝１５０ｓｃｃｍ
圧力６．６７Ｐａ（５０ｍTorr）
電力（上部／下部）＝３００／３００Ｗ
時間＝１分１７秒
（トリートメント工程）
トリートメントガス：Ａｒ＝７５０ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／（１０００，５００）Ｗ
時間＝１５秒
（有機膜エッチング工程）
エッチングガス：ＣＯ／Ｏ2＝１５０／３００ｓｃｃｍ
圧力＝２．６７Ｐａ（２０ｍTorr）
電力（上部／下部）＝２０００／１０００Ｗ
時間＝１分３０秒
図８（ｂ）、図８（ｃ）に示されるように、第１有機膜エッチング工程を行わずに、トリートメント工程を行った場合、有機膜エッチング工程において、アモルファスカーボン膜１０２を最後までエッチングすることはできず、途中でエッチストップしてしまった。したがって、トリートメント工程の前の第１有機膜エッチング工程は、必須の工程であることがわかる。また、図３に示したボーイング抑制のメカニズムからわかるように、第１有機膜エッチング工程は、保護膜がボーイングの発生し易い部位に隈無く形成されるよう、ボーイングの発生し易い側壁部位の全体（例えばホール全体の深さに対して上部５〜２０％程度）が露出するまで行うことが好ましい。
以上説明したとおり、本実施形態によれば、従来に比べてボーイングの発生を抑制することができ、より微細な加工を精度良く行うことができる。なお、本発明は上記の実施形態に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図１に示した平行平板型の上下部高周波印加型に限らず、各種のプラズマエッチング装置を使用することができる。
本発明の一実施形態に係るプラズマエッチング装置の構成を示す図。 本発明の一実施形態に係るプラズマエッチング方法の工程を示す図。 本発明の一実施形態におけるボーイング抑制メカニズムを説明するための図。 本発明の一実施例と比較例におけるエッチング形状を模式的に示す図。 トリートメント工程のバイアス用高周波電力とエッチング形状との関係を調べた結果を模式的に示す図。 トリートメント工程のバイアス用高周波電力とボーイングＣＤとの関係を示すグラフ。 トリートメント工程の上部電極印加高周波電力とエッチング形状との関係を調べた結果を模式的に示す図。 第１有機膜エッチング工程の有無がエッチング形状に与える影響を調べた結果を模式的に示す図。
符号の説明
１０１…シリコン酸化膜（被エッチング膜）、１０２……アモルファスカーボン膜（有機膜）、１０３……ＳｉＯＮ膜（Ｓｉ含有膜）、１０４……フォトレジスト膜、Ｗ……半導体ウエハ。

Claims (8)

  1. 下側から順に少なくとも、被エッチング膜と、前記被エッチング膜のマスクとなる有機膜と、Ｓｉ含有膜とが積層された被処理基板をプラズマを用いてエッチングするプラズマエッチング方法であって、
    前記有機膜をエッチングして前記被エッチング膜のマスクパターンを形成する際に、
    少なくとも、
    前記有機膜の一部をエッチングする第１有機膜エッチング工程と、
    前記第１有機膜エッチング工程の後、前記Ｓｉ含有膜と前記有機膜を希ガスのプラズマに晒すトリートメント工程と、
    前記トリートメント工程の後、前記有機膜の残部をエッチングする第２有機膜エッチング工程と
    を具備したことを特徴とするプラズマエッチング方法。
  2. 請求項１記載のプラズマエッチング方法であって、
    前記希ガスのプラズマがＡｒガス単ガスのプラズマであることを特徴とするプラズマエッチング方法。
  3. 請求項２記載のプラズマエッチング方法であって、
    前記トリートメント工程では、前記被処理基板にバイアス用高周波電力を作用させることを特徴とするプラズマエッチング方法。
  4. 請求項１〜３いずれか１項記載のプラズマエッチング方法であって、
    前記有機膜をエッチングして前記被エッチング膜のマスクパターンを形成する工程が、
    前記第１有機膜エッチング工程と、前記トリートメント工程と、前記第２有機膜エッチング工程の３つの工程からなることを特徴とするプラズマエッチング方法。
  5. 請求項１〜４いずれか１項記載のプラズマエッチング方法であって、
    前記有機膜がアモルファスカーボン膜であることを特徴とするプラズマエッチング方法。
  6. 請求項１〜５いずれか１項記載のプラズマエッチング方法であって、
    前記Ｓｉ含有膜が、ＳｉＯＮ膜、ＳｉＣ膜、ＳｉＮ膜のいずれかであることを特徴とするプラズマエッチング方法。
  7. コンピュータ上で動作し、実行時に、請求項１から請求項６いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする制御プログラム。
  8. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に請求項１から請求項６いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とするコンピュータ記憶媒体。
JP2008175391A 2008-07-04 2008-07-04 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体 Active JP5064319B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008175391A JP5064319B2 (ja) 2008-07-04 2008-07-04 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
US12/497,106 US8298960B2 (en) 2008-07-04 2009-07-02 Plasma etching method, control program and computer storage medium
TW098122649A TWI525692B (zh) 2008-07-04 2009-07-03 Plasma etching method, control program and computer memory media
KR1020090060728A KR101540816B1 (ko) 2008-07-04 2009-07-03 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
CN2009101587110A CN101621000B (zh) 2008-07-04 2009-07-03 等离子体蚀刻方法
US13/644,619 US8642482B2 (en) 2008-07-04 2012-10-04 Plasma etching method, control program and computer storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008175391A JP5064319B2 (ja) 2008-07-04 2008-07-04 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
JP2010016213A true JP2010016213A (ja) 2010-01-21
JP5064319B2 JP5064319B2 (ja) 2012-10-31

Family

ID=41464713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008175391A Active JP5064319B2 (ja) 2008-07-04 2008-07-04 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体

Country Status (5)

Country Link
US (2) US8298960B2 (ja)
JP (1) JP5064319B2 (ja)
KR (1) KR101540816B1 (ja)
CN (1) CN101621000B (ja)
TW (1) TWI525692B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190804B1 (ko) * 2010-11-19 2012-10-12 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US9865459B2 (en) * 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
CA3016456A1 (en) 2016-03-07 2017-09-14 HyTech Power, Inc. A method of generating and distributing a second fuel for an internal combustion engine
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091308A (ja) * 1998-09-07 2000-03-31 Sony Corp 半導体装置の製造方法
JP2007110112A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
WO2007097432A1 (ja) * 2006-02-24 2007-08-30 Tokyo Electron Limited アモルファスカーボン膜の成膜方法及びそれを用いた半導体装置の製造方法
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2468410B1 (fr) 1979-10-31 1985-06-21 Saget Pierre Procede de separation centrifuge et appareil pour sa mise en oeuvre applicables a un melange de phases d'etats quelconques
US4443233A (en) 1982-08-27 1984-04-17 Monsanto Company Mist separator
EP0246514A3 (en) * 1986-05-16 1989-09-20 Air Products And Chemicals, Inc. Deep trench etching of single crystal silicon
US5112375A (en) 1991-04-18 1992-05-12 Natco Radial vane demisting system in a separator for removing entrained droplets from a gas stream
FI97024C (fi) 1991-07-15 1996-10-10 Ahlstroem Oy Menetelmä ja laite kaasun erottamiseksi kaasupitoisesta materiaalista
WO1998029179A1 (en) 1997-01-02 1998-07-09 Thermo Black Clawson Inc. Improved mist eliminator
US5972171A (en) 1997-04-08 1999-10-26 Mobil Oil Corporation De-entrainment tray and method of operation
WO2001003803A1 (en) 1999-07-12 2001-01-18 Thermo Black Clawson Inc. Improved mist eliminator
US6391094B2 (en) 2000-07-19 2002-05-21 Daniel A. Ramos Method and apparatus for removing gas from drilling mud
US6468321B2 (en) 2001-01-10 2002-10-22 John W. Kinsel Blade and skirt assembly for directional gas cleaning and drying system
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
DE102004036568A1 (de) 2004-07-28 2006-02-16 Liebherr-Aerospace Lindenberg Gmbh Wasserabscheider für Klimaanlagen
JP4522892B2 (ja) * 2005-03-09 2010-08-11 東京エレクトロン株式会社 微細パターン形成方法
US7445200B2 (en) 2005-12-23 2008-11-04 Amt International, Inc. Gas-liquid contactor baffle
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP4749174B2 (ja) * 2006-02-13 2011-08-17 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
US8070972B2 (en) * 2006-03-30 2011-12-06 Tokyo Electron Limited Etching method and etching apparatus
JP4952338B2 (ja) 2006-03-30 2012-06-13 東京エレクトロン株式会社 半導体装置の製造方法、エッチング装置及び記憶媒体
EP1930059B1 (de) 2006-11-13 2013-05-15 Sulzer Chemtech AG Tropfenabscheider
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091308A (ja) * 1998-09-07 2000-03-31 Sony Corp 半導体装置の製造方法
JP2007110112A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
WO2007097432A1 (ja) * 2006-02-24 2007-08-30 Tokyo Electron Limited アモルファスカーボン膜の成膜方法及びそれを用いた半導体装置の製造方法
JP2007224383A (ja) * 2006-02-24 2007-09-06 Tokyo Electron Ltd アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190804B1 (ko) * 2010-11-19 2012-10-12 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리방법
US8486291B2 (en) 2010-11-19 2013-07-16 Hitachi High-Technologies Corporation Plasma processing method

Also Published As

Publication number Publication date
TW201021116A (en) 2010-06-01
US20100003825A1 (en) 2010-01-07
US8298960B2 (en) 2012-10-30
KR101540816B1 (ko) 2015-07-30
CN101621000A (zh) 2010-01-06
CN101621000B (zh) 2011-12-28
US8642482B2 (en) 2014-02-04
TWI525692B (zh) 2016-03-11
JP5064319B2 (ja) 2012-10-31
KR20100004891A (ko) 2010-01-13
US20130029493A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4663368B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5568340B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2009206401A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2006203035A (ja) プラズマエッチング方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TW200952064A (en) Plasma etching method and computer-readable storage medium
JP2014007370A (ja) プラズマエッチング方法
US7351665B2 (en) Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP5089871B2 (ja) 半導体装置の製造方法
JP2012195569A (ja) 半導体装置の製造方法及びコンピュータ記録媒体
JP4800077B2 (ja) プラズマエッチング方法
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP5058478B2 (ja) 半導体装置の製造方法、プラズマ処理方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
WO2013180179A1 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5064319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250