JP2023061866A - リッジ型半導体光素子 - Google Patents
リッジ型半導体光素子 Download PDFInfo
- Publication number
- JP2023061866A JP2023061866A JP2021196286A JP2021196286A JP2023061866A JP 2023061866 A JP2023061866 A JP 2023061866A JP 2021196286 A JP2021196286 A JP 2021196286A JP 2021196286 A JP2021196286 A JP 2021196286A JP 2023061866 A JP2023061866 A JP 2023061866A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- type semiconductor
- semiconductor optical
- optical device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 230000003287 optical effect Effects 0.000 title claims abstract description 79
- 238000002955 isolation Methods 0.000 claims abstract description 79
- 238000002161 passivation Methods 0.000 claims description 12
- 238000010521 absorption reaction Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】電極に起因する寄生容量の低減を目的とする。【解決手段】リッジ型半導体光素子は、アイソレーション溝28の両側に隣接する第1領域R1および第2領域R2を含む積層体12と、積層体12の上で第1領域R1に隣接して第1方向D1に延びるメサストライプ構造26と、積層体12の上で第2領域R2に隣接して第1方向D1に延びる土手構造30と、電極パターン34と、を有する。アイソレーション溝28の内面は、第1領域R1に隣接する第1壁面S1と、第2領域R2に隣接する第2壁面S2と、底面S3を含む。リッジ電極36は、メサストライプ構造26の側面から、第1方向D1に直交する第2方向D2に沿って、アイソレーション溝28の第2壁面S2を超えないように、土手構造30に向かって拡がり、接続電極40は、リッジ電極36およびパッド電極38のいずれよりも、第1方向D1の幅において細い。【選択図】図2
Description
本開示は、リッジ型半導体光素子に関する。
光通信用の光源として、メサストライプ構造を備えるリッジ型半導体光素子が知られている。メサストライプ構造は、真性半導体層や多重量子井戸層を含む積層体を一対の領域で彫り込んで形成される。彫り込まれた一対の領域の外側には、メサストライプ構造を保護するために、一対の土手構造が残される。メサストライプ構造と土手構造の間の領域には、さらに溝が形成される(特許文献1及び2)。溝により電流が流れる領域が制限されるので寄生容量が低減する。
メサストライプ構造の上にある上部電極は、土手構造の上面に至るように拡がっているが、溝の外側では光源の駆動には実質的に寄与しない。それだけでなく、土手構造の真性半導体層や多重量子井戸層は、寄生容量を増加させ、高速動作を妨げる。メサストライプ構造の上だけに電極を配置すれば、寄生容量の増加はないが、メサストライプ構造の幅は狭い(数μm以下)ため、そのような電極の形成は難しい。
本開示は、電極に起因する寄生容量の低減を目的とする。
リッジ型半導体光素子は、活性層または吸収層を含み、前記活性層または前記吸収層を分離して第1方向に延びるアイソレーション溝を有し、前記アイソレーション溝の両側にそれぞれ隣接する第1領域および第2領域を含む積層体と、前記積層体の上で前記第1領域に隣接して前記第1方向に延びるメサストライプ構造と、前記積層体の上で前記第2領域に隣接して前記第1方向に延びる土手構造と、前記メサストライプ構造の上面および側面にあるリッジ電極を含み、前記土手構造の上面にあるパッド電極を含み、前記リッジ電極および前記パッド電極を接続する接続電極を含む電極パターンと、を有し、前記アイソレーション溝の内面は、前記第1領域に隣接する第1壁面と、前記第2領域に隣接する第2壁面と、前記第1領域および前記第2領域の間の底面と、を含み、前記リッジ電極は、前記メサストライプ構造の前記側面から、前記第1方向に直交する第2方向に沿って、前記アイソレーション溝の前記第2壁面を超えないように、前記土手構造に向かって拡がり、前記接続電極は、前記リッジ電極および前記パッド電極のいずれよりも、前記第1方向の幅において細くなっている。
以下、図面を参照して、本発明の実施形態を具体的かつ詳細に説明する。全図において同一の符号を付した部材は同一又は同等の機能を有するものであり、その繰り返しの説明を省略する。なお、図形の大きさは倍率に必ずしも一致するものではない。
[第1の実施形態]
図1は、第1の実施形態に係るリッジ型半導体光素子の平面図である。図2は、図1に示すリッジ型半導体光素子のII-II線断面図である。リッジ型半導体光素子は、1.3μm帯の直接変調型半導体レーザであるが、他の波長帯に対応したリッジ型半導体光素子であっても構わないし、レーザに限らず、他の光機能を有した光素子であっても構わない。例えばCWレーザや電界吸収型変調器または受光素子であっても構わない。
図1は、第1の実施形態に係るリッジ型半導体光素子の平面図である。図2は、図1に示すリッジ型半導体光素子のII-II線断面図である。リッジ型半導体光素子は、1.3μm帯の直接変調型半導体レーザであるが、他の波長帯に対応したリッジ型半導体光素子であっても構わないし、レーザに限らず、他の光機能を有した光素子であっても構わない。例えばCWレーザや電界吸収型変調器または受光素子であっても構わない。
[積層体]
リッジ型半導体光素子は、第1導電型の半導体からなる基板10上に、積層体12を有する。積層体12は、第1導電型のバッファ層14、第1導電型の下側SCH(Separated Confinement Heterostructure)層16、活性層18、第2導電型の上側SCH層20を含み、半導体からなる。積層体12は、活性層18または吸収層を含む。
リッジ型半導体光素子は、第1導電型の半導体からなる基板10上に、積層体12を有する。積層体12は、第1導電型のバッファ層14、第1導電型の下側SCH(Separated Confinement Heterostructure)層16、活性層18、第2導電型の上側SCH層20を含み、半導体からなる。積層体12は、活性層18または吸収層を含む。
ここでは、第1導電型はn型、第2導電型はp型としているが、逆であっても構わない。基板10、バッファ層14およびクラッド層22はInPからなる。下側SCH層16および上側SCH層20はInGaAsPからなる。活性層18は、InGaAsPの井戸層と障壁層が複数積層された多重量子井戸(MQW、Multi Quantum Well)である。但し、これらの材料は一例であり、対応する光の波長帯や必要とする特性に応じて他の材料を選択しても構わない。
[メサストライプ構造]
リッジ型半導体光素子は、第1方向D1に延びるメサストライプ構造26を有する。メサストライプ構造26は、積層体12に連続しており、第2導電型のクラッド層22および第2導電型のコンタクト層24を含む。なお、上側SCH層20とクラッド層22との間に、図示しない回折格子層が含まれている。
リッジ型半導体光素子は、第1方向D1に延びるメサストライプ構造26を有する。メサストライプ構造26は、積層体12に連続しており、第2導電型のクラッド層22および第2導電型のコンタクト層24を含む。なお、上側SCH層20とクラッド層22との間に、図示しない回折格子層が含まれている。
積層体12は、第1領域R1を含む。メサストライプ構造26は、積層体12の上で第1領域R1に隣接している。第1領域R1は、メサストライプ構造26を挟む一対の領域である。
[アイソレーション溝]
積層体12は、アイソレーション溝28を有する。アイソレーション溝28は、活性層18または吸収層を分離して第1方向D1に延びる。アイソレーション溝28は、活性層18から横方向へのキャリアの拡散を阻止することを目的として形成されており、活性層18を超えた深さがあればよい。アイソレーション溝28は、バッファ層14に至る深さであっても構わないし、基板10に至る深さを有していてもよい。アイソレーション溝28とメサストライプ構造26の間に第1領域R1がある。
積層体12は、アイソレーション溝28を有する。アイソレーション溝28は、活性層18または吸収層を分離して第1方向D1に延びる。アイソレーション溝28は、活性層18から横方向へのキャリアの拡散を阻止することを目的として形成されており、活性層18を超えた深さがあればよい。アイソレーション溝28は、バッファ層14に至る深さであっても構わないし、基板10に至る深さを有していてもよい。アイソレーション溝28とメサストライプ構造26の間に第1領域R1がある。
積層体12は、第2領域R2を含む。アイソレーション溝28の両側にそれぞれ第1領域R1および第2領域R2が隣接する。第2領域R2は、第1領域R1とは反対側でアイソレーション溝28に隣接する。アイソレーション溝28は、一対のアイソレーション溝28である。第2領域R2は、一対のアイソレーション溝28にそれぞれ隣接する一対の第2領域R2である。一対のアイソレーション溝28が、それぞれ、一対の第1領域R1に隣接する。
アイソレーション溝28の内面は、第1領域R1に隣接する第1壁面S1を含み、第2領域R2に隣接する第2壁面S2を含み、第1領域R1および第2領域R2の間の底面S3を含む。なお、アイソレーション溝28は、断面において、矩形に限定されず他の形状(例えばU字形または丸形)であっても構わない。
[土手構造]
リッジ型半導体光素子は、第1方向D1に延びる土手構造30を有する。土手構造30は、メサストライプ構造26と同様に、クラッド層22とコンタクト層24を有する。メサストライプ構造26、アイソレーション溝28および土手構造30は、第1方向D1に、端面から逆の端面に渡って形成されている。土手構造30は、積層体12の上で第2領域R2に隣接している。土手構造30は、一対の第2領域R2にそれぞれ隣接する一対の土手構造30である。
リッジ型半導体光素子は、第1方向D1に延びる土手構造30を有する。土手構造30は、メサストライプ構造26と同様に、クラッド層22とコンタクト層24を有する。メサストライプ構造26、アイソレーション溝28および土手構造30は、第1方向D1に、端面から逆の端面に渡って形成されている。土手構造30は、積層体12の上で第2領域R2に隣接している。土手構造30は、一対の第2領域R2にそれぞれ隣接する一対の土手構造30である。
[パッシベーション膜]
リッジ型半導体光素子は、表面に、外部環境から半導体層を保護するために、絶縁膜であるパッシベーション膜32を有する。パッシベーション膜32は、土手構造30の上面からアイソレーション溝28の内面、そしてメサストライプ構造26の側面に配置されている。
リッジ型半導体光素子は、表面に、外部環境から半導体層を保護するために、絶縁膜であるパッシベーション膜32を有する。パッシベーション膜32は、土手構造30の上面からアイソレーション溝28の内面、そしてメサストライプ構造26の側面に配置されている。
[電極パターン]
リッジ型半導体光素子は、電極パターン34を有する。電極パターン34は、Ti/Ptからなる下層と、Auからなる上層の積層構造になっている。積層体12と電極パターン34との間で、メサストライプ構造26の上面の少なくとも一部を避けて、パッシベーション膜32が介在する。
リッジ型半導体光素子は、電極パターン34を有する。電極パターン34は、Ti/Ptからなる下層と、Auからなる上層の積層構造になっている。積層体12と電極パターン34との間で、メサストライプ構造26の上面の少なくとも一部を避けて、パッシベーション膜32が介在する。
[リッジ電極]
電極パターン34は、リッジ電極36を含む。パッシベーション膜32は、メサストライプ構造26の上面には形成されず、リッジ電極36とコンタクト層24との接続のためのスルーホールを形成している。リッジ電極36は、積層された第1層L1および第2層L2を含む複数層からなる。なお、第1層L1および第2層L2のエッジは、揃える必要はなく、必要に応じてずらしても構わない。
電極パターン34は、リッジ電極36を含む。パッシベーション膜32は、メサストライプ構造26の上面には形成されず、リッジ電極36とコンタクト層24との接続のためのスルーホールを形成している。リッジ電極36は、積層された第1層L1および第2層L2を含む複数層からなる。なお、第1層L1および第2層L2のエッジは、揃える必要はなく、必要に応じてずらしても構わない。
リッジ電極36は、メサストライプ構造26の上面および側面にある。リッジ電極36は、メサストライプ構造26の側面から、土手構造30に向かって拡がる。リッジ電極36は、第1方向D1に直交する第2方向D2に沿って拡がる。リッジ電極36は、第1方向D1の幅において、全体的に均等になっている。
リッジ電極36は、アイソレーション溝28の第1壁面S1に一部を有し、第2壁面S2に他の一部を有し、底面S3にさらに他の一部を有する。リッジ電極36は、アイソレーション溝28の第2壁面S2を超えない。
[パッド電極]
電極パターン34は、土手構造30の上面にあるパッド電極38を含む。パッド電極38は、外部との電気的接続に使用され、図示しないワイヤがボンディングされたり、はんだによってボンディングされたりする。
電極パターン34は、土手構造30の上面にあるパッド電極38を含む。パッド電極38は、外部との電気的接続に使用され、図示しないワイヤがボンディングされたり、はんだによってボンディングされたりする。
[接続電極]
電極パターン34は、接続電極40を含む。接続電極40は、リッジ電極36およびパッド電極38を接続する。接続電極40は、リッジ電極36およびパッド電極38のいずれよりも、第1方向D1の幅において細くなっている。
電極パターン34は、接続電極40を含む。接続電極40は、リッジ電極36およびパッド電極38を接続する。接続電極40は、リッジ電極36およびパッド電極38のいずれよりも、第1方向D1の幅において細くなっている。
[機能]
裏面電極42が、基板10の裏側に広く配置されている。リッジ電極36と裏面電極42との間に電流を注入することで、活性層18で発光が生じ、端面から光が出射される。なお、裏面電極42は必ずしも基板10の裏面に配置されている必要はない。例えば、土手構造30の一部にバッファ層14や基板10まで至る溝(図示せず)を形成し、それと接続するように電極(図示せず)を配置してもよい。この場合、裏面電極42は電極パターン34と同じ面側に配置されることになる。
裏面電極42が、基板10の裏側に広く配置されている。リッジ電極36と裏面電極42との間に電流を注入することで、活性層18で発光が生じ、端面から光が出射される。なお、裏面電極42は必ずしも基板10の裏面に配置されている必要はない。例えば、土手構造30の一部にバッファ層14や基板10まで至る溝(図示せず)を形成し、それと接続するように電極(図示せず)を配置してもよい。この場合、裏面電極42は電極パターン34と同じ面側に配置されることになる。
[効果]
リッジ電極36の面積が大きいことは、放熱性の観点では優れるが寄生容量の観点では不利となる。特にアイソレーション溝28により活性層18が寸断されているため、アイソレーション溝28から土手構造30までの積層体12は、発光には関与しない。しかし、これらの領域に配置された電極パターン34の下には、p-i-n構造があるため、容量成分が発生する。例えばアイソレーション溝28の底部の下には絶縁性のパッシベーション膜32が配置されており、これが容量成分となる。アイソレーション溝28の外側でも、パッシベーション膜32に加えて真性半導体層である活性層18が配置されており、やはり容量成分となる。
リッジ電極36の面積が大きいことは、放熱性の観点では優れるが寄生容量の観点では不利となる。特にアイソレーション溝28により活性層18が寸断されているため、アイソレーション溝28から土手構造30までの積層体12は、発光には関与しない。しかし、これらの領域に配置された電極パターン34の下には、p-i-n構造があるため、容量成分が発生する。例えばアイソレーション溝28の底部の下には絶縁性のパッシベーション膜32が配置されており、これが容量成分となる。アイソレーション溝28の外側でも、パッシベーション膜32に加えて真性半導体層である活性層18が配置されており、やはり容量成分となる。
本実施形態では、リッジ電極36は、アイソレーション溝28の第2壁面S2を超えないようになっており、接続電極40は、リッジ電極36およびパッド電極38のいずれよりも、第1方向D1の幅において細くなっているので、寄生容量の増加を防止することができる。その結果、高速応答性に優れた半導体光素子を提供することができる。
[製造方法]
リッジ型半導体光素子の製造方法では、基板10の上に、有機金属化学気相成長法(MOCVD)や分子線成長法(MBE)を用いた結晶成長を行うことで、積層体12を含む多層膜を形成する。次に、フォトリソグラフィ技術を用いてマスクを形成し、エッチングによりアイソレーション溝28を形成する。本工程により、メサストライプ構造26および土手構造も形成する。全面にパッシベーション膜32を形成後、コンタクト層24と接する領域のみパッシベーション膜32を除去する。
リッジ型半導体光素子の製造方法では、基板10の上に、有機金属化学気相成長法(MOCVD)や分子線成長法(MBE)を用いた結晶成長を行うことで、積層体12を含む多層膜を形成する。次に、フォトリソグラフィ技術を用いてマスクを形成し、エッチングによりアイソレーション溝28を形成する。本工程により、メサストライプ構造26および土手構造も形成する。全面にパッシベーション膜32を形成後、コンタクト層24と接する領域のみパッシベーション膜32を除去する。
金属蒸着装置により、電極膜を全面に形成する。次に、電極パターン34となる領域をマスクし、他の領域の電極膜を除去する。本工程により、電極パターン34が形成される。最後に基板10の裏面に裏面電極42を形成する。以上のウエハ工程が完了したあと、劈開もしくはエッチングにより基板10を分離することで、リッジ型半導体光素子が完成する。
[第2の実施形態]
図3は、第2の実施形態に係るリッジ型半導体光素子の断面図である。本実施形態は、電極パターン234の形状において、第1の実施形態と異なる。
図3は、第2の実施形態に係るリッジ型半導体光素子の断面図である。本実施形態は、電極パターン234の形状において、第1の実施形態と異なる。
リッジ電極236は、メサストライプ構造226の上面だけにあれば、最も寄生容量を低減することができる。しかし、メサストライプ構造226の幅は数μm(例えばここでは1.7μm)であり、第1領域R1の幅は5μmである。
リッジ電極236の形成方法では、全面に電極膜を蒸着した後、リッジ電極236が残る領域をマスクして、他の領域を除去する。マスク合わせの精度は数μmである。従って、メサストライプ構造226の上面だけをマスクしようとしても、マスクがメサストライプ構造226の上からずれて形成される恐れがある。マスクがずれると、リッジ電極236の位置がずれてしまう。最悪のケースとしては、リッジ電極236がメサストライプ構造226の上面に全く形成されない場合もある。
そこで、本実施形態では、リッジ電極236は、アイソレーション溝228の内面には至らないように、第1領域R1の上に拡がる。第1領域R1の幅は5μmあり、両方の第1領域R1の幅とメサストライプ構造226の幅を合わせると11.7μmある。この領域内で、マスク合わせ精度を加味してリッジ電極236の幅を決定すれば、確実にメサストライプ構造226の上面にリッジ電極236を形成することが可能となる。積層体212は、メサストライプ構造226とその両側の第1領域R1の下方において、実際の発光に寄与する。
本実施形態は、寄生容量の観点で第1の実施形態と比較して優れており、寄生容量の低減と製造容易性の両方を実現している。なお、第1層L1および第2層L2のエッジは、揃える必要はなく、必要に応じてずらしても構わない。
[第3の実施形態]
図4は、第3の実施形態に係るリッジ型半導体光素子の断面図である。リッジ電極336は、アイソレーション溝328の第1壁面S1および底面S3に一部を有するが、第2壁面S2にはない。
図4は、第3の実施形態に係るリッジ型半導体光素子の断面図である。リッジ電極336は、アイソレーション溝328の第1壁面S1および底面S3に一部を有するが、第2壁面S2にはない。
第1の実施形態は、リッジ電極36はアイソレーション溝28の第2壁面S2まで延びているので、寄生容量が大きいが、放熱性の観点では優れている。第2の実施形態は、寄生容量の観点では第1の実施形態より優れているが、放熱性の観点では劣る。
本実施形態は、それらの中間に位置する。特に、発熱量は活性層318において最も大きいので、活性層318の側面をリッジ電極336が覆っていることで、放熱経路を確保することができ、単純なリッジ電極336の面積拡大による放熱量の増加以上の効果を得られる。
リッジ型半導体光素子にとって高速応答性は重要な特性だが、同時に光出力強度も重要な特性である。放熱量を増加させることは光出力強度の増加につながる。従って、必要となる特性に応じて、リッジ電極336の端部を配置すれば、高速応答性と製造容易性の両方を実現することができる。
[第4の実施形態]
図5は、第4の実施形態に係るリッジ型半導体光素子の断面図である。リッジ電極436は、アイソレーション溝428の第1壁面S1および底面S3に一部を有するが、アイソレーション溝428の第2壁面S2にはない。
図5は、第4の実施形態に係るリッジ型半導体光素子の断面図である。リッジ電極436は、アイソレーション溝428の第1壁面S1および底面S3に一部を有するが、アイソレーション溝428の第2壁面S2にはない。
リッジ電極436は、積層された第1層L1Dおよび第2層L2Uを含む複数層からなる。第1層L1Dは下層であり、第2層L2Uは上層である。第2層L2Uは、第1層L1Dの一部のみに重なる。第1層L1Dは、アイソレーション溝428の内面に一部を有する。第2層L2Uは、アイソレーション溝428の内面にはない。
第2層L2UはAuから構成されている。第2層L2Uは、リッジ電極436の最表層であって、外部との接続のために他の層よりも厚くなっており、そのために半導体層への応力が大きくなる。特に活性層418は応力による信頼性・特性への影響を受けやすい。そこで、第2層L2Uを、活性層418の側面に配置しないことは、活性層418への応力低減につながる。寄生容量の観点では、本実施形態は第3の実施形態と同等である。
[第5の実施形態]
図6は、第5の実施形態に係るリッジ型半導体光素子の断面図である。リッジ電極536は、アイソレーション溝528の第1壁面S1および底面S3に一部を有するが、第2壁面S2にはない。
図6は、第5の実施形態に係るリッジ型半導体光素子の断面図である。リッジ電極536は、アイソレーション溝528の第1壁面S1および底面S3に一部を有するが、第2壁面S2にはない。
リッジ電極536は、積層された第1層L1Uおよび第2層L2Dを含む複数層からなる。第1層L1Uは上層であり、第2層L2Dは下層である。第2層L2Dは、第1層L1Uの一部のみに重なる。第1層L1Uは、アイソレーション溝528の内面に一部を有する。第2層L2Dは、アイソレーション溝528の内面にはない。
第2層L2Dの端部は第1領域R1に位置し、第1層L1Uの端部はアイソレーション溝528の内面に配置されている。応力の観点では、Auからなる厚い第1層L1Uは、活性層518の側面に配置しないことが好ましい。しかし、放熱性の観点では、Auからなる厚い第1層L1Uは、Ti/Ptからなる薄い第2層L2Dより優れている。したがって、本実施形態は第4の実施形態より放熱性に優れる。また第2層L2Dも応力起因になるため、第3の実施形態と比較して応力の観点でも優れている。
[実施形態の概要]
(1)活性層18または吸収層を含み、前記活性層18または前記吸収層を分離して第1方向D1に延びるアイソレーション溝28を有し、前記アイソレーション溝28の両側にそれぞれ隣接する第1領域R1および第2領域R2を含む積層体12と、前記積層体12の上で前記第1領域R1に隣接して前記第1方向D1に延びるメサストライプ構造26と、前記積層体12の上で前記第2領域R2に隣接して前記第1方向D1に延びる土手構造30と、前記メサストライプ構造26の上面および側面にあるリッジ電極36を含み、前記土手構造30の上面にあるパッド電極38を含み、前記リッジ電極36および前記パッド電極38を接続する接続電極40を含む電極パターン34と、を有し、前記アイソレーション溝28の内面は、前記第1領域R1に隣接する第1壁面S1と、前記第2領域R2に隣接する第2壁面S2と、前記第1領域R1および前記第2領域R2の間の底面S3と、を含み、前記リッジ電極36は、前記メサストライプ構造26の前記側面から、前記第1方向D1に直交する第2方向D2に沿って、前記アイソレーション溝28の前記第2壁面S2を超えないように、前記土手構造30に向かって拡がり、前記接続電極40は、前記リッジ電極36および前記パッド電極38のいずれよりも、前記第1方向D1の幅において細くなっているリッジ型半導体光素子。
(1)活性層18または吸収層を含み、前記活性層18または前記吸収層を分離して第1方向D1に延びるアイソレーション溝28を有し、前記アイソレーション溝28の両側にそれぞれ隣接する第1領域R1および第2領域R2を含む積層体12と、前記積層体12の上で前記第1領域R1に隣接して前記第1方向D1に延びるメサストライプ構造26と、前記積層体12の上で前記第2領域R2に隣接して前記第1方向D1に延びる土手構造30と、前記メサストライプ構造26の上面および側面にあるリッジ電極36を含み、前記土手構造30の上面にあるパッド電極38を含み、前記リッジ電極36および前記パッド電極38を接続する接続電極40を含む電極パターン34と、を有し、前記アイソレーション溝28の内面は、前記第1領域R1に隣接する第1壁面S1と、前記第2領域R2に隣接する第2壁面S2と、前記第1領域R1および前記第2領域R2の間の底面S3と、を含み、前記リッジ電極36は、前記メサストライプ構造26の前記側面から、前記第1方向D1に直交する第2方向D2に沿って、前記アイソレーション溝28の前記第2壁面S2を超えないように、前記土手構造30に向かって拡がり、前記接続電極40は、前記リッジ電極36および前記パッド電極38のいずれよりも、前記第1方向D1の幅において細くなっているリッジ型半導体光素子。
リッジ電極36は、アイソレーション溝28の第2壁面S2を超えないようになっており、接続電極40は、リッジ電極36およびパッド電極38のいずれよりも、第1方向D1の幅において細くなっているので、寄生容量の増加を防止することができる。
(2)(1)に記載されたリッジ型半導体光素子であって,前記リッジ電極236は、前記アイソレーション溝228の前記内面には至らないように、前記第1領域R1の上に拡がるリッジ型半導体光素子。
(3)(1)に記載されたリッジ型半導体光素子であって,前記リッジ電極36は、前記アイソレーション溝28の前記第1壁面S1に一部を有するリッジ型半導体光素子。
(4)(3)に記載されたリッジ型半導体光素子であって,前記リッジ電極36は、前記アイソレーション溝28の前記底面S3に他の一部を有するリッジ型半導体光素子。
(5)(4)に記載されたリッジ型半導体光素子であって,前記リッジ電極36は、前記アイソレーション溝28の前記第2壁面S2にさらに他の一部を有するリッジ型半導体光素子。
(6)(4)に記載されたリッジ型半導体光素子であって,前記リッジ電極336は、前記アイソレーション溝328の前記第2壁面S2にはないリッジ型半導体光素子。
(7)(1)から(6)のいずれか1項に記載されたリッジ型半導体光素子であって,前記リッジ電極36は、積層された第1層L1および第2層L2を含む複数層からなるリッジ型半導体光素子。
(8)(7)に記載されたリッジ型半導体光素子であって,前記第2層L2Uは、前記第1層L1Dの一部のみに重なるリッジ型半導体光素子。
(9)(8)に記載されたリッジ型半導体光素子であって,前記第1層L1Dは、前記アイソレーション溝28の前記内面に一部を有し,前記第2層L2Uは、前記アイソレーション溝28の前記内面にはないリッジ型半導体光素子。
(10)(7)から(9)のいずれか1項に記載されたリッジ型半導体光素子であって,前記第1層L1Dは下層であり、前記第2層L2Uは上層であるリッジ型半導体光素子。
(11)(7)から(9)のいずれか1項に記載されたリッジ型半導体光素子であって,前記第1層L1Uは上層であり、前記第2層L2Dは下層であるリッジ型半導体光素子。
(12)(1)から(11)のいずれか1項に記載されたリッジ型半導体光素子であって,前記積層体12と前記電極パターン34との間で、前記メサストライプ構造26の前記上面の少なくとも一部を避けて介在するパッシベーション膜32をさらに有するリッジ型半導体光素子。
(13)(1)から(12)のいずれか1項に記載されたリッジ型半導体光素子であって,前記リッジ電極36は、前記第1方向D1の前記幅において、全体的に均等になっているリッジ型半導体光素子。
(14)(1)から(13)のいずれか1項に記載されたリッジ型半導体光素子であって,前記第1領域R1は、前記メサストライプ構造26を挟む一対の第1領域R1であり,前記アイソレーション溝28は、前記一対の第1領域R1にそれぞれ隣接する一対のアイソレーション溝28であり,前記第2領域R2は、前記一対のアイソレーション溝28にそれぞれ隣接する一対の第2領域R2であり,前記土手構造30は、前記一対の第2領域R2にそれぞれ隣接する一対の土手構造30であるリッジ型半導体光素子。
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態を説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
10 基板、12 積層体、14 バッファ層、16 下側SCH層、18 活性層、20 上側SCH層、22 クラッド層、24 コンタクト層、26 メサストライプ構造、28 アイソレーション溝、30 土手構造、32 パッシベーション膜、34 電極パターン、36 リッジ電極、38 パッド電極、40 接続電極、42 裏面電極、212 積層体、226 メサストライプ構造、228 アイソレーション溝、234 電極パターン、236 リッジ電極、318 活性層、328 アイソレーション溝、336 リッジ電極、418 活性層、428 アイソレーション溝、436 リッジ電極、518 活性層、528 アイソレーション溝、536 リッジ電極、D1 第1方向、D2 第2方向、L1 第1層、L1D 第1層、L1U 第1層、L2 第2層、L2D 第2層、L2U 第2層、R1 第1領域、R2 第2領域、S1 第1壁面、S2 第2壁面、S3 底面。
Claims (14)
- 活性層または吸収層を含み、前記活性層または前記吸収層を分離して第1方向に延びるアイソレーション溝を有し、前記アイソレーション溝の両側にそれぞれ隣接する第1領域および第2領域を含む積層体と、
前記積層体の上で前記第1領域に隣接して前記第1方向に延びるメサストライプ構造と、
前記積層体の上で前記第2領域に隣接して前記第1方向に延びる土手構造と、
前記メサストライプ構造の上面および側面にあるリッジ電極を含み、前記土手構造の上面にあるパッド電極を含み、前記リッジ電極および前記パッド電極を接続する接続電極を含む電極パターンと、
を有し、
前記アイソレーション溝の内面は、前記第1領域に隣接する第1壁面と、前記第2領域に隣接する第2壁面と、前記第1領域および前記第2領域の間の底面と、を含み、
前記リッジ電極は、前記メサストライプ構造の前記側面から、前記第1方向に直交する第2方向に沿って、前記アイソレーション溝の前記第2壁面を超えないように、前記土手構造に向かって拡がり、
前記接続電極は、前記リッジ電極および前記パッド電極のいずれよりも、前記第1方向の幅において細くなっているリッジ型半導体光素子。 - 請求項1に記載されたリッジ型半導体光素子であって、
前記リッジ電極は、前記アイソレーション溝の前記内面には至らないように、前記第1領域の上に拡がるリッジ型半導体光素子。 - 請求項1に記載されたリッジ型半導体光素子であって、
前記リッジ電極は、前記アイソレーション溝の前記第1壁面に一部を有するリッジ型半導体光素子。 - 請求項3に記載されたリッジ型半導体光素子であって、
前記リッジ電極は、前記アイソレーション溝の前記底面に他の一部を有するリッジ型半導体光素子。 - 請求項4に記載されたリッジ型半導体光素子であって、
前記リッジ電極は、前記アイソレーション溝の前記第2壁面にさらに他の一部を有するリッジ型半導体光素子。 - 請求項4に記載されたリッジ型半導体光素子であって、
前記リッジ電極は、前記アイソレーション溝の前記第2壁面にはないリッジ型半導体光素子。 - 請求項1から6のいずれか1項に記載されたリッジ型半導体光素子であって、
前記リッジ電極は、積層された第1層および第2層を含む複数層からなるリッジ型半導体光素子。 - 請求項7に記載されたリッジ型半導体光素子であって、
前記第2層は、前記第1層の一部のみに重なるリッジ型半導体光素子。 - 請求項8に記載されたリッジ型半導体光素子であって、
前記第1層は、前記アイソレーション溝の前記内面に一部を有し、
前記第2層は、前記アイソレーション溝の前記内面にはないリッジ型半導体光素子。 - 請求項7から9のいずれか1項に記載されたリッジ型半導体光素子であって、
前記第1層は下層であり、前記第2層は上層であるリッジ型半導体光素子。 - 請求項7から9のいずれか1項に記載されたリッジ型半導体光素子であって、
前記第1層は上層であり、前記第2層は下層であるリッジ型半導体光素子。 - 請求項1から11のいずれか1項に記載されたリッジ型半導体光素子であって、
前記積層体と前記電極パターンとの間で、前記メサストライプ構造の前記上面の少なくとも一部を避けて介在するパッシベーション膜をさらに有するリッジ型半導体光素子。 - 請求項1から12のいずれか1項に記載されたリッジ型半導体光素子であって、
前記リッジ電極は、前記第1方向の前記幅において、全体的に均等になっているリッジ型半導体光素子。 - 請求項1から13のいずれか1項に記載されたリッジ型半導体光素子であって、
前記第1領域は、前記メサストライプ構造を挟む一対の第1領域であり、
前記アイソレーション溝は、前記一対の第1領域にそれぞれ隣接する一対のアイソレーション溝であり、
前記第2領域は、前記一対のアイソレーション溝にそれぞれ隣接する一対の第2領域であり、
前記土手構造は、前記一対の第2領域にそれぞれ隣接する一対の土手構造であるリッジ型半導体光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/653,747 US20230119386A1 (en) | 2021-10-20 | 2022-03-07 | Ridge type semiconductor optical device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021171722 | 2021-10-20 | ||
JP2021171722 | 2021-10-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023061866A true JP2023061866A (ja) | 2023-05-02 |
Family
ID=86249531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021196286A Pending JP2023061866A (ja) | 2021-10-20 | 2021-12-02 | リッジ型半導体光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023061866A (ja) |
-
2021
- 2021-12-02 JP JP2021196286A patent/JP2023061866A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798807B2 (en) | Semiconductor laser and semiconductor laser module | |
US7023891B2 (en) | Semiconductor optical device | |
US8563342B2 (en) | Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays | |
JPH0636457B2 (ja) | 半導体レ−ザを組み込むモノリシツク集積光学デバイスの製造方法およびこの方法によつて得られたデバイス | |
US7463662B2 (en) | Optical semiconductor device, manufacturing method therefor, and optical semiconductor apparatus | |
US11527866B2 (en) | Semiconductor optical device | |
US7720127B2 (en) | Opto-semiconductor devices | |
US11233174B2 (en) | Semiconductor optical device, optical module, and manufacturing method of semiconductor optical device | |
US20020105992A1 (en) | Semiconductor optical device and method for fabricating same | |
JP2023061866A (ja) | リッジ型半導体光素子 | |
JP2021034388A (ja) | 半導体光素子 | |
CA2186575C (en) | High output semiconductor laser element having robust electrode structure | |
JP5029239B2 (ja) | 半導体光素子およびその製造方法 | |
JP2002057401A (ja) | 半導体レーザおよび半導体装置 | |
JP2018098264A (ja) | 量子カスケード半導体レーザ | |
US20230119386A1 (en) | Ridge type semiconductor optical device | |
WO2024134788A1 (ja) | 半導体光素子 | |
JP4799847B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JP2023086642A (ja) | 半導体光素子 | |
JP7294938B2 (ja) | 埋め込み型半導体光素子及びその製造方法 | |
CN112350145B (zh) | 掩埋型半导体光学装置及其制造方法 | |
US11264781B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP7112262B2 (ja) | 半導体光素子及び光送信モジュール | |
JP6654219B2 (ja) | 発光素子および発光素子パッケージ | |
JP2023163097A (ja) | 半導体光素子 |