JP2023042771A - 固体撮像素子、固体撮像素子の制御方法、および、電子装置 - Google Patents

Abstract

【課題】間接ＴｏＦ方式を用いる固体撮像素子において、画質を向上させる。【解決手段】固体撮像素子は、画素信号生成部と、第１のサンプルホールド回路と、第２のサンプルホールド回路とを具備する。画素信号生成部は、光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する。第１のサンプルホールド回路は、第１の画素信号を保持する。第２のサンプルホールド回路は、第２の画素信号を保持する。【選択図】図３

Description

本技術は、固体撮像素子に関する。詳しくは、距離を測定するための固体撮像素子、固体撮像素子の制御方法、および、電子装置に関する。

従来より、測距機能を持つ電子装置において、間接ＴｏＦ（Time of Flight）方式と呼ばれる測距方式が用いられている。この間接ＴｏＦ方式は、光源を駆動するクロック信号に同期して露光を行って複数の露光量を取得し、それらの露光量から、光の飛行時間を間接的に求める方式である。この間接ＴｏＦ方式において、光電変換素子から浮遊拡散層への電荷転送前に、トランジスタのゲート容量に電荷を一時的に保持させる固体撮像素子が提案されている（例えば、特許文献１参照。）。

特開２０２０－１３９８５号公報

上述の従来技術では、ゲート容量に電荷を保持させることにより、リードノイズの低減を図っている。しかしながら、上述の固体撮像素子では、露光蓄積中にゲート容量から信号が漏れることにより、ＰＬＳ（Parasitic Light Sensitivity）特性が悪化するおそれがある。また、飽和電荷量がゲート容量により律速されるため、ダイナミックレンジが不足するおそれがある。これらのＰＬＳ特性の悪化や、ダイナミックレンジの不足により、距離画像の画質が低下してしまうという問題がある。

本技術はこのような状況に鑑みて生み出されたものであり、間接ＴｏＦ方式を用いる固体撮像素子において、画質を向上させることを目的とする。

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と上記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成部と、上記第１の画素信号を保持する第１のサンプルホールド回路と上記第２の画素信号を保持する第２のサンプルホールド回路とを具備する固体撮像素子、および、その制御方法である。これにより、フレームの画質が向上するという作用をもたらす。

また、この第１の側面において、第１および第２のサンプルホールド回路のそれぞれは、第１の容量素子と、上記第１の容量素子に一端が接続された第２の容量素子と、上記第１および第２の容量素子の接続ノードと上記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、前段増幅トランジスタと、上記第２の容量素子の他端と所定の参照電圧との間の経路を開閉する第２のサンプリングトランジスタとを備えてもよい。これにより、第２の容量素子に画素信号が保持されるという作用をもたらす。

また、この第１の側面において、上記第１および第２のサンプルホールド回路の一方は、上記第１および第２の画素信号を順に読み出すための読出し回路をさらに備え、上記第１および第２のサンプルホールド回路は、上記読出し回路を共有してもよい。これにより、回路規模が削減されるという作用をもたらす。

また、この第１の側面において、上記第１および第２のサンプルホールド回路のそれぞれは、第１の容量素子と、上記第１の容量素子の一端と上記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、第２の容量素子と、上記第２の容量素子の一端と上記画素信号生成部との間の経路を開閉する第２のサンプリングトランジスタとを備えてもよい。これにより、読出し速度が向上するという作用をもたらす。

また、この第１の側面において、上記第１および第２のサンプルホールド回路のそれぞれは、第１の容量素子と、上記第１の容量素子の一端と上記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、第２の容量素子と、上記第１の容量素子の一端と上記第２の容量素子の一端との間の経路を開閉する第２のサンプリングトランジスタとを備えてもよい。これにより、参照電圧が不要になるという作用をもたらす。

また、この第１の側面において、上記第１および第２のサンプルホールド回路のそれぞれは、一端が上記画素信号生成部に接続された第１の容量素子と、第２の容量素子と、上記第１の容量素子の他端と上記第２の容量素子の一端との間の経路を開閉する第１のサンプリングトランジスタと、上記第２の容量素子の一端と所定の電源電圧との間の経路を開閉する第２のサンプリングトランジスタとを備えてもよい。これにより、参照電圧が不要になるという作用をもたらす。

また、この第１の側面において、上記第１および第２のサンプルホールド回路のそれぞれは、上記画素信号生成部に一端が共通に接続された第１および第２の容量素子と、上記第１の容量素子の他端と所定ノードとの間の経路を開閉する第１のサンプリングトランジスタと、上記第２の容量素子の他端と上記所定ノードとの間の経路を開閉する第２のサンプリングトランジスタと、上記所定ノードと所定の電源電圧の間の経路を開閉する第３のサンプリングトランジスタとを備えてもよい。これにより、ノイズが低減するという作用をもたらす。

また、この第１の側面において、所定数の画素を駆動する垂直走査回路をさらに具備し、上記画素信号生成部と上記第１および第２のサンプルホールド回路とは上記画素のそれぞれに配置され、上記垂直走査回路は、上記画素の全てを同時に露光するとともに上記第１および第２の画素信号を保持させ、行ごとに上記第１および第２の画素信号を出力させてもよい。これにより、グローバルシャッター方式で露光されるという作用をもたらす。

また、この第１の側面において、上記第１および第２の画素信号のそれぞれは、リセットレベルおよび信号レベルを含み、上記垂直走査回路は、露光前に上記リセットレベルを出力させてもよい。これにより、読出し速度が速くなるという作用をもたらす。

また、この第１の側面において、上記垂直走査回路は、露光中に上記第１および第２の画素信号を出力させてもよい。これにより、非破壊で画素信号が読み出されるという作用をもたらす。

また、この第１の側面において、露光中に出力された上記第１および第２の画素信号に基づいて露光時間を制御する露光時間制御部をさらに具備してもよい。これにより、適切な露光時間が設定されるという作用をもたらす。

また、この第１の側面において、上記第１および第２の画素信号に対してアナログデジタル変換処理を行うアナログデジタル変換器と、露光中に出力された上記第１および第２の画素信号に基づいて上記アナログデジタル変換器のアナログゲインを制御するゲイン制御部をさらに具備してもよい。これにより、適切なアナログゲインが設定されるという作用をもたらす。

また、この第１の側面において、上記画素信号生成部の一部が第１のチップに配置され、上記画素信号生成部の残りと上記第１および第２のサンプルホールド回路とが第２のチップに配置されてもよい。これにより、光電変換素子やトランジスタの面積が大きくなるという作用をもたらす。

また、この第１の側面において、上記画素信号生成部と上記第１および第２のサンプルホールド回路のそれぞれの一部とが第１のチップに配置され、上記第１および第２のサンプルホールド回路のそれぞれの残りが第２のチップに配置されてもよい。これにより、第２のチップの回路規模が削減されるという作用をもたらす。

また、この第１の側面において、上記画素信号生成部と上記第１および第２のサンプルホールド回路とのそれぞれは、ソースフォロワ回路を備えてもよい。これにより、ソースフォロワ回路を介して信号が読み出されるという作用をもたらす。

また、この第１の側面において、上記画素信号生成部と上記第１および第２のサンプルホールド回路とのそれぞれは、ソース接地回路を備えてもよい。これにより、ソース接地回路を介して信号が読み出されるという作用をもたらす。

また、この第１の側面において、上記第１および第２のサンプルホールド回路のそれぞれは、所定数の容量素子を備え、上記容量素子のそれぞれは、ＭＩＭ（Metal-Insulator-Metal）キャパシタ、ＭＯＭ（Metal-Oxide-Metal）キャパシタ、ＭＯＳ（Metal-Oxide-Semiconductor）キャパシタ、ＤＲＡＭ（Dynamic Random Access Memory）セルキャパシタ、ＣＤＴＩ（Capacitive Deep Trench Isolation）のいずれかであってもよい。これにより、ＭＩＭキャパシタなどに画素信号が保持されるという作用をもたらす。

また、本技術の第２の側面は、光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と上記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成部と、上記第１の画素信号を保持する第１のサンプルホールド回路と、上記第２の画素信号を保持する第２のサンプルホールド回路と、上記第１および第２の画素信号に基づいて距離情報を生成する測距演算部と
を具備する電子装置である。これにより、距離画像の画質が向上するという作用をもたらす。

本技術の第１の実施の形態における測距モジュールの一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素信号生成部の一構成例を示す回路図である。 本技術の第１の実施の形態におけるサンプルホールド回路の一構成例を示す回路図である。 本技術の第１の実施の形態におけるソース接地の画素信号生成部の一構成例を示す回路図である。 本技術の第１の実施の形態におけるソース接地のサンプルホールド回路の一構成例を示す回路図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における非破壊読出しを行う場合のタイミングチャートの一例である。 本技術の第１の実施の形態における露光時間の調整方法を説明するための図である。 本技術の第１の実施の形態におけるアナログゲインの調整方法を説明するための図である。 本技術の第１の実施の形態における固体撮像素子の通常モードの動作の一例を示すフローチャートである。 本技術の第１の実施の形態の変形例における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態の変形例における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の変形例におけるパイプライン処理の一例を示すタイミングチャートである。 本技術の第２の実施の形態における左側のサンプルホールド回路の一構成例を示す回路図である。 本技術の第２の実施の形態における右側のサンプルホールド回路の一構成例を示す回路図である。 本技術の第２の実施の形態の第１の変形例におけるサンプルホールド回路の一構成例を示す回路図である。 本技術の第２の実施の形態の第２の変形例におけるサンプルホールド回路の一構成例を示す回路図である。 本技術の第２の実施の形態の第３の変形例におけるサンプルホールド回路の一構成例を示す回路図である。 本技術の第３の実施の形態における画素の一構成例を示す回路図である。 本技術の第３の実施の形態における固体撮像素子の断面図の一例である。 本技術の第３の実施の形態の変形例における画素の一構成例を示す回路図である。 本技術の第３の実施の形態の変形例における、第２の実施の形態に対応する左側のサンプルホールド回路の一構成例を示す回路図である。 本技術の第３の実施の形態の変形例における、第２の実施の形態に対応する右側のサンプルホールド回路の一構成例を示す回路図である。 本技術の第３の実施の形態の変形例における、第２の実施の形態の第１の変形例に対応するサンプルホールド回路の一構成例を示す回路図である。 本技術の第３の実施の形態の変形例における、第２の実施の形態の第２の変形例に対応するサンプルホールド回路の一構成例を示す回路図である。 本技術の第３の実施の形態の変形例における、第２の実施の形態の第３の変形例に対応するサンプルホールド回路の一構成例を示す回路図である。 本技術の第３の実施の形態の変形例における固体撮像素子の断面図の一例である。 本技術の第４の実施の形態におけるサンプルホールド回路の一構成例を示す回路図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（画素ごとにサンプルホールド回路を設けた例）
２．第２の実施の形態（画素ごとに回路構成の異なるサンプルホールド回路を設けた例）
３．第３の実施の形態（積層構造において、画素ごとにサンプルホールド回路を設けた例）
４．第４の実施の形態（画素ごとに、回路を共有する複数のサンプルホールド回路を設けた例）
５．移動体への応用例

＜１．第１の実施の形態＞
［測距モジュールの構成例］
図１は、本技術の第１の実施の形態における測距モジュール１００の一構成例を示すブロック図である。この測距モジュール１００は、間接ＴｏＦ方式により距離を測定するものであり、発光部１１０、発光制御部１２０、固体撮像素子２００および測距演算部１３０を備える。なお、測距モジュール１００は、特許請求の範囲に記載の電子装置の一例である。

発光部１１０は、周期的に明るさが変動する照射光を発して物体に照射するものである。この発光部１１０は、例えば、矩形波の発光制御信号ＣＬＫｐに同期して照射光を発生する。また、例えば、発光部１１０として発光ダイオードが用いられ、照射光として近赤外光などが用いられる。なお、発光制御信号ＣＬＫｐは、周期信号であれば、矩形波に限定されない。例えば、発光制御信号ＣＬＫｐは、サイン波であってもよい。

発光制御部１２０は、発光部１１０を制御するものである。この発光制御部１２０は、発光制御信号ＣＬＫｐを生成して発光部１１０および固体撮像素子２００に供給する。この発光制御信号ＣＬＫｐの周波数は、例えば、２０メガヘルツ（ＭＨｚ）である。なお、発光制御信号ＣＬＫｐの周波数は、２０メガヘルツ（ＭＨｚ）に限定されず、５メガヘルツ（ＭＨｚ）などであってもよい。

固体撮像素子２００は、物体から反射した反射光を受光し、垂直同期信号ＶＳＹＮＣに同期して画像データを撮像するものである。例えば、６０ヘルツ（Ｈｚ）の周期信号が垂直同期信号ＶＳＹＮＣとして用いられる。この固体撮像素子２００は、撮像した画像データ（フレーム）を測距演算部１３０に供給する。なお、垂直同期信号ＶＳＹＮＣの周波数は、６０ヘルツ（Ｈｚ）に限定されず、３０ヘルツ（Ｈｚ）や１２０ヘルツ（Ｈｚ）であってもよい。

測距演算部１３０は、画像信号に基づいて物体までの距離を間接ＴｏＦ方式で測定するものである。この測距演算部１３０は、画素回路ごとに距離を測定して、画素ごとに、物体まで距離を階調値で示す距離画像（デプスマップ）を生成する。この距離画像は、例えば、距離に応じた度合いのぼかし処理を行う画像処理や、距離に応じてフォーカスレンズの合焦点を求めるＡＦ（Auto Focus）処理などに用いられる。

［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、垂直走査回路２１１、画素アレイ部２２０、および、水平走査回路２１２を備える。また、固体撮像素子２００は、ＤＡＣ（Digital to Analog Converter）２３１と、複数のＡＤＣ（Analog to Digital Converter）２３２と、複数のスイッチとを備える。さらに、固体撮像素子２００は、信号量予想回路２５１、適正ゲイン算出回路２５２、露光量算出回路２５３、出力レベル調整回路２５４、信号処理回路２５５およびフレームメモリ２５６を備える。これらの回路は、単一の半導体チップに設けられる。

画素アレイ部２２０には、二次元格子状に複数の画素３００が配置される。以下、所定の方向に配列された画素３００の集合を「行」と称し、行に垂直な方向に配列された画素３００の集合を「列」と称する。画素アレイ部２２０には、列ごとに、２本の垂直信号線が配線される。また、ＡＤＣ２３２およびスイッチ２３３は、列ごとに２つずつ設けられる。

ここで、固体撮像素子２００には、通常モードと非破壊読出しモードとのいずれかが設定されるものとする。

垂直走査回路２１１は、通常モードにおいて、露光量算出回路２５３により設定された露光期間に亘って全行を同時に露光させ、露光終了後に行を順に選択して画素信号を出力させるものである。また、非破壊読出しモードが設定された場合に、垂直走査回路２１１は、さらに、露光中の所定のタイミングで全行に画素信号を出力させる。すなわち、露光中に画素信号が読み出される。この読出しにより、画素内の露光蓄積した電荷量が初期化（言い換えれば、破壊）されることはない。この露光中の読出しを以下、「非破壊読出し」と称する。

画素３００は、垂直走査回路２１１の制御に従って反射光を受光し、露光量に応じた画素信号を生成するものである。画素３００のそれぞれは、一対のアナログの画素信号を生成し、対応する列の一対の垂直信号線に出力する。

ＡＤＣ２３２は、対応する列の画素信号に対してＡＤ（Analog to Digital）変換処理を行うものである。ＡＤＣ２３２として、コンパレータ２３４およびカウンタ２３５からなるシングルスロープ型のＡＤＣが用いられる。コンパレータ２３４は、ＤＡＣ２３１からのランプ信号と、対応する画素信号とを比較し、比較結果をカウンタ２３５に出力するものである。カウンタ２３５は、比較結果が反転するまでの期間内に計数値を計数し、その値を示すデジタル信号をスイッチ２３３に出力するものである。

以下、画素３００が初期化された際の画素信号のレベルを「リセットレベル」とし、露光量に応じた画素信号のレベルを「信号レベル」とする。ＡＤＣ２３２は、ＡＤ変換処理に加えて、リセットレベルと信号レベルとの差分を求めるＣＤＳ(Correlated Double Sampling)処理を行う。例えば、リセットレベルを変換する際にカウンタ２３５がダウンカウントを行い、信号レベルを変換する際にアップカウントを行う。この制御により、ＣＤＳ処理が実行される。なお、カウンタ２３５がアップカウントおよびダウンカウントの一方のみを行い、後段の回路（信号処理回路２５５など）がＣＤＳ処理を行うこともできる。

ＤＡＣ２３１は、ランプ信号を生成してＡＤＣ２３２のそれぞれに供給するものである。このランプ信号の傾きが緩やかであるほど、ＡＤＣ２３２のアナログゲインが大きくなる。ランプ信号の傾きは、ＡＤＣ２３２のアナログゲインが、適正ゲイン算出回路２５２により設定された値になるように制御される。

スイッチ２３３は、水平走査回路２１２の制御に従って、デジタル信号を信号量予想回路２５１および出力レベル調整回路２５４に供給するものである。

水平走査回路２１２は、複数のスイッチ２３３を順に駆動し、デジタル信号を出力させるものである。

信号量予想回路２５１は、非破壊読出しモードが設定された際に、露光中に出力された信号レベルから、露光終了時の信号レベルを予想するものである。この信号量予想回路２５１は、予想した信号レベルを適正ゲイン算出回路２５２および露光量算出回路２５３に供給する。

適正ゲイン算出回路２５２は、露光中に出力された信号レベルに基づいて、適正なアナログゲインを算出するものである。この適正ゲイン算出回路２５２は、算出した値を新たなアナログゲインとして設定し、ＤＡＣ２３１および出力レベル調整回路２５４に供給する。なお、適正ゲイン算出回路２５２は、特許請求の範囲に記載のアナログゲイン制御部の一例である。

露光量算出回路２５３は、露光中に出力された信号レベルに基づいて、適切な露光時間を算出するものである。例えば、露光終了までに信号レベルが飽和しないような時間が算出される。露光量算出回路２５３は、算出した時間を新たな露光時間として設定し、垂直走査回路２１１に供給する。なお、露光量算出回路２５３は、特許請求の範囲に記載の露光時間制御部の一例である。

出力レベル調整回路２５４は、適正ゲイン算出回路２５２により設定されたアナログゲインに基づいて、デジタル信号のレベルを調整するものである。この出力レベル調整回路２５４は、調整後のデジタル信号を信号処理回路２５５に供給する。

信号処理回路２５５は、デジタル信号に対して暗電流補正などの各種の信号処理を行うものである。この信号処理回路２５５は、処理後のデジタル信号を配列した画像データ（フレーム）をフレームメモリ２５６および測距演算部１３０に供給する。

フレームメモリ２５６は、フレームを一時的に保持するものである。

なお、固体撮像素子２００は、適正なアナログゲインおよび露光時間の両方を算出しているが、これらの一方のみを算出することもできる。この場合、適正ゲイン算出回路２５２および露光量算出回路２５３の一方が不要となる。

また、固体撮像素子２００は、非破壊読出しモードにおいて露光中に信号レベルを読み出しているが、露光中の読出しを行わない構成とすることもできる。この場合、信号量予想回路２５１、適正ゲイン算出回路２５２、露光量算出回路２５３、および、出力レベル調整回路２５４が不要となる。

［画素の構成例］
図３は、本技術の第１の実施の形態における画素３００の一構成例を示すブロック図である。この画素３００は、画素信号生成部３１０と、サンプルホールド回路３４０および３６０とを備える。

画素信号生成部３１０は、転送先の浮遊拡散層の異なる画素信号Ｓ１およびＳ２を生成するものである。この画素信号生成部３１０は、画素信号Ｓ１をサンプルホールド回路３４０に供給し、画素信号Ｓ２をサンプルホールド回路３６０に供給する。

サンプルホールド回路３４０は、画素信号Ｓ１を保持するものである。このサンプルホールド回路３４０は、垂直走査回路２１１の制御に従って、保持した画素信号Ｓ１を垂直信号線３０６に出力する。サンプルホールド回路３６０は、画素信号Ｓ２を保持するものである。このサンプルホールド回路３６０は、垂直走査回路２１１の制御に従って、保持した画素信号Ｓ２を垂直信号線３０８に出力する。なお、サンプルホールド回路３４０および３６０は、特許請求の範囲に記載の第１および第２のサンプルホールド回路の一例である。

［画素信号生成部の構成例］
図４は、本技術の第１の実施の形態における画素信号生成部３１０の一構成例を示す回路図である。この画素信号生成部３１０は、排出トランジスタ３１１と、光電変換素子３１２と、転送トランジスタ３１３および３１４と、前段リセットトランジスタ３１５および３１６と、変換効率制御トランジスタ３１７および３１８とを備える。また、画素信号生成部３１０は、浮遊拡散層３１９および３２０と、前段増幅トランジスタ３２１および３２２と、前段電流源トランジスタ３２３および３２４とを備える。画素信号生成部３１０内のトランジスタとして、例えば、ｎＭＯＳ（n-channel Metal Oxide Semiconductor）トランジスタが用いられる。

排出トランジスタ３１１は、垂直走査回路２１１からの排出信号ＯＦＧに従って、光電変換素子３１２から電荷を排出するものである。光電変換素子３１２は、受光した反射光を電荷に変換するものである。

転送トランジスタ３１３は、垂直走査回路２１１からの転送信号ＴＸ１に従って、光電変換素子３１２から浮遊拡散層３１９へ電荷を転送するものである。転送トランジスタ３１４は、垂直走査回路２１１からの転送信号ＴＸ２に従って、光電変換素子３１２から浮遊拡散層３２０へ電荷を転送するものである。

前段リセットトランジスタ３１５は、垂直走査回路２１１からのリセット信号ＲＸに従って、浮遊拡散層３１９を初期化するものである。前段リセットトランジスタ３１６は、垂直走査回路２１１からのリセット信号ＲＸに従って、浮遊拡散層３２０を初期化するものである。

変換効率制御トランジスタ３１７および３１８は、垂直走査回路２１１からの排出信号ＦＤＧに従って、電荷を電圧に変換する変換効率を２段階で切り替えるものである。なお、変換効率の切り替えが不要である場合には、変換効率制御トランジスタ３１７および３１８を配置しない構成とすることもできる。浮遊拡散層３１９および３２０は、電荷を電圧に変換するものである。

前段増幅トランジスタ３２１は、浮遊拡散層３１９の電圧を増幅し、画素信号Ｓ１としてサンプルホールド回路３４０に供給するものである。前段増幅トランジスタ３２２は、浮遊拡散層３２０の電圧を増幅し、画素信号Ｓ２としてサンプルホールド回路３６０に供給するものである。これらの前段増幅トランジスタ３２１および３２２のドレインは電源電圧に接続され、ソースフォロワ回路として機能する。

前段電流源トランジスタ３２３および３２４は、制御信号ＰＣに応じた電流を供給するものである。

上述の回路構成により、画素信号生成部３１０は、光電変換素子３１２から浮遊拡散層３１９に転送された電荷の量に応じた画素信号Ｓ１と、光電変換素子３１２から浮遊拡散層３２０に転送された電荷の量に応じた画素信号Ｓ２とを生成する。なお、浮遊拡散層３１９および３２０は、特許請求の範囲に記載の第１および第２の浮遊拡散層の一例である。

［サンプルホールド回路の構成例］
図５は、本技術の第１の実施の形態におけるサンプルホールド回路３４０および３６０の一構成例を示す回路図である。サンプルホールド回路３４０は、容量素子３４１および３４２と、サンプリングトランジスタ３５１および３５２と、後段増幅トランジスタ３５４と、選択トランジスタ３５５と、後段電流源トランジスタ３５６とを備える。サンプルホールド回路３４０内のトランジスタとして、例えば、ｎＭＯＳトランジスタが用いられる。

容量素子３４１および３４２として、例えば、ＭＩＭ（Metal-Insulator-Metal）キャパシタが用いられる。なお、ＭＩＭキャパシタの他、ＭＯＳ（Metal-Oxide-Semiconductor）キャパシタやＤＲＡＭ（Dynamic Random Access Memory）セルキャパシタを用いることもできる。あるいは、ＣＤＴＩ（Capacitive Deep Trench Isolation）を用いることもできる。ここで、ＤＲＡＭセルキャパシタは、ＤＲＡＭのメモリセル内のキャパシタを示す。なお、容量素子３４１および３４２は、特許請求の範囲に記載の第１および第２の容量素子の一例である。

容量素子３４１は、容量素子３４２の一端と接地端子との間に挿入される。容量素子３４２の他端は、後段増幅トランジスタ３５４のゲートに接続される。

サンプリングトランジスタ３５１は、垂直走査回路２１１からの制御信号ＳＷ１に従って、画素信号生成部３１０と、容量素子３４１および３４２の接続ノードとの間の経路を開閉するものである。サンプリングトランジスタ３５２は、垂直走査回路２１１からの制御信号ＳＷ２に従って、容量素子３４２の他端と、参照電圧Ｖｒｅｆとの間に経路を開閉するものである。なお、サンプリングトランジスタ３５１および３５２は、特許請求の範囲に記載の第１および第２のサンプリングトランジスタの一例である。

後段増幅トランジスタ３５４、選択トランジスタ３５５および後段電流源トランジスタ３５６は、電源電圧と接地端子との間に直列に挿入される。後段増幅トランジスタ３５４のドレインは、電源電圧に接続され、ソースフォロワ回路として機能する。

選択トランジスタ３５５は、垂直走査回路２１１からの選択信号ＳＥＬに従って、容量素子３４２に保持された画素信号Ｓ１を垂直信号線３０６に供給するものである。

また、サンプルホールド回路３６０は、容量素子３６１および３６２と、サンプリングトランジスタ３７１および３７２と、後段増幅トランジスタ３７４と、選択トランジスタ３７５と、後段電流源トランジスタ３７６とを備える。サンプルホールド回路３６０の回路構成は、サンプルホールド回路３４０と同様である。ただし、サンプルホールド回路３６０には、画素信号Ｓ２が入力され、保持された画素信号Ｓ２は、垂直信号線３０８に出力される。

図４および図５に例示したように、容量素子３４１や３４２に電圧を保持するため、ＰＬＳ特性が良好になり、ＰＬＳの悪化に起因する測距誤差を低減することができる。また、ゲート容量を用いずに浮遊拡散層３１９および３２０に電荷を保持するため、飽和電荷量がゲート容量により律速されず、ダイナミックレンジを拡大しやすくなる。これらのＰＬＳ特性の向上や、ダイナミックレンジの拡大により、距離画像の画質が向上する。

なお、図４および図５では、画素内にソースフォロワ回路を配置していたが、ソースフォロワ回路の代わりにソース接地回路を配置することもできる。この場合、図６に例示するように、前段増幅トランジスタ３２１および３２２のソースが接地され、ソース接地回路として機能する。また、図７に例示するように、後段増幅トランジスタ３５４および３７４のソースが接地され、ソース接地回路として機能する。

［固体撮像素子の動作例］
図８は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。同図では、非破壊読出しを行わない通常モードが設定されたものとする。

タイミングＴ１において、垂直走査回路２１１は、全行において、排出信号ＯＦＧ、リセット信号ＲＸ、制御信号ＦＤＧ、転送信号ＴＸ１および転送信号ＴＸ２をハイレベルからローレベルにする。この時点において、全行の制御信号ＰＣ、ＳＷ１およびＳＷ２はハイレベルである。この制御により、リセットレベルおよび参照電圧Ｖｒｅｆにより容量素子３４２および３６２がチャージされる。タイミングＴ１の直後に全行の制御信号ＳＷ２はローレベルに制御され、リセットレベルがサンプルホールドされる。

タイミングＴ２から露光時間が経過するまでの期間に亘って、垂直走査回路２１１は、全行において、転送信号ＴＸ１およびＴＸ２を周期的にオンオフする。例えば、露光時間内に、発光制御信号ＣＬＫｐと周波数が同一で、位相差が０度の周期信号が転送信号ＴＸ１として供給される。また、露光時間内に、発光制御信号ＣＬＫｐと周波数が同一で、位相差が１８０度の周期信号が転送信号ＴＸ２として供給される。これにより、全行（全画素）が露光され、露光時間の経過に応じて電荷が蓄積される。浮遊拡散層３１９および３２０のそれぞれに電荷が振り分けられ、それぞれの電荷量に応じて、画素信号Ｓ１およびＳ２のレベルが低下する。

露光終了直後のタイミングＴ３において、垂直走査回路２１１は、制御信号ＰＣおよびＳＷ１をローレベルにする。これにより、ソースフォロワ回路（後段増幅トランジスタ３５４および３７４）のゲートが（Ｖｒｅｆ－Ｖｓｉｇ）の電位になる。ここで、Ｖｓｉｇは、後述のＣＤＳ処理により得られる正味の信号レベルを示す。また、（Ｖｒｅｆ－Ｖｓｉｇ－Ｖｔｈ）の信号レベルが保持され、垂直信号線３０６および３０８から出力される。Ｖｔｈは、後段増幅トランジスタ３５４および３７４の閾値電圧を示す。タイミングＴ３の直後に、排出信号ＯＦＧはハイレベルに制御される。

全画素を露光するグローバル動作の後に、行を順に読み出すローリング動作が行われる。このローリング動作において、所定の選択行の読出し期間をタイミングＴ４からＴ７までの期間とする。

タイミングＴ４からＴ７までの期間内に垂直走査回路２１１は、選択行において、選択信号ＳＥＬおよび制御信号ＰＣをハイレベルにする。また、タイミングＴ４からＴ５までの期間内に各列のＡＤＣ２３２は、垂直信号線の（Ｖｒｅｆ－Ｖｓｉｇ－Ｖｔｈ）を信号レベルとしてデジタル信号に変換する。これにより、信号レベルが読み出される。

そして、タイミングＴ５から所定期間に亘って垂直走査回路２１１は、リセット信号ＲＸおよび制御信号ＦＤＧをハイレベルにする。タイミングＴ６において垂直走査回路２１１は、制御信号ＳＷ１およびＳＷ２をハイレベルにし、その直後に制御信号ＳＷ２、ＳＷ１の順にローレベルにする。この制御の直後に各列のＡＤＣ２３２は、垂直信号線の（Ｖｒｅｆ－Ｖｔｈ）をリセットレベルとしてデジタル信号に変換する。これにより、リセットレベルが読み出される。

ＡＤＣ２３２は、リセットレベルと信号レベルとの差分を、正味の信号レベルＶｓｉｇとして求めるＣＤＳ処理を行う。転送信号ＴＸ１に対応する信号レベルＶｓｉｇをＱ１とし、転送信号ＴＸ２に対応する信号レベルＶｓｉｇをＱ２とすると、画素ごとに、Ｑ１およびＱ２を含む画像データが測距演算部１３０に出力される。

測距演算部１３０は、画素ごとに、次の式により、画素ごとに距離ｄを求める。
ｄ＝（ｃ×Ｌ_ＰＷ／２）×｛Ｑ１／（Ｑ１＋Ｑ２）｝
上式において、ｃは光速であり、Ｌ_ＰＷは、照射光のパルス幅である。

上述したように、２つの転送信号により電荷を振り分ける方式は、２－Ｐｈａｓｅ法と呼ばれる。なお、４つの転送信号により電荷を振り分ける４－Ｐｈａｓｅ法を用いることもできる。４－Ｐｈａｓｅ法を用いる場合、画素３００において、排出トランジスタ３１１および光電変換素子３１２以外の浮遊拡散層やトランジスタが４系統となる。

また、サンプルホールド回路に電圧を保持する回路構成により、固体撮像素子２００は、露光中に非破壊読出しを行うこともできる。

図９は、本技術の第１の実施の形態における非破壊読出しを行う場合のタイミングチャートの一例である。非破壊読出しモードが設定された場合に垂直走査回路２１１は、露光中に行を順に選択する。例えば、露光中のタイミングＴ２において所定の選択行に選択信号ＳＥＬが供給される。そして、固体撮像素子２００は、選択行のそれぞれのリセットレベルおよび信号レベルを読み出し、ＣＤＳ処理を行う。これにより、信号量予想回路２５１は、露光終了時の信号レベルを予想することができる。この予想値に基づいて適正ゲイン算出回路２５２および露光量算出回路２５３は、適正なアナログゲインや露光時間を算出することができる。

図１０は、本技術の第１の実施の形態における露光時間の調整方法を説明するための図である。同図におけるａは、通常モードの露光時間と信号量との関係の一例を示す図である。信号量は、信号レベルの低下量を示す。同図におけるｂは、非破壊読出しモードの露光時間と信号量との関係の一例を示す図である。同図におけるａおよびｂの縦軸は、信号量を示し、横軸は、露光時間を示す。

同図におけるａに例示するように、信号量がＱ０以下の範囲では、露光時間に比例して信号量が増大する。信号量Ｑ０となる露光時間をｔ０とする。ｔ０以上の時間範囲では、信号量はＱ０を超えず、飽和する。環境により受光量が変動するため、時間ｔ０は、一定とは限らない。このため、例えば、通常モードにおいて、時間ｔ０以上の時間範囲を露光時間として使用していた場合、露光時間と信号量とが比例しなくなり、測定値に誤差が生じるおそれがある。

このため、同図におけるｂに例示するように、非破壊読出しモードにおいて信号量予想回路２５１は、露光途中の信号量から露光終了時の信号量を予測し、露光量算出回路２５３は、露光終了時に信号量が飽和しないように露光時間を調整する。これにより、信号量の飽和を抑制し、測距誤差を低減することができる。

図１１は、本技術の第１の実施の形態におけるアナログゲインの調整方法を説明するための図である。同図におけるａは、通常モードの露光時間と信号量との関係の一例を示す図である。同図におけるｂは、非破壊読出しモードの露光時間と信号量との関係の一例を示す図である。同図におけるａおよびｂの縦軸は、信号量を示し、横軸は、露光時間を示す。また、細い線は、アナログゲインが初期値のときの特性を示し、太い線は、アナログゲインを調整した際の特性を示す。

同図におけるａに例示するように、アナログゲインが初期値の場合、露光時間が短いときに信号量が小さくなり、ＳＮ(Signal-Noise）比が低下するおそれがある。

このため、同図におけるｂに例示するように、非破壊読出しモードにおいて信号量予想回路２５１は、露光終了時の信号量を予測し、適正ゲイン算出回路２５２は、その信号量が十分に大きくなるようにアナログゲインを大きくする。これにより、信号量を増大し、Ｓ／Ｎ比を向上させることができる。

アナログゲインを大きくした場合、単位時間当たりの信号量の増大量（言い換えれば、グラフの傾き）が大きくなるため、出力レベル調整回路２５４は、増大したアナログゲインの値と初期値との比に応じて、信号レベルを調整する。これにより、リニアリティを維持することができる。

図１２は、本技術の第１の実施の形態における固体撮像素子２００の通常モードの動作の一例を示すフローチャートである。この動作は、例えば、測距画像を生成するための所定のアプリケーションが実行されたときに開始される。

垂直走査回路２１１は、全行のＦＤをリセットする（ステップＳ９０１）。そして、サンプルホールド回路３４０および３６０は、全行のリセットレベルをサンプルホールドする（ステップＳ９０２）。全行の露光（ステップＳ９０３）の後に、全行のサンプルホールド回路３４０および３６０は、信号レベルをサンプルホールドする（ステップＳ９０４）。

固体撮像素子２００は、所定の順序で行を選択し、その選択行の信号レベルを読み出す（ステップＳ９０５）。垂直走査回路２１１は、選択行のＦＤをリセットする（ステップＳ９０６）。そして、全行のサンプルホールド回路３４０および３６０は、リセットレベルをサンプルホールドする（ステップＳ９０７）。固体撮像素子２００は、選択行のリセットレベルを読み出し（ステップＳ９０８）、選択行についてＣＤＳ処理を行う（ステップＳ９０９）。

固体撮像素子２００は、選択行が最終行であるか否かを判断する（ステップＳ９１０）。最終行でない場合（ステップＳ９１０：Ｎｏ）、固体撮像素子２００は、ステップＳ９０５以降を繰り返す。一方、最終行である場合（ステップＳ９１０：Ｙｅｓ）、固体撮像素子２００は、撮像のための動作を終了する。

このように、本技術の第１の実施の形態によれば、画素ごとに、サンプルホールド回路３４０および３６０が画素信号Ｓ１およびＳ２を保持するため、ＰＬＳ特性が向上し、距離画像のダイナミックレンジの拡大が容易になる。これにより、距離画像の信号品質を向上させることができる。

［変形例］
上述の第１の実施の形態では、固体撮像素子２００が、露光終了後に信号レベルおよびリセットレベルを読み出していたが、この構成では、読出し速度を高速化することが困難である。この第１の実施の形態の変形例における固体撮像素子２００は、露光前にリセットレベルを読み出しておく点において第１の実施の形態と異なる。

図１３は、本技術の第１の実施の形態の変形例における固体撮像素子２００の動作の一例を示すタイミングチャートである。露光開始前に固体撮像素子２００は、排出信号ＯＦＧ、リセット信号ＲＸ、制御信号ＦＤＧ、転送信号ＴＸ１および転送信号ＴＸ２をハイレベルにする。これにより、浮遊拡散層３１９および３２０がリセットされる。露光開始前に固体撮像素子２００は、行を順に選択して、選択行の（Ｖｒｅｆ－Ｖｔｈ）をリセットレベルとして読み出し、デジタル信号に変換してフレームメモリ２５６に保持しておく。

タイミングＴ１において、垂直走査回路２１１は、全行において、排出信号ＯＦＧ、リセット信号ＲＸ、制御信号ＦＤＧ、転送信号ＴＸ１および転送信号ＴＸ２をハイレベルからローレベルにする。

そして、タイミングＴ２から露光時間が経過するまでの期間に亘って、垂直走査回路２１１は、全行において、転送信号ＴＸ１およびＴＸ２を周期的にオンオフする。

タイミングＴ３の直前に垂直走査回路２１１は、排出信号ＯＦＧをハイレベルにする。そして、タイミングＴ３において垂直走査回路２１１は、制御信号ＳＷ１およびＳＷ２をハイレベルにし、その直後に制御信号ＳＷ２、ＳＷ１の順でローレベルにする。これにより、全行の信号レベルが保持される。

また、タイミングＴ３の直後のタイミングＴ４から所定期間に亘って垂直走査回路２１１は、ハイレベルのリセット信号ＲＸおよび制御信号ＦＤＧを供給する。これにより、全行の浮遊拡散層３１９および３２０がリセットされる。

全画素を露光するグローバル動作の後に、行を順に読み出すローリング動作が行われる。このローリング動作において、所定の選択行の読出し期間をタイミングＴ５からＴ７までの期間とする。

タイミングＴ５からＴ７までの期間内に垂直走査回路２１１は、選択行において、選択信号ＳＥＬおよび制御信号ＰＣをハイレベルにする。また、タイミングＴ６以降などにおいて、各列のＡＤＣ２３２は、選択行の垂直信号線の（Ｖｒｅｆ－Ｖｓｉｇ－Ｖｔｈ）を信号レベルとしてデジタル信号に変換する。これにより、選択行の信号レベルが読み出される。

信号処理回路２５５は、フレームメモリ２５６から、選択行のリセットレベルを読み出し、選択行の信号レベルとリセットレベルとの差分を求めるＣＤＳ処理を行う。

上述したように、リセットレベルを事前に読み出してＡＤ変換しておくことにより、露光終了後のリセットレベルの読出し、および、ＡＤ変換が不要になる。

図１４は、本技術の第１の実施の形態の変形例における固体撮像素子２００の動作の一例を示すフローチャートである。露光前に、垂直走査回路２１１は、行を選択し、選択行の浮遊拡散層３１９および３２０をリセットする（ステップＳ９２１）。選択行のサンプルホールド回路３４０および３６０は、リセットレベルをサンプルホールドする（ステップＳ９２２）。固体撮像素子２００は、選択行のリセットレベルを読み出してデジタル信号に変換し（ステップＳ９２３）、それらのデジタル信号をフレームメモリ２５６に書き込む（ステップＳ９２４）。

固体撮像素子２００は、選択行が最終行であるか否かを判断する（ステップＳ９２５）。最終行でない場合（ステップＳ９２５：Ｎｏ）、固体撮像素子２００は、ステップＳ９２１以降を繰り返す。

一方、最終行である場合（ステップＳ９２５：Ｙｅｓ）、垂直走査回路２１１は、全行の浮遊拡散層３１９および３２０をリセットする（ステップＳ９２６）。全行のサンプルホールド回路３４０および３６０は、リセットレベルをサンプルホールドする（ステップＳ９２７）。全行の露光（ステップＳ９２８）の後に、全行のサンプルホールド回路３４０および３６０は、信号レベルをサンプルホールドする（ステップＳ９２９）。

固体撮像素子２００は、所定の順序で行を選択し、その選択行の信号レベルを読み出す（ステップＳ９３０）。また、固体撮像素子２００は、フレームメモリ２５６から、選択行のリセットレベルを読み出し（ステップＳ９３１）、選択行についてＣＤＳ処理を行う（ステップＳ９３２）。

固体撮像素子２００は、選択行が最終行であるか否かを判断する（ステップＳ９３３）。最終行でない場合（ステップＳ９３３：Ｎｏ）、固体撮像素子２００は、ステップＳ９３０以降を繰り返す。一方、最終行である場合（ステップＳ９３３：Ｙｅｓ）、固体撮像素子２００は、撮像のための動作を終了する。

上述したように、第１の実施の形態の変形例の固体撮像素子２００は、露光後に浮遊拡散層３１９および３２０をリセットしてリセットレベルを読み出す必要がない。このため、複数枚のフレームを撮像する際に、１枚目のフレームの読出し期間内に２枚目のフレームの露光を開始することができる。

図１５は、本技術の第１の実施の形態の変形例におけるパイプライン処理の一例を示すタイミングチャートである。タイミングＴ１０からＴ１１までの期間内に、固体撮像素子２００は、１枚目のフレームのリセットレベルを事前に読み出しておく。そして、固体撮像素子２００は、タイミングＴ１１からＴ１２までの期間内に１枚目のフレームの全画素の露光を行う。

次に、タイミングＴ１２からＴ１４までの期間内に、固体撮像素子２００は、行を順に選択して１枚目のフレームの信号レベルの読出しを行う。この期間内のタイミングＴ１３において、固体撮像素子２００は、２枚目のフレームの全画素の露光を開始し、タイミングＴ１４で露光を終了する。

そして、タイミングＴ１４以降に、固体撮像素子２００は、行を順に選択して２枚目のフレームの信号レベルおよびリセットレベルの読出しを行う。２枚目のフレームの読出し終了後に３枚目のフレームの露光が開始される。以降は、第１の実施の形態と同様に露光と読出しとが順に実行される。

同図に例示したように、露光と読出しとをパイプライン処理することにより、それらをシーケンシャルに行う場合よりも読出し速度を高速化することができる。

このように、本技術の第１の実施の形態の変形例によれば、固体撮像素子２００が、露光前にリセットレベルを読み出しておくため、露光後のリセットレベルの読出しが不要となる。これにより、複数枚のフレームを撮像する際に、露光と読出しとをパイプライン処理することができる。

＜２．第２の実施の形態＞
上述の第１の実施の形態では、図５に例示した回路構成のサンプルホールド回路３４０および３６０を配置していたが、サンプルホールド回路３４０および３６０は、その回路構成に限定されない。この第２の実施の形態における固体撮像素子２００は、サンプルホールド回路３４０および３６０の回路構成が第１の実施の形態と異なる。

図１６は、本技術の第２の実施の形態における左側のサンプルホールド回路３４０の一構成例を示す回路図である。この第２の実施の形態のサンプルホールド回路３４０は、後段増幅トランジスタ３５７、選択トランジスタ３５８、および、後段電流源トランジスタ３５９をさらに備える点において第１の実施の形態と異なる。

また、第２の実施の形態では、列ごとに、４本の垂直信号線が配線され、列ごとに４つのＡＤＣ２３２（不図示）が配置される。

サンプルホールド回路３４０において、容量素子３４１の一端は、後段増幅トランジスタ３５４のゲートに接続され、サンプリングトランジスタ３５１は、その一端と画素信号生成部３１０との間の経路を開閉する。容量素子３４１は、リセットレベルを保持する。

また、容量素子３４２の一端は、後段増幅トランジスタ３５７のゲートに接続され、サンプリングトランジスタ３５２は、その一端と画素信号生成部３１０との間の経路を開閉する。容量素子３４２は、信号レベルを保持する。

後段増幅トランジスタ３５７、選択トランジスタ３５８、および、後段電流源トランジスタ３５９は、電源電圧と接地端子との間に直列に挿入される。後段増幅トランジスタ３５７のドレインは、電源電圧に接続され、ソースフォロワ回路として機能する。

選択トランジスタ３５５は、容量素子３４１に保持されたリセットレベルを垂直信号線３０６に供給し、選択トランジスタ３５８は、容量素子３４２に保持された信号レベルを垂直信号線３０７に供給する。

図１７は、本技術の第２の実施の形態における右側のサンプルホールド回路３６０の一構成例を示す回路図である。この第２の実施の形態のサンプルホールド回路３６０は、後段増幅トランジスタ３７７、選択トランジスタ３７８、および、後段電流源トランジスタ３７９をさらに備える点において第１の実施の形態と異なる。

サンプルホールド回路３６０において、容量素子３６１の一端は、後段増幅トランジスタ３７４のゲートに接続され、サンプリングトランジスタ３７１は、その一端と画素信号生成部３１０との間の経路を開閉する。容量素子３６１は、リセットレベルを保持する。

また、容量素子３６２の一端は、後段増幅トランジスタ３７７のゲートに接続され、サンプリングトランジスタ３７２は、その一端と画素信号生成部３１０との間の経路を開閉する。容量素子３６２は、信号レベルを保持する。

後段増幅トランジスタ３７７、選択トランジスタ３７８、および、後段電流源トランジスタ３７９は、電源電圧と接地端子との間に直列に挿入される。

選択トランジスタ３７５は、容量素子３６１に保持されたリセットレベルを垂直信号線３０９に供給し、選択トランジスタ３７８は、容量素子３６２に保持された信号レベルを垂直信号線３０８に供給する。

図１６および図１７に例示した回路の制御方法の詳細は、例えば、特開２００２－３４４８０９号広報に記載されている。

リセットレベルおよび信号レベルを別々の容量素子に保持し、列ごとに４つのＡＤＣを配置することにより、リセットレベルと信号レベルとを同時に読み出すことができる。これにより、第１の実施の形態よりも読出し速度を向上させることができる。

このように、本技術の第２の実施の形態によれば、リセットレベルおよび信号レベルを別々の容量素子に保持させるため、読出し速度を向上させることができる。

［第１の変形例］
上述の第２の実施の形態では、図１６および図１７に例示した回路構成のサンプルホールド回路３４０および３６０を配置していたが、サンプルホールド回路３４０および３６０は、その回路構成に限定されない。この第２の実施の形態の第１の変形例における固体撮像素子２００は、サンプルホールド回路３４０および３６０の回路構成が第２の実施の形態と異なる。

図１８は、本技術の第２の実施の形態の第１の変形例におけるサンプルホールド回路３４０および３６０の一構成例を示す回路図である。第２の実施の形態の第１の変形例におけるサンプルホールド回路３４０には、後段増幅トランジスタ３５７、選択トランジスタ３５８、および、後段電流源トランジスタ３５９が配置されない。また、第２の実施の形態の第１の変形例におけるサンプルホールド回路３６０には、後段増幅トランジスタ３７７、選択トランジスタ３７８、および、後段電流源トランジスタ３７９が配置されない。

サンプルホールド回路３４０において、サンプリングトランジスタ３５１は、容量素子３４１の一端と画素信号生成部３１０との間の経路を開閉する。また、容量素子３４２の一端は、後段増幅トランジスタ３５４のゲートに接続され、サンプリングトランジスタ３５２は、その容量素子３４２の一端と容量素子３４１の一端との間の経路を開閉する。

サンプルホールド回路３６０において、サンプリングトランジスタ３７１は、容量素子３６１の一端と画素信号生成部３１０との間の経路を開閉する。また、容量素子３６２の一端は、後段増幅トランジスタ３７４のゲートに接続され、サンプリングトランジスタ３７２は、その容量素子３６２の一端と容量素子３６１の一端との間の経路を開閉する。

同図に例示した回路の制御方法の詳細は、例えば、「Chen Xu, et al., A Stacked Global-Shutter CMOS Imager with SC-Type Hybrid-GS Pixel and Self-Knee Point Calibration Single-Frame HDR and On-Chip Binarization Algorithm for Smart Vision Applications, ISSCC2019」に記載されている。

同図に例示した回路によって容量素子３４１および３４２に画素信号を保持させることにより、第１の実施の形態と異なり、参照電圧Ｖｒｅｆの供給が不要となる。

このように、本技術の第２の実施の形態の第１の変形例によれば、同図の回路で容量素子３４１および３４２に画素信号を保持させるため、参照電圧Ｖｒｅｆの供給が不要となる。

［第２の変形例］
上述の第２の実施の形態では、図１６および図１７に例示した回路構成のサンプルホールド回路３４０および３６０を配置していたが、サンプルホールド回路３４０および３６０は、その回路構成に限定されない。この第２の実施の形態の第２の変形例における固体撮像素子２００は、サンプルホールド回路３４０および３６０の回路構成が第２の実施の形態と異なる。

図１９は、本技術の第２の実施の形態の第２の変形例におけるサンプルホールド回路３４０および３６０の一構成例を示す回路図である。第２の実施の形態の第２の変形例におけるサンプルホールド回路３４０には、後段増幅トランジスタ３５７、選択トランジスタ３５８、および、後段電流源トランジスタ３５９が配置されない。また、第２の実施の形態の第２の変形例におけるサンプルホールド回路３６０には、後段増幅トランジスタ３７７、選択トランジスタ３７８、および、後段電流源トランジスタ３７９が配置されない。

サンプルホールド回路３４０において、容量素子３４１の一端が画素信号生成部３１０に接続される。サンプリングトランジスタ３５１は、その容量素子３４１の他端と容量素子３４２の一端との間の経路を開閉する。容量素子３４２の一端は、後段増幅トランジスタ３５４のゲートに接続される。サンプリングトランジスタ３５２は、容量素子３４２の一端と電源電圧の間の経路を開閉する。

サンプルホールド回路３６０において、容量素子３６１の一端が画素信号生成部３１０に接続される。サンプリングトランジスタ３７１は、その容量素子３６１の他端と容量素子３６２の一端との間の経路を開閉する。容量素子３６２の一端は、後段増幅トランジスタ３７４のゲートに接続される。サンプリングトランジスタ３７２は、容量素子３６２の一端と電源電圧の間の経路を開閉する。

同図に例示した回路の制御方法の詳細は、例えば、「Toru Kondo et al., A 3D stacked CMOS image sensor with 16Mpixel global-shutter mode using 4 million interconnections, 2015 Symposium on VLSI Circuits (VLSI Circuits)」や、特開２０１２－２４８９５２号広報に記載されている。

同図に例示した回路によって容量素子３４１および３４２に画素信号を保持させることにより、第１の実施の形態と異なり、参照電圧Ｖｒｅｆの供給が不要となる。

このように、本技術の第２の実施の形態の第２の変形例によれば、同図の回路で容量素子３４１および３４２に画素信号を保持させるため、参照電圧Ｖｒｅｆの供給が不要となる。

［第３の変形例］
上述の第２の実施の形態では、図１６および図１７に例示した回路構成のサンプルホールド回路３４０および３６０を配置していたが、サンプルホールド回路３４０および３６０は、その回路構成に限定されない。この第２の実施の形態の第３の変形例における固体撮像素子２００は、サンプルホールド回路３４０および３６０の回路構成が第２の実施の形態と異なる。

図２０は、本技術の第２の実施の形態の第３の変形例におけるサンプルホールド回路３４０および３６０の一構成例を示す回路図である。第２の実施の形態の第３の変形例におけるサンプルホールド回路３４０には、後段増幅トランジスタ３５７、選択トランジスタ３５８、および、後段電流源トランジスタ３５９が配置されない。また、第２の実施の形態の第３の変形例におけるサンプルホールド回路３６０には、後段増幅トランジスタ３７７、選択トランジスタ３７８、および、後段電流源トランジスタ３７９が配置されない。また、第２の実施の形態の第３の変形例のサンプルホールド回路３４０および３６０は、サンプリングトランジスタ３５３および３７３をさらに備える。これらのトランジスタとして、例えば、ｎＭＯＳトランジスタが用いられる。

サンプルホールド回路３４０において、容量素子３４１および３４２の一端は、画素信号生成部３１０に共通に接続される。サンプリングトランジスタ３５１は、容量素子３４１の他端と、後段増幅トランジスタ３５４のゲートに接続された後段ノードとの間の経路を開閉する。サンプリングトランジスタ３５２は、容量素子３４２の他端と、その後段ノードとの間の経路を開閉する。サンプリングトランジスタ３５３は、垂直走査回路２１１からの制御信号ＳＷ３に従って、その後段ノードと電源電圧との間の経路を開閉する。

サンプルホールド回路３６０において、容量素子３６１および３６２の一端は、画素信号生成部３１０に共通に接続される。サンプリングトランジスタ３７１は、容量素子３６１の他端と、後段増幅トランジスタ３７４のゲートに接続された後段ノードとの間の経路を開閉する。サンプリングトランジスタ３７２は、容量素子３６２の他端と、その後段ノードとの間の経路を開閉する。サンプリングトランジスタ３７３は、垂直走査回路２１１からの制御信号ＳＷ３に従って、その後段ノードと電源電圧との間の経路を開閉する。

なお、サンプリングトランジスタ３５３および３７３は、特許請求の範囲に記載の第３のサンプリングトランジスタの一例である。

露光終了の直前に、垂直走査回路２１１は、制御信号ＳＷ３を所定期間に亘ってハイレベルにする。その所定期間内に、垂直走査回路２１１は、パルス期間に亘って制御信号ＳＷ１のみをハイレベルにし、制御信号ＳＷ１およびＳＷ２を一旦ローレベルにし、転送信号ＴＸ１などを供給しつつパルス期間に亘って制御信号ＳＷ２のみをハイレベルにする。

また、垂直走査回路２１１は、選択行の選択信号ＳＥＬがハイレベルの期間内に、所定期間に亘って制御信号ＳＷ１のみをハイレベルにし、制御信号ＳＷ３のみを所定期間内にハイレベルにした後に、所定期間に亘って制御信号ＳＷ２のみをハイレベルにする。

上述の制御により、後段ノードを制御信号ＳＷ３によりリセットする際に、容量素子３４１および３４２が後段ノードから切り離されるため、そのリセットの際のｋＴＣノイズを抑制することができる。

このように、本技術の第２の実施の形態の第３の変形例によれば、後段ノードをリセットする際に、容量素子３４１および３４２を切り離すため、ｋＴＣノイズを低減することができる。

＜３．第３の実施の形態＞
上述の第１の実施の形態では、単一の半導体チップに固体撮像素子２００内の回路を配置していたが、この構成では、光電変換素子やトランジスタの面積を大きくすることが困難である。この第３の実施の形態の固体撮像素子２００は、固体撮像素子２００が積層構造である点において第１の実施の形態と異なる。

図２１は、本技術の第３の実施の形態における画素３００の一構成例を示す回路図である。この第３の実施の形態の固体撮像素子２００は、積層された上チップ２０１および下チップ２０２を備える。これらのチップは、Ｃｕ－Ｃｕ接合、ビアやバンプにより接続される。なお、上チップ２０１および下チップ２０２は、特許請求の範囲に記載の第１および第２のチップの一例である。

画素信号生成部３１０内の素子のうち、前段電流源トランジスタ３２３および３２４以外の素子が、上チップ２０１に配置される。前段電流源トランジスタ３２３および３２４と、サンプルホールド回路３４０および３６０と、固体撮像素子２００内の残りの回路（ＡＤＣ２３２など）とが下チップ２０２に配置される。

同時に例示した積層構造により、各チップの光電変換素子やトランジスタの面積を第１の実施の形態よりも大きくすることができる。

図２２は、本技術の第３の実施の形態における固体撮像素子２００の断面図の一例である。サンプルホールド回路３４０および３６０が下チップ２０２に配置されるため、それらの回路内の容量素子３４１や３４２が、下チップ２０２に配置される。

同図において、画素３００の上部には、マイクロレンズ５０２が配置される。また、画素３００の周辺に、回路５０１や、外部接続のためのパッド５０３が配置される。回路５０１は、垂直走査回路２１１やＡＤＣ２３２などを含む。

なお、第３の実施の形態に、第１の実施の形態の変形例を適用することができる。また、第３の実施の形態に、第２の実施の形態や、その第１、第２および第３の変形例を適用することもできる。

このように、本技術の第３の実施の形態によれば、上チップ２０１および下チップ２０２に分散して回路を配置したため、光電変換素子やトランジスタの面積を大きくすることができる。

［変形例］
上述の第３の実施の形態では、下チップ２０２に容量素子３４１や３４２を配置していたが、この構成では、下チップ２０２の回路規模を削減することが困難である。この第３の実施の形態の変形例における固体撮像素子２００は、容量素子３４１等を上チップ２０１に配置した点において第３の実施の形態と異なる。

図２３は、本技術の第３の実施の形態の変形例における画素３００の一構成例を示す回路図である。この第３の実施の形態の変形例においては、画素信号生成部３１０と、サンプルホールド回路３４０および３６０内の後段電流源トランジスタ３５６および３７６以外の素子とが上チップ２０１に配置される。後段電流源トランジスタ３５６および３７６と、残りの回路とが下チップ２０２に配置される。

なお、第３の実施の形態の変形例に、第１の実施の形態の変形例を適用することができる。

また、図２４および図２５に例示するように、第３の実施の形態の変形例に、第２の実施の形態を適用することもできる。

図２６に例示するように、第３の実施の形態の変形例に、第２の実施の形態の第１の変形例を適用することもできる。

図２７に例示するように、第３の実施の形態の変形例に、第２の実施の形態の第２の変形例を適用することもできる。

図２８に例示するように、第３の実施の形態の変形例に、第２の実施の形態の第３の変形例を適用することもできる。

図２９は、本技術の第３の実施の形態における固体撮像素子２００の断面図の一例である。容量素子３４１や３４２は、上チップ２０１に配置される。これにより、下チップ２０２の回路規模を削減することができる。

このように、本技術の第３の実施の形態の変形例によれば、容量素子３４１等を上チップ２０１に配置したため、下チップ２０２の回路規模を削減することができる。

＜４．第４の実施の形態＞
上述の第１の実施の形態では、画素ごとにサンプルホールド回路３４０および３６０を設け、列ごとに２本の垂直信号線を配線していたが、この構成では、配線や回路規模をさらに削減することが困難である。この第４の実施の形態における固体撮像素子２００は、サンプルホールド回路３４０および３６０が、一部の回路を共有する点において第１の実施の形態と異なる。

図３０は、本技術の第４の実施の形態におけるサンプルホールド回路３４０および３６０の一構成例を示す回路図である。第４の実施の形態のサンプルホールド回路３６０は、後段増幅トランジスタ３７４、選択トランジスタ３７５および後段電流源トランジスタ３７６が配置されない点において第１の実施の形態と異なる。

また、第４の実施の形態において、列ごとに１本の垂直信号線が配線され、列ごとに１つのＡＤＣ２３２が配置される。

また、サンプルホールド回路３４０において、後段増幅トランジスタ３５４、選択トランジスタ３５５および後段電流源トランジスタ３５６を含む回路を読出し回路３５０とする。容量素子３６２の他端は、後段増幅トランジスタ３５４のゲートに接続される。この接続により、読出し回路３５０は、サンプルホールド回路３４０および３６０に共有される。読出し回路３５０の共有により、垂直信号線の配線数や、サンプルホールド回路３６０の回路規模を削減することができる。

垂直走査回路２１１は、読出しの際に、サンプルホールド回路３４０および３６０の一方を駆動して、信号レベルおよびリセットレベルを出力させ、次に他方を駆動して信号レベルおよびリセットレベルを出力させる。

なお、第４の実施の形態に、第１の実施の形態の変形例、第３の実施の形態や、その変形例を適用することができる。

このように、本技術の第４の実施の形態によれば、サンプルホールド回路３４０および３６０が読出し回路３５０を共有するため、共有しない場合と比較して、配線数や回路規模を削減することができる。

＜５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図３１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図３２は、撮像部１２０３１の設置位置の例を示す図である。

図３２では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図３２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、車外情報検出ユニット１２０３０に適用され得る。具体的には、図１の測距モジュール１００は、車外情報検出ユニット１２０３０に適用することができる。車外情報検出ユニット１２０３０に本開示に係る技術を適用することにより、距離画像の画質を向上させ、システムの安全性を向上させることができる。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

なお、本技術は以下のような構成もとることができる。
（１）光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と前記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成部と、
前記第１の画素信号を保持する第１のサンプルホールド回路と、
前記第２の画素信号を保持する第２のサンプルホールド回路と
を具備する固体撮像素子。
（２）第１および第２のサンプルホールド回路のそれぞれは、
第１の容量素子と、
前記第１の容量素子に一端が接続された第２の容量素子と、
前記第１および第２の容量素子の接続ノードと前記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、
前段増幅トランジスタと、
前記第２の容量素子の他端と所定の参照電圧との間の経路を開閉する第２のサンプリングトランジスタと
を備える前記（１）記載の固体撮像素子。
（３）前記第１および第２のサンプルホールド回路の一方は、前記第１および第２の画素信号を順に読み出すための読出し回路をさらに備え、
前記第１および第２のサンプルホールド回路は、前記読出し回路を共有する
前記（２）記載の固体撮像素子。
（４）前記第１および第２のサンプルホールド回路のそれぞれは、
第１の容量素子と、
前記第１の容量素子の一端と前記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、
第２の容量素子と、
前記第２の容量素子の一端と前記画素信号生成部との間の経路を開閉する第２のサンプリングトランジスタと
を備える前記（１）記載の固体撮像素子。
（５）前記第１および第２のサンプルホールド回路のそれぞれは、
第１の容量素子と、
前記第１の容量素子の一端と前記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、
第２の容量素子と、
前記第１の容量素子の一端と前記第２の容量素子の一端との間の経路を開閉する第２のサンプリングトランジスタと
を備える前記（１）記載の固体撮像素子。
（６）前記第１および第２のサンプルホールド回路のそれぞれは、
一端が前記画素信号生成部に接続された第１の容量素子と、
第２の容量素子と、
前記第１の容量素子の他端と前記第２の容量素子の一端との間の経路を開閉する第１のサンプリングトランジスタと、
前記第２の容量素子の一端と所定の電源電圧との間の経路を開閉する第２のサンプリングトランジスタと
を備える前記（１）記載の固体撮像素子。
（７）前記第１および第２のサンプルホールド回路のそれぞれは、
前記画素信号生成部に一端が共通に接続された第１および第２の容量素子と、
前記第１の容量素子の他端と所定ノードとの間の経路を開閉する第１のサンプリングトランジスタと、
前記第２の容量素子の他端と前記所定ノードとの間の経路を開閉する第２のサンプリングトランジスタと、
前記所定ノードと所定の電源電圧の間の経路を開閉する第３のサンプリングトランジスタと
を備える前記（１）記載の固体撮像素子。
（８）所定数の画素を駆動する垂直走査回路をさらに具備し、
前記画素信号生成部と前記第１および第２のサンプルホールド回路とは前記画素のそれぞれに配置され、
前記垂直走査回路は、前記画素の全てを同時に露光するとともに前記第１および第２の画素信号を保持させ、行ごとに前記第１および第２の画素信号を出力させる
前記（１）から（７）のいずれかに記載の固体撮像素子。
（９）前記第１および第２の画素信号のそれぞれは、リセットレベルおよび信号レベルを含み、
前記垂直走査回路は、露光前に前記リセットレベルを出力させる
前記（８）記載の固体撮像素子。
（１０）前記垂直走査回路は、露光中に前記第１および第２の画素信号を出力させる
前記（８）または（９）に記載の固体撮像素子。
（１１）露光中に出力された前記第１および第２の画素信号に基づいて露光時間を制御する露光時間制御部をさらに具備する前記（１０）記載の固体撮像素子。
（１２）前記第１および第２の画素信号に対してアナログデジタル変換処理を行うアナログデジタル変換器と、
露光中に出力された前記第１および第２の画素信号に基づいて前記アナログデジタル変換器のアナログゲインを制御するゲイン制御部をさらに具備する前記（１０）または（１１）に記載の固体撮像素子。
（１３）前記画素信号生成部の一部が第１のチップに配置され、前記画素信号生成部の残りと前記第１および第２のサンプルホールド回路とが第２のチップに配置される
前記（１）から（１２）のいずれかに記載の固体撮像素子。
（１４）前記画素信号生成部と前記第１および第２のサンプルホールド回路のそれぞれの一部とが第１のチップに配置され、前記第１および第２のサンプルホールド回路のそれぞれの残りが第２のチップに配置される
前記（１）から（１２）のいずれかに記載の固体撮像素子。
（１５）前記画素信号生成部と前記第１および第２のサンプルホールド回路とのそれぞれは、ソースフォロワ回路を備える前記（１）から（１４）のいずれかに記載の固体撮像素子。
（１６）前記画素信号生成部と前記第１および第２のサンプルホールド回路とのそれぞれは、ソース接地回路を備える前記（１）から（１４）のいずれかに記載の固体撮像素子。
（１７）前記第１および第２のサンプルホールド回路のそれぞれは、所定数の容量素子を備え、
前記容量素子のそれぞれは、ＭＩＭ（Metal-Insulator-Metal）キャパシタ、ＭＯＭ（Metal-Oxide-Metal）キャパシタ、ＭＯＳ（Metal-Oxide-Semiconductor）キャパシタ、ＤＲＡＭ（Dynamic Random Access Memory）セルキャパシタ、ＣＤＴＩ（Capacitive Deep Trench Isolation）のいずれかである
前記（１）から（１６）のいずれかに記載の固体撮像素子。
（１８）光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と前記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成手順と、
第１のサンプルホールド回路が、前記第１の画素信号を保持する第１のサンプルホールド手順と、
第２のサンプルホールド回路が、前記第２の画素信号を保持する第２のサンプルホールド手順と
を具備する固体撮像素子の制御方法。
（１９）光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と前記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成部と、
前記第１の画素信号を保持する第１のサンプルホールド回路と、
前記第２の画素信号を保持する第２のサンプルホールド回路と、
前記第１および第２の画素信号に基づいて距離情報を生成する測距演算部と
を具備する電子装置。

１００ 測距モジュール
１１０ 発光部
１２０ 発光制御部
１３０ 測距演算部
２００ 固体撮像素子
２０１ 上チップ
２０２ 下チップ
２１１ 垂直走査回路
２１２ 水平走査回路
２２０ 画素アレイ部
２３１ ＤＡＣ
２３２ ＡＤＣ
２３３ スイッチ
２３４ コンパレータ
２３５ カウンタ
２５１ 信号量予想回路
２５２ 適応ゲイン算出回路
２５３ 露光量算出回路
２５４ 出力レベル調整回路
２５５ 信号処理回路
２５６ フレームメモリ
３００ 画素
３１０ 画素信号生成部
３１１ 排出トランジスタ
３１２ 光電変換素子
３１３、３１４ 転送トランジスタ
３１５、３１６ 前段リセットトランジスタ
３１７、３１８ 変換効率制御トランジスタ
３１９、３２０ 浮遊拡散層
３２１、３２２ 前段増幅トランジスタ
３２３、３２４ 前段電流源トランジスタ
３４０、３６０ サンプルホールド回路
３４１、３４２、３６１、３６２ 容量素子
３５０ 読出し回路
３５１、３５２、３５３、３７１、３７２、３７３ サンプリングトランジスタ
３５４、３５７、３７４、３７７ 後段増幅トランジスタ
３５５、３５８、３７５、３７８ 選択トランジスタ
３５６、３５９、３７６、３７９ 後段電流源トランジスタ
５０１ 回路
５０２ マイクロレンズ
５０３ パッド
１２０３０ 車外情報検出ユニット

Claims (19)

1. 光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と前記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成部と、
   前記第１の画素信号を保持する第１のサンプルホールド回路と、
   前記第２の画素信号を保持する第２のサンプルホールド回路と
   を具備する固体撮像素子。
2. 第１および第２のサンプルホールド回路のそれぞれは、
   第１の容量素子と、
   前記第１の容量素子に一端が接続された第２の容量素子と、
   前記第１および第２の容量素子の接続ノードと前記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、
   前段増幅トランジスタと、
   前記第２の容量素子の他端と所定の参照電圧との間の経路を開閉する第２のサンプリングトランジスタと
   を備える請求項１記載の固体撮像素子。
3. 前記第１および第２のサンプルホールド回路の一方は、前記第１および第２の画素信号を順に読み出すための読出し回路をさらに備え、
   前記第１および第２のサンプルホールド回路は、前記読出し回路を共有する
   請求項２記載の固体撮像素子。
4. 前記第１および第２のサンプルホールド回路のそれぞれは、
   第１の容量素子と、
   前記第１の容量素子の一端と前記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、
   第２の容量素子と、
   前記第２の容量素子の一端と前記画素信号生成部との間の経路を開閉する第２のサンプリングトランジスタと
   を備える請求項１記載の固体撮像素子。
5. 前記第１および第２のサンプルホールド回路のそれぞれは、
   第１の容量素子と、
   前記第１の容量素子の一端と前記画素信号生成部との間の経路を開閉する第１のサンプリングトランジスタと、
   第２の容量素子と、
   前記第１の容量素子の一端と前記第２の容量素子の一端との間の経路を開閉する第２のサンプリングトランジスタと
   を備える請求項１記載の固体撮像素子。
6. 前記第１および第２のサンプルホールド回路のそれぞれは、
   一端が前記画素信号生成部に接続された第１の容量素子と、
   第２の容量素子と、
   前記第１の容量素子の他端と前記第２の容量素子の一端との間の経路を開閉する第１のサンプリングトランジスタと、
   前記第２の容量素子の一端と所定の電源電圧との間の経路を開閉する第２のサンプリングトランジスタと
   を備える請求項１記載の固体撮像素子。
7. 前記第１および第２のサンプルホールド回路のそれぞれは、
   前記画素信号生成部に一端が共通に接続された第１および第２の容量素子と、
   前記第１の容量素子の他端と所定ノードとの間の経路を開閉する第１のサンプリングトランジスタと、
   前記第２の容量素子の他端と前記所定ノードとの間の経路を開閉する第２のサンプリングトランジスタと、
   前記所定ノードと所定の電源電圧の間の経路を開閉する第３のサンプリングトランジスタと
   を備える請求項１記載の固体撮像素子。
8. 所定数の画素を駆動する垂直走査回路をさらに具備し、
   前記画素信号生成部と前記第１および第２のサンプルホールド回路とは前記画素のそれぞれに配置され、
   前記垂直走査回路は、前記画素の全てを同時に露光するとともに前記第１および第２の画素信号を保持させ、行ごとに前記第１および第２の画素信号を出力させる
   請求項１記載の固体撮像素子。
9. 前記第１および第２の画素信号のそれぞれは、リセットレベルおよび信号レベルを含み、
   前記垂直走査回路は、露光前に前記リセットレベルを出力させる
   請求項８記載の固体撮像素子。
10. 前記垂直走査回路は、露光中に前記第１および第２の画素信号を出力させる
    請求項８記載の固体撮像素子。
11. 露光中に出力された前記第１および第２の画素信号に基づいて露光時間を制御する露光時間制御部をさらに具備する請求項１０記載の固体撮像素子。
12. 前記第１および第２の画素信号に対してアナログデジタル変換処理を行うアナログデジタル変換器と、
    露光中に出力された前記第１および第２の画素信号に基づいて前記アナログデジタル変換器のアナログゲインを制御するゲイン制御部をさらに具備する請求項１０記載の固体撮像素子。
13. 前記画素信号生成部の一部が第１のチップに配置され、前記画素信号生成部の残りと前記第１および第２のサンプルホールド回路とが第２のチップに配置される
    請求項１記載の固体撮像素子。
14. 前記画素信号生成部と前記第１および第２のサンプルホールド回路のそれぞれの一部とが第１のチップに配置され、前記第１および第２のサンプルホールド回路のそれぞれの残りが第２のチップに配置される
    請求項１記載の固体撮像素子。
15. 前記画素信号生成部と前記第１および第２のサンプルホールド回路とのそれぞれは、ソースフォロワ回路を備える請求項１記載の固体撮像素子。
16. 前記画素信号生成部と前記第１および第２のサンプルホールド回路とのそれぞれは、ソース接地回路を備える請求項１記載の固体撮像素子。
17. 前記第１および第２のサンプルホールド回路のそれぞれは、所定数の容量素子を備え、
    前記容量素子のそれぞれは、ＭＩＭ（Metal-Insulator-Metal）キャパシタ、ＭＯＭ（Metal-Oxide-Metal）キャパシタ、ＭＯＳ（Metal-Oxide-Semiconductor）キャパシタ、ＤＲＡＭ（Dynamic Random Access Memory）セルキャパシタ、ＣＤＴＩ（Capacitive Deep Trench Isolation）のいずれかである
    請求項１記載の固体撮像素子。
18. 光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と前記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成手順と、
    第１のサンプルホールド回路が、前記第１の画素信号を保持する第１のサンプルホールド手順と、
    第２のサンプルホールド回路が、前記第２の画素信号を保持する第２のサンプルホールド手順と
    を具備する固体撮像素子の制御方法。
19. 光電変換素子から第１の浮遊拡散層に転送された電荷の量に応じた第１の画素信号と前記光電変換素子から第２の浮遊拡散層に転送された電荷の量に応じた第２の画素信号とを生成する画素信号生成部と、
    前記第１の画素信号を保持する第１のサンプルホールド回路と、
    前記第２の画素信号を保持する第２のサンプルホールド回路と、
    前記第１および第２の画素信号に基づいて距離情報を生成する測距演算部と
    を具備する電子装置。

Images