JP2023040318A - 撮像回路および撮像装置 - Google Patents

撮像回路および撮像装置 Download PDF

Info

Publication number
JP2023040318A
JP2023040318A JP2020030964A JP2020030964A JP2023040318A JP 2023040318 A JP2023040318 A JP 2023040318A JP 2020030964 A JP2020030964 A JP 2020030964A JP 2020030964 A JP2020030964 A JP 2020030964A JP 2023040318 A JP2023040318 A JP 2023040318A
Authority
JP
Japan
Prior art keywords
transistor
switch
imaging
circuit
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020030964A
Other languages
English (en)
Inventor
克彦 半澤
Katsuhiko Hanzawa
裕嗣 高橋
Hirotsugu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020030964A priority Critical patent/JP2023040318A/ja
Priority to US17/798,250 priority patent/US20230108619A1/en
Priority to CN202180015707.8A priority patent/CN115136587A/zh
Priority to PCT/JP2021/006006 priority patent/WO2021172145A1/ja
Priority to DE112021001237.1T priority patent/DE112021001237T5/de
Publication of JP2023040318A publication Critical patent/JP2023040318A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】回路規模を抑制しつつ、出力の種類を切り替えることが可能な撮像回路および撮像装置を提供する。【解決手段】本開示による撮像回路は、入射光を光電流に変換する光電変換素子と、前記光電流を電圧信号に変換する第１トランジスタと、前記電圧信号を増幅する第２トランジスタと、前記第１トランジスタに供給される電流を制御する第３トランジスタと、前記第２トランジスタに接続された第４トランジスタとを備える。【選択図】図８

Description

本開示は、撮像回路および撮像装置に関する。
一般的な撮像装置では、同期信号のタイミングで画像データ（フレーム）を撮像する、同期型の撮像素子がしばしば用いられる。ただし、同期型の撮像素子は、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを得ることができず、画像データをより高速に取得する用途には適さない。そこで、非同期型の撮像素子が提案されている。非同期型の撮像素子の画素は、アドレスごとに、光量がしきい値を超えた旨をイベントとしてリアルタイムに検出することが可能なイベント検出回路を有する。
特表２０１６－５３３１４０号公報
非同期型の固体撮像素子は、同期型の固体撮像素子と比べて高速にデータを生成し、出力することが可能である。非同期型の固体撮像素子を使うと、例えば、交通分野において、人または障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。しかし、アドレスイベント検出回路と同期型の検出回路を各画素に設けると、実装面積が大きくなってしまう課題がある。
本開示は、回路規模を抑制しつつ、出力の種類を切り替えることが可能な撮像回路および撮像装置を提供する。
本開示による撮像回路の一態様は、入射光を光電流に変換する光電変換素子と、前記光電流を電圧信号に変換する第１トランジスタと、前記電圧信号を増幅する第２トランジスタと、前記第１トランジスタに供給される電流を制御する第３トランジスタと、前記第２トランジスタに接続された第４トランジスタとを備えていてもよい。
前記第１トランジスタの制御電極および前記第２トランジスタの第１端子を連結する第１ノードと、第１基準電位との間に接続された第５トランジスタをさらに備えていてもよい。
前記第１ノードの後段には、バッファ、減算器および量子化器が接続されていてもよい。
前記第３トランジスタおよび前記第４トランジスタをオンにし、前記第５トランジスタを電流源として使う第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにする第２モードを切り替え可能に構成された制御部をさらに備えていてもよい。
前記制御部は、計測された光量に応じて前記第１モードまたは前記第２モードの切り替えを行うように構成されていてもよい。
前記光電変換素子と、前記第１トランジスタの第１端子および前記第２トランジスタの制御電極を連結する第２ノードとの間に接続された第６トランジスタをさらに備えていてもよい。
前記第１トランジスタおよび前記第２トランジスタは、多段型の対数変換回路に含まれていてもよい。
前記第２トランジスタの第２端子および前記第４トランジスタの第２端子を連結する第３ノードと、第２基準電位との間に接続された第６トランジスタをさらに備えていてもよい。
前記第３トランジスタをオンにし、前記第４トランジスタをオフにし、前記第５トランジスタを電流源として使い、前記第６トランジスタをオンにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第６トランジスタをオフにする第２モードを切り替え可能に構成された制御部をさらに備えていてもよい。
前段に前記第１トランジスタの制御電極および前記第２トランジスタの第１端子が接続されている第１スイッチと、前段に前記第２トランジスタの第２端子および前記第４トランジスタの第１端子が接続されている第２スイッチとをさらに備え、前記第４トランジスタは、前記第２トランジスタと第２基準電位との間に接続されていてもよい。
前記第１スイッチの後段には、バッファ、減算器および量子化器が接続され、前記第２スイッチの後段には、アナログデジタル変換器が接続されていてもよい。
前記第３トランジスタおよび前記第４トランジスタをオンにし、前記第５トランジスタを電流源として使い、前記第１スイッチをオンにし、前記第２スイッチをオフにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第１スイッチをオフにし、前記第２スイッチをオンにする第２モードを切り替え可能に構成された制御部をさらに備えていてもよい。
前記光電変換素子と、前記第５トランジスタが別のチップまたは基板に実装されていてもよい。
本開示の一態様による撮像装置は、アナログデジタル変換器と、複数の撮像回路とを備え、それぞれの前記撮像回路の第４トランジスタの第１端子は、信号線を介して前記アナログデジタル変換器に接続されていてもよい。
第３スイッチと、第４スイッチと、電流源とをさらに備え、前記第３スイッチは、前記信号線と、第２基準電位との間に接続され、前記第４スイッチおよび前記電流源は、前記信号線と前記第２基準電位との間に直列に接続されていてもよい。
第３トランジスタおよび前記第４トランジスタをオンにし、第５トランジスタを電流源として使い、前記第３スイッチをオンにし、前記第４スイッチをオフにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第３スイッチをオンにし、前記第４スイッチをオフにする第２モードを切り替え可能に構成された制御部をさらに備えていてもよい。
前記制御部は、計測された光量に応じて前記第１モードまたは前記第２モードの切り替えを行うように構成されていてもよい。
少なくともふたつの前記撮像回路の浮遊拡散層は、第７トランジスタを介して接続されていてもよい。
少なくともふたつの前記撮像回路の第１トランジスタの第２端子は、第８トランジスタを介して接続されていてもよい。
複数の前記撮像回路の光電変換素子、第１トランジスタ、第２トランジスタ、第３トランジスタおよび前記第４トランジスタは、同一のチップまたは基板に実装されていてもよい。
本開示による撮像装置の構成例を示したブロック図。 撮像素子の積層構造の例を示した図。 本開示による受光チップの例を示した平面図。 本開示による検出チップの例を示した平面図。 アドレスイベント検出部の例を示した平面図。 アドレスイベント検出回路の構成例を示したブロック図。 アドレスイベント検出回路の例を示した回路図。 本開示による撮像回路の例を示した回路図。 図８の回路の設定例を示したテーブル。 変形例１による撮像回路の例を示した回路図。 図１０の回路の設定例を示したテーブル。 対数読み出しと線形読み出しの切り替え処理の例を示したフローチャート。 対数読み出しと線形読み出しの切り替え処理の例を示したフローチャート。 変形例２による撮像回路の例を示した回路図。 変形例３による撮像回路の例を示した回路図。 変形例４による撮像回路の例を示した回路図。 変形例５による撮像回路の例を示した回路図。 変形例６による撮像回路の例を示した回路図。 変形例７による撮像回路の例を示した回路図。 変形例８による撮像回路の例を示した回路図。 変形例９による撮像回路の例を示した回路図。 変形例１０による撮像回路の例を示した回路図。 変形例１１による撮像回路の例を示した回路図。 図２３の回路の設定例を示したテーブル。 変形例１２による撮像回路の例を示した回路図。 変形例１３による撮像回路の例を示した回路図。 変形例１４による撮像回路の例を示した回路図。 変形例１５による撮像回路の例を示した回路図。 撮像回路の実装例１を示した図。 撮像回路の実装例２を示した図。 撮像回路の実装例３を示した図。 撮像回路の実装例４を示した図。 撮像回路の実装例５を示した図。 撮像回路の実装例６を示した図。 撮像回路の実装例７を示した図。 撮像回路の実装例８を示した図。 検出回路の実装例１を示した図。 検出回路の実装例２を示した図。 検出回路の実装例３を示した図。 検出回路の実装例４を示した図。 検出回路の実装例５を示した図。 検出回路の実装例６を示した図。 車両制御システムの概略的な構成例を示すブロック図。 撮像部及び車外情報検出部の設置位置の例を示す図。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
［撮像装置の構成例］
図１は、本開示による撮像装置の構成例を示したブロック図である。図１の撮像装置１００は、撮像レンズ１１０、撮像素子２００、記憶部１２０および制御部１３０を備える。撮像装置１００は、例えば、ウェアラブルデバイスに搭載されるカメラまたは車載カメラである。
撮像レンズ１１０は、入射光を撮像素子２００上に集光する。
撮像素子２００は、複数の画素を有する。複数の画素のそれぞれは、輝度の変化量の絶対値がしきい値を超えた場合、アドレスイベントを生成する。アドレスイベントは、例えば、オンイベントと、オフイベントとを含む。ここで、オンイベントは、検出輝度が第１しきい値を超えたことを示す。オフイベントは、検出輝度が第２しきい値を下回ったことを示す。例えば、第１しきい値として、基準値より大きい値を使うことができる。また、第２しきい値として、基準値より小さい値を使うことができる。ただし、第１しきい値および第２しきい値の設定方法を限定するものではない。
撮像素子２００の各画素は、アドレスイベントの検出結果を示す検出信号を出力する。それぞれの検出信号は、例えば、オンイベントの有無を示すオンイベント検出信号ＶＣＨと、オフイベントの有無を示すオフイベント検出信号ＶＣＬとを含む。なお、撮像素子２００内の画素は、オンイベントとオフイベントの両方を検出対象としてもよいし、これらのイベントのいずれかを検出対象としてもよい。
撮像素子２００は、検出信号より画像データを生成することができる。また、撮像素子２００は、画像データに対して認識処理などの所定の処理を実行する。そして、撮像素子２００は、信号線２０９を介して、処理後のデータを記憶部１２０に出力する。
記憶部１２０は、撮像素子２００から出力されたデータを記録するものである。制御部１３０は、撮像素子２００を制御し、所望のタイミングにおける画像データの撮像を実現する。
［撮像素子の構成例］
図２は、撮像素子２００の積層構造の一例を示している。図２の撮像素子２００は、検出チップ２０２と、検出チップ２０２の上に積層された受光チップ２０１とを備える。ビアなどの接続部を介し、これらのチップ間を電気的に接続することが可能である。電気的な接続は、ビアに限らず、例えば、Ｃｕ－Ｃｕ接合またはバンプによるものであってもよい。
図３は、受光チップ２０１の一例を示した平面図である。受光チップ２０１には、受光部２２０が設けられている。受光部２２０には、二次元格子状に複数のフォトダイオード２２１が配列される。フォトダイオード２２１は、入射光を光電変換し光電流を生成するように構成されている。これらのフォトダイオード２２１のそれぞれには、例えば、行アドレスと、列アドレスとを含む画素アドレスが割り当てられる。このため、行アドレス、列アドレスまたは画素アドレスを指定し、各種の制御を行うことが可能である。
図４は、検出チップ２０２の一例を示した平面図である。図４の検出チップ２０２は、信号処理回路２３０と、行駆動回路２５１と、列駆動回路２５２と、アドレス保持部２５３と、アドレスイベント検出部２６０とを備えている。
アドレスイベント検出部２６０は、複数のフォトダイオード２２１（画素）のそれぞれについて輝度の変化量の絶対値が所定のしきい値を超えたとき、アドレスイベントを生成する。そして、アドレスイベント検出部２６０は、各画素について、アドレスイベントの検出結果を示した検出信号を生成する。そして、アドレスイベント検出部２６０は、イネーブル信号に応じて検出信号を信号処理回路２３０に入力する。
ここで、イネーブル信号とは、各画素について、検出信号の出力を有効にするか否かを指定する信号である。イネーブル信号が出力を有効化させる波形である場合には、対応する画素から検出信号が出力される。一方、イネーブル信号が出力を無効化にさせる波形である場合には、対応する画素から検出信号は出力されない。
行駆動回路２５１は、行アドレスを選択し、当該行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力するように構成されている。
列駆動回路２５２は、列アドレスを選択し、当該列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるように構成されている。
アドレス保持部２５３は、異常が生じた欠陥画素の画素アドレスを保持するように構成されている。
信号処理回路２３０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路２３０は、検出信号を画素信号として二次元格子状に配列し、画像データを取得する。そして、信号処理回路２３０は、その画像データに対して画像認識処理などの信号処理を実行する。
なお、信号処理回路２３０は、画素ごとにアドレスイベントの検出頻度を取得し、検出頻度の統計量に基づいて欠陥画素を特定する機能を備えていてもよい。この場合、信号処理回路２３０は、その欠陥画素の画素アドレスをアドレス保持部２５３に保持する。また、信号処理回路２３０は、画素毎にイネーブル信号を生成し、アドレスイベント検出部２６０に供給する。欠陥画素に対応するイネーブル信号については、出力を無効にする波形のイネーブル信号が出力される。
図５は、アドレスイベント検出部２６０の平面図の一例である。図５にアドレスイベント検出部２６０には、二次元格子状に複数のアドレスイベント検出回路３００が配列されている。それぞれのアドレスイベント検出回路３００には画素アドレスが割り当てられる。また、アドレスイベント検出回路３００は、同一アドレスまたは対応するアドレスのフォトダイオード２２１と接続される。
アドレスイベント検出回路３００は、対応するフォトダイオード２２１からの光電流に応じた電圧信号を量子化するように構成されている。また、アドレスイベント検出回路３００は、イネーブル信号に応じて量子化された電圧信号を検出信号として出力するように構成されている。
［アドレスイベント検出回路の構成例］
図６は、アドレスイベント検出回路３００の構成例を示したブロック図である。図６のアドレスイベント検出回路３００は、電流電圧変換回路３１０と、バッファ３２０と、減算器４３０と、量子化器３４０と、転送回路３５０と、Ｎ型トランジスタ３６１および３６２とを備えている。
電流電圧変換回路３１０は、対応するフォトダイオード２２１からの電流信号を電圧信号に変換するように構成されている。また、電流電圧変換回路３１０は、電圧信号をバッファ３２０に供給する。
バッファ３２０は、入力された電圧信号を減算器４３０に出力するように構成されている。バッファ３２０を使うことにより、後段の回路を駆動する電力を増やすことができる。また、バッファ３２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
減算器４３０は、減算処理を実行することにより、補正信号の変化量を求めるように構成されている。減算器４３０は、変化量を微分信号として後段の量子化器３４０に供給する。
量子化器３４０は、微分信号を所定のしきい値と比較し、アナログの微分信号をデジタルの検出信号に変換するように構成されている。この処理は、量子化処理に相当する。量子化器３４０は、例えば、微分信号を第１しきい値および第２しきい値と比較し、比較結果を２ビットの検出信号として転送回路３５０に供給する。なお、量子化器３４０は、比較器の一例である。
Ｎ型トランジスタ３６１および３６２は、イネーブル信号に応じて電流電圧変換回路３１０、バッファ３２０、減算器４３０、量子化器３４０および転送回路３５０に供給される電力のオンオフをすることができる。これらのＮ型トランジスタとして、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタを使うことができる。Ｎ型トランジスタ３６１および３６２は、電源端子と、電源線３６３との間に直列に接続され、それらのゲートには、信号処理回路２３０から供給されたイネーブル信号ＥＮｘおよびＥＮｙが入力される。電源線３６３は、電流電圧変換回路３１０、バッファ３２０、減算器４３０、量子化器３４０のそれぞれの電源端子に接続される。なお、Ｎ型トランジスタ３６１および３６２は、トランジスタの一例である。
ここで、イネーブル信号ＥＮｘおよびＥＮｙは、画素アドレスが（ｘ、ｙ）の画素の出力を有効にするか否かを指示する信号である。例えば、有効にする場合にイネーブル信号ＥＮｘおよびＥＮｙの両方にハイレベルが設定される。また、無効にする場合、イネーブル信号ＥＮｘまたはＥＮｙの少なくとも一方にローレベルが設定される。
転送回路３５０は、列駆動回路２５２からの列駆動信号に応じて、検出信号を信号処理回路２３０に転送するように構成されている。
図７は、一般的なアドレスイベント検出回路の例を示した回路図である。ここで、アドレスイベント回路は、撮像回路の一例である。図７では、図６のフォトダイオード２２１と、電流電圧変換回路３１０と、バッファ３２０と、減算器４３０と、量子化器３４０と、転送回路３５０とに相当する部分が詳細に示されている。
図７のアドレスイベント検出回路は、フォトダイオードＰＤと、電流電圧変換回路２と、バッファ３と、減算器４と、量子化器５と、ロジック回路６とを含む。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。グラウンドとして、例えば、回路の基準電位または基板の基準電位を使うことができる。ただし、グラウンドとして使われる基準電位の種類を限定するものではない。
図７の電流電圧変換回路２は、一般的な対数出力を行う検出回路となっている。電流電圧変換回路２は、トランジスタ２０と、トランジスタ２１と、トランジスタ２３とを含んでいる。トランジスタ２０およびトランジスタ２１として、例えば、ＮＭＯＳトランジスタを使うことができる。また、トランジスタ２３として、例えば、ＰＭＯＳトランジスタを使うことができる。トランジスタ２３のゲート端子には、バイアス電圧ＰＢｉａｓが印加されている。バイアス電圧ＰＢｉａｓの値に応じて、トランジスタ２３を電流源トランジスタとして使うことができる。
トランジスタ２０のソースは、フォトダイオードＰＤのカソードに接続されている。トランジスタ２０のドレインは、電源電位に接続されている。トランジスタ２０のゲートは、トランジスタ２１のソースに接続されている。そして、トランジスタ２３のソースは、電源電位ＶＤＤに接続されている。また、トランジスタ２３のドレインは、トランジスタ２０のゲートおよびトランジスタ２１のソースに接続されている。また、トランジスタ２１のゲートは、トランジスタ２０のソースおよびフォトダイオードＰＤのカソードに接続されている。トランジスタ２１のドレインは、グラウンドに接続されている。
電流電圧変換回路２は、フォトダイオードＰＤを流れる電流を対数出力の電圧値に変換する。図７の電流電圧変換回路２は、ソース接地型の対数変換回路であるが、この構成は一例にしかすぎない。したがって、電流を電圧に変換するその他の構成の回路を用いてもよい。例えば、電流電圧変換回路２として、ダイオード型の回路、ゲート接地型の回路またはゲインブースト型（多段型）の対数変換回路を使ってもよい。
バッファ３は、トランジスタ３０と、電流源Ｓ１とを含んでいる。トランジスタ３０として、例えば、ＮＭＯＳトランジスタを使うことができる。電流源Ｓ１として、例えば、ＰＭＯＳトランジスタを使うことができる。トランジスタ３０のソースは、電源電位に接続されている。また、トランジスタ３０のゲートは、電流電圧変換回路２（図７の例の場合、トランジスタ２３のドレインおよびトランジスタ２１のソースの間にあるノード）に接続されている。電流源Ｓ１は、トランジスタ３０のドレインとグラウンドとの間に接続されている。
バッファ３は、インピーダンス変換を行うソースフォロワ回路となっている。ソースフォロワ回路を使うことにより、電流電圧変換回路２から出力される電圧信号の振幅に関わらず、高い入力インピーダンスと、低い出力インピーダンスを維持することが可能となる。
減算器４は、キャパシタＣ１と、キャパシタＣ２と、トランジスタ３１と、トランジスタ３２と、電流源Ｓ２とを備えている。トランジスタ３１およびトランジスタ３２として、例えば、ＰＭＯＳトランジスタを使うことができる。電流源Ｓ２として、例えば、ＮＭＯＳトランジスタを使うことができる。
トランジスタ３２のソースは、電源電位に接続されている。電流源Ｓ２は、トランジスタ３２のドレインと、グラウンドとの間に接続されている。また、トランジスタ３２のドレインおよび電流源Ｓ２を連結するノードと、トランジスタ３０のドレインおよび電流源Ｓ１を連結するノードとの間には、キャパシタＣ１と、キャパシタＣ２が直列に接続されている。トランジスタ３２のゲートと、トランジスタ３１のソースは、いずれもキャパシタＣ１およびキャパシタＣ２を連結するノードに接続されている。トランジスタ３１のドレインは、トランジスタ３２のドレインおよび電流源Ｓ２を連結するノードに接続されている。
トランジスタ３２および電流源Ｓ２は、トランジスタ３２のゲートを入力側、トランジスタ３２のドレインおよび電流源Ｓ２を連結するノードを出力側とする、インバータを形成する。このインバータは、入力電圧を反転して出力するように構成されている。キャパシタＣ２は、インバータに並列に接続されている。トランジスタ３１のゲート電圧は、行駆動信号によって制御される。したがって、トランジスタ３１のソース／ドレイン間は、行駆動信号に応じてオンオフする。
トランジスタ３１のソース／ドレイン間が導通状態となったときにキャパシタＣ１のバッファ３側（入力側）に電圧信号Ｖｉｎｉｔが入力されると、キャパシタＣ１の反対側は、仮想接地端子となる。仮想接地端子の電位をゼロとすると、キャパシタＣ１に蓄えられている電位Ｑｉｎｉｔは、キャパシタＣ１の静電容量をｃ１とすると、下記の式（１）のように表される。
Figure 2023040318000002
一方、このときキャパシタＣ２の両端は、短絡されているため、キャパシタＣ２の蓄積電荷はほぼゼロになる。
次に、トランジスタ３１のソース／ドレイン間が非導通状態となったときの動作について述べる。この場合、キャパシタＣ１のバッファ３側（入力側）の電圧がＶａｆｔｅｒに変化した場合を考える。この場合、キャパシタＣ１に蓄えられる電荷Ｑａｆｔｅｒは、下記の式（２）のようになる。
Figure 2023040318000003
一方、このときキャパシタＣ２に蓄えられる電荷Ｑ２は、出力電圧をＶｏｕｔ、キャパシタＣ２の静電容量をｃ２とすると、下記の式（３）のようになる。
Figure 2023040318000004
トランジスタ３１のソース／ドレイン間の導通状態に関わらず、キャパシタＣ１およびキャパシタＣ２の総電荷量は変化しないため、下記の式（４）が成立する。
Figure 2023040318000005
式（１）～（３）を式（４）に代入すると、下記の式（５）を得ることができる。
Figure 2023040318000006
式（５）は、電圧信号の減算動作を示している。減算動作の利得は、ｃ１／ｃ２となる。利得を最大化するために、ｃ１の値が大きく、なおかつｃ２の値が小さくなるような設計を行うことができる。ただし、ｃ２の値を小さく設定しすぎると、ｋＴＣノイズが増大し、特性に影響する可能性がある。したがって、利得とノイズのトレードオフを考慮した設計を行う必要がある。なお、画素ごとに減算器４を含むアドレスイベント検出回路が実装されるため、キャパシタＣ１およびキャパシタＣ２には、面積上の制約がある。
量子化器５は、トランジスタ３３～３６を備えている。トランジスタ３３およびトランジスタ３４として、例えば、ＰＭＯＳトランジスタを使うことができる。また、トランジスタ３５およびトランジスタ３６として、例えば、ＮＭＯＳトランジスタを使うことができる。
トランジスタ３３のソースは、電源電位に接続されている。また、トランジスタ３３のドレインは、トランジスタ３５のソースに接続されている。トランジスタ３５のドレインは、グラウンドに接続されている。トランジスタ３４のソースは、電源電位に接続されている。また、トランジスタ３４のドレインは、トランジスタ３６のソースに接続されている。トランジスタ３６のドレインは、グラウンドに接続されている。量子化器５は、入力端子を介して、トランジスタ３２のドレインおよび電流源Ｓ２の間にあるノード（減算器４）に接続されている。また、量子化器５の入力端子は、トランジスタ３３のゲートおよびトランジスタ３４のゲートに接続されている。
トランジスタ３５のゲートには、バイアス電圧Ｖｂｏｎが印加されている。一方、トランジスタ３６のゲートには、バイアス電圧Ｖｂｏｆｆが印加されている。ここで、バイアス電圧Ｖｂｏｎは、第１しきい値に相当し、バイアス電圧Ｖｂｏｆｆは、第２しきい値に相当する。また、量子化器５の一方の出力端子は、トランジスタ３３のドレインおよびトランジスタ３５のソースを連結するノードに接続されている。この出力端子の電圧は、オンイベント検出信号ＶＣＨに相当する。量子化器５の他方の出力端子は、トランジスタ３４のドレインおよびトランジスタ３６のソースを連結するノードに接続されている。この出力端子の電圧は、オフイベント検出信号ＶＣＬに相当する。
すなわち、量子化器５は、微分信号が第１しきい値を超えた場合に、ハイレベルのオンイベント検出信号ＶＣＨを出力し、微分信号が第２しきい値を下回った場合に、ローレベルのオフイベント検出信号ＶＣＬを出力するように構成されている。
ロジック回路６は、上述の信号処理回路２３０に相当する。すなわち、ロジック回路６は、量子化器５から入力されたオンイベント検出信号ＶＣＨおよびオフイベント検出信号ＶＣＬに基づいて各種の信号処理を行うことができる。ロジック回路６は、図７に示したアドレスイベント検出回路（画素）だけでなく、その他のアドレスイベント検出回路にも接続されていてもよい。これにより、ロジック回路６は、検出信号を画素信号として二次元格子状に配列し、画像データを取得することができる。そして、ロジック回路６は、その画像データに対して画像認識処理などの信号処理を実行することができる。
図７に示したアドレスイベント検出回路は、対数出力を行うものである。ただし、近年は、対数出力に加えて線形出力も行うことが可能なアドレスイベント検出回路も開発されている。しかし、対数出力と線形出力を切り替える機能を提供するために回路規模が大きくなってしまい、省電力化および小型化が困難であった。
そこで、本開示は、回路規模を抑制しつつ、対数出力と線形出力を切り替えることが可能な撮像回路および撮像装置を提供する。
図８の回路図は、対数出力と線形出力を切り替えることが可能な回路の例を示している。図８は、２画素分のアドレスイベント検出回路を含んでいる。ただし、本開示による撮像装置が有する画素数は、これより多くてもよい。それぞれのアドレスイベント検出回路は、検出回路２Ｄと、バッファ３と、減算器４と、量子化器５とを備えている。このうち、図８のバッファ３、減算器４および量子化器５の構成は、図７のアドレスイベント検出回路と同様である。図示されていないものの、量子化器５の後段には、ロジック回路６が接続されていてもよい。
検出回路２Ｄは、フォトダイオードＰＤと、トランジスタ２０と、トランジスタ２１と、トランジスタ２２と、トランジスタ２３と、トランジスタ２５と、トランジスタ２６とを備えている。例えば、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２５およびトランジスタ２６として、ＮＭＯＳトランジスタを使うことができる。例えば、トランジスタ２３として、ＰＭＯＳトランジスタを使うことができる。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。グラウンドとして、例えば、回路の基準電位または基板の基準電位を使うことができる。ただし、グラウンドとして使われる基準電位の種類を限定するものではない。
フォトダイオードＰＤのカソードは、トランジスタ２５のドレインに接続されている。一方、トランジスタ２５のソースは、トランジスタ２１のゲートに接続されている。トランジスタ２５のソースと、トランジスタ２１のゲートとの間の電気的な接続の少なくとも一部は、浮遊拡散層（ＦＤ）４７によって形成されていてもよい。また、トランジスタ２０のソースは、トランジスタ２５のソースおよびトランジスタ２１のゲートに接続されている。トランジスタ２０のドレインは、トランジスタ２２のドレインに接続されている。トランジスタ２２のソースは、電源電位に接続されている。トランジスタ２２のゲートには、バイアス電圧ＲＳＴが印加される。バイアス電圧ＲＳＴは、アドレスイベント検出回路の設定に応じて制御される。
トランジスタ２０のゲートは、トランジスタ２１のソースおよびトランジスタ２３のドレインを連結するノードに接続されている。トランジスタ２１のソースおよびトランジスタ２３のドレインを連結するノードは、信号線Ｈｏｕｔを介してバッファ３の入力側（トランジスタ３０のゲート）に接続されている。ここで、信号線Ｈｏｕｔは、検出回路２Ｄの第１出力端子に相当する。トランジスタ２３のソースは、電源電位ＶＤＤに接続されている。一方、トランジスタ２３のゲートには、バイアス電圧ＰＢｉａｓが印加されている。バイアス電圧ＰＢｉａｓに応じて、トランジスタ２３を電流源トランジスタとして使ったり、トランジスタ２３のソース／ドレイン間を非導通状態にしたりすることができる。
トランジスタ２１のドレインは、トランジスタ２６のドレインに接続されている。トランジスタ２６のゲートに印加されるバイアス電圧は、制御可能である。トランジスタ２６のソースは、信号線Ｖｏｕｔに接続されている。トランジスタ２６のソースは、検出回路２Ｄの第２出力端子に相当する。信号線Ｖｏｕｔは、垂直信号線の一例である。図８に示したように、信号線Ｖｏｕｔには、複数の検出回路２Ｄの第２出力端子が接続されていてもよい。なお、信号線Ｖｏｕｔは、トランジスタ３１のゲート電圧を制御する信号線とは、別途設けられた信号線であってもよい。
信号線Ｖｏｕｔは、アナログデジタル変換器４３に接続されている。また、信号線Ｖｏｕｔは、スイッチ４０を介してグラウンドと接続されている。さらに、信号線Ｖｏｕｔと、グラウンドとの間には、スイッチ４１および電流源４２が直列に接続されている。スイッチ４０、スイッチ４１および電流源４２として、例えば、ＦＥＴ（電界効果トランジスタ）を使うことができる。
このように、検出回路２Ｄは、図７の電流電圧変換回路２に、トランジスタ２２と、トランジスタ２５と、トランジスタ２６とを追加した回路に相当する。このうち、トランジスタ２２およびトランジスタ２６が対数出力と線形出力との間の切り替えを実現するために追加されたトランジスタに相当する。一方、トランジスタ２５は、相関二重サンプリング（ＣＤＳ）のための任意的なスイッチである。後述するように、トランジスタ２５を省略した構成の回路を使ってもよい。
図８のトランジスタ２１は、増幅トランジスタに相当する。図８の回路では、増幅トランジスタのソースとドレインがそれぞれ別個の信号処理回路に接続されていることがわかる。例えば、図８の回路の場合、増幅トランジスタのソース側がロジック回路６（ＤＶＳ回路）に接続され、増幅トランジスタのドレイン側がアナログデジタル変換器４３に接続されている。ただし、増幅トランジスタのソース側／ドレイン側が接続される信号処理回路の種類は、図８の例と異なっていてもよい。
また、信号線Ｖｏｕｔの接続先となるアナログデジタル変換器４３の種類については特に問わない。例えば、アナログデジタル変換器４３は、カラムＡＤＣであってもよい。この場合、１カラムまたは複数カラムに、１以上のカラムＡＤＣが用意される。カラムＡＤＣは、複数カラムで共用されるものであってもよい。また、アナログデジタル変換器４３は、領域ＡＤＣであってもよいし、画素ごとに用意されるＡＤＣであってもよい。また、アナログデジタル変換器４３が実装される場所については特に問わない。例えば、アナログデジタル変換器４３は、フォトダイオードＰＤとは異なるチップに実装されていてもよい。
ここで、図９のテーブルを参照しながら、図８の回路の動作を説明する。図８の回路では、同じ信号線Ｖｏｕｔに接続されている検出回路２Ｄのグループ（行または列）ごとに対数出力または線形出力を切り替えることができる。
はじめに、対数出力を行う場合における設定について説明する。この場合、トランジスタ２２のゲートのバイアス電圧ＲＳＴは、電源電位に設定される。また、トランジスタ２３のゲートのバイアス電圧ＰＢｉａｓは、トランジスタ２３を電流源として動作させる電圧に設定される。さらに、トランジスタ２６のゲートのバイアス電圧は、トランジスタ２６のソース／ドレイン間を導通させる電圧に設定される。スイッチ４０は、オンに、スイッチ４１は、オフに、それぞれ設定される。なお、トランジスタ２５のソース／ドレイン間は、対数出力による検出を行っている期間、オンに設定される。このため、対数出力が行われる場合、信号線Ｖｏｕｔがグラウンドされる。そして、トランジスタ２５がオンになっている場合、フォトダイオードＰＤの光電流は、電圧信号に変換され、検出回路２Ｄ（信号線Ｈｏｕｔ）の第１出力端子を介して後段の回路（バッファ３）に出力される。
次に、線形出力を行う場合における設定について説明する。この場合、トランジスタ２２のゲートのバイアス電圧ＲＳＴには、パルス状の電圧信号が印加される。また、トランジスタ２３のゲートのバイアス電圧ＰＢｉａｓは、グラウンド電位に設定される。さらに、トランジスタ２６のゲートのバイアス電圧は、トランジスタ２６のソース／ドレイン間を導通させる電圧に設定される。スイッチ４０は、オフに、スイッチ４１は、オンに、それぞれ設定される。なお、トランジスタ２５のソース／ドレイン間は、線形出力による検出を行っている期間と、リセット処理が行われている期間、オンに設定される。このため、線形出力が行われる場合、信号線Ｖｏｕｔには、電流源４２より電流が供給される。そして、トランジスタ２５がオンになっている場合、フォトダイオードＰＤの光電流は、電圧信号に変換され、検出回路２Ｄの第２出力端子を介して信号線Ｖｏｕｔに出力される。アナログデジタル変換器４３は、電圧信号をデジタル信号に変換することができる。
なお、図８に示した回路の極性を反転させた回路を使ってもよい。この場合、フォトダイオードＰＤのアノードに代わり、カソードが基準電位に接続される。また、図８のＰＭＯＳトランジスタがＮＭＯＳトランジスタに、ＮＭＯＳトランジスタがＰＭＯＳトランジスタにそれぞれ置き換えればよい。すなわち、光電変換素子の端子の接続関係およびトランジスタの伝導型を反転させることによって回路の極性を反転することが可能である。同様に、以下に示す複数の回路についても、極性を反転させることが可能である。また、グラウンドおよび電源電位は、いずれも基準電位の例であり、極性に応じて任意の電位を使うことが可能である。
図８に示した回路は、対数出力と線形出力とを切り替え可能な回路の一例にしかすぎない。したがって、これとは異なる構成の回路を用いて対数出力と線形出力の切り替えを行ってもよい。
本開示による撮像回路は、光電変換素子と、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタとを備えていてもよい。光電変換素子は、入射光を光電流に変換する。第１トランジスタは、光電流を電圧信号に変換する。第２トランジスタは、電圧信号を増幅する。第３トランジスタは、第１トランジスタに供給される電流を制御する。第４トランジスタは、第２トランジスタに接続されている。上述のトランジスタ２０は、第１トランジスタの一例である。トランジスタ２１は、第２トランジスタの一例である。バイアス電圧ＲＳＴがゲートに印加されているトランジスタ（例えば、トランジスタ２２）は、第３トランジスタの一例である。トランジスタ２６は、第４トランジスタの一例である。フォトダイオードＰＤは、光電変換素子の一例である。
また、本開示による撮像回路は、第１トランジスタの制御電極および第２トランジスタの第１端子を連結する第１ノードと、第１基準電位との間に接続された第５トランジスタをさらに備えていてもよい。ここで、ＭＯＳトランジスタのゲートは、トランジスタの制御電極の一例である。ＭＯＳトランジスタのソースは、トランジスタの第１端子の一例である。電源電位ＶＤＤは、第１基準電位の一例である。トランジスタ２３は、第５トランジスタの一例である。ただし、極性の異なる回路を実装する場合、第１端子および第１基準電位の対応関係は、上述とは異なっていてもよい。
さらに、本開示による撮像回路は、光電変換素子と、第１トランジスタの第１端子および第２トランジスタの制御電極を連結する第２ノードとの間に接続された第６トランジスタをさらに備えていてもよい。トランジスタ２５は、第６トランジスタの一例である。
さらに、本開示による撮像回路では、第１ノードの後段に、バッファ、減算器および量子化器が接続されていてもよい。トランジスタ２３およびトランジスタ２１を連結するノードは、第１ノードの一例である。
本開示による撮像回路は、制御部をさらに備えていてもよい。制御部は、第１モードと、第２モードを切り替え可能に構成されていてもよい。第１モードでは、第３トランジスタおよび第４トランジスタをオンにし、第５トランジスタを電流源として使うことができる。第２モードでは、第３トランジスタの制御電極にパルス電圧を印加し、第４トランジスタをオンにし、第５トランジスタをオフにすることができる。
本開示による撮像装置は、アナログデジタル変換器と、複数の撮像回路を備えていてもよい。それぞれの撮像回路の第４トランジスタの第１端子は、信号線を介してアナログデジタル変換器に接続されていてもよい。また、本開示による撮像装置は、第３スイッチと、第４スイッチと、電流源とをさらに備えていてもよい。第３スイッチは、信号線と、第２基準電位との間に接続されている。第４スイッチおよび電流源は、信号線と第２基準電位との間に直列に接続されている。
図１０の回路図は、変形例１による撮像回路の例を示している。図１０のアドレスイベント回路は、検出回路２Ａと、バッファ３と、減算器４と、量子化器５、ロジック回路６とを備えている。バッファ３、減算器４、量子化器５およびロジック回路６の構成は、図７のアドレスイベント回路と同様である。検出回路２Ａは、フォトダイオードＰＤと、トランジスタ２０と、トランジスタ２１と、トランジスタ２２と、トランジスタ２３と、トランジスタ２４と、スイッチＬｏｇＥＮと、スイッチＬｉｎＥＮとを備えている。トランジスタ２０、トランジスタ２１、トランジスタ２２およびトランジスタ２４として、例えば、ＮＭＯＳトランジスタを使うことができる。トランジスタ２３として、例えば、ＰＭＯＳトランジスタを使うことができる。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。グラウンドとして、例えば、回路の基準電位または基板の基準電位を使うことができる。ただし、グラウンドとして使われる基準電位の種類を限定するものではない。
フォトダイオードＰＤのカソードは、トランジスタ２０のソースおよびトランジスタ２１のゲートに接続されている。トランジスタ２０のドレインは、トランジスタ２２のドレインに接続されている。トランジスタ２２のソースは、電源電位に接続されている。また、トランジスタ２２のゲートには、バイアス電圧ＲＳＴが印加されている。一方、トランジスタ２０のゲートは、トランジスタ２１のソース、トランジスタ２３のドレインおよびスイッチＬｏｇＥＮに接続されている。トランジスタ２３のソースは、電源電位ＶＤＤに接続されている。トランジスタ２３のゲートには、バイアス電圧ＰＢｉａｓが印加されている。
トランジスタ２１のドレインは、スイッチＬｉｎＥＮおよびトランジスタ２４のソースに接続されている。トランジスタ２４のゲートには、バイアス電圧ＮＢｉａｓが印加されている。また、トランジスタ２４のドレインは、グラウンドに接続されている。スイッチＬｏｇＥＮは、トランジスタ２３のドレインおよびトランジスタ２１のソースを連結するノードと、検出回路２Ａの出力端子との間に接続されている。一方、スイッチＬｉｎＥＮは、トランジスタ２１のドレインおよびトランジスタ２４のソースを連結するノードと、検出回路２Ａの出力端子との間に接続されている。検出回路２Ａの出力端子は、バッファ３の入力側（トランジスタ３０のゲート）に接続されている。
ここで、図１１のテーブルを参照しながら、図１０の回路の動作を説明する。
はじめに、対数出力を行う場合における設定について説明する。この場合、トランジスタ２２のゲートのバイアス電圧ＲＳＴは、電源電位に設定される。また、トランジスタ２３のゲートのバイアス電圧ＰＢｉａｓは、トランジスタ２３を電流源として動作させる電圧に設定される。さらに、トランジスタ２４のゲートのバイアス電圧は、電源電位に設定される。スイッチＬｏｇＥＮは、オンに、スイッチＬｉｎＥＮは、オフに、それぞれ設定される。対数出力が行われる場合、フォトダイオードＰＤの光電流は、電圧信号に変換され、検出回路２Ａの出力端子を介して後段の回路（バッファ３）に出力される。
次に、線形出力を行う場合における設定について説明する。この場合、トランジスタ２２のゲートのバイアス電圧ＲＳＴには、パルス状の電圧信号が印加される。また、トランジスタ２３のゲートのバイアス電圧ＰＢｉａｓは、グラウンド電位に設定される。さらに、トランジスタ２４のゲートのバイアス電圧は、トランジスタ２４を電流源として動作させる電圧に設定される。スイッチＬｏｇＥＮは、オフに、スイッチＬｉｎＥＮは、オンに、それぞれ設定される。線形出力が行われる場合も、フォトダイオードＰＤの光電流は、電圧信号に変換され、検出回路２Ａの出力端子を介して後段の回路（バッファ３）に出力される。
図１０の回路において、ロジック回路６は、それぞれの画素ごとに設けられていてもよいし、複数の画素で共用されていてもよい。また、ロジック回路６は、フォトダイオードＰＤと同一のチップに実装されていてもよいし、フォトダイオードＰＤと異なるチップに実装されていてもよい。
図１０の回路では、増幅トランジスタ（トランジスタ２１）のソースとドレインには、それぞれ異なるスイッチが接続されている。スイッチＬｉｎＥＮおよびスイッチＬｏｇＥＮのいずれがオンとなっている場合においても、検出信号は、ロジック回路６（ＤＶＳ回路）またはその前段の回路に供給される。したがって、図１０のロジック回路６として、スイッチＬｉｎＥＮおよびスイッチＬｏｇＥＮの状態に応じてモードが切り替え可能な回路を使うことができる。例えば、ロジック回路６は、スイッチＬｏｇＥＮがオンであるときに、対数出力に対応した第１モードで動作することができる。また、ロジック回路６は、スイッチＬｉｎＥＮがオンであるときに、線形出力に対応した第２モードで動作することができる。例えば、光量に基づき上述のロジック回路６のモードを切り替えることができる。光量は、例えば、専用の画素または外部のセンサによって計測することができる。例えば、露光時間またはアナログゲインを調整した画素を使って光量を計測してもよい。
本開示による撮像回路は、前段に第１トランジスタの制御電極および第２トランジスタの第１端子が接続されている第１スイッチと、前段に第２トランジスタの第２端子および第４トランジスタの第１端子が接続されている第２スイッチとをさらに備えていてもよい。この場合、第４トランジスタは、第２トランジスタと第２基準電位との間に接続されていてもよい。図１０のトランジスタ２４は、第４トランジスタの一例である。スイッチＬｏｇＥＮは、第１スイッチの一例である。スイッチＬｉｎＥＮは、第２スイッチの一例である。グラウンドは、第２基準電位の一例である。第１スイッチの後段には、バッファ、減算器および量子化器が接続され、第２スイッチの後段には、アナログデジタル変換器が接続されていてもよい。
図１２は、対数読み出しと線形読み出しの切り替え処理の例を示したフローチャートである。図１０の回路の場合、第１モードは、対数読み出しに、第２モードは、線形読み出しにそれぞれ相当する。モード切り替えは、画素アレイ全体について行われてもよいし、画素アレイの一部について行われてもよい。以下では、図１２のフローチャートを参照しながら処理を説明する。
はじめに、撮像回路は、所定の期間、対数読み出しを行う（ステップＳ１０）。次に、環境における光量を計測する（ステップＳ１１）。そして、計測された光量がしきい値未満であるか否かを判定する（ステップＳ１２）。計測された光量がしきい値未満である場合（ステップＳ１２のＹＥＳ）、撮像回路を対数読み出しから線形読み出しに切り替える（ステップＳ１３）。次に、撮像回路は、所定の期間、線形読み出しを行う（ステップＳ１４）。そして、一定期間の経過後、撮像回路は、対数読み出しに切り替わる（ステップＳ１５）。例えば、タイマ回路を使い、ステップＳ１５における時間の計測を行うことができる。一方、計測された光量がしきい値以上である場合（ステップＳ１２のＮＯ）、撮像回路は、所定の期間、対数読み出しを行う（ステップＳ１０）。
図１２では、光量が比較的少ないときに線形読み出しに切り替わる処理の例を示した。ただし、読み出し方法の切り替え条件はこれとは異なっていてもよい。例えば、図１３のフローチャートのように、光量が比較的多いときに線形読み出しに切り替わる処理を採用してもよい。以下では、図１３のフローチャートを参照しながら処理を説明する。
はじめに、撮像回路は、所定の期間、対数読み出しを行う（ステップＳ２０）。次に、環境における光量を計測する（ステップＳ２１）。そして、計測された光量がしきい値以上であるか否かを判定する（ステップＳ２２）。計測された光量がしきい値以上である場合（ステップＳ２２のＹＥＳ）、撮像回路を対数読み出しから線形読み出しに切り替える（ステップＳ２３）。次に、撮像回路は、所定の期間、線形読み出しを行う（ステップＳ２４）。そして、一定期間の経過後、撮像回路は、対数読み出しに切り替わる（ステップＳ２５）。例えば、タイマ回路を使い、ステップＳ２５における時間の計測を行うことができる。一方、計測された光量がしきい値未満である場合（ステップＳ２２のＮＯ）、撮像回路は、所定の期間、対数読み出しを行う（ステップＳ２０）。
このように、制御部は、計測された光量に応じて第１モードまたは第２モードの切り替えを行うように構成されていてもよい。
図１４は、変形例２による撮像回路の例を示している。図１４のアドレスイベント回路は、検出回路２Ｃと、バッファ３と、減算器４と、量子化器５、ロジック回路６とを備えている。バッファ３、減算器４、量子化器５およびロジック回路６の構成は、図７のアドレスイベント回路と同様である。検出回路２Ｃの構成は、フォトダイオードＰＤのカソードと、トランジスタ２０のソースおよびトランジスタ２１のゲートを連結するノードとの間に、トランジスタ２５が設けられている点を除けば、図１０の検出回路２Ａと同様である。すなわち、トランジスタ２５のドレインは、フォトダイオードＰＤのカソードに接続されている。また、トランジスタ２５のソースは、トランジスタ２０のソースおよびトランジスタ２１のゲートに接続されている。
対数出力による検出を行っている期間、トランジスタ２５のソース／ドレイン間をオンに設定することができる。また、線形出力による検出を行っている期間と、リセット処理が行われている期間、トランジスタ２５のソース／ドレイン間をオンに設定することができる。
図１４の回路においても、ロジック回路６を第１モード（対数読み出し）または第２モード（線形読み出し）にして使用することができる。例えば、ロジック回路６は、第１モードにおいて、計測される光量のコントラスト比がしきい値を超えるか否かによって被写体の動きを検出することができる。また、ロジック回路６は、第２モードにおいて、計測される光量の差がしきい値を超えるか否かによって被写体の動きを検出することができる。ただし、ロジック回路６は、その他の基準によって被写体の動きを検出してもよい。
図１５は、変形例３による撮像回路の例を示している。図１５のアドレスイベント回路は、検出回路２Ｂと、バッファ３と、減算器４と、量子化器５、ロジック回路６とを備えている。バッファ３、減算器４、量子化器５およびロジック回路６の構成は、図７のアドレスイベント回路と同様である。一方、検出回路２Ｂの構成は、スイッチＬｉｎＥＮの出力側の接続先を除けば、図１０の検出回路２Ａと同様である。すなわち、スイッチＬｉｎＥＮの出力側は、バッファ３ではなく、信号線Ｖｏｕｔに接続されている。このように、対数出力の信号と線形出力の信号を異なる回路に出力してもよい。
図１６は、変形例４による撮像回路の例を示している。図１６では、複数の検出回路２ｄが信号線Ｖｏｕｔに接続されている。検出回路２ｄは、図８の検出回路２Ｄのトランジスタ２５を省略したものに相当する。
それぞれの検出回路２ｄでは、増幅トランジスタ（トランジスタ２１）のドレインがトランジスタ２６を介して信号線Ｖｏｕｔに接続されている。具体的には、トランジスタ２１のドレインがトランジスタ２６のドレインに接続され、トランジスタ２６のソースが信号線Ｖｏｕｔに接続されている。また、図１６に示したように、信号線Ｖｏｕｔとグラウンドとの間にスイッチ４０を設けてもよい。ここで。スイッチ４０は、画素アレイの外側に実装されていてもよい。
図１７は、変形例５による撮像回路の例を示している。図１７の回路は、図１６の回路に、スイッチ４１および電流源４２を追加したものに相当する。スイッチ４１および電流源４２は、信号線Ｖｏｕｔとグラウンドとの間に、直列に接続されている。スイッチ４１および電流源４２は、スイッチ４０からみて並列に接続されている。図１７の構成において、スイッチ４０をオフ、スイッチ４１をオンにし、検出回路２ｄで線形出力を行った場合、信号線Ｖｏｕｔより階調信号を読み出すことができる。
図１８は、変形例６による撮像回路の例を示している。図１８の回路は、図１７のそれぞれの撮像回路のフォトダイオードＰＤのカソードと、浮遊拡散層４７との間にトランジスタ２５を追加したものに相当する。すなわち、トランジスタ２５のドレインは、フォトダイオードＰＤのカソードに接続されている。一方、トランジスタ２５のソースは、浮遊拡散層４７に接続されている。
なお、本開示による撮像回路では、浮遊拡散層４７の容量を可変にしてもよい。また、ひとつの浮遊拡散層を複数のフォトダイオードＰＤで共有してもよい。さらに、変換トランジスタ（トランジスタ２０）のフォトダイオードＰＤと反対側の容量を可変にしてもよい。
図１９は、変形例７による撮像回路の例を示している。図１９の検出回路２Ｅは、フォトダイオードＰＤと、トランジスタ２０と、トランジスタ２１と、トランジスタ２２と、トランジスタ２３と、トランジスタ２４と、トランジスタ２５とを備えている。トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２４およびトランジスタ２５は、ＮＭＯＳトランジスタである。一方、トランジスタ２３は、ＰＭＯＳトランジスタである。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。また、フォトダイオードＰＤのカソードは、トランジスタ２５のドレインに接続されている。トランジスタ２５のソースは、トランジスタ２０のソースおよびトランジスタ２１のゲートに接続されている。トランジスタ２０のゲートは、トランジスタ２１のソース、トランジスタ２３のドレインおよび信号線Ｈｏｕｔ（第１出力端子）に接続されている。トランジスタ２０のドレインは、トランジスタ２２のドレインに接続されている。また、トランジスタ２２のソースは、電源電位に接続されている。トランジスタ２２のゲートには、バイアス電圧ＲＳＴが印加されている。トランジスタ２３のソースは、電源電位ＶＤＤに接続されている。また、トランジスタ２３のゲートには、バイアス電圧ＰＢｉａｓが印加されている。
トランジスタ２１のドレインおよびトランジスタ２４のソースは、第２出力端子を介して信号線Ｖｏｕｔに接続されている。トランジスタ２４のドレインは、グラウンドに接続されている。また、トランジスタ２４のゲートには、バイアス電圧ＮＢｉａｓが印加されている。
図１９の検出回路２Ｅの動作は、スイッチＬｉｎＥＮおよびスイッチＬｏｇＥＮがない点を除けば、図１４の検出回路２Ｃと同様である。
図２０は、変形例８による撮像回路の例を示している。図２０の検出回路２Ｆは、検出回路２Ｄにトランジスタ２７を追加したものに相当する。すなわち、トランジスタ２７のソースは、トランジスタ２２のドレインおよびトランジスタ２０のドレインに接続されている。一方、トランジスタ２７のドレインは、他の検出回路２Ｆのトランジスタ２７のドレインに接続されている。
このように、本開示による撮像回路では、第１トランジスタのフォトダイオードＰＤの反対側（トランジスタ２０のドレイン）にあるノードを、１以上のトランジスタを介して、別の画素の対応するノードに接続してもよい。第１トランジスタは、光電流を電圧信号に変換するトランジスタを示している。
図２１は、変形例９による撮像回路の例を示している。図２１の検出回路２Ｇでは、トランジスタ２２のソース（対数変換側）が接続される電源電位ＶＲと、トランジスタ２３のソース（増幅器側）が接続される電源電位ＶＤＤが異なっている。例えば、電源電位ＶＲと、電源電位ＶＤＤとして、異なる電源を使ってもよい。また、同一の電源回路から分圧をし、異なる電位を生成してもよい。この場合、検出回路（画素）内のスイッチを省略することが可能である。また、撮像回路は、フォトダイオードＰＤと、浮遊拡散層４７との間で完全転送が可能に構成されていてもよい。
図２２は、変形例１０による撮像回路の例を示している。図２２の検出回路２Ｈは、フォトダイオードＰＤと、トランジスタ２０と、トランジスタ２１と、トランジスタ２２と、トランジスタ２３と、トランジスタ２５と、トランジスタ２６と、トランジスタ２８と、トランジスタ２９とを備えている。トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２５、トランジスタ２６、トランジスタ２８およびトランジスタ２９として、例えば、ＮＭＯＳトランジスタを使うことができる。トランジスタ２３として、例えば、ＰＭＯＳトランジスタを使うことができる。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。一方、フォトダイオードＰＤのカソードは、トランジスタ２５のドレインに接続されている。トランジスタ２５のソースは、トランジスタ２１のゲートおよびトランジスタ２０のソースに接続されている。トランジスタ２１のソースは、トランジスタ２９のドレインおよびトランジスタ２０のゲートに接続されている。トランジスタ２１のドレインは、トランジスタ２６のドレインに接続されている。トランジスタ２６のゲートに印加されるバイアス電圧は、制御可能である。トランジスタ２６のソースは、検出回路２Ｈの第２出力端子に相当しており、信号線Ｖｏｕｔに接続されている。
トランジスタ２０のドレインは、トランジスタ２９のゲートおよびトランジスタ２８のソースに接続されている。トランジスタ２８のゲートは、トランジスタ２９のソース、トランジスタ２３のドレインおよび信号線Ｈｏｕｔに接続されている。信号線Ｈｏｕｔは、検出回路の第１出力端子に相当し、バッファ３（トランジスタ３０のゲート）に接続されている。トランジスタ２８のドレインは、トランジスタ２２のドレインに接続されている。トランジスタ２２のゲートには、バイアス電圧ＲＳＴが印加されている。トランジスタ２２のソースは、電源電位に接続されている。一方、トランジスタ２３のゲートにはバイアス電圧ＰＢｉａｓが印加されている。トランジスタ２３のソースは、電源電位に接続されている。
図２２の検出回路は、対数変換回路が２段となったゲインブースト型の回路となっている。ゲインブースト型の回路を使うことにより、検出回路の感度を向上させ、電流電圧変換のゲインを大きくすることができる。このように、本開示による撮像回路で使うことができる電流電圧変換回路の構成を限定するものではない。また、画素アレイ内の画素によって、異なる構成の電流電圧変換回路が実装されていてもよい。
図２３は、変形例１１による撮像回路の例を示している。図２３の検出回路２Ｉは、フォトダイオードＰＤと、トランジスタ２０と、トランジスタ２１と、トランジスタ２２と、トランジスタ２３と、トランジスタ２５と、トランジスタ２６と、トランジスタ４４とを備えている。トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２５、トランジスタ２６およびトランジスタ４４として、例えば、ＮＭＯＳトランジスタを使うことができる。トランジスタ２３として、例えば、ＰＭＯＳＮＭＯＳトランジスタを使うことができる。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。フォトダイオードＰＤのカソードは、トランジスタ２５のドレインに接続されている。トランジスタ２５のソースは、トランジスタ２０のソースおよびトランジスタ２１のゲートに接続されている。トランジスタ２０のゲートは、トランジスタ２１のソース、トランジスタ２３のドレインおよび信号線Ｈｏｕｔに接続されている。信号線Ｈｏｕｔは、検出回路２Ｉの第１出力端子に相当する。トランジスタ２０のドレインは、トランジスタ２２のドレインに接続されている。トランジスタ２２のゲートには、バイアス電圧ＲＳＴｘ（ｘ＝０、１、２・・・）が印加される。トランジスタ２２のソースは、電源電位に接続されている。トランジスタ２３のゲートには、バイアス電圧ＰＢｉａｓが印加されている。トランジスタ２３のソースは、電源電位ＶＤＤに接続されている。
一方、トランジスタ２１のドレインは、トランジスタ２６のドレインおよびトランジスタ４４のソースに接続されている。トランジスタ４４のゲートには、バイアス電圧ＳＷｘＤ（ｘ＝０、１、２・・・）が印加される。トランジスタ４４のドレインは、グラウンドに接続される。トランジスタ２６のゲートには、バイアス電圧ＳＷｘＬ（ｘ＝０、１、２・・・）が印加される。また、トランジスタ２６のソースは、検出回路２Ｉの第２出力端子に相当し、信号線Ｖｏｕｔに接続されている。
なお、バッファ３、減算器４、量子化器５の構成は、上述の各図と同様である。また、図示されていないが、量子化器５の後段には、ロジック回路６が接続されているものとする。
本開示による撮像回路は、第２トランジスタの第２端子および第４トランジスタの第２端子を連結する第３ノードと、第２基準電位との間に接続された第６トランジスタをさらに備えていてもよい。ＭＯＳトランジスタのドレインは、トランジスタの第２端子の一例である。トランジスタ２１およびトランジスタ２６を連結するノードは、第３ノードの一例である。トランジスタ４４は、第６トランジスタの一例である。グラウンドは、第２基準電位の一例である。ただし、回路の極性に応じて、トランジスタの第２端子および第２基準電位の対応関係は、上述とは異なるものであってもよい。
ここで、図２４のテーブルを参照しながら、図２３の回路の動作を説明する。
はじめに、対数出力を行う場合における設定について説明する。この場合、トランジスタ２２のゲートに印加されるバイアス電圧ＲＳＴｘは、電源電位に設定される。また、トランジスタ２３のゲートに印加されるバイアス電圧ＰＢｉａｓは、トランジスタ２３を電流源として動作させる電圧に設定される。トランジスタ２６のゲートに印加されるバイアス電圧ＳＷｘＬは、ローになる。これにより、トランジスタ２６のソース／ドレイン間は非導通状態となる。トランジスタ４４のゲートに印加されるバイアス電圧ＳＷｘＤは、ハイになる。これにより、トランジスタ４４のソース／ドレイン間は導通状態となる。スイッチ４０は、オフに、スイッチ４１は、オンに、それぞれ設定される。対数出力が行われる場合、フォトダイオードＰＤの光電流は、電圧信号に変換され、検出回路２Ａの出力端子を介して後段の回路（バッファ３）に出力される。
次に、線形出力を行う場合における設定について説明する。この場合、トランジスタ２２のゲートに印加されるバイアス電圧ＲＳＴｘには、パルス状の電圧信号が印加される。また、トランジスタ２３のゲートに印加されるバイアス電圧ＰＢｉａｓは、グラウンド電位に設定される。トランジスタ２６のゲートに印加されるバイアス電圧ＳＷｘＬは、ハイになる。これにより、トランジスタ２６のソース／ドレイン間は導通状態となる。トランジスタ４４のゲートに印加されるバイアス電圧ＳＷｘＤは、ローになる。これにより、トランジスタ４４のソース／ドレイン間は非導通状態となる。スイッチ４０は、オンに、スイッチ４１は、オフに、それぞれ設定される。線形出力が行われる場合も、フォトダイオードＰＤの光電流は、電圧信号に変換され、検出回路２Ａの出力端子を介して後段の回路（バッファ３）に出力される。
本開示による撮像回路は、制御部を備えていてもよい。制御部は、第１モードと、第２モードを切り替え可能に構成されていてもよい。第１モードでは、第３トランジスタをオンにし、第４トランジスタをオフにし、第５トランジスタを電流源として使い、第６トランジスタをオンにすることができる。第２モードでは、第３トランジスタの制御電極にパルス電圧を印加し、第４トランジスタをオンにし、第５トランジスタをオフにし、第６トランジスタをオフにすることができる。
また、第１モードでは、第３トランジスタおよび第４トランジスタをオンにし、第５トランジスタを電流源として使い、第１スイッチをオンにし、第２スイッチをオフにすることができる。この場合、第２モードでは、第３トランジスタの制御電極にパルス電圧を印加し、第４トランジスタをオンにし、第５トランジスタをオフにし、第１スイッチをオフにし、第２スイッチをオンにすることができる。
さらに、第１モードでは、第３トランジスタおよび前記第４トランジスタをオンにし、第５トランジスタを電流源として使い、第３スイッチをオンにし、第４スイッチをオフにすることができる。第２モードでは、第３トランジスタの制御電極にパルス電圧を印加し、第４トランジスタをオンにし、第５トランジスタをオフにし、第３スイッチをオンにし、第４スイッチをオフにすることができる。
図２５は、変形例１２による撮像回路の例を示している。図２５では、検出回路２Ｄの浮遊拡散層４７どうしがトランジスタ４５を介して接続されている。すなわち、トランジスタ４５のソースは、一方の検出回路２Ｄの浮遊拡散層４７に接続されている。また、トランジスタ４５のゲートは、他方の検出回路２Ｄの浮遊拡散層４７に接続されている。トランジスタ４５は、例えば、ＮＭＯＳトランジスタである。このように、本開示による撮像回路では、少なくともひとつのトランジスタを介して複数の検出回路の浮遊拡散層どうしを接続してもよい。これにより、浮遊拡散層の加算信号（ＦＤ加算信号）を後段の回路に出力し、被写体の検出を行うことが可能となる。また、ノイズの影響が低減され、検出回路の出力電圧が安定化される。すなわち、少なくともふたつの撮像回路の浮遊拡散層は、第７トランジスタを介して接続されていてもよい。トランジスタ４５は、第７トランジスタの一例である。
図２６は、変形例１３による撮像回路の例を示している。図２６の検出回路２Ｊは、上述の検出回路２Ｄにトランジスタ４６を追加したものに相当する。トランジスタ４６は、例えば、ＮＭＯＳトランジスタである。トランジスタ４６のソースは、トランジスタ２２のドレインおよびトランジスタ２０のドレインを連結するノードに接続されている。一方、トランジスタ４６のドレインは、他の検出回路２Ｊのトランジスタ４６のドレインに接続されている。このように、本開示による撮像回路では、異なる検出回路にあるリセットトランジスタ（トランジスタ２２）のソース間を、少なくともひとつのトランジスタを介して接続してもよい。これにより、ノイズの影響を低減し、検出回路の出力電圧を安定化させることができる。すなわち、少なくともふたつの撮像回路の第１トランジスタの第２端子は、第８トランジスタを介して接続されていてもよい。トランジスタ４６は、第８トランジスタの一例である。
図２７は、変形例１４による撮像回路の例を示している。図２７の検出回路２Ｋは、フォトダイオードＰＤと、トランジスタ２０と、トランジスタ２１と、トランジスタ２２Ａと、トランジスタ２３と、トランジスタ２４とを備えている。トランジスタ２０、トランジスタ２１、トランジスタ２２Ａおよびトランジスタ２４は、例えば、ＮＭＯＳトランジスタである。トランジスタ２３は、例えば、ＰＭＯＳトランジスタである。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。一方、フォトダイオードＰＤのカソードは、トランジスタ２５のドレインに接続されている。トランジスタ２５のソースは、トランジスタ２１のゲートおよびトランジスタ２２Ａのソースに接続されている。また、トランジスタ２２Ａのドレインは、トランジスタ２０のソースに接続されている。トランジスタ２２Ａのゲートには、バイアス電圧ＲＳＴが印加されている。トランジスタ２０のゲートは、トランジスタ２３のドレイン、トランジスタ２１のソースおよび信号線Ｈｏｕｔに接続されている。このうち、信号線Ｈｏｕｔは、検出回路２Ｋの第１出力端子に相当する。第１出力端子には、例えば、上述のバッファ３が接続される。トランジスタ２０のドレインは、電源電位に接続される。
トランジスタ２３のゲートには、バイアス電圧ＰＢｉａｓが印加される。また、トランジスタ２３のソースは、電源電位ＶＤＤに接続される。トランジスタ２１のドレインは、第２出力端子を介して信号線Ｖｏｕｔに接続されている。また、トランジスタ２１のドレインは、トランジスタ２４のソースに接続されている。トランジスタ２４のゲートには、バイアス電圧ＮＢｉａｓが印加される。また、トランジスタ２４のドレインは、グラウンドに接続される。
トランジスタ２０は、変換トランジスタに、トランジスタ２１は、増幅トランジスタにそれぞれ相当している。一方、トランジスタ２２Ａは、検出回路内における電圧のリセット用トランジスタ（リセットスイッチ）に相当している。図２７に示したように、リセット用トランジスタを電源電位と、変換トランジスタとの間ではなく、変換トランジスタと、浮遊拡散層との間に接続してもよい。このように、本開示による撮像回路では、リセット用トランジスタが接続される位置を限定するものではない。
図２８は、変形例１５による撮像回路の例を示している。図２８の検出回路２Ｌは、フォトダイオードＰＤと、トランジスタ２０と、トランジスタ２１と、トランジスタ２２Ａと、トランジスタ２３と、トランジスタ２４と、トランジスタ２８と、トランジスタ２９とを備えている。トランジスタ２０、トランジスタ２１、トランジスタ２２Ａ、トランジスタ２４、トランジスタ２８およびトランジスタ２９は、例えば、ＮＭＯＳトランジスタである。トランジスタ２３は、例えば、ＰＭＯＳトランジスタである。
フォトダイオードＰＤのアノードは、グラウンドに接続されている。一方、フォトダイオードＰＤのカソードは、トランジスタ２５のドレインに接続されている。トランジスタ２５のソースは、トランジスタ２２Ａのソースおよびトランジスタ２１のゲートに接続されている。トランジスタ２２Ａのゲートには、バイアス電圧ＲＳＴが印加されている。トランジスタ２２Ａのドレインは、トランジスタ２０のソースに接続されている。トランジスタ２０のゲートは、トランジスタ２９のドレインおよびトランジスタ２１のソースに接続されている。
また、トランジスタ２０のドレインは、トランジスタ２８のソースおよびトランジスタ２９のゲートに接続されている。トランジスタ２８のゲートは、トランジスタ２３のドレイン、トランジスタ２９のソースおよび信号線Ｈｏｕｔに接続されている。ここで、信号線Ｈｏｕｔは、検出回路２Ｌの第１出力端子に相当する。第１出力端子は、例えば、上述のバッファ３に接続される。トランジスタ２８のドレインは、電源電位に接続される。トランジスタ２３のゲートには、バイアス電圧ＰＢｉａｓが印加される。また、トランジスタ２３のソースは、電源電位ＶＤＤに接続される。
検出回路２Ｌは、対数変換回路が多段であるゲインブースト型の電流電圧変換回路を含んでいる。ゲインブースト型の電流電圧変換回路が採用される場合においても、変換トランジスタと、浮遊拡散層との間に、リセット用のトランジスタ（リセットスイッチ）を設けてもよい。
本開示による撮像回路において、第１トランジスタおよび第２トランジスタは、多段型の対数変換回路に含まれているものであってもよい。
本開示による撮像回路は、各種の態様で実装することが可能である。図２９～図４２では、同一チップまたは基板に実装される素子が太線で囲まれている。以下では、図２９～図３６を参照しながら、本開示による撮像回路の実装例について説明する。
図２９に示したように、フォトダイオードＰＤを検出回路のその他の素子と別個のチップまたは基板に実装してもよい。なお、図２９の実装を採用する場合、トランジスタ２５（転送ゲート）は、完全転送を行わないトランジスタであってもよい。また、トランジスタ２５を省略してもよい。さらに、図３０に示すように、フォトダイオードＰＤとトランジスタ２５（転送ゲート）を検出回路のその他の素子と別個のチップまたは基板に実装してもよい。すなわち、本開示による撮像回路では、光電変換素子と、第５トランジスタが別のチップまたは基板に実装されていてもよい。
図３１に示したように、フォトダイオードＰＤ、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２５および浮遊拡散層４７を検出回路のその他の素子と別個のチップまたは基板に実装してもよい。図３１の実装を採用する場合、チップまたは基板は、複数箇所において電気的な接続を有する。また、図３１の実装では、検出回路と信号線Ｖｏｕｔとの間のスイッチに相当するトランジスタ２６がフォトダイオードＰＤと同一のチップまたは基板に実装されていない。また、ＰＭＯＳトランジスタであるトランジスタ２３もフォトダイオードＰＤと同一のチップまたは基板に実装されていない。検出回路の他のトランジスタと伝導型の異なるＰＭＯＳトランジスタは、Ｗｅｌｌ分離が必要であるため、広い領域を占有する。このため、フォトダイオードＰＤおよびＮＭＯＳトランジスタと別チップまたは別基板に実装した方が好ましい場合がある。図３１と極性が反転した回路を使う場合も、伝導型の異なるトランジスタをフォトダイオードと別個のチップまたは基板に実装してもよい。
図３２に示したように、検出回路のうち、伝導型の異なるトランジスタ２３（ＰＭＯＳトランジスタ）以外の素子を同一のチップまたは基板に実装してもよい。図３２の実装を採用する場合、検出回路と信号線Ｖｏｕｔとの間のスイッチに相当するトランジスタ２６がフォトダイオードＰＤと同一のチップまたは基板に実装される。図３２の場合、信号線Ｖｏｕｔおよびそれより後段の回路が検出回路とは、別個のチップまたは基板に実装されることになる。
図３３に示したように、複数の検出回路のうち、伝導型の異なるトランジスタ２３（ＰＭＯＳトランジスタ）以外の素子と、信号線ＶｏｕｔをフォトダイオードＰＤと同一のチップまたは基板に実装してもよい。このように、複数の撮像回路の光電変換素子、第１トランジスタ、第２トランジスタ、第３トランジスタおよび第４トランジスタは、同一のチップまたは基板に実装されていてもよい。また、図３４に示したように、複数の検出回路のうち、伝導型の異なるトランジスタ２３（ＰＭＯＳトランジスタ）以外の素子と、信号線Ｖｏｕｔ、スイッチ４０と、スイッチ４０からグラウンド（基準電位）までの配線とをフォトダイオードＰＤと同一のチップまたは基板に実装してもよい。
図３５に示したように、複数の検出回路のうち、伝導型の異なるトランジスタ２３（ＰＭＯＳトランジスタ）以外の素子と、信号線Ｖｏｕｔ、スイッチ４０と、スイッチ４０からグラウンド（基準電位）までの配線と、スイッチ４１と、電流源４２と、電流源４２からグラウンド（基準電位）までの配線とをフォトダイオードＰＤと同一のチップまたは基板に実装してもよい。
図３６では、トランジスタ３０および電流源Ｓ１を含むバッファ３が太線で囲まれている。バッファ３は、検出回路のフォトダイオードＰＤと同一のチップまたは基板に実装されていてもよい。また、バッファ３は、検出回路のフォトダイオードＰＤと別個のチップまたは基板に実装されていてもよい。
以下では、図３７～図４２を参照しながら、撮像回路の実装例について説明する。
図３７に示したように、フォトダイオードＰＤを検出回路のその他の素子と別個のチップまたは基板に実装してもよい。また、図３８に示したように、フォトダイオードＰＤと、トランジスタ２５とを検出回路のその他の素子と別個のチップまたは基板に実装してもよい。さらに、図３９に示したように、検出回路のうち、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２５および浮遊拡散層４７をフォトダイオードＰＤと同一のチップまたは基板に実装してもよい。
図４０に示したように、フォトダイオードＰＤ、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２４、トランジスタ２５および浮遊拡散層４７を同一のチップまたは基板に実装してもよい。図４０では、検出回路の他のトランジスタと伝導型の異なるトランジスタ２３がフォトダイオードＰＤとは別のチップまたは基板に実装されている。これにより、Ｗｅｌｌ分離を行い、全般的な実装の小型化を実現することができる。
図４１に示したように、フォトダイオードＰＤ、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２４、トランジスタ２５、浮遊拡散層４７およびスイッチＬｉｎＥＮを同一のチップまたは基板に実装してもよい。例えば、スイッチＬｉｎＥＮがＭＯＳトランジスタであり、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２４およびトランジスタ２５の共通の伝導型である場合、図４１の実装を採用してもよい。ただし、スイッチＬｉｎＥＮおよびスイッチＬｏｇＥＮの実装方式を限定するものではない。
また、図４２に示したように、フォトダイオードＰＤ、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２４、トランジスタ２５、浮遊拡散層４７、スイッチＬｉｎＥＮおよびスイッチＬｏｇＥＮを同一のチップまたは基板に実装してもよい。例えば、スイッチＬｉｎＥＮおよびスイッチＬｏｇＥＮがＭＯＳトランジスタであり、トランジスタ２０、トランジスタ２１、トランジスタ２２、トランジスタ２４およびトランジスタ２５の共通の伝導型である場合、図４２の実装を採用してもよい。
本開示による撮像回路を使うと、トランジスタ数を削減しつつ、対数出力と線形出力を切り替え可能なアドレスイベント回路を実現することができる。これにより、撮像回路の用途または環境に応じて、使用する出力の種類を切り替え、高速なイベントの読み出しを行うことができる。これにより、回路規模を抑制しつつ、高速にデータを生成し、出力することが可能な非同期型の撮像素子を実現することができる。例えば、交通分野において、人または障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図４３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図４４は、撮像部１２０３１の設置位置の例を示す図である。
図４４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図４４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１に、上述の撮像回路を含む測距装置９０と、光源９１を実装することができる。撮像部１２０３１に、本開示に係る技術を適用することにより、幅広い明るさダイナミックレンジの環境において、正確な距離情報を得ることができ、車両１２１００の機能性および安全性を高めることができる。
なお、本技術は、以下のような構成をとることができる。
（１）
入射光を光電流に変換する光電変換素子と、
前記光電流を電圧信号に変換する第１トランジスタと、
前記電圧信号を増幅する第２トランジスタと、
前記第１トランジスタに供給される電流を制御する第３トランジスタと、
前記第２トランジスタに接続された第４トランジスタとを備える、
撮像回路。
（２）
前記第１トランジスタの制御電極および前記第２トランジスタの第１端子を連結する第１ノードと、第１基準電位との間に接続された第５トランジスタをさらに備える、
請求項１に記載の撮像回路。
（３）
前記第１ノードの後段には、バッファ、減算器および量子化器が接続されている、
（２）に記載の撮像回路。
（４）
前記第３トランジスタおよび前記第４トランジスタをオンにし、前記第５トランジスタを電流源として使う第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにする第２モードを切り替え可能に構成された制御部をさらに備える、
（２）または（３）に記載の撮像回路。
（５）
前記制御部は、計測された光量に応じて前記第１モードまたは前記第２モードの切り替えを行うように構成されている、
（４）に記載の撮像回路。
（６）
前記光電変換素子と、前記第１トランジスタの第１端子および前記第２トランジスタの制御電極を連結する第２ノードとの間に接続された第６トランジスタをさらに備える、
（１）ないし（５）のいずれか一項に記載の撮像回路。
（７）
前記第１トランジスタおよび前記第２トランジスタは、多段型の対数変換回路に含まれている、
（１）ないし（６）のいずれか一項に記載の撮像回路。
（８）
前記第２トランジスタの第２端子および前記第４トランジスタの第２端子を連結する第３ノードと、第２基準電位との間に接続された第６トランジスタをさらに備える、
（２）ないし（５）のいずれか一項に記載の撮像回路。
（９）
前記第３トランジスタをオンにし、前記第４トランジスタをオフにし、前記第５トランジスタを電流源として使い、前記第６トランジスタをオンにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第６トランジスタをオフにする第２モードを切り替え可能に構成された制御部をさらに備える、
（８）に記載の撮像回路。
（１０）
前段に前記第１トランジスタの制御電極および前記第２トランジスタの第１端子が接続されている第１スイッチと、
前段に前記第２トランジスタの第２端子および前記第４トランジスタの第１端子が接続されている第２スイッチとをさらに備え、
前記第４トランジスタは、前記第２トランジスタと第２基準電位との間に接続されている、
（２）ないし（４）のいずれか一項に記載の撮像回路。
（１１）
前記第１スイッチの後段には、バッファ、減算器および量子化器が接続され、
前記第２スイッチの後段には、アナログデジタル変換器が接続されている、
（１０）に記載の撮像回路。
（１２）
前記第３トランジスタおよび前記第４トランジスタをオンにし、前記第５トランジスタを電流源として使い、前記第１スイッチをオンにし、前記第２スイッチをオフにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第１スイッチをオフにし、前記第２スイッチをオンにする第２モードを切り替え可能に構成された制御部をさらに備える、
（１１）に記載の撮像回路。
（１３）
前記光電変換素子と、前記第５トランジスタが別のチップまたは基板に実装されている、
（２）ないし（４）のいずれか一項に記載の撮像回路。
（１４）
アナログデジタル変換器と、
複数の請求項１ないし５のいずれか一項に記載の撮像回路とを備え、
それぞれの前記撮像回路の第４トランジスタの第１端子は、信号線を介して前記アナログデジタル変換器に接続されている、
撮像装置。
（１５）
第３スイッチと、
第４スイッチと、
電流源とをさらに備え、
前記第３スイッチは、前記信号線と、第２基準電位との間に接続され、
前記第４スイッチおよび前記電流源は、前記信号線と前記第２基準電位との間に直列に接続されている、
（１４）に記載の撮像装置。
（１６）
第３トランジスタおよび前記第４トランジスタをオンにし、第５トランジスタを電流源として使い、前記第３スイッチをオンにし、前記第４スイッチをオフにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第３スイッチをオンにし、前記第４スイッチをオフにする第２モードを切り替え可能に構成された制御部をさらに備える、
（１５）に記載の撮像装置。
（１７）
前記制御部は、計測された光量に応じて前記第１モードまたは前記第２モードの切り替えを行うように構成されている、
（１６）に記載の撮像装置。
（１８）
少なくともふたつの前記撮像回路の浮遊拡散層は、第７トランジスタを介して接続されている、
（１４）または（１５）に記載の撮像装置。
（１９）
少なくともふたつの前記撮像回路の第１トランジスタの第２端子は、第８トランジスタを介して接続されている、
（１４）または（１５）に記載の撮像装置。
（２０）
複数の前記撮像回路の光電変換素子、第１トランジスタ、第２トランジスタ、第３トランジスタおよび前記第４トランジスタは、同一のチップまたは基板に実装されている、
（１４）に記載の撮像装置。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
Ｈｏｕｔ、Ｖｏｕｔ 信号線
ＰＤ フォトダイオード
Ｓ１、Ｓ２、４２ 電流源
２ 対数変換回路
２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、２Ｇ、２Ｈ、２Ｉ、２Ｊ、２Ｋ、２Ｌ、２ｄ 検出回路
３、３２０ バッファ
４、３３０ 減算器
５、３４０ 量子化器
６ ロジック回路
４０、４１ スイッチ
４２ 電流源
４３ アナログデジタル変換器（ＡＤＣ）
１００ 撮像装置
３００ アドレスイベント検出回路
３１０ 電流電圧変換回路
３５０ 転送回路

Claims (20)

  1. 入射光を光電流に変換する光電変換素子と、
    前記光電流を電圧信号に変換する第１トランジスタと、
    前記電圧信号を増幅する第２トランジスタと、
    前記第１トランジスタに供給される電流を制御する第３トランジスタと、
    前記第２トランジスタに接続された第４トランジスタとを備える、
    撮像回路。
  2. 前記第１トランジスタの制御電極および前記第２トランジスタの第１端子を連結する第１ノードと、第１基準電位との間に接続された第５トランジスタをさらに備える、
    請求項１に記載の撮像回路。
  3. 前記第１ノードの後段には、バッファ、減算器および量子化器が接続されている、
    請求項２に記載の撮像回路。
  4. 前記第３トランジスタおよび前記第４トランジスタをオンにし、前記第５トランジスタを電流源として使う第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにする第２モードを切り替え可能に構成された制御部をさらに備える、
    請求項２に記載の撮像回路。
  5. 前記制御部は、計測された光量に応じて前記第１モードまたは前記第２モードの切り替えを行うように構成されている、
    請求項４に記載の撮像回路。
  6. 前記光電変換素子と、前記第１トランジスタの第１端子および前記第２トランジスタの制御電極を連結する第２ノードとの間に接続された第６トランジスタをさらに備える、
    請求項１に記載の撮像回路。
  7. 前記第１トランジスタおよび前記第２トランジスタは、多段型の対数変換回路に含まれている、
    請求項１に記載の撮像回路。
  8. 前記第２トランジスタの第２端子および前記第４トランジスタの第２端子を連結する第３ノードと、第２基準電位との間に接続された第６トランジスタをさらに備える、
    請求項２の撮像回路。
  9. 前記第３トランジスタをオンにし、前記第４トランジスタをオフにし、前記第５トランジスタを電流源として使い、前記第６トランジスタをオンにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第６トランジスタをオフにする第２モードを切り替え可能に構成された制御部をさらに備える、
    請求項８に記載の撮像回路。
  10. 前段に前記第１トランジスタの制御電極および前記第２トランジスタの第１端子が接続されている第１スイッチと、
    前段に前記第２トランジスタの第２端子および前記第４トランジスタの第１端子が接続されている第２スイッチとをさらに備え、
    前記第４トランジスタは、前記第２トランジスタと第２基準電位との間に接続されている、
    請求項２に記載の撮像回路。
  11. 前記第１スイッチの後段には、バッファ、減算器および量子化器が接続され、
    前記第２スイッチの後段には、アナログデジタル変換器が接続されている、
    請求項１０に記載の撮像回路。
  12. 前記第３トランジスタおよび前記第４トランジスタをオンにし、前記第５トランジスタを電流源として使い、前記第１スイッチをオンにし、前記第２スイッチをオフにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第１スイッチをオフにし、前記第２スイッチをオンにする第２モードを切り替え可能に構成された制御部をさらに備える、
    請求項１１に記載の撮像回路。
  13. 前記光電変換素子と、前記第５トランジスタが別のチップまたは基板に実装されている、
    請求項２に記載の撮像回路。
  14. アナログデジタル変換器と、
    複数の請求項１ないし５のいずれか一項に記載の撮像回路とを備え、
    それぞれの前記撮像回路の第４トランジスタの第１端子は、信号線を介して前記アナログデジタル変換器に接続されている、
    撮像装置。
  15. 第３スイッチと、
    第４スイッチと、
    電流源とをさらに備え、
    前記第３スイッチは、前記信号線と、第２基準電位との間に接続され、
    前記第４スイッチおよび前記電流源は、前記信号線と前記第２基準電位との間に直列に接続されている、
    請求項１４に記載の撮像装置。
  16. 第３トランジスタおよび前記第４トランジスタをオンにし、第５トランジスタを電流源として使い、前記第３スイッチをオンにし、前記第４スイッチをオフにする第１モードと、前記第３トランジスタの制御電極にパルス電圧を印加し、前記第４トランジスタをオンにし、前記第５トランジスタをオフにし、前記第３スイッチをオンにし、前記第４スイッチをオフにする第２モードを切り替え可能に構成された制御部をさらに備える、
    請求項１５に記載の撮像装置。
  17. 前記制御部は、計測された光量に応じて前記第１モードまたは前記第２モードの切り替えを行うように構成されている、
    請求項１６に記載の撮像装置。
  18. 少なくともふたつの前記撮像回路の浮遊拡散層は、第７トランジスタを介して接続されている、
    請求項１４に記載の撮像装置。
  19. 少なくともふたつの前記撮像回路の第１トランジスタの第２端子は、第８トランジスタを介して接続されている、
    請求項１４に記載の撮像装置。
  20. 複数の前記撮像回路の光電変換素子、第１トランジスタ、第２トランジスタ、第３トランジスタおよび前記第４トランジスタは、同一のチップまたは基板に実装されている、
    請求項１４に記載の撮像装置。
JP2020030964A 2020-02-26 2020-02-26 撮像回路および撮像装置 Pending JP2023040318A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020030964A JP2023040318A (ja) 2020-02-26 2020-02-26 撮像回路および撮像装置
US17/798,250 US20230108619A1 (en) 2020-02-26 2021-02-17 Imaging circuit and imaging device
CN202180015707.8A CN115136587A (zh) 2020-02-26 2021-02-17 成像电路和成像装置
PCT/JP2021/006006 WO2021172145A1 (ja) 2020-02-26 2021-02-17 撮像回路および撮像装置
DE112021001237.1T DE112021001237T5 (de) 2020-02-26 2021-02-17 Bildgebungsschaltung und bildgebungsvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020030964A JP2023040318A (ja) 2020-02-26 2020-02-26 撮像回路および撮像装置

Publications (1)

Publication Number Publication Date
JP2023040318A true JP2023040318A (ja) 2023-03-23

Family

ID=77490991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020030964A Pending JP2023040318A (ja) 2020-02-26 2020-02-26 撮像回路および撮像装置

Country Status (5)

Country Link
US (1) US20230108619A1 (ja)
JP (1) JP2023040318A (ja)
CN (1) CN115136587A (ja)
DE (1) DE112021001237T5 (ja)
WO (1) WO2021172145A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3137999B1 (fr) * 2022-07-15 2024-06-07 Commissariat A Lenergie Atomique Et Aux Energies Alternatives Pixels d'un capteur de lumière

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101204079B (zh) * 2005-06-03 2011-07-27 苏黎世大学 用于检测与时间相关的图像数据的光敏元件阵列
US7956914B2 (en) * 2007-08-07 2011-06-07 Micron Technology, Inc. Imager methods, apparatuses, and systems providing a skip mode with a wide dynamic range operation
JP6120495B2 (ja) * 2012-06-04 2017-04-26 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム、撮像システムの駆動方法
WO2015036592A1 (en) 2013-09-16 2015-03-19 Chronocam Dynamic, single photodiode pixel circuit and operating method thereof
KR102523136B1 (ko) * 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
US10811447B2 (en) * 2016-03-04 2020-10-20 Sony Corporation Solid-state imaging device, driving method, and electronic equipment
WO2018198691A1 (ja) * 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2019092022A (ja) * 2017-11-14 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法および撮像システム
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7307725B2 (ja) * 2018-06-12 2023-07-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11140349B2 (en) * 2018-09-07 2021-10-05 Samsung Electronics Co., Ltd. Image sensor incuding CMOS image sensor pixel and dynamic vision sensor pixel
KR102618490B1 (ko) * 2018-12-13 2023-12-27 삼성전자주식회사 이미지 센서 및 이의 구동 방법
WO2021021453A1 (en) * 2019-07-26 2021-02-04 Ocelot Laboratories Llc Light intensity and contrast change detection capable pixel readout circuit having a shared photodetector
JPWO2021065587A1 (ja) * 2019-10-04 2021-04-08

Also Published As

Publication number Publication date
DE112021001237T5 (de) 2023-01-05
CN115136587A (zh) 2022-09-30
US20230108619A1 (en) 2023-04-06
WO2021172145A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
JP7141440B2 (ja) 固体撮像素子
TWI820078B (zh) 固體攝像元件
CN109729291B (zh) 固体摄像元件
JP7148269B2 (ja) 固体撮像素子および撮像装置
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
CN112913224B (zh) 固态成像元件和成像装置
JP2020072317A (ja) センサ及び制御方法
WO2020066803A1 (ja) 固体撮像素子、および、撮像装置
CN112640428A (zh) 固态成像装置、信号处理芯片和电子设备
WO2020129657A1 (ja) センサ及び制御方法
JP2021093610A (ja) 固体撮像素子、および、撮像装置
WO2021172145A1 (ja) 撮像回路および撮像装置
WO2021166503A1 (ja) 撮像回路、撮像装置および撮像方法
WO2021256031A1 (ja) 固体撮像素子、および、撮像装置
JP2022141460A (ja) 固体撮像素子及び撮像装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2024042946A1 (ja) 光検出素子
WO2023089958A1 (ja) 固体撮像素子
CN116888975A (zh) 事件检测装置