CN115136587A - 成像电路和成像装置 - Google Patents

成像电路和成像装置 Download PDF

Info

Publication number
CN115136587A
CN115136587A CN202180015707.8A CN202180015707A CN115136587A CN 115136587 A CN115136587 A CN 115136587A CN 202180015707 A CN202180015707 A CN 202180015707A CN 115136587 A CN115136587 A CN 115136587A
Authority
CN
China
Prior art keywords
transistor
imaging
circuit
turned
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180015707.8A
Other languages
English (en)
Inventor
半泽克彦
高桥裕嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN115136587A publication Critical patent/CN115136587A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

[问题]为了提供一种能够在减小电路规模的同时实现输出类型的切换的成像电路和成像装置。[解决方案]根据本公开的成像电路包括：光电转换元件，将入射光转换成光电流；第一晶体管，将光电流转换成电压信号；第二晶体管，放大电压信号；第三晶体管，控制要提供给第一晶体管的电流；以及第四晶体管，连接到第二晶体管。

Description

成像电路和成像装置
技术领域
本公开涉及成像电路和成像装置。
背景技术
在典型的成像装置中，经常使用在同步信号的定时捕获图像数据(帧)的同步型成像元件。但是，同步型成像元件只能在同步信号的周期时间(例如每1/60秒)获得图像数据，并且不适用于以高速采集图像数据的应用。由此，提出了异步型成像元件。异步型成像元件的像素具有能够针对每个地址实时地检测光量超过阈值的事件的事件检测电路。
[引用列表]
[专利文献]
[专利文献1]
JP 2016-533140 T
发明内容
[技术问题]
异步型固态成像元件可以比同步型固态成像元件以更高的速度产生和输出数据。例如，异步型固态成像元件的利用可通过在交通领域中以更高速度执行对人或障碍物的图像识别的处理来提高安全性。然而，存在以下问题：在每个像素中设置地址事件检测电路和同步型检测电路可能导致安装面积的增加。
本公开提供了能够在减小电路规模的同时切换输出类型的成像电路和成像装置。
[问题的解决方案]
根据本发明的成像电路的方面可包括：光电转换元件，将入射光转换为光电流；第一晶体管，将光电流转换为电压信号；第二晶体管，放大电压信号；第三晶体管，其控制要提供给第一晶体管的电流；以及第四晶体管，其连接到第二晶体管。
成像电路还可以包括：第五晶体管，其连接在第一节点与第一参考电位之间，第一节点将第一晶体管的控制电极耦接到第二晶体管的第一端子。
缓冲器、减法器和量化器可以进一步连接至第一节点之后的级。
可进一步包括控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在第一模式中，第三晶体管和第四晶体管导通并且第五晶体管用作电流源，在第二模式中，脉冲电压施加至第三晶体管的控制电极，第四晶体管导通并且第五晶体管断开。
控制单元可被配置为根据测量的光量实现第一模式和第二模式之间的切换。
还可以包括第六晶体管，第六晶体管连接在光电转换元件和第二节点之间，第二节点将第一晶体管的第一端子耦接到第二晶体管的控制电极。
第一晶体管和第二晶体管可包括在多级对数变换电路中。
还可以包括连接在第三节点和第二参考电位之间的第六晶体管，第三节点耦接第二晶体管的第二端子和第四晶体管的第二端子。
还可以包括控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在第一模式中，第三晶体管导通，第四晶体管断开，第五晶体管用作电流源，并且第六晶体管导通，在第二模式中，脉冲电压施加到第三晶体管的控制电极，第四晶体管导通，第五晶体管断开，并且第六晶体管断开。
可进一步包括第一开关和第二开关，第一开关的前级与第一晶体管的控制电极和第二晶体管的第一端子连接，第二开关的前级与第二晶体管的第二端子和第四晶体管的第一端子连接，并且第四晶体管可连接在第二晶体管与第二参考电位之间。
缓冲器、减法器和量化器可连接至第一开关之后的级，并且模数转换器可连接至第二开关之后的级。
还可以包括控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在第一模式中，第三晶体管和第四晶体管导通，第五晶体管用作电流源，第一开关导通并且第二开关断开，在第二模式中，脉冲电压施加到第三晶体管的控制电极，第四晶体管导通，第五晶体管断开，第一开关断开并且第二开关导通。
光电转换元件和第五晶体管可以安装在不同的芯片或基板上。
根据本公开的一方面的成像装置可包括：模数转换器；以及多个成像电路，其中，在每个成像电路中，第四晶体管的第一端子可经由信号线连接至模数转换器。
还可以包括第三开关、第四开关和电流源，第三开关可以连接在信号线和第二参考电位之间，并且第四开关和电流源可以串联连接在信号线和第二参考电位之间。
还可以包括控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在第一模式中，第三晶体管和第四晶体管导通，第五晶体管用作电流源，第三开关导通，并且第四开关断开，在第二模式中，脉冲电压施加到第三晶体管的控制电极，第四晶体管导通，第五晶体管断开，第三开关导通，并且第四开关断开。
控制单元可被配置为根据测量的光量实现第一模式和第二模式之间的切换。
至少两个成像电路的浮置扩散层可以经由第七晶体管连接。
至少两个成像电路中的第一晶体管的第二端子可经由第八晶体管连接。
多个成像电路的光电转换元件、第一晶体管、第二晶体管、第三晶体管和第四晶体管可安装在同一芯片或基板上。
附图说明
图1是示出了根据本公开的成像装置的配置示例的框图。
图2是示出了成像元件的层压结构的示例的示图。
图3是示出了根据本公开内容的光接收芯片的示例的平面图。
图4是示出了根据本公开内容的检测芯片的示例的平面图。
图5是示出了地址事件检测单元的示例的平面图。
图6是示出了地址事件检测电路的配置示例的框图。
图7是示出了地址事件检测电路的示例的电路图。
图8是示出了根据本公开的成像电路的示例的电路图。
图9是示出了图8中的电路的设置示例的表格。
图10是示出了根据第一变形例的成像电路的示例的电路图。
图11是示出了图10中的电路的设置示例的表格。
图12是示出了用于在对数读取和线性读取之间切换的处理的示例的流程图。
图13是示出了用于在对数读取和线性读取之间切换的处理的示例的流程图。
图14是示出了根据第二变形例的成像电路的示例的电路图。
图15是示出了根据第三变形例的成像电路的示例的电路图。
图16是示出了根据第四变形例的成像电路的示例的电路图。
图17是示出了根据第五变形例的成像电路的示例的电路图。
图18是示出了根据第六变形例的成像电路的示例的电路图。
图19是示出了根据第七变形例的成像电路的示例的电路图。
图20是示出了根据第八变形例的成像电路的示例的电路图。
图21是示出了根据第九变形例的成像电路的示例的电路图。
图22是示出了根据第十变形例的成像元件的示例的电路图。
图23是示出了根据第十一变形例的成像电路的示例的电路图。
图24是示出了图23中的电路的设置示例的表格。
图25是示出了根据第十二变形例的成像电路的示例的电路图。
图26是示出了根据第十三变形例的成像电路的示例的电路图。
图27是示出了根据第十四变形例的成像电路的示例的电路图。
图28是示出了根据第十五变形例的成像电路的示例的电路图。
图29是示出了成像电路的第一实施例的示图。
图30是示出了成像电路的第二实施例的示图。
图31是示出了成像电路的第三实施例的示图。
图32是示出了成像电路的第四实施例的示图。
图33是示出了成像电路的第五实施例的示图。
图34是示出了成像电路的第六实施例的示图。
图35为示出了成像电路的第七实施例的示图.
图36为示出了成像电路的第八实施例的示图.
图37是示出了检测电路的第一实施例的示图。
图38是示出了检测电路的第二实施例的示图。
图39是示出了检测电路的第三实施例的示图。
图40是示出了检测电路的第四实施例的示图。
图41是示出了检测电路的第五实施例的示图。
图42是示出了检测电路的第六实施例的示图。
图43是示出了车辆控制***的示意性配置示例的框图。
图44是表示安装成像单元和车外信息检测单元的位置的示例的示图。
具体实施方式
下面将参考附图详细描述本公开的优选实施例。而且，在本说明书和附图中，具有基本相同的功能配置的部件将由相同的参考标号表示，并且因此将省去其重复描述。
[成像装置的配置示例]
图1是示出根据本公开的成像装置的配置示例的框图。图1中的成像装置100包括成像透镜110、成像元件200、存储单元120和控制单元130。成像装置100是例如安装在可穿戴装置中的相机或车载相机。
成像透镜110将入射光收集在成像元件200上。
成像元件200包括多个像素。多个像素中的每个像素在亮度变化量的绝对值超过阈值的情况下产生地址事件。地址事件例如包括ON(通)事件和OFF(断)事件。这里，ON事件指示检测到的亮度已经超过第一阈值。OFF事件指示检测的亮度已经下降到低于第二阈值。例如，可以使用大于参考值的值作为第一阈值。此外，可以使用小于参考值的值作为第二阈值。然而，设定第一阈值和第二阈值的方法不受限制。
成像元件200的每个像素输出指示检测地址事件的结果的检测信号。每个检测信号包括例如指示ON事件的存在/不存在的ON事件检测信号VCH和指示OFF事件的存在/不存在的OFF事件检测信号VCL。注意，成像元件200中的像素可以检测ON事件和OFF事件两者作为目标，或者可以检测这些事件中的任一个作为目标。
成像元件200可以从检测信号生成图像数据。另外，成像元件200对图像数据执行识别处理等预定的处理。然后，成像元件200经由信号线209将处理之后的数据输出到存储单元120。
存储单元120适于记录从成像元件200输出的数据。控制单元130控制成像元件200并且实现在期望的定时捕获图像数据。
[成像元件的配置示例]
图2示出了成像元件200的层压结构的示例。图2中的成像元件200包括检测芯片202和层叠在检测芯片202上的光接收芯片201。可以经由诸如过孔的连接部分在这些芯片之间建立电连接。电连接不限于过孔，并且可以通过Cu-Cu接合或凸块来实现。
图3是示出了光接收芯片201的示例的平面图。光接收芯片201设置有光接收单元220。多个光电二极管221在光接收单元220中排列为二维网格形状。光电二极管221被配置为对入射光执行光电转换以产生光电流。包括行地址和列地址的像素地址被分配给这些光电二极管221中的每个。因此，可以通过指定行地址、列地址或像素地址来执行各种控制。
图4是示出检测芯片202的示例的平面图。图4中的检测芯片202包括信号处理电路230、行驱动电路251、列驱动电路252、地址保持单元253和地址事件检测单元260。
地址事件检测单元260在多个光电二极管221(像素)的每一个的亮度变化量的绝对值超过预定阈值时生成地址事件。然后，地址事件检测单元260生成指示检测每个像素的地址事件的结果的检测信号。然后，地址事件检测单元260向信号处理电路230输入根据使能信号的检测信号。
在此，使能信号是用于指定是否激活各像素的检测信号的输出的信号。在使能信号具有激活输出的波形的情况下，从对应像素输出检测信号。另一方面，在使能信号具有使输出无效的波形的情况下，不从对应像素输出检测信号。
行驱动电路251用于选择行地址，并将与该行地址对应的检测信号输出至地址事件检测单元260。
列驱动电路252被配置为选择列地址并且使与列地址对应的检测信号输出至地址事件检测单元260。
地址保持单元253被配置为保持发生异常的缺陷像素的像素地址。
信号处理电路230适于对来自地址事件检测单元260的检测信号执行预定信号处理。信号处理电路230将作为像素信号的检测信号排列为二维网格形状并且获取图像数据。然后，信号处理电路230对图像数据执行诸如图像识别处理等信号处理。
此外，信号处理电路230可以具有获得针对各像素检测地址事件的频率，根据该检测频率的统计量来确定缺陷像素的功能。在这种情况下，信号处理电路230将缺陷像素的像素地址保持在地址保持单元253中。此外，信号处理电路230针对每个像素生成使能信号并且将使能信号提供至地址事件检测单元260。作为与缺陷像素对应的使能信号，输出具有使输出无效的波形的使能信号。
图5是地址事件检测单元260的平面图的示例。在图5的地址事件检测单元260中，多个地址事件检测电路300排列成二维网格形状。像素地址被分配给每个地址事件检测电路300。此外，地址事件检测电路300连接到具有相同地址或相应地址的光电二极管221。
地址事件检测电路300被配置为根据来自相应光电二极管221的光电流量化电压信号。此外，地址事件检测电路300被配置为输出根据使能信号量化的电压信号作为检测信号。
[地址事件检测电路的配置示例]
图6是示出每个地址事件检测电路300的配置示例的框图。图6中的地址事件检测电路300包括电流-电压转换电路310、缓冲器320、减法器430、量化器340、传送电路350以及N型晶体管361和362。
电流-电压转换电路310被配置为将来自相应的光电二极管221的电流信号转换成电压信号。此外，电流-电压转换电路310将电压信号提供给缓冲器320。
缓冲器320用于将输入的电压信号输出至减法器430。通过使用缓冲器320可以增加驱动后续级中的电路的功率。此外，通过缓冲器320可确保后续阶段的切换操作伴随的噪声的隔离。
减法器430被配置为通过执行减法处理来获得校正信号的变化量。减法器430将变化量作为差分信号提供至后续级的量化器340。
量化器340被配置为将差分信号与预定阈值进行比较，并将模拟差分信号转换为数字检测信号。该处理对应于量化处理。例如，量化器340将差分信号与第一阈值和第二阈值进行比较，并将比较结果作为2位检测信号提供给传送电路350。注意，量化器340是比较器的示例。
N型晶体管361和362可根据使能信号接通和切断要提供给电流-电压转换电路310、缓冲器320、减法器430、量化器340和传送电路350的电力。作为这些N型晶体管，可以使用金属氧化物半导体(MOS)晶体管。N型晶体管361和362串联连接在电源端子和电源线363之间，并且从信号处理电路230提供的使能信号ENx和ENy被输入到其栅极。电源线363连接到电流-电压转换电路310、缓冲器320、减法器430和量化器340的每个电源端子。注意，N型晶体管361和362是晶体管的示例。
这里，使能信号ENx和ENy是用于提供关于是否激活具有像素地址(x,y)的像素的输出的指令的信号。例如，在要激活输出的情况下，使能信号ENx和ENy都被设置为高电平。此外，在使输出无效的情况下，使能信号ENx和ENy中的至少一个被设置为低电平。
传送电路350被配置为根据来自列驱动电路252的列驱动信号将检测信号传送到信号处理电路230。
图7是示出通用地址事件检测电路的示例的电路图。这里，地址事件电路是成像电路的示例。在图7中，详细示出了与图6中的光电二极管221、电流-电压转换电路310、缓冲器320、减法器430、量化器340和传送电路350对应的部分。
图7中的地址事件检测电路包括光电二极管PD、电流-电压转换电路2、缓冲器3、减法器4、量化器5和逻辑电路6。
光电二极管PD的阳极接地。作为地，例如可以使用电路的参考电位或基板的参考电位。然而，用作地的参考电位的类型不受限制。
图7中的电流-电压转换电路2是执行一般对数输出的检测电路。电流-电压转换电路2包括晶体管20、晶体管21和晶体管23。作为晶体管20和晶体管21，可以使用例如NMOS晶体管。此外，作为晶体管23，可以使用例如PMOS晶体管。偏置电压PBias被施加至晶体管23的栅极端子。根据偏置电压PBias的值，可以使用晶体管23作为电流源晶体管。
晶体管20的源极连接到光电二极管PD的阴极。晶体管20的漏极连接到电源电位。晶体管20的栅极连接到晶体管21的源极。此外，晶体管23的源极连接到电源电位VDD。此外，晶体管23的漏极连接到晶体管20的栅极和晶体管21的源极。另外，晶体管21的栅极连接到晶体管20的源极和光电二极管PD的阴极。晶体管21的漏极接地。
电流-电压转换电路2将流过光电二极管PD的电流转换为对数输出的电压值。尽管图7中的电流-电压转换电路2是源接地型对数变换电路，但是该配置仅是示例。因此，可以使用具有将电流转换成电压的另一配置的电路。例如，作为电流-电压转换电路2，可以使用二极管型电路、栅极接地型电路或增益提升型(多级型)对数变换电路。
缓冲器3包括晶体管30和电流源S1。作为晶体管30，可以使用例如NMOS晶体管。作为电流源S1，例如，可以使用PMOS晶体管。晶体管30的源极连接到电源电位。而且，晶体管30的栅极连接至电流-电压转换电路2(在图7的示例的情况下，晶体管23的漏极与晶体管21的源极之间的节点)。电流源S1连接在晶体管30的漏极和地之间。
缓冲器3是进行阻抗变换的源极跟随器电路。通过使用源极跟随器电路，可以保持高输入阻抗和低输出阻抗，而不管从电流-电压转换电路2输出的电压信号的放大。
减法器4包括电容器C1、电容器C2、晶体管31、晶体管32、以及电流源S2。作为晶体管31和晶体管32，例如，可以使用PMOS晶体管。作为电流源S2，可以使用例如NMOS晶体管。
晶体管32的源极连接到电源电位。电流源S2连接在晶体管32的漏极和地之间。而且，电容器C1和电容器C2串联连接在将晶体管32的漏极耦接至电流源S2的节点与将晶体管30的漏极耦接至电流源S1的节点之间。晶体管32的栅极和晶体管31的源极都连接到将电容器C1耦接到电容器C2的节点。晶体管31的漏极连接到将晶体管32的漏极耦接到电流源S2的节点。
晶体管32和电流源S2形成反相器，其中晶体管32的栅极用作输入侧并且将晶体管32的漏极耦接至电流源S2的节点用作输出侧。反相器被配置为将输入电压反相并且输出反相的输入电压。电容器C2与反相器并联连接。晶体管31的栅极电压由行驱动信号控制。因此，根据行驱动信号执行晶体管31的源极与漏极之间的导通/断开。
如果在晶体管31的源极和漏极之间建立导通状态时，电压信号Vinit被输入到电容器C1的缓冲器3侧(输入侧)，则电容器C1的相对侧用作虚拟接地端子。假设虚拟接地端子的电位为零，并且电容器C1的静电电容为c1，则电容器C1中累积的电位Qinit由以下等式(1)表示。
Qinit＝c1×Vinit (1)
另一方面，由于此时电容器C2的两端短路，因此电容器C2的累积电荷大致为零。
接下来，将描述当在晶体管31的源极和漏极之间建立非导通状态时的操作。在这种情况下，对电容器C1的缓冲器3侧(输入侧)的电压改变为Vafter的情况进行说明。在这种情况下，累积在电容器C1中的电荷Qafter由以下等式(2)表示。
Qafter＝c1×Vafter (2)
另一方面，假设输出电压为Vout并且电容器C2的静电电容为c2，此时电容器C2中累积的电荷Q2由以下等式(3)表示。
Q2＝-c2×Vout (3)
因为不管晶体管31的源极和漏极之间的导电状态如何，电容器C1和电容器C2中的总电荷量不改变，所以建立下面的等式(4)。
Qinit＝Qafter+Q2 (4)
如果将等式(1)至(3)代入等式(4)，则可以获得下面的等式(5)。
Figure BDA0003806225610000091
等式(5)表示电压信号的减法运算。减法运算的增益为c1/c2。为了最大化增益，可以采用一种设计以获得大的c1值和小的c2值。然而，如果c2值被设置为过小，则kTC噪声增加，这会影响性能。因此，有必要采用考虑到增益和噪声之间的权衡的设计。注意，由于针对每个像素安装包括减法器4的地址事件检测电路，因此在电容器C1和电容器C2的面积方面存在限制。
量化器5包括晶体管33至36。作为晶体管33和晶体管34，例如可以使用PMOS晶体管。此外，作为晶体管35和晶体管36，例如可以使用NMOS晶体管。
晶体管33的源极连接到电源电位。此外，晶体管33的漏极连接到晶体管35的源极。晶体管35的漏极接地。晶体管34的源极连接到电源电位。此外，晶体管34的漏极连接到晶体管36的源极。晶体管36的漏极连接到地。量化器5经由输入端子连接至晶体管32的漏极与电流源S2之间的节点(减法器4)。此外，量化器5的输入端子连接到晶体管33的栅极和晶体管34的栅极。
偏置电压Vbon被施加至晶体管35的栅极。另一方面，偏置电压Vboff被施加到晶体管36的栅极。在此，偏置电压Vbon对应于第一阈值，偏置电压Vboff对应于第二阈值。此外，量化器5的输出端子之一连接到将晶体管33的漏极耦接到晶体管35的源极的节点。输出端子的电压对应于ON事件检测信号VCH。量化器5的另一输出端子连接到将晶体管34的漏极耦接到晶体管36的源极的节点。输出端子的电压对应于OFF事件检测信号VCL。
换言之，量化器5被配置为在差分信号超过第一阈值的情况下以高电平输出ON事件检测信号VCH，并且在差分信号低于第二阈值的情况下以低电平输出OFF事件检测信号VCL。
逻辑电路6对应于上述信号处理电路230。换言之，逻辑电路6可基于从量化器5输入的ON事件检测信号VCH和OFF事件检测信号VCL执行各种信号处理。逻辑电路6不仅可以连接到图7所示的地址事件检测电路(像素)，还可以连接到其他地址事件检测电路。逻辑电路6因此可以将作为像素信号的检测信号排列成二维网格形状并且获取图像数据。另外，逻辑电路6可对图像数据执行诸如图像识别处理等信号处理。
图7所示的地址事件检测电路适于执行对数输出。然而，近年来还开发了能够执行除了对数输出之外的线性输出的地址事件检测电路。然而，电路规模增加以便提供用于在对数输出和线性输出之间切换的功能，并且因此难以实现省电和尺寸减小。
因此，本公开提供了能够在减小电路规模的同时在对数输出与线性输出之间实现切换的成像电路和成像装置。
图8中的电路图示出能够实现对数输出与线性输出之间的切换的电路的示例。图8包括用于两个像素的地址事件检测电路。然而，包括在根据本公开的成像装置中的像素的数量可大于此。每个地址事件检测电路包括检测电路2D、缓冲器3、减法器4和量化器5。其中，图8中的缓冲器3、减法器4和量化器5的配置与图7中的地址事件检测电路中的配置相似。尽管未示出，逻辑电路6可连接到量化器5之后的级。
检测电路2D包括光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管23、晶体管25和晶体管26。例如，可以使用NMOS晶体管作为晶体管20、晶体管21、晶体管22、晶体管25和晶体管26。例如，可以使用PMOS晶体管作为晶体管23。
光电二极管PD的阳极接地。作为地，例如可以使用电路的参考电位或基板的参考电位。然而，用作地的参考电位的类型不受限制。
光电二极管PD的阴极与晶体管25的漏极连接。另一方面，晶体管25的源极连接到晶体管21的栅极。晶体管25的源极与晶体管21的栅极之间的电连接的至少一部分可由浮置扩散层(FD)47形成。此外，晶体管20的源极连接到晶体管25的源极和晶体管21的栅极。晶体管20的漏极连接到晶体管22的漏极。晶体管22的源极连接到电源电位。偏置电压RST被施加至晶体管22的栅极。根据地址事件检测电路的设置来控制偏置电压RST。
晶体管20的栅极连接到将晶体管21的源极耦接到晶体管23的漏极的节点。将晶体管21的源极耦接到晶体管23的漏极的节点经由信号线Hout连接到缓冲器3的输入侧(晶体管30的栅极)。在此，信号线Hout对应于检测电路2D的第一输出端子。晶体管23的源极连接到电源电位VDD。另一方面，偏置电压PBias被施加至晶体管23的栅极。可以使用晶体管23作为电流源晶体管并且根据偏置电压PBias在晶体管23的源极与漏极之间建立非导通状态。
晶体管21的漏极连接到晶体管26的漏极。可以控制施加到晶体管26的栅极的偏置电压。晶体管26的源极连接到信号线Vout。晶体管26的源极对应于检测电路2D的第二输出端子。信号线Vout是垂直信号线的示例。如图8所示，多个检测电路2D的第二输出端子可连接至信号线Vout。注意，信号线Vout可以是与用于控制晶体管31的栅极电压的信号线分开设置的信号线。
信号线Vout连接到模数转换器43。另外，信号线Vout通过开关40接地。此外，开关41和电流源42串联连接在信号线Vout和地之间。作为开关40、开关41和电流源42，可以使用例如场效应晶体管(FET)。
以这种方式，检测电路2D对应于通过将晶体管22、晶体管25和晶体管26添加到图7中的电流-电压转换电路2而获得的电路。其中，晶体管22和晶体管26对应于为了实现对数输出和线性输出之间的切换而添加的晶体管。另一方面，晶体管25是用于相关双采样(CDS)的可选开关。如后面将描述的，可以使用具有其中省略晶体管25的配置的电路。
图8中的晶体管21对应于放大晶体管。可以认识到，在图8的电路中，放大晶体管的源极和漏极连接到不同的信号处理电路。在图8的电路的情况下，例如，放大晶体管的源极侧连接到逻辑电路6(DVS电路)，并且放大晶体管的漏极侧连接到模数转换器43。然而，放大晶体管的源极侧/漏极侧所连接的信号处理电路的类型可以不同于图8中的示例中的那些。
另外，作为信号线Vout的连接目的地的模数转换器43的类型没有特别限制。例如，模数转换器43可以是列ADC。在这种情况下，为一个列或多个列准备一个或多个列ADC。列ADC可由多个列共享。此外，模数转换器43可以是区域ADC或针对每个像素准备的ADC。另外，安装模数转换器43的位置不受特别限制。例如，模数转换器43可以与光电二极管PD安装在不同的芯片上。
在下文中，将参考图9中的表格描述图8中的电路的操作。在图8的电路中，可以针对连接到相同信号线Vout的检测电路2D的每个组(行或列)切换对数输出或线性输出。
首先，将描述在执行对数输出的情况下的设置。在这种情况下，晶体管22的栅极的偏置电压RST被设置为电源电位。而且，晶体管23的栅极的偏置电压PBias被设置为用于使晶体管23作为电流源操作的电压。此外，晶体管26的栅极的偏置电压被设置为用于在晶体管26的源极和漏极之间建立导通的电压。开关40被设定为接通，开关41被设定为断开。注意，在执行基于对数输出的检测时的时间段期间，在晶体管25的源极和漏极之间执行导通设置。因此，在执行对数输出的情况下，信号线Vout接地。另外，在晶体管25导通的情况下，光电二极管PD的光电流转换为电压信号，经由检测电路2D的第一输出端子(信号线Hout)输出到后级的电路(缓冲器3)。
接下来，将描述在执行线性输出的情况下的设置。在这种情况下，对晶体管22的栅极的偏置电压RST施加脉冲状的电压信号。此外，晶体管23的栅极的偏置电压PBias被设置为地电位。此外，晶体管26的栅极的偏置电压被设置为用于在晶体管26的源极和漏极之间建立导通的电压。开关40被设定为断开，开关41被设定为接通。注意，在执行基于线性输出的检测时的时段和执行复位处理时的时段期间，在晶体管25的源极和漏极之间设置导通。因此，在执行线性输出的情况下，电流从电流源42供应到信号线Vout。然后，在晶体管25导通的情况下，光电二极管PD的光电流转换为电压信号，经由检测电路2D的第二输出端子输出到信号线Vout。模数转换器43能够将电压信号转换为数字信号。
注意，可以使用通过反转图8中所示的电路的极性而获得的电路。在该情况下，代替光电二极管PD的阳极，阴极与参考电位连接。而且，在图8中，仅仅需要用NMOS晶体管代替PMOS晶体管并且用PMOS晶体管代替NMOS晶体管。换句话说，可以通过反转光电转换元件的端子的连接关系和晶体管的导电类型来反转电路的极性。类似地，可以反转多个电路的极性，这将在下面描述。此外，地电位和电源电位两者都是参考电位的示例，并且可以根据极性使用任意电位。
图8中所示的电路仅是可以切换对数输出和线性输出的电路的示例。因此，可以使用具有与此不同的配置的电路来切换对数输出和线性输出。
根据本公开内容的成像电路可以包括光电转换元件、第一晶体管、第二晶体管、第三晶体管和第四晶体管。光电转换元件将入射光转换为光电流。第一晶体管将光电流转换为电压信号。第二晶体管放大电压信号。第三晶体管控制要提供给第一晶体管的电流。第四晶体管连接到第二晶体管。上述晶体管20是第一晶体管的示例。晶体管21是第二晶体管的示例。施加有偏置电压RST的栅极的晶体管(例如，晶体管22)是第三晶体管的示例。晶体管26是第四晶体管的示例。光电二极管PD是光电转换元件的示例。
此外，根据本公开内容的成像电路还可以包括连接在将第一晶体管的控制电极耦接到第二晶体管的第一端子的第一节点与第一参考电位之间的第五晶体管。在此，MOS晶体管的栅极是晶体管的控制电极的示例。MOS晶体管的源极是晶体管的第一端子的示例。电源电位VDD是第一参考电位的示例。晶体管23是第五晶体管的示例。然而，在安装具有不同极性的电路的情况下，第一端子与第一参考电位之间的对应关系可以不同于上述的对应关系。
此外，根据本公开内容的成像电路还可以包括连接在光电转换元件和第二节点之间的第六晶体管，第二节点将第一晶体管的第一端子耦接至第二晶体管的控制电极。晶体管25是第六晶体管的示例。
此外，缓冲器、减法器和量化器可连接至根据本发明的成像电路中的第一节点之后的级。将晶体管23耦接至晶体管21的节点是第一节点的示例。
根据本公开的成像电路可进一步包括控制单元。控制单元被配置为能够实现第一模式和第二模式之间的切换。在第一模式中，第三晶体管和第四晶体管可以导通，并且第五晶体管可以用作电流源。在第二模式中，脉冲电压可以施加到第三晶体管的控制电极，第四晶体管可以导通，并且第五晶体管可以断开。
根据本公开的成像装置可包括模数转换器和多个成像电路。每个成像元件中的第四晶体管的第一端子可经由信号线连接到模数转换器。而且，根据本公开的成像装置可进一步包括第三开关、第四开关和电流源。第三开关连接在信号线和第二参考电位之间。第四开关和电流源串联连接在信号线与第二参考电位之间。
图10中的电路图示出了根据第一变形例的成像电路的示例。图10中的地址事件电路包括检测电路2A、缓冲器3、减法器4、量化器5和逻辑电路6。缓冲器3、减法器4、量化器5和逻辑电路6的配置类似于图7中的地址事件电路中的配置。检测电路2A包括光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管23、晶体管24、开关LogEN和开关LinEN。作为晶体管20、晶体管21、晶体管22和晶体管24，可以使用例如NMOS晶体管。作为晶体管23，可以使用例如PMOS晶体管。
光电二极管PD的阳极接地。作为地，例如可以使用电路的参考电位或基板的参考电位。然而，用作地的参考电位的类型不受限制。
光电二极管PD的阴极与晶体管20的源极和晶体管21的栅极连接。晶体管20的漏极连接到晶体管22的漏极。晶体管22的源极连接到电源电位。此外，向晶体管22的栅极施加偏置电压RST。另一方面，晶体管20的栅极连接到晶体管21的源极、晶体管23的漏极和开关LogEN。晶体管23的源极连接到电源电位VDD。偏置电压PBias被施加至晶体管23的栅极。
晶体管21的漏极连接到开关LinEN和晶体管24的源极。偏置电压NBias被施加到晶体管24的栅极。另外，晶体管24的漏极接地。开关LogEN连接在将晶体管23的漏极耦接至晶体管21的源极的节点与检测电路2A的输出端子之间。另一方面，开关LinEN连接在将晶体管21的漏极耦接到晶体管24的源极的节点和检测电路2A的输出端子之间。检测电路2A的输出端子连接到缓冲器3的输入侧(晶体管30的栅极)。
在下文中，将参考图11中的表格描述图10中的电路的操作。
首先，将描述在执行对数输出的情况下的设置。在这种情况下，晶体管22的栅极的偏置电压RST被设置为电源电位。而且，晶体管23的栅极的偏置电压PBias被设置为用于使晶体管23作为电流源操作的电压。晶体管24的栅极的偏置电压被设定为电源电位。将开关LogEN设置为接通，并且将开关LinEN设置为断开。在进行对数输出的情况下，光电二极管PD的光电流转换为电压信号，经由检测电路2A的输出端子输出到后级的电路(缓冲器3)。
接下来，将描述在执行线性输出的情况下的设置。在这种情况下，对晶体管22的栅极的偏置电压RST施加脉冲状的电压信号。此外，晶体管23的栅极的偏置电压PBias被设置为地电位。另外，晶体管24的栅极的偏置电压被设定为用于使晶体管24用作电流源的电压。将开关LogEN设置为断开，并且将开关LinEN设置为接通。光电二极管PD的光电流被转换为电压信号，即使在进行线性输出的情况下，也经由检测电路2A的输出端子输出到后级的电路(缓冲器3)。
在图10中的电路中，逻辑电路6可针对每个像素设置或者可由多个像素共享。另外，逻辑电路6也可以与光电二极管PD安装在同一芯片上，也可以与光电二极管PD安装在不同的芯片上。
在图10中的电路中，不同的开关连接至放大晶体管(晶体管21)的源极和漏极。即使在开关LinEN或开关LogEN都接通的情况下，检测信号也被提供给逻辑电路6(DVS电路)或前级的电路。因此，可以使用能够根据开关LinEN和开关LogEN的状态切换模式的电路作为图10中的逻辑电路6。例如，当开关LogEN接通时，逻辑电路6可以在对应于对数输出的第一模式下操作。而且，当开关LinEN接通时，逻辑电路6可在对应于线性输出的第二模式下操作。例如，可以基于光量切换逻辑电路6的前述模式。光量可以通过专用像素或外部传感器来测量。例如，可以使用具有调整的曝光时间或模拟增益的像素来测量光量。
根据本公开的成像电路可进一步包括第一开关和第二开关，第一开关的前级连接至第一晶体管的控制电极和第二晶体管的第一端子，第二开关的前级连接至第二晶体管的第二端子和第四晶体管的第一端子。在这种情况下，第四晶体管可以连接在第二晶体管与第二参考电位之间。图10中的晶体管24是第四晶体管的示例。开关LogEN是第一开关的示例。开关LinEN是第二开关的示例。接地是第二参考电位的示例。缓冲器、减法器和量化器可以连接至第一开关之后的级，并且模数转换器可以连接至第二开关之后的级。
图12是示出用于在对数读取和线性读取之间切换的处理的示例的流程图。在图10中的电路的情况下，第一模式对应于对数读取，并且第二模式对应于线性读取。模式的切换可以针对整个像素阵列执行或者可以针对像素阵列的一部分执行。在下文中，将参考图12中的流程图描述处理。
首先，成像电路进行预定时间段的对数读取(步骤S10)。接下来，测量环境中的光量(步骤S11)。然后，确定测量的光量是否小于阈值(步骤S12)。在测量的光量小于阈值的情况下(步骤S12中为是)，成像电路从对数读取切换到线性读取(步骤S13)。接着，成像电路进行预定时间段的线性读取(步骤S14)。然后，在经过特定时间段之后，成像电路被切换到对数读数(步骤S15)。例如，可以使用定时器电路在步骤S15中测量时间。另一方面，在测量的光量等于或大于阈值的情况下(步骤S12中为否)，成像电路执行预定时间段的对数读取(步骤S10)。
图12示出了在光量相对小时切换至线性读数的处理的示例。然而，用于切换读取方法的条件可以不同于此。例如，可以采用在光量相对较大时切换到线性读数的处理，如图13中的流程图。在下文中，将参考图13中的流程图描述处理。
首先，成像电路进行预定时间段的对数读取(步骤S20)。接下来，测量环境中的光量(步骤S21)。然后，确定所测量的光量是否等于或大于阈值(步骤S22)。在测量的光量等于或大于阈值的情况下(步骤S22中“是”)，成像电路从对数读取切换到线性读取(步骤S23)。接着，成像电路进行预定时间段的线性读取(步骤S24)。然后，在经过特定时间段之后，成像电路被切换到对数读数(步骤S25)。例如，可以使用定时器电路在步骤S25中测量时间。另一方面，在测量的光量小于阈值的情况下(步骤S22中“否”)，成像电路执行预定时间段的对数读取(步骤S20)。
以这种方式，控制单元可被配置为根据测量的光量实现第一模式和第二模式之间的切换。
图14示出了根据第二变形例的成像电路的示例。图14中的地址事件电路包括检测电路2C、缓冲器3、减法器4、量化器5和逻辑电路6。缓冲器3、减法器4、量化器5和逻辑电路6的配置类似于图7中的地址事件电路中的配置。检测电路2C的配置与图10中的检测电路2A的配置相似，除了晶体管25被设置在光电二极管PD的阴极与将晶体管20的源极耦接至晶体管21的栅极的节点之间。换言之，晶体管25的漏极连接到光电二极管PD的阴极。此外，晶体管25的源极连接到晶体管20的源极和晶体管21的栅极。
在执行基于对数输出的检测时的时段可以将晶体管25的源极和漏极之间设置为导通。此外，可以在执行基于线性输出的检测时的时段和执行复位处理的时段期间将晶体管25的源极和漏极之间设置为导通。
也可以在图14的电路中在第一模式(对数读取)或在第二模式(线性读取)中使用逻辑电路6。例如，逻辑电路6可以在第一模式中根据所测量的光量的对比度是否超过阈值来检测物体的运动。此外，逻辑电路6可在第二模式中根据所测量的光量的差是否超过阈值来检测对象的运动。然而，逻辑电路6可根据其他标准来检测对象的运动。
图15示出根据第三变形例的成像电路的示例。图15中的地址事件电路包括检测电路2B、缓冲器3、减法器4、量化器5和逻辑电路6。缓冲器3、减法器4、量化器5和逻辑电路6的配置类似于图7中的地址事件电路中的配置。另一方面，除了在开关LinEN的输出侧上的连接目的地以外，检测电路2B的配置与图10中的检测电路2A的配置相似。换句话说，开关LinEN的输出侧连接到信号线Vout而不是缓冲器3。以这种方式，对数输出的信号和线性输出的信号可以输出到不同的电路。
图16示出根据第四变形例的成像电路的示例。在图16中，多个检测电路2d连接到信号线Vout。每个检测电路2d与图8中的检测电路2D相对应，从图8中省略了晶体管25。
在每个检测电路2d中，放大晶体管(晶体管21)的漏极经由晶体管26连接到信号线Vout。具体地，晶体管21的漏极连接到晶体管26的漏极，并且晶体管26的源极连接到信号线Vout。而且，开关40可以设置在信号线Vout与接地之间，如图16所示。这里，开关40可以安装在像素阵列的外部。
图17示出根据第五变形例的成像电路的示例。图17中的电路对应于通过将开关41和电流源42添加到图16中的电路而获得的电路。开关41和电流源42串联连接在信号线Vout和地之间。当从开关40看时，开关41和电流源42并联连接。在其中开关40断开，开关41接通，并且由图17的配置中的检测电路2d执行线性输出的情况下，可以通过信号线Vout读取灰度信号。
图18示出了根据第六变形例的成像电路的示例。图18中的电路对应于通过在图17中的每个成像电路中的光电二极管PD的阴极与浮置扩散层47之间添加晶体管25而获得的电路。换言之，晶体管25的漏极连接到光电二极管PD的阴极。另一方面，晶体管25的源极连接到浮置扩散层47。
应注意，在根据本公开的成像电路中，浮置扩散层47的容量可以是可变的。此外，多个光电二极管PD可以共用一个浮置扩散层。此外，在与光电二极管PD相反的一侧上的转换晶体管(晶体管20)的容量可以是可变的。
图19示出根据第七变形例的成像电路的示例。图19中的检测电路2E包括光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管23、晶体管24和晶体管25。晶体管20、晶体管21、晶体管22、晶体管24和晶体管25是NMOS晶体管。另一方面，晶体管23是PMOS晶体管。
光电二极管PD的阳极接地。光电二极管PD的阴极与晶体管25的漏极连接。晶体管25的源极连接到晶体管20的源极和晶体管21的栅极。晶体管20的栅极连接到晶体管21的源极、晶体管23的漏极以及信号线Hout(第一输出端子)。晶体管20的漏极连接到晶体管22的漏极。此外，晶体管22的源极连接到电源电位。偏置电压RST被施加至晶体管22的栅极。晶体管23的源极连接到电源电位VDD。而且，偏置电压PBias被施加至晶体管23的栅极。
晶体管21的漏极和晶体管24的源极经由第二输出端子连接到信号线Vout。晶体管24的漏极接地。此外，偏置电压NBias被施加至晶体管24的栅极。
图19中的检测电路2E的操作与图14中的检测电路2C的操作相似，不同之处在于，不包括开关LinEN和开关LogEN。
图20示出根据第八变形例的成像电路的示例。图20中的检测电路2F对应于通过将晶体管27添加到检测电路2D而获得的电路。换言之，晶体管27的源极连接到晶体管22的漏极和晶体管20的漏极。另一方面，晶体管27的漏极连接到其他检测电路2F的晶体管27的漏极。
以这种方式，在根据本公开的成像电路中，在与光电二极管PD相对的一侧上的第一晶体管的节点(晶体管20的漏极)可以经由一个或多个晶体管连接到另一个像素的对应节点。第一晶体管是指将光电流转换为电压信号的晶体管。
图21示出根据第九变形例的成像电路的示例。在图21中的检测电路2G中，晶体管22的源极(对数变换侧)所连接的电源电位VR和晶体管23的源极(放大器侧)所连接的电源电位VDD不同。例如，可以使用不同的电源作为电源电位VR和电源电位VDD。另外，也可以从同一电源电路进行分压而产生不同的电位。在这种情况下，可以省略检测电路(像素)中的开关。此外，可以配置成像电路使得可以在光电二极管PD和浮置扩散层47之间执行完全转移。
图22示出根据第十变形例的成像电路的示例。图22中的检测电路2H包括光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管23、晶体管25、晶体管26、晶体管28和晶体管29。作为晶体管20、晶体管21、晶体管22、晶体管25、晶体管26、晶体管28和晶体管29，可以使用例如NMOS晶体管。作为晶体管23，可以使用例如PMOS晶体管。
光电二极管PD的阳极接地。另一方面，光电二极管PD的阴极与晶体管25的漏极连接。晶体管25的源极连接到晶体管21的栅极和晶体管20的源极。晶体管21的源极连接到晶体管29的漏极和晶体管20的栅极。晶体管21的漏极连接到晶体管26的漏极。可以控制施加到晶体管26的栅极的偏置电压。晶体管26的源极对应于检测电路2H的第二输出端子并且连接到信号线Vout。
晶体管20的漏极连接到晶体管29的栅极和晶体管28的源极。晶体管28的栅极连接到晶体管29的源极、晶体管23的漏极以及信号线Hout。信号线Hout对应于检测电路的第一输出端子并且连接到缓冲器3(晶体管30的栅极)。晶体管28的漏极连接到晶体管22的漏极。偏置电压RST被施加至晶体管22的栅极。晶体管22的源极连接到电源电位。另一方面，偏置电压PBias被施加至晶体管23的栅极。晶体管23的源极连接到电源电位。
图22中的检测电路是包括两个对数变换电路的增益提升型电路。通过使用增益提升型电路，可以提高检测电路的灵敏度并且增加电流-电压转换的增益。以这种方式，可用于根据本公开的成像电路的电流-电压转换电路的配置不受限制。而且，可以根据像素阵列中的像素实现具有不同配置的电流-电压转换电路。
图23示出了根据第十一变形例的成像电路。图23中的检测电路2I包括光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管23、晶体管25、晶体管26和晶体管44。作为晶体管20、晶体管21、晶体管22、晶体管25、晶体管26和晶体管44，可以使用例如NMOS晶体管。作为晶体管23，可以使用例如PMOS NMOS晶体管。
光电二极管PD的阳极接地。光电二极管PD的阴极与晶体管25的漏极连接。晶体管25的源极连接到晶体管20的源极和晶体管21的栅极。晶体管20的栅极连接到晶体管21的源极、晶体管23的漏极以及信号线Hout。信号线Hout对应于检测电路2I的第一输出端子。晶体管20的漏极连接到晶体管22的漏极。偏置电压RSTx(x＝0,1,2,...)被施加至晶体管22的栅极。晶体管22的源极连接到电源电位。偏置电压PBias被施加至晶体管23的栅极。晶体管23的源极连接到电源电位VDD。
另一方面，晶体管21的漏极连接到晶体管26的漏极和晶体管44的源极。偏置电压SWxD(x＝0,1,2,...)被施加到晶体管44的栅极。晶体管44的漏极接地。偏置电压SWxL(x＝0,1,2,...)被施加到晶体管26的栅极。晶体管26的源极对应于检测电路2I的第二输出端子并且连接到信号线Vout。
注意，缓冲器3、减法器4、量化器5的结构与上述的图中的那些相同。虽然未示出，但是假设逻辑电路6连接到量化器5之后的级。
根据本公开内容的成像电路可以进一步包括第六晶体管，连接在将第二晶体管的第二端子耦接至第四晶体管的第二端子的第三节点与第二参考电位之间。MOS晶体管的漏极是晶体管的第二端子的示例。将晶体管21耦接至晶体管26的节点是第三节点的示例。晶体管44是第六晶体管的示例。接地是第二参考电位的示例。然而，根据电路的极性，晶体管的第二端子与第二参考电位之间的对应关系可以不同于上述的对应关系。
在下文中，将参考图24中的表格描述图23中的电路的操作。
首先，将描述在执行对数输出的情况下的设置。在这种情况下，施加到晶体管22的栅极的偏置电压RSTx被设置为电源电位。此外，施加到晶体管23的栅极的偏置电压PBias被设置为用于使晶体管23作为电流源操作的电压。施加到晶体管26的栅极的偏置电压SWxL是低的。以这种方式，在晶体管26的源极和漏极之间实现不导通状态。施加到晶体管44的栅极的偏置电压SWxD是高的。以这种方式，在晶体管44的源极和漏极之间实现导通状态。开关40被设定为断开，开关41被设定为接通。在进行对数输出的情况下，光电二极管PD的光电流转换为电压信号，经由检测电路2A的输出端子输出到后级的电路(缓冲器3)。
接下来，将描述在执行线性输出的情况下的设置。在这种情况下，脉冲形电压信号被应用于偏置电压RSTx，该偏置电压被施加到晶体管22的栅极。此外，施加到晶体管23的栅极的偏置电压PBias被设置为地电位。施加到晶体管26的栅极的偏置电压SWxL是高的。以这种方式，在晶体管26的源极和漏极之间实现导通状态。施加到晶体管44的栅极的偏置电压SWxD是低的。以这种方式，在晶体管44的源极和漏极之间实现非导通状态。开关40被设定为接通，开关41被设定为断开。光电二极管PD的光电流被转换为电压信号，并且即使在进行线性输出的情况下，也经由检测电路2A的输出端子输出到后级的电路(缓冲器3)。
根据本公开的成像电路可包括控制单元。控制单元被配置为能够实现第一模式和第二模式之间的切换。在第一模式中，第三晶体管可以导通，第四晶体管可以断开，第五晶体管可以用作电流源，并且第六晶体管可以导通。在第二模式中，脉冲电压可以施加到第三晶体管的控制电极，第四晶体管可以导通，第五晶体管可以断开，并且第六晶体管可以断开。
而且，在第一模式中，第三晶体管和第四晶体管可以导通，第五晶体管可以用作电流源，第一开关可以导通，并且第二开关可以断开。在这种情况下，在第二模式中，可以向第三晶体管的控制电极施加脉冲电压，第四晶体管导通，第五晶体管可以断开，第一开关可以断开，并且第二开关可以接通。
而且，在第一模式中，第三晶体管和第四晶体管可以导通，第五晶体管可以用作电流源，第三开关可以接通，并且第四开关可以断开。在第二模式中，可以向第三晶体管的控制电极施加脉冲电压，第四晶体管可以导通，第五晶体管可以断开，第三开关可以接通，并且第四开关可以断开。
图25示出根据第十二变形例的成像电路的示例。在图25中，检测电路2D的浮置扩散层47经由晶体管45连接。即，晶体管45的源极与一个检测电路2D的浮置扩散层47连接。另外，晶体管45的栅极连接到另一检测电路2D的浮置扩散层47。晶体管45例如是NMOS晶体管。以这种方式，在根据本公开的成像电路中，多个检测电路的浮置扩散层可经由至少一个晶体管连接。这样，能够将浮置扩散层的相加信号(FD相加信号)输出到后级的电路并检测对象。此外，降低了噪声的影响，并且稳定了检测电路输出的电压。换言之，至少两个成像电路的浮置扩散层可以经由第七晶体管连接。晶体管45是第七晶体管的示例。
图26示出根据第十三变形例的成像电路的示例。图26中的检测电路2J对应于通过将晶体管46添加到上述检测电路2D而获得的电路。晶体管46例如是NMOS晶体管。晶体管46的源极连接到将晶体管22的漏极耦接到晶体管20的漏极的节点。另一方面，晶体管46的漏极连接到另一检测电路2J的晶体管46的漏极。以这种方式，在根据本公开的成像电路中，不同检测电路中的复位晶体管(晶体管22)的源极可经由至少一个晶体管连接。以这种方式，可以减少噪声的影响并且稳定检测电路输出的电压。换言之，至少两个成像电路中的第一晶体管的第二端子可经由第八晶体管连接。晶体管46是第八晶体管的示例。
图27示出根据第十四变形例的成像电路的示例。图27中的检测电路2K包括光电二极管PD、晶体管20、晶体管21、晶体管22A、晶体管23和晶体管24。晶体管20、晶体管21、晶体管22A和晶体管24例如是NMOS晶体管。晶体管23例如是PMOS晶体管。
光电二极管PD的阳极接地。另一方面，光电二极管PD的阴极与晶体管25的漏极连接。晶体管25的源极连接至晶体管21的栅极和晶体管22A的源极。而且，晶体管22A的漏极连接到晶体管20的源极。偏置电压RST被施加至晶体管22A的栅极。晶体管20的栅极连接到晶体管23的漏极、晶体管21的源极以及信号线Hout。其中，信号线Hout对应于检测电路2K的第一输出端子。上述缓冲器3例如连接至第一输出端子。晶体管20的漏极连接到电源电位。
偏置电压PBias被施加至晶体管23的栅极。此外，晶体管23的源极连接到电源电位VDD。晶体管21的漏极经由第二输出端子连接到信号线Vout。另外，晶体管21的漏极连接到晶体管24的源极。偏置电压NBias被施加到晶体管24的栅极。另外，晶体管24的漏极接地。
晶体管20对应于转换晶体管，并且晶体管21对应于放大晶体管。另一方面，晶体管22A对应于检测电路中的电压的复位晶体管(复位开关)。如图27所示，复位晶体管可以连接在转换晶体管与浮置扩散层之间，而不是在电源电位与转换晶体管之间。以这种方式，在根据本公开的成像电路中不限制复位晶体管连接的位置。
图28示出根据第十五变形例的成像电路的示例。图28中的检测电路2L包括光电二极管PD、晶体管20、晶体管21、晶体管22A、晶体管23、晶体管24、晶体管28和晶体管29。晶体管20、晶体管21、晶体管22A、晶体管24、晶体管28以及晶体管29例如是NMOS晶体管。晶体管23例如是PMOS晶体管。
光电二极管PD的阳极接地。另一方面，光电二极管PD的阴极与晶体管25的漏极连接。晶体管25的源极连接至晶体管22A的源极和晶体管21的栅极。偏置电压RST被施加至晶体管22A的栅极。晶体管22A的漏极连接到晶体管20的源极。晶体管20的栅极连接到晶体管29的漏极和晶体管21的源极。
此外，晶体管20的漏极连接到晶体管28的源极和晶体管29的栅极。晶体管28的栅极连接到晶体管23的漏极、晶体管29的源极以及信号线Hout。在此，信号线Hout对应于检测电路2L的第一输出端子。例如，第一输出端子连接至上述缓冲器3。晶体管28的漏极连接到电源电位。偏置电压PBias被施加至晶体管23的栅极。此外，晶体管23的源极连接到电源电位VDD。
检测电路2L包括增益上升型电流-电压转换电路，其中，对数变换电路被包括在多级中。即使在采用增益上升型电流-电压转换电路的情况下，也可以在转换晶体管与浮置扩散层之间设置复位晶体管(复位开关)。
在根据本公开的成像电路中，第一晶体管和第二晶体管可包括在多级对数变换电路中。
根据本公开的成像电路可以在各个方面实现。在图29至图42中，安装在同一芯片或基板上的元件被粗线包围。在下文中，将参考图29至图36描述根据本公开的成像电路的实施例。
如图29所示，光电二极管PD可与检测电路的其他元件安装在不同的芯片或基板上。注意，在采用图29中的实现方式的情况下，晶体管25(传输门)可以是不执行完全传输的晶体管。此外，可以省略晶体管25。此外，如图30所示，光电二极管PD和晶体管25(传输门)可与检测电路的其他元件安装在不同的芯片或基板上。换言之，在根据本公开的成像电路中，光电转换元件和第五晶体管可安装在不同的芯片或基板上。
如图31所示，光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管25和浮置扩散层47可与检测电路的其他元件安装在不同芯片或基板上。在采用图31中的实施方式的情况下，芯片或基板在多个位置处具有电连接。而且，在图31的实施方式中，与检测电路和信号线Vout之间的开关对应的晶体管26不安装在与光电二极管PD的芯片或基板相同的芯片或基板上。此外，作为PMOS晶体管的晶体管23不安装在与光电二极管PD相同的芯片或基板上。由于具有与检测电路中的其他晶体管的导电类型不同的导电类型的PMOS晶体管需要良好隔离，因此占用了大面积。因此，存在优选安装在与光电二极管PD和NMOS晶体管不同的芯片或基板上的情况。在使用具有与图31中的极性相反的极性的电路的情况下，具有不同导电类型的晶体管可安装在不同于光电二极管的芯片或基板上。
如图32所示，检测电路中除了具有不同导电类型的晶体管23(PMOS晶体管)以外的元件可安装在同一芯片或基板上。在采用图32中的实施方式的情况下，与检测电路和信号线Vout之间的开关对应的晶体管26安装在与光电二极管PD的芯片或基板相同的芯片或基板上。在图32的情况下，信号线Vout和其后级中的电路与检测电路安装在不同的芯片或基板上。
如图33所示，在多个检测电路中，除了具有不同导电类型的晶体管23(PMOS晶体管)和信号线Vout以外的元件可以安装在与光电二极管PD相同的芯片或基板上。以这种方式，多个成像电路中的光电转换元件、第一晶体管、第二晶体管、第三晶体管和第四晶体管可安装在同一芯片或基板上。而且，如图34中所示，在多个检测电路中，除了具有不同导电类型的晶体管23(PMOS晶体管)、信号线Vout、开关40以及从开关40到接地(参考电位)的布线以外的元件可以与光电二极管PD安装在相同的芯片或基板上。
如图35所示，在多个检测电路中，除了具有不同导电类型的晶体管23(PMOS晶体管)、信号线Vout、开关40、从开关40到接地(参考电位)的布线、开关41、电流源42、以及从电流源42到接地(参考电位)的布线以外的元件可以与光电二极管PD安装在相同的芯片或基板上。
在图36中，包括晶体管30和电流源S1的缓冲器3由粗线包围。缓冲器3可以与检测电路的光电二极管PD安装在相同的芯片或基板上。另外，缓冲器3也可以与检测电路的光电二极管PD安装在不同的芯片或基板上。
在下文中，将参考图37至图42描述成像电路的实施示例。
如图37所示，光电二极管PD可以安装在与检测电路的其他元件不同的芯片或基板上。此外，如图38所示，光电二极管PD和晶体管25可以安装在与检测电路的其他元件不同的芯片或基板上。此外，如图39所示，检测电路中的晶体管20、晶体管21、晶体管22、晶体管25和浮置扩散层47可与光电二极管PD安装在相同的芯片或基板上。
如图40所示，光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管24、晶体管25和浮置扩散层47可安装在同一芯片或基板上。在图40中，具有与检测电路中的其他晶体管的导电类型不同的导电类型的晶体管23与光电二极管PD安装在不同芯片或基板上。因此，可以进行良好分离并且实现实施方式的整体尺寸减小。
如图41所示，光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管24、晶体管25、浮置扩散层47和开关LinEN可以安装在相同的芯片或基板上。在开关LinEN是MOS晶体管并且晶体管20、晶体管21、晶体管22、晶体管24和晶体管25是共同导电类型的情况下，例如，可以采用图41中的实现方式。然而，开关LinEN和开关LogEN的实现方案不受限制。
此外，如图42所示，光电二极管PD、晶体管20、晶体管21、晶体管22、晶体管24、晶体管25、浮置扩散层47、开关LinEN和开关LogEN可以安装在相同的芯片或基板上。例如，在开关LinEN和开关LogEN是MOS晶体管并且晶体管20、晶体管21、晶体管22、晶体管24和晶体管25是共同导电类型的情况下，可以采用图42中的实现方式。
如果使用根据本公开内容的成像电路，可以实现能够在对数输出与线性输出之间切换同时减少晶体管的数量的地址事件电路。因此，可以通过根据成像电路的应用或环境切换要使用的输出类型来高速读取事件。由此，能够实现能够在缩小电路规模的同时高速生成并输出数据的异步型成像元件。例如，可以高速地执行对人或障碍物的图像识别的处理并且提高交通领域中的安全性。
根据本公开的技术(本技术)可应用于各种产品。例如，根据本公开的技术可实现为安装在任何类型的移动体(诸如，汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动性、飞机、无人机、船舶以及机器人)上的装置。
图43是示出了车辆控制***的示意性配置示例的框图，该车辆控制***是可以应用根据本公开的技术的移动体控制***的示例。
车辆控制***12000包括经由通信网络12001彼此连接的多个电子控制单元。在图43所示的示例中，车辆控制***12000包括驱动***控制单元12010、车身***控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。另外，微型计算机12051、声音/图像输出单元12052和车载网络接口(I/F)12053被示出为集成控制单元12050的功能配置。
驱动***控制单元12010根据各种程序控制与车辆的驱动***相关的装置的操作。例如，驱动***控制单元12010用作产生车辆的驱动力的驱动力产生装置(例如，内燃机或驱动电动机等)、向车轮传递驱动力的驱动力传递机构、调整车辆的转向角的转向机构、产生车辆的制动力的控制装置(例如，制动装置)。
车身***控制单元12020根据各种程序控制配备在车身中的各种装置的操作。例如，车身***控制单元12020用作无钥匙进入***、智能钥匙***、电动车窗装置或诸如车头灯、车尾灯、制动灯和转向信号或雾灯的各种灯的控制装置。在这种情况下，从替代钥匙的便携式装置发送的无线电波或各种开关的信号可以被输入到车身***控制单元12020。车身***控制单元12020接收这些无线电波或信号的输入并且控制车辆的门锁装置、电动车窗装置、灯等。
车外信息检测单元12030检测安装有车辆控制***12000的车辆外部的信息。例如，成像单元12031与车外信息检测单元12030连接。车外信息检测单元12030使成像单元12031拍摄车外的图像并接收拍摄图像。另外，车外信息检测单元12030也可以基于接收到的图像，对道路上的人物、汽车、障碍物、标志、文字等进行物体检测处理、距离检测处理。
成像单元12031是接收光并输出与接收的光量相应的电信号的光学传感器。成像单元12031也可以将电信号作为图像和测距信息输出。另外，成像单元12031所接收的光可以是可见光，也可以是红外线等不可见光。
车内信息检测单元12040检测车内的信息。例如，检测驾驶员的状态的驾驶员状态检测单元12041连接至车内信息检测单元12040。驾驶员状态检测单元12041包括例如拍摄驾驶员的图像的摄像机，并且车内信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息计算驾驶员的疲劳度或集中度或者可以确定驾驶员是否打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的车内和车外信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动***控制单元12010输出控制命令。例如，微型计算机12051可以执行协作控制，以实现高级驾驶员辅助***(ADAS)的功能，包括车辆碰撞避免、冲击减轻、基于车辆间距离的行驶、车速保持驾驶、车辆碰撞警报、车辆车道偏离警报等。
另外，微型计算机12051通过基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆周边的信息来控制驱动力产生装置、转向机构、制动装置等，由此能够不依赖驾驶员的操作而进行用于自主行驶的自动驾驶等的协调控制。
另外，微型计算机12051可以基于由车外信息检测单元12030获取的车外信息，将控制命令输出到车身***控制单元12020。例如，微型计算机12051可以通过根据由外部车辆信息检测单元12030检测到的前面车辆或对面车辆的位置控制前照灯，来执行用于防止眩光的协作控制，例如从远光切换到近光。
声音/图像输出单元12052将声音和图像中的至少一个的输出信号发送到能够视觉地或听觉地向车辆的乘员或车辆外部通知信息的输出装置。在图43所示的示例中，音频扬声器12061、显示单元12062和仪表板12063被示为输出装置。例如，显示单元12062可包括车载显示器和平视显示器中的至少一个。
图44是示出成像单元12031的安装位置的示例的示图。
在图44中，车辆12100具备成像单元12101、12102、12103、12104、12105作为成像单元12031。
成像单元12101、12102、12103、12104和12105被设置在诸如车辆12100的车辆内部的前鼻、侧视镜、后保险杠、后门、以及挡风玻璃的上部的位置处。设置在车内的前鼻部的成像单元12101和设置在挡风玻璃的上部的成像单元12105主要获取车辆12100前方的图像。设置在侧视镜上的成像单元12102和12103主要获取车辆12100的侧方的图像。设置在后保险杠或后门上的成像单元12104主要获取车辆12100后面的图像。由成像单元12101和12105获取的前视图图像主要用于前方车辆、行人、障碍物、交通信号、交通标志、车道等的检测。
需注意，图44示出成像单元12101至12104的成像范围的示例。成像范围12111指示设置在前鼻处的成像单元12101的成像范围，成像范围12112和12113分别指示设置在侧视镜处的成像单元12102和12103的成像范围，并且成像范围12114指示设置在后保险杠或后门处的成像单元12104的成像范围。例如，通过叠加由成像单元12101至12104拍摄到的图像数据，能够获得俯视车辆12100的俯瞰图像。
成像单元12101至12104中的至少一个可具有获取距离信息的功能。例如，成像单元12101至12104中的至少一个可以是由多个成像元件配置的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
例如，微型计算机12051具体通过基于从成像单元12101至12104获得的距离信息，获取与拍摄范围12111至12114中的各三维物体之间的距离和该距离的时间变化(相对于车辆12100的相对速度)，能够提取车辆12100行驶的路径上的最近的三维物体，即，在与车辆12100大致相同的方向上以规定的速度(例如，0km/h以上)行驶的三维物体作为前方车辆。另外，微型计算机12051可以设定应该在前方车辆之前预先保证的车间距离，并且可以执行自动制动控制(也包括跟随停止控制)或自动加速控制(也包括跟随起动控制)。因此，例如，可以执行用于车辆自主行驶而无需驾驶员执行操作的自主驾驶目的的协作控制。
例如，微型计算机12051可以基于从成像单元12101至12104获得的距离信息将与三维物体有关的三维物体数据分类并提取为二轮车、普通车辆、大型车辆、行人和其他三维物体(诸如电线杆)，并且使用该三维物体数据用于自动躲避障碍物。例如，微型计算机12051将车辆12100附近的障碍物识别为车辆12100的驾驶员能够视觉识别的障碍物和难以视觉识别的障碍物。另外，微型计算机12051判断表示与各障碍物碰撞的风险的程度的碰撞风险，在碰撞风险为设定值以上且存在碰撞的可能性的情况下，经由声音扬声器12061或显示单元12062向驾驶员输出警告，经由驱动***控制单元12010进行强制减速或躲避转向，由此能够进行碰撞躲避的驾驶辅助。
成像单元12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定在成像单元12101至12104的拍摄图像中是否存在行人来识别行人。通过例如提取作为红外照相机的成像单元12101至12104的捕获图像中的特征点的过程和确定对指示对象的轮廓的一系列特征点执行图案匹配处理和确定对象是否是行人的过程来执行这种行人识别。当微型计算机12051确定在成像单元12101至12104的捕获图像中存在行人并且识别到行人时，声音/图像输出单元12052控制显示单元12062，使得识别到的行人与用于强调的正方形轮廓线重叠并显示。另外，声音/图像输出单元12052可控制显示单元12062，使得在期望的位置处显示指示行人等的图标。
迄今为止已经描述了可以应用根据本公开的技术的车辆控制***的示例。根据本公开的技术可应用于上述配置之中的成像单元12031等。具体地说，可以在成像单元12031上安装包括上述成像电路和光源91的测距装置90。通过将根据本公开的技术应用于成像单元12031，可以获得准确的距离信息并且在具有宽亮度动态范围的环境中增强车辆12100的功能和安全性。
应注意，本技术还可具有以下配置。
(1)一种成像电路，包括：光电转换元件，将入射光转换成光电流；第一晶体管，将光电流转换成电压信号；第二晶体管，放大电压信号；第三晶体管，控制要提供给第一晶体管的电流；以及连接到第二晶体管的第四晶体管。
(2)根据权利要求1的成像电路，进一步包括：第五晶体管，连接在将第一晶体管的控制电极耦接至第二晶体管的第一端子的第一节点与第一参考电位之间。
(3)根据(2)的成像电路，其中，缓冲器、减法器和量化器连接至第一节点之后的级。
(4)根据(2)或(3)的成像电路，进一步包括：控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在第一模式中，第三晶体管和第四晶体管导通并且第五晶体管被用作电流源，在第二模式中，脉冲电压施加至第三晶体管的控制电极，第四晶体管导通，并且第五晶体管断开。
(5)根据(4)的成像电路，其中，控制单元被配置为根据所测量的光量实现第一模式与第二模式之间的切换。
(6)根据(1)至(5)中任一项的成像电路，进一步包括：第六晶体管，连接在光电转换元件与第二节点之间，第二节点将第一晶体管的第一端子耦接至第二晶体管的控制电极。
(7)根据(1)至(6)中任一项的成像电路，其中，第一晶体管和第二晶体管包括在多级对数变换电路中。
(8)根据(2)至(5)中任一项的成像电路，进一步包括：第六晶体管，连接在将第二晶体管的第二端子耦接至第四晶体管的第二端子的第三节点与第二参考电位之间。
(9)根据(8)的成像电路，进一步包括：控制单元，被配置为能够实现第一模式和第二模式之间的切换，在第一模式中，第三晶体管导通，第四晶体管断开，第五晶体管用作电流源，并且第六晶体管导通，在第二模式中，脉冲电压施加至第三晶体管的控制电极，第四晶体管导通，第五晶体管断开，并且第六晶体管断开。
(10)根据(2)至(4)中任一项的成像电路，进一步包括第一开关和第二开关，第一开关的前级与第一晶体管的控制电极和第二晶体管的第一端子连接，第二开关的前级与第二晶体管的第二端子和第四晶体管的第一端子连接，其中第四晶体管连接在第二晶体管与第二参考电位之间。
(11)根据(10)的成像电路，其中，缓冲器、减法器和量化器连接至第一开关之后的级，并且模数转换器连接至第二开关之后的级。
(12)根据(11)的成像电路，进一步包括：控制单元，被配置为能够实现在第一模式与第二模式之间的切换，在第一模式中，第三晶体管和第四晶体管导通，第五晶体管用作电流源，第一开关接通，第二开关断开，在第二模式中，脉冲电压施加至第三晶体管的控制电极，第四晶体管导通，第五晶体管断开，第一开关断开，第二开关接通。
(13)根据(2)至(4)中任一项的成像电路，其中，光电转换元件和第五晶体管安装在不同的芯片或基板上。
(14)一种成像装置，包括：模数转换器；以及多个根据权利要求1至5中任一项的成像电路，其中，每个成像电路中的第四晶体管的第一端子经由信号线连接至模数转换器。
(15)根据(14)的成像装置，进一步包括：第三开关、第四开关和电流源，其中，第三开关连接在信号线与第二参考电位之间，并且第四开关和电流源串联连接在信号线与第二参考电位之间。
(16)根据(15)的成像装置，进一步包括：控制单元，被配置为能够实现在第一模式与第二模式之间的切换，在第一模式中，第三晶体管和第四晶体管被接通；第五晶体管用作电流源，第三开关接通，并且第四开关断开，以及在第二模式中，脉冲电压施加至第三晶体管的控制电极，第四晶体管导通，第五晶体管断开，第三开关接通，第四开关断开。
(17)根据(16)的成像装置，其中，控制单元被配置为根据所测量的光量在第一模式与第二模式之间实现切换。
(18)根据(14)或(15)的成像装置，其中，至少两个成像电路中的浮置扩散层通过第七晶体管连接。
(19)根据(14)或(15)的成像装置，其中，至少两个成像电路中的第一晶体管的第二端子经由第八晶体管连接。
(20)根据(14)的成像装置，其中，多个成像电路的光电转换元件、第一晶体管、第二晶体管、第三晶体管和第四晶体管安装在同一芯片或基板上。
本公开的各方面不限于前述各实施例，并且包括本领域技术人员可实现的各种修改，并且本公开的效果也不限于上述细节。换言之，在不背离本公开的概念构思和主旨的情况下，可以做出各种添加、修改和部分删除，本公开的概念构思和主旨可以从权利要求及其等同物中限定的细节中得出。
[参考标号列表]
Hout,Vout 信号线
PD 光电二极管
S1,S2,42 电流源
2 对数变换电路
2A,2B,2C,2D,2E,2F,2G,2H,2I,2J,2K,2L,2d 检测电路
3,320 缓冲器
4,330 减法器
5,340 量化器
6 逻辑电路
40,41 开关
42 电流源
43 模数转换器(ADC)
100 成像装置
300 地址事件检测电路
310 电流-电压转换电路
350 传送电路

Claims (20)

1.一种成像电路，包括：
光电转换元件，将入射光转换成光电流；
第一晶体管，将所述光电流转换为电压信号；
第二晶体管，放大所述电压信号；
第三晶体管，控制要提供给所述第一晶体管的电流；以及
第四晶体管，连接到所述第二晶体管。
2.根据权利要求1所述的成像电路，进一步包括：
第五晶体管，连接在第一节点与第一参考电位之间，所述第一节点将所述第一晶体管的控制电极耦接到所述第二晶体管的第一端子。
3.根据权利要求2所述的成像电路，其中，缓冲器、减法器和量化器连接至所述第一节点之后的级。
4.根据权利要求2所述的成像电路，进一步包括：
控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在所述第一模式中，所述第三晶体管和所述第四晶体管导通并且所述第五晶体管被用作电流源，在所述第二模式中，脉冲电压施加至所述第三晶体管的控制电极，所述第四晶体管导通并且所述第五晶体管断开。
5.根据权利要求4所述的成像电路，其中，所述控制单元被配置为根据测量的光量实现在所述第一模式与所述第二模式之间的切换。
6.根据权利要求1所述的成像电路，进一步包括：
第六晶体管，连接在所述光电转换元件与第二节点之间，所述第二节点将所述第一晶体管的第一端子耦接至所述第二晶体管的控制电极。
7.根据权利要求1所述的成像电路，其中，所述第一晶体管和所述第二晶体管被包括在多级对数变换电路中。
8.根据权利要求2所述的成像电路，进一步包括：
第六晶体管，连接在第三节点与第二参考电位之间，所述第三节点将所述第二晶体管的第二端子耦接到所述第四晶体管的第二端子。
9.根据权利要求8所述的成像电路，进一步包括：
控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在所述第一模式中，所述第三晶体管导通，所述第四晶体管断开，所述第五晶体管用作电流源，并且所述第六晶体管导通，在所述第二模式中，脉冲电压施加至所述第三晶体管的控制电极，所述第四晶体管导通，所述第五晶体管断开，并且所述第六晶体管断开。
10.根据权利要求2所述的成像电路，进一步包括：
第一开关，所述第一开关的前级连接至所述第一晶体管的控制电极和所述第二晶体管的第一端子；以及
第二开关，所述第二开关的前级连接至所述第二晶体管的第二端子和所述第四晶体管的第一端子；
其中，所述第四晶体管连接在所述第二晶体管与第二参考电位之间。
11.根据权利要求10所述的成像电路，其中，缓冲器、减法器和量化器连接至所述第一开关之后的级，并且模数转换器连接至所述第二开关之后的级。
12.根据权利要求11所述的成像电路，进一步包括：
控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在所述第一模式中，所述第三晶体管和所述第四晶体管导通，所述第五晶体管用作电流源，所述第一开关导通，所述第二开关断开，在所述第二模式中，脉冲电压施加至所述第三晶体管的控制电极，所述第四晶体管导通，所述第五晶体管断开，所述第一开关断开，所述第二开关导通。
13.根据权利要求2所述的成像电路，其中，所述光电转换元件和所述第五晶体管安装在不同的芯片或基板上。
14.一种成像装置，包括：
模数转换器；以及
多个根据权利要求1至5中任一项所述的成像电路；
其中，每个所述成像电路中的所述第四晶体管的所述第一端子经由信号线连接至所述模数转换器。
15.根据权利要求14所述的成像装置，进一步包括：
第三开关；
第四开关；以及
电流源；
其中，所述第三开关连接在所述信号线与第二参考电位之间；并且
所述第四开关和所述电流源串联连接在所述信号线和所述第二参考电位之间。
16.根据权利要求15所述的成像装置，进一步包括：
控制单元，被配置为能够实现在第一模式和第二模式之间的切换，在所述第一模式中，所述第三晶体管和所述第四晶体管导通，第五晶体管用作电流源，所述第三开关导通，并且所述第四开关断开，在所述第二模式中，脉冲电压施加到所述第三晶体管的控制电极，所述第四晶体管导通，所述第五晶体管断开，所述第三开关导通，并且所述第四开关断开。
17.根据权利要求16所述的成像装置，其中，所述控制单元被配置为根据测量的光量实现所述第一模式与所述第二模式之间的切换。
18.根据权利要求14所述的成像装置，其中，至少两个所述成像电路中的浮置扩散层通过第七晶体管连接。
19.根据权利要求14所述的成像装置，其中，至少两个所述成像电路中的第一晶体管的第二端子经由第八晶体管连接。
20.根据权利要求14所述的成像装置，其中，多个所述成像电路的所述光电转换元件、所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管安装在同一芯片或基板上。
CN202180015707.8A 2020-02-26 2021-02-17 成像电路和成像装置 Pending CN115136587A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-030964 2020-02-26
JP2020030964A JP2023040318A (ja) 2020-02-26 2020-02-26 撮像回路および撮像装置
PCT/JP2021/006006 WO2021172145A1 (ja) 2020-02-26 2021-02-17 撮像回路および撮像装置

Publications (1)

Publication Number Publication Date
CN115136587A true CN115136587A (zh) 2022-09-30

Family

ID=77490991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180015707.8A Pending CN115136587A (zh) 2020-02-26 2021-02-17 成像电路和成像装置

Country Status (5)

Country Link
US (1) US20230108619A1 (zh)
JP (1) JP2023040318A (zh)
CN (1) CN115136587A (zh)
DE (1) DE112021001237T5 (zh)
WO (1) WO2021172145A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3137999B1 (fr) * 2022-07-15 2024-06-07 Commissariat A Lenergie Atomique Et Aux Energies Alternatives Pixels d'un capteur de lumière

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101204079B (zh) * 2005-06-03 2011-07-27 苏黎世大学 用于检测与时间相关的图像数据的光敏元件阵列
US7956914B2 (en) * 2007-08-07 2011-06-07 Micron Technology, Inc. Imager methods, apparatuses, and systems providing a skip mode with a wide dynamic range operation
JP6120495B2 (ja) * 2012-06-04 2017-04-26 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム、撮像システムの駆動方法
WO2015036592A1 (en) 2013-09-16 2015-03-19 Chronocam Dynamic, single photodiode pixel circuit and operating method thereof
KR102523136B1 (ko) * 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
US10811447B2 (en) * 2016-03-04 2020-10-20 Sony Corporation Solid-state imaging device, driving method, and electronic equipment
WO2018198691A1 (ja) * 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2019092022A (ja) * 2017-11-14 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法および撮像システム
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7307725B2 (ja) * 2018-06-12 2023-07-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11140349B2 (en) * 2018-09-07 2021-10-05 Samsung Electronics Co., Ltd. Image sensor incuding CMOS image sensor pixel and dynamic vision sensor pixel
KR102618490B1 (ko) * 2018-12-13 2023-12-27 삼성전자주식회사 이미지 센서 및 이의 구동 방법
WO2021021453A1 (en) * 2019-07-26 2021-02-04 Ocelot Laboratories Llc Light intensity and contrast change detection capable pixel readout circuit having a shared photodetector
JPWO2021065587A1 (zh) * 2019-10-04 2021-04-08

Also Published As

Publication number Publication date
JP2023040318A (ja) 2023-03-23
DE112021001237T5 (de) 2023-01-05
US20230108619A1 (en) 2023-04-06
WO2021172145A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
TWI820078B (zh) 固體攝像元件
JP7141440B2 (ja) 固体撮像素子
CN209949276U (zh) 固体摄像元件和摄像装置
CN209949277U (zh) 固体摄像元件以及摄像装置
JP2020072317A (ja) センサ及び制御方法
CN112640428A (zh) 固态成像装置、信号处理芯片和电子设备
WO2021117350A1 (ja) 固体撮像素子、および、撮像装置
WO2020129657A1 (ja) センサ及び制御方法
WO2021172145A1 (ja) 撮像回路および撮像装置
WO2021166503A1 (ja) 撮像回路、撮像装置および撮像方法
CN110892710B (zh) 摄像装置
JP2022141460A (ja) 固体撮像素子及び撮像装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2023089958A1 (ja) 固体撮像素子
CN116888975A (zh) 事件检测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination