JP2023032311A - 撮像装置及び電子機器 - Google Patents

Abstract

【課題】光電変換時のダイナミックレンジ拡大、フレームレート高速化、消費電力低減を図る。【解決手段】撮像装置は、光電変換された画素信号を信号線に出力する画素部と、信号線上の画素信号をＡＤ変換し、画素信号に基づいて照度を判定するＡＤ変換器と、信号線上の画素信号をＡＤ変換器に入力するか否かと、ＡＤ変換器で判定した照度の判定信号を信号線に出力するか否かと、を連動して切り替える切替回路と、を備える。画素部は、第１光電変換部と、第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を切り替える変換効率調整回路と、第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、判定信号を保持する保持回路と、を備える。【選択図】図６

Description

本開示は、撮像装置及び電子機器に関する。

アナログの画素信号と線形変化する参照信号とをコンパレータにより比較し、参照信号が画素信号を横切るまでの時間をカウントすることにより、画素信号をＡＤ(Analogue-to-Digital)変換するＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサ（以下、ＣＩＳとも呼ぶ）が知られている。

ＣＩＳには種々のタイプがあり、画素内に受光面積の異なる複数の光電変換素子を設けて、画素の感度や電荷－電圧変換効率を複数通りに切り替えてＡＤ変換することで、光電変換時のダイナミックレンジを広げたＣＩＳが提案されている（特許文献１参照）。

特開２０１７－１７５３４５号公報

ＡＤ変換は通常、画素列単位で行われ、行（ライン）方向に配置された各画素の読み出しは１水平ライン期間内に行う必要がある。上述したように、各画素の読み出しを感度と変換効率を切替ながら行うと、読み出しに時間がかかるため、フレームレートを高速化できないという問題がある。また、感度や変換効率を切り替えるたびに垂直信号線上の画素信号を変更しなければならず、消費電力も増えてしまう。

そこで、本開示では、光電変換時のダイナミックレンジを広げつつ、フレームレートの高速化と消費電力の低減が可能な撮像装置及び電子機器を提供するものである。

上記の課題を解決するために、本開示によれば、
光電変換された画素信号を信号線に出力する画素部と、
前記信号線上の前記画素信号をアナログ－デジタル変換するとともに、前記画素信号に基づいて照度を判定するアナログ－デジタル変換器と、
前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器で判定した前記照度の判定信号を前記信号線に出力するか否かと、を連動して切り替える切替回路と、を備え、
前記画素部は、
第１光電変換部と、
前記第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を切り替える変換効率調整回路と、
前記第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、
前記判定信号を保持する保持回路と、を備え、
前記変換効率調整回路は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する、撮像装置が提供される。

前記切替回路は、前記画素部から前記信号線に画素信号を出力するか否かと、前記信号線に電流源を接続するか否かと、前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器での前記照度の判定信号を前記信号線に供給するか否かと、前記信号線上の前記判定信号を前記保持回路に入力するか否かとを連動して切り替えてもよい。

前記保持回路が前記判定信号を保持した後、前記信号線には前記画素部からの画素信号が出力されてもよい。

第１方向及び第２方向に配置される複数の前記画素部を備え、
前記第２方向に配置される２以上の前記画素部のそれぞれから出力される前記画素信号は、共通の前記信号線に出力され、
前記信号線及び前記アナログ－デジタル変換器は、前記第２方向に配置される２以上の前記画素部からなる画素列ごとに配置されてもよい。

前記画素部は、前記第１光電変換部よりも受光面積が小さい第２光電変換部を有し、
前記画素部は、前記第１光電変換部、前記第２光電変換部、及び前記変換効率調整回路を制御することにより、複数の感度及び複数の変換効率を組み合わせた複数の画素信号を前記信号線に出力してもよい。

前記画素部は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する第１制御信号と、前記第１光電変換部又は前記第２光電変換部を選択する第２制御信号とを選択する制御信号選択回路を有し、
前記画素部は、前記第２制御信号に基づいて選択された前記第１光電変換部又は前記第２光電変換部で光電変換されて、前記第１制御信号に基づいて前記変換効率を調整した前記画素信号を前記信号線に出力してもよい。

前記画素部は、前記第２光電変換部で光電変換された電荷に応じた画素信号を生成する第２読出し回路を有し、
前記制御信号選択回路は、前記保持回路で保持された前記判定信号に基づいて、前記第１読出し回路用の制御信号と、前記第２読出し回路用の制御信号とを選択してもよい。

前記画素部は、前記保持回路で保持された前記判定信号に基づいて、前記第１光電変換部で光電変換された電荷に応じた画素信号と、前記第２光電変換部で光電変換された電荷に応じた画素信号とのいずれか一方を選択して前記信号線に出力する画素信号選択器を有してもよい。

前記画素部は、前記第２光電変換部で光電変換された電荷に応じた画素信号を生成する第２読出し回路を有し、
前記第１読出し回路は、前記保持回路で保持された前記判定信号に基づいて、前記第１光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力するか否かを切り替え、
前記第２読出し回路は、前記保持回路で保持された前記判定信号に基づいて、前記第２光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力するか否かを切り替えてもよい。

前記アナログ－デジタル変換器は、
前記信号線上の前記画素信号と参照信号とを比較するコンパレータと、
前記コンパレータにて前記画素信号と前記参照信号との一致が検出されるまで、カウント動作を行うカウンタと、を有し、
前記カウンタのカウント値に基づいて、前記信号線上の前記画素信号に応じたデジタル画素信号を生成し、
前記コンパレータは、前記信号線上の前記画素信号と参照信号とを比較することにより、前記照度の判定信号を生成してもよい。

前記コンパレータは、前記信号線上の前記画素信号と前記参照信号との比較により、撮像開始時点の照度が所定の基準レベル以上か否かを示す前記判定信号を生成してもよい。

前記第１光電変換部で光電変換された電荷を蓄積する第１浮遊拡散領域と、
前記第２光電変換部で光電変換された電荷を蓄積する第２浮遊拡散領域と、を備え、
前記アナログ－デジタル変換器は、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを前記コンパレータで比較した結果に基づいて、前記照度を判定してもよい。

前記コンパレータは、撮像を開始する際には、前記第２浮遊拡散領域の電荷を排出した状態での前記第２浮遊拡散領域の電位に応じた前記画素信号と前記参照信号とを比較する第１比較処理を行い、次に、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを比較する第２比較処理を行い、
前記アナログ－デジタル変換器は、前記第２比較処理の結果に基づいて、前記照度を判定してもよい。

前記コンパレータは、前記第２比較処理により、撮像開始時点の照度が前記基準レベル以上か否かを判定し、
前記画素部は、前記照度が前記基準レベル以上の場合には、前記第２光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力し、前記照度が前記基準レベル未満の場合には、前記第１光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力してもよい。

前記コンパレータは、前記第２比較処理で前記照度が前記基準レベル以上と判定されると、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを比較する第３比較処理を行い、次に前記第２浮遊拡散領域の電荷を排出した状態での前記第２浮遊拡散領域の電位に応じた前記画素信号と前記参照信号とを比較する第４比較処理を行ってもよい。

前記コンパレータは、前記第２比較処理で前記照度が前記基準レベル未満と判定されると、前記第１浮遊拡散領域の電荷を排出した状態での前記第１浮遊拡散領域の電位に応じた前記画素信号を前記参照信号と比較する第５比較処理を行い、次に、前記第５比較処理よりも電荷－電位変換効率を高くして前記第１浮遊拡散領域の電荷を排出した状態での前記第１浮遊拡散領域の電位に応じた前記画素信号を前記参照信号と比較する第６比較処理を行い、次に、前記第６比較処理と同じ電荷－電位変換効率で前記第１光電変換部で光電変換された電荷に応じた前記画素信号を前記参照信号と比較する第７比較処理を行い、次に、前記第５比較処理と同じ電荷－電位変換効率で前記第１光電変換部で光電変換された電荷に応じた前記画素信号を前記参照信号と比較する第８比較処理を行ってもよい。

本開示によれば、撮像された画素信号に応じたデジタル画素信号を出力する撮像装置と、
前記デジタル画素信号に基づいて信号処理を行う信号処理部と、を備える電子機器であって、
前記撮像装置は、
光電変換された画素信号を信号線に出力する画素部と、
前記信号線上の前記画素信号をアナログ－デジタル変換するとともに、前記画素信号に基づいて照度を判定するアナログ－デジタル変換器と、
前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器での前記照度の判定信号を前記信号線に出力するか否かと、を連動して切り替える切替回路と、を備え、
前記画素部は、
第１光電変換部と、
前記第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を可変させる変換効率調整回路と、
前記第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、
前記判定信号を保持する保持回路と、を備え、
前記変換効率調整回路は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する、電子機器が提供される。

本開示の第１の実施形態による撮像装置の概略構成を示すブロック図。 画素アレイ部の半導体チップと処理回路の半導体チップとを積層した撮像装置の例を示す概念図。 ハイダイナミックレンジの画素の基本構成を示す回路図。 図３の画素の露光開始時のタイミングチャート。 図３の画素信号読出し時のタイミングチャート。 第１の実施形態による撮像装置の主要部の回路図。 照度と垂直信号線の電位レベルとの関係を示す図。 第１の実施形態による撮像装置のタイミング図。 図７のラッチの第１具体例を示す回路図。 図７のラッチの第２具体例を示す回路図。 第２の実施形態による撮像装置の主要部の回路図。 図１０の撮像装置のタイミング図。 図１０の撮像装置の第１変形例の主要部の回路図。 図１２の撮像装置のタイミング図。 図１０の撮像装置の第２変形例の主要部の回路図。 図１４の撮像装置のタイミング図。 第３の実施形態による撮像装置の主要部の回路図。 図１６の撮像装置のタイミング図。 第４の実施形態による撮像装置の主要部の回路図。 図１８の撮像装置のタイミング図。 図１８の一変形例による撮像装置の主要部の回路図。 図２０の撮像装置のタイミング図。 第１及び第２の実施形態による撮像装置の光入射面側の平面レイアウト図。 一変形例による平面レイアウト図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。

以下、図面を参照して、撮像装置１００及び電子機器の実施形態について説明する。以下では、撮像装置１００及び電子機器の主要な構成部分を中心に説明するが、撮像装置１００及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

（第１の実施形態）
図１は本開示の第１の実施形態による撮像装置１００の概略構成を示すブロック図である。撮像装置１００は、画素アレイ部１０１と、タイミング制御回路１０２と、垂直走査回路１０３と、ＤＡＣ（デジタル－アナログ変換装置）１０４と、ＡＤＣ（アナログ－デジタル変換装置）群１０５と、水平転送走査回路１０６と、アンプ回路１０７と、信号処理回路１０８とを備える。

画素アレイ部１０１には、入射光をその光量に応じた電荷量（画素信号）に光電変換する光電変換素子を含む単位画素（以下、単に画素とも称する）が行列状に配置されている。単位画素の具体的な回路構成については、図２を参照して後述する。また、画素アレイ部１０１には、行列状の画素配列に対して、行毎に画素駆動線１０９が図の左右方向（画素行の画素配列方向／水平方向）に沿って配線され、列毎に垂直信号線ＶＳＬが図の上下方向（画素列の画素配列方向／垂直方向）に沿って配線されている。画素駆動線１０９の一端は、垂直走査回路１０３の各行に対応した出力端に接続されている。なお、図１では、画素駆動線１０９を画素行毎に１本ずつ示しているが、各画素行に画素駆動線１０９を２本以上設けてもよい。

タイミング制御回路１０２は、各種のタイミング信号を生成するタイミングジェネレータ（不図示）を備えている。タイミング制御回路１０２は、外部から与えられる制御信号等に基づいて、タイミングジェネレータで生成された各種のタイミング信号を基に垂直走査回路１０３、ＤＡＣ１０４、ＡＤＣ群１０５、及び、水平転送走査回路１０６等の駆動制御を行う。

垂直走査回路１０３は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直走査回路１０３は、読出し走査系と掃出し走査系とを含んでいる。

読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行してその読出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に入射した光量に対応する。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。

垂直走査回路１０３によって選択走査された画素行の各単位画素から出力される画素信号（アナログ信号）は、各列に対応する複数の垂直信号線ＶＳＬを介してＡＤＣ群１０５に供給される。

ＤＡＣ１０４は、線形変化するランプ波形の信号である参照信号ＲＡＭＰを生成し、ＡＤＣ群１０５に供給する。ＤＡＣ１０４は、参照信号線１１４を介して複数のコンパレータ１２１に共通に接続されており、同じ参照信号ＲＡＭＰを複数のコンパレータ１２１に供給する。参照信号線１１４は、参照信号ＲＡＭＰを複数のコンパレータ１２１に伝達する。

ＡＤＣ群１０５は、複数のコンパレータ１２１、複数のカウンタ１２２、及び、複数のラッチ回路１２３を備える。ＡＤＣ群１０５は、画素アレイ部１０１からの画素信号（アナログ信号）をデジタル信号へ変換する。

コンパレータ１２１、カウンタ１２２、及び、ラッチ回路１２３は、それぞれ画素アレイ部１０１の画素列に対応して設けられ、ＡＤＣ１０５ａを構成する。ＡＤＣ１０５ａは、カラム方向の画素列ごとに設けられる。

コンパレータ１２１は、各画素から出力される画素信号と参照信号ＲＡＭＰを、容量を介して加算した信号の電圧と、所定の基準電圧とを比較し、比較結果を示す出力信号をカウンタ１２２に供給する。

カウンタ１２２は、コンパレータ１２１の出力信号に基づいて、画素信号と参照信号ＲＡＭＰとの電圧の大小関係が反転するまでの時間をカウントする。これにより、アナログの画素信号をカウント値により表されるデジタルの画素信号に変換する。カウンタ１２２は、カウント値をラッチ回路１２３に供給する。

ラッチ回路１２３は、カウンタ１２２から供給されるカウント値を保持する。また、ラッチ回路１２３は、信号レベルの画素信号に対応するデータ信号カウント値と、リセットレベルの画素信号に対応するリセット信号のカウント値との差分をとることにより、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）を行う。

水平転送走査回路１０６は、シフトレジスタやアドレスデコーダなどによって構成され、ＡＤＣ群１０５の画素列に対応した回路部分を順番に選択走査する。この水平転送走査回路１０６による選択走査により、ラッチ回路１２３に保持されているデジタルの画素信号が、水平転送線１１１を介して、順番にアンプ回路１０７に転送される。

アンプ回路１０７は、ラッチ回路１２３から供給されるデジタルの画素信号を増幅し、信号処理回路１０８に供給する。

信号処理回路１０８は、アンプ回路１０７から供給されるデジタルの画素信号に対して、所定の信号処理を行い、２次元の画像データを生成する。例えば、信号処理回路１０８は、縦線欠陥、点欠陥の補正、又は、信号のクランプを行ったり、パラレル－シリアル変換、圧縮、符号化、加算、平均、及び、間欠動作などデジタル信号処理を行ったりする。信号処理回路１０８は、生成した画像データを後段の装置に出力する。

尚、図１に示す撮像装置１００は、全体として１つの半導体チップとして構成してもよく、あるいは、複数の半導体チップで構成してもよい。撮像装置１００を複数の半導体チップとして構成する場合、画素アレイ部１０１およびそれ以外の処理回路をそれぞれ別々の半導体チップ５１１、５１２として形成し、半導体チップ５１１と半導体チップ５１２とを積層してもよい。

例えば、図２は、画素アレイ部１０１の半導体チップ５１１と処理回路の半導体チップ５１２とを積層した撮像装置１００の例を示す概念図である。図２に示されるように、撮像装置１００は、積層される２枚の半導体チップ５１１および５１２で構成されている。尚、半導体チップの積層数は、３層以上であってもよい。

半導体チップ５１１は、半導体基板上に形成された画素アレイ部１０１を備える。半導体チップ５１２は、他の半導体基板上に形成されたＡＤＣ群１０５、ロジック回路５１６および周辺回路５１７を備える。ロジック回路５１６は、タイミング制御回路１０２、垂直走査回路１０３、ＤＡＣ１０４、水平転送走査回路１０６等を含む。周辺回路５１７は、信号処理回路１０８等を含む。

半導体チップ５１１の画素アレイ部１０１の各画素と半導体チップ５１２内のＡＤＣ群１０５、ロジック回路５１６、および周辺回路５１７の各素子は、例えば、ビア領域５１３、５１４に設けられたＴＳＶ（Through Silicon Via）のような貫通電極等を用いて電気的に接続してもよい。ＡＤＣ群１０５は、ＴＳＶを介して画素アレイ部１０１と信号の送受信を行うことができる。また、半導体チップ５１１の配線と半導体チップ５１２の配線とを接触させるように、両方の半導体チップを貼り合わせてもよい（Ｃｕ－Ｃｕ接合）。さらに、図示しないが、画素アレイ部１０１と、ＡＤＣ群１０５、ロジック回路５１６および周辺回路５１７の少なくとも一部とを１つの半導体チップ５１１として構成し、その他の構成を他の半導体チップ５１２として構成してもよい。

図１の画素部内の各画素は、ハイダイナミックレンジ（以下、ＨＤＲとも呼ぶ）の画素信号を出力する。第１の実施形態による画素の具体的な構成を説明する前に、ハイダイナミックレンジの画素の基本構成について説明する。
（ハイダイナミックレンジの画素の基本構成）

図３はハイダイナミックレンジの画素の基本構成を示す回路図である。図３の画素ＰＸは、第１光電変換部ＰＤ１１ａ、第２光電変換部ＰＤ１１ｂ、第１～第４転送ゲート部Ｔ１２ａ～Ｔ１２ｄ、リセットトランジスタＴ１３、電荷蓄積部Ｃ１４、第１浮遊拡散領域（フローティングディフュージョン）ＦＤ１５ａ、第２浮遊拡散領域（フローティングディフュージョン）部ＦＤ１５ｂ、増幅トランジスタＴ１６、及び、選択トランジスタＴ１７を含むように構成される。

また、図３の画素ＰＸは、行方向及び列方向に複数個ずつ配置されており、行方向に配置される画素行ごとに、図１の画素駆動線１０９が設けられている。図１の垂直走査回路１０３から複数の駆動線を介して、各種の駆動信号ＴＧＬ、ＦＣＧ、ＦＤＧ、ＴＧＳ、ＲＳＴ、ＳＥＬが供給される。

第１光電変換部ＰＤ１１ａは、例えば、ＰＮ接合のフォトダイオードからなる。第１光電変換部ＰＤ１１ａは、受光した光量に応じた電荷を生成し、蓄積する。第２光電変換部ＰＤ１１ｂは、第１光電変換部ＰＤ１１ａと同様に、例えば、ＰＮ接合のフォトダイオードからなる。第２光電変換部ＰＤ１１ｂは、受光した光量に応じた電荷を生成し、蓄積する。

第１光電変換部ＰＤ１１ａと第２光電変換部ＰＤ１１ｂを比較すると、第１光電変換部ＰＤ１１ａの方が第２光電変換部ＰＤ１１ｂよりも受光面の面積が広くて、感度が高い。

第１転送ゲート部Ｔ１２ａは、第１光電変換部ＰＤ１１ａと第１浮遊拡散領域ＦＤ１５ａとの間に接続されている。第１転送ゲート部Ｔ１２ａのゲート電極には、駆動信号ＴＧＬが印加される。駆動信号ＴＧＬがアクティブ状態になると、第１転送ゲート部Ｔ１２ａが導通状態になり、第１光電変換部ＰＤ１１ａに蓄積されている電荷が、第１転送ゲート部Ｔ１２ａを介して第１浮遊拡散領域ＦＤ１５ａに転送される。

第２転送ゲート部Ｔ１２ｂは、電荷蓄積部１０４と第２浮遊拡散領域ＦＤ１５ｂとの間に接続されている。第２転送ゲート部Ｔ１２ｂのゲート電極には、駆動信号ＦＣＧが印加される。駆動信号ＦＣＧがアクティブ状態になると、第２転送ゲート部Ｔ１２ｂが導通状態になり、電荷蓄積部１０４と第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合する。

変換効率切替トランジスタＴ１２ｃは、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂとの間に接続されている。変換効率切替トランジスタＴ１２ｃのゲート電極には、駆動信号ＦＤＧが印加される。駆動信号ＦＤＧがアクティブ状態になると、変換効率切替トランジスタＴ１２ｃが導通状態になり、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂとのポテンシャルが結合する。

第４転送ゲート部Ｔ１２ｄは、第２光電変換部ＰＤ１１ｂと電荷蓄積部Ｃ１４との間に接続されている。第４転送ゲート部Ｔ１２ｄのゲート電極には、駆動信号ＴＧＳが印加される。駆動信号ＴＧＳがアクティブ状態になると、第４転送ゲート部Ｔ１２ｄが導通状態になり、第２光電変換部ＰＤ１１ｂに蓄積されている電荷が、第４転送ゲート部Ｔ１２ｄを介して、電荷蓄積部Ｃ１４に転送される。

また、第４転送ゲート部Ｔ１２ｄのゲート電極の下部は、ポテンシャルが若干深くなっており、第２光電変換部ＰＤ１１ｂの飽和電荷量を超え、第２光電変換部ＰＤ１１ｂから溢れた電荷を電荷蓄積部Ｃ１４に転送するオーバーフローパスが形成されている。なお、以下、第４転送ゲート部Ｔ１２ｄのゲート電極の下部に形成されているオーバーフローパスを、単に第４転送ゲート部Ｔ１２ｄのオーバーフローパスと称する。

リセットトランジスタＴ１３は、電源電圧ＶＤＤを供給する電源（以下、電源のことをＶＤＤとも呼ぶ場合がある）と第２浮遊拡散領域ＦＤ１５ｂとの間に接続されている。リセットトランジスタＴ１３のゲート電極には、駆動信号ＲＳＴが印加される。駆動信号ＲＳＴがアクティブ状態になると、リセットトランジスタＴ１３が導通状態になる。これにより、例えば、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合した領域、又は、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。

電荷蓄積部Ｃ１４は、例えば、キャパシタからなり、電荷蓄積部Ｃ１４の対向電極は、電源ＶＤＤの間に接続されている。電荷蓄積部Ｃ１４は、第２光電変換部ＰＤ１１ｂから転送される電荷を蓄積する。

第１浮遊拡散領域ＦＤ１５ａ及び第２浮遊拡散領域ＦＤ１５ｂは、第１または第２光電変換部ＰＤ１１ａ、ＰＤ１１ｂの電荷を電圧信号に電荷電圧変換して出力する。第１浮遊拡散領域ＦＤ１５ａおよび第２浮遊拡散領域ＦＤ１５ｂの電気的な結合または切断によって、画素ＰＸの浮遊拡散領域全体の容量を切り替えることができる。画素ＰＸの浮遊拡散領域の容量の切り替えによって、画素ＰＸは、複数の電荷電圧変換効率で画素信号を出力することができる。

増幅トランジスタＴ１６は、ゲート電極が第１浮遊拡散領域ＦＤ１５ａに接続され、ドレイン電極が電源ＶＤＤに接続されており、第１浮遊拡散領域ＦＤ１５ａに保持されている電荷を読み出す読出し回路、所謂ソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＴ１６は、ソース電極が選択トランジスタＴ１７を介して垂直信号線ＶＳＬに接続されることにより、当該垂直信号線ＶＳＬの一端に接続される定電流源ＣＳ１８とソースフォロワ回路を構成する。

選択トランジスタＴ１７は、増幅トランジスタＴ１６のソース電極と垂直信号線ＶＳＬとの間に接続されている。選択トランジスタＴ１７のゲート電極には、駆動信号ＳＥＬが印加される。駆動信号ＳＥＬがアクティブ状態になると、選択トランジスタＴ１７が導通状態になり、図３の画素ＰＸが選択状態となる。これにより、増幅トランジスタＴ１６から出力される画素信号が、選択トランジスタＴ１７を介して、垂直信号線ＶＳＬに出力される。

なお、以下、各駆動信号がアクティブ状態になることを、各駆動信号がオンするともいい、各駆動信号が非アクティブ状態になることを、各駆動信号がオフするともいう。また、以下、各ゲート部又は各トランジスタが導通状態になることを、各ゲート部又は各トランジスタがオンするともいい、各ゲート部又は各トランジスタが非導通状態になることを、各ゲート部又は各トランジスタがオフするともいう。

（図３の画素ＰＸの露光開始時の動作例）
まず、図４のタイミングチャートを参照して、図３の画素ＰＸの露光開始時の動作例について説明する。この処理は、例えば、画素アレイ部１０１の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図４には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＴＧＳ、ＦＣＧのタイミングチャートが示されている。

まず、時刻ｔ１において、水平同期信号ＸＨＳが入力され、図３の画素ＰＸの露光処理が開始する。

次に、時刻ｔ２において、駆動信号ＲＳＴ、ＦＤＧがオンし、リセットトランジスタＴ１３、変換効率切替トランジスタＴ１２ｃがオンする。これにより、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合され、結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。

次に、時刻ｔ３において、駆動信号ＴＧＬがオンし、第１転送ゲート部Ｔ１２ａがオンする。これにより、第１光電変換部ＰＤ１１ａに蓄積されている電荷が、第１転送ゲート部Ｔ１２ａを介して、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合した領域に転送され、第１光電変換部ＰＤ１１ａがリセットされる。

次に、時刻ｔ４において、駆動信号ＴＧＬがオフし、第１転送ゲート部Ｔ１２ａがオフする。これにより、第１光電変換部ＰＤ１１ａへの電荷の蓄積が開始され、露光期間が開始する。

次に、時刻ｔ５において、駆動信号ＴＧＳ、ＦＣＧがオンし、第４転送ゲート部Ｔ１２ｄ、第２転送ゲート部Ｔ１２ｂがオンする。これにより、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合する。また、第２光電変換部ＰＤ１１ｂに蓄積されている電荷が、第４転送ゲート部Ｔ１２ｄを介して結合した領域に転送され、第２光電変換部ＰＤ１１ｂ及び電荷蓄積部Ｃ１４がリセットされる。

次に、時刻ｔ６において、駆動信号ＴＧＳがオフし、第４転送ゲート部Ｔ１２ｄがオフする。これにより、第２光電変換部ＰＤ１１ｂへの電荷の蓄積が開始される。

次に、時刻ｔ７において、駆動信号ＦＣＧがオフし、第２転送ゲート部Ｔ１２ｂがオフする。これにより、電荷蓄積部Ｃ１４が、第２光電変換部ＰＤ１１ｂから溢れ、第４転送ゲート部Ｔ１２ｄのオーバーフローパスを介して転送されてくる電荷の蓄積を開始する。

次に、時刻ｔ８において、駆動信号ＲＳＴ、ＦＤＧがオフし、リセットトランジスタＴ１３、変換効率切替トランジスタＴ１２ｃがオフする。

そして、時刻ｔ９において、水平同期信号ＸＨＳが入力される。

（図３の画素ＰＸの読み出し時の動作例）
次に、図５のタイミングチャートを参照して、図３の画素ＰＸの画素信号の読み出し時の動作例について説明する。この処理は、例えば、画素アレイ部１０１の画素行毎、又は、複数の画素行毎に、図４の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図５には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＴＧＳ、ＦＣＧのタイミングチャートが示されている。

まず、時刻ｔ２１において、水平同期信号ＸＨＳが入力され、図３の画素ＰＸの読み出し期間が開始する。

次に、時刻ｔ２２において、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧがオンし、選択トランジスタＴ１７、リセットトランジスタＴ１３、変換効率切替トランジスタＴ１２ｃがオンする。これにより、図３の画素ＰＸが選択状態になる。また、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合され、結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。

次に、時刻ｔ２３において、駆動信号ＲＳＴがオフし、リセットトランジスタＴ１３がオフする。

次に、時刻ｔ２３と時刻ｔ２４の間の時刻ｔａにおいて、結合された第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの電位に基づく信号ＮＨ２が、増幅トランジスタＴ１６及び選択トランジスタＴ１７を介して垂直信号線ＶＳＬに出力される。信号ＮＨ２は、図３の第１光電変換部ＰＤ１１ａ、浮遊拡散領域ＦＤ１５ａおよびＦＤ１５ｂのリセット状態を、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの結合領域を用いて検出した信号となる。

なお、以下、信号ＮＨ２のことを、高感度リセット信号ＮＨ２とも称する。

次に、時刻ｔ２４において、駆動信号ＦＤＧがオフし、変換効率切替トランジスタＴ１２ｃがオフする。これにより、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルの結合が解消される。

次に、時刻ｔ２４と時刻ｔ２５の間の時刻ｔｂにおいて、第１浮遊拡散領域ＦＤ１５ａの電位に基づく信号ＮＨ１が、増幅トランジスタＴ１６及び選択トランジスタＴ１７を介して垂直信号線ＶＳＬに出力される。信号ＮＨ１は、図３の第１光電変換部ＰＤ１１ａおよび第１浮遊拡散領域ＦＤ１５ａのリセット状態を、第１浮遊拡散領域ＦＤ１５ａを用いて検出した信号となる。

なお、以下、信号ＮＨ１のことを、高感度リセット信号ＮＨ１とも称する。

次に、時刻ｔ２５において、駆動信号ＴＧＬがオンし、第１転送ゲート部Ｔ１２ａがオンする。これにより、露光期間中に第１光電変換部ＰＤ１１ａで生成され、蓄積された電荷が、第１転送ゲート部Ｔ１２ａを介して第１浮遊拡散領域ＦＤ１５ａに転送される。

この時刻ｔ２５において、画素信号の読み出しが開始され、露光期間が終了する。

次に、時刻ｔ２６において、駆動信号ＴＧＬがオフし、第１転送ゲート部Ｔ１２ａがオフする。これにより、第１光電変換部ＰＤ１１ａから第１浮遊拡散領域ＦＤ１５ａへの電荷の転送が停止する。

次に、時刻ｔ２６と時刻ｔ２７の間の時刻ｔｃにおいて、第１浮遊拡散領域ＦＤ１５ａの電位に基づく信号ＳＨ１が、増幅トランジスタＴ１６及び選択トランジスタＴ１７を介して垂直信号線ＶＳＬに出力される。信号ＳＨ１は、露光期間中に第１光電変換部ＰＤ１１ａで生成された電荷を第１浮遊拡散領域ＦＤ１５ａに蓄積し、そのときの第１浮遊拡散領域ＦＤ１５ａの電位に基づく信号である。

なお、以下、信号ＳＨ１のことを、高感度データ信号ＳＨ１とも称する。

次に、時刻ｔ２７において、駆動信号ＦＤＧ、ＴＧＬがオンし、変換効率切替トランジスタＴ１２ｃ、第１転送ゲート部Ｔ１２ａがオンする。これにより、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合し、時刻ｔ２５から時刻ｔ２６の間に転送しきれずに第１光電変換部ＰＤ１１ａに残っている電荷が、第１転送ゲート部Ｔ１２ａを介して、結合した領域に転送される。なお、高感度データ信号ＳＨ１の読み出し時には、取り扱う電荷量に対して電荷電圧変換する容量が小さいため、第１光電変換部ＰＤ１１ａに電荷が残っていても問題にはならない。第１光電変換部ＰＤ１１ａに残った電荷は、高感度データ信号ＳＨ２の読み出し時に電荷転送できればよく、第１光電変換部ＰＤ１１ａの電荷を毀損することはない。

次に、時刻ｔ２８において、駆動信号ＴＧＬがオフし、第１転送ゲート部Ｔ１２ａがオフする。これにより、第１光電変換部ＰＤ１１ａから第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合した領域への電荷の転送が停止する。

次に、時刻ｔ２８と時刻ｔ２９の間の時刻ｔｄにおいて、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルを結合した領域の電位に基づく信号ＳＨ２が、増幅トランジスタＴ１６及び選択トランジスタＴ１７を介して垂直信号線ＶＳＬに出力される。信号ＳＨ２は、露光期間中に第１光電変換部ＰＤ１１ａで生成された電荷を第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの結合領域に蓄積し、そのときの第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの結合領域の電位に基づく信号である。従って、信号ＳＨ２の読み出し時に電荷電圧変換する容量は、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂを合わせた容量となり、時刻ｔｃにおける高感度データ信号ＳＨ１の読み出し時より大きくなる。

なお、以下、信号ＳＨ２のことを、高感度データ信号ＳＨ２とも称する。

次に、時刻ｔ２９において、駆動信号ＲＳＴがオンし、リセットトランジスタＴ１３がオンする。これにより、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂのポテンシャルを結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。

次に、時刻ｔ３０において、駆動信号ＳＥＬがオフし、選択トランジスタＴ１７がオフする。これにより、図３の画素ＰＸが非選択状態になる。

次に、時刻ｔ３１において、駆動信号ＲＳＴがオフし、リセットトランジスタＴ１３がオフする。

次に、時刻ｔ３２において、駆動信号ＳＥＬ、ＴＧＳ、ＦＣＧがオンし、選択トランジスタＴ１７、第４転送ゲート部Ｔ１２ｄ、第２転送ゲート部Ｔ１２ｂがオンする。これにより、図３の画素ＰＸが選択状態になる。また、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂのポテンシャルが結合するとともに、第２光電変換部ＰＤ１１ｂに蓄積されている電荷が、結合した領域に転送される。これにより、露光期間中に第２光電変換部ＰＤ１１ｂ及び電荷蓄積部Ｃ１４に蓄積された電荷が、結合した領域に蓄積される。

次に、時刻ｔ３３において、駆動信号ＴＧＳがオフし、第４転送ゲート部Ｔ１２ｄがオフする。これにより、第２光電変換部ＰＤ１１ｂからの電荷の転送が停止する。

次に、時刻ｔ３３と時刻ｔ３４の間の時刻ｔｅにおいて、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂの結合領域の電位に基づく信号ＳＬが、増幅トランジスタＴ１６及び選択トランジスタＴ１７を介して垂直信号線ＶＳＬに出力される。信号ＳＬは、第２光電変換部ＰＤ１１ｂで生成され第２光電変換部ＰＤ１１ｂ及び電荷蓄積部Ｃ１４に蓄積された電荷を、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂの結合領域に蓄積したときの該結合領域の電位に基づく信号である。従って、信号ＳＬの読み出し時に電荷電圧変換する容量は、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂを合わせた容量となる。この容量は、時刻ｔｃにおける高感度データ信号ＳＨ１の読み出し時、及び、時刻ｔｄにおける高感度データ信号ＳＨ２の読み出し時より大きくなる。

なお、以下、信号ＳＬのことを、低感度データ信号ＳＬとも称する。

次に、時刻ｔ３４において、駆動信号ＲＳＴがオンし、リセットトランジスタＴ１３がオンする。これにより、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂの結合領域がリセットされる。

次に、時刻ｔ３５において、駆動信号ＳＥＬ、ＦＣＧがオフし、選択トランジスタＴ１７、第２転送ゲート部Ｔ１２ｂがオフする。これにより、図３の画素ＰＸが非選択状態になる。また、電荷蓄積部Ｃ１４のポテンシャルが、第１浮遊拡散領域ＦＤ１５ａ及び第２浮遊拡散領域ＦＤ１５ｂのポテンシャルから切り離される。

次に、時刻ｔ３６において、駆動信号ＲＳＴがオフし、リセットトランジスタＴ１３がオフする。

次に、時刻ｔ３７において、駆動信号ＳＥＬ、ＦＣＧがオンし、選択トランジスタＴ１７、第２転送ゲート部Ｔ１２ｂがオンする。これにより、図３の画素ＰＸが選択状態になる。また、電荷蓄積部Ｃ１４のポテンシャルが、第１浮遊拡散領域ＦＤ１５ａ及び第２浮遊拡散領域ＦＤ１５ｂのポテンシャルと結合する。

次に、時刻ｔ３７と時刻ｔ３８の間の時刻ｔｆにおいて、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂの結合領域の電位に基づく信号ＮＬが、増幅トランジスタＴ１６及び選択トランジスタＴ１７を介して垂直信号線ＶＳＬに出力される。この信号ＮＬは、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂの結合領域のリセット状態の電位に基づく信号となる。

なお、以下、信号ＮＬのことを、低感度リセット信号ＮＬとも称する。

次に、時刻ｔ３８において、駆動信号ＳＥＬ、ＦＤＧ、ＦＣＧがオフし、選択トランジスタＴ１７、変換効率切替トランジスタＴ１２ｃ、第２転送ゲート部Ｔ１２ｂがオフする。これにより、図３の画素ＰＸが非選択状態になる。また、電荷蓄積部Ｃ１４、第１浮遊拡散領域ＦＤ１５ａ、及び、第２浮遊拡散領域ＦＤ１５ｂのポテンシャルの結合が解消される。

次に、時刻ｔ３９において、水平同期信号ＸＨＳが入力され、図３の画素ＰＸの画素信号の読み出し期間が終了する。

ＡＤＣ群１０５は、図３に示すハイダイナミックレンジの画素ＰＸからの画素信号をＡＤ変換する。この場合、ＡＤＣ群１０５は、１つの画素信号を読み出す際に、高感度リセット信号ＮＨ２、高感度リセット信号ＮＨ１、ＮＬ、高感度データ信号ＳＨ１、ＳＨ２、低感度データ信号ＳＬおよび低感度リセット信号ＮＬを順番にＡＤ変換する。これらのＡＤ変換は、１水平ライン期間内に行わなければならないため、フレームレートを高速化する妨げになりうる。また、画素信号を伝送する垂直信号線の電位が頻繁に変化するため、消費電力が増大する要因になりうる。

そこで、以下に説明する第１の実施形態及び第２の実施形態による撮像装置１００は、感度及び変換効率を複数通りに切り替えても、フレームレートの高速化の妨げにならず、かつ消費電力も増大しないことを特徴とする。

（撮像装置１００の主要部の構成）
図６は第１の実施形態による撮像装置１００の主要部の回路図である。図６には、１つの画素部ＰＸのみが図示されているが、実際には、行方向及び列方向に複数の画素部ＰＸが配置されて図１の画素アレイ部１０１を構成している。なお、本明細書では、画素部ＰＸを画素ＰＸと略称で呼ぶ場合もある。

図６に示すように、画素部ＰＸには垂直信号線ＶＳＬが接続されている。垂直信号線ＶＳＬは、列方向に配置される画素列ごとに設けられる。垂直信号線ＶＳＬは切替回路１１を介してＡＤＣ１０５ａに接続されている。切替回路１１は、より詳細には、垂直信号線ＶＳＬ上の画素信号をＡＤＣ１０５ａに入力するか否かを切り替える第１切替回路１２と、ＡＤＣ１０５ａでの照度の判定信号を垂直信号線ＶＳＬに出力するか否かを切り替える第２切替回路１３とを有する。第１切替回路１２と第２切替回路１３は、連動して切替動作を行う。

照度の判定信号とは、撮像開始時に、ＡＤＣ１０５ａで照度が所定の基準レベル以上か否かを判定し、その判定結果を含む信号である。判定信号はハイレベルかローレベルで照度が基準レベル以上か否かを表す。例えば、判定信号がハイレベルであれば照度が基準レベル以上、ローレベルであれば照度が基準レベル未満としてもよいし、ハイレベルとローレベルの関係を逆にしてもよい。

本実施形態では、ＡＤＣ１０５ａからの判定信号を、垂直信号線ＶＳＬを介して画素部ＰＸに伝送する。このため、画素部ＰＸから垂直信号線ＶＳＬに出力される画素信号と判定信号とが垂直信号線ＶＳＬ上で衝突しないようにする必要がある。よって、画素部ＰＸには、画素信号を垂直信号線ＶＳＬに出力するか否かを切り替える第３切替回路１４が設けられる。

画素部ＰＸからの画素信号を垂直信号線ＶＳＬに出力する際には、垂直信号線ＶＳＬに電流源１８を接続するのが一般的である。一方、ＡＤＣ１０５ａからの判定信号を、垂直信号線ＶＳＬを介して画素部ＰＸに供給する際には、垂直信号線ＶＳＬに電流源１８を接続するのは望ましくない。そこで、垂直信号線ＶＳＬに電流源１８を接続するか否かを切り替える第４切替回路１５が設けられる。

第１切替回路１２、第２切替回路１３、第３切替回路１４、及び第４切替回路１５は、連動して切替動作を行う。例えば、画素部ＰＸからの画素信号を、垂直信号線ＶＳＬを介してＡＤＣ１０５ａに入力する場合は、第１切替回路１２をオン、第２切替回路１３をオフ、第３切替回路１４をオン、第４切替回路１５をオンする。これにより、垂直信号線ＶＳＬに電流源１８が接続された状態で、画素部ＰＸからの画素信号が垂直信号線ＶＳＬを通ってＡＤＣ１０５ａに入力される。この状態では判定信号は垂直信号線ＶＳＬに出力されない。

一方、ＡＤＣ１０５ａで判定を行った照度の判定信号を画素部ＰＸに供給したい場合は、第１切替回路１２をオフ、第２切替回路１３をオン、第３切替回路１４をオフ、第４切替回路１５をオフする。これにより、垂直信号線ＶＳＬには判定信号のみが供給され、画素信号と電流源１８は垂直信号線ＶＳＬから遮断される。

なお、電流源１８を、複数のＭＯＳトランジスタと定電流源からなるＶＳＬブースト回路に置換して、垂直信号線ＶＳＬのセトリング時間を短縮するようにしてもよい。
画素部ＰＸは、第１光電変換部ＰＤ１１ａと、第２光電変換部ＰＤ１１ｂと、リセットトランジスタＴ１３と、変換効率切替トランジスタＴ１２ｃと、転送トランジスタＴ１２ａ、Ｔ１２ｂ、Ｔ１２ｄと、増幅トランジスタＴ１６と、選択トランジスタＴ１７と、制御信号選択回路（selector）１９と、ラッチ２０と、第３切替回路１４と、第５切替回路１６とを有する。画素部ＰＸには、第１光電変換部ＰＤ１１ａと第２光電変換部ＰＤ１１ｂのいずれか一方のみが配置されていてもよい。例えば、画素部ＰＸに第２光電変換部ＰＤ１１ｂが配置されており、第１光電変換部ＰＤ１１ａが配置されていなくても、切替回路１１により、信号線上の画素信号をＡＤＣ１０５ａに入力するか否かと、ＡＤＣ１０５ａで判定した照度の判定信号を信号線に出力するか否かと、を連動して切り替えることができる。

第５切替回路１６は、ＡＤＣ１０５ａから垂直信号線ＶＳＬを介して供給される判定信号をラッチ２０に入力するか否かを切り替える。第５切替回路１６は、上述した第１～第４切替回路１２～１５と連動して動作する。特に、第５切替回路１６は第３切替回路１４とは相反してオン又はオフする。すなわち、第３切替回路１４がオンするときは、第５切替回路１６はオフし、第５切替回路１６がオンするときは、第３切替回路１４はオフする。

ラッチ２０は、第５切替回路１６がオンのときに、ＡＤＣ１０５ａから垂直信号線ＶＳＬを介して伝送された判定信号を保持する。ラッチ２０は、ラッチ信号に同期して判定信号を保持する。垂直信号線ＶＳＬを介して判定信号が伝送される期間は限られているため、ラッチ２０で判定信号を保持することにより、その後に垂直信号線ＶＳＬで判定信号が伝送されなくなっても、画素部ＰＸはラッチ２０に保持された判定信号に応じた画素信号を垂直信号線ＶＳＬに出力することができる。

このように、ラッチ２０は、ＡＤＣ１０５ａからの判定信号が一時的にしか垂直信号線ＶＳＬに伝送されないために必要となる。

制御信号選択回路１９は、ラッチ２０に保持された判定信号に基づいて、外部から入力される制御信号ＲＳＴ１、ＲＳＴ２、ＦＤＧ１、ＦＤＧ２、ＦＣＧ１、ＦＣＧ２、ＴＧＬ、ＴＧＳの中から、リセットトランジスタＴ１３と、変換効率切替トランジスタＴ１２ｃと、転送トランジスタＴ１２ａ、Ｔ１２ｂ、Ｔ１２ｄの各ゲートに供給する信号を選択する。

ラッチ２０に保持された判定信号は、照度が所定の基準レベル以上か否かを示す信号である。照度が基準レベル以上の場合、制御信号選択回路１９は、リセットトランジスタＴ１３のゲートに制御信号ＲＳＴ２を供給し、変換効率切替トランジスタＴ１２ｃのゲートに制御信号ＦＤＧ２を供給し、転送トランジスタＴ１２ｂのゲートに制御信号ＦＣＧ２を供給し、転送トランジスタＴ１２ｄのゲートに制御信号ＴＧＳを供給する。

一方、照度が基準レベル未満の場合、制御信号選択回路１９は、転送トランジスタＴ１２ａのゲートに制御信号ＴＧＬを供給し、リセットトランジスタＴ１３のゲートに制御信号ＲＳＴ１を供給し、変換効率切替トランジスタＴ１２ｃのゲートに制御信号ＦＤＧ１を供給し、転送トランジスタＴ１２ｂのゲートに制御信号ＦＣＧ２を供給する。

本明細書では、第１光電変換部ＰＤ１１ａで光電変換された電荷に応じた画素信号を生成する回路（転送トランジスタＴ１２ａ、増幅トランジスタＴ１６、選択トランジスタＴ１７）を第１読出し回路と呼ぶ。また、第２光電変換部ＰＤ１１ｂで光電変換された電荷に応じた画素信号を生成する回路（転送トランジスタＴ１２ｄ、Ｔ１２ｂ、変換効率切替トランジスタＴ１２ｃ、増幅トランジスタＴ１６、選択トランジスタＴ１７）を第２読出し回路と呼ぶ。

図７は照度と垂直信号線ＶＳＬの電位レベルとの関係を示す図である。図７には、高感度かつ高変換効率（以下、ＳＰ１Ｈと呼ぶこともある）と、高感度かつ低変換効率（以下、ＳＰ１Ｌと呼ぶこともある）と、低感度かつ容量なし（以下、ＳＰ２Ｈと呼ぶ）と、低感度かつ容量あり（以下、ＳＰ２Ｌと呼ぶ）とで光電変換及びＡＤ変換を行った場合を示している。図示のように、受光面積の大きい第１光電変換部ＰＤ１１ａを用いたＳＰ１ＨとＳＰ１Ｌは、照度がそれほど高くなくても、垂直信号線ＶＳＬの電位が飽和してしまう。一方、受光面積が小さい第２光電変換部ＰＤ１１ｂを用いたＳＰ２ＨとＳＰ２Ｌは、照度が高くても、垂直信号線ＶＳＬの電位は飽和しない。

図７からわかるように、受光面積の小さい第２光電変換部ＰＤ１１ｂを用いた方が、電位が飽和するおそれがなく、精度よく照度の判定ができる。そこで、本実施形態では、各画素ＰＸの撮像を開始する際に、第２光電変換部ＰＤ１１ｂを用いて照度が基準レベル以上か否かを判定する。照度が基準レベル以上であれば、第２光電変換部ＰＤ１１ｂを用いて、低感度で複数回のＡＤ変換を行い、照度が基準レベル未満であれば、第１光電変換部ＰＤ１１ａを用いて、高感度で変換効率を切替ながら、複数回のＡＤ変換を行う。

図８は第１の実施形態による撮像装置１００のタイミング図である。本実施形態では、撮像開始時に、第２光電変換部ＰＤ１１ｂで光電変換された電荷に応じた画素信号をＡＤＣ１０５ａに入力し、ＡＤＣ１０５ａ内のコンパレータ１２１が画素信号と参照信号を比較して、照度が所定の基準レベル以上か否かを判定する。照度が基準レベル以上の場合（以下、高照度と呼ぶ）の場合には、１水平ライン期間内に、ＳＰ２Ｈ（リセット期間）、ＳＰ２Ｈ（データ取得期間）、ＳＰ２Ｌ（データ取得期間）、及びＳＰ２Ｌ（リセット期間）のＡＤ変換を順に行う。また、照度が基準レベル未満の場合（以下、低照度と呼ぶ）の場合には、１水平ライン期間内に、ＳＰ１Ｌ（リセット期間）、ＳＰ１Ｈ（リセット期間、データ取得期間）、ＳＰ１Ｌ（データ取得期間）のＡＤ変換を順に行う。図８の上半分は高照度と判定された場合のタイミング図、下半分は低照度と判定された場合のタイミング図を示している。なお、本明細書に添付する図面では、ＳＰ２Ｈ（リセット期間）をＳＰ２Ｈ（Ｐ相）、ＳＰ２Ｈ（データ取得期間）をＳＰ２Ｈ（Ｄ相）、ＳＰ２Ｌ（データ取得期間）をＳＰ２Ｌ（Ｄ相）、及びＳＰ２Ｌ（リセット期間）をＳＰ２Ｌ（Ｐ相）と表記する。

本明細書では、ＳＰ２Ｈ（リセット期間）を第１比較処理、ＳＰ２H（データ取得期間）を第２比較処理、ＳＰ２Ｌ（データ取得期間）を第３比較処理、ＳＰ２Ｌ（リセット期間）を第４比較処理、ＳＰ１Ｌ（リセット期間）を第５比較処理、ＳＰ１Ｈ（リセット期間）を第６比較処理、ＳＰ１Ｈ（データ取得期間）を第７比較処理、ＳＰ１Ｌ（データ取得期間）を第８比較処理と呼ぶ。

まず、時刻ｔ１でリセットトランジスタＴ１３がオンし、第２浮遊拡散領域ＦＤ１５ｂの電荷が電源ノードに排出される。その後、第２光電変換部ＰＤ１１ｂは光電変換（露光）を開始するが、転送トランジスタＴ１２ｄがまだオフしているため、第２浮遊拡散領域ＦＤ１５ｂは初期化電位を保持する。この電位に応じた画素信号が垂直信号線ＶＳＬに出力される。よって、ＡＤＣ１０５ａ内のコンパレータ１２１は、第２浮遊拡散領域ＦＤ１５ｂの初期化電位に応じた画素信号と参照信号とを比較する。時刻ｔ３で、画素信号が参照信号と交差すると、コンパレータ１２１の出力信号はローレベルになる。カウンタ１２２は、コンパレータ１２１の出力信号がローレベルになるまでの時間をカウントする。このカウント値はＳＰ２Ｈのリセットレベルを表す。

その後、時刻ｔ４で転送トランジスタＴ１２ｄがオンすると、第２光電変換部ＰＤ１１ｂで光電変換された電荷が転送トランジスタＴ１２ｄを介して第２浮遊拡散領域ＦＤ１５ｄに移動し、データ取得期間の画素信号が垂直信号線ＶＳＬを介してＡＤＣ１０５ａに入力される。

時刻ｔ５で、ＳＰ２Ｈのデータ取得期間に対応する画素信号と参照信号が交差すると、ＡＤＣ１０５ａ内のコンパレータ１２１の出力はローレベルになる。この時点で、ＡＤＣ１０５ａは、照度が基準レベル以上か否かを判定し、判定信号を第２切替回路１３を介して垂直信号線ＶＳＬに出力する。時刻ｔ５でコンパレータ１２１の出力がローレベルになるのは、照度が基準レベル以上のときである。

以下ではまず、照度が基準レベル以上と判定された場合の撮像装置１００の動作を説明する。この場合、撮像装置１００は、図８の上半分のタイミングに従って動作する。照度が基準レベル以上と判定された場合は、受光面積が小さい第２光電変換部ＰＤ１１ｂが継続して用いられ、受光面積が大きい第１光電変換部ＰＤ１１ａは用いられない。

照度が基準レベル以上と判定された場合、そのことを示す判定信号が垂直信号線ＶＳＬに出力される。判定信号が垂直信号線ＶＳＬに出力されるのは、時刻ｔ６～ｔ７の期間だけであり、垂直信号線ＶＳＬの電位が一時的に高くなる。

ＡＤＣ１０５ａが垂直信号線ＶＳＬに判定信号を出力する際には、第１切替回路１２をオフ、第２切替回路１３をオン、第３切替回路１４をオフ、第４切替回路１５をオフ、第５切替回路１６をオンする。これにより、ＡＤＣ１０５ａからの判定信号は、垂直信号線ＶＳＬを介して画素部ＰＸ内のラッチ２０に入力される。ラッチ２０は、ラッチ信号が入力されたタイミングで判定信号を保持する。画素部ＰＸ内の制御信号選択回路１９は、保持された判定信号に基づいて、各制御信号を選択する。具体的には、制御信号選択回路１９は、リセットトランジスタＴ１３のゲートに制御信号ＲＳＴ２を供給し、変換効率切替トランジスタＴ１２ｃのゲートに制御信号ＦＤＧ２を供給し、転送トランジスタＴ１２ｂのゲートに制御信号ＦＣＧ２を供給し、転送トランジスタＴ１２ｄのゲートに制御信号ＴＧＳを供給する。

時刻ｔ７以降は、第１切替回路１２がオン、第２切替回路１３がオフ、第３切替回路１４がオン、第４切替回路１５がオン、第５切替回路１６がオフする。時刻ｔ８で画素信号が参照信号と交差すると、コンパレータ１２１の出力はローレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ２Ｈのデータ（画素信号）レベルを表す。

時刻ｔ９以降は、ＳＰ２Ｌのデータ（画素信号）の生成が行われる。時刻ｔ１０で、画素信号が参照信号と交差すると、コンパレータ１２１の出力はローレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ２Ｌのデータ（画素信号）レベルを表す。

その後、時刻ｔ１１で制御信号ＲＳＴ２がハイになり、制御信号ＲＳＴ２は制御信号選択回路１９を介してリセットトランジスタＴ１３のゲートに入力され、リセットトランジスタＴ１３はオンする。これにより、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの電荷が排出される。よって、第１浮遊拡散領域ＦＤ１５ａの電位は急上昇し、垂直信号線ＶＳＬ上の画素信号の信号レベルも急上昇する。その後、時刻ｔ１２で画素信号が参照信号と交差すると、コンパレータ１２１の出力はローレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ２Ｌのリセットレベルを表す。

一方、時刻ｔ５で照度が基準レベル未満と判定されると、撮像装置１００は、図８の下半分のタイミングで動作する。この場合、制御信号選択回路１９は、ラッチ２０で保持された判定信号に基づいて、各制御信号の切替を行う。照度が基準レベル未満の場合、画素部ＰＸは、受光面積の大きい第１光電変換部ＰＤ１１ａを用いて画素信号を生成し、第２光電変換部ＰＤ１１ｂは用いられない。

照度が基準レベル未満と判定された場合、判定信号が出力されるのは、時刻ｔ６～ｔ７の期間だけであり、垂直信号線ＶＳＬの電位は例えばローレベルに遷移する。ＡＤＣ１０５ａからの判定信号は、垂直信号線ＶＳＬを介して画素部ＰＸ内のラッチ２０に入力される。ラッチ２０は、ラッチ信号が入力されたタイミングに同期して、判定信号を保持する。画素部ＰＸ内の制御信号選択回路１９は、保持された判定信号に基づいて、各制御信号を選択する。具体的には、制御信号選択回路１９は、転送トランジスタＴ１２ａのゲートに制御信号ＴＧＬを供給し、リセットトランジスタＴ１３のゲートに制御信号ＲＳＴ１を供給し、変換効率切替トランジスタＴ１２ｃのゲートに制御信号ＦＤＧ１を供給し、転送トランジスタＴ１２ｂのゲートに制御信号ＦＣＧ２を供給する。

時刻ｔ７で、制御信号ＲＳＴ１がハイレベルになると、リセットトランジスタＴ１３がオンし、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの電荷が排出される。これにより、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの電位が初期化され、垂直信号線ＶＳＬ上の画素信号もリセット電位になる。その後、時刻ｔ８で画素信号が参照信号と交差すると、コンパレータ１２１の出力信号はローレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｌのリセットレベルを表す。

その後、時刻ｔ９で、制御信号ＦＤＧ１がローレベルに遷移し、変換効率切替トランジスタＴ１２ｃがオフする。これにより、時刻ｔ９以降は、第１浮遊拡散領域ＦＤ１５ａが第２浮遊拡散領域ＦＤ１５ｂから分離され、電荷－電圧変換効率が高くなる。その後、時刻ｔ１０で、画素信号が参照信号と交差すると、コンパレータ１２１の出力信号はローレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｈのリセットレベルを表す。

時刻ｔ１１で、制御信号ＴＧＬがハイになり、転送トランジスタＴ１２ａがオンし、受光面積の大きい第１光電変換部ＰＤ１１ａで光電変換された電荷が転送トランジスタＴ１２ａを介して第１浮遊拡散領域ＦＤ１５ａに転送される。その後、時刻ｔ１２で、画素信号が参照信号と交差すると、コンパレータ１２１の出力信号はローレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｈのデータ（画素信号）レベルを表す。

その後、時刻ｔ１３で、制御信号ＦＤＧ１がハイレベルに遷移し、変換効率切替トランジスタＴ１２ｃがオンする。これにより、時刻ｔ１３以降は、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂが結合され、電荷－電圧変換効率が低くなる。また、時刻ｔ１３で転送トランジスタＴ１２ａがオンし、第１光電変換部ＰＤ１１ａで光電変換された電荷が転送トランジスタＴ１２ａを介して第１浮遊拡散領域ＦＤ１５ａに転送される。その後、時刻ｔ１４で画素信号が参照信号と交差すると、コンパレータ１２１の出力信号はローレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｌのデータ（画素信号）レベルを表す。

図７のラッチ２０の内部構成として種々の構成が考えられ、以下では代表的な内部構成を説明する。図９Ａは図７のラッチ２０の第１具体例を示す回路図である。図９Ａのラッチ２０は、４つのＮＡＮＤゲートＧ１～Ｇ４で構成されている。ＮＡＮＤゲートＧ１は、ラッチ信号と入力信号との否定論理積の演算結果を出力する。ＮＡＮＤゲートＧ２は、入力信号とＮＡＮＤゲートＧ４の出力信号との否定論理積の演算結果を出力する。ＮＡＮＤゲートＧ３は、ＮＡＮＤゲートＧ４の出力信号とラッチ信号の反転信号との否定論理積の演算結果を出力する。ＮＡＮＤゲートＧ４は、ＮＡＮＤゲートＧ１～Ｇ３の各出力信号の否定論理積の演算結果をラッチ２０の保持信号として出力する。

図９Ｂは図７のラッチ２０の第２具体例を示す回路図である。図９Ｂのラッチ２０は、NＭＯＳトランジスタ２１とキャパシタ２２を有する。NＭＯＳトランジスタ２１のゲートにラッチ信号が入力され、NＭＯＳトランジスタ２１のソースに入力信号が入力され、NＭＯＳトランジスタ２１のドレインからラッチ２０の保持信号が出力される。キャパシタ２２は、NＭＯＳトランジスタ２１のドレインと接地ノードの間に接続されている。

このように、第１の実施形態による撮像装置１００では、撮像を開始する時点で照度が基準レベル以上か否かをＡＤＣ１０５ａで判定し、その判定信号を、垂直信号線ＶＳＬを介して画素部ＰＸに伝送する。画素部ＰＸは、判定信号をラッチ２０で保持した上で、判定信号に基づいて制御信号選択回路１９で各制御信号を選択し、画素部ＰＸ内の各トランジスタを動作させる。これにより、照度が基準レベル以上であれば、１水平ライン期間に、ＳＰ２Ｈのリセットレベル、ＳＰ２Ｈのデータ（画素信号）レベル、ＳＰ２Ｌのデータ（画素信号）レベル、ＳＰ２Ｌのリセットレベルを順に生成できる。また、照度が基準レベル未満であれば、１水平ライン期間に、ＳＰ１Ｌのリセットレベル、ＳＰ１Ｈのリセットレベル、ＳＰ１Ｈのデータ（画素信号）レベル、ＳＰ１Ｌのデータ（画素信号）レベルを順に生成できる。

第１の実施形態では、照度に応じて必要最小限の複数回のＡＤ変換処理を行うため、フレームレートを高速化できるとともに、消費電力も削減できる。

また、第１の実施形態では、照度の判定信号を、垂直信号線ＶＳＬを介して画素部ＰＸに伝送するため、別個に判定信号用の配線を設けなくて済み、配線数を削減できる。垂直信号線ＶＳＬを介して判定信号を伝送するには、垂直信号線ＶＳＬの機能を一時的に切り替えなければならない。このため、第１～第５切替回路１２～１６を連動して動作させることで、所定期間に限って、判定信号を垂直信号線ＶＳＬで伝送する。

このように、垂直信号線ＶＳＬ上の判定信号は所定期間だけしか存在しないため、画素部ＰＸ内のラッチ２０で判定信号を保持する。これにより、画素部ＰＸ内の制御信号選択回路１９は、垂直信号線ＶＳＬ上の判定信号が存在しなくなっても、保持された判定信号に基づいて制御信号の切替を行うことができる。

（第２の実施形態）
図１０は第２の実施形態による撮像装置１００の主要部の回路図である。図１０の撮像装置１００内の画素部ＰＸは、図６の画素部ＰＸとは構成が異なっている。一方、図１０のＡＤＣ１０５ａの内部構成は図６のＡＤＣ１０５ａと同じである。以下では、図６の撮像装置１００との相違点を中心に説明する。

図１０の画素部ＰＸは、図６の画素部ＰＸ内の制御信号選択回路１９の代わりに、ＶＳＬセレクタ２３を有する。ＶＳＬセレクタ２３は、ラッチ２０で保持された判定信号に基づいて、第１信号線ＶＳＬ１と第２信号線ＶＳＬ２のいずれか一方を選択する。ＶＳＬセレクタ２３で選択された画素信号は、増幅トランジスタＴ１６のゲートに入力される。第１信号線ＶＳＬ１は、受光面積の大きい第１光電変換部ＰＤ１１ａで光電変換された電荷に応じた第１画素信号を伝送する。第２信号線ＶＳＬ２は、受光面積の小さい第２光電変換部ＰＤ１１ｂで光電変換された電荷に応じた第２画素信号を伝送する。

図１０の画素部ＰＸには、図６の画素部ＰＸと同様に、第３切替回路１４と第５切替回路１６が設けられている。第３切替回路１４は、画素部ＰＸで生成された画素信号を垂直信号線ＶＳＬに出力するか否かを切り替える。第５切替回路１６は、ＡＤＣ１０５ａから垂直信号線ＶＳＬを介して出力された判定信号をラッチ２０に入力するか否かを切り替える。第１～第５切替回路１２～１６は、連動して切替動作を行う。

図１１は図１０の撮像装置１００のタイミング図であり、図８と同様である。撮像を開始する際に、受光面積の小さい第２光電変換部ＰＤ１１ｂで光電変換された電荷に応じた第２画素信号に基づいて照度の判定を行う。よって、撮像を開始する時点では、ＶＳＬセレクタ２３は第２信号線ＶＳＬ２を選択する。

照度が基準レベル以上と判定されると、撮像装置１００は、図１１の上半分のタイミングで動作する。この場合、ＶＳＬセレクタ２３が第２信号線ＶＳＬ２上の第２画素信号を継続して選択した状態で、１水平ライン期間に、ＳＰ２Ｈ（リセット期間）、ＳＰ２Ｈ（データ取得期間）、ＳＰ２Ｌ（データ取得期間）、及びＳＰ２Ｌ（リセット期間）の複数回のＡＤ変換が順に行われる。

一方、照度が基準レベル未満と判定されると、撮像装置１００は、図１１の下半分のタイミングで動作する。この場合、時刻ｔ７以降に、ＶＳＬセレクタ２３は、第１信号線ＶＳＬ１の選択に切り替える。そして、１水平ライン期間に、ＳＰ１Ｌ（リセット期間）、ＳＰ１Ｈ（リセット期間、データ取得期間）、ＳＰ１Ｌ（データ取得期間）の複数回のＡＤ変換が順に行われる。

図１２は図１０の撮像装置１００の第１変形例の主要部の回路図である。図１２の撮像装置１００は、図１０のＶＳＬセレクタ２３の代わりに、第１画素信号用の第１増幅トランジスタＴ１６ａ及び第１選択トランジスタＴ１７ａと、第２画素信号用の第２増幅トランジスタＴ１６ｂ及び第２選択トランジスタＴ１７ｂと、第１画素信号を垂直信号線ＶＳＬに出力するか否かを切り替える第３ａ切替回路１４ａと、第２画素信号を垂直信号線ＶＳＬに出力するか否かを切り替える第３ｂ切替回路１４ｂとを有する。

第１増幅トランジスタＴ１６ａのゲートは、第１浮遊拡散領域ＦＤ１５ａに接続されている。第２増幅トランジスタＴ１６ｂのゲートは、第２浮遊拡散領域ＦＤ１５ｂに接続されている。第１選択トランジスタＴ１７ａのゲートと第２選択トランジスタＴ１７ｂのゲートは、ラッチ２０に接続されている。第３ａ切替回路１４ａは、第１選択トランジスタＴ１７ａのソースと垂直信号線ＶＳＬの間に接続されている。第３ｂ切替回路１４ｂは、第２選択トランジスタＴ１７ｂのソースと垂直信号線ＶＳＬの間に接続されている。

ラッチ２０は、ＡＤＣ１０５ａからの判定信号を保持する。ラッチ２０は、照度が基準レベル以上の場合には、第２選択トランジスタＴ１７ｂをオンするとともに第１選択トランジスタＴ１７ａをオフし、照度が基準レベル未満の場合には、第１選択トランジスタＴ１７ａをオンするとともに、第２選択トランジスタＴ１７ｂをオフする。

図１３は図１２の撮像装置１００のタイミング図である。図１３のタイミング図は、図１１と同様である。時刻５で照度が基準レベル以上か否かを示す判定信号が垂直信号線ＶＳＬに出力される。この判定信号は、ラッチ２０に保持された後、第１選択トランジスタＴ１７ａと第２選択トランジスタＴ１７ｂのいずれか一方がオンになって、１フレーム期間内に複数回のＡＤ変換処理が行われる。

図１４は図１０の撮像装置１００の第２変形例の主要部の回路図である。図１４の撮像装置１００は、画素部ＰＸの内部構成を簡略化したものである。図１４の画素部ＰＸは、電荷－電圧変換効率を切り替える機能を有するものの、感度を変更する機能を持たない。画素部ＰＸには、１個の光電変換部ＰＤ１１のみが設けられている。判定信号を保持するラッチ２０は、変換効率切替トランジスタＴ１２ｃのオン又はオフを制御する。この他、画素部ＰＸは、転送トランジスタＴ１２ａと、リセットトランジスタＴ１３と、増幅トランジスタＴ１６と、選択トランジスタＴ１７と、第３切替回路１４と、第５切替回路１６とを有する。

撮像を開始する時点では、変換効率切替トランジスタＴ１２ｃはオフであり、変換効率を高くしている。ＡＤＣ１０５ａにて照度が基準レベル以上と判定されると、ラッチ２０は変換効率切替トランジスタＴ１２ｃをオンして、変換効率を下げる。一方、照度が基準レベル未満と判定されると、ラッチ２０は変換効率切替トランジスタＴ１２ｃをオフのままにして、変換効率を高い状態にする。

図１５は図１４の撮像装置１００のタイミング図である。上述したように、時刻ｔ１の時点では、変換効率切替トランジスタＴ１２ｃはオフであり、変換効率を高くしている。時刻ｔ１でリセットトランジスタがオンし、浮遊拡散領域ＦＤの電荷が排出される。その後、時刻ｔ３で画素信号が参照信号と交差すると、コンパレータ１２１の出力信号はハイレベルに遷移する。なお、画素信号が参照信号と交差したときに、コンパレータ１２１の出力信号がローレベルに遷移するようにしてもよい。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントし、そのカウント値はリセットレベルを表す。

その後、時刻ｔ４で転送トランジスタＴ１２ａがオンすると、光電変換部ＰＤ１１で光電変換された電荷が転送トランジスタＴ１２ａを介して浮遊拡散領域ＦＤに転送される。時刻ｔ５で画素信号が参照信号と交差すると、コンパレータ１２１の出力信号はハイレベルに遷移する。カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントし、そのカウント値はデータ（画素信号）レベルを表す。

ＡＤＣ１０５ａは、時刻ｔ５の時点で、照度が所定の基準レベル以上か否かを判定し、その判定結果を示す判定信号を垂直信号線ＶＳＬに出力する。図１５の上半分のタイミングは、照度が基準レベル以上と判定された場合を示している。この場合、判定信号を保持したラッチ２０は、変換効率切替トランジスタＴ１２ｃをオフのままにする。

図１５の下半分のタイミングは、照度が基準レベル未満と判定された場合を示している。この場合、判定信号を保持したラッチ２０は、変換効率切替トランジスタＴ１２ｃをオンにする。

なお、図１０、図１２、及び図１４の画素部ＰＸ内のラッチ２０の内部構成は、図９Ａ又は図９Ｂと同じでもよいし、異なる構成でもよい。

このように、第２の実施形態では、第１光電変換部ＰＤ１１ａが第１画素信号を生成する信号経路と、第２光電変換部ＰＤ１１ｂが第２画素信号を生成する信号経路とを別個に設けて、第１画素信号と第２画素信号のいずれか一方を選択して、垂直信号線ＶＳＬに出力する。これにより、図６の制御信号選択回路１９が不要となる。

また、図１４の撮像装置１００のように、変換効率を切り替える機能を有するものの、感度を切り替える機能を省略することで、画素部ＰＸの内部構成を簡略化しつつ、ＡＤＣ１０５ａからの照度の判定信号に基づいて、変換効率を切り替えた複数のＡＤ変換処理を行うことができる。

（第３の実施形態）
第１及び第２の実施形態では、照度の判定信号を垂直信号線ＶＳＬを介して画素部ＰＸに送信する例を示したが、判定信号を伝送するための別個の伝送線Ｌ１を設けてもよい。

図１６は第３の実施形態による撮像装置１００の主要部の回路図である。図１６の撮像装置１００内の画素部ＰＸは、図６の画素部ＰＸと似通っているが、図６の画素部ＰＸ内のラッチ２０と、第３切替回路１４と、第５切替回路１６は省略されている。

図１６の撮像装置１００は、垂直信号線ＶＳＬとは別個に、照度の判定信号を伝送する伝送線Ｌ１を備えている。ＡＤＣ１０５ａで照度の判定結果が出ると、ＡＤＣ１０５ａは伝送線Ｌ１に判定信号を伝送する。具体的には、判定信号に応じて伝送線Ｌ１の電位が変化し、変化後の電位が維持される。

画素部ＰＸは、伝送線Ｌ１の電位により、照度の判定結果を把握できる。伝送線Ｌ１の電位は次に照度判定を行うまで維持されるため、画素部ＰＸ内にラッチ２０を設ける必要がなくなる。また、垂直信号線ＶＳＬで判定信号を伝送するか、画素信号を伝送するかを切り替える必要がなくなるため、画素部ＰＸ内に第３切替回路１４と第５切替回路１６を設けなくて済む。

図１７は図１６の撮像装置１００のタイミング図である。第１及び第２の実施形態と同様に、まずは受光面積の小さい第２光電変換部ＰＤ１１ｂで光電変換された電荷に応じた画素信号を参照信号と比較して照度の判定を行う（時刻ｔ１～ｔ５）。

照度が基準レベル以上と判定されると、撮像装置１００は、図１７の上半分のタイミングで動作する。この場合、ＳＰ２Ｈ（データ取得期間）、ＳＰ２Ｌ（データ取得期間）、及びＳＰ２Ｌ（リセット期間）の順に複数回のＡＤ変換処理が行われる。

一方、照度が基準レベル未満と判定されると、撮像装置１００は、図１７の下半分のタイミングで動作する。この場合、時刻ｔ６以降に、ＳＰ１Ｌ（リセット期間）、ＳＰ１Ｈ（リセット期間、データ取得期間）、及びＳＰ１Ｌ（データ取得期間）の順に複数回のＡＤ変換処理が行われる。

より詳細には、照度が基準レベル以上の場合は、時刻ｔ７で画素信号が参照信号と交差してコンパレータ１２１の出力信号はローレベルに遷移する。これにより、カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ２Ｈのデータ（画素信号）レベルを表す。

その後、時刻ｔ９で再び画素信号が参照信号と交差してコンパレータ１２１の出力信号はローレベルに遷移する。これにより、カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ２Ｌのデータ（画素信号）レベルを表す。

その後、時刻ｔ１０のときにリセットトランジスタがオンし、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの電荷が排出される。その後、時刻ｔ１１で、画素信号が参照信号と交差してコンパレータ１２１の出力信号はローレベルに遷移する。これにより、カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ２Ｌのリセットレベルを表す。

照度が基準レベル未満の場合は、時刻ｔ６で、リセットトランジスタがオンし、第１浮遊拡散領域ＦＤ１５ａと第２浮遊拡散領域ＦＤ１５ｂの電荷が排出される。その後、時刻ｔ７で、画素信号が参照信号と交差してコンパレータ１２１の出力信号はローレベルに遷移する。これにより、カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｌのリセットレベルを表す。

その後、時刻ｔ８で、制御信号ＦＤＧがローレベルになり、変換効率切替トランジスタＴ１２ｃがオフし、高変換効率になる。その後、時刻ｔ９で、画素信号が参照信号と交差してコンパレータ１２１の出力信号はローレベルに遷移する。これにより、カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｈのリセットレベルを表す。

その後、時刻ｔ１０で転送トランジスタＴ１２ａがオンし、第１光電変換部ＰＤ１１ａで光電変換された電荷が転送トランジスタＴ１２ａを通って第１浮遊拡散領域ＦＤ１５ａに転送される。その後、時刻ｔ１１で、画素信号が参照信号と交差してコンパレータ１２１の出力信号はローレベルに遷移する。これにより、カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｈのデータ（画素信号）レベルを表す。

その後、時刻ｔ１２で、制御信号ＦＤＧがハイレベルになり、変換効率切替トランジスタＴ１２ｃがオンし、低変換効率になる。また、時刻ｔ１２で、転送トランジスタＴ１２ａがオンし、第１光電変換部ＰＤ１１ａで光電変換された電荷が転送トランジスタＴ１２ａを通って第１浮遊拡散領域ＦＤ１５ａに転送される。その後、時刻ｔ１３で、画素信号が参照信号と交差してコンパレータ１２１の出力信号はローレベルに遷移する。これにより、カウンタ１２２は、画素信号が参照信号と交差するまでの時間をカウントする。このカウント値はＳＰ１Ｌのデータ（画素信号）レベルを表す。

このように、第３の実施形態では、垂直信号線ＶＳＬとは別個の伝送線Ｌ１にて照度の判定信号を伝送するため、画素部ＰＸ内で判定信号を保持するラッチ２０が不要となる。また、垂直信号線ＶＳＬで伝送される信号を切り替えなくて済むため、第１～第５切替回路１２～１６が不要となり、撮像部の内部構成を簡略化できる。

（第４の実施形態）
第４の実施形態による撮像装置１００は、第２の実施形態による撮像装置１００に判定信号用の伝送線Ｌ１を追加したものである。

図１８は第４の実施形態による撮像装置１００の主要部の回路図である。図１８の撮像装置１００は、図１０の撮像装置１００から第１～第５切替回路１２～１６を省略するとともに、判定信号を伝送するための専用の伝送線Ｌ１を備えている。

図１９は図１８の撮像装置１００のタイミング図である。照度が基準レベル以上と判定されると、撮像装置１００は、図１９の上半分のタイミングで動作する。一方、照度が基準レベル未満と判定あれると、撮像装置１００は、図１９の下半分のタイミングで動作する。

図１９のタイミング図は図１７のタイミング図と似通っている。図１７との違いは、照度が基準レベル未満の場合に、リセットトランジスタＴ１３ａがオンするタイミングである。図１７では、照度の判定が終わった時刻ｔ６でリセットトランジスタＴ１３がオンするのに対して、図１９では、照度の判定を開始する前の時刻ｔ１でリセットトランジスタＴ１３ａがオンする。どちらの場合も、時刻ｔ７で画素信号が参照信号と交差することにより、ＳＰ１Ｌのリセットレベルを生成できる。

図２０は図１８の一変形例による撮像装置１００の主要部の回路図である。図２０の撮像装置１００は、図１８の撮像装置１００から第１～第５切替回路１２～１６を省略するとともに、判定信号を伝送するための専用の伝送線Ｌ１を備えている。

図２１は図２０の撮像装置１００のタイミング図である。図２１のタイミング図は図１９のタイミング図と実質的に同じである。撮像を開始する時点で、受光面積の小さい第２光電変換部ＰＤ１１ｂを用いて照度を判定し、照度が基準レベル以上であれば、ＳＰ２Ｈ（リセット期間）、ＳＰ２Ｈ（データ取得期間）、ＳＰ２Ｌ（データ取得期間）、ＳＰ２Ｌ（リセット期間）の順に複数回のＡＤ変換処理を行い、照度が基準レベル未満であれば、ＳＰ１Ｌ（リセット期間）、ＳＰ１Ｈ（リセット期間、データ取得期間）、及びＳＰ１Ｌ（データ取得期間）の順に複数回のＡＤ変換処理が行われる。

このように、第４の実施形態では、照度の判定信号を、垂直信号線ＶＳＬとは異なる専用の伝送線Ｌ１で伝送するため、画素部ＰＸ内に判定信号を保持するラッチ２０を設ける必要がなくなる他、垂直信号線ＶＳＬには画素信号しか伝送されなくなるため、第１～第５切替回路１２～１６が不要となる。よって、撮像部の内部構成を簡略化できる。

（撮像装置１００の断面構造）
第１又は第２の実施形態による撮像装置１００は、１個の半導体チップで実現可能である。図２２は第１及び第２の実施形態による撮像装置１００の光入射面側の平面レイアウト図である。図２２の半導体チップは、大きくわけて３つの半導体領域（以下、第１～第３半導体領域）を備えている。第１～第３半導体領域は順に積層され、各半導体領域は複数の半導体層で形成されていてもよい。

光入射面側の第１半導体領域には、画素ＰＸごとに、受光面積の大きい第１光電変換部ＰＤ１１ａと、受光面積の小さい第２光電変換部ＰＤ１１ｂとが配置されている。読み出し回路の一部が第１半導体領域に配置されてもよい。

第２半導体領域には、各画素ＰＸの読み出し回路の少なくとも一部（例えば、増幅トランジスタや選択トランジスタなど）が配置される。第３半導体領域には、ＡＤＣ群１０５などが配置される。

第１半導体領域と第２半導体領域は、例えば第１基板上に積層される。第３半導体りょういきは、例えば第２基板上に形成される。第１基板と第２基板は、Ｃｕ－Ｃｕ接続やビア、バンプなどで接合される。
（撮像装置１００の平面レイアウト）
図２３は図２２の一変形例による平面レイアウト図である。図２３に示すように、矩形状の第１光電変換部ＰＤ１１ａの上には、第１オンチップレンズ１５１が配置されている。また、第１光電変換部ＰＤ１１ａの周囲に画素間遮光部１８１が配置されている。画素間遮光部１８１の外形形状は八角形であり、隣接した画素間遮光部の間に隙間が生じる。この隙間に、矩形状の第２光電変換部ＰＤ１１ｂが配置されている。第２光電変換部ＰＤ１１ｂの上には、第２オンチップレンズ１５２が配置されている。

図２３は平面レイアウトの一例であり、これに限定されるものではない。図１７は一変形例による平面レイアウト図である。図２３では、画素間遮光部の形状が正八角形に近い形状であったのに対し、図１７では、四角形の四隅をカットして八角形にした形状にしている。また、第２光電変換部ＰＤ１１ｂの画素間遮光部は八角形ではなく、四角形としている。

＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図２５は、撮像部１２０３１の設置位置の例を示す図である。

図２５では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、本開示の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より鮮明な撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。

なお、本技術は以下のような構成を取ることができる。
（１）光電変換された画素信号を信号線に出力する画素部と、
前記信号線上の前記画素信号をアナログ－デジタル変換するとともに、前記画素信号に基づいて照度を判定するアナログ－デジタル変換器と、
前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器で判定した前記照度の判定信号を前記信号線に出力するか否かと、を連動して切り替える切替回路と、を備え、
前記画素部は、
第１光電変換部と、
前記第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を切り替える変換効率調整回路と、
前記第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、
前記判定信号を保持する保持回路と、を備え、
前記変換効率調整回路は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する、撮像装置。
（２）前記切替回路は、前記画素部から前記信号線に画素信号を出力するか否かと、前記信号線に電流源を接続するか否かと、前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器での前記照度の判定信号を前記信号線に供給するか否かと、前記信号線上の前記判定信号を前記保持回路に入力するか否かとを連動して切り替える、（１）に記載の撮像装置。
（３）前記保持回路が前記判定信号を保持した後、前記信号線には前記画素部からの画素信号が出力される、（２）に記載の撮像装置。
（４）第１方向及び第２方向に配置される複数の前記画素部を備え、
前記第２方向に配置される２以上の前記画素部のそれぞれから出力される前記画素信号は、共通の前記信号線に出力され、
前記信号線及び前記アナログ－デジタル変換器は、前記第２方向に配置される２以上の前記画素部からなる画素列ごとに配置される、（１）乃至（３）のいずれか一項に記載の撮像装置。
（５）前記画素部は、前記第１光電変換部よりも受光面積が小さい第２光電変換部を有し、
前記画素部は、前記第１光電変換部、前記第２光電変換部、及び前記変換効率調整回路を制御することにより、複数の感度及び複数の変換効率を組み合わせた複数の画素信号を前記信号線に出力する、（１）乃至（４）のいずれか一項に記載の撮像装置。
（６）前記画素部は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する第１制御信号と、前記第１光電変換部又は前記第２光電変換部を選択する第２制御信号とを選択する制御信号選択回路を有し、
前記画素部は、前記第２制御信号に基づいて選択された前記第１光電変換部又は前記第２光電変換部で光電変換されて、前記第１制御信号に基づいて前記変換効率を調整した前記画素信号を前記信号線に出力する、（５）に記載の撮像装置。
（７）前記画素部は、前記第２光電変換部で光電変換された電荷に応じた画素信号を生成する第２読出し回路を有し、
前記制御信号選択回路は、前記保持回路で保持された前記判定信号に基づいて、前記第１読出し回路用の制御信号と、前記第２読出し回路用の制御信号とを選択する、（６）に記載の撮像装置。
（８）前記画素部は、前記保持回路で保持された前記判定信号に基づいて、前記第１光電変換部で光電変換された電荷に応じた画素信号と、前記第２光電変換部で光電変換された電荷に応じた画素信号とのいずれか一方を選択して前記信号線に出力する画素信号選択器を有する、（５）に記載の撮像装置。
（９）前記画素部は、前記第２光電変換部で光電変換された電荷に応じた画素信号を生成する第２読出し回路を有し、
前記第１読出し回路は、前記保持回路で保持された前記判定信号に基づいて、前記第１光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力するか否かを切り替え、
前記第２読出し回路は、前記保持回路で保持された前記判定信号に基づいて、前記第２光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力するか否かを切り替える、請求項５に記載の撮像装置。
（１０）前記アナログ－デジタル変換器は、
前記信号線上の前記画素信号と参照信号とを比較するコンパレータと、
前記コンパレータにて前記画素信号と前記参照信号との一致が検出されるまで、カウント動作を行うカウンタと、を有し、
前記カウンタのカウント値に基づいて、前記信号線上の前記画素信号に応じたデジタル画素信号を生成し、
前記コンパレータは、前記信号線上の前記画素信号と参照信号とを比較することにより、前記照度の判定信号を生成する、（５）乃至（９）のいずれか一項に記載の撮像装置。
（１１）前記コンパレータは、前記信号線上の前記画素信号と前記参照信号との比較により、撮像開始時点の照度が所定の基準レベル以上か否かを示す前記判定信号を生成する、（１０）に記載の撮像装置。
（１２）前記第１光電変換部で光電変換された電荷を蓄積する第１浮遊拡散領域と、
前記第２光電変換部で光電変換された電荷を蓄積する第２浮遊拡散領域と、を備え、
前記アナログ－デジタル変換器は、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを前記コンパレータで比較した結果に基づいて、前記照度を判定する、（１０）又は（１１）に記載の撮像装置。
（１３）前記コンパレータは、撮像を開始する際には、前記第２浮遊拡散領域の電荷を排出した状態での前記第２浮遊拡散領域の電位に応じた前記画素信号と前記参照信号とを比較する第１比較処理を行い、次に、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを比較する第２比較処理を行い、
前記アナログ－デジタル変換器は、前記第２比較処理の結果に基づいて、前記照度を判定する、（１２）に記載の撮像装置。
（１４）前記コンパレータは、前記第２比較処理により、撮像開始時点の照度が前記基準レベル以上か否かを判定し、
前記画素部は、前記照度が前記基準レベル以上の場合には、前記第２光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力し、前記照度が前記基準レベル未満の場合には、前記第１光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力する、（１３）に記載の撮像装置。
（１５）前記コンパレータは、前記第２比較処理で前記照度が前記基準レベル以上と判定されると、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを比較する第３比較処理を行い、次に前記第２浮遊拡散領域の電荷を排出した状態での前記第２浮遊拡散領域の電位に応じた前記画素信号と前記参照信号とを比較する第４比較処理を行う、（１４）に記載の撮像装置。
（１６）前記コンパレータは、前記第２比較処理で前記照度が前記基準レベル未満と判定されると、前記第１浮遊拡散領域の電荷を排出した状態での前記第１浮遊拡散領域の電位に応じた前記画素信号を前記参照信号と比較する第５比較処理を行い、次に、前記第５比較処理よりも電荷－電位変換効率を高くして前記第１浮遊拡散領域の電荷を排出した状態での前記第１浮遊拡散領域の電位に応じた前記画素信号を前記参照信号と比較する第６比較処理を行い、次に、前記第６比較処理と同じ電荷－電位変換効率で前記第１光電変換部で光電変換された電荷に応じた前記画素信号を前記参照信号と比較する第７比較処理を行い、次に、前記第５比較処理と同じ電荷－電位変換効率で前記第１光電変換部で光電変換された電荷に応じた前記画素信号を前記参照信号と比較する第８比較処理を行う、（１４）又は（１５）に記載の撮像装置。
（１７）撮像された画素信号に応じたデジタル画素信号を出力する撮像装置と、
前記デジタル画素信号に基づいて信号処理を行う信号処理部と、を備える電子機器であって、
前記撮像装置は、
光電変換された画素信号を信号線に出力する画素部と、
前記信号線上の前記画素信号をアナログ－デジタル変換するとともに、前記画素信号に基づいて照度を判定するアナログ－デジタル変換器と、
前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器での前記照度の判定信号を前記信号線に出力するか否かと、を連動して切り替える切替回路と、を備え、
前記画素部は、
第１光電変換部と、
前記第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を可変させる変換効率調整回路と、
前記第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、
前記判定信号を保持する保持回路と、を備え、
前記変換効率調整回路は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する、電子機器。
（１８）光電変換された画素信号を信号線に出力する画素部と、
前記信号線に電流源を接続するか否かを切り替える第１切替回路と、
前記信号線上の前記画素信号をアナログ－デジタル変換するとともに、前記画素信号に基づいて照度を判定するアナログ－デジタル変換器と、
前記切替回路にて前記電流源を前記信号線から遮断した状態で、前記照度の判定信号を前記信号線とは別個に設けられる配線に出力する判定信号生成回路と、を備え、
前記画素部は、
第１光電変換部と、
前記第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を可変させる変換効率調整回路と、
前記第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、を備え、
前記変換効率調整回路は、前記配線上の前記判定信号に基づいて、前記変換効率を調整する、撮像装置。
（１９）前記画素部は、前記第１光電変換部よりも受光面積が小さい第２光電変換部を有し、
前記画素部は、前記配線上の前記判定信号に基づいて、前記変換効率を調整するとともに、前記第１光電変換部又は前記第２光電変換部で光電変換された電荷に応じた前記画素信号を前記信号線に出力する、（１８）に記載の撮像装置。
（２０）前記画素部は、前記配線上の前記判定信号に基づいて、前記変換効率を調整する第１制御信号と、前記第１光電変換部又は前記第２光電変換部を選択する第２制御信号とを選択する制御信号選択回路を有する、（１９）に記載の撮像装置。
（２１）前記画素部は、前記第２制御信号に基づいて選択された前記第１光電変換部又は前記第２光電変換部で光電変換されて、前記第１制御信号に基づいて前記変換効率を調整した前記画素信号を前記信号線に出力する、（２０）に記載の撮像装置。
（２２）前記画素部は、前記第２光電変換部で光電変換された電荷に応じた画素信号を生成する第２読出し回路を有し、
前記制御信号選択回路は、前記配線上の前記判定信号に基づいて、前記第１読出し回路用の制御信号と、前記第２読出し回路用の制御信号とを選択する、（２０）又は（２１）に記載の撮像装置。
（２３）前記画素部は、前記配線上の前記判定信号に基づいて、前記第１光電変換部で光電変換された電荷に応じた第１画素信号と、前記第２光電変換部で光電変換された電荷に応じた第２画素信号とのいずれか一方を選択して前記信号線に出力する画素信号選択器を有する、（１９）に記載の撮像装置。

本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１１ 切替回路、１２ 第１切替回路、１３ 第２切替回路、１４ 第３切替回路、１４ａ 第３ａ切替回路、１４ｂ 第３ｂ切替回路、１５ 第４切替回路、１６ 第５切替回路、１８ 電流源、１９ 制御信号選択回路、２０ ラッチ、２１ ＰＭＯＳトランジスタ、２２ キャパシタ、２３ ＶＳＬセレクタ、１００ 撮像装置、１０１ 画素アレイ部、１０２ タイミング制御回路、１０３ 垂直走査回路、１０４ 電荷蓄積部、１０５ ＡＤＣ群、１０６ 水平転送走査回路、１０７ アンプ回路、１０８ 信号処理回路、１０９ 画素駆動線、１１１ 水平転送線、１１４ 参照信号線、１２１ コンパレータ、１２２ カウンタ、１２３ ラッチ回路、１５１ 第１オンチップレンズ、１５２ 第２オンチップレンズ、１８１ 画素間遮光部、５１１ 半導体チップ、５１２ 半導体チップ、５１６ ロジック回路、５１７ 周辺回路

Claims (17)

1. 光電変換された画素信号を信号線に出力する画素部と、
   前記信号線上の前記画素信号をアナログ－デジタル変換するとともに、前記画素信号に基づいて照度を判定するアナログ－デジタル変換器と、
   前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器で判定した前記照度の判定信号を前記信号線に出力するか否かと、を連動して切り替える切替回路と、を備え、
   前記画素部は、
   第１光電変換部と、
   前記第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を切り替える変換効率調整回路と、
   前記第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、
   前記判定信号を保持する保持回路と、を備え、
   前記変換効率調整回路は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する、撮像装置。
2. 前記切替回路は、前記画素部から前記信号線に画素信号を出力するか否かと、前記信号線に電流源を接続するか否かと、前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器での前記照度の判定信号を前記信号線に供給するか否かと、前記信号線上の前記判定信号を前記保持回路に入力するか否かとを連動して切り替える、請求項１に記載の撮像装置。
3. 前記保持回路が前記判定信号を保持した後、前記信号線には前記画素部からの画素信号が出力される、請求項２に記載の撮像装置。
4. 第１方向及び第２方向に配置される複数の前記画素部を備え、
   前記第２方向に配置される２以上の前記画素部のそれぞれから出力される前記画素信号は、共通の前記信号線に出力され、
   前記信号線及び前記アナログ－デジタル変換器は、前記第２方向に配置される２以上の前記画素部からなる画素列ごとに配置される、請求項１に記載の撮像装置。
5. 前記画素部は、前記第１光電変換部よりも受光面積が小さい第２光電変換部を有し、
   前記画素部は、前記第１光電変換部、前記第２光電変換部、及び前記変換効率調整回路を制御することにより、複数の感度及び複数の変換効率を組み合わせた複数の画素信号を前記信号線に出力する、請求項１に記載の撮像装置。
6. 前記画素部は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する第１制御信号と、前記第１光電変換部又は前記第２光電変換部を選択する第２制御信号とを選択する制御信号選択回路を有し、
   前記画素部は、前記第２制御信号に基づいて選択された前記第１光電変換部又は前記第２光電変換部で光電変換されて、前記第１制御信号に基づいて前記変換効率を調整した前記画素信号を前記信号線に出力する、請求項５に記載の撮像装置。
7. 前記画素部は、前記第２光電変換部で光電変換された電荷に応じた画素信号を生成する第２読出し回路を有し、
   前記制御信号選択回路は、前記保持回路で保持された前記判定信号に基づいて、前記第１読出し回路用の制御信号と、前記第２読出し回路用の制御信号とを選択する、請求項６に記載の撮像装置。
8. 前記画素部は、前記保持回路で保持された前記判定信号に基づいて、前記第１光電変換部で光電変換された電荷に応じた画素信号と、前記第２光電変換部で光電変換された電荷に応じた画素信号とのいずれか一方を選択して前記信号線に出力する画素信号選択器を有する、請求項５に記載の撮像装置。
9. 前記画素部は、前記第２光電変換部で光電変換された電荷に応じた画素信号を生成する第２読出し回路を有し、
   前記第１読出し回路は、前記保持回路で保持された前記判定信号に基づいて、前記第１光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力するか否かを切り替え、
   前記第２読出し回路は、前記保持回路で保持された前記判定信号に基づいて、前記第２光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力するか否かを切り替える、請求項５に記載の撮像装置。
10. 前記アナログ－デジタル変換器は、
    前記信号線上の前記画素信号と参照信号とを比較するコンパレータと、
    前記コンパレータにて前記画素信号と前記参照信号との一致が検出されるまで、カウント動作を行うカウンタと、を有し、
    前記カウンタのカウント値に基づいて、前記信号線上の前記画素信号に応じたデジタル画素信号を生成し、
    前記コンパレータは、前記信号線上の前記画素信号と参照信号とを比較することにより、前記照度の判定信号を生成する、請求項５に記載の撮像装置。
11. 前記コンパレータは、前記信号線上の前記画素信号と前記参照信号との比較により、撮像開始時点の照度が所定の基準レベル以上か否かを示す前記判定信号を生成する、請求項１０に記載の撮像装置。
12. 前記第１光電変換部で光電変換された電荷を蓄積する第１浮遊拡散領域と、
    前記第２光電変換部で光電変換された電荷を蓄積する第２浮遊拡散領域と、を備え、
    前記アナログ－デジタル変換器は、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを前記コンパレータで比較した結果に基づいて、前記照度を判定する、請求項１０に記載の撮像装置。
13. 前記コンパレータは、撮像を開始する際には、前記第２浮遊拡散領域の電荷を排出した状態での前記第２浮遊拡散領域の電位に応じた前記画素信号と前記参照信号とを比較する第１比較処理を行い、次に、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを比較する第２比較処理を行い、
    前記アナログ－デジタル変換器は、前記第２比較処理の結果に基づいて、前記照度を判定する、請求項１２に記載の撮像装置。
14. 前記コンパレータは、前記第２比較処理により、撮像開始時点の照度が前記基準レベル以上か否かを判定し、
    前記画素部は、前記照度が前記基準レベル以上の場合には、前記第２光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力し、前記照度が前記基準レベル未満の場合には、前記第１光電変換部で光電変換された電荷に応じた画素信号を前記信号線に出力する、請求項１３に記載の撮像装置。
15. 前記コンパレータは、前記第２比較処理で前記照度が前記基準レベル以上と判定されると、前記第２光電変換部で光電変換されて前記第２浮遊拡散領域に蓄積された電荷に応じた前記画素信号と前記参照信号とを比較する第３比較処理を行い、次に前記第２浮遊拡散領域の電荷を排出した状態での前記第２浮遊拡散領域の電位に応じた前記画素信号と前記参照信号とを比較する第４比較処理を行う、請求項１４に記載の撮像装置。
16. 前記コンパレータは、前記第２比較処理で前記照度が前記基準レベル未満と判定されると、前記第１浮遊拡散領域の電荷を排出した状態での前記第１浮遊拡散領域の電位に応じた前記画素信号を前記参照信号と比較する第５比較処理を行い、次に、前記第５比較処理よりも電荷－電位変換効率を高くして前記第１浮遊拡散領域の電荷を排出した状態での前記第１浮遊拡散領域の電位に応じた前記画素信号を前記参照信号と比較する第６比較処理を行い、次に、前記第６比較処理と同じ電荷－電位変換効率で前記第１光電変換部で光電変換された電荷に応じた前記画素信号を前記参照信号と比較する第７比較処理を行い、次に、前記第５比較処理と同じ電荷－電位変換効率で前記第１光電変換部で光電変換された電荷に応じた前記画素信号を前記参照信号と比較する第８比較処理を行う、請求項１４に記載の撮像装置。
17. 撮像された画素信号に応じたデジタル画素信号を出力する撮像装置と、
    前記デジタル画素信号に基づいて信号処理を行う信号処理部と、を備える電子機器であって、
    前記撮像装置は、
    光電変換された画素信号を信号線に出力する画素部と、
    前記信号線上の前記画素信号をアナログ－デジタル変換するとともに、前記画素信号に基づいて照度を判定するアナログ－デジタル変換器と、
    前記信号線上の前記画素信号を前記アナログ－デジタル変換器に入力するか否かと、前記アナログ－デジタル変換器での前記照度の判定信号を前記信号線に出力するか否かと、を連動して切り替える切替回路と、を備え、
    前記画素部は、
    第１光電変換部と、
    前記第１光電変換部で光電変換された電荷を電圧に変換する際の変換効率を可変させる変換効率調整回路と、
    前記第１光電変換部で光電変換された電荷に応じた画素信号を信号線に出力する第１読出し回路と、
    前記判定信号を保持する保持回路と、を備え、
    前記変換効率調整回路は、前記保持回路で保持された前記判定信号に基づいて、前記変換効率を調整する、電子機器。

Images