JP2023018845A - Vertical light-emitting diode chip package having electric detection position - Google Patents
Vertical light-emitting diode chip package having electric detection position Download PDFInfo
- Publication number
- JP2023018845A JP2023018845A JP2021123164A JP2021123164A JP2023018845A JP 2023018845 A JP2023018845 A JP 2023018845A JP 2021123164 A JP2021123164 A JP 2021123164A JP 2021123164 A JP2021123164 A JP 2021123164A JP 2023018845 A JP2023018845 A JP 2023018845A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrical test
- type
- emitting diode
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 31
- 238000012360 testing method Methods 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 238000004806 packaging method and process Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000012790 adhesive layer Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 88
- 239000002184 metal Substances 0.000 claims description 87
- 239000010410 layer Substances 0.000 claims description 85
- 239000005022 packaging material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000012780 transparent material Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光ダイオードのチップ構造に関し、特に、電気的検出位置を有する垂直型発光ダイオードチップ及びそのパッケージに関する。 TECHNICAL FIELD The present invention relates to a chip structure of a light emitting diode, and more particularly to a vertical light emitting diode chip with electrical detection positions and its package.
発光ダイオード(LED)は半導体の電子と正孔の結合で高輝度を得る光源である。関連の製品は高輝度殺菌(紫外線)、自動車のヘッドライト及びテールライト(青色光、黄色光、赤色光)、プロジェクター用光源(青色光、緑色光、赤色光)、赤外線による危険検知(赤外線)に用いることができる。性能に優れた高出力LED部品には高輝度と高照度だけでなく、高い信頼性も求められる。例えば、自動車のヘッドライトモジュールでは、LEDが不動作になる場合に、夜間の安全走行に影響がある。自動車用LEDの場合は、たとえ1ppmという微小な不動作でも、自動車業界の基準からすれば改善が必要である。 A light emitting diode (LED) is a light source that obtains high brightness by combining electrons and holes in a semiconductor. Related products include high-intensity sterilization (ultraviolet light), automobile headlights and taillights (blue light, yellow light, red light), light sources for projectors (blue light, green light, red light), danger detection by infrared light (infrared light). can be used for High-power LED components with excellent performance require not only high brightness and high illumination, but also high reliability. For example, in a car headlight module, safety driving at night is affected if the LEDs become inoperative. In the case of automotive LEDs, even as little as 1 ppm deactivation is in need of improvement by automotive industry standards.
図1に示すように、一実施例では、垂直型LEDチップ1のSMDパッケージングを行う時には、キャリアダイボンディング接着層4AによってP電極2をパッケージングキャリア3のダイボンディング導電性ベース4に接着させ、ワイヤーボンディングによりN電極5の金線6をワイヤーボンディング端子7に電気的に接続させ、ダイボンディング導電性ベース4は導電性金属8を介してパッケージングキャリア3の他側に位置するアノード9A(Anode)に、ワイヤーボンディング端子7は同カソード9B(Cathode)に電気的に接続される。
As shown in FIG. 1, in one embodiment, when carrying out SMD packaging of the vertical LED chip 1, the P-
垂直型LEDの場合は、垂直型LEDチップ1の主体構造は上方から下方へと半導体エピタキシャル構造1Aと、界面構造1Bと、チップ導電性ベース構造1Cとの3つの部分を含む。
For a vertical LED, the main structure of the vertical LED chip 1 includes three parts from top to bottom: a semiconductor
そのうち、半導体エピタキシャル構造1Aは上方から下方へと順にN型半導体と、発光層と、P型半導体とである。チップ導電性ベース構造1Cは上方から下方へと順に構造金属層と、代替基板接着層1C1と、高熱伝導性代替基板とである。界面構造1Bでは一般的に一部の又は全体の金属がオーミック接触の方式で半導体エピタキシャル構造1AのP型半導体及びチップ導電性ベース構造1Cの構造金属層に接続される。当該高熱伝導性代替基板の下方はP電極2である。
Among them, the semiconductor
チップ導電性ベース構造1Cは主に下方の高熱伝導性代替基板を主な支持構造とし、代替基板接着層1C1をウェハーとしてチップ工程においてそれを上方の構造金属層に接着させ、金属への接着を行うためには一般に金属共晶接合(Eutectic bonding)(例えば、金スズ共晶(AuSn Eutectic bonding))が用いられ、平坦貼合工程には歩留まりの問題があり、接着工程で原料又は工程の不備により平坦でない平面や孔あるいは汚染が生じるとインピーダンスが異常に増えてしまい、大電流での動作中にチップに不均一な電流が生成して局所の熱集中が起きると、発光効率と信頼性が低下する恐れがある。
The chip
また、垂直型LEDチップ1とパッケージングキャリア3の導電性ダイボンディング接着を実現するためにはキャリアダイボンディング接着層4Aを用いる必要があり、金属ダイボンディング導電性接着を行うために金属共晶(Eutectic bonding)が一般的に用いられ、垂直型LEDチップの底部が平坦でなかったり接着粒子汚染(particle)が認められたりすると、大電流での動作中に底部界面の抵抗が増えてしまって局所の熱集中が起きると、部品が損傷する恐れがある。
In addition, in order to achieve conductive die bonding bonding between the vertical LED chip 1 and the packaging carrier 3, it is necessary to use the carrier die
最後に、垂直型LEDパッケージング工程を必要とする部品の光学的又は電気的特性の測定では、アノード(Anode)9A及びカソード(Cathode)9Bをテスト接点としてテスト機器で検出することで、自動車用LEDの高い基準を満たすことができる。 Finally, for the measurement of optical or electrical properties of parts that require vertical LED packaging process, Anode 9A and Cathode 9B can be detected by test equipment as test contacts, thereby It can meet the high standards of LEDs.
しかし、従来、垂直型LEDチップ1について検出して、異常な電気的特性として高電圧(高いVf)が認められる場合には、半導体エピタキシャル構造、界面構造及びチップ導電性ベース構造という全体の電気的特性であるため、異常の由来は半導体エピタキシャル構造の部分であるか、それともチップ導電性ベース構造の部分の代替基板接着層とキャリアダイボンディング接着層4Aであるかを判定することができない。
However, conventionally, if a high voltage (high Vf) is detected as an abnormal electrical characteristic of the vertical LED chip 1, the entire electrical structure of the semiconductor epitaxial structure, the interface structure and the chip conductive base structure Because it is a characteristic, it cannot be determined whether the source of the abnormality is part of the semiconductor epitaxial structure or the substitute substrate adhesion layer and the carrier die
また、半導体層の電圧と電流が微小であるというダイオードの特性により、チップ導電性ベース構造のノイズの影響で、順方向バイアス電圧又は逆方向バイアス電圧における微小な電気的特性を正確に測定できないため、エピタキシャルの品質判定が難しいのが現状である。 In addition, due to the characteristics of the diode that the voltage and current of the semiconductor layer are minute, the noise of the chip conductive base structure makes it impossible to accurately measure minute electrical characteristics at forward bias voltage or reverse bias voltage. At present, it is difficult to judge the quality of epitaxial.
本発明は上記の実情に鑑みてなされたもので、主なる目的は複数の電気的テスト位置接点を有する垂直型発光ダイオードチップパッケージを開示して、半導体エピタキシャル構造と界面構造とチップ導電性ベース構造とパッケージングキャリアとの間の各層における正確な電気的テストを実現することである。 SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and the main object of the present invention is to disclose a vertical light emitting diode chip package with a plurality of electrical test position contacts, comprising: a semiconductor epitaxial structure, an interface structure and a chip conductive base structure; and the packaging carrier.
本発明は、発光ダイオードチップとパッケージングキャリアとを含む、電気的検出位置を有する垂直型発光ダイオードチップパッケージであり、当該発光ダイオードチップはチップ導電性ベース構造と、界面横方向延伸構造と、半導体エピタキシャル構造と、N型電極と、P型分流検出電極とを有する。当該チップ導電性ベース構造は下方側に位置するP型一次電極を有し、当該P型一次電極は平面ダイボンディングによる導電の方式で当該パッケージングキャリアに電気的に接続される。本発明において当該界面横方向延伸構造は、順に積層される高濃度P型半導体層と、オーミック接触層と、高導電性金属層とを含んで構成される。当該チップ導電性ベース構造の当該P型一次電極から遠い側には当該界面横方向延伸構造が設けられ、当該界面横方向延伸構造の上方平面には当該半導体エピタキシャル構造、当該P型分流検出電極がそれぞれ設けられる。当該半導体エピタキシャル構造と当該チップ導電性ベース構造は当該界面横方向延伸構造を介してオーミック接触している。 The present invention is a vertical light-emitting diode chip package with an electrical detection position, comprising a light-emitting diode chip and a packaging carrier, the light-emitting diode chip includes a chip conductive base structure, an interface lateral extension structure, a semiconductor It has an epitaxial structure, an N-type electrode and a P-type shunt detection electrode. The chip conductive base structure has a P-type primary electrode located on a lower side, and the P-type primary electrode is electrically connected to the packaging carrier in a conductive manner by planar die bonding. In the present invention, the interfacial lateral extension structure comprises a high-concentration P-type semiconductor layer, an ohmic contact layer, and a highly conductive metal layer, which are stacked in order. A side of the chip conductive base structure remote from the P-type primary electrode is provided with the interfacial laterally extending structure, and a top plane of the interfacial laterally extending structure includes the semiconductor epitaxial structure and the P-type shunt current sensing electrode. provided respectively. The semiconductor epitaxial structure and the chip conductive base structure are in ohmic contact through the interfacial laterally extending structure.
当該半導体エピタキシャル構造の当該チップ導電性ベース構造から遠い側には当該N型電極が設けられる。本発明において当該チップ導電性ベース構造は構造金属層と、代替基板接着層と、高熱伝導性代替基板とをさらに有し、当該構造金属層は当該界面横方向延伸構造の下方に位置し、当該構造金属層の下方は当該代替基板接着層によって当該高熱伝導性代替基板に接着され、当該高熱伝導性代替基板の下方に当該P型一次電極が設けられる。当該界面横方向延伸構造の下方の当該高導電性金属層は化学的に安定しておりオーミック接触に役立つ材料とする必要があり、そうして初めて当該チップ導電性ベース構造の最も上方の当該構造金属層に接続することができ、当該構造金属層は化学的に安定しており後続の金属共晶(Eutectic bonding)に役立つ材料とする必要がある。 A side of the semiconductor epitaxial structure remote from the tip conductive base structure is provided with the N-type electrode. In the present invention, the chip conductive base structure further comprises a structural metal layer, a replacement substrate adhesion layer, and a high thermal conductivity replacement substrate, wherein the structural metal layer is located below the interfacial lateral extension structure, and the The lower portion of the structural metal layer is adhered to the high thermal conductivity replacement substrate by the replacement substrate adhesion layer, and the P-type primary electrode is provided under the high thermal conductivity replacement substrate. The highly conductive metal layer below the interfacial laterally extending structure should be of a material that is chemically stable and conducive to ohmic contact, and only then the uppermost structure of the tip conductive base structure. It can be bonded to a metal layer, and the structural metal layer should be a material that is chemically stable and amenable to subsequent metal eutectic bonding.
当該高熱伝導性代替基板は当該チップ導電性ベース構造内に位置し一次構造支持層であり、当該代替基板接着層による金属共晶接着(Eutectuc Bonding)により、当該高熱伝導性代替基板と上方に当該半導体エピタキシャル構造を含む当該構造金属層が接続され、当該高熱伝導性代替基板の下方は当該P型一次電極である。 The high thermal conductivity replacement substrate is positioned within the chip conductive base structure and is a primary structural support layer, and is attached above the high thermal conductivity replacement substrate by metal eutectic bonding with the replacement substrate adhesion layer. The structural metal layer comprising a semiconductor epitaxial structure is connected and below the high thermal conductivity surrogate substrate is the P-type primary electrode.
当該パッケージングキャリアは両側に位置する上側平面と、下側平面とを有し、当該下側平面にはアノードとカソードとが設けられ、当該上側平面には主部品第1電極と、主部品第2電極と、主部品第3電極と、電気的テスト第1位置接点と、電気的テスト第2位置接点と、電気的テスト第3位置接点とが設けられ、当該N型電極と当該主部品第1電極はチップ第1ワイヤーボンディング金属によって電気的に接続され、当該P型分流検出電極と当該主部品第2電極はチップ第2ワイヤーボンディング金属によって電気的に接続され、当該P型一次電極はキャリアダイボンディング接着層を介してそのまま当該主部品第3電極に接着されて電気的に接続される。当該電気的テスト第1位置接点は当該主部品第1電極及び当該カソードに電気的に接続され、当該電気的テスト第2位置接点は当該主部品第2電極に電気的に接続され、当該電気的テスト第3位置接点は当該主部品第3電極及び当該アノードに電気的に接続される。 The packaging carrier has an upper planar surface and a lower planar surface, the lower planar surface being provided with an anode and a cathode, and the upper planar surface having a main component first electrode and a main component second electrode. Two electrodes, a main component third electrode, an electrical test first position contact, an electrical test second position contact, and an electrical test third position contact are provided, wherein the N-type electrode and the main component third position contact are provided. One electrode is electrically connected by a chip first wire bonding metal, the P-type shunt current detection electrode and the main part second electrode are electrically connected by a chip second wire bonding metal, and the P-type primary electrode is a carrier. It is adhered to the third electrode of the main component as it is via the die bonding adhesive layer and electrically connected. The electrical test first location contact is electrically connected to the main component first electrode and the cathode; the electrical test second location contact is electrically connected to the main component second electrode; A test third position contact is electrically connected to the main part third electrode and the anode.
このようにして、電気的テスト第1位置接点は主部品第1電極を介してN型電極に電気的に接続され、電気的テスト第2位置接点は主部品第2電極を介してP型分流検出電極に電気的に接続され、N型電極とP型分流検出電極との間の電気的特性が半導体エピタキシャル構造及び界面横方向延伸構造の電気的特性になる。 Thus, the electrical test first position contact is electrically connected to the N-type electrode through the main part first electrode and the electrical test second position contact is P-type shunt through the main part second electrode. It is electrically connected to the sensing electrode, and the electrical properties between the N-type electrode and the P-type shunt sensing electrode become the electrical properties of the semiconductor epitaxial structure and the interfacial lateral extension structure.
したがって電気的テスト第1位置接点及び電気的テスト第2位置接点で検出すれば半導体エピタキシャル構造及び界面横方向延伸構造の電気的特性を知ることができ、とりわけ順方向バイアス電圧と逆方向バイアス電圧下における半導体エピタキシャル構造(ダイオード)の電気的特性としての微小な数値を正確に測定することができ、半導体エピタキシャル構造に関するエピタキシャル工程の質をより効果的に評価することができる。 Therefore, the electrical characteristics of the semiconductor epitaxial structure and the interfacial laterally extending structure can be known by detection at the electrical test first position contact and the electrical test second position contact, especially under forward bias voltage and reverse bias voltage. It is possible to accurately measure a minute numerical value as an electrical characteristic of a semiconductor epitaxial structure (diode) in the semiconductor epitaxial structure, and to more effectively evaluate the quality of the epitaxial process for the semiconductor epitaxial structure.
また、電気的テスト第3位置接点が主部品第3電極を介してP型一次電極に電気的に接続されるため、電気的テスト第2位置接点及び電気的テスト第3位置接点で検出すればチップ導電性ベース構造及びP型一次電極と主部品第3電極との間のキャリアダイボンディング接着層の電気的特性を知ることができ、さらに代替基板接着層及びキャリアダイボンディング接着層に関する工程の質を評価することができる。 Also, since the electrical test third position contact is electrically connected to the P-type primary electrode via the main part third electrode, if the electrical test second position contact and the electrical test third position contact detect The electrical characteristics of the chip conductive base structure and the carrier die bonding adhesive layer between the P-type primary electrode and the main component third electrode can be known, and the quality of the process with respect to the alternative substrate adhesive layer and the carrier die bonding adhesive layer. can be evaluated.
本発明の特徴、目的及び利点の一層の理解のために、好ましい実施例を挙げ図面を参照して説明する。
図2及び図3に示すように、本発明の第1実施例は発光ダイオードチップ10と、パッケージングキャリア30とを含み、発光ダイオードチップ10はチップ導電性ベース構造11と、界面横方向延伸構造12と、半導体エピタキシャル構造13と、N型電極14と、P型分流検出電極15とを有し、チップ導電性ベース構造11は下方側に位置するP型一次電極16を有し、チップ導電性ベース構造11のP型一次電極16から遠い側には界面横方向延伸構造12が設けられ、界面横方向延伸構造12の上方平面には半導体エピタキシャル構造13、P型分流検出電極15がそれぞれ設けられ、半導体エピタキシャル構造13とチップ導電性ベース構造11は界面横方向延伸構造12を介してオーミック接触しており、半導体エピタキシャル構造13のチップ導電性ベース構造11から遠い側にはN型電極14が設けられる。
For a better understanding of the features, objects and advantages of the present invention, a preferred embodiment will be described with reference to the drawings.
As shown in FIGS. 2 and 3, the first embodiment of the present invention includes a light
パッケージングキャリア30は両側に位置する上側平面301と、下側平面302とを有し、下側平面302にはアノード313とカソード311とが設けられ、上側平面301には主部品第1電極41と、主部品第2電極42と、主部品第3電極43と、電気的テスト第1位置接点51と、電気的テスト第2位置接点52と、電気的テスト第3位置接点53とが設けられ、N型電極14と主部品第1電極41はチップ第1ワイヤーボンディング金属61によって電気的に接続され、P型分流検出電極15と主部品第2電極42はチップ第2ワイヤーボンディング金属62によって電気的に接続され、P型一次電極16はキャリアダイボンディング接着層431(ダイボンディング導電性接着剤又は金属)によってそのまま主部品第3電極43に接着されて電気的に接続される。電気的テスト第1位置接点51は主部品第1電極41及びカソード311に電気的に接続され、電気的テスト第2位置接点52は主部品第2電極42に電気的に接続され、電気的テスト第3位置接点53は主部品第3電極43及びアノード313に電気的に接続される。
The
実際の構造としては、パッケージングキャリア30にはセラミック基板(窒化アルミニウム、酸化アルミニウム、炭化ケイ素)、銅基板、BT(Bismaleimide Triazine)板などを選んでもよく、パッケージングキャリア30は単層の板とされてもよいし又は複数層の板とされてもよい。主部品第1電極41とカソード311はパッケージングキャリア30を貫通するキャリア金属である第1導電性金属71を介して電気的に接続され、主部品第3電極43とアノード313はパッケージングキャリア30を貫通するキャリア金属である第2導電性金属73を介して電気的に接続される。また、パッケージングキャリア30は複数層の板構造であってもよく、電気的テスト第1位置接点51と主部品第1電極41、電気的テスト第2位置接点52と主部品第2電極42及び電気的テスト第3位置接点53と主部品第3電極43が電気的に接続されることとして、パッケージングキャリア30に内蔵された金属導電層303、304、305(図3参照)で電気的に接続されることであってもよく、且つ金属導電層303、304、305はパッケージングキャリア30の上側平面301に形成されてもよい(図7参照)。
In terms of actual structure, the
図4に示すように、一実施例では、半導体エピタキシャル構造13は順に積層されるP型半導体13Aと、活性層13Bと、N型半導体13Cとを含み、N型電極14はN型半導体13Cに位置し、チップ導電性ベース構造11は順に積層される高熱伝導性代替基板11Aと、代替基板接着層11Bと、構造金属層11Cとをさらに有する。P型半導体13AとP型分流検出電極15はそれぞれ界面横方向延伸構造12の異なる位置に位置する。界面横方向延伸構造12は順に積層される高導電性金属層12Aと、オーミック接触層12Bと、高濃度P型半導体導電層12Cとを含み、且つP型分流検出電極15は界面横方向延伸構造12の縁部の外側に位置する。高導電性金属層12Aは構造金属層11Cの上方に位置し、P型半導体13AとP型分流検出電極15はそれぞれ高濃度P型半導体導電層12Cに位置する。当該実施例では、4元素(アルミニウム、ガリウム、インジウム、リン)LEDによく用いられるものとして、高濃度P型半導体導電層12Cはp-GaPであってもよく、オーミック接触層12Bはオーミック接触金属12B1と透明材料12B2の組み合わせであってもよく、且つオーミック接触金属12B1は複数の円筒状(BeAu円筒状)構造(図4の斜線枠参照)として上下の2層に接触して接続させ、又はオーミック接触金属12B1はオーミック接触伝導性ブロックであってもよく、高導電性金属層12AはAg/TiW/Ptである。
As shown in FIG. 4, in one embodiment,
図5に示すように、別の実施例では、P型分流検出電極15はそのままオーミック接触層12Bに位置してもよい。当該構造は窒化物青色光LED(アルミニウム、ガリウム、インジウム、窒素)によく用いられ、高濃度P型半導体導電層12Cはp-GaN又はp-InGaNであってもよく、オーミック接触層12BはITOであり、高導電性金属層12AはAgとTiWである。
As shown in FIG. 5, in another embodiment, the P-type
図6に示すように、別の実施例では、P型分流検出電極15はそのまま高導電性金属層12Aに位置してもよい。当該構造は窒化物青色光LEDによく用いられ、高濃度P型半導体導電層12Cはp-GaN又はp-InGaNであってもよく、オーミック接触層12BはAgであり、高導電性金属層12AはTiW、Pt又はそれらの混合物である。
As shown in FIG. 6, in another embodiment, the P-type
P型分流検出電極15による電気的検出を備える垂直型発光ダイオードチップと検出位置を有するパッケージングキャリア30の組み合わせの設計は以下のとおりである。図7に示すように、パッケージングキャリア30の上側平面301は主部品第3電極43としてダイボンディングベース33を有してもよく、発光ダイオードチップ10のP型一次電極16(図7では不図示)が導電可能にダイボンディングベース33にダイボンディングされ、当該N型電極はチップ第1ワイヤーボンディング金属61を介して主部品第1電極41に電気的に接続され、P型分流検出電極15はチップ第2ワイヤーボンディング金属62を介して主部品第2電極42に電気的に接続される。且つパッケージングキャリア30の上側平面301はまた2つの異なるワイヤーボンディング端子34A、34Bを有してもよく、当該2つの異なるワイヤーボンディング端子のうち34Aは主部品第1電極41として、34Bは主部品第2電極42として使用される。
The combined design of vertical light emitting diode chip with electrical detection by P-type
図8に示すように、パッケージングキャリア30の下側平面302にはカソード311及びアノード313の他にも、かさ上げ層315が設けられてもよく、かさ上げ層315の高さはカソード311、アノード313の高さに等しく、これにより後続の工程の要件が満たされる。
As shown in FIG. 8, the
図9及び図10に示すように、本発明の第2実施例であり、第1実施例と比べて、パッケージングキャリア30は副部品第1電極81と、副部品第2電極84と、電気的テスト第4位置接点54とをさらに含み、副部品第1電極81は電気的テスト第1位置接点51に電気的に接続され、副部品第2電極84は電気的テスト第4位置接点54に電気的に接続され、且つ副部品第1電極81と副部品第2電極84との間にはツェナーダイオード85が電気的に接続される。実際の構成としては、副部品第1電極81と電気的テスト第1位置接点51は金属導電層303を介して電気的に接続され、副部品第2電極84と電気的テスト第4位置接点54は金属導電層306を介して電気的に接続される。
As shown in FIGS. 9 and 10, which is a second embodiment of the present invention, the
また、ツェナーダイオード85には双方向ツェナーダイオード(Bi-directional Zener Diodes)を選んでもよく、異なる方向で設けられる単方向ツェナーダイオード85A及び単方向ツェナーダイオード85Bを含む(図9参照)。又は単方向ツェナーダイオード85Aだけを使用してもよく、単方向ツェナーダイオード85A(Zener Diode)である場合には、単方向ツェナーダイオード85Aは反対の極性で発光ダイオードチップ10に並列に接続される必要がある。
Bi-directional Zener Diodes may also be selected for the
本発明の第2実施例で、発光ダイオードパッケージ構造の回路に4つのテスト接点があり、電気的テスト第1位置接点51、電気的テスト第2位置接点52、電気的テスト第3位置接点53及び電気的テスト第4位置接点54である。図9に示すように、電気的テスト第1位置接点51及び電気的テスト第4位置接点54を選んでテストを行う場合には、ツェナーダイオード85が正常に動作するかどうかをテストするために利用できる。電気的テスト第2位置接点52及び電気的テスト第3位置接点53を選んでテストを行う場合には、代替基板接着層11B及びP型一次電極16とパッケージングキャリア30との間のキャリアダイボンディング接着層431の電気的特性を知ることができる。
In the second embodiment of the present invention, there are four test contacts in the circuit of the light emitting diode package structure, which are the first electrical
電気的テスト第1位置接点51及び電気的テスト第2位置接点52を選んでテストを行う場合には、順方向バイアス電圧又は逆方向バイアス電圧下における半導体エピタキシャル構造13の微小な電圧と電流の特性を正確に検出することができる。
When the electrical test
また、ツェナーダイオード85が存在する場合に、発光ダイオードチップ10の小電流下の順方向電圧Vf、及び発光ダイオードチップ10の逆方向バイアス電圧において漏れ電流が異常に増大するかどうかを測定することができ、逆方向バイアス漏れ電流が増大する原因は半導体における欠陥の拡大であり、パッケージング工程における機械的応力と熱応力や高度なテストを受けるために高温炉に入れる製品の劣化又はESDテストなどである。
In addition, when the
テストが完了した後、電気的テスト第2位置接点52、電気的テスト第3位置接点53及び電気的テスト第4位置接点54は導電性金属90を介して電気的に接続される。導電性金属90はワイヤーボンディング工程の金線を用いてもよいし、又は半導体フィルムとして形成されてもよい。
After testing is completed, electrical test
また、パッケージングキャリア30上の部品を保護するために、テストが完了した後、図3に示すように、パッケージングキャリア30の上側平面301を覆ってパッケージングするパッケージング材91をさらに含んでもよく、これによりパッケージングキャリア30上の部品を保護することができる。
Also, in order to protect the components on the
又は、図10に示すように、第1パッケージング材92及び第2パッケージング材93をさらに含んでもよく、第1パッケージング材92によって発光ダイオードチップ10、チップ第1ワイヤーボンディング金属61、チップ第2ワイヤーボンディング金属62、ツェナーダイオード85、主部品第1電極41、主部品第2電極42、主部品第3電極43、副部品第1電極81及び副部品第2電極84が覆われる。
Alternatively, as shown in FIG. 10, it may further include a
また、パッケージングされていない電気的テスト第1位置接点51、電気的テスト第2位置接点52、電気的テスト第3位置接点53及び電気的テスト第4位置接点54を用いてテストを行えば、パッケージング工程の時に、チップ第1ワイヤーボンディング金属61、チップ第2ワイヤーボンディング金属62がパッケージング材91(図3参照)又は第1パッケージング材92(図10参照)によって牽引さると発光ダイオードチップ10が間接的に牽引され破壊されて、微細な亀裂が形成され又はフィルムが剥離されると、不動作又は不安定になるという従来の問題を解決することができる。
Also, if a test is performed using the unpackaged electrical test
テストが完了した後、同様に、電気的テスト第2位置接点52、電気的テスト第3位置接点53と電気的テスト第4位置接点54は導電性金属90を介して電気的に接続される。最後に第2パッケージング材93で導電性金属90、電気的テスト第1位置接点51、電気的テスト第2位置接点52、電気的テスト第3位置接点53及び電気的テスト第4位置接点54を覆えば、全体のパッケージング工程が完了する。
Similarly, electrical test
また、部品が不動作になる場合には、第2パッケージング材93だけを取り外して、導電性金属90を取り外し又は遮断させれば、発光ダイオードチップ10の損傷は避けられ、再び検出すれば、部品の不動作の原因を判明することができる。
In addition, if the component becomes non-operational, only the
図11に示すように、本発明の第2実施例に係るパッケージングキャリアの上面模式図である。図7と比べると、電気的テスト第4位置接点54、副部品第1電極81、副部品第2電極84及びツェナーダイオード85がさらに設けられ、ツェナーダイオード85は副部品第1電極81及び副部品第2電極84に電気的に接続され、副部品第1電極81及び主部品第1電極41は同一のワイヤーボンディング端子34Aによって構成され、別のワイヤーボンディング端子34Bは主部品第2電極42であり、副部品第2電極84はもう1つのワイヤーボンディング端子34Cによって構成され、且つ副部品第2電極84と電気的テスト第4位置接点54は金属導電層306を介して電気的に接続される。
As shown in FIG. 11, it is a schematic top view of the packaging carrier according to the second embodiment of the present invention. 7, an electrical test
上述した内容から分かるように、本発明は少なくとも以下の利点を有する。
1.P型分流検出電極は半導体エピタキシャル構造とチップ導電性ベース構造の界面における界面横方向延伸構造に位置し、電気的テスト第2位置接点がP型分流検出電極に接続していれば、半導体エピタキシャル構造とチップ導電性ベース構造のそれぞれの電気的特性を測定でき、半導体部品の特性の正確なテストを行うことで、信頼性を一層向上させる。
As can be seen from the above description, the present invention has at least the following advantages.
1. A P-type shunt current sensing electrode is located in the interface laterally extending structure at the interface of the semiconductor epitaxial structure and the chip conductive base structure, and the semiconductor epitaxial structure if the electrical test second location contact is connected to the P-type shunt current sensing electrode. The electrical characteristics of each of the chip and the chip conductive base structure can be measured, allowing accurate testing of the characteristics of the semiconductor components to further improve reliability.
2.電気的テスト第1位置接点、電気的テスト第2位置接点、電気的テスト第3位置接点はパッケージングキャリアの上側平面に集中して設けられ、プローブを上方から下方へと接触させて測定することが可能であり、利便性と正確性の両立が図られ、しかもテストした後は、複数のテスト接点の端子を簡単にかつ安定的に接続させることができ、LED部品の特性に影響はない。 2. The first electrical test position contact, the second electrical test position contact, and the third electrical test position contact are collectively provided on the upper plane of the packaging carrier, and the probes are contacted from top to bottom for measurement. It is possible to achieve both convenience and accuracy, and after testing, terminals of a plurality of test contacts can be easily and stably connected without affecting the characteristics of the LED component.
3.第2実施例では、電気的テスト第4位置接点を追加することで、当該ツェナーダイオードが存在する場合に逆方向バイアス電圧下における発光ダイオードチップの電気的特性を測定することができ、また高温劣化又はESDテスト後にも逆方向バイアス漏れ電流があるかどうかを判断することができ、発光ダイオードチップの信頼性の向上にもつながる。 3. In a second embodiment, by adding an electrical test fourth position contact, it is possible to measure the electrical characteristics of the light emitting diode chip under reverse bias voltage when the Zener diode is present, and also to measure the high temperature degradation. Alternatively, it is possible to determine whether there is a reverse bias leakage current even after the ESD test, which leads to improved reliability of the LED chip.
4.第2実施例では、ツェナーダイオードの機能が正常であるかどうかをテストすることで、ツェナーダイオードの不動作により部品全体が不動作になることが避けられる。 4. In the second embodiment, by testing whether the function of the Zener diode is normal, the failure of the Zener diode to disable the entire component can be avoided.
1 垂直型LEDチップ
1A 半導体エピタキシャル構造
1B 界面構造
1C チップ導電性ベース構造
1C1 代替基板接着層
2 P電極
3 パッケージングキャリア
4 ダイボンディング導電性ベース
4A ダイボンディング接着層
5 N電極
6 金線
7 ワイヤーボンディング端子
8 導電性金属
9A アノード
9B カソード
10 発光ダイオードチップ
11 チップ導電性ベース構造
11A 高熱伝導性代替基板
11B 代替基板接着層
11C 構造金属層
12 界面横方向延伸構造
12A 高導電性金属層
12B オーミック接触層
12B1 オーミック接触金属
12B2 透明材料
13 半導体エピタキシャル構造
13A P型半導体
13B 活性層
13C N型半導体
14 N型電極
15 P型分流検出電極
16 P型一次電極
30 パッケージングキャリア
301 上側平面
302 下側平面
303,304,305,306金属導電層
311 カソード
313 アノード
315 かさ上げ層
33 ダイボンディングベース
34A、34B、34C ワイヤーボンディング端子
41 主部品第1電極
42 主部品第2電極
43 主部品第3電極
431 ダイボンディング接着層
51 電気的テスト第1位置接点
52 電気的テスト第2位置接点
53 電気的テスト第3位置接点
54 電気的テスト第4位置接点
61 チップ第1ワイヤーボンディング金属
62 チップ第2ワイヤーボンディング金属
71 貫通するキャリア金属である第1導電性金属
73 貫通するキャリア金属である第2導電性金属
81 副部品第1電極
84 部品第2電極
85 ツェナーダイオード
85A、85B 単方向ツェナーダイオード
90 導電性金属
91 パッケージング材
92 第1パッケージング材
93 第2パッケージング材
1 vertical LED chip 1A semiconductor epitaxial structure 1B interface structure 1C chip conductive base structure 1C1 alternative substrate adhesion layer 2 P electrode 3 packaging carrier 4 die bonding conductive base 4A die bonding adhesion layer 5 N electrode 6 gold wire 7 wire bonding Terminals 8 Conductive Metal 9A Anode 9B Cathode 10 Light Emitting Diode Chip 11 Chip Conductive Base Structure 11A Highly Thermally Conductive Alternate Substrate 11B Alternate Substrate Adhesive Layer 11C Structural Metal Layer 12 Interfacial Lateral Extension Structure 12A Highly Conductive Metal Layer 12B Ohmic Contact Layer 12B1 ohmic contact metal 12B2 transparent material 13 semiconductor epitaxial structure 13A P-type semiconductor 13B active layer 13C N-type semiconductor 14 N-type electrode 15 P-type shunt detection electrode 16 P-type primary electrode 30 packaging carrier 301 upper plane 302 lower plane 303, 304, 305, 306 metal conductive layer 311 cathode 313 anode 315 raised layer 33 die bonding base 34A, 34B, 34C wire bonding terminal 41 main part first electrode 42 main part second electrode 43 main part third electrode 431 die bonding adhesion Layer 51 electrical test first location contact 52 electrical test second location contact 53 electrical test third location contact 54 electrical test fourth location contact 61 chip first wire bonding metal 62 chip second wire bonding metal 71 through First conductive metal as carrier metal 73 Second conductive metal as penetrating carrier metal 81 Sub-component first electrode 84 Component second electrode 85 Zener diode 85A, 85B Unidirectional Zener diode 90 Conductive metal 91 Packaging material 92 first packaging material 93 second packaging material
Claims (15)
両側に位置する上側平面と、下側平面とを有し、前記下側平面にはアノードとカソードとが設けられ、前記上側平面には主部品第1電極と、主部品第2電極と、主部品第3電極と、電気的テスト第1位置接点と、電気的テスト第2位置接点と、電気的テスト第3位置接点とが設けられ、前記N型電極と前記主部品第1電極はチップ第1ワイヤーボンディング金属によって電気的に接続され、前記P型分流検出電極と前記主部品第2電極はチップ第2ワイヤーボンディング金属によって電気的に接続され、前記P型一次電極はキャリアダイボンディング接着層を介してそのまま前記主部品第3電極に接着されて電気的に接続され、前記電気的テスト第1位置接点は前記主部品第1電極及び前記カソードに電気的に接続され、前記電気的テスト第2位置接点は前記主部品第2電極に電気的に接続され、前記電気的テスト第3位置接点は前記主部品第3電極及び前記アノードに電気的に接続されるパッケージングキャリアとを含むことを特徴とする電気的検出位置を有する垂直型発光ダイオードチップパッケージ。 a tip conductive base structure, an interfacial laterally extending structure, a semiconductor epitaxial structure, an N-type electrode, and a P-type shunt detection electrode, the tip conductive base structure being an underlying P-type primary electrode; , the interface laterally extending structure is provided on the side of the chip conductive base structure remote from the P-type primary electrode, and the upper plane of the interface laterally extending structure includes the semiconductor epitaxial structure, the P-type A shunt current detection electrode is provided respectively, the semiconductor epitaxial structure and the chip conductive base structure are in ohmic contact through the interfacial laterally extending structure, and the semiconductor epitaxial structure is on the far side from the chip conductive base structure. is provided with said N-type electrode, said tip conductive base structure further comprising a structural metal layer, a replacement substrate adhesion layer, and a high thermal conductivity replacement substrate, said structural metal layer of said interfacial laterally extending structure a light-emitting diode chip positioned below and bonded to the high thermal conductivity replacement substrate by the replacement substrate adhesion layer below the structural metal layer, the P-type primary electrode being provided under the high thermal conductivity replacement substrate;
a main part first electrode, a main part second electrode and a main part second electrode; A component third electrode, an electrical test first location contact, an electrical test second location contact, and an electrical test third location contact are provided, wherein said N-type electrode and said main component first electrode are at a chip first location. The P-type shunt detection electrode and the main part second electrode are electrically connected by a chip second wire-bonding metal, and the P-type primary electrode is electrically connected to the carrier die-bonding adhesive layer. the electrical test first position contact is electrically connected to the main part first electrode and the cathode; and the electrical test second position contact is electrically connected to the main part first electrode and the cathode. A position contact is electrically connected to the main part second electrode, and the electrical test third position contact comprises a packaging carrier electrically connected to the main part third electrode and the anode. A vertical light-emitting diode chip package with an electrical detection position of
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021123164A JP7197646B1 (en) | 2021-07-28 | 2021-07-28 | Vertical light emitting diode chip package with electrical sensing position |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021123164A JP7197646B1 (en) | 2021-07-28 | 2021-07-28 | Vertical light emitting diode chip package with electrical sensing position |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7197646B1 JP7197646B1 (en) | 2022-12-27 |
JP2023018845A true JP2023018845A (en) | 2023-02-09 |
Family
ID=84687833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021123164A Active JP7197646B1 (en) | 2021-07-28 | 2021-07-28 | Vertical light emitting diode chip package with electrical sensing position |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7197646B1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006513585A (en) * | 2002-12-20 | 2006-04-20 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | Inspectable electrostatic discharge protection circuit |
JP2012015329A (en) * | 2010-06-30 | 2012-01-19 | Toshiba Lighting & Technology Corp | Circuit board |
JP2013110384A (en) * | 2011-11-23 | 2013-06-06 | Toshiba Corp | Semiconductor light-emitting element |
US20130328070A1 (en) * | 2012-06-06 | 2013-12-12 | Cree, Inc. | Light emitting devices and substrates with improved plating |
JP2015056648A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Semiconductor light-emitting element and light-emitting device using the same |
JP2016086191A (en) * | 2010-11-05 | 2016-05-19 | ローム株式会社 | Semiconductor light-emitting device |
JP2017054902A (en) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | Semiconductor light emitting device |
-
2021
- 2021-07-28 JP JP2021123164A patent/JP7197646B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006513585A (en) * | 2002-12-20 | 2006-04-20 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | Inspectable electrostatic discharge protection circuit |
JP2012015329A (en) * | 2010-06-30 | 2012-01-19 | Toshiba Lighting & Technology Corp | Circuit board |
JP2016086191A (en) * | 2010-11-05 | 2016-05-19 | ローム株式会社 | Semiconductor light-emitting device |
JP2013110384A (en) * | 2011-11-23 | 2013-06-06 | Toshiba Corp | Semiconductor light-emitting element |
US20130328070A1 (en) * | 2012-06-06 | 2013-12-12 | Cree, Inc. | Light emitting devices and substrates with improved plating |
JP2015056648A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Semiconductor light-emitting element and light-emitting device using the same |
JP2017054902A (en) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | Semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP7197646B1 (en) | 2022-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100803162B1 (en) | Light emitting device for ac operation | |
KR100765075B1 (en) | Semiconductor light-emitting device and manufacturing method thereof | |
JP3130292B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
US7378288B2 (en) | Systems and methods for producing light emitting diode array | |
KR101303168B1 (en) | Conneted body with semiconductor light emitting regions | |
US20110233587A1 (en) | Light emitting diode | |
KR20120037636A (en) | A light emitting device and a light emitting device package | |
US11869817B2 (en) | Vertical light emitting diode chip package with electrical detection position | |
JP7197645B1 (en) | Light emitting diode package with multiple test terminals and parallel connection components | |
KR20140023512A (en) | Nitride light emitting device | |
JP7197646B1 (en) | Vertical light emitting diode chip package with electrical sensing position | |
TWI733226B (en) | Led wafer, and led wafer detection device and method | |
CN115513352A (en) | Vertical light-emitting diode crystal grain packaging body with electrical property detection position | |
KR20120067782A (en) | Light emitting device | |
KR102237144B1 (en) | Light emitting device and light emitting device package | |
TWI761232B (en) | Vertical light emitting diode die package with electrical detection position | |
KR20110097233A (en) | Light emitting device and method for fabricating the same | |
US20180294380A1 (en) | Light emitting device, method for producing light emitting device, and light emitting module | |
EP4125139A1 (en) | Vertical light emitting diode chip package with electrical detection position | |
TWI751953B (en) | Light-emitting diode package with multiple test terminals and parallel elements | |
US11869816B2 (en) | LED package with multiple test pads and parallel circuit elements | |
CN115513353A (en) | Light emitting diode package with multiple test terminals and parallel elements | |
US20230213394A1 (en) | Vertical light-emitting diode chip structure capable of measuring temperature and temperature measurement calibration method thereof | |
EP4125126A1 (en) | Led package with multiple test pads and parallel circuit elements | |
KR101294711B1 (en) | Semiconductor light emimitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7197646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |