JP2023008830A - イメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法 - Google Patents

イメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法 Download PDF

Info

Publication number
JP2023008830A
JP2023008830A JP2022090318A JP2022090318A JP2023008830A JP 2023008830 A JP2023008830 A JP 2023008830A JP 2022090318 A JP2022090318 A JP 2022090318A JP 2022090318 A JP2022090318 A JP 2022090318A JP 2023008830 A JP2023008830 A JP 2023008830A
Authority
JP
Japan
Prior art keywords
signal
transistor
node
gate
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022090318A
Other languages
English (en)
Inventor
宰圭 李
Jae-Gyu Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2023008830A publication Critical patent/JP2023008830A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ピクセル面積を減らすイメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法を提供する。【解決手段】本発明のイメージセンサは、複数のロウラインと複数のカラムラインに配列された複数のピクセルを有するピクセルアレイ、複数のロウラインのうちいずれか一つを選択するロウドライバ、ピクセルアレイから出力されたアナログ信号をデジタルデータに変換するアナログデジタル変換回路、デジタルデータをイメージ信号プロセッサに伝送するための伝送クロックを生成するデジタルクロック生成器、及びピクセルアレイ、ロウドライバ、アナログデジタル変換回路、及びデジタルクロック生成器のタイミングを制御するタイミング制御器を含み、複数のピクセルのそれぞれは、一つのソースフォロワトランジスタを用いてグローバルシャッタ方式で動作することを特徴とする。【選択図】図３

Description

本発明は、イメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法に関するものである。
一般に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサは駆動方式が簡便であり、信号処理回路を単一チップに集積することができ、製品の小型化が可能である。ＣＭＯＳイメージセンサは、電力消耗も非常に低く、バッテリ容量が制限的な製品に適用することが容易である。また、ＣＭＯＳイメージセンサはＣＭＯＳ工程技術を互換して使用することができ、製造コストを下げることができる。したがって、ＣＭＯＳイメージセンサは、技術開発と共に高解像度が実現可能であるため、その使用が急激に増えている。
本発明の目的は、ピクセル面積を減らすイメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法を提供することにある。
本発明の実施形態によるイメージセンサは、第１キャパシタと、第２キャパシタと、フォトダイオードとフローティングディフュージョンノードとの間に連結され、伝達信号を受信するゲートを有する第１トランジスタと、第１電源端とフローティングディフュージョンノードとの間に連結され、リセット信号を受信するゲートを有する第２トランジスタと、第２電源端と第１ノードとの間に連結され、フローティングディフュージョンノードに連結されるゲートを有する第３トランジスタと、第１ノードとカラムラインとの間に連結され、プリチャージ信号を受信するゲートを有する第４トランジスタと、第１キャパシタとフィードバックノードとの間に連結され、第１サンプリング信号を受信するゲートを有する第５トランジスタと、第２キャパシタとフィードバックノードとの間に連結され、第２サンプリング信号を受信するゲートを有する第６トランジスタと、第１ノードとフィードバックノードとの間に連結され、第１スイッチ信号を受信するゲートを有する第７トランジスタと、フローティングディフュージョンノードとフィードバックノードとの間に連結され、第２スイッチ信号を受信するゲートを有する第８トランジスタと、を含むことができる。
本発明の他の実施形態によるイメージセンサは、第１キャパシタと、第２キャパシタと、第１フォトダイオードとフローティングディフュージョンノードとの間に連結され、第１伝達信号を受信するゲートを有する第１伝達トランジスタと、第１電源端とフローティングディフュージョンノードとの間に連結され、リセット信号を受信するゲートを有する第２トランジスタと、第２電源端と第１ノードとの間に連結され、フローティングディフュージョンノードに連結されるゲートを有する第３トランジスタと、第１ノードと接地端との間に連結され、プリチャージ信号を受信するゲートを有する第４トランジスタと、第１キャパシタとフィードバックノードとの間に連結され、第１サンプリング信号を受信するゲートを有する第１サンプリングトランジスタと、第２キャパシタとフィードバックノードとの間に連結され、第２サンプリング信号を受信するゲートを有する第２サンプリングトランジスタと、第１ノードとフィードバックノードとの間に連結され、第１スイッチ信号を受信するゲートを有する第７トランジスタと、フローティングディフュージョンノードとフィードバックノードとの間に連結され、第２スイッチ信号を受信するゲートを有する第８トランジスタと、第１ノードとカラムラインとの間に連結され、選択信号を受信するゲートを有する第９トランジスタと、を含むことができる。
本発明の実施形態によるイメージセンサの動作方法は、グローバルシャッタ動作及びローリングシャッタ動作のうちいずれか一つを選択する段階と、グローバルシャッタ動作を行うとき、ピクセルのそれぞれにおいて、ソースフォロワトランジスタを経由してリセット電圧及びピクセル電圧を対応するキャパシタにダンピングする段階と、ピクセルのそれぞれにおいて、キャパシタに保存されたリセット電圧及びピクセル電圧をソースフォロワトランジスタを経由してリードアウトする段階と、を含むことができる。
本発明のさらに他の実施形態によるイメージセンサは、複数のロウライン及び複数のカラムラインに配置された複数のピクセルを有するピクセルアレイと、複数のロウラインのうちいずれか一つを選択するロウドライバと、ピクセルアレイから出力されたアナログ信号をデジタルデータに変換するアナログデジタル変換回路と、デジタルデータをイメージ信号プロセッサに伝送するための伝送クロックを発生するデジタルクロック生成器と、ピクセルアレイ、ロウドライバ、アナログデジタル変換回路、及びデジタルクロック生成器のタイミングを制御するタイミング制御器と、を含み、複数のピクセルのそれぞれは、一つのソースフォロワトラジスタを用いてグローバルシャッタ方式で動作することを特徴とする。
本発明の実施形態によるイメージング装置は、ロウラインとカラムラインとが交差する地点に連結された複数のピクセル群からイメージ信号を受信し、受信したイメージ信号をデジタルに変換し、変換されたイメージデータを出力するイメージセンサと、イメージデータを処理し、処理されたイメージデータを出力するイメージ信号プロセッサと、を含み、複数のピクセル群のそれぞれは複数のピクセルを含み、複数のピクセルのそれぞれは、一つのソースフォロワトランジスタを用いてグローバルシャッタ方式で動作することを特徴とする。
本発明の実施形態によるイメージセンサ、それを含むイメージ装置、及びその動作方法は、一つのソースフォロワトランジスタを用いてグローバルシャッタ動作を行うことにより、ピクセル面積を大幅に減らすことができる。
以下に添付される図面は、本実施形態に関する理解を助けるためのものであって、詳細な説明と共に実施形態を提供する。
本発明の実施形態によるイメージセンサ１００を例示的に示す図である。 グローバルシャッタ方式を概念的に示す図である。 ローリングシャッタ方式を概念的に示す図である。 本発明の実施形態によるピクセルＰＸを例示的に示す図である。 本発明の実施形態によるピクセルＰＸの動作を例示的に示す図である。 本発明の実施形態によるピクセルＰＸの動作を例示的に示す図である。 本発明の実施形態によるピクセルＰＸの動作を例示的に示す図である。 本発明の実施形態によるピクセルＰＸの動作方法を例示的に示すタイミング図である。 本発明の実施形態によるイメージセンサの動作方法を例示的に示すフローチャートである。 本発明の他の実施形態によるピクセルＰＸａを例示的に示す図である。 図７に示すピクセルＰＸａの動作を例示的に説明するタイミング図である。 本発明の他の実施形態によるピクセルＰＸｂを例示的に示す図である。 図９に示すピクセルＰＸｂの動作を例示的に説明するタイミング図である。 本発明のさらに他の実施形態によるピクセルＰＸｃを例示的に示す図である。 本発明の実施形態によるＩＲピクセルＰＸｄを例示的に示す図である。 本発明のＩＲピクセルの動作タイミングを例示的に示す図である。 本発明の他の実施形態によるピクセルＰＸｅを例示的に示す図である。 ２×２ベイヤー（ｂａｙｅｒ）パターンで構成されたピクセルを示す図である。 ４×４テトラ（ｔｅｔｒａ）パターンで構成されたピクセルを示す図である。 ８×８Ｑ－ｃｅｌｌパターンで構成されたピクセルを示す図である。 赤外線（Ｉｎｆｒａｒｅｄ Ｌｉｇｈｔ；ＩＲ）サブピクセルを有するピクセルを示す図である。 各カラーサブピクセルに対応するレンズを備えるテトラピクセルを示す図である。 ４つの同一カラーサブピクセルに対応するレンズを備えるテトラピクセルを示す図である。 １×１サブピクセルに対応するレンズを備える４×４カラーフィルタピクセルを示す図である。 ２×２サブピクセルに対応する４×４カラーフィルタピクセルを示す図である。 ４×４サブピクセルに対応する４×４カラーフィルタピクセルを示す図である。 ２－ＰＤ構造のピクセルを例示的に示す図である。 ２－ＰＤ構造のピクセルを例示的に示す図である。 互いに異なるサイズで実現されたピクセル群を例示的に示す図である。 互いに異なるサイズで実現されたピクセル群を例示的に示す図である。 本発明の実施形態によるイメージング装置２００を例示的に示す図である。 本発明の実施形態によるマルチカメラモジュールを有する電子装置を例示的に示す図である。 図１９に示すカメラモジュール１１００ｂの詳細構成を示す図である。 本発明の実施形態によるイメージング装置を例示的に示す図である。 本発明の実施形態によるイメージング装置を例示的に示す図である。
以下では、図面を用いて本発明の技術分野における通常の知識を有する者が容易に実現できる程度に本発明の内容を明確かつ詳細に記載する。図１は、本発明の実施形態によるイメージセンサ１００を例示的に示す図である。図１を参照すると、イメージセンサ１００は、ピクセルアレイ１１０、ロウドライバ１２０、アナログデジタル変換回路１３０、ランプ電圧発生器１６０、タイミング制御器１７０、及びバッファ１８０を含むことができる。
ピクセルアレイ１１０は、それぞれが複数のロウライン及び複数のカラム（ｃｏｌｕｍｎ）ラインＣＬと連結されたマトリクス状に配置された複数のピクセルを含むことができる。複数のピクセルのそれぞれは光感知素子を含むことができる。例えば、光感知素子は、フォトダイオード、フォトトランジスタ、ポートゲート、又はピンドフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）などを含むことができる。複数のピクセルのそれぞれは、少なくとも一つの光感知素子を含むことができる。実施形態において、複数のピクセルのそれぞれは複数の光感知素子を含むことができる。複数の感光素子のそれぞれは互いに積層されてもよい。
複数のピクセルのそれぞれは、光感知素子を用いて光を感知し、それを電気的な信号であるピクセル信号に変換することができる。複数のピクセルのそれぞれは、特定のスペクトル領域の光を感知することができる。例えば、複数のピクセルは、赤（ｒｅｄ）スペクトル領域の光を電気信号に変換する赤ピクセル、緑（ｇｒｅｅｎ）スペクトル領域の光を電気信号に変換するための緑ピクセル、及び青（ｂｌｕｅ）スペクトル領域の光を電気信号に変換するための青ピクセルを含むことができる。複数のピクセルのそれぞれの上部に特定のスペクトル領域の光を透過させるためのカラーフィルタが配置されることができる。
複数のピクセルのそれぞれは、一つのソースフォロワトランジスタを用いて信号ダンプとリードアウトの両方を動作するように実現されることができる。ロウドライバ１２０は、ピクセルアレイ１１０をロウ単位で駆動するように実現することができる。ロウドライバ１２０は、タイミング制御器１７０で生成されたロウ制御信号（例えば、アドレス信号）をデコーディングし、デコーディングされた行制御信号に応答してピクセルアレイ１１０を構成するロウラインのうち少なくともいずれか一つのロウラインを選択することができる。例えば、ロウドライバ１２０はロウ選択信号を生成することができる。そして、ピクセルアレイ１１０は、ロウドライバ１２０から提供されたロウ選択信号によって選択されるロウからピクセル信号を出力する。ピクセル信号はリセット信号とイメージ信号を含むことができる。
アナログデジタル変換回路１３０は、ＡＤＣ活性化信号（ＡＤＣ＿ＥＮ）に応答してピクセルアレイ１１０から入力されるアナログピクセル信号をデジタルデータに変換するように実現することができる。アナログデジタル変換回路１３０は、比較回路１４０（ＣＤＢ）及びカウンタ回路１５０（ＤＢＳ）を含むことができる。
比較回路１４０は、ピクセルアレイ１１０を構成するカラムラインＣＬのうちいずれか一つのカラムラインに接続された単位ピクセルから出力されるピクセル信号をランプ電圧ＲＡＭＰと比較するように実現されてもよい。比較回路１４０は、それぞれのカラムに対応して備えられる複数の比較器１４１を含むことができる。それぞれの比較器１４１はピクセルアレイ１１０及びランプ電圧発生器１６０と連結されることができる。
比較器１４１（ＣＭＰ）は、ピクセル信号とランプ電圧発生器１６０から生成したランプ電圧ＲＡＭＰの入力を受けて比較し、比較結果信号を出力端に出力するように実現することができる。また、比較器１４１は、相関二重サンプリング（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ；ＣＤＳ）技法が適用される比較結果信号を生成することができる。複数のピクセルから出力されるピクセル信号は、各ピクセル毎に有するピクセル固有の特性（例えば、ＦＰＮ（ｆｉｘｅｄ ｐａｔｔｅｒｎ ｎｏｉｓｅ）等）による偏差又はピクセルＰＸからピクセル信号を出力するためのロジックの特性差に起因する偏差を有することができる。相関二重サンプリング技法は、このようなピクセル信号間の偏差を補償するためにピクセル信号のそれぞれについてリセット成分（又はリセット信号）及びイメージ成分（又はイメージ信号）を計算し、その差を有効な信号成分として抽出する方式である。比較器１４１は、相関二重サンプリング技法が適用される比較結果信号を出力することができる。
また、比較器１４１は、２段増幅器で実現されることができる。例えば、比較器１４１は、ピクセル信号とランプ電圧とを比較する第１増幅器及び第１増幅器の出力を増幅して出力する第２増幅器を含むことができる。実施形態において、第１増幅器は、オートゼロ段階において比較動作段階より少ない量のバイアス電流に基づいて動作することができる。これにより、ノイズが減少しながら入力レンジが増加することができる。実施形態において、第２増幅器は、バイアス電流を生成する電流ソースを動作段階別に適応的に制御し、ディシジョンの前後に最小限のバイアス電流を生成することができる。これにより、第２増幅器の動作による電源変動を防止することができる。実施形態において、第１増幅器は、出力端子と共通ノードを連結する制限回路を含むことができる。ここで、制限回路は、共通ノードの電圧レベルが、第１増幅器が正常に動作可能な最低値以下に低くなることを防止し、出力ノードに発生する電圧変動を補償することができる。
さらに、比較回路１４０は、カラムライン群に応じて互いに異なる時点でデシジョン信号（例えば、比較器の出力信号）を出力するように実現することができる。
カウンタ回路１５０は複数のカウンタを含むことができる。複数のカウンタのそれぞれ１５１（ＣＮＴ）は、比較器１４１の出力端に連結され、各比較器１４１の出力に基づいてカウントするように実現することができる。カウンタ制御信号ＣＴＣＳは、カウンタ活性化信号、カウンタクロック信号、複数のカウンタ１５１のリセット（ｒｅｓｅｔ）動作を制御するカウンタリセット信号、及び複数のカウンタのそれぞれの内部ビットを反転させる反転信号等を含むことができる。カウンタ回路１５０は、カウンタクロック信号に応じて比較結果信号をカウンティングすることによりデジタルデータとして出力することができる。
カウンタ１５１（ＣＮＴ）は、アップ／ダウンカウンタ（ｕｐ／ｄｏｗｎ ｃｏｕｎｔｅｒ）又はビットワイズカウンタ（ｂｉｔ－ｗｉｓｅ ｃｏｕｎｔｅｒ）を含むことができる。このとき、ビットワイズカウンタはアップ／ダウンカウンタと類似の動作を行うことができる。例えば、ビットワイズカウンタは、アップカウントのみを行う機能、及び特定の信号が入るとカウンタ内部の全てのビットを反転して１の補数（１’ｓ ｃｏｍｐｌｅｍｅｎｔ）にする機能を行うことができる。ビットワイズカウンタは、リセットカウント（ｒｅｓｅｔ ｃｏｕｎｔ）を行った後、それを反転して１の補数、すなわち、マイナスの値に変換することができる。
ランプ電圧発生器１６０は、ランプ電圧（又はＡＤＣ基準電圧）を生成するように実現することができる。ランプ電圧発生器１６０は、タイミング制御器１７０から提供されるランプ制御信号ＣＴＲＰに基づいて動作することができる。ランプ制御信号ＣＴＲＰは、ランプイネーブル信号、モード信号などを含むことができる。ランプ電圧発生器１６０は、ランプイネーブル信号が活性化すると、モード信号に基づいて設定される傾きを有するランプ電圧ＲＡＭＰを生成することができる。
タイミング制御器１７０は、ロウドライバ１２０、アナログデジタル変換回路１３０、及びランプ電圧発生器１６０のそれぞれに制御信号又はクロック信号を出力することにより、ロウドライバ１２０、アナログデジタル変換回路１３０、及びランプ電圧発生器１６０の動作又はタイミングを制御するように実現することができる。さらに、タイミング制御器１７０は、カラムライン群に応じてディシジョン速度を互いに異ならせるように比較回路１４０に提供されるスイッチング制御信号を生成することができる。
バッファ１８０は、アナログデジタル変換回路１３０から出力されたデジタルデータを臨時保存し、増幅して出力するように実現することができる。バッファ１８０は、カラムメモリブロック１８１（ＭＥＭ）及び感知増幅回路１８２（ＳＡ）を含むことができる。
カラムメモリブロック１８１（ＭＥＭ）は複数のメモリを含むことができる。複数のメモリのそれぞれは、複数のカウンタのそれぞれ１５１から出力されるデジタルデータを臨時保存した後、感知増幅回路１８２に出力することができる。
感知増幅回路１８２（ＳＡ）は、複数のメモリから出力されるデジタルデータを感知及び増幅するように実現することができる。感知増幅回路１８２は、増幅されたデジタルデータをイメージデータ（ＩＤＡＴＡ）としてイメージ信号プロセッサ（Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ；ＩＳＰ）に出力することができる。
本発明の実施形態によるイメージセンサ１００は、一つのソースフォロワトランジスタを用いて信号ダンプ動作とリードアウト動作を行うことができる。本発明のイメージセンサ１００は、スイッチトランジスタをフローティングディフュージョン領域に連結する一つのソースフォロワトランジスタを有するピクセルを実現することにより、ピクセルの面積を減らしながらノイズの面で優れた特性を持たせることができる。
一方、一般に、イメージセンサ１００のピクセル駆動方式は、ローリングシャッタ（ｒｏｌｌｉｎｇ ｓｈｕｔｔｅｒ）方式とグローバルシャッタ（ｇｌｏｂａｌ ｓｈｕｔｔｅｒ）方式を含む。
図２ａはグローバルシャッタ方式を概念的に示す図であり、図２ｂはローリングシャッタ方式を概念的に示す図である。図２ａを参照すると、グローバルシャッタ動作の場合、１フレーム内の全ての光素子によって光電変換された全信号が一度にフローティングディフュージョンノードに伝達された後、順次に選択されるロウ（ｒｏｗ）から該当ピクセルの映像信号が出力されることができる。図２ｂを参照すると、ローリングシャッタ方式の場合、ライン（又はｒｏｗ）単位でリセット及びリードアウトを順次に行うことができる。
一方、本発明の実施形態によるピクセルＰＸは、グローバルダンプとリードアウトを同時に行う一つのソースフォロワトランジスタで実現することができる。
図３は、本発明の実施形態によるピクセルＰＸを例示的に示す図である。図３を参照すると、ピクセルＰＸはフォトダイオードＰＤ、トランジスタＴ１～Ｔ８、第１キャパシタＣ１、及び第２キャパシタＣ２を含むことができる。
第１トランジスタＴ１（又は伝達トランジスタ）は、フォトダイオードＰＤとフローティングディフュージョンノードＦＤとの間に連結され、伝達信号ＴＧを受信するゲートを含むことができる。
第２トランジスタＴ２（又はリセットトランジスタ）は、第１電源端とフローティングディフュージョンノードＦＤとの間に連結され、リセット信号ＲＧを受信するゲートを含むことができる。ここで、第１電源端は電源電圧ＶＤＤを受信することができる。
第３トランジスタＴ３（又はソースフォロワトランジスタ）は、第２電源端と第１ノードＮ１との間に連結され、フローティングディフュージョンノードＦＤに連結されたゲートを含むことができる。ここで、第２電源端は電源電圧ＶＤＤを受信することができる。第３トランジスタは、フローティングディフュージョンノードＦＤの電圧を出力するソースフォロワ機能を行うことができる。図３に示す第１電源端と第２電源端には同じ電源電圧ＶＤＤが提供されている。しかし、本発明はこれに限定されない。第１電源端と第２電源端には互いに異なる電源電圧が提供されてもよい。
第４トランジスタＴ４（又はプリチャージトランジスタ）は、第１ノードＮ１とカラムラインＣＬとの間に連結され、プリチャージ信号ＶＰＣを受信するゲートを含むことができる。実施形態において、第４トランジスタＴ４は３つの機能を行うことができる。第一に、第４トランジスタＴ４は、リードアウト動作を行うときに第１ノードＮ１の電圧をカラムラインＣＬに伝達する機能を行うことができる。このとき、第４トランジスタＴ４のゲートには第１レベルのプリチャージ信号ＶＰＣが入力されることができる。第二に、第４トランジスタＴ４は信号ダンプ動作においてバイアシング機能を行うことができる。このとき、第４トランジスタＴ４のゲートには第２レベルのプリチャージ信号ＶＰＣが入力されることができる。第２レベルは第１レベルより低くてもよい。例えば、第１レベルは３．７Ｖであり、第２レベルは０．４Ｖであってもよい。最後に、第４トランジスタＴ４はカラムラインＣＬに対するオン／オフ機能を行うことができる。このとき、第４トランジスタＴ４のゲートにはＯＶが入力されることができる。
第５トランジスタＴ５（又は第１サンプリングトランジスタ）は、第１キャパシタＣ１とフィードバックノードＺに連結され、第１サンプリング信号ＳＭＰ１を受信するゲートを含むことができる。
第６トランジスタＴ６（又は第２サンプリングトランジスタ）は、第２キャパシタＣ２とフィードバックノードＺに連結され、第２サンプリング信号ＳＭＰ３を受信するゲートを含むことができる。
第７トランジスタＴ７（又は第１スイッチトランジスタ）は、フィードバックノードＺと第１ノードＮ１との間に連結され、第１スイッチ信号ＳＷ１を受信するゲートを含むことができる。
第８トランジスタＴ８（又は第２スイッチトランジスタ）は、フィードバックノードＺとフローティングディフュージョンノードＦＤとの間に連結され、第２スイッチ信号ＳＷ２を受信するゲートを含むことができる。
第１キャパシタＣ１（又は第１保存ユニット）及び第２キャパシタＣ２（又は第２保存ユニット）のそれぞれの一端は電源端ＶＤＤに連結されてもよい。また、第１キャパシタＣ１及び第２キャパシタＣ２のそれぞれの他端は、対応するトランジスタＴ５、Ｔ６に連結されてもよい。一方、図３に示す第１及び第２キャパシタＣ１、Ｃ２のそれぞれの一端は電源端に連結されている。しかし、本発明はこれに限定されない。第１及び第２キャパシタＣ１、Ｃ２のそれぞれの一端は接地端ＧＮＤに連結されてもよい。
本発明の実施形態によるピクセルＰＸは、一つのソースフォロワトランジスタＴ３を用いてグローバル信号ダンプ動作及びローリングリードアウト動作を行うことができる。
図４ａ、図４ｂ、及び図４ｃは、本発明の実施形態によるピクセルＰＸの動作を例示的に示す図である。図４ａを参照すると、ピクセルＰＸはローリングシャッタ動作を行うことができる。ローリングシャッタ方式により、フローティングディフュージョンノードＦＤの信号を対応するカラムラインＣＬに伝達することができる。このとき、ピクセルＰＸの保存ユニットは、第７及び第８トランジスタＴ７、Ｔ８によって非活性化することができる。
図４ｂを参照すると、ピクセルＰＸはグローバルシャッタ方式の信号ダンプ動作を行うことができる。リセット電圧に対応するフローティングディフュージョンノードＦＤの電荷は第１キャパシタＣ１に保存され、ピクセル電圧に対応するフローティングディフュージョンノードＦＤの電荷は第２キャパシタＣ２に保存されることができる。このとき、ピクセルＰＸのフィードバックノードＺがフローティングディフュージョンノードＦＤに連結されないようにトランジスタＴ８がオフされることができる。このとき、トランジスタＴ４は、ピクセルＰＸのバイアシングを維持するための電圧ＶＰＣ（例えば、～０．４Ｖ）がゲートに印加されることができる。
図４ｃを参照すると、ピクセルＰＸはグローバルシャッタ方式のリードアウト動作を行うことができる。フィードバックノードＺとフローティングディフュージョンノードＦＤとを連結した状態で、第１キャパシタＣ１に保存されたリセット電圧と第２キャパシタＣ２に保存されたピクセル電圧とを順次に対応するカラムラインＣＬにリードアウトすることができる。このとき、トランジスタＴ４は、ピクセルＰＸの電圧をカラムラインＣＬを伝達するための電圧ＶＰＣ（例えば、～３．７Ｖ）がゲートに印加されることができる。
図５は、本発明の実施形態によるピクセルＰＸの動作方法を例示的に示すタイミング図である。図５を参照すると、ピクセルＰＸの動作は大きくグローバル信号ダンプ動作とローリングリードアウト動作とに区分することができる。
グローバル信号ダンプ動作において、第１スイッチ信号ＳＷ１はハイレベルを有し、第２スイッチ信号ＳＷ２はローレベルを有する。すなわち、ハイレベルの第１スイッチ信号ＳＷ１によってトランジスタＴ７がターンオンされることにより、保存ユニット（図３参照）Ｔ５、Ｔ６、Ｃ１、Ｃ２はソースフォロワトランジスタＴ３の一端に連結されることができる。このとき、ピクセルＰＸのバイアシングのためにプリチャージ信号ＶＰＣはバイアス電圧ＶＢのレベルを有する。ここで、バイアス電圧ＶＢはＯＶより大きく、電源電圧ＶＤＤより低いことができる。
図５に示すように、グローバル信号ダンプ動作において所定の区間の間、リセット信号ＲＧがハイレベルを有し、伝達信号ＴＣがローレベル状態を維持することにより、フローティングディフュージョンノードＦＤはリセット電圧に充電されることができる。その後、第１サンプリング信号ＳＭＰ１が事前に決定された時間の間ハイレベルを有することにより、フローティングディフュージョンノードＦＤのリセット電圧はソースフォロワトランジスタＴ３によって増幅され、増幅された電圧は第１キャパシタＣ１に保存されることができる。その後、リセット信号ＲＧはローレベルを有し、所定の区間の間、伝達信号ＴＧがハイレベルを維持することにより、フローティングディフュージョンノードＦＤはフォトダイオードＰＤから伝達された電荷によってピクセル電圧に充電されることができる。その後、第２サンプリング信号ＳＭＰ２が事前に決定された時間の間ハイレベルを有することにより、フローティングディフュージョンノードＦＤのピクセル電圧はソースフォロワトランジスタＴ３によって増幅され、増幅された電圧は第２キャパシタＣ２に保存されることができる。上述のグローバル信号ダンプ動作は、全てのロウに対して同時に行うことができる。
その後、ロウのそれぞれに対してローリングリードアウト動作を行うことができる。図５に示すように、ローリングリードアウト動作において、第１スイッチ信号ＳＷ１はローレベルを有し、第２スイッチ信号ＳＷ２はハイレベルを有する。すなわち、ハイレベルの第２スイッチ信号ＳＷ２によってトランジスタＴ８がターンオンされることにより、保存ユニット（図３参照）Ｔ５、Ｔ６、Ｃ１、Ｃ２はフローティングディフュージョンノードＦＤに連結されることができる。このとき、ピクセルＰＸのデータを伝達するためにプリチャージ信号ＶＰＣは電源電圧ＶＤＤのレベルを有することができる。
第１スイッチ信号ＳＷ１がローレベルであり、第２スイッチ信号ＳＷ２がハイレベル状態を維持し、リセット信号ＲＧがハイレベルからローレベルになるとき、フィードバックノードＺはプリチャージされることができる。その後に、第１サンプリング信号ＳＭＰ１が事前に決定された時間の間にハイレベルを有することができる。このとき、第１キャパシタＣ１に保存されたリセット電圧はフローティングディフュージョンノードＦＤに伝達され、フローティングディフュージョンノードＦＤのリセット電圧はソースフォロワトランジスタＴ３によって増幅され、増幅された電圧はトランジスタＴ４によって対応するカラムラインＣＬに伝達されることができる。カラムラインＣＬに伝達されたリセット電圧は、第１アナログデジタル変換動作（ＲＳＴ ＡＤＣ）によってデジタル値に変換されることができる。
その後に、リセット信号ＲＧがハイレベル状態となり、事前に決定された時間の後に伝達信号ＴＧでハイレベル状態となる。これにより、フローティングディフュージョンノードＦＤとフォトダイオードＰＤがリセットされ、このとき、第２スイッチ信号ＳＷ２がハイレベル状態であるため、フィードバックノードＺはプリチャージ（すなわち、リセット）されることができる。その後に、第２サンプリング信号ＳＭＰ２が事前に決定された時間の間にハイレベルを有することができる。このとき、第２キャパシタＣ２に保存されたピクセル電圧はフローティングディフュージョンノードＦＤに伝達され、フローティングディフュージョンノードＦＤのピクセル電圧はソースフォロワトランジスタＴ３によって増幅され、増幅された電圧はトランジスタＴ４によって対応するカラムラインＣＬに伝達されることができる。カラムラインＣＬに伝達されたピクセル電圧は、第２アナログデジタル変換動作（ＳＩＧ ＡＤＣ）によってデジタル値に変換されることができる。その後、事前に決定された時間の後に伝達信号ＴＧでハイレベル状態となることができる。その後、リセット信号ＲＣがハイレベルを有することができる。
図６は、本発明の実施形態によるイメージセンサの動作方法を例示的に示すフローチャートである。図１～図６を参照すると、イメージセンサ１００の動作方法は以下のように進行することができる。イメージセンサ１００は、シャッタモードを選択することができる（Ｓ１１０）。ここで、シャッタモードは、グローバルシャッタ方式及びローリングシャッタ方式のうちいずれか一つであってもよい。シャッタモードがグローバルシャッタ方式の場合、全てのロウに対してグローバルダンプ動作を行うことができる（Ｓ１２０）。例えば、グローバルシャッタ動作を行うとき、ピクセルのそれぞれにおいて、ソースフォロワトランジスタＴ３（図３参照）を経由してリセット電圧及びピクセル電圧は対応するキャパシタＣ１、Ｃ２（図３参照）にダンピングされることができる。その後、ロウのそれぞれに対してローリングリードアウト動作を行うことができる（Ｓ１３０）。例えば、ピクセルのそれぞれにおいて、キャパシタＣ１、Ｃ２に保存されたリセット電圧及びピクセル電圧は、ソースフォロワトランジスタＴ３を経由してリードアウトされることができる。ここで、グローバル信号ダンプ動作とローリングリードアウト動作は、図５で説明したものと同様であってもよい。
実施形態では、ローリングシャッタ動作においてキャパシタＣ１、Ｃ２はソースフォロワトランジスタＴ３から分離することができる。実施形態では、グローバルダンピング動作においてソースフォロワトランジスタＴ３に流れる電流は一定にバイアシングすることができる。実施形態において、ローリングリードアウト動作を行うときに、ソースフォロワトランジスタＴ３のゲートとフィードバックノードＺ（図３参照）は連結されることができる。実施形態では、ローリングリードアウト動作においてキャパシタＣ１、Ｃ２に保存された電圧を出力する前に、フィードバックノードＺはプリチャージされることができる。
一方、本発明の実施形態によるピクセルは、信号ダンプ動作のバイアシング機能とリードアウト動作の機能とを分離するための選択トランジスタをさらに含むことができる。
図７は、本発明の他の実施形態によるピクセルＰＸａを例示的に示す図である。図７を参照すると、ピクセルＰＸａは、図３に示すピクセルＰＸと比較して選択信号ＳＥＬに応答し、第１ノードＮ１を対応するカラムラインＣＬに連結する９トランジスタＴ９（又は選択トランジスタ）をさらに含むことができる。このとき、第４トランジスタＴ４は、ピクセルＰＸａのバイアス機能のみを専用に行うことができる。トランジスタＴ９によってカラムラインＣＬに出力する電圧ＶＯＵＴは、ピクセル電圧又はリセット電圧であってもよい。
図８は、図７に示すピクセルＰＸａの動作を例示的に説明するタイミング図である。図８を参照すると、ピクセルＰＸａの動作は、図５に示すタイミングと比較してプリチャージ信号ＶＰＣが異なり、選択信号ＳＥＬを追加することができる。プリチャージ信号ＶＰＣは、グローバル信号ダンプ動作においてバイアス電圧ＶＢのレベルを有し、ローリングリードアウト動作において接地電圧ＧＮＤのレベルを有する。また、選択信号ＳＥＬは、グローバル信号ダンプ動作においてローレベルを有し、ローリングリードアウト動作においてハイレベルを有する。ハイレベルの選択信号ＳＥＬに応答してトランジスタＴ９がターンオンされることにより、第１ノードＮ１に増幅されたピクセル電圧又は増幅されたリセット電圧を対応するカラムラインＣＬに伝達することができる。
一方、本発明の実施形態によるピクセルは、２ＰＤ動作のための３つのキャパシタ構造で実現することができる。図９は、本発明の他の実施形態によるピクセルＰＸｂを例示的に示す図である。図９を参照すると、ピクセルＰＸａは、図７に示すピクセルＰＸａと比較して第１フォトダイオードＰＤ１に連結されたトランジスタＴ１－１（又は第１伝達トランジスタ）、第２フォトダイオードＰＤ２に連結されたトランジスタＴ１－２（第２伝達トランジスタ）、第１フォトダイオードＰＤ１に対応する第１ピクセル電圧を保存する第２キャパシタＣ２、第３フォトダイオードＰＤ２に対応する第２ピクセル電圧を保存する第３キャパシタＣ３、フィードバックノードＺと第２キャパシタＣ２を連結するトランジスタＴ６－１（又は第２サンプリングトランジスタ）、及びフィードバックノードＺと第３キャパシタＣ３を連結するトランジスタＴ６－２（第３サンプリングトランジスタ）を有する差異点を有する。
図１０は、図９に示すピクセルＰＸｂの動作を例示的に説明するタイミング図である。図１０を参照すると、ピクセルＰＸｂの動作は、図８に示されるタイミングと比較して第２伝達信号ＴＧ２及び第３サンプリング信号ＳＭＰ２を追加することができる。
一方、本発明の実施形態によるピクセルは、照度環境（高照度／低照度）に応じて選択的に利用可能なキャパシタをさらに含むことができる。
図１１は、本発明のさらに他の実施形態によるピクセルＰＸｃを例示的に示す図である。図１１を参照すると、ピクセルＰＸｃは、図７に示すピクセルＰＸａと比較して高照度でピクセル電圧をさらに保存する第３キャパシタＣ３（又は第３保存ユニット）とフローティングノードＺに連結するトランジスタＴ６－２（又は第３サンプリングトランジスタ）を追加することができる。
実施形態において、ピクセルＰＸｃは、グローバル信号ダンプ動作において照度値が低照度であるときにサンプリングトランジスタＴ６－１によって第２キャパシタＣ２にピクセル電圧を保存することができる。実施形態において、ピクセルＰＸｃは、グローバル信号ダンプ動作において照度値が高照度であるときにサンプリングトランジスタＴ６－２によって第３キャパシタＣ３にピクセル電圧を保存することができる。このとき、第３キャパシタＣ３の容量は、第２キャパシタＣの容量より大きくてもよい。
他の実施形態において、ピクセルＰＸｃは、高照度の場合、サンプリングトランジスタＴ６－１、Ｔ６－２によって２つのキャパシタＣ２、Ｃ３にピクセル電圧を保存することもできる。一方、本発明の実施形態によるピクセルは、赤外線（Ｉｎｆｒａｒｅｄ Ｒａｙ；ＩＲ）センサ構造で実現することができる。
図１２ａは、本発明の実施形態によるＩＲピクセルＰＸｄを例示的に示す図であり、図１２ｂは、本発明のＩＲピクセルＰＸｄの動作タイミングを例示的に示す図である。
図１２ａを参照すると、ＩＲピクセルＰＸｄは、図７に示すピクセルＰＸａと比較して変換利得トランジスタＴ１０及びプリチャージ選択トランジスタＴ１１を追加した構造である。変換利得トランジスタＴ１０は、変換利得信号ＤＣＧに応答してターンオンされることができる。例えば、照度値が高照度であるとき、変換利得信号ＤＧＣはハイレベル状態を有することができる。したがって、変換利得トランジスタＴ１０は、高照度状況でフローティングディフュージョンノードＦＤの容量を増大させることができる。プリチャージ選択トランジスタＴ１１は、プリチャージ選択信号ＰＳＥＬに応答してターンオンされることができる。
図１２ｂを参照すると、ＩＲピクセルＰＸｄの動作は、図８に示すタイミングと比較してプリチャージ信号ＶＰＣ及びプリチャージ選択信号ＰＳＥＬが追加されている。プリチャージ信号ＶＰＣは、グローバル信号ダンプ動作及びローリングリードアウト動作においてバイアス電圧ＶＢのレベルを有する。実施形態において、バイアス電圧ＶＢは０．４Ｖ付近であってもよい。一方、本発明のバイアス電圧ＶＢはこれに限定されないことを理解すべきである。プリチャージトランジスタＴ４は、バイアス電圧ＶＢを有するプリチャージ信号ＶＰＣによって常にターンオン状態を維持することができる。また、プリチャージ選択信号ＰＳＥＬは、グローバル信号ダンプ動作においてハイレベルを有し、ローリングリードアウト動作においてローレベルを有する。上述のように、信号ダンプ動作のバイアス機能とリードアウト動作のプリチャージ選択機能とを分離させることにより、ＩＲピクセルＰＸｄの動作においてより安定的にバイアシングを維持することができる。一方、図１２ａにおいて、フローティングディフュージョンノードＦＤの容量は、一つの変換利得トランジスタＴ１０によって増大している。しかし、本発明はこれに限定される必要はない。本発明のピクセルは、複数のトランジスタを付加してフローティングディフュージョンノードＤＦの容量を環境に応じて可変させることができる。
図１３は、本発明の他の実施形態によるピクセルＰＸｅを例示的に示す図である。図１３を参照すると、ピクセルＰＸｅは、図１２ａに示したものと比較して直列連結された変換利得トランジスタＴ１０－１、Ｔ１０－２（又は変換利得トランジスタ）を追加した構造である。変換利得トランジスタＴ１０－１、Ｔ１０－２は、対応する変換利得信号ＣＧＳ１、ＣＧＳ２に応答してターンオンされることにより、フローティングディフュージョンノードＦＤの容量を可変することができる。
一方、本発明の実施形態によるロウラインとカラムラインとが交差する箇所に連結された複数のピクセルは、様々なカラーパターンを有する一つのピクセル群で実現することができる。
図１４ａは、２×２ベイヤー（ｂａｙｅｒ）パターンで構成されたピクセルを示す図であり、図１４ｂは、４×４テトラ（ｔｅｔｒａ）パターンで構成されたピクセルを示す図であり、図１４ｃは、８×８Ｑ－ｃｅｌｌパターンで構成されたピクセルを示す図であり、図１４ｄは、赤外線（Ｉｎｆｒａｒｅｄ、ＩＲ）サブピクセルを有するピクセルを示す図である。
一方、図１４ａ、図１４ｂ、図１４ｃ及び図１４ｄに示すベイヤーパターンは、赤サブピクセルＲ、青サブピクセルＢ、緑サブピクセルＧを含んでいる。しかし、本発明のベイヤーパターンはこれらに限定されないことを理解すべきである。本発明のベイヤーパターンは、赤サブピクセルＲ、青サブピクセルＢ、緑サブピクセルＧ、又は白サブピクセルＷを適切に配置することによって様々に構成することができる。
一方、本発明の実施形態によるピクセル群は、様々なサイズのレンズを含むことができる。図１５ａは、各カラーサブピクセルに対応するレンズを備えるテトラピクセルを示す図であり、図１５ｂは、４つの同一カラーサブピクセルに対応するレンズを備えるテトラピクセルを示す図であり、図１５ｃは、１×１サブピクセルに対応するレンズを備える４×４カラーフィルタピクセルを示す図であり、図１５ｄは、２×２サブピクセルに対応する４×４カラーフィルタピクセルを示す図であり、図１５ｅは、４×４サブピクセルに対応する４×４カラーフィルタピクセルを示す図である。
一方、図１５ａ、図１５ｂ、図１５ｃ、図１５ｄ、及び図１５ｅに示されるカラーフィルタピクセル及びそれに対応するレンズのサイズは実施形態に過ぎないと理解すべきである。
一方、本発明の実施形態によるピクセルは、一つのフローティング拡散領域を共有する２－ＰＤ構造で実現することができる。図１６ａ及び図１６ｂは、２－ＰＤ構造のピクセルを例示的に示す図である。図１６ａを参照すると、２－ＰＤピクセルはＩｎ－Ｐｉｘｅｌ ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により左側ＰＤと右側ＰＤを分離し、図１６ｂを参照すると、２－ＰＤピクセルはＰＮジャンクションにより左側ＰＤと右側ＰＤを分離することができる。
フローティング拡散領域ＦＤは、ピクセルに配置された一対の右側ＰＤ及び右側ＰＤと共通に連結されることができる。すなわち、第１フローティング拡散領域ＦＤ１は、４つの光電変換素子と共通に連結されることができる。フローティング拡散領域ＦＤは、例えば、Ｎ型の不純物を含むことができる。第１ピクセルＰＸ１の基板上に配置された第１及び第２伝達ゲートＴＧ１、ＴＧ２及び第２ピクセルＰＸ２の基板上に配置された第１及び第２伝達ゲートＴＧ１、ＴＧ２はフローティング拡散領域ＦＤを共有することができる。
一方、本発明の実施形態によるロウラインとカラムラインとが交差する地点に連結された複数のピクセル群が配置されることができる。複数のピクセル群のそれぞれは複数のピクセルを含むことができる。このとき、ピクセル群のピクセルのサイズは互いに異なるように実現することができる。
図１７ａ及び図１７ｂは、互いに異なるサイズで実現されたピクセル群を例示的に示す図である。図１７ａを参照すると、同じサイズのピクセルで実現されたベイヤーパターン及びサイズの異なる少なくとも一つのピクセルを有するベイヤーパターンが示されている。図１７ｂを参照すると、同じサイズのピクセルで実現されたテトラパターン及び少なくとも一つのピクセルのサイズが異なるテトラパターンが示されている。
図１８は、本発明の実施形態によるイメージング装置２００を例示的に示す図である。図１８を参照すると、イメージング装置２００は、レンズアセンブリ２１０、フラッシュ２２０、イメージセンサ２３０、イメージスタビライザ２４０、バッファメモリ２５０、又はイメージ信号プロセッサ２６０を含むことができる。
レンズアセンブリ２１０は、イメージ撮影の対象である被写体から放出される光を収集することができる。レンズアセンブリ２１０は、一つ又はそれ以上のレンズを含むことができる。実施形態において、イメージング装置２００は複数のレンズアセンブリ２１０を含むことができる。この場合、イメージング装置２００は、例えば、デュアルカメラ、３６０度カメラ、又は球形カメラ（ｓｐｈｅｒｉｃａｌ ｃａｍｅｒａ）を形成することができる。複数のレンズアセンブリ２１０の一部は、同じレンズ属性（例：画角（ＦｏＶ）、焦点距離、自動焦点、ｆナンバー（ｎｕｍｂｅｒ）、又は光学ズーム）を有するか、又は少なくとも一つのレンズアセンブリは他のレンズアセンブリのレンズ属性とは異なる一つ以上のレンズ属性を有することができる。レンズアセンブリ２１０は、例えば、広角レンズ又は望遠レンズを含むことができる。
フラッシュ２２０は、被写体から放出又は反射される光を強化するために使用される光を放出することができる。実施形態において、フラッシュ２２０は、一つ以上の発光ダイオード（例：ＲＧＢ（ｒｅｄ－ｇｒｅｅｎ－ｂｌｕｅ） ＬＥＤ、ｗｈｉｔｅ ＬＥＤ、ｉｎｆｒａｒｅｄ ＬＥＤ、又はｕｌｔｒａｖｉｏｌｅｔ ＬＥＤ）、又はｘｅｎｏｎ ｌａｍｐを含むことができる。イメージセンサ２３０は、被写体から放出又は反射されてレンズアセンブリ２１０を介して伝達された光を電気的な信号に変換することによって、被写体に対応するイメージを取得することができる。実施形態において、イメージセンサ２３０は、例えば、ＲＧＢセンサ、ＢＷ（ｂｌａｃｋ ａｎｄ ｗｈｉｔｅ）センサ、ＩＲセンサ、又はＵＶセンサのように、属性の異なるイメージセンサのうち選択された一つのイメージセンサ、同じ属性を有する複数のイメージセンサ、又は異なる属性を有する複数のイメージセンサを含むことができる。イメージセンサ２３０は、図１～図１７で説明したピクセル又はそれを有するイメージセンサで実現することができる。実施形態において、複数のイメージセンサのそれぞれの解像度は互いに同じであるか、又は互いに異なることができる。複数のイメージセンサのそれぞれの解像度が互いに異なるというのは、複数のイメージセンサのそれぞれに含まれたピクセルの個数が互いに異なることを意味することができる。例えば、複数のイメージセンサのうち第１イメージセンサは１２万画素のピクセルを含み、複数のイメージセンサのうち第２イメージセンサは８万画素（すなわち、画素数が３：２比率）を含むことができる。この場合、カメラモジュール１８０が５つのＩＳＰを含む場合、第１イメージセンサのイメージフレームデータは、５つのＩＳＰのうち第１ＩＳＰ～第３ＩＳＰによって、第２イメージセンサのイメージフレームデータは、上記５つのＩＳＰのうち第４ＩＳＰ～第５ＩＳＰによって処理されることができる。
実施形態において、第２イメージセンサが作動せず、第１イメージセンサのみが作動する場合、第１イメージセンサのイメージフレームデータは、上記５つのＩＳＰのすべてに基づいて処理されることができる。実施形態において、複数のイメージセンサは互いに異なる種類のイメージフレームデータを出力することができる。例えば、複数のイメージセンサは、互いに異なる色のイメージフレームデータを出力することができる。例えば、第１イメージセンサはカラーイメージセンサ、第２イメージセンサは白黒イメージセンサであることができる。この場合、第１イメージセンサのイメージフレームデータは、「カラーインタポレーション」、「ホワイトバランス」などの処理を第２イメージセンサのイメージフレームデータよりも多く要求することができる。したがって、第１イメージセンサ及び第２イメージセンサが同じ解像度を有し、イメージング装置２００が５つのＩＳＰを含む場合、５つのＩＳＰのうち４つは第１イメージセンサのイメージフレームデータを処理し、残りの一つは第２イメージセンサのイメージフレームデータを処理することができる。
イメージスタビライザ２４０は、イメージング装置２００又はそれを含む電子装置１０１の動きに反応して、レンズアセンブリ２１０に含まれた少なくとも一つのレンズ又はイメージセンサ２３０を特定の方向に動かしたり、イメージセンサ２３０の動作特性を制御（例えば、リードアウト（ｒｅａｄ－ｏｕｔ）タイミングを調整等）することができる。これは、撮影されるイメージに対する上記動きによる否定的な影響の少なくとも一部を補償する。実施形態において、イメージスタビライザ２４０は、イメージング装置２００の内部又は外部に配置されたジャイロセンサ又は加速度センサを用いて、イメージング装置２００又は電子装置１０１における上記のような動きを感知することができる。実施形態において、イメージスタビライザ２４０は、例えば、光学式イメージスタビライザで実現することができる。
メモリ２５０は、イメージセンサ２３０を介して取得されたイメージの少なくとも一部を、次のイメージ処理作業のために少なくとも一時的に保存することができる。例えば、シャッタによるイメージ取得が遅れるか、又は複数のイメージが高速で取得される場合、取得された原本イメージ（例えば、Ｂａｙｅｒ－ｐａｔｔｅｒｎｅｄイメージ又は高解像度のイメージ）はメモリ２５０に保存され、それに対応する写本イメージ（例えば、低解像度のイメージ）は、表示装置１６０を介してプレビューされることができる。その後、指定された条件が満たされると（例：ユーザ入力又はシステムコマンド）、メモリ２５０に保存された原本イメージの少なくとも一部が、例えば、イメージ信号プロセッサ２６０によって取得されて処理されることができる。実施形態において、メモリ２５０は、メモリ１３０の少なくとも一部、又はこれとは独立して運営される別途のメモリで構成されることができる。
イメージ信号プロセッサ２６０は、イメージセンサ２３０を介して取得されたイメージ又はメモリ２５０に保存されたイメージに対して一つ以上のイメージ処理を行うことができる。一つ以上のイメージ処理は、例えば、深度マップ（ｄｅｐｔｈ ｍａｐ）生成、３次元モデリング、パノラマ生成、特徴点抽出、イメージ合成、又はイメージ補償（例：ノイズ減少、解像度調整、明度調整、ぶれ（ｂｌｕｒｒｉｎｇ）、シャープ化（ｓｈａｒｐｅｎｉｎｇ）、又は軟化（ｓｏｆｔｅｎｉｎｇ）を含むことができる。追加的又は代替的に、イメージ信号プロセッサ２６０は、イメージング装置２００に含まれた構成要素のうち少なくとも一つ（例：イメージセンサ２３０）に対する制御（例：露出時間制御、又はリードアウトタイミング制御など）を行うことができる。イメージ信号プロセッサ２６０によって処理されたイメージは、更なる処理のためにメモリ２５０に再保存されか、イメージング装置２００の外部構成要素として提供されることができる。
図１９は、本発明の実施形態によるマルチカメラモジュールを有する電子装置を例示的に示す図である。図１９を参照すると、電子装置１０００は、カメラモジュール群１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；１３００）、及びメモリ１４００を含むことができる。
カメラモジュール群１１００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃを含むことができる。図には、３つのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが配置された実施形態が示されているが、実施形態はこれに限定されない。実施形態において、カメラモジュール群１１００は、２つのカメラモジュールのみを含むように変形して実施されてもよい。また、実施形態において、カメラモジュール群１１００は、ｎ個（ｎは４以上の自然数）のカメラモジュールを含むように変形して実施されてもよい。
図２０は、図１９に示すカメラモジュール１１００ｂの詳細構成を示す図である。以下の説明は、実施形態によって他のカメラモジュール１１００ａ、１１００ｂに対しても同様に適用することができる。図２０を参照すると、カメラモジュール１１００ｂは、プリズム１１０５、光学経路フォールディング要素（Ｏｐｔｉｃａｌ Ｐａｔｈ Ｆｏｌｄｉｎｇ Ｅｌｅｍｅｎｔ；ＯＰＦＥ）１１１０、アクチュエータ１１３０、イメージング装置１１４０、及び保存部１１５０を含むことができる。
プリズム１１０５は、光反射物質の反射面１１０７を含んで外部から入射する光Ｌの経路を変形させることができる。実施形態において、プリズム１１０５は、第１方向Ｘに入射する光Ｌの経路を第１方向Ｘに垂直な第２方向Ｙに変更させることができる。また、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６を中心にＡ方向に回転させるか、中心軸１１０６をＢ方向に回転させて第１方向Ｘに入射する光Ｌの経路を、垂直な第２方向Ｙに変更させることができる。このとき、ＯＰＦＥ１１１０も第１方向Ｘ及び第２方向Ｙと垂直な第３方向Ｚに移動することができる。実施形態において、図示のように、プリズム１１０５のＡ方向の最大回転角度はプラス（＋）Ａ方向には１５度（ｄｅｇｒｅｅ）以下で、マイナス（－）Ａ方向には１５度より大きくてもよいが、実施形態はこれに限定されるものではない。実施形態において、プリズム１１０５はプラス（＋）又はマイナス（－）Ｂ方向に２０度内外、又は１０度から２０度、又は１５度から２０度の間で動くことができ、ここで、動く角度はプラス（＋）又はマイナス（－）Ｂ方向に同じ角度で動くか、１度内外の範囲でほぼ類似の角度まで動くことができる。実施形態において、プリズム１１０５は、光反射物質の反射面１１０６を中心軸１１０６の延長方向と平行な第３方向（例えば、Ｚ方向）に移動させることができる。
ＯＰＦＥ１１１０は、例えば、ｍ（ここで、ｍは自然数）個の群からなる光学レンズを含むことができる。ｍ個のレンズは第２方向Ｙに移動してカメラモジュール１１００ｂの光学ズーム倍率（ｏｐｔｉｃａｌ ｚｏｏｍ ｒａｔｉｏ）を変更することができる。例えば、カメラモジュール１１００ｂの基本光学ズーム倍率をＺとするとき、ＯＰＦＥ１１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は３Ｚ又は５Ｚ若しくは５Ｚ以上の光学ズーム倍率に変更されることができる。
アクチュエータ１１３０は、ＯＰＦＥ１１１０又は光学レンズ（以下、光学レンズと称する）を特定の位置に移動させることができる。例えば、アクチュエータ１１３０は、正確なセンシングのためにイメージセンサ１１４２が光学レンズの焦点距離（ｆｏｃａｌ ｌｅｎｇｔｈ）に位置するように光学レンズの位置を調整することができる。
イメージング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４及びメモリ１１４６を含むことができる。イメージセンサ１１４２は、光学レンズを介して提供される光Ｌを用いてセンシング対象のイメージをセンシングすることができる。制御ロジック１１４４は、カメラモジュール１１００ｂの全体的な動作を制御することができる。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを介して提供された制御信号に従ってカメラモジュール１１００ｂの動作を制御することができる。
メモリ１１４６は、キャリブレーションデータ１１４７のようなカメラモジュール１１００ｂの動作に必要な情報を保存することができる。キャリブレーションデータ１１４７は、カメラモジュール１１００ｂが外部から提供された光Ｌを用いてイメージデータを生成する上で必要な情報を含むことができる。キャリブレーションデータ１１４７は、例えば、上述した回転度（ｄｅｇｒｅｅ ｏｆ ｒｏｔａｔｉｏｎ）に関する情報、焦点距離（ｆｏｃａｌ ｌｅｎｇｔｈ）に関する情報、光学軸（ｏｐｔｉｃａｌ ａｘｉｓ）に関する情報などを含むことができる。カメラモジュール１１００ｂが光学レンズの位置に応じて焦点距離が変化するマルチステート（ｍｕｌｔｉ ｓｔａｔｅ）カメラの形態で実現される場合、キャリブレーションデータ１１４７は光学レンズの各位置別（又はステート別）焦点距離値とオートフォーカシング（ａｕｔｏ ｆｏｃｕｓｉｎｇ）に関する情報を含むことができる。
保存部１１５０は、イメージセンサ１１４２を介してセンシングされたイメージデータを保存することができる。保存部１１５０は、イメージング装置１１４０の外部に配置されることができ、イメージング装置１１４０を構成するセンサチップとスタック（ｓｔａｃｋｅｄ）された形態で実現されることができる。実施形態において、保存部１１５０は、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）で実現することができるが、実施形態はこれに限定されるものではない。
図１９と図２０を共に参照すると、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれはアクチュエータ１１３０を含むことができる。これにより、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれは、その内部に含まれたアクチュエータ１１３０の動作に応じて互いに同一又は互いに異なるキャリブレーションデータ１１４７を含むことができる。実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち一つのカメラモジュール（例えば、１１００ｂ）は、上述したプリズム１１０５とＯＰＦＥ１１１０とを含む折り畳みレンズ（ｆｏｌｄｅｄ ｌｅｎｓ）形態のカメラモジュールであって、残りのカメラモジュール（例えば、１１００ａ、１１００ｂ）は、プリズム１１０５及びＯＰＦＥ１１１０が含まれていないバーチカル（ｖｅｒｔｉｃａｌ）形態のカメラモジュールであることができるが、実施形態はこれに限定されるものではない。
実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち一つのカメラモジュール（例えば、１１００ｃ）は、例えば、ＩＲ（Ｉｎｆｒａｒｅｄ Ｒａｙ）を用いて深度（ｄｅｐｔｈ）情報を抽出するバーチカル形態の深度カメラ（ｄｅｐｔｈ ｃａｍｅｒａ）であってもよい。この場合、アプリケーションプロセッサ１２００は、このような深度カメラから提供されたイメージデータとは異なるカメラモジュール（例えば、１１００ａ又は１１００ｂ）から提供されたイメージデータを併合（ｍｅｒｇｅ）して３次元深度イメージ（３Ｄ ｄｅｐｔｈ ｉｍａｇｅ）を生成することができる。実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）は、互いに異なる観測視野（Ｆｉｅｌｄ ｏｆ Ｖｉｅｗ、視野角）を有することができる。この場合、例えば、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）の光学レンズが互いに異なってもよいが、これに限定されない。また、実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれの視野角は互いに異なってもよい。この場合、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに含まれた光学レンズも互いに異なってもよいが、これに限定されるものではない。実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれは物理的に互いに分離して配置されることができる。すなわち、一つのイメージセンサ１１４２のセンシング領域を複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが分割して使用するものではなく、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれの内部に独立したイメージセンサ１１４２が配置されてもよい。
図１９を再び参照すると、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリ制御器１２２０、内部メモリ１２３０を含むことができる。アプリケーションプロセッサ１２００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃと分離して実現することができる。例えば、アプリケーションプロセッサ１２００及び複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは別途の半導体チップで互いに分離して実現されてもよい。イメージ処理装置１２１０は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃ、イメージ生成器１２１４及びカメラモジュール制御器１２１６を含むことができる。また、イメージ処理装置１２１０は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの個数に対応する個数の複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃを含むことができる。
それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータは、互いに分離されたイメージ信号ラインＩＳＬａ、ＩＳＬｂ、ＩＳＬｃを介して対応するサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されることができる。例えば、カメラモジュール１１００ａから生成されたイメージデータはイメージ信号ラインＩＳＬａを介してサブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータはイメージ信号ラインＩＳＬｂを介してサブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを介してサブイメージプロセッサ１２１２ｃに提供されることができる。このようなイメージデータ伝送は、例えば、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）に基づくカメラ直列インタフェース（ＣＳＩ；Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）を用いて行うことができるが、実施形態はこれに限定されるものではない。
実施形態において、一つのサブイメージプロセッサが複数のカメラモジュールに対応するように配置されてもよい。例えば、サブイメージプロセッサ１２１２ａとサブイメージプロセッサ１２１２ｃが、図示のように互いに分離して実現されるものではなく、一つのサブイメージプロセッサに統合して実現され、カメラモジュール１１００ａとカメラモジュール１１００ｃから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などを介して選択された後、統合されたサブイメージプロセッサに提供されてもよい。それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されたイメージデータは、イメージ生成器１２１４に提供されることができる。イメージ生成器１２１４は、イメージ生成情報（Ｇｅｎｅｒａｔｉｎｇ Ｉｎｆｏｒｍａｔｉｏｎ）又はモード信号（Ｍｏｄｅ Ｓｉｇｎａｌ）に応じて、それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから提供されたイメージデータを用いて出力イメージを生成することができる。具体的に、イメージ生成器１２１４は、イメージ生成情報又はモード信号に応じて、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうち少なくとも一部を併合（ｍｅｒｇｅ）して出力イメージを生成することができる。また、イメージ生成器１２１４は、イメージ生成情報又はモード信号に応じて、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうちいずれか一つを選択して出力イメージを生成することができる。
実施形態において、イメージ生成情報はズーム信号（ｚｏｏｍ ｓｉｇｎａｌ ｏｒ ｚｏｏｍ ｆａｃｔｏｒ）を含むことができる。また、実施形態において、モード信号は、例えば、ユーザ（ｕｓｅｒ）から選択されたモードに基づく信号であってもよい。イメージ生成情報がズーム信号（ズームファクタ）であり、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４はズーム信号の種類に応じて互いに異なる動作を行うことができる。例えば、ズーム信号が第１信号である場合、カメラモジュール１１００ａから出力されたイメージデータとカメラモジュール１１００ｃから出力されたイメージデータとを併合した後、併合されたイメージ信号と併合に使用されなかったカメラモジュール１１００ｂから出力されたイメージデータを用いて、出力イメージを生成することができる。もし、ズーム信号が第１信号と異なる第２信号である場合、イメージ生成器１２１４はこのようなイメージデータの併合を行わず、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから出力されたイメージデータのうちいずれか一つを選択して出力イメージを生成することができる。しかし、実施形態はこれに限定されるものではなく、必要に応じてイメージデータを処理する方法はいくらでも変更して実施することができる。
実施形態において、イメージ生成器１２１４は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち少なくとも一つから露出時間が異なる複数のイメージデータを受信し、複数のイメージデータに対してＨＤＲ（ｈｉｇｈ ｄｙｎａｍｉｃ ｒａｎｇｅ）処理を行うことにより、ダイナミックレンジが増加した併合されたイメージデータを生成することができる。複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち少なくとも一つは、図１～図１０に説明されているように、カメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち少なくとも一つでアナログ動作を行うときにデジタルクロック分散を行うように実現することができる。
カメラモジュール制御器１２１６は、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに制御信号を提供することができる。カメラモジュール制御器１２１６から生成された制御信号は、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されることができる。また、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうちいずれか一つは、ズーム信号を含むイメージ生成情報又はモード信号に応じてマスター（ｍａｓｔｅｒ）カメラ（例えば、１１００ｂ）として指定され、残りのカメラモジュール（例えば、１１００ａ、１１００ｃ）はスレーブ（ｓｌａｖｅ）カメラとして指定されることができる。このような情報は制御信号に含まれて、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されることができる。
ズームファクタ又は動作モード信号に応じて、マスター及びスレーブとして動作するカメラモジュールを変更することができる。例えば、カメラモジュール１１００ａの視野角がカメラモジュール１１００ｂの視野角より広く、ズームファクタが低いズーム倍率を示す場合、カメラモジュール１１００ｂがマスターとして動作し、カメラモジュール１１００ａがスレーブとして動作することができる。逆に、ズームファクタが高いズーム倍率を示す場合、カメラモジュール１１００ａがマスターとして動作し、カメラモジュール１１００ｂがスレーブとして動作することができる。
実施形態において、カメラモジュール制御器１２１６からそれぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、シンクイネーブル（ｓｙｎｃ ｅｎａｂｌｅ）信号を含むことができる。例えば、カメラモジュール１１００ｂがマスターカメラであり、カメラモジュール１１００ａ、１１００ｃがスレーブカメラである場合、カメラモジュール制御器１２１６はカメラモジュール１１００ｂにシンクイネーブル信号を伝送することができる。このようなシンクイネーブル信号を提供されたカメラモジュール１１００ｂは、提供されたシンクイネーブル信号に基づいてシンク信号（ｓｙｎｃ ｓｉｇｎａｌ）を生成し、生成されたシンク信号をシンク信号ラインＳＳＬを介してカメラモジュール１１００ａ、１１００ｃに提供することができる。カメラモジュール１１００ｂとカメラモジュール１１００ａ、１１００ｃはこのようなシンク信号に同期化してイメージデータをアプリケーションプロセッサ１２００に伝送することができる。
実施形態において、カメラモジュール制御器１２１６から複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、モード信号に応じたモード情報を含むことができる。このようなモード情報に基づいて、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、センシング速度と関連して第１動作モード及び第２動作モードで動作することができる。
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第１動作モードにおいて、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）して、これを第１速度より高い第２速度でエンコーティング（例えば、第１フレームレートより高い第２フレームレートのイメージ信号をエンコーディング）し、エンコーディングされたイメージ信号をアプリケーションプロセッサ１２００に伝送することができる。このとき、第２速度は第１速度の３０倍以下であってもよい。
アプリケーションプロセッサ１２００は、受信されたイメージ信号、すなわち、エンコーディングされたイメージ信号を内部に備えられるメモリ１２３０又はアプリケーションプロセッサ１２００の外部のストーリッジ１４００に保存し、その後、メモリ１２３０又はストーリッジ１４００からエンコーディングされたイメージ信号をデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータをディスプレイすることができる。例えば、イメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち、対応するサブプロセッサがデコーディングを行うことができ、さらにデコーディングされたイメージ信号に対してイメージ処理を行うことができる。
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第２動作モードにおいて、第１速度より低い第３速度でイメージ信号を生成（例えば、第１フレームレートよりも低い第３フレームレートのイメージ信号を生成）し、イメージ信号をアプリケーションプロセッサ１２００に伝送することができる。アプリケーションプロセッサ１２００に提供されるイメージ信号は、エンコーディングされていない信号であってもよい。アプリケーションプロセッサ１２００は、受信されるイメージ信号に対してイメージ処理を行うか、又はイメージ信号をメモリ１２３０又はストーリッジ１４００に保存することができる。
ＰＭＩＣ１３００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに電力、例えば、電源電圧を供給することができる。例えば、ＰＭＩＣ１３００は、アプリケーションプロセッサ１２００の制御下で、パワー信号ラインＰＳＬａを介してカメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介してカメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介してカメラモジュール１１００ｃに第３電力を供給することができる。ＰＭＩＣ１３００は、アプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答して、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに対応する電力を生成し、さらに電力のレベルを調整することができる。電力制御信号ＰＣＯＮは、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの動作モード別電力調整信号を含むことができる。例えば、動作モードは低電力モード（ｌｏｗ ｐｏｗｅｒ ｍｏｄｅ）を含むことができ、このとき、電力制御信号ＰＣＯＮは、低電力モードで動作するカメラモジュール及び設定される電力レベルに対する情報を含むことができる。複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに提供される電力のレベルは互いに同一又は異なってもよい。また、電力のレベルは動的に変更されることができる。
図２１ａ及び図２１は、本発明の実施形態によるイメージング装置を例示的に示す図である。図２１ａを参照すると、本発明の実施形態によるイメージング装置１０は、第１レイヤ１１、第１レイヤ１１の下部に設けられる第２レイヤ１２、及び第２レイヤ１２の下部に設けられる第３レイヤ１３などを含むことができる。第１レイヤ１１と第２レイヤ１２及び第３レイヤ１３は、互いに垂直な方向で積層されてもよい。実施形態において、第１レイヤ１１と第２レイヤ１２はウエハレベルで互いに積層され、第３レイヤ１３はチップレベルで第２レイヤ１２の下部に取り付けられることができる。第１～第３レイヤ１１～１３は一つの半導体パッケージで提供されることができる。第１レイヤ１１は、複数のピクセルＰＸが設けられるセンシング領域ＳＡと、センシング領域ＳＡの周囲に設けられる第１パッド領域ＰＡ１とを含むことができる。第１パッド領域ＰＡ１には複数の上部パッドＰＡＤが含まれ、複数の上部パッドＰＡＤはビアＶＩＡ等を介して第２レイヤ１２の第２パッド領域ＰＡ２に設けられたパッド及び制御ロジックＬＣと連結されることができる。
複数のピクセルＰＸのそれぞれは、光を受け入れて電荷を生成するフォトダイオードと、フォトダイオードが生成した電荷を処理するピクセル回路などを含むことができる。ピクセル回路は、フォトダイオードが生成した電荷に対応する電圧を出力するための複数のトランジスタを含むことができる。
第２レイヤ１２は、制御ロジックＬＣを提供する複数の素子を含むことができる。制御ロジックＬＣに含まれる複数の素子は、第１レイヤ１１に設けられたピクセル回路を駆動するための回路、例えば、ロウドライバ、カラムドライバ、及びタイミング制御器などを提供することができる。制御ロジックＬＣに含まれる複数の素子は、第１及び第２パッド領域ＰＡ１、ＰＡ２を介してピクセル回路と連結されることができる。制御ロジックＬＣは、複数のピクセルＰＸからリセット電圧及びピクセル電圧を取得してピクセル信号を生成することができる。
実施形態において、複数のピクセルＰＸのうち少なくとも一つは、同じレベルに配置される複数のフォトダイオードを含むことができる。複数のフォトダイオードのそれぞれの電荷から生成されたピクセル信号は互いに位相差を有することができ、制御ロジックＬＣは、一つのピクセルＰＸに含まれた複数のフォトダイオードから生成したピクセル信号の位相差に基づいて自動焦点機能を提供することができる。
第２レイヤ１２の下部に設けられる第３レイヤ１３は、メモリチップＭＣとダミーチップＤＣ、及びメモリチップＭＣとダミーチップＤＣを封止する保護層ＥＮを含むことができる。メモリチップＭＣは、動的ランダムアクセスメモリ（ＤＲＡＭ）又は静的ランダムアクセスメモリ（ＳＲＡＭ）であってもよく、ダミーチップＤＣはデータを実際に保存する機能を有さなくてもよい。メモリチップＭＣは、バンプによって第２レイヤ１２の制御ロジックＬＣに含まれた素子のうち少なくとも一部と電気的に連結されることができ、自動焦点機能を提供する上で必要な情報を保存することができる。実施形態においてバンプはマイクロバンプであってもよい。
次に図２１ｂを参照すると、本発明の他の実施形態によるイメージング装置２０は、第１レイヤ２１と第２レイヤ２２とを含むことができる。第１レイヤ２１は、複数のピクセルＰＸが設けられるセンシング領域ＳＡと、複数のピクセルＰＸを駆動するための素子が設けられる制御ロジックＬＣ、及びセンシング領域ＳＡと制御ロジックＬＣの周囲に設けられる第１パッド領域ＰＡ１とを含むことができる。第１パッド領域ＰＡ１には複数の上部パッドＰＡＤが含まれ、複数の上部パッドＰＡＤはビアＶＩＡ等を介して第２レイヤ２２に設けられたメモリチップＭＣと連結されることができる。第２レイヤ２２は、メモリチップＭＣとダミーチップＤＣ、及びメモリチップＭＣとダミーチップＤＣを封止する保護層ＥＮを含むことができる。
本発明の実施形態によるイメージセンサは、グローバルダンプ及びリードアウトを一つのソースフォロワトランジスタで実現するピクセルを備えることにより、ピクセル微細化を達成することができる。
一方、上述した本発明の内容は、発明を実現するための具体的な実施形態に過ぎない。本発明は、具体的かつ実際に利用可能な手段自体のみならず、将来技術として活用可能な抽象的かつ概念的なアイデアである技術的思想を含むものである。
１００：イメージセンサ
Ｔ１～Ｔ１１：トランジスタ
Ｃ１、Ｃ２、Ｃ３：キャパシタ
ＰＤ、ＰＤ１、ＰＤ２：フォトダイオード
２００：イメージング装置

Claims (20)

  1. 第１キャパシタと、
    第２キャパシタと、
    フォトダイオードとフローティングディフュージョンノードとの間に連結され、伝達信号を受信するゲートを有する第１トランジスタと、
    第１電源端と前記フローティングディフュージョンノードとの間に連結され、リセット信号を受信するゲートを有する第２トランジスタと、
    第２電源端と第１ノードとの間に連結され、前記フローティングディフュージョンノードに連結されるゲートを有する第３トランジスタと、
    前記第１ノードとカラムラインとの間に連結され、プリチャージ信号を受信するゲートを有する第４トランジスタと、
    前記第１キャパシタとフィードバックノードとの間に連結され、第１サンプリング信号を受信するゲートを有する第５トランジスタと、
    前記第２キャパシタと前記フィードバックノードとの間に連結され、第２サンプリング信号を受信するゲートを有する第６トランジスタと、
    前記第１ノードと前記フィードバックノードとの間に連結され、第１スイッチ信号を受信するゲートを有する第７トランジスタと、
    前記フローティングディフュージョンノードと前記フィードバックノードとの間に連結され、第２スイッチ信号を受信するゲートを有する第８トランジスタと、を含む、
    イメージセンサ。
  2. 前記第１及び第２スイッチ信号によって前記第７トランジスタ及び前記第８トランジスタをターンオフさせることにより、ローリングシャッタ動作が行われることを特徴とする、請求項１に記載のイメージセンサ。
  3. 前記第１スイッチ信号によって前記第７トランジスタをターンオンさせ、前記第２スイッチ信号によって前記第８トランジスタをターンオフさせた状態で、グローバルシャッタ方式の信号ダンプ動作においてリセット電圧が前記第１キャパシタに保存されるか、又はピクセル電圧が前記第２キャパシタに保存されることを特徴とする、請求項１に記載のイメージセンサ。
  4. 前記信号ダンプ動作において、プリチャージ電圧は、バイアス電圧であることを特徴とする、請求項３に記載のイメージセンサ。
  5. 前記リセット信号がハイレベルからローレベルに変更された後に、事前に決定された時間の間、前記第１サンプリング信号をハイレベルにすることにより、前記第１キャパシタに前記リセット電圧が保存されることを特徴とする、請求項４に記載のイメージセンサ。
  6. 前記リセット信号がローレベルを維持し、前記伝達信号がハイレベルからローレベルに変更された後に、事前に決定された時間の間、第２サンプリング信号をハイレベルにすることにより、前記第２キャパシタに前記ピクセル電圧が保存されることを特徴とする、請求項５に記載のイメージセンサ。
  7. 前記第１スイッチ信号によって前記第７トランジスタをターンオフさせ、前記第２スイッチ信号によって前記第８トランジスタをターンオンさせた状態で、グローバルシャッタのリードアウト動作において前記第１キャパシタに保存されたリセット電圧又は前記第２キャパシタに保存されたピクセル電圧が前記カラムラインに出力されることを特徴とする、請求項１に記載のイメージセンサ。
  8. 前記リードアウト動作において、前記プリチャージ信号は電源電圧であることを特徴とする、請求項７に記載のイメージセンサ。
  9. 前記フィードバックノードをプリチャージさせた後、事前に決定された時間の間、第１サンプリング信号をハイレベルに維持することにより、リセット電圧が前記カラムラインに出力されることを特徴とする、請求項８に記載のイメージセンサ。
  10. 前記第１サンプリング信号がハイレベルからローレベルに変更された後に前記フィードバックノードをプリチャージさせた後、事前に決定された時間の間、第１サンプリング信号をハイレベルに維持することにより、リセット電圧が前記カラムラインに出力されることを特徴とする、請求項９に記載のイメージセンサ。
  11. 第１キャパシタと、
    第２キャパシタと、
    第１フォトダイオードとフローティングディフュージョンノードとの間に連結され、第１伝達信号を受信するゲートを有する第１伝達トランジスタと、
    第１電源端と前記フローティングディフュージョンノードとの間に連結され、リセット信号を受信するゲートを有する第２トランジスタと、
    第２電源端と第１ノードとの間に連結され、前記フローティングディフュージョンノードに連結されるゲートを有する第３トランジスタと、
    前記第１ノードと接地端との間に連結され、プリチャージ信号を受信するゲートを有する第４トランジスタと、
    前記第１キャパシタとフィードバックノードとの間に連結され、第１サンプリング信号を受信するゲートを有する第１サンプリングトランジスタと、
    前記第２キャパシタと前記フィードバックノードとの間に連結され、第２サンプリング信号を受信するゲートを有する第２サンプリングトランジスタと、
    前記第１ノードと前記フィードバックノードとの間に連結され、第１スイッチ信号を受信するゲートを有する第７トランジスタと、
    前記フローティングディフュージョンノードと前記フィードバックノードとの間に連結され、第２スイッチ信号を受信するゲートを有する第８トランジスタと、
    前記第１ノードとカラムラインとの間に連結され、選択信号を受信するゲートを有する第９トランジスタと、を含む、
    イメージセンサ。
  12. グローバルシャッタの信号ダンプ動作において、前記プリチャージ信号はバイアス電圧であり、前記選択信号はローレベルを有し、
    グローバルシャッタのリードアウト動作において、前記プリチャージ信号は接地電圧であり、前記選択信号はハイレベルを有することを特徴とする、
    請求項１１に記載のイメージセンサ。
  13. 第２フォトダイオードと前記フローティングディフュージョンノードとの間に連結され、第２伝達信号を受信するゲートを有する第２伝達トランジスタをさらに含む、請求項１１又は１２に記載のイメージセンサ。
  14. 第３キャパシタと、
    前記第３キャパシタと前記フィードバックノードとの間に連結され、第３サンプリング信号を受信するゲートを有する第３サンプリングトランジスタと、をさらに含む、
    請求項１１乃至１３のうちのいずれか１項に記載のイメージセンサ。
  15. 前記フローティングディフュージョンノードの領域を可変するために前記第２トランジスタと前記フローティングディフュージョンノードとの間に少なくとも一つのトランジスタをさらに含む、請求項１１乃至１４のうちのいずれか１項に記載のイメージセンサ。
  16. イメージセンサの動作方法であって、
    グローバルシャッタ動作及びローリングシャッタ動作のうちいずれか一つを選択する段階と、
    前記グローバルシャッタ動作を行うとき、ピクセルのそれぞれにおいてソースフォロワトランジスタを経由してリセット電圧及びピクセル電圧を対応するキャパシタにダンピングする段階と、
    前記ピクセルのそれぞれにおいて前記キャパシタに保存された前記リセット電圧及び前記ピクセル電圧を、前記ソースフォロワトランジスタを経由してリードアウトする段階と、を含む、
    方法。
  17. 前記ローリングシャッタ動作において前記キャパシタを前記ソースフォロワトランジスタから分離する段階をさらに含む、請求項１６に記載の方法。
  18. 前記ダンピングする段階は、前記ソースフォロワトランジスタに流れる電流をバイアシングする段階を含む、請求項１６又は１７に記載の方法。
  19. 前記リードアウトする段階は、前記ソースフォロワトランジスタのゲートとフィードバックノードとを連結する段階を含む、請求項１６乃至１８のうちのいずれか１項に記載の方法。
  20. 前記リードアウトする段階は、前記フィードバックノードをプリチャージする段階をさらに含む、請求項１９に記載の方法。
JP2022090318A 2021-07-01 2022-06-02 イメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法 Pending JP2023008830A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0086455 2021-07-01
KR1020210086455A KR20230006674A (ko) 2021-07-01 2021-07-01 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
JP2023008830A true JP2023008830A (ja) 2023-01-19

Family

ID=84785754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022090318A Pending JP2023008830A (ja) 2021-07-01 2022-06-02 イメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法

Country Status (5)

Country Link
US (1) US11750942B2 (ja)
JP (1) JP2023008830A (ja)
KR (1) KR20230006674A (ja)
CN (1) CN115633267A (ja)
TW (1) TW202304190A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750950B1 (en) * 2022-05-26 2023-09-05 Omnivision Technologies, Inc. Voltage domain global shutter readout circuit timing
US20240107195A1 (en) * 2022-09-23 2024-03-28 Samsung Electronics Co., Ltd. Image sensor and image processing device including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237944A (ja) 2005-02-24 2006-09-07 Fujitsu Ltd ノイズを低減したイメージセンサ
GB2487740A (en) 2011-02-01 2012-08-08 Cmosis Nv High Dynamic Range Pixel Structure
US9560296B2 (en) 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
WO2017022451A1 (ja) 2015-07-31 2017-02-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US10154210B2 (en) * 2016-09-07 2018-12-11 Semiconductor Components Industries, Llc Global shutter imaging pixels
EP3605606B1 (en) * 2018-08-03 2022-06-15 ams Sensors Belgium BVBA Imaging system comprising an infrared light source and an image sensor
KR102618490B1 (ko) 2018-12-13 2023-12-27 삼성전자주식회사 이미지 센서 및 이의 구동 방법
US20210152771A1 (en) * 2019-11-19 2021-05-20 Semiconductor Components Industries, Llc Backside illuminated global shutter image sensor with an analog memory charge coupled device
US11317042B2 (en) * 2020-08-25 2022-04-26 Pixart Imaging Inc. Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs

Also Published As

Publication number Publication date
US11750942B2 (en) 2023-09-05
US20230007192A1 (en) 2023-01-05
KR20230006674A (ko) 2023-01-11
CN115633267A (zh) 2023-01-20
TW202304190A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
US9099367B2 (en) Image sensor and image processing device including the same
JP2023008830A (ja) イメージセンサ、イメージセンサを含むイメージ装置、及びイメージ装置の動作方法
KR20210156458A (ko) 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220038972A (ko) 전자 장치 및 그 이미지 비닝방법
CN115225836A (zh) 包括dram电容器的图像传感器及其操作方法
CN113852769A (zh) 图像传感器及其合并方法
US20220334357A1 (en) Image sensor for zoom processing and electronic device including the same
US11722795B2 (en) Image processing device for noise reduction using dual conversion gain and operation method thereof
KR20230078460A (ko) 이미지 센서 및 이미지 센서의 자동 초점 동작 방법
US20230005980A1 (en) Image sensor
US20220408038A1 (en) Image sensing device
US11924572B2 (en) Image sensor, image device having the same, and operating method thereof
US11758288B2 (en) Device for improving image resolution in camera system having lens that permits distortion and operation method thereof
US11825226B2 (en) Image sensor and pixel array of image sensor
US20230154945A1 (en) Image sensor
US20230269501A1 (en) Image sensor, image sensing system, and image sensing method
US20220377268A1 (en) Image sensor
US20220337771A1 (en) Camera module and operating method of camera module
CN116193252A (zh) 图像传感器
KR20220112362A (ko) 이미지 센서