JP2022548642A - タイプ付けされていないメモリアクセスのタイプ付けされているメモリアクセスに対するマッピング - Google Patents

Abstract

コンピュータシステムには、ランダムにアクセス可能なデータをコンピュータシステムのメインメモリに格納する様々なタイプの物理メモリデバイスが含まれている。１つのアプローチでは、データは、オペレーティングシステムによってアプリケーションに割り当てられた１つ以上の論理アドレスのメモリに格納される。データは、第１のメモリタイプ（例えば、ＮＶＲＡＭ）の第１のメモリデバイスに物理的に格納される。オペレーティングシステムは、格納されたデータのアクセスパターンを決定する。アクセスパターンを決定することに応答して、データは、第１のメモリデバイスから異なるメモリタイプ（例えば、ＤＲＡＭ）の第２のメモリデバイスに移動される。

Description

関連出願
本願は、米国特許出願公開第１６／５７３，５４１号、２０１９年９月１７日出願、発明の名称「ＭＡＰＰＩＮＧ ＮＯＮ－ＴＹＰＥＤ ＭＥＭＯＲＹ ＡＣＣＥＳＳ ＴＯ ＴＹＰＥＤ ＭＥＭＯＲＹ ＡＣＣＥＳＳ」に対する優先権を主張するものであり、その開示全体が参照により本明細書に組み込まれる。

本明細書に開示される少なくともいくつかの実施形態は、概してメモリシステムに関し、より具体的には、データアクセスパターンに基づいてデータをメモリデバイスのタイプにマッピングするためのメモリシステムに関連するが、これらに限定されない。

コンピュータシステムのメインメモリにデータを格納するために、様々なタイプのメモリデバイスを使用できる。揮発性メモリデバイスの１つのタイプは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスである。様々なタイプの不揮発性メモリデバイスには、ＮＡＮＤフラッシュメモリデバイスまたは不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）デバイスが含まれる。

オペレーティングシステムでは、メモリ管理はコンピュータシステムのメインメモリを管理することを担う。メモリ管理は、メインメモリ内のメモリの場所のステータス（例えば、割り当て済みまたは空きのいずれかのメモリステータス）を追跡する。メモリ管理はさらに、オペレーティングシステムで実行されている様々なプロセス間のメモリの割り当てを決定する。プロセスにメモリが割り当てられると、オペレーティングシステムがプロセスに割り当てられるメモリの場所を決定する。

１つのアプローチでは、オペレーティングシステムはページ割り当てを使用して、メインメモリをページフレームと呼ばれる固定のサイズの単位に分割する。ソフトウェアプログラムの仮想アドレス空間は、同じサイズのページに分割される。ハードウェアメモリ管理ユニットは、ページを物理メモリ内のフレームにマップする。ページメモリ管理アプローチでは、各プロセスは通常、独自のアドレス空間で実行される。

場合によっては、メモリ管理ユニット（ＭＭＵ）はページングメモリ管理ユニット（ＰＭＭＵ）と呼ばれる。ＭＭＵは、オペレーティングシステムで使用されるすべてのメモリ参照を管理し、仮想メモリアドレスから物理アドレスへの変換を実行する。ＭＭＵは通常、プロセッサが使用するアドレスの範囲である仮想アドレス空間をページに分割する。

一部のアプローチでは、ＭＭＵはページテーブルエントリを含むページテーブルを使用して、仮想ページ番号をメインメモリ内の物理ページ番号にマップする。場合によっては、仮想アドレスがマップされるときにメインメモリに格納されているページテーブルにアクセスする必要をなくすために、トランスレーションルックアサイドバッファ（ＴＬＢ）と呼ばれるページテーブルエントリのキャッシュが使用される。仮想メモリを使用するとき、連続する範囲の仮想アドレスを、物理メモリのいくつかの連続しないブロックにマップできる。

場合によっては、ページテーブルエントリにページの使用法に関する情報を含めることができる。様々な例には、データがページに書き込まれたかどうか、ページが最後に使用された日時、ページを読み書きできるプロセスのタイプ（例えば、ユーザモードまたはスーパーバイザーモード）、及びページをキャッシュする必要があるかどうかに関する情報が含まれる。

１つのアプローチでは、ＴＬＢは連想メモリ（ＣＡＭ）として実装される。検索キーは仮想アドレスであり、検索結果は物理アドレスである。要求されたアドレスがＴＬＢにある場合、検索から取得された物理アドレスは、物理メモリデバイスへのアクセスに使用される。要求されたアドレスがＴＬＢにない場合、ページテーブルはメインメモリでアクセスされる。

場合によっては、仮想メモリ管理システムはプロセス識別子を使用して各ページをプロセスに関連付ける。プロセス識別子と仮想ページの関連付けは、ページアウトするページを選択するのに役立ち得る。例えば、プロセスのメインコードページがページアウトされている場合、そのプロセスに属する他のページがすぐに必要になる可能性は低くなる。

より一般的には、コンピュータシステムは、１つまたは複数のメモリサブシステムを有することができる。メモリサブシステムは、デュアルインラインメモリモジュール（ＤＩＭＭ）、スモールアウトラインＤＩＭＭ（ＳＯ－ＤＩＭＭ）、または不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭ）などのメモリモジュールであり得る。メモリサブシステムには、データを格納する１つ以上のメモリ構成要素を含めることができる。メモリ構成要素は、例えば、不揮発性メモリ構成要素及び揮発性メモリ構成要素であり得る。メモリ構成要素の例には、メモリ集積回路が含まれる。一部のメモリ集積回路は揮発性であり、格納されたデータを維持するために電力を必要とする。一部のメモリ集積回路は不揮発性であり、電源が入っていない場合でも格納されたデータを保持できる。不揮発性メモリの例には、フラッシュメモリ、読み取り専用メモリ（ＲＯＭ）、プログラム可能読み取り専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読み取り専用メモリ（ＥＰＲＯＭ）、及び電子的消去可能プログラム可能読み取り専用メモリ（ＥＥＰＲＯＭ）のメモリなどが含まれる。揮発性メモリの例には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び静的ランダムアクセスメモリ（ＳＲＡＭ）が含まれる。一般に、コンピュータシステムは、メモリサブシステムを利用して、メモリ構成要素にデータを格納し、メモリ構成要素からデータを取得することができる。

例えば、コンピュータシステムは、コンピュータシステムに接続された１つまたは複数のメモリサブシステムを含むことができる。コンピュータシステムは、データ及び命令を格納及び／または検索するために、１つまたは複数のメモリサブシステムと通信する中央処理装置（ＣＰＵ）を有することができる。コンピュータの命令には、オペレーティングシステム、デバイスドライバ、及びアプリケーションプログラムを含めることができる。オペレーティングシステムは、コンピュータ内のリソースを管理し、メモリ割り当てやリソースのタイムシェアリングなどのアプリケーションプログラムに共通のサービスを提供する。デバイスドライバは、コンピュータ内の特定のタイプのデバイスを操作または制御する。オペレーティングシステムは、デバイスドライバを使用して、デバイスのタイプによって提供されるリソース及び／またはサービスを提供する。コンピュータシステムの中央処理装置（ＣＰＵ）は、オペレーティングシステムとデバイスドライバを実行して、アプリケーションプログラムにサービス及び／またはリソースを提供できる。中央処理装置（ＣＰＵ）は、サービス及び／またはリソースを使用するアプリケーションプログラムを実行できる。例えば、あるタイプのアプリケーションを実装するアプリケーションプログラムは、中央処理装置（ＣＰＵ）に、メモリサブシステムのメモリ構成要素にデータを格納し、メモリ構成要素からデータを取得するように命令できる。

コンピュータシステムのオペレーティングシステムは、アプリケーションプログラムがメモリの仮想アドレスを使用して、コンピュータシステムの１つまたは複数のメモリサブシステムのメモリ構成要素にデータを格納し得、そこからデータを取得し得ることを可能にする。オペレーティングシステムは、仮想アドレスを、コンピュータシステムの中央処理装置（ＣＰＵ）に接続された１つまたは複数のメモリサブシステムの物理アドレスにマップする。オペレーティングシステムは、仮想アドレスで指定されたメモリアクセスをメモリサブシステムの物理アドレスに変換する。

仮想アドレス空間はページに分割できる。仮想メモリのページは、メモリサブシステム内の物理メモリのページにマップできる。オペレーティングシステムは、ページング技術を使用して、メモリモジュール内のメモリページを介してストレージデバイス内のメモリページにアクセスできる。異なる時点で、メモリモジュール内の同じ仮想メモリページをプロキシとして使用して、ストレージデバイスまたはコンピュータシステム内の別のストレージデバイス内の異なる物理ページのメモリにアクセスできる。

コンピュータシステムには、仮想マシンを作成またはプロビジョニングするためのハイパーバイザ（または仮想マシンモニター）を含めることができる。仮想マシンは、コンピュータシステムで利用可能なリソースとサービスを使用して仮想的に実装されるコンピューティングデバイスである。ハイパーバイザは、仮想マシンの構成要素が専用の物理構成要素であるかのように、仮想マシンをオペレーティングシステムに提示する。ゲストオペレーティングシステムは仮想マシンで実行され、コンピュータシステムで実行されているホストオペレーティングシステムと同様に、仮想マシンで使用可能なリソースとサービスを管理する。ハイパーバイザを使用すると、複数の仮想マシンがコンピュータシステムのリソースを共有でき、仮想マシンがコンピュータ上で実質的に互いに独立して動作できるようになる。

いくつかの実施形態を、添付の図面の図において、限定ではなく一例として例示する。同様の参照は、同様の要素を示している。

いくつかの実施形態による、メモリサブシステムを有する例示的なコンピュータシステムを示す。 いくつかの実施形態による、メモリバスを使用してメモリモジュール内の異なるタイプのメモリにアクセスするモバイルデバイスを示す。 いくつかの実施形態による、メモリサブシステムのメモリデバイスにアクセスするために使用されるメタデータを格納する例示的なコンピュータシステムを示す。 いくつかの実施形態による、メモリモジュールの揮発性及び不揮発性メモリへのホストコンピュータシステムによるメモリバスアクセス用に構成されたメモリモジュールを示す。 少なくともいくつかの実施形態による、メモリバスアクセスを使用してメモリモジュールにアクセスするホストオペレーティングシステムを示している。 いくつかの実施形態による、アドレス空間内のプロセスの仮想アドレス範囲を、コンピュータシステム内のメモリデバイス用の物理アドレスに関連付ける格納されたメタデータに基づいて、コンピュータシステムのアドレス空間内のプロセスのメモリを管理する方法を示す。 本開示の実施形態が動作することができる例示的なコンピュータシステムのブロック図である。 いくつかの実施形態による、メモリバス上のメモリデバイスにアクセスするために１つまたは複数のページテーブルを使用する例示的なコンピュータシステムを示す。 いくつかの実施形態による、ページテーブルエントリを有する例示的なページテーブルを示す。 いくつかの実施形態による、仮想ページの仮想アドレスを異なるメモリタイプのメモリデバイス内の物理アドレスにマッピングするためのページテーブルエントリを生成するための方法を示す。 いくつかの実施形態による、名前空間テーブルを使用して、名前空間をコンピュータシステム内の物理メモリの異なるメモリタイプにマッピングする例示的なコンピュータシステムを示す。 いくつかの実施形態による、コンピュータシステムの異なるタイプのメモリに名前空間をマップするレコードを有する例示的な名前空間テーブルを示す。 いくつかの実施形態による、異なるメモリタイプの物理メモリを有するメモリシステム内の名前空間にデータをバインドするための方法を示す。 いくつかの実施形態による、異なるタイプの物理メモリへのメモリアクセスをマッピングするためにアクセステーブルを使用する例示的なコンピュータシステムを示す。 いくつかの実施形態による、異なるタイプのメモリへのメモリアクセスをマッピングするために使用されるレコードを有する例示的なアクセステーブルを示す。 いくつかの実施形態による、アクセスパターンに基づいてメモリアクセスをメモリにマッピングするための方法を示す。

本明細書の少なくともいくつかの実施形態は、データが格納されているメモリシステムのメモリデバイスを識別するために格納されたメタデータにアクセスすることに関する。本明細書で論じられるような様々な実施形態では、メタデータは、様々なタイプのコンピュータシステムによって格納及びアクセスされ得る。一例では、コンピュータシステムは、システムオンチップ（ＳｏＣ）デバイス上で実行されている１つまたは複数のプロセスによるメモリ使用量を管理するためのメタデータを格納するＳｏＣデバイスである。一例では、モバイルデバイスは、ＳｏＣデバイスを使用して、モバイルデバイス上で実行されている１つまたは複数のアプリケーションのメインメモリの割り当てを管理する。

他の実施形態は、仮想ページの仮想アドレスを、異なるメモリタイプのメモリデバイス内の物理アドレスにマッピングするページテーブルエントリに関する。これらの実施形態は、以下の「メモリタイプへのページテーブルフック」というタイトルのセクションで説明されている。

さらに他の実施形態は、異なるメモリタイプの物理メモリを有するメモリシステム内の名前空間にデータをバインドすることに関する。これらの実施形態は、「データを名前空間にバインドする」というタイトルの以下のセクションで説明されている。

追加の実施形態は、格納されたデータのアクセスパターンに基づいて、あるタイプのメモリデバイスにデータをマッピングすることに関する。一実施形態では、オペレーティングシステムは、第１のタイプのメモリデバイスに格納されたデータのアクセスパターン（例えば、読み取り及び／または書き込みアクセスの頻度）を決定する。アクセスパターンに基づいて、オペレーティングシステムは、データを第１のタイプのメモリデバイス（ＮＶＲＡＭなど）に物理的に格納されているものから、別のタイプのメモリデバイス（ユースケース次第で、高速のＤＲＡＭデバイスや低速のＮＡＮＤフラッシュなど）に移動する。

別の実施形態では、アクセスパターンは、第１のタイプのメモリデバイスに対応する第１のアドレス範囲に格納されたデータに対して決定される。決定されたアクセスパターンに基づいて、データは異なるタイプのメモリデバイスに対応する第２のアドレス範囲に格納される。これらの実施形態は、「アクセスパターンに基づくメモリタイプへのデータのマッピング」というタイトルの以下のセクションで説明されている。

以前のコンピュータシステムは、データを格納するために異なるタイプのメモリデバイスを使用することがよくある。通常使用されるメモリデバイスの１つのタイプはＤＲＡＭであり、これは一般に高速の読み取り及び書き込みアクセスを提供すると考えられている。ＤＲＡＭは通常、コンピュータシステムのメインメモリにデータを格納するために使用される。

フラッシュメモリなどの他のメモリデバイスは、通常、ＤＲＡＭよりも低速であると見なされる。例えば、ＤＲＡＭの読み取りまたは書き込みアクセス待ち時間は、通常、フラッシュメモリの読み取りまたは書き込みアクセス待ち時間よりも大幅に短くなる。特定の例として、一部のメモリデバイスの書き込みアクセス待ち時間は、ＤＲＡＭデバイスの場合よりも数十倍または数百倍も大きくなる可能性がある。

メインメモリにデータを格納するために異なるタイプの物理メモリデバイスを使用する以前のコンピュータシステムでは、プロセッサが様々なプロセスのメモリが実際にメモリデバイスにどのようにマッピングされるかを認識しないという技術的な問題が存在する。例えば、プロセッサは仮想アドレス範囲をプロセスに割り当てることができる。ただし、プロセッサは、仮想アドレス範囲が様々なメモリデバイスにどのようにマップされているかを認識していない。

一例では、プロセスの仮想アドレス範囲が、他のメモリデバイス（ＤＲＡＭなど）よりも大幅に遅い物理メモリデバイス（フラッシュメモリなど）にマップされている場合、プロセスは、プロセスの実行を継続するために必要なメインメモリからデータに迅速にアクセスできないために、強制的に低速で実行される可能性がある。例えば、プロセスは、データ計算または他の処理を続行するためにメインメモリからの応答を必要とする場合がある（例えば、プロセスによる実行中に必要なデータを取得するためにプロセッサがメインメモリに対して行う読み取りアクセス要求のデータを含む応答）。メインメモリから必要なデータが実際に低速の物理メモリデバイスに格納されている場合、応答を待つ間、処理は大幅に遅れる。

本開示の様々な実施形態は、上記の技術的問題の１つまたは複数に対する技術的解決策を提供する。いくつかの実施形態では、コンピュータシステムは、コンピュータシステムによって使用されるメモリデバイス（例えば、メインメモリを提供するために使用されるメモリデバイス）の待ち時間に関するデータを格納する。一例では、コンピュータシステムのプロセッサに見える様々なメモリ領域の待ち時間が知られている（例えば、以下で説明するように、格納されたメタデータに収集及び／または集約された情報によって表される）。

いくつかの実施形態では、プロセッサ、オペレーティングシステム、及び／またはアプリケーション（ソフトウェア設計者によってプログラムされる）は、遅いメモリアクセスによる重大なプロセスの遅延を回避するために、コンピュータシステムによってアクションを開始及び／または実行することができる。例えば、高速メモリ応答を必要とする優先度の高いプロセスは、ＤＲＡＭで実行するように構成できる。

別の例では、モバイルデバイス上で実行されているアプリケーションの優先度を監視できる。アプリケーションの優先度が上がるときに（例えば、低から高に変わると）、プロセッサ及び／またはオペレーティングシステムは、低速メモリデバイスに対応するメインメモリのアドレス範囲からアプリケーションを自動的に転送し、アプリケーションを高速メモリデバイスに対応する新しいアドレス範囲に移動できる。

一例では、メモリデバイスタイプには、ＤＲＡＭ、ＮＶＲＡＭ、及びＮＡＮＤフラッシュが含まれる。プロセスの優先順位は、プロセッサによって決定される（例えば、プロセスによる使用パターンに基づいて）。これらのメモリデバイスタイプへのアドレス範囲マッピングに関する格納されたメタデータに基づいて、プロセッサはプロセスを適切なメモリの待ち時間を有するアドレス範囲に割り当てる。例えば、プロセッサは、プロセスの優先度が低、中、高のいずれであるかを判断できる。プロセスが中の優先度を有すると判断することに基づいて、プロセスに関連するソフトウェア及び／またはデータは、中の待ち時間を有するＮＶＲＡＭメモリデバイスタイプの物理ストレージに対応するアドレス範囲に格納される。

一例では、ＮＶＲＡＭデバイスタイプは３Ｄ ＸＰｏｉｎｔメモリである。一例では、ＮＶＲＡＭデバイスタイプは、抵抗性ランダムアクセスメモリ、磁気抵抗性ＲＡＭ、相変化ＲＡＭ、及び／または強誘電体ＲＡＭであり得る。一例では、ＮＶＲＡＭチップは、コンピュータシステム（例えば、ＮＶＤＩＭＭ－Ｐ）のメインメモリとして使用される。一例では、ＮＶＲＡＭデバイスは、ＤＩＭＭパッケージの不揮発性３Ｄ ＸＰｏｉｎｔメモリを使用して実装される。

別の例では、プロセッサ及び／またはオペレーティングシステムが、優先順位の変更に応答してアプリケーションを異なるアドレス範囲に自動的に転送するように構成されていない場合、アプリケーションのソフトウェアコードは、それ自体、格納されたメタデータから１つ以上の値を読み取るように構成できる。読み取られた値に基づいて、アプリケーション自体がデータストレージを管理できるため、データはより高速なメモリデバイスに対応するアドレス範囲に優先的に保存される。一例では、アプリケーションは、格納されたメタデータへのアクセスを読み取るか、さもなければ提供されることに基づいて、コンピュータシステムで利用可能なメモリデバイスの相対的な待ち時間を決定することができる。一例では、格納されたメタデータは、どのデータが、異なる待ち時間を有する様々な異なるメモリデバイスのどのメモリデバイス上にあるかを指定する。このようにメモリデバイスを指定することにより、アプリケーションは、データの格納に使用されているメモリデバイスに応じて、特定のデータへのアクセスの待ち時間を決定できる。

一例では、モバイルデバイス上のアプリケーションは、オペレーティングシステムによるメインメモリの割り当てを要求するときに（例えば、システムオンチップデバイス上で実行する）、格納されたメタデータを読み取る。一例では、アプリケーションは、特定のタイプのメモリデバイス及び／またはメモリの読み取りまたは書き込みアクセスに関連する特定の待ち時間に対応するメインメモリ内のアドレス範囲を要求する。

一例では、アプリケーションは、格納されたメタデータを読み取るか、さもなければアクセスして、どのメモリが高速で、どのメモリが低速であるかを判断する。モバイルデバイスの第１のコンテキストでは、アプリケーションは高速メモリの割り当てを要求する。モバイルデバイスの第２のコンテキストでは、アプリケーションは低速メモリの割り当てを要求する。一例では、所定のコンテキストの検出に応答して、アプリケーションは、メモリの割り当ての変更を開始または要求する。一例では、アプリケーションは、格納されたメタデータ（例えば、プロセッサによって）に対して行われた更新されたクエリ、及び／またはコンピュータシステムのプロセッサによってアプリケーションに提供されたデータ（例えば、モバイルデバイスの動作特性）に基づいて、コンテキストの変化を決定する。

一実施形態では、コンピュータシステムは、第１のメモリデバイス（例えば、ＤＲＡＭ）及び第２のメモリデバイス（例えば、ＮＶＲＡＭまたはＮＡＮＤフラッシュ）、及び１つまたは複数の処理デバイス（例えば、ＣＰＵまたはシステムオンチップ（ＳｏＣ））を含む。コンピュータシステムはさらに、１つまたは複数の処理デバイスに、オペレーティングシステムによって維持されるアドレス空間のメモリにアクセスすることであって、アクセスすることがアドレス空間内のアドレスを使用した第１のメモリデバイスと第２のメモリデバイスへのアクセスを含む、アクセスすること、アドレス空間の第１のアドレス範囲を第１のメモリデバイスに関連付け、アドレス空間の第２のアドレス範囲を第２のメモリデバイスに関連付けるメタデータを格納すること、及び格納されたメタデータに基づいて、オペレーティングシステムによって、第１のプロセス及び第２のプロセスを含むプロセスを管理することであって、第１のプロセスのデータは第１のメモリデバイスに格納され、第２のプロセスのデータは第２のメモリデバイスに格納される、管理することを命令するように構成された命令を含むメモリを含む。

一実施形態では、コンピュータシステムは、ＤＲＡＭ、ＮＶＲＡＭ、及びＮＡＮＤフラッシュを含むメモリデバイスタイプを使用する。一例では、ＤＲＡＭはＮＶＲＡＭよりも高速であり、これはＮＡＮＤフラッシュよりも高速である。コンピュータシステムは、仮想メモリアドレスを使用してコンピュータシステムのプロセッサが３つの異なるタイプのメモリすべてに直接アクセスできるように構成されている。一例では、プロセッサは、メモリ管理ユニットと通信して、仮想アドレスから物理アドレスへのマッピングシステムを実装する。

一実施形態では、アプリケーションは、異なるタイプのメモリデバイスに基づくメモリ割り当ての最適化を管理または処理するように事前にプログラムされていないか、そうでなければ構成されていない。例えば、これはレガシーソフトウェアプログラムで発生する可能性がある。このタイプの状況では、アプリケーションのメモリ割り当ての最適化を管理するようにオペレーティングシステムを構成できる。

一例では、オペレーティングシステムは、アプリケーションの１つまたは複数の特性を検出するか、さもなければ決定する。オペレーティングシステムは、特性に基づいて、格納されたメタデータを使用して、メインメモリ内の１つ以上のアドレス範囲をアプリケーションにアサインする。一例では、特性は、アプリケーション自体によって提供される情報に基づいて決定される（例えば、アプリケーションがモバイルデバイス上で起動されるとき）。別の例では、特性は、アプリケーションが実行されているコンピュータシステム以外のコンピューティングデバイスによって提供される。一例では、中央リポジトリを使用して、アプリケーションのデータベースまたは特性のテーブルを格納及び更新する。一例では、中央サーバは、使用する物理メモリのタイプに関してオペレーティングシステムにインディケーションを提供する。

一実施形態では、オペレーティングシステムは、コンピュータシステム及び／またはアプリケーションの実行に関連するコンテキストを決定する。オペレーティングシステムは、コンテキストに基づいて、格納されたメタデータを使用して、メインメモリ内の１つ以上のアドレス範囲をアプリケーションにアサインする。

一実施形態では、格納されたメタデータは、データが格納されているデバイスを識別するために使用される。メモリサブシステムには、メモリアドレス空間内のプロセッサ（ＳｏＣなど）でアドレス指定できる複数の物理メモリデバイス（ＤＲＡＭ、ＮＶＲＡＭ、ＮＡＮＤフラッシュなど）がある。メタデータは、どのメモリアドレス領域がどの物理メモリデバイスにマップされるかを指定するために使用される。メタデータをＤＲＡＭ及び／またはプロセッサにロードして（例えば、プロセッサのキャッシュにロードして）、どのデータがどのデバイスにあるかを判断し、及び／またはそれぞれのデータへのアクセスの待ち時間を推定するために使用することができる。

一実施形態では、アプリケーションは、メインメモリを使用するプロセッサを有するモバイルデバイス上で実行されている。アプリケーションは、モバイルデバイスのオペレーティングシステムがアプリケーションで使用するためにメインメモリの一部を割り当てることを要求する。割り当てられたメモリは、論理／仮想メモリ空間にある（例えば、プログラマとプロセッサの実行ユニットから見たメモリアドレスは仮想である）。一実施形態では、仮想メモリアドレスは、ページテーブルによって実際のメモリ／物理メモリにマッピングされる。ページテーブルのマッピングデータの一部は、プロセッサのバッファにキャッシュされる。一例では、バッファはトランスレーションルックアサイドバッファ（ＴＬＢ）である。

一実施形態では、コンピュータシステムは、ＤＲＡＭ、ＮＶＲＡＭ、及びＮＡＮＤフラッシュメモリデバイスを含む。コンピュータシステムのプロセッサは、アドレスによってメインメモリにランダムにアクセスする。メインメモリ内のアドレスは、これら３タイプのメモリデバイス上のデータストレージの物理的な場所に対応している。一例では、デバイスの各々は、同期メモリバスを使用してプロセッサによってアクセスされる。一例では、ＤＲＡＭは、ＣＰＵとメモリコントローラハブとの間でデータを運ぶシステムバスと同期するインターフェイスを有する同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）である。

図１は、いくつかの実施形態による、メモリサブシステム１１０を有する例示的なコンピューティング環境１００を示す。メモリサブシステム１１０は、メモリ構成要素１０９Ａ～１０９Ｎなどの媒体を含むことができる。メモリ構成要素１０９Ａ～１０９Ｎは、揮発性メモリ構成要素、不揮発性メモリ構成要素、またはそれらの組み合わせであり得る。いくつかの実施形態では、メモリサブシステム１１０はメモリモジュールである。メモリモジュールの例には、ＤＩＭＭとＮＶＤＩＭＭが含まれる。いくつかの実施形態では、メモリサブシステム１１０は、ハイブリッドメモリ／ストレージサブシステムである。一般に、コンピューティング環境１００は、メモリサブシステム１１０を使用するコンピュータシステム１２０を含むことができる。例えば、コンピュータシステム１２０は、メモリサブシステム１１０にデータを書き込み、メモリサブシステム１１０からデータを読み取ることができる。

コンピュータシステム１２０は、コンピューティングデバイス、例えばモバイルデバイス、ＩｏＴデバイス、デスクトップコンピュータ、ラップトップコンピュータ、ネットワークサーバ、またはメモリ及び処理デバイスを含むそのようなコンピューティングデバイスであり得る。コンピュータシステム１２０は、メモリサブシステム１１０を含むか、またはそれに結合することができ、その結果、コンピュータシステム１２０は、メモリサブシステム１１０からデータを読み取る、またはメモリサブシステム１１０にデータを書き込むことができる。コンピュータシステム１２０は、物理ホストインターフェイスを介してメモリサブシステム１１０に結合することができる。本明細書で使用する場合、「結合する」とは、概して、構成要素間の接続を指し、これは、電気、光、磁気などの接続を含め、有線であろうと無線であろうと、間接的な通信接続または直接的な通信接続（例えば、介入構成要素無し）であり得る。物理ホストインターフェイスの例には、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）インターフェイス、ペリフェラル構成要素インターコネクトエクスプレス（ＰＣＩｅ）インターフェイス、ユニバーサルシリアルバス（ＵＳＢ）インターフェイス、ファイバーチャネル、シリアル接続ＳＣＳＩ（ＳＡＳ）、ダブルデータレート（ＤＤＲ）メモリバスなどが含まれるが、これらに限定されない。物理ホストインターフェイスを使用して、コンピュータシステム１２０とメモリサブシステム１１０の間でデータを送信できる。コンピュータシステム１２０は、メモリサブシステム１１０がＰＣＩＥインターフェイスによってコンピュータシステム１２０と結合されているときに、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）インターフェイスをさらに利用して、メモリ構成要素１０９Ａ～１０９Ｎにアクセスすることができる。物理ホストインターフェイスは、メモリサブシステム１１０とコンピュータシステム１２０との間で制御、アドレス、データ、及び他の信号を渡すためのインターフェイスを提供することができる。

図１は、例としてメモリサブシステム１１０を示している。一般に、コンピュータシステム１２０は、共有通信接続、複数の別個の通信接続、及び／または通信接続の組み合わせを介して、複数のメモリサブシステムにアクセスすることができる。一例では、各メモリサブシステム１１０は、メモリバスを介して処理デバイス１１８によってランダムにアクセスされる異なるタイプのメモリデバイスであり得る。

コンピュータシステム１２０は、処理デバイス１１８及びコントローラ１１６を含む。処理デバイス１１８は、例えば、マイクロプロセッサ、中央処理装置（ＣＰＵ）、プロセッサの処理コア、実行ユニットなどであり得る。場合によっては、コントローラ１１６は、メモリコントローラ、メモリ管理ユニット、及び／またはイニシエータと呼ばれることがある。一例では、コントローラ１１６は、コンピュータシステム１２０と１つまたは複数のメモリサブシステム１１０との間で結合されたバスを介した通信を制御する。

一般に、コントローラ１１６は、メモリ構成要素１０９Ａ～１０９Ｎへの所望のアクセスのために、コマンドまたは要求をメモリサブシステム１１０に送信することができる。コントローラ１１６は、メモリサブシステム１１０と通信するためのインターフェイス回路をさらに含むことができる。インターフェイス回路は、メモリサブシステム１１０から受信した応答をコンピュータシステム１２０のための情報に変換することができる。

コンピュータシステム１２０のコントローラ１１６は、メモリサブシステム１１０のコントローラ１１５と通信して、メモリ構成要素１０９Ａ～１０９Ｎでのデータの読み取り、データの書き込み、またはデータの消去などの動作及び他のそのような動作を実行することができる。場合によっては、コントローラ１１６は、処理デバイス１１８の同じパッケージ内に統合される。他の場合では、コントローラ１１６は、処理デバイス１１８のパッケージから分離されている。コントローラ１１６及び／または処理デバイス１１８は、ハードウェア、例えば１つまたは複数の集積回路及び／または個別の構成要素、バッファメモリ、キャッシュメモリ、またはそれらの組み合わせを含むことができる。コントローラ１１６及び／または処理デバイス１１８は、マイクロコントローラ、特殊目的の論理回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）など）、または別の適切なプロセッサであり得る。

メモリ構成要素１０９Ａ～１０９Ｎは、様々な異なるタイプの不揮発性メモリ構成要素及び／または揮発性メモリ構成要素の任意の組み合わせを含むことができる。不揮発性メモリ構成要素の例には、否定論理積（ＮＡＮＤ）タイプのフラッシュメモリが含まれる。一例では、メモリ構成要素１０９Ａ～１０９Ｎのそれぞれは、シングルレベルセル（ＳＬＣ）またはマルチレベルセル（ＭＬＣ）（例えば、トリプルレベルセル（ＴＬＣ）またはクワッドレベルセル（ＱＬＣ））などのメモリセルの１つまたは複数のアレイを含むことができる。いくつかの実施形態では、特定のメモリ構成要素は、メモリセルのＳＬＣ部分及びＭＬＣ部分の両方を含むことができる。メモリセルの各々は、コンピュータシステム１２０によって使用されるデータの１つまたは複数のビット（例えば、データブロック）を格納することができる。

ＮＡＮＤタイプのフラッシュメモリなどの不揮発性メモリ構成要素は一例であるが、メモリ構成要素１０９Ａ～１０９Ｎは、揮発性メモリなどの他の任意のタイプのメモリに基づくことができる。いくつかの実施形態では、メモリ構成要素１０９Ａ～１０９Ｎは、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、位相変化メモリ（ＰＣＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、スピン注入磁化反転（ＳＴＴ）ＭＲＡＭ、強誘電体トランジスタランダムアクセスメモリ（ＦｅＴＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、導電性ブリッジＲＡＭ（ＣＢＲＡＭ）、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）、酸化物ベースのＲＲＡＭ（ＯｘＲＡＭ）、否定論理和（ＮＯＲ）フラッシュメモリ、電気的に消去可能なプログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）、ナノワイヤベースの不揮発性メモリ、メモリスタテクノロジを組み込んだメモリ、及び不揮発性メモリセルの３Ｄ ＸＰｏｉｎｔアレイであり得るが、これらに限定されない。不揮発性メモリのクロスポイントアレイは、スタック可能なクロスグリッドデータアクセスアレイと組み合わせて、バルク抵抗の変化に基づいてビットストレージを実行できる。さらに、多くのフラッシュベースのメモリとは対照的に、クロスポイント不揮発性メモリは、不揮発性メモリセルを事前に消去せずに不揮発性メモリセルをプログラムできるインプレース書き込み操作を実行できる。さらに、メモリ構成要素１０９Ａ～１０９Ｎのメモリセルは、データを格納するために使用されるメモリ構成要素のユニットを参照することができるメモリページまたはデータブロックとしてグループ化することができる。

メモリサブシステム１１０のコントローラ１１５は、メモリ構成要素１０９Ａ～１０９Ｎと通信して、メモリ構成要素１０９Ａ～１０９Ｎでのデータの読み取り、データの書き込み、またはデータの消去などの操作及び他のそのような操作を実行できる（例えば、コントローラ１１６によってコマンドバスにスケジュールされたコマンドに応答して）。コントローラ１１５は、１つまたは複数の集積回路及び／または個別の構成要素、バッファメモリ、またはそれらの組み合わせなどのハードウェアを含むことができる。コントローラ１１５は、マイクロコントローラ、特殊目的の論理回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）など）、または別の適切なプロセッサであり得る。コントローラ１１５は、ローカルメモリ１１９に格納された命令を実行するように構成された処理デバイス１１７（プロセッサ）を含むことができる。図示の例では、コントローラ１１５のローカルメモリ１１９は、様々なプロセス、操作、論理フロー、及びメモリサブシステム１１０とコンピュータシステム１２０との間の通信の処理を含む、メモリサブシステム１１０の動作を制御するルーチンを実行するための命令を格納するように構成された埋め込みメモリを含む。いくつかの実施形態では、ローカルメモリ１１９は、メモリポインタ、フェッチされたデータを格納するメモリレジスタを含むことができる。ローカルメモリ１１９はまた、マイクロコードを記憶するための読み取り専用メモリ（ＲＯＭ）を含むことができる。図１の例示的なメモリサブシステム１１０は、コントローラ１１５を含むものとして示され、本開示の別の実施形態では、メモリサブシステム１１０は、コントローラ１１５を含まなくてもよく、代わりに、外部制御（例えば、外部ホストによって、またはメモリサブシステムとは別のプロセッサまたはコントローラによって提供される）に依拠し得る。

一般に、コントローラ１１５は、コンピュータシステム１２０からコマンドまたは操作を受信することができ、コマンドまたは操作を命令または適切なコマンドに変換して、メモリ構成要素１０９Ａ～１０９Ｎへの所望のアクセスを達成することができる。コントローラ１１５は、ウェアレベリング操作、ガベージコレクション操作、エラー検出及びエラー訂正コード（ＥＣＣ）操作、暗号化操作、キャッシング操作、及び論理ブロックアドレスと物理ブロックアドレスとの間のアドレス変換などの他の操作を担うことができ、これらは、メモリ構成要素１０９Ａ～１０９Ｎに関連付けられている。コントローラ１１５は、物理ホストインターフェイスを介してコンピュータシステム１２０と通信するためのホストインターフェイス回路をさらに含むことができる。ホストインターフェイス回路は、コンピュータシステムから受信したコマンドをコマンド命令に変換して、メモリ構成要素１０９Ａ～１０９Ｎにアクセスし、また、メモリ構成要素１０９Ａ～１０９Ｎに関連する応答をコンピュータシステム１２０の情報に変換することができる。

メモリサブシステム１１０はまた、図示されていない追加の回路または構成要素を含むことができる。いくつかの実施形態では、メモリサブシステム１１０は、キャッシュまたはバッファ１２１（例えば、ＤＲＡＭまたはＳＲＡＭ）、及びコントローラ１１５からアドレスを受信し、メモリ構成要素１０９Ａ～１０９Ｎにアクセスするためのアドレスを復号できるアドレス回路（例えば、行デコーダと列デコーダ）を含み得る。

コンピューティング環境１００は、データが格納されているメモリデバイスを識別するために使用されるメタデータを格納するコンピュータシステム１２０内のメタデータ構成要素１１３を含む（例えば、上記の様々な実施形態で論じられるように）。メタデータ構成要素１１３の一部は、コンピュータシステム１２０及び／またはメモリサブシステム１１０上に常駐することができる。一例では、メタデータの一部は、ローカルメモリ１１９及び／またはバッファ１２１に格納される。一例では、メタデータの一部は、代替的に及び／または追加的に、コントローラ１１６のキャッシュに格納される（例えば、トランスレーションルックアサイドバッファに格納される）。

一例では、メモリサブシステム１１０は、ＤＤＲまたは他のタイプの同期メモリバスを介して、コンピュータシステム１２０が異なるタイプのメモリデバイス内のデータにアクセスすることを提供することができる。一実施形態では、ＤＩＭＭ上のＮＶＲＡＭ内のデータ及びＤＲＡＭ内のデータへのアクセスが提供される。一例では、データは、ＤＤＲメモリバスを介して行われるホスト読み取り／書き込み要求中にアクセスするために、コンピュータシステム１２０のランダムアクセスメモリアドレス空間でアクセス可能にされる。

一例では、コンピュータシステム１２０は、（ページへのアクセスのための）ページイン要求をコントローラ１１５に送信する。ページイン要求を受信することに応答して、コントローラ１１５は、不揮発性メモリデバイスなどの低速デバイスから揮発性メモリデバイス（例えば、メモリサブシステム１１０上のＤＲＡＭ）にページを移動する。

一例では、コンピュータシステム１２０は、ページアウト要求をコントローラ１１５に送信する。ページアウト要求を受信することに応答して、コントローラ１１５は、揮発性メモリ（例えば、メモリサブシステム１１０上のＤＲＡＭ）からデータを、バッファ１２１を介して不揮発性メモリに移動する。

いくつかの実施形態では、コンピュータシステム１２０内のコントローラ１１６及び／または処理デバイス１１８は、メタデータ構成要素１１３の少なくとも一部を含む。例えば、コントローラ１１６及び／または処理デバイス１１８は、メタデータ構成要素１１３を実装する論理回路を含むことができる。例えば、コンピュータシステム１２０の処理デバイス１１８（プロセッサ）は、本明細書で説明するように、どのデバイスにデータがメタデータ構成要素１１３用に格納されているかを識別する操作を実行するためにメモリに格納された命令を実行するように構成することができる。いくつかの実施形態では、メタデータ構成要素１１３は、コンピュータシステム１２０のオペレーティングシステム、デバイスドライバ、またはアプリケーション（例えば、コンピュータシステム１２０上で実行されるアプリケーション）の一部である。

いくつかの実施形態では、メモリサブシステム１１０内のコントローラ１１５及び／または処理デバイス１１７は、メタデータ構成要素１１３の少なくとも一部を含む。例えば、コントローラ１１５及び／または処理デバイス１１７は、メタデータ構成要素１１３を実装する論理回路を含むことができる。

一例では、中央処理装置（ＣＰＵ）は、ＣＰＵに接続されたメモリシステム内のメモリにアクセスすることができる。例えば、中央処理装置（ＣＰＵ）は、メタデータ構成要素１１３の格納されたメタデータへのクエリに基づいてメモリにアクセスするように構成することができる。

図２は、いくつかの実施形態による、メモリバス２０３を使用してメモリモジュール２０５内の異なるタイプのメモリにアクセスするモバイルデバイス２００を示す。図２は、異なるタイプのメモリを有するコンピュータシステムを示している。図２のコンピュータシステムは、モバイルデバイス２００と、メモリバス２０３を介してモバイルデバイス２００に接続されたメモリモジュール２０５とを含む。メモリモジュール２０５は、図１に示されるメモリサブシステム１１０の例である。

モバイルデバイス２００は、中央処理装置または１つまたは複数の処理コアを備えたマイクロプロセッサであり得る処理デバイス１１８を含む。モバイルデバイス２００は、キャッシュメモリ２１１を有することができる。キャッシュメモリ２１１の少なくとも一部は、任意選択で、処理デバイス１１８の同じ集積回路パッケージ内に統合することができる。

図２に示されるメモリモジュール２０５は、複数のタイプのメモリがある（例えば、２２１と２２３）。例えば、タイプＡの２２１のメモリ（例えば、ＤＲＡＭ）は、タイプＢの２２３のメモリ（例えば、ＮＶＲＡＭ）よりも高速である。例えば、メモリバス２０３は、ダブルデータレートバスであり得る。一般に、いくつかのメモリモジュール（例えば、２０５）をメモリバス２０３に結合することができる。

処理デバイス１１８は、メタデータ構成要素１１３を使用してコンピュータシステム内のメモリの一部にアクセスするように、命令（例えば、オペレーティングシステム及び／または１つまたは複数のデバイスドライバ）を介して構成される。例えば、メモリモジュール２０５のタイプＢ２２３（例えば、ＮＶＲＡＭ）のメモリにアクセスすることができ、またはメモリモジュール２０５のタイプＡ２２１（例えば、ＤＲＡＭ）のメモリにアクセスすることができる。一実施形態では、メモリモジュール２０５のタイプＢ２２３のメモリは、メモリモジュール２０５のタイプＡ２２１のメモリをアドレス指定することによってのみアクセス可能である。

タイプＡ２２１のメモリ及びタイプＢ２２３のメモリへのデータアクセスを管理するために、コントローラ２２７をメモリモジュール２０５に設けることができる。一実施形態では、コントローラ２２７は、バッファ１２１との間でデータを転送するときに、モバイルデバイス２００及びメモリモジュール２０５によるＤＲＡＭまたはＮＶＲＡＭへのアクセスを多重化する。一例では、メモリバス２０３は、モバイルデバイス２００とメモリモジュール２０５との間のＤＤＲインターフェイスとしてホストＤＤＲチャネルを提供する。一例では、ページがＮＶＲＡＭメモリからバッファ１２１に取り出されると、従来のＤＤＲ４スロット（例えば、ホストＤＤＲチャネル）を介してモバイルデバイスがアクセスするためにページをロードすることができる。

一般に、メモリサブシステム（例えば、２０５）は、メモリ（例えば、２２１、…、２２３）などの媒体を含むことができる。メモリ（例えば、２２１、…、２２３）は、揮発性メモリ、不揮発性メモリ（ＮＶＭ）、及び／またはそれらの組み合わせを含むことができる。処理デバイス１１８は、各メモリサブシステム（例えば、メモリモジュール２０５）にデータを書き込み、メモリサブシステム（例えば、メモリモジュール２０５）から直接または間接的にデータを読み取ることができる。

一実施形態では、メモリモジュール２０５は、バッファ１２１を使用することによって、不揮発性メモリまたは揮発性メモリへのメモリバスアクセスを提供する。一例では、メモリモジュール２０５は、ＤＤＲバスを介してモバイルデバイス２００に結合されたＤＩＭＭである。記憶媒体は、例えば、クロスポイントメモリである。

一実施形態では、モバイルデバイスは、読み取り／書き込み操作のために（例えば、ＤＤＲ４バスを使用して）通信チャネルを介してメモリモジュールと通信する。モバイルデバイスは、メモリモジュールなどのコンピュータ周辺機器をコンピュータバス（シリアルＡＴ接続（ＳＡＴＡ）、周辺機器相互接続（ＰＣＩ）、ＰＣＩｅＸｔｅｎｄｅｄ（ＰＣＩ－Ｘ）、ＰＣＩＥｘｐｒｅｓｓ（ＰＣＩｅ））、通信部分、及び／またはコンピュータネットワークなど）などの相互接続を介して接続できる１つまたは複数の中央処理装置（ＣＰＵ）を持つことができる。

一実施形態では、メモリモジュールを使用して、プロセッサのデータを不揮発性または揮発性の記憶媒体に記憶することができる。メモリモジュールは、通信チャネルを使用してモバイルデバイスとの通信を実装するホストインターフェイスを有する。一実施形態では、メモリモジュール２０５は、例えば、処理デバイス１１８からの通信に応答して動作を実行するためのファームウェアを実行するコントローラ２２７を有する。一例では、メモリモジュールは、揮発性ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及びＮＶＲＡＭを含む。ＤＲＡＭ及びＮＶＲＡＭは、処理デバイス１１８によってアクセス可能なデータをメモリアドレス空間に格納する。

図示のように、図２のコンピュータシステムは、モバイルデバイスを実装するために使用される。処理デバイス１１８は、メモリサブシステム（例えば、２０５）からデータを読み取る、またはメモリサブシステムにデータを書き込むことができる。

物理ホストインターフェイスを使用して、処理デバイス１１８とメモリサブシステム（例えば、２０５）との間でデータを送信することができる。物理ホストインターフェイスは、メモリサブシステム（例えば、２０５）と処理デバイス１１８との間で制御、アドレス、データ、及び他の信号を渡すためのインターフェイスを提供することができる。

一般に、メモリサブシステム（例えば、メモリモジュール２０５）は、メモリ（例えば、２２１、…、２２３）を提供するメモリ集積回路などのメモリデバイスのセットを接続するプリント回路基板を含む。メモリサブシステム（例えば、２０５）上のメモリ（例えば、２２１、…、２２３）は、異なるタイプの不揮発性メモリデバイス及び／または揮発性メモリデバイスの任意の組み合わせを含むことができる。

いくつかの実装形態では、メモリ（例えば、２２１、…、２２３）は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、位相変化メモリ（ＰＣＭ）、マグネトランダムアクセスメモリ（ＭＲＡＭ）、否定論理和（ＮＯＲ）フラッシュメモリ、電気的に消去可能なプログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）、及び／または不揮発性メモリセルのクロスポイントアレイを含むことができるが、これらに限定されない。

メモリサブシステム（例えば、メモリモジュール２０５）は、処理デバイス１１８からの要求、コマンドまたは命令に応答するメモリ（例えば、２２１、…、２２３）と通信して、メモリ（例えば、２２１、…、２２３）のデータの読み取り、データの書き込み、またはデータの消去などの操作及び他のそのような操作を実行するコントローラ（例えば、２２７）を有することができる。コントローラ（例えば、２２７）は、１つまたは複数の集積回路及び／または個別の構成要素、バッファメモリ、またはそれらの組み合わせなどのハードウェアを含むことができる。コントローラ（例えば、２２７）は、マイクロコントローラ、特殊目的の論理回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）など）、または別の適切なプロセッサであり得る。コントローラ（例えば、２２７）は、ローカルメモリに格納された命令を実行するように構成された１つまたは複数のプロセッサ（処理デバイス）を含むことができる。

コントローラのローカルメモリ（例えば、２２７）は、メモリサブシステム（例えば、２０５）と処理デバイス１１８との間の通信の処理を含む、メモリサブシステム（例えば、２０５）の動作を制御する様々なプロセス、操作、論理フロー、及びルーチンを実行するための命令、及び以下でより詳細に説明される他の機能を格納するように構成された組み込みメモリを含むことができる。コントローラのローカルメモリ（例えば、２２７）は、マイクロコードを格納するための読み取り専用メモリ（ＲＯＭ）及び／または、例えば、メモリポインタ、フェッチされたデータなどを格納するメモリレジスタを含むことができる。

図２の例示的なメモリサブシステム２０５は、コントローラ２２７を含むものとして示され、本開示の別の実施形態では、メモリサブシステム（例えば、２０５）は、コントローラ（例えば、２２７）を含まなくてもよく、代わりに、外部制御（例えば、メモリサブシステム（例えば、２０５）とは別のプロセッサまたはコントローラによって提供される）に依拠し得る。

一般に、コントローラ（例えば、２２７）は、通信チャネル（例えば、２０３）の標準通信プロトコルに従って、処理デバイス１１８からコマンド、要求、または命令を受信することができ、メモリ（例えば、２２１、…、２２３）への所望のアクセスを達成するための、メモリサブシステム（例えば、２０５）内の詳細な命令または適切なコマンドへの標準プロトコルに準拠してコマンド、要求、または命令を変換することができる。例えば、コントローラ（例えば、２２７）は、メモリ（例えば、２２１、…、２２３）に関連付けられている論理アドレスと物理アドレスの間のアドレス変換などの操作を担う。コントローラ（例えば、２２７）は、物理ホストインターフェイスを介して処理デバイス１１８と通信するためのホストインターフェイス回路をさらに含むことができる。ホストインターフェイス回路は、処理デバイス１１８から受信したコマンドをコマンド命令に変換して、メモリデバイス（例えば、２２１、…、２２３）にアクセスし、また、メモリデバイス（例えば、２２１、…、２２３）に関連する応答を処理デバイス１１８のための情報に変換することができる。

メモリサブシステム（例えば、２０５）はまた、図示されていない追加の回路または構成要素を含むことができる。いくつかの実施形態では、メモリサブシステム２０５は、キャッシュまたはバッファ（例えば、ＤＲＡＭ）、及びコントローラ（例えば、２２７）からアドレスを受信し、メモリ（例えば、２２１、…、２２３）にアクセスするためのアドレスを復号できるアドレス回路（例えば、行デコーダと列デコーダ）を含み得る。

一例では、メモリバス２０３は、メモリサブシステム（例えば、２０５）に電力を供給し、及び／または所定のプロトコルを介してメモリサブシステム（例えば、２０５）と通信するための１つまたは複数のコネクタを有し、メモリサブシステム（例えば、２０５）は、処理デバイス１１８から電力、データ、及びコマンドを受信するための１つまたは複数のコネクタを有する。一例では、処理デバイス１１８は、１つまたは複数のオペレーティングシステムを実行して、コンピュータシステム内のメモリの一部（例えば、ＮＶＲＡＭに格納されたページ）が同期メモリアクセスを使用してアクセスされるメモリアクセスを含むサービスを提供することができる。

図３は、いくつかの実施形態による、メモリサブシステム３０２のメモリデバイスにアクセスするために使用されるメタデータ３２０を格納する例示的なコンピュータシステム３００を示す。メモリサブシステム３０２でアクセスされるメモリデバイスには、ＤＲＡＭ３０４、ＮＶＲＡＭ３０６、及びＮＡＮＤフラッシュ３０８が含まれる。一実施形態では、コンピュータシステム３００は、代替的に及び／または追加的に、メモリデバイスにアクセスするために使用されるＤＲＡＭ３０４にメタデータ３２２を格納する。

一実施形態では、コンピュータシステム３００の処理デバイス３１０は、アドレス空間内のメモリにアクセスする。一例では、メモリは、１つまたは複数のアプリケーションを実行するときに処理デバイス３１０によって使用されるメインメモリである。処理デバイス３１０は、アドレス空間内のアドレスを使用して異なるメモリデバイスにアクセスする。

一実施形態では、メタデータ３２０、３２２は、アドレス空間の第１のアドレス範囲をメモリデバイス（例えば、ＤＲＡＭ３０４）に関連付け、アドレス空間の第２のアドレス範囲を、異なるメモリデバイス（例えば、ＮＶＲＡＭ３０６またはＮＡＮＤフラッシュ３０８）に関連付ける。一例では、ＤＲＡＭ３０４の待ち時間は、ＮＶＲＡＭ３０６及びＮＡＮＤフラッシュ３０８の待ち時間よりも短い。

処理デバイス３１０上で実行されるアプリケーションは、メモリタイプ３１４を含むように構成されるアプリケーション３１２を含む。アプリケーション３１２が最初に起動されるとき、アプリケーション３１２は、コンピュータシステム３００のメインメモリ内のメモリの割り当ての要求とともに、メモリタイプ３１４を処理デバイス３１０に提供する。

メモリの割り当ての要求に応答して、処理デバイス３１０は、メタデータ３２０へのクエリを行い、及び／またはメタデータ３２２へのクエリを送信する。これらのクエリの一方または両方からの結果に基づいて、処理デバイス３１０は、アドレス空間内のアドレス範囲をアプリケーション３１２に割り当てる。

一実施形態では、アプリケーション３１２は、メモリデバイスに関連する待ち時間のインディケーションを処理デバイス３１０に要求する。処理デバイス３１０は、メタデータ３２０、３２２にアクセスして結果を取得し、この結果に基づいて、アプリケーション３１２への待ち時間のインディケーションを提供する。アプリケーション３１２は、待ち時間のインディケーションを受信することに応答して、メモリデバイスの特定の１つに対応するメモリの割り当て、メモリタイプ３１４に対応するメモリデバイス、または少なくとも１つ以上の所定の閾値及び／または要件を満たす性能特性を有するメモリの割り当てを要求する。

一実施形態では、メタデータ３２２は、仮想アドレス空間内のアドレス範囲をメモリサブシステム３０２のメモリデバイス内の物理アドレスに関連付けるデータを格納する。一例では、メタデータ３２２は、ＮＶＲＡＭの場合はアドレス範囲３２４を格納し、ＮＡＮＤフラッシュの場合はアドレス範囲３２６を格納する。一例では、アドレス範囲３２４は、処理デバイス３１０の仮想アドレスまたは論理アドレスをＮＶＲＡＭ３０６の物理アドレスにマッピングする。一例では、アドレス範囲３２６は、処理デバイス３１０の仮想アドレスまたは論理アドレスをＮＡＮＤフラッシュ３０８の物理アドレスにマッピングする。一実施形態では、メタデータ３２０または３２２は、ＤＲＡＭ３０４に格納されたデータのために処理デバイス３１０のアドレスをマッピングする１つまたは複数のアドレス範囲を格納する。

一実施形態では、メタデータ３２２は、コンピュータシステム３００のメモリ管理ユニット３１６の物理アドレスへの仮想アドレスのマッピングを提供するページテーブル３２８の一部として格納される。処理デバイス３１０は、メモリ管理ユニット３１６に仮想アドレスを提供し、メモリ管理ユニット３１６は、トランスレーションルックアサイドバッファ３１８にアクセスして、メモリサブシステム３０２のメモリデバイスの１つで物理アドレスを取得する。

一実施形態では、トランスレーションルックアサイドバッファ３１８は、ページテーブル３２８からのデータの一部を格納するキャッシュである。一例では、バッファ３１８は、メタデータ３２２の一部を格納する。一実施形態では、コンピュータシステム３００に格納されたメタデータ３２０の一部は、メモリサブシステム３０２内のメモリデバイスにアクセスするときにメモリ管理ユニット３１６によるアクセスのためにトランスレーションルックアサイドバッファ３１８にコピーされる。

一実施形態では、処理デバイス３１０は、異なるメモリデバイスのメモリ特性をアプリケーション３１２に提供する。アプリケーション３１２は、提供されたメモリ特性に基づいてメモリの割り当てを要求する。

一実施形態では、処理デバイス３１０は、アプリケーション３１２から要求された待ち時間を受け取る。アドレス範囲は、要求された待ち時間に基づいてアプリケーション３１２に割り当てられる。

一実施形態では、処理デバイス３１０は、アプリケーション３１２に関連する優先度を決定する。アプリケーション３１２に割り当てられるアドレス範囲は、決定された優先度に基づく。一例では、決定された優先度で使用するために、より高速なメモリデバイスタイプが選択される。処理デバイス３１０は、メタデータ３２０、３２２を使用して、選択されたより高速なメモリデバイスタイプのメモリデバイスにデータを物理的に格納するアドレス範囲を選択する。

一実施形態では、処理デバイス３１０は、アプリケーション３１２の優先度の変更を決定する。一例では、アプリケーション３１２の優先度の増加に基づいて、処理デバイス３１０は、アドレス空間においてアプリケーション３１２に使用されるメモリ割り当てを変更する。一例では、優先度の増加に応答して、処理デバイス３１０は、メタデータ３２０、３２２にアクセスして、より高速な物理メモリデバイスに対応するアドレス範囲を決定する。

一実施形態では、処理デバイス３１０は、アドレス空間におけるアプリケーション３１２によるデータアクセスに関連する特性を観察することに基づいて、アプリケーション３１２の優先度を決定する。観察された特性は、アプリケーション３１２のメモリ使用量を割り当てるために使用することができる。一実施形態では、処理デバイス３１０は、物理メモリデバイスに関連する１つまたは複数の待ち時間を決定する。メタデータ３２０、３２２は、決定された１つまたは複数の待ち時間に関するデータを格納し、これは、メインメモリの割り当てを最初に割り当て及び／または変更するときに処理デバイス３１０によって使用することができる。

図４は、いくつかの実施形態による、ホストコンピュータシステム（図示せず）による揮発性メモリ４０２及び不揮発性メモリ４０４へのメモリバスアクセスのために構成されるメモリモジュール４０１を示す。メモリモジュール４０１は、メモリサブシステム３０２またはメモリモジュール２０５の例である。一例では、メモリモジュール４０１はハイブリッドＤＩＭＭである。揮発性メモリ４０２は、例えば、ＤＲＡＭである。

メモリモジュール４０１は、マルチプレクサ４０８を使用して、メモリコントローラ４１６による揮発性メモリ４０２及び不揮発性メモリ４０４へのアクセスを提供する。メモリコントローラ４１６は、ホストシステムによる読み取り／書き込みアクセスを処理するためにホストインターフェイス４０６に結合されている。一実施形態では、マルチプレクサ４０８は、ホストインターフェイス４０６を介してホストシステムから読み取りまたは書き込みコマンドを受信することに応答して、メモリコントローラ４１６から受信された信号に基づいて制御される。

一例では、ホストシステムは、メモリモジュール４０１（例えば、ＤＩＭＭ）上のメモリ空間（例えば、ＤＲＡＭメモリアドレス空間）にアクセスする。ＤＩＭＭは、ＤＲＡＭのチャネルとして自身をホストに公開する。一実施形態では、ホストシステムのハイパーバイザは、ＤＩＭＭ上のデータ移動を制御する。例えば、メモリブロックをＤＲＡＭアドレス空間に出し入れし、ＤＲＡＭページをホスト上で実行されているソフトウェアに公開するように要求される。ソフトウェアは、例えば、仮想マシン（ＶＭ）で実行される。

一例では、ページイン／アウト制御パスが、ドライバが現在ＤＲＡＭまたはＮＶＲＡＭにあるページを要求するために提供される。一例では、ＮＶＲＡＭはＤＲＡＭよりもはるかに大きな容量を有する。

一例では、メモリモジュール４０１はＤＩＭＭとして実装される。不揮発性メモリ４０４は、３Ｄ ＸＰｏｉｎｔメモリパッケージによって提供される。一例では、３Ｄ ＸＰｏｉｎｔメモリから取得されたデータのページがバッファにコピーされ、バッファからコピーされる（ページイン／ページアウト）。

一例では、ホストシステムは、通常のＤＤＲ４タイミングを使用して、任意のＤＲＡＭまたはＮＶＲＡＭアドレスへの読み取り／書き込みアクセスを有する。例えば、ホストは、これらの時間帯にＤＤＲ４ルールごとに任意のトラフィックを生成できる。

一例では、不揮発性メモリ４０４の完全なＤＤＲアドレス空間がホストシステムに公開されている。様々な実施形態によれば、コンピュータシステム１２０のコントローラ（例えば、コントローラ１１６）は、従来のＤＲＡＭへのアクセスの場合と同じように（例えば、同じ読み取り／書き込み及びリフレッシュタイミングサイクル）動作することができる。

図５は、少なくともいくつかの実施形態による、メモリバスを使用してメモリモジュール５０２にアクセスするホストオペレーティングシステム２４１を示している。メモリモジュール５０２は、バッファ４１０を含む。バッファ４１０は、バッファ１２１の例である。一例では、バッファ４１０は、メタデータ３２２及び／またはページテーブル３２８の少なくとも一部を格納する。コマンド及びデータは、ホストインターフェイス４０６を介してホストオペレーティングシステム２４１から受信される。一例では、ホストオペレーティングシステム２４１は、コンピュータシステム１２０または３００上で実行される。

一実施形態では、デバイスドライバ２４７（例えば、バックエンドドライバ）は、ハイパーバイザ２４５を介したメモリアクセスのために構成される。一例では、図５のシステムは、図１～３のコンピュータシステムに実装されている。

一例では、ホストオペレーティングシステム２４１は、図１または２のコンピュータシステムの処理デバイス１１８、または図３の処理デバイス３１０上で動作する。ホストオペレーティングシステム２４１は、メモリモジュール２０５またはメモリサブシステム３０２などのメモリサブシステムのメモリ（例えば、２２１、…、２２３）を使用してメモリサービスを提供する１つまたは複数のデバイスドライバ（例えば、２４７）を含む。

一実施形態では、バックエンドドライバ２４７は、マッピングテーブル２４６を維持する。例えば、ドライバ２４７は、マッピングテーブル２４６を維持して、ＤＲＡＭ３０４、ＮＶＲＡＭ３０６、及びＮＡＮＤフラッシュ３０８に格納されたデータのページのマッピングを含む。

一実施形態では、ホストオペレーティングシステム２４１は、仮想マシン２４９をプロビジョニングするハイパーバイザ２４５を含む。仮想マシン２４９は、図１～３のコンピューティングシステムのハードウェアを使用してホストオペレーティングシステム２４１によって提供されるリソース及びサービスを介して実装される仮想ハードウェアを有する。例えば、ハイパーバイザ２４５は、メモリモジュール２０５などのメモリサブシステムのメモリの一部（例えば、２２１、…、２２３）を使用して、仮想マシン２４９の一部として仮想メモリをプロビジョニングすることができる。

仮想マシン２４９は、ゲストオペレーティングシステム２４３が、オペレーティングシステム２４３が仮想マシンでのプロビジョニングと同じまたは類似のハードウェアのセットを有する物理コンピューティングマシン上で実行されているのと同じように、ゲストオペレーティングシステム２４３で実行されているアプリケーション（例えば、２５１、…、２５３）にリソース及び／またはサービスを提供することを可能にする。ハイパーバイザ２４５は、仮想マシンにプロビジョニングされた仮想ハードウェアと、ホストオペレーティングシステム２４１によって管理されるコンピューティングシステム内のハードウェアのサービスとの間のマッピングを管理する。

デバイスドライバ２４８（例えば、フロントエンドドライバ）は、バックエンドドライバ２４７と通信する。ドライバ２４７及びドライバ２４８は、追加のＤＤＲ容量（例えば、ＤＲＡＭまたはＮＶＲＡＭの容量）が利用可能である場合、メモリバルーニングのために通信することができる。

図５は、仮想マシン２４９がハイパーバイザ２４５によってプロビジョニングされる例を示している。一般に、ハイパーバイザ２４５は、同じゲストオペレーティングシステム２４３または異なるゲストオペレーティングシステムを実行できる複数の仮想マシン（例えば、２４９）をプロビジョニングすることができる。様々な仮想マシンを使用するために、様々なユーザ及び／またはアプリケーションプログラムのセットをアサインすることができる。

場合によっては、ホストオペレーティングシステム２４１は、仮想マシンのプロビジョニングのためのサービスを提供することに特化されており、他のアプリケーションプログラムを実行しない。あるいは、ホストオペレーティングシステム２４１は、アプリケーション（例えば、２５１、…、２５３）などの他のアプリケーションプログラムをサポートするための追加のサービスを提供することができる。

一実施形態では、デバイスドライバ２４７は、仮想マシン２４９によって使用するために、より遅いメモリ（例えば、ＮＶＲＡＭ）からより速いメモリ（例えば、ＤＲＡＭ）へのページのページインを要求するように構成され得る。この要求は、アプリケーション（例えば、図３のアプリケーション３１２）からの要求に応答して行われ得る。ページを要求した後、データのページを低速のメモリから高速のメモリにロード及び／または転送することにより、ページは高速のメモリで使用可能になる。一例では、処理デバイス３１０は、メタデータ３２０、３２２として格納されたアドレス範囲情報に基づいて、ページを低速メモリから高速メモリに移動する。一例では、低速メモリは、メモリモジュール４０１内の不揮発性メモリ４０４であり得、より高速なメモリは、同じメモリモジュール４０１内の揮発性メモリ４０２である。

一実施形態では、データの転送（例えば、ホストオペレーティングシステム２４１によるページイン要求に応答して実行される）は、同じメモリモジュール４０１内などの同じメモリサブシステム内で実行され、メモリバス２０３などの処理デバイス１１８に接続された通信チャネルの輻輳を回避または低減する。例えば、データは、デバイスドライバ２４７からの１つまたは複数のコマンド、要求、及び／または命令に応答して、メモリモジュール２０５内のコントローラ２２７の制御下にて、メモリモジュール２０５内のより遅いメモリ２２３（例えば、ＮＶＲＡＭまたはＮＡＮＤフラッシュ）からメモリモジュール２０５内のより速いメモリ２２１（例えば、ＤＲＡＭ）にコピーされ得る。

一実施形態では、ハイパーバイザ２４５は、デバイスドライバ２４７に、メモリサブシステム（例えば、メモリモジュール２０５）内のメモリ（例えば、２２１、…、２２３）にアクセスするように要求するだけでなく、デバイスドライバ２４７に、使用するメモリ（例えば、２２１、…、２２３、…、または２２５）内のページの管理に使用できる情報を提供する。一例では、提供される情報は、格納されたメタデータ３２０または３２２を含む。

一例では、ドライバ２４７は、メモリモジュール５０２（例えば、ＤＩＭＭ）内のメモリアドレス空間にアクセスするために使用されるメモリモードドライバである。ドライバ２４７は、どのページがＤＩＭＭの揮発性メモリにあるかをいつでも制御できる。１つのアプローチでは、例えば、メモリアドレス空間はゲストオペレーティングシステム２４３に公開される。このハイパーバイザ環境では、ゲストオペレーティングシステム２４３は、ＤＩＭＭの不揮発性メモリ（例えば、ＮＶＲＡＭ及びＤＲＡＭ）の全記憶容量を見る。

一例では、ＤＤＲ ＤＲＡＭ内にあるいくつかのページのみが、ホストオペレーティングシステム２４１を介してアクティブにページインされる。存在しないページへのゲストアクセスがある場合、ホストシステムのメモリ管理ユニット（ＭＭＵ）のページフォールトパスは、ドライバ２４７をトリガーして、ページのロード（ページイン）を引き起こす。一例では、ページは制御レジスタを介してロードされる。ページが実際にＤＤＲ ＤＲＡＭに存在すると、ドライバ２４７は（マッピングテーブル２４６を介して）ＭＭＵマッピングを設定できるため、ゲストアプリケーションはそのデータを直接読み書きできる。

一例では、ゲストのフロントエンドドライバとホストのバックエンドドライバは、メモリアドレス空間へのアクセスに関して通信する。一例では、ページが古くなっていると判断する場合（例えば、所定の閾値に基づいて頻繁に使用されていない場合）、ＤＤＲメモリアドレス空間に現在マップされているデータの一部をＮＶＲＡＭメモリ（例えば、ＳＲＡＭバッファを介して）にプッシュバックして他のページをページインするためにＤＲＡＭメモリ内のスペースを利用可能にするように要求される。バックエンドドライバ２４７は、ＤＤＲ ＤＲＡＭからＮＶＲＡＭメモリにデータを移動するためのページアウト要求を通信する。

一実施形態では、バックエンドドライバ２４７は、メモリモードドライバとして動作する。ドライバ２４７がロードされるまで、メモリモジュール５０２のＮＶＲＡＭメモリ容量にアクセスできない。メモリモードドライバとしてのこの動作中、ゲストオペレーティングシステム２４３はメモリを通常どおりに認識し、ドライバ２４７はページイン及びページアウト操作用にメモリモジュールにＤＲＡＭページを予約する。

ドライバ２４７は、ＮＶＲＡＭメモリをゲストオペレーティングシステム２４３に公開し、ページマッピングを維持する（例えば、マッピングテーブル２４６において）。例えば、ドライバ２４７は、現在ＤＲＡＭにあるページとＮＶＲＡＭメモリにあるページの間のマッピングを維持する。

一例では、ドライバ２４７は、現在ＤＲＡＭに格納されている任意のページをマッピングするために、ホストシステムにメモリ管理ユニットマッピングテーブルを設定する。マップされたページの外部にアクセスしてページイン要求をトリガーする場合は、ゲストからのページフォールトパスを使用できる。ページアウト要求を実行して、ＤＲＡＭのメモリ空間を維持することができる。

一実施形態では、動作はメモリモードに限定されない。ドライバ２４７は、ＮＶＲＡＭメモリがブロックモードストレージとして公開されているブロックモードドライバとしても動作できる。

一実施形態では、メモリモジュール５０２は、ＳＲＡＭバッファ（図示せず）にあるページのリストを含むそれ自体のマッピングテーブルを維持する。ページがＳＲＡＭバッファに移動されると、メモリモジュール５０２は、ページイン完了信号をホストシステムに返すことができる。これらにより、ホストシステムがこれらの特定のページ（複数可）にアクセスするまでの待ち時間を短縮できる。ドライバ２４７は、そのマッピングが設定されるまで、ページイン要求が完了するまでホストがそのページ（複数可）にアクセスしないことを保証する。

一実施形態では、ドライバ２４７は、ページアウト操作を実施する。一例では、この操作はスレッドとしてトリガーされる。この操作は、空きページをＤＲＡＭメモリから交換し、有効なページのマッピングを変更する。

図６は、いくつかの実施形態による、アドレス空間内のプロセスの仮想アドレス範囲をコンピュータシステム内のメモリデバイス用の物理アドレスに関連付ける格納されたメタデータに基づいて、コンピュータシステムのアドレス空間内のプロセスのメモリを管理する方法を示す。例えば、図６の方法は、図１～３のシステムに実装することができる。

図６の方法は、ハードウェア（例えば、処理デバイス、回路、専用論理、プログラム可能な論理、マイクロコード、デバイスのハードウェア、集積回路など）、ソフトウェア（例えば、処理デバイスで実行される命令）、またはそれらの組み合わせを含むことができる処理論理によって実行することができる。いくつかの実施形態では、図６の方法は、少なくとも部分的に、１つまたは複数の処理デバイス（例えば、図３の処理デバイス３１０）によって実行される。

特定のシーケンスまたは順序で示されているが、別段の指定がない限り、プロセスの順序は変更することができる。したがって、図示された実施形態は例としてのみ理解されるべきであり、図示されたプロセスは異なる順序で実行することができ、いくつかのプロセスは並行して実行することができる。さらに、様々な実施形態では、１つまたは複数のプロセスを省略することができる。したがって、すべての実施形態ですべてのプロセスが必要とされるわけではない。他のプロセスフローも可能である。

ブロック６０１において、オペレーティングシステムは、アドレス空間にメモリを維持する。アドレス空間内のアドレスを使用して第１のメモリデバイス及び第２のメモリデバイスにアクセスすることを含めて、メモリにアクセスする。一例では、オペレーティングシステムは、図３の処理デバイス３１０上で実行される。一例では、第１のメモリデバイスは、ＤＲＡＭ３０４であり、第２のメモリデバイスは、ＮＶＲＡＭ３０６である。一例では、第１のメモリデバイスは、ＮＶＲＡＭ３０６であり、第２のメモリデバイスは、ＮＡＮＤフラッシュ３０８である。

ブロック６０３において、アドレス空間の第１のアドレス範囲を第１のメモリデバイスに関連付けるメタデータが格納される。メタデータは、アドレス空間の第２のアドレス範囲を第２のメモリデバイスにも関連付ける。一例では、格納されたメタデータは、図３のメタデータ３２０及び／または３２２である。一例では、第１のアドレス範囲はアドレス範囲３２４であり、第２のアドレス範囲はアドレス範囲３２６である。

ブロック６０５において、コンピュータシステムで実行されているプロセスは、格納されたメタデータに基づいて管理される。プロセスには、第１のプロセスと第２のプロセスが含まれる。第１のプロセスのデータは第１のメモリデバイスに格納され、第２のプロセスのデータは第２のメモリデバイスに格納される。一例では、第１のプロセスのデータは、アドレス範囲３２４に格納され、第２のプロセスのデータは、アドレス範囲３２６に格納される。一例では、第１のプロセスのデータは、メタデータ３２０、３２２のアドレス範囲に格納され、ＤＲＡＭ３０４の物理メモリストレージに対応する。一例では、コンピュータシステムは、コンピュータシステム１２０または３００である。

一実施形態では、方法は、コンピュータシステムの処理デバイス（例えば、図３の処理デバイス３１０）によって、アドレス空間内のメモリにアクセスすることであって、コンピュータシステムのメモリデバイスは、アドレス空間のアドレスを使用する処理デバイスによりアクセスされる、アクセスすること、アドレス空間の第１のアドレス範囲を第１のメモリデバイス（例えば、ＤＲＡＭ３０４）に関連付け、アドレス空間の第２のアドレス範囲を第２のメモリデバイス（例えば、ＮＶＲＡＭ３０６）に関連付けるメタデータ（例えば、メタデータ３２０及び／または３２２）を格納することであって、第１のメモリデバイスの第１の待ち時間は、第２のメモリデバイスの第２の待ち時間とは異なる、格納すること、及び格納されたメタデータに基づいて、コンピュータシステム上で実行されているアプリケーション（例えば、アプリケーション３１２）に第１のアドレス範囲を割り当てること、を含む。

一実施形態では、第１のアドレス範囲をアプリケーションに割り当てることは、アプリケーションによる要求に応答して実行される。

一実施形態では、方法はアプリケーションによる第１の要求に応答して、第１の待ち時間が第２の待ち時間よりも大きいというインディケーションを提供すること、インディケーションに基づいてアプリケーションによって行われた第２の要求を受信すること、第２の要求の受信に応答して、第２のアドレス範囲をアプリケーションに割り当てることを、さらに含む。

一実施形態では、第１の待ち時間は第２の待ち時間よりも短く、メタデータは第１のメモリデバイスに格納される。

一実施形態では、コンピュータシステムは、メモリバスを使用して、第１のメモリデバイス及び第２のメモリデバイスにアクセスし、メタデータは、第２のメモリデバイスに格納される。

一実施形態では、メタデータは、第１のメモリデバイスに格納され、方法は、メタデータの少なくとも一部をバッファ（例えば、トランスレーションルックアサイドバッファ３１８）にロードすることをさらに含み、処理デバイスは、バッファをクエリし、第１のアドレス範囲の仮想アドレスに対応する物理アドレスを決定する。

一実施形態では、コンピュータシステムはシステムオンチップデバイスであり、バッファはトランスレーションルックアサイドバッファである。

一実施形態では、方法は、アプリケーションに、第１のメモリデバイス及び第２のメモリデバイスのメモリ特性を提供することをさらに含み、第１のアドレス範囲をアプリケーションに割り当てることは、提供されたメモリ特性に基づいてアプリケーションによって行われた要求に応答することである。

一実施形態では、方法は、アプリケーションから要求された待ち時間を受信することをさらに含み、第１のアドレス範囲をアプリケーションに割り当てることは、要求された待ち時間にさらに基づく。

一実施形態では、方法は、アプリケーションに関連する優先度を決定することをさらに含み、第１のアドレス範囲をアプリケーションに割り当てることは、優先度にさらに基づく。

一実施形態では、第１の待ち時間は第２の待ち時間よりも短く、第１のアドレス範囲をアプリケーションに割り当てる前に、アプリケーションは第２のアドレス範囲に割り当てられ、第１のアドレス範囲をアプリケーションに割り当てることは、アプリケーションに関連する優先度の増加を決定することに応答して実行される。

一実施形態では、アプリケーションに関連する優先度の増加を決定することは、アドレス空間におけるアプリケーションによるデータアクセスに関する１つまたは複数の観察に基づく。

一実施形態では、方法は、処理デバイスによって、メモリデバイスに関連する待ち時間を決定することをさらに含み、メタデータを格納することは、決定された待ち時間をさらに格納することを含む。

一実施形態では、システムは、第１のメモリデバイス、第２のメモリデバイス、少なくとも１つの処理デバイス、及び少なくとも処理デバイスに、オペレーティングシステムによって維持されるアドレス空間のメモリにアクセスすることであって、アクセスすることがアドレス空間内のアドレスを使用した第１のメモリデバイスと第２のメモリデバイスへのアクセスを含む、アクセスすること、アドレス空間の第１のアドレス範囲を第１のメモリデバイスに関連付け、アドレス空間の第２のアドレス範囲を第２のメモリデバイスに関連付けるメタデータを格納すること、及び格納されたメタデータに基づいて、オペレーティングシステムによって、第１のプロセス及び第２のプロセスを含むプロセスを管理することであって、第１のプロセスのデータは第１のメモリデバイスに格納され、第２のプロセスのデータは第２のメモリデバイスに格納される管理すること、を命令するように構成された命令を含むメモリを含む。

一実施形態では、第１のプロセスは第１の優先度を有し、第２のプロセスは第２の優先度を有し、第１のメモリデバイスは、第１の優先度が第２の優先度よりも高いとの決定に応答して、第１のプロセスのデータを格納するように選択される。

一実施形態では、第１のプロセスは、第１のアプリケーションに対応する。命令はさらに、データを格納するために使用するメモリのタイプを示す第１のアプリケーションからの要求を受信するように少なくとも１つの処理デバイスに指示するように構成され、第１のメモリデバイスは、示されたタイプのメモリに基づいて、第１のプロセスのデータを格納するために選択される。

一実施形態では、システムは、メタデータを格納するためのバッファをさらに含み、オペレーティングシステムは、第１のプロセスから第１のアドレス範囲の仮想アドレスを受け取り、バッファにアクセスして、仮想アドレスに対応する第１のメモリデバイスの物理アドレスを決定する。

一実施形態では、第１のメモリデバイスの読み取り待ち時間は、第２のメモリデバイスの読み取り待ち時間よりも短く、命令は、メタデータを第１のメモリデバイスに格納するように少なくとも１つの処理デバイスに指示するようにさらに構成される。

一実施形態では、システムは、第１のプロセスのために格納されたデータにアクセスするときに、第１のアドレス範囲の仮想アドレスを第１のメモリデバイスの物理アドレスにマッピングするように構成されたメモリ管理ユニット（例えば、メモリ管理ユニット３１６）をさらに備える。

一実施形態では、非一時的な機械可読記憶媒体は、少なくとも１つの処理デバイスで実行されるとき、少なくとも１つの処理デバイスに、少なくとも、アドレスのメモリにアクセスすることであって、コンピュータシステムのメモリデバイスは、アドレス空間内のアドレスを使用して、少なくとも１つの処理デバイスによってアクセスされる、アクセスすること、アドレス空間の第１のアドレス範囲を第１のメモリデバイスに関連付け、アドレス空間の第２のアドレス範囲を第２のメモリデバイスに関連付けるメタデータを格納すること、コンピュータシステム上で実行されるアプリケーションに、第１のメモリデバイスの第１の待ち時間が第２のメモリデバイスの第２の待ち時間よりも小さいことを示す第１のデータを提供すること、アプリケーションに第１のデータを提供することに応答して、アプリケーションに関連する第２のデータが第１のメモリデバイスに格納されるという要求をアプリケーションから受信すること、第２のデータを保存するというアプリケーションからの要求に応答して、格納されたメタデータをクエリして結果を提供すること、及び結果に基づいて、第２のデータを第１のメモリデバイスに格納すること、を引き起こす命令を格納する。

図７は、本開示の実施形態が動作することができる例示的なコンピュータシステムのブロック図である。図７は、コンピュータシステム６００の例示的なマシンを示しており、その中で、マシンに、本明細書で論じられる方法論のいずれか１つまたは複数を実行させるための命令のセットを実行することができる。いくつかの実施形態では、コンピュータシステム６００は、メモリサブシステム（例えば、図１のメモリサブシステム１１０）を含む、結合される、または利用するホストシステム（例えば、図１のコンピュータシステム１２０）に対応することができる、またはメタデータ構成要素１１３の動作を実行するために使用することができる（例えば、図１～６を参照して説明したメタデータ構成要素１１３に対応する動作を実行するための命令を実行するため）。代替の実施形態では、マシンを、ＬＡＮ、イントラネット、エキストラネット、及び／またはインターネット内の他のマシンに接続する（例えば、ネットワーク接続する）ことができる。マシンは、クライアントサーバネットワーク環境内のサーバまたはクライアントマシンの資格で、ピアツーピア（または分散）ネットワーク環境内のピアマシンとして、またはクラウドコンピューティングインフラストラクチャまたは環境内のサーバまたはクライアントマシンとして動作することができる。

マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチもしくはブリッジ、モノのインターネット（ＩＯＴ）デバイス、またはそのマシンによって講じられるアクションを指定する命令のセットを（連続してまたは別の方法で）実行できる任意のマシンである場合がある。さらに、単一のマシンが例示されるが、用語「マシン」はまた、本明細書で考察される方法論のうちの任意の１つまたは複数の全てあるいは一部を実行するために、個々でまたは共同して命令のセット（または複数のセット）を実行するマシンの任意の集まりを含めるように利用されるべきである。

例示的なコンピュータシステム６００は、処理デバイス６０２、メインメモリ６０４（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、例えば同期ＤＲＡＭ（ＳＤＲＡＭ）またはラムバスＤＲＡＭ（ＲＤＲＡＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）など）、及びデータストレージシステム６１８を含んでおり、これらは、バス６３０（多重バスを含むことができる）を介して互いに通信する。

処理デバイス６０２は、マイクロプロセッサ、中央処理装置などのような１つ以上の汎用処理デバイスを表すことができる。より詳細には、処理デバイスは、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、または他の命令セットを実施するプロセッサ、または命令セットの組み合わせを実施するプロセッサとすることができる。処理デバイス６０２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなどのような、１つ以上の専用処理デバイスとすることができる。処理デバイス６０２は、本明細書で論じられる動作及びステップを遂行するための命令６２６を実行するように構成することができる。コンピュータシステム６００は、ネットワーク６２０を介して通信するためのネットワークインターフェイスデバイス６０８を、さらに含むことができる。

データストレージシステム６１８は、本明細書で説明される方法論または機能のうちの任意の１つ以上を具体化する命令６２６またはソフトウェアの１つまたは複数のセットが記憶される機械可読記憶媒体６２４（コンピュータ可読媒体としても知られる）を含むことができる。命令６２６はまた、メインメモリ６０４内または処理デバイス６０２内に、コンピュータシステム６００による当該処理デバイスの実行中に完全にまたは少なくとも部分的に常駐することができ、メインメモリ６０４及び／または処理デバイス６０２はまた、機械可読記憶媒体を構成する。機械可読記憶媒体６２４、データストレージシステム６１８、及び／またはメインメモリ６０４は、図１のメモリサブシステム１１０に対応することができる。

一実施形態では、命令６２６は、メタデータ構成要素１１３（例えば、図１～６を参照して説明されたメタデータ構成要素１１３）に対応する機能を実装するための命令を含む。機械可読記憶媒体６２４は単一の媒体であるように一例の実施形態には示されているが、用語「機械可読記憶媒体」は、命令の１つまたは複数のセットを格納する単一の媒体または複数の媒体を含むように利用されるべきである。

メモリタイプへのページテーブルフック
次に、仮想ページの仮想アドレスを異なるメモリタイプのメモリデバイス内の物理アドレスにマッピングするページテーブルエントリに関連する様々な実施形態を以下に説明する。以下の説明の一般性は、上記の様々な実施形態によって制限されない。

データを格納するために異なるタイプの物理メモリデバイスを使用するコンピュータシステムの以前のメモリ管理ユニットでは、ＭＭＵが様々な仮想ページのメモリが異なるタイプのメモリデバイスに物理的にマッピングされる方法を認識しないという技術的な問題が存在する（例えば、仮想ページがＤＲＡＭ対ＮＶＲＡＭまたはフラッシュメモリの物理アドレスにマップされているかどうか）。例えば、ＭＭＵは、各仮想ページが様々なタイプのメモリデバイスにどのようにマップされるかに関するデータを格納しない。さらに、メモリタイプの無知は１つの制限にすぎない。物理アドレスが異なれば、同種のメモリシステム（ＮＵＭＡアーキテクチャなど）でもアクセス特性（ＭＭＵは認識しない）に違いが生じる可能性がある。

一例では、プロセスの仮想ページが、他のメモリデバイス（ＤＲＡＭなど）よりも大幅に遅い物理メモリデバイス（フラッシュメモリなど）にマップされている場合、プロセスは、データに迅速にアクセスできないために強制的に低速で実行される可能性がある。例えば、プロセスを続行するために、メインメモリからの仮想ページが必要になる場合がある。必要な仮想ページが実際に低速の物理メモリデバイスに格納されている場合、仮想ページへのアクセスを待機している間、プロセスは大幅に遅れる。

以下に説明する様々な実施形態は、上記の技術的問題の１つまたは複数に対する技術的解決策を提供する。一実施形態では、方法は、少なくとも１つの処理デバイス（例えば、ＣＰＵ及び／またはＭＭＵ）によって、仮想ページを第１のメモリタイプと関連付けること、仮想ページの仮想アドレスを第１のメモリタイプの第１のメモリデバイス内の物理アドレスにマップするためのページテーブルエントリを生成すること、及び、ページテーブルエントリを使用して、第１のメモリデバイスの物理アドレスに仮想ページを格納することを含む。一例では、ページテーブルエントリは、メモリ管理ユニット及び／またはマイクロプロセッサのキャッシュにコピーされている。一例では、ページテーブルエントリは、中央処理装置のメインメモリに仮想ページを格納するときにメモリ管理ユニットによって使用されるトランスレーションルックアサイドバッファ（ＴＬＢ）にコピーされている。

一実施形態では、モバイルデバイスのオペレーティングシステムは、メモリタイプに関連付けられた仮想ページの位置を管理する。例えば、メモリタイプは、ＤＲＡＭ、ＮＶＲＡＭ、またはＮＡＮＤフラッシュである。仮想ページが特定のメモリタイプに関連付けられているとき、オペレーティングシステムは、仮想ページの論理アドレスを対応するメモリタイプにマップするためのページテーブルエントリを生成する。プロセッサは、メモリタイプを変更することにより、メモリページを別のタイプのメモリに転送するように要求できる。

一例では、コンピューティングデバイス上で実行されるアプリケーションまたは他のソフトウェアは、アプリケーションまたは他のソフトウェアが処理に使用することを望むメモリタイプを識別する情報をオペレーティングシステムに提供した。それに応じて、オペレーティングシステムは、アプリケーションまたはソフトウェアの１つまたは複数の仮想ページを、アプリケーションまたはソフトウェアによって要求された識別されたメモリタイプに対応する物理メモリデバイスに関連付ける。例えば、アプリケーションからのＮＶＲＡＭメモリタイプの要求に応答して、仮想ページがアプリケーションに割り当てられる。割り当てられた仮想ページに対応する物理アドレスは、ＮＶＲＡＭデバイス（クロスポイントメモリデバイスなど）にデータを格納するために使用される。

図８は、いくつかの実施形態による、メモリバス８１２上のメモリデバイスにアクセスするために１つまたは複数のページテーブル８０４、８０６を使用する例示的なコンピュータシステム８００を示す。メモリデバイスは、メモリサブシステム８０２のＤＲＡＭ３０４、ＮＶＲＡＭ３０６、及びＮＡＮＤフラッシュ３０８を含むことができる。

コンピュータシステム８００は、図３のコンピュータシステム３００の例である。メモリサブシステム８０２は、図３のメモリサブシステム３０２の例である。メモリバス８１２は、図２のメモリバス２０３の例である。

オペレーティングシステム８０８は、処理デバイス３１０上で実行される。オペレーティングシステム８０８は、処理デバイス３１０のメインメモリを様々なアプリケーションに割り当てる。これらのアプリケーションには、メモリタイプ３１４を有するアプリケーション３１２が含まれる。一例では、メモリタイプ３１４は、アプリケーション３１２のコードに埋め込まれている。一例では、メモリタイプ３１４は、異なるコンピューティングデバイス（図示せず）によって処理デバイス３１０に提供される。一例では、異なるコンピューティングデバイスは、メモリ割り当てのためのアプリケーション３１２による要求に関連してメモリタイプ３１４を提供するサーバである。

オペレーティングシステム８０８は、メモリ管理ユニット（ＭＭＵ）３１６を使用してコンピュータシステム８００のメモリを管理する。一実施形態では、アプリケーション３１２を含むアプリケーションに関連付けられた仮想ページは、メモリサブシステム８０２に存在する物理メモリにマッピングされる。ＭＭＵ３１６は、ページテーブルエントリにアクセスして、アプリケーションがアクセスする必要のある仮想ページに対応するメモリ内の物理アドレスを決定する。

ページテーブルエントリは、ページテーブル８０４及び／またはページテーブル８０６に格納することができる。一例では、ＭＭＵ３１６は、仮想ページに対応する仮想アドレスを提供することによって、ページテーブル８０４、８０６をクエリする。クエリの結果は、メモリデバイス（ＤＲＡＭ３０４など）の物理アドレスである。

一実施形態では、ページテーブル８０４は、ＤＲＡＭ３０４に格納されている。一実施形態では、ページテーブル８０６は、コンピュータシステム８００のメモリに格納される。一例では、ページテーブルエントリがコンピュータシステム８００に存在しないとき、ＭＭＵ３１６はページテーブル８０４にアクセスする。一例では、ページテーブルエントリは、ページテーブル８０４とページテーブル８０６との間で分割される。一例では、ページテーブル８０６のページテーブルエントリは、より高い優先度を有するプロセスに対応する。一例では、処理デバイス３１０は、アプリケーションに対応する処理デバイス３１０によって受信されたメモリタイプに基づいて、アプリケーションに対応するプロセスに優先度をアサインする。

一実施形態では、ＭＭＵ３１６は、メモリ管理のためにページテーブル８０４とメタデータ３２２の両方を使用する。一例では、ＭＭＵ３１６は、メタデータ３２２を使用して、仮想ページに対応するデータを記憶するためのメモリデバイスを選択する。選択されたメモリデバイスは、要求されたメモリタイプ（例えば、メモリタイプ３１４）に対応することができる。一実施形態では、ＭＭＵ３１６は、メモリ管理のためにページテーブル８０６とメタデータ３２０の両方を使用する。

一実施形態では、ページテーブル８０４、８０６からのページテーブルエントリのいくつかは、トランスレーションルックアサイドバッファ（ＴＬＢ）８１０にコピーされる。仮想アドレスを物理アドレスにマッピングするとき、ＭＭＵ３１６は最初に仮想アドレスに対応するページテーブルエントリのためのＴＬＢ８１０をチェックする。ＴＬＢ８１０のページテーブルエントリには、メタデータ３２０、３２２からコピーされたデータを含めることもできる。

一実施形態では、アプリケーション３１２は、処理デバイス３１０によるメモリの割り当てを要求する。それに応答して、オペレーティングシステム８０８は、ＭＭＵ３１６を使用してページテーブルエントリを生成し、アプリケーション３１２の仮想ページの仮想アドレスをメモリデバイス内の物理アドレスにマッピングする。メモリデバイスは、メモリタイプ３１４のものとして選択される。一実施形態では、メタデータ３２２は、メモリデバイスを選択するために使用される。一実施形態では、ページテーブルエントリを生成した後、ページテーブルエントリのコピーがＴＬＢ８１０に格納され、及び／またはメタデータ３２０、３２２が更新される。

一実施形態では、処理デバイス３１０は、アプリケーション３１２に関連する変更を決定する。一例では、変更は、アプリケーション３１２によって実行される１つまたは複数の機能の優先度の変更である。一例では、変更は、セキュリティコンテキストなど、アプリケーション３１２に関連するコンテキストの変更である。

変更を決定することに応答して、オペレーティングシステム８０８は、アプリケーション３１２の１つまたは複数の仮想ページを新しいメモリタイプに関連付ける。例えば、アプリケーション３１２のメモリタイプは、アプリケーション３１２のより高い優先度を決定することに応答して、ＮＶＲＡＭからＤＲＡＭに変更することができる。新しいメモリタイプへの変更に応答して、ページテーブルエントリが更新され、仮想ページの仮想アドレスが新しいメモリタイプの新しいメモリデバイスの物理アドレスにマップされる。次に、ＭＭＵ３１６は、更新されたページテーブルエントリを使用して、現在使用されているメモリデバイスから新しいメモリデバイスに仮想ページを転送する。

一実施形態では、コンピュータシステム８００及び／または処理デバイス３１０は、システムオンチップ（ＳｏＣ）である。一例では、ＳｏＣは、コンピューティングデバイスの任意の２つ以上の構成要素を統合する集積回路またはチップであるか、またはそれらを含むことができる。２つ以上の構成要素は、中央処理装置（ＣＰＵ）、グラフィックス処理デバイス（ＧＰＵ）、メモリ、入出力ポート、及びセカンダリストレージのうちの少なくとも１つまたは複数を含むことができる。例えば、ＳｏＣには、ＣＰＵ、ＧＰＵ、グラフィックス及びメモリインターフェイス、ハードディスク、ＵＳＢ接続、ランダムアクセスメモリ、読み取り専用メモリ、セカンダリストレージ、またはそれらの任意の組み合わせを単一の回路ダイに含めることができる。また、プロセッサチップがＳｏＣである場合、ＳｏＣは少なくともＣＰＵ及び／またはＧＰＵを含むことができる。

ＳｏＣの一例では、２つ以上の構成要素を単一の基板またはマイクロチップ（チップ）に埋め込むことができる。一般に、ＳｏＣは、ＳｏＣがそのすべての構成要素を単一の集積回路に統合するという点で、従来のマザーボードベースのアーキテクチャとは異なるが、一方、マザーボードは取り外し可能または交換可能な構成要素を収納して接続する。２つ以上の構成要素が単一の基板またはチップに統合されているため、ＳｏＣは、同等の機能を備えたマルチチップ設計よりも消費電力が少なく、占有面積もはるかに少なくなる。いくつかの実施形態では、本明細書で説明するメモリシステムまたはサブシステムは、モバイルコンピューティングデバイス（スマートフォンなど）、組み込みシステム、及びモノのインターネット（ＩｏＴ）デバイスのＳｏＣに接続するか、またはその一部にすることができる。一実施形態では、メモリサブシステム８０２は、Ｓ ｏＣであるか、またはＳｏＣに含まれることができる。また、メモリサブシステム８０２がＳｏＣである場合、ＳｏＣは、少なくともデータ処理ユニットを含むことができる。

図９は、いくつかの実施形態による、ページテーブルエントリ９０２、９０４を有する例示的なページテーブル９００を示す。各ページテーブルエントリ９０２、９０４は、仮想アドレス、対応する物理アドレス、及びメモリタイプを含む。一例では、メモリタイプはメモリタイプ３１４である。一例では、メモリタイプ３１４は、プロセスへのメインメモリの新しい割り当てまたは割り当ての変更に応答してページテーブルエントリを更新するために使用される。様々な実施形態では、各エントリ９０２、９０４は、プロセス識別子、使用状況データ、及び／またはメモリデバイス識別子をさらに含み得る。ページテーブル９００は、ページテーブル８０４または８０６の例である。

一実施形態では、各ページテーブルエントリについて、仮想アドレスは、アプリケーション３１２などのアプリケーションの仮想ページに対応する。物理アドレスは、メモリサブシステム８０２のメモリデバイス内の場所に対応する。メモリタイプは、物理アドレスのメモリデバイスのタイプに対応している。

一実施形態では、各ページテーブルエントリのプロセス識別子は、仮想アドレスで仮想ページを使用している処理デバイス３１０上で実行されているプロセスを識別するために使用される。例えば、プロセス識別子は、コンピュータシステム８００で実行されている各プロセスの一意の識別子である。

一実施形態では、各ページテーブルエントリの使用状況データは、ページテーブルエントリの仮想アドレスで仮想ページに格納されたデータに関連するアクセスまたは他の使用法に関するデータに対応することができる。一例では、使用状況データは、仮想ページの使用パターンに関連している。一例では、使用パターンは、仮想ページ内のデータへのアクセスの頻度である。一例では、アクセスの頻度は、読み取り及び／または書き込みアクセスのためであり得る。一例では、使用状況データは、仮想ページ内のデータの最後の使用時間に関連している。

一実施形態では、各ページテーブルエントリは、メモリデバイス識別子を含むことができる。一例では、メモリデバイス識別子は、仮想アドレスに対応するデータが格納されている物理メモリデバイスを一意に識別する。一例では、メモリデバイス識別子は、ＤＲＡＭ３０４またはＮＶＲＡＭ３０６に一意に対応する。

一実施形態では、各ページテーブルエントリは、メタデータ３２０及び／または３２２の少なくとも一部をさらに含むことができる。一例では、含まれるメタデータは、物理メモリデバイスのアドレス範囲である可能性がある。

図１０は、いくつかの実施形態による、仮想ページの仮想アドレスを異なるメモリタイプのメモリデバイス内の物理アドレスにマッピングするためのページテーブルエントリを生成するための方法を示す。例えば、図１０の方法は、図８のシステム、または図７のコンピュータシステム６００に実装することができる。

図１０の方法は、ハードウェア（例えば、処理デバイス、回路、専用論理、プログラム可能な論理、マイクロコード、デバイスのハードウェア、集積回路など）、ソフトウェア（例えば、処理デバイスで実行される命令）、またはそれらの組み合わせを含むことができる処理論理によって実行することができる。いくつかの実施形態では、図１０の方法は、少なくとも部分的に、１つまたは複数の処理デバイス（例えば、図８の処理デバイス３１０）によって実行される。

特定のシーケンスまたは順序で示されているが、別段の指定がない限り、プロセスの順序は変更することができる。したがって、図示された実施形態は例としてのみ理解されるべきであり、図示されたプロセスは異なる順序で実行することができ、いくつかのプロセスは並行して実行することができる。さらに、様々な実施形態では、１つまたは複数のプロセスを省略することができる。したがって、すべての実施形態ですべてのプロセスが必要とされるわけではない。他のプロセスフローも可能である。

ブロック１００１において、仮想ページは、第１のメモリタイプに関連付けられている。一例では、第１のメモリタイプはＤＲＡＭ、ＮＶＲＡＭ、またはフラッシュメモリである。一例では、仮想ページはアプリケーション３１２に対応する。一例では、仮想ページは、処理デバイス３１０によって使用されるメインメモリの割り当ての要求に応答して、アプリケーション３１２に割り当てられたメモリに対応する。

ブロック１００３で、ページテーブルエントリが生成される。ページテーブルエントリは、仮想ページの仮想アドレスを、第１のメモリタイプのメモリデバイスの物理アドレスにマップする。一例では、ページテーブルエントリは、ページテーブル８０４または８０６に存在する。一例では、メモリデバイスは、ＤＲＡＭ３０４、ＮＶＲＡＭ３０６、またはＮＡＮＤフラッシュ３０８である。

ブロック１００５で、ページテーブルエントリを使用して、仮想ページはメモリデバイスの物理アドレスに格納される。一例では、メモリ管理ユニット３１６は、トランスレーションルックアサイドバッファ８１０にキャッシュされたページテーブルエントリを使用して仮想ページを格納する。

一実施形態では、方法は、少なくとも１つの処理デバイス（例えば、処理デバイス３１０及び／またはメモリ管理ユニット３１６）によって、仮想ページを第１のメモリタイプと関連付けること、仮想ページの仮想アドレスを第１のメモリタイプの第１のメモリデバイス（例えば、ＤＲＡＭ３０４）内の物理アドレスにマップするためのページテーブルエントリ（例えば、ページテーブルエントリ９０２）を生成すること、及びページテーブルエントリを使用して、第１のメモリデバイスの物理アドレスに仮想ページを格納することを含む。

一実施形態では、方法は、少なくとも１つの処理デバイスによって、仮想ページを第２のメモリタイプに関連付けること、ページテーブルエントリを更新して、仮想ページの仮想アドレスを、第２のメモリタイプの第２のメモリデバイス（例えば、ＮＶＲＡＭ３０６）内の物理アドレスにマッピングすること、及び更新されたページテーブルエントリを使用して、仮想ページを第１のメモリデバイスから第２のメモリデバイスに転送することをさらに含む。

一実施形態では、オペレーティングシステム（例えば、オペレーティングシステム８０８）は、少なくとも１つの処理デバイス上で実行され、ページテーブルエントリの生成は、仮想ページを第１のメモリタイプに関連付けることに応答して、オペレーティングシステムによって実行される。

一実施形態では、仮想ページを第１のメモリタイプに関連付けることは、オペレーティングシステムによってアプリケーション（例えば、アプリケーション３１２）から受信された要求に応答して実行される。

一実施形態では、第１のメモリタイプ（例えば、メモリタイプ３１４）は、アプリケーションからの要求とともに提供される。

一実施形態では、方法は、コンピューティングデバイスのオペレーティングシステムによって、メモリデバイスに格納された仮想ページの物理的場所を管理することをさらに含み、メモリデバイスは、第１のメモリデバイス及び第２のメモリタイプの第２のメモリデバイスを含み、第１のメモリデバイスの待ち時間は、第２のメモリデバイスの待ち時間よりも短い。

一実施形態では、待ち時間以外に、及び／または待ち時間に加えて、第１のメモリデバイスと第２のメモリデバイスとの間に差異が存在し得る。一例では、第１のメモリデバイスの電力及び／または性能特性は、第２のメモリデバイスとは異なり、これはより低い電力のメモリ及び／またはより耐久性のあるメモリを有する。異なるメモリデバイスまたはタイプまたはメモリの間のメモリ特性の違いの例には、性能、電力、耐久性、エラー率、及び／またはそれらの組み合わせが含まれ得る。場合によっては、例えば、これらの違いは同じメモリタイプのデバイス間に存在する可能性がある（例えば、プロセスのデータを格納するために使用される同じメモリタイプの異なるチップごとにエラー率が異なる）。

一実施形態では、第１のメモリタイプはダイナミックランダムアクセスメモリであり、第２のメモリタイプは不揮発性ランダムアクセスメモリまたはフラッシュメモリである。

一実施形態では、方法は、オペレーティングシステムによって、少なくとも１つの処理デバイス上で実行されているアプリケーションを監視すること、及び監視に基づいて、ページテーブルエントリを更新して、仮想ページの仮想アドレスを、第２のメモリタイプの第２のメモリデバイス内の物理アドレスにマッピングすることをさらに含む。

一実施形態では、方法は、少なくとも１つの処理デバイスに関連する動作のコンテキストを決定すること、決定されたコンテキストに基づいて、第２のメモリタイプを選択すること、及び第２のメモリタイプを選択することに応答して、ページテーブルエントリを更新して、仮想ページの仮想アドレスを、第２のメモリタイプの第２のメモリデバイス内の物理アドレスにマッピングすることをさらに含む。

一実施形態では、方法は、少なくとも１つの処理デバイスによって、仮想ページを第２のメモリタイプに関連付けること、仮想ページを第２のメモリタイプに関連付けることに応答して、トランスレーションルックアサイドバッファ（例えば、ＴＬＢ８１０）内のマッピングデータを更新すること、及びトランスレーションルックアサイドバッファ内の更新されたマッピングデータへのアクセスに基づくメモリ管理ユニットによって、仮想ページを第１のメモリデバイスから第２のメモリデバイスに転送することをさらに含む。

一実施形態では、プロセスは少なくとも１つの処理デバイス上で実行されており、ページテーブルエントリは、仮想ページを使用する第１のプロセスのプロセス識別子を含む。

一実施形態では、ページテーブルエントリは、少なくとも１つの処理デバイス上で実行されている１つまたは複数のアプリケーションによる使用パターンに関するデータを含む。

一実施形態では、使用パターンに関するデータは、使用頻度または最後の使用時間のうちの少なくとも１つである。

一実施形態では、システムは、第１のメモリデバイス、異なるメモリタイプのメモリデバイスの物理アドレスに仮想アドレスをマップするページテーブルエントリを格納するページテーブルであって、メモリデバイスが第１のメモリデバイスを含む、ページテーブル、少なくとも１つの処理デバイス、及び仮想ページの第１のメモリタイプへの関連付けを決定すること、第１のメモリデバイスが第１のメモリタイプに対応することを決定すること、及び仮想ページの仮想アドレスを第１のメモリデバイスの第１の物理アドレスにマップするためのページテーブルエントリを生成すること、を少なくとも１つの処理デバイスに命令するように構成された命令を含むメモリ、を含む。

一実施形態では、少なくとも１つの処理デバイスは、メモリデバイスに格納されたデータを有するメインメモリを使用し、仮想ページの第１のメモリタイプへの関連付けを決定することは、メインメモリの割り当てのアプリケーションによる要求に応答して実行される。

一実施形態では、命令は、少なくとも１つの処理デバイスに、メインメモリ内のアドレス範囲をメモリデバイス内の物理アドレスに関連付けるメタデータ（例えば、メタデータ３２０、３２２）を格納することを命令するようにさらに構成され、第１のメモリデバイスが第１のメモリタイプに対応することを決定することは、格納されたメタデータに基づく。

一実施形態では、命令は、ページテーブルエントリを使用して、第１のメモリデバイスの第１の物理アドレスに仮想ページを格納するように少なくとも１つの処理デバイスに命令するようにさらに構成される。

一実施形態では、システムは、メモリ管理ユニット（例えば、メモリ管理ユニット３１６）及びトランスレーションルックアサイドバッファをさらに含み、命令は、少なくとも１つの処理デバイスに、仮想ページに関連付けられたメモリタイプの第１のメモリタイプから第２のメモリタイプへの変更に基づくトランスレーションルックアサイドバッファのマッピングデータを更新すること、及び更新されたマッピングデータに基づいて、メモリ管理ユニットによって、仮想ページを第１のメモリデバイスから第２のメモリタイプの第２のメモリデバイスに転送することを命令するようにさらに構成される。

一実施形態では、メモリタイプの変更は、少なくとも１つの処理デバイス上で実行されるアプリケーションによる要求に応答して、またはプロセスまたはアプリケーションの優先度が変更した少なくとも１つの処理デバイスによる決定に応答して、実行される。

一実施形態では、非一時的な機械可読記憶媒体は、少なくとも１つの処理デバイスで実行されるとき、少なくとも１つの処理デバイスに、少なくとも、仮想ページを第１のメモリタイプに関連付けること、仮想ページの仮想アドレスを、第１のメモリタイプの第１のメモリデバイス内の物理アドレスにマップするためのページテーブルエントリを生成すること、及びページテーブルエントリを使用して、第１のメモリデバイスの物理アドレスに仮想ページを格納することを引き起こす命令を格納する。

名前空間へのデータのバインド
次に、異なるメモリタイプの物理メモリを有するメモリシステム内の名前空間にデータをバインドすることに関連する様々な実施形態を以下に説明する。以下の説明の一般性は、上記の様々な実施形態によって制限されない。

以前のメモリシステムでは、メインメモリはオペレーティングシステムによってアプリケーションにアクセス可能にされ、単一の論理アドレス空間から（例えば、アドレス空間内の仮想アドレスから）割り当てられる。特に、オペレーティングシステムは、アプリケーションがいずれかのマッピングコントロールにアクセスできるようにしないため、アプリケーションは、データの格納に使用されるメモリの種類を制御できない。代わりに、オペレーティングシステム及び／またはプロセッサは、ページテーブルとトランスレーションルックアサイドバッファを介してマッピングを制御する。ページテーブルは、コンピュータシステムのメモリデバイス内の論理アドレスのページから物理メモリユニットのページへのマッピングを定義する。ページテーブルの合計サイズは比較的大きい。したがって、ほとんどのページテーブルはメモリ（例えば、メインメモリのＤＲＡＭ）に格納される。物理メモリアドレスを見つけるために現在使用されているページテーブルのデータの一部は、プロセッサ／メモリコントローラのトランスレーションルックアサイドバッファにキャッシュされる。

以前のメモリシステムの前述の状況は、データを格納する実際の物理メモリデバイスの待ち時間が大きいため、アプリケーションが特定のデータにタイムリーにアクセスできないという技術的な問題を引き起こす。したがって、アプリケーションの実行が長期間延期され得る。場合によっては、この遅れにより、タイムリーな応答またはその他のアクションを必要とするシステムの障害が発生する可能性がある。例えば、リアルタイム制御システムは、メインメモリからのデータアクセスが遅いために失敗する可能性がある。一例では、自動運転車のナビゲーションの制御は、重要なデータが格納されているメインメモリの部分の過度の待ち時間のために失敗する可能性がある。

アプリケーションが特定の物理メモリデバイスへのメインメモリ使用量のマッピングを制御できないことも、アプリケーションがより高い信頼性を持つメモリを選択することを妨げる。これにより、メモリの機能障害（例えば、障害率の高い物理メモリデバイスからのデータアクセスの障害）が原因で重要なデータが失われる可能性があるという技術的な問題が発生する。

以下に説明する様々な実施形態は、上記の技術的問題の１つまたは複数に対する技術的解決策を提供する。一実施形態では、アプリケーションは、データが格納されるメモリタイプを指定することによって、ランダムメモリアクセスのためにオペレーティングシステムによって使用される物理メモリデバイスへのマッピングを管理する。アプリケーションは、オペレーティングシステムを使用してメモリの一部を割り当て（例えば、アプリケーションからオペレーティングシステムへの要求に基づいて）、メモリユニットのメモリアドレスに基づいて指定されたメモリタイプのメモリユニットを使用する。一例では、オペレーティングシステムは、指定されたメモリタイプに対応する仮想メモリアドレス範囲をアプリケーションに通知する。

一実施形態では、データへのアクセスは、オペレーティングシステムによって管理される名前空間テーブルを介してオペレーティングシステムによって実行される。一実施形態では、名前空間テーブルは、メインメモリ内のメモリアドレスに名前をアサインする。一実施形態では、名前は、アプリケーションによって使用されるメインメモリのアドレス空間内の仮想アドレスの範囲にアサインされる。一実施形態では、名前空間は、名前空間識別子によって識別される（例えば、任意の識別子、名前空間Ａ、名前空間Ｂ、及び名前空間Ｃを使用し、各識別子は、異なるタイプのメモリに関連付けられる）。

一実施形態では、名前空間は、メモリアクセスに使用される。各名前空間は、メモリアドレスが定義されているメモリユニットのセットへの名前付き論理的参照である。アプリケーションは名前空間からメモリを割り当てる。オペレーティングシステムは、名前空間を特定のタイプのメモリ（ＤＲＡＭ、ＮＶＲＡＭ、ＮＡＮＤフラッシュなど）にバインド及び／または再バインドするためにアプリケーションから呼び出すことができるサービスを提供する。名前空間がメモリのタイプにバインドされるとき、オペレーティングシステムは、１つ以上のページテーブルを調整して、名前空間の論理メモリアドレスをコンピュータシステムの特定のメモリタイプの物理メモリユニットにマップする。名前空間内の論理アドレスを介してメモリユニットにアクセスするとき、１つ以上のページテーブルからのデータがロードされ、物理メモリアドレスに変換するためにプロセッサ／メモリコントローラのトランスレーションルックアサイドバッファにキャッシュされる。

一実施形態では、名前空間は、異なるタイプのメモリデバイス（例えば、ＤＲＡＭ、ＮＶＲＡＭ、及びＮＡＮＤフラッシュ）に作成される。アプリケーションは、データのセットと名前空間の間のバインドを動的に変更して、データを所望のメモリデバイスに移動できる。一実施形態では、オペレーティングシステムは、バインドの変化を検出し、データを移動させる。一実施形態では、オペレーティングシステムは、メモリ管理ユニットにページテーブルを更新させて、データが現在使用されているメモリデバイスから所望のメモリデバイスに移動されるようにする。

一実施形態では、メインメモリとしてランダムアクセスのために格納されたデータは、様々な仮想アドレス範囲によって編成される。仮想アドレス範囲のセットは、名前空間識別子に関連付けることができる。

一実施形態では、オペレーティングシステムのカーネルは、ファームウェア及びデバイスドライバの支援を受けて、コンピュータシステム内のすべてのハードウェアデバイスを制御する。カーネルは、ランダムアクセスメモリ（ＲＡＭ）内のプログラムのメモリアクセスを管理し、特定のハードウェアリソースにアクセスするプログラムを決定する。

オペレーティングシステムは、アプリケーションプログラムとコンピュータシステムのコンピュータハードウェア間のインターフェイスを提供する。アプリケーションプログラムは、オペレーティングシステムによって管理される手順に基づいてハードウェアと相互作用する。オペレーティングシステムは、アプリケーションプログラムにもサービスを提供する。アプリケーションプログラムが実行されるとき、オペレーティングシステムのカーネルがプロセスを作成する。カーネルは、プロセスにメモリ空間と優先度をアサインし、プログラムのバイナリコードをメモリにロードし、アプリケーションプログラムの実行を開始する。

一実施形態では、カーネルによるメモリ空間のアサインは、少なくとも部分的に、アプリケーションから提供される名前空間データに基づく。一例では、アプリケーションは、メモリタイプに対応する名前空間を提供する。それに応じて、カーネルはそのメモリタイプの物理メモリデバイスに対応するメモリ空間をアサインする。一例では、カーネルは仮想メモリのアドレス指定（例えば、ページングまたはセグメンテーション）を使用して、各プログラムがいつでもアクセスできるメモリを決定する。

図１１は、いくつかの実施形態による、名前空間テーブル１１０４を使用して、名前空間をコンピュータシステム内の物理メモリの異なるメモリタイプにマッピングする例示的なコンピュータシステムを示す。物理メモリは、メモリバス８１２を介してコンピュータシステム１１００によってアクセス可能なランダムアクセスメモリを提供するために使用される。メモリサブシステム１１０２は、ランダムアクセスメモリとして使用され、メモリ管理ユニット３１６を使用して処理デバイス３１０によってアクセスされる物理メモリを提供する。一例では、コンピュータシステム１１００及びメモリサブシステム１１０２は、同じ集積回路（ＩＣ）チップ上または異なるＩＣチップ上にある。一例では、コンピュータシステム１１００及びメモリサブシステム１１０２は、それぞれ、チップ上の同じシステム（ＳｏＣ）の一部である。

コンピュータシステム１１００は、図８のコンピュータシステム８００の例である。メモリサブシステム１１０２は、図８のメモリサブシステム８０２の例である。

物理メモリは、ＤＲＡＭ３０４、ＮＶＲＡＭ３０６、ＮＡＮＤフラッシュ３０８などの異なるメモリタイプのメモリデバイスによって提供される。他の実施形態では、様々な他のタイプのメモリ及び／または他のメモリタイプの組み合わせを使用することができる。

各メモリデバイスは、名前空間識別子に対応している。例えば、ＤＲＡＭ３０４は識別子「名前空間Ａ」に対応する。ＮＶＲＡＭ３０６は、識別子「名前空間Ｂ」に対応する。ＮＡＮＤフラッシュ３０８は、識別子「名前空間Ｃ」に対応する。

一実施形態では、各メモリデバイスは、アサインされた名前空間に関連付けられた様々なデータを格納することができる。それぞれの名前空間データが、図１１に、「名前空間Ａデータ」、「名前空間Ｂデータ」、及び「名前空間Ｃデータ」として示されている。一例では、名前空間データは名前空間識別子を含む。一例では、名前空間データは、ＤＲＡＭ３０４に対応する物理アドレス範囲を含む。一例では、名前空間データは、メタデータ３２０、３２２からのデータの一部を含む。一例では、名前空間データは、ページテーブル８０４からのデータの一部を含む。

一実施形態では、名前空間テーブル１１０４は、コンピュータシステム１１００のメモリに格納される。名前空間テーブル１１０４は、名前空間識別子とメモリタイプとの間のマッピングを提供する。例えば、名前空間識別子「名前空間Ａ」は、ＤＲＡＭのメモリタイプにマップされる。

一実施形態では、アプリケーション３１２がランダムアクセスメモリの割り当てを処理デバイス３１０に要求すると、オペレーティングシステム８０８は名前空間識別子を作成し、メモリタイプを名前空間識別子に関連付ける。名前空間テーブル１１０４は、この関連付けを格納するように更新される。一例では、メモリタイプは、アプリケーション３１２によって提供されるメモリタイプ３１４である。一例では、オペレーティングシステム８０８は、アプリケーション３１２に関連する特性に基づいてメモリタイプを決定する。一例では、オペレーティングシステム８０８は、アプリケーション３１２の優先度に基づいてメモリタイプを決定する。

一実施形態では、アプリケーション３１２は、メモリ管理に関連するオペレーティングシステム８０８に要求を提供する。要求には、識別されたデータに関連付けられている、または関係する名前空間識別子が含まれている。要求を受信することに応答して、オペレーティングシステム８０８は、識別されたデータに関連する１つまたは複数の様々なアクションまたは操作を実行するために名前空間テーブル１１０４にアクセスする。一例では、オペレーティングシステム８０８は、識別されたデータを、あるメモリタイプの既存のメモリデバイスから、受信した名前空間識別子に対応する別のメモリタイプの新しいメモリデバイスに移動する。一例では、オペレーティングシステム８０８は、識別されたデータに対して１つまたは複数の操作を実行し、操作の結果を、要求とともに提供される名前空間に関連付けられたメモリタイプに格納する。一例では、オペレーティングシステム８０８は、アクションの完了の確認をアプリケーション３１２に提供する。

一実施形態では、メモリは、アプリケーション３１２によって使用するために割り当てられる。メモリは名前空間から割り当てられる。一例では、名前空間は名前空間テーブル１１０４にすでに存在している。別の例では、名前空間はメモリ割り当ての要求に応答して作成される。作成された名前空間は、名前空間テーブル１１０４に格納される。

既存または新しく作成された名前空間は、メモリタイプにバインドされる。名前空間をメモリタイプにバインドすることに応答して、１つまたは複数のページテーブルが調整され、論理メモリアドレスと名前空間がメモリタイプのメモリデバイスにマップされる。一例では、ページテーブル８０６及び／またはページテーブル８０４は、名前空間をメモリタイプにバインドすることに応答して更新される。

一実施形態では、オペレーティングシステム８０８は、メモリデバイスの名前空間を作成する。データは名前空間にバインドされる。一例では、データは仮想アドレス範囲によって識別される。データを名前空間にバインドすることに応答して、データは作成された名前空間に関連付けられたメモリデバイスに格納される。一例では、データを名前空間にバインドすることは、名前空間の仮想アドレスとメモリデバイスの物理アドレスとの間のマッピングを格納することを含む。

一実施形態では、名前空間の１つまたは複数の仮想アドレスは、ページテーブル８０４を使用してオペレーティングシステム８０８によって管理されるプロセスの仮想ページに対応する。一例では、ページテーブル８０４は、名前空間の仮想アドレスをメモリデバイスの物理アドレスにマップするページテーブルエントリを含む。

図１２は、いくつかの実施形態による、コンピュータシステムの異なるタイプのメモリに名前空間をマップするレコード１２０２、１２０４、１２０６を有する例示的な名前空間テーブル１２００を示す。一例では、コンピュータシステムは、コンピュータシステム１１００である。名前空間テーブル１２００は、名前空間テーブル１１０４の例である。

各レコードには、メモリタイプ（ＤＲＡＭやＮＶＲＡＭなど）に関連付けられた名前空間識別子（名前空間Ａなど）が含まれている。一例では、レコード１２０２のメモリタイプの変更により、ページテーブル９００が更新され、ページテーブルエントリ９０２が一致するメモリタイプを有するようになる。

各レコードには、仮想アドレス、物理アドレス、及び／またはデータ識別子をさらに含めることができる。一例では、仮想アドレスは、レコードのメモリタイプに対応する仮想アドレス範囲であり得る。一例では、物理アドレスは、レコードのメモリタイプの１つまたは複数のメモリデバイスに対応する物理アドレス範囲であり得る。

一例では、データ識別子は、名前空間識別子に関連付けられているデータを識別する。一例では、データ識別子は、処理デバイス３１０のアドレス空間内のアドレス範囲である。一例では、データ識別子は、レコードのメモリタイプの１つまたは複数のメモリデバイスに格納されたデータの物理アドレス範囲である。

一実施形態では、格納されたメタデータ３２０、３２２からのデータの一部は、名前空間テーブル１２００内のレコードにコピーされる。一例では、データの一部は、レコードの名前空間識別子に関連付けられているメモリタイプの変更に応答してコピーされる。一例では、データの一部は、レコードに関連付けられた仮想アドレス、物理アドレス、及び／またはデータ識別子の変更に応答してコピーされる。

図１３は、いくつかの実施形態による、異なるメモリタイプの物理メモリを有するメモリシステム内の名前空間にデータをバインドするための方法を示す。例えば、図１３の方法は、図１１のシステムに実装することができる。

図１３の方法は、ハードウェア（例えば、処理デバイス、回路、専用論理、プログラム可能な論理、マイクロコード、デバイスのハードウェア、集積回路など）、ソフトウェア（例えば、処理デバイスで実行される命令）、またはそれらの組み合わせを含むことができる処理論理によって実行することができる。いくつかの実施形態では、図１３の方法は、少なくとも部分的に、１つまたは複数の処理デバイス（例えば、図１１の処理デバイス３１０）によって実行される。

特定のシーケンスまたは順序で示されているが、別段の指定がない限り、プロセスの順序は変更することができる。したがって、図示された実施形態は例としてのみ理解されるべきであり、図示されたプロセスは異なる順序で実行することができ、いくつかのプロセスは並行して実行することができる。さらに、様々な実施形態では、１つまたは複数のプロセスを省略することができる。したがって、すべての実施形態ですべてのプロセスが必要とされるわけではない。他のプロセスフローも可能である。

ブロック１３０１において、メモリは、アプリケーションによって使用されるために名前空間から割り当てられる。名前空間は、物理アドレスが定義されている１つ以上の物理メモリデバイスへの論理的参照である。一例では、物理アドレスは、オペレーティングシステム８０８によって定義される。一例では、アプリケーションはアプリケーション３１２である。

ブロック１３０３で、名前空間はメモリタイプにバインドされている。一例では、名前空間はメモリタイプ３１４にバインドされている。一例では、メモリタイプへの名前空間のバインドは、名前空間テーブル１１０４に格納される。

ブロック１３０５で、名前空間をメモリタイプにバインドすることに応答して、ページテーブルが調整され、名前空間の論理メモリアドレスがメモリタイプのメモリデバイスにマップされる。一例では、ページテーブル８０４及び／またはページテーブル８０６が調整される。一例では、論理メモリアドレスは、アプリケーション３１２の仮想ページの仮想アドレスである。一例では、メモリデバイスはＤＲＡＭ３０４である。

一実施形態では、方法は、少なくとも１つの処理デバイス（例えば、処理デバイス３１０及び／またはメモリ管理ユニット３１６）によって、異なるメモリタイプのメモリデバイス（例えば、ＤＲＡＭ３０４、ＮＶＲＡＭ３０６、及びＮＡＮＤフラッシュ３０８）の名前空間を作成することであって、名前空間が第１のメモリタイプの第１のメモリデバイスのための第１の名前空間（例えば、「名前空間Ａ」）、及び第２のメモリタイプの第２のメモリデバイスのための第２の名前空間（例えば、「名前空間Ｂ」）を含む、作成すること、データを第１の名前空間にバインドする（例えば、名前空間テーブル１１０４のバインドを格納する）こと、及びデータを第１の名前空間にバインドすることに応答して、データを第１のメモリデバイスに格納することを含む。

一実施形態では、データを第１のメモリデバイスに格納することは、データを第２のメモリデバイスから第１のメモリデバイスに移動することを含む。

一実施形態では、データを第１の名前空間にバインドすることは、第２の名前空間から第１の名前空間へのデータのバインドの変更を含む。

一実施形態では、オペレーティングシステム（例えば、オペレーティングシステム８０８）は、少なくとも１つの処理デバイス上で実行され、データを第１の名前空間にバインドすることは、アプリケーション（例えば、アプリケーション３１２）による要求に応答してオペレーティングシステムによって実行される。

一実施形態では、第１の名前空間は、アプリケーションによる要求に応答してオペレーティングシステムによって作成される。

一実施形態では、名前空間を作成することは、それぞれの仮想アドレス（例えば、ページテーブル８０４、８０６の仮想アドレス、メタデータ３２０、３２２の仮想アドレス）を各名前空間に関連付けることを含む。

一実施形態では、データを第１の名前空間にバインドすることは、第１の名前空間の仮想アドレス（例えば、ページテーブル８０４、８０６の仮想アドレス、メタデータ３２０、３２２の仮想アドレス）と、第１のメモリデバイスの第１の物理アドレスとの間のマッピングを格納することを含む。

一実施形態では、第１の名前空間の仮想アドレスは、１つの処理デバイスのアドレス空間の第１のアドレス範囲内にあり、マッピングを格納することは、第１のアドレス範囲を第１のメモリデバイスに関連付けるメタデータ（例えば、メタデータ３２０、３２２）を格納することを含む。

一実施形態では、第１の名前空間の仮想アドレスは、ページテーブル（例えば、ページテーブル８０４、８０６）を使用してオペレーティングシステムによって管理されるプロセスの仮想ページに対応し、マッピングを格納することは、第１の名前空間の仮想アドレスを第１の物理アドレスにマップするページテーブルのページテーブルエントリを生成することを含む。

一実施形態では、方法は、オペレーティングシステムによってメモリに、名前空間と名前空間にバインドされたデータのセットとの間の関連付け（例えば、名前空間テーブル１１０４内のレコードのバインド）を格納することをさらに含む。

一実施形態では、方法は、少なくとも１つの処理デバイス上で実行されるアプリケーションの優先度の増加を決定することをさらに含み、データを第１の名前空間にバインドすることは、優先度の増加を決定することに応答して実行され、データを第１の名前空間にバインドすることは、第２の名前空間から第１の名前空間へのバインドの変更を含み、第１のメモリデバイス（例えば、ＤＲＡＭ３０４）の待ち時間は、第２のメモリデバイス（例えば、ＮＶＲＡＭ３０６またはＮＡＮＤフラッシュ３０８）の待ち時間よりも短い。

一実施形態では、第１の名前空間を作成することは、第１の名前空間の識別情報を第１のメモリデバイスのメモリに格納すること（例えば、図１１の「名前空間Ａデータ」の一部として名前空間識別子及び／または他の識別情報を格納すること）を含む。

一実施形態では、方法は、アプリケーションから、メモリの割り当ての要求を受信することをさらに含み、要求は、データが第１のメモリタイプ（例えば、ＤＲＡＭ）の物理メモリに格納されることを指定する。

一実施形態では、システムは、第１のメモリタイプの第１のメモリデバイス、少なくとも１つの処理デバイス、少なくとも１つの処理デバイスに、オペレーティングシステムによって、アプリケーションによって使用するために名前空間からメモリを割り当てることであって、名前空間は、物理アドレスが定義されている１つまたは複数の物理メモリデバイスへの論理的参照である、割り当てること、名前空間を第１のメモリタイプにバインドすること、及び名前空間を第１のメモリタイプにバインドすることに応答して、オペレーティングシステムによって、名前空間内の論理メモリアドレスを第１のメモリデバイスにマップするようにページテーブルを調整することを命令するように構成された命令を含むメモリを含む。

一実施形態では、命令は、ページテーブルからのデータを使用して、名前空間の論理メモリアドレスに対応する第１のメモリデバイスの第１の物理アドレスのデータにアクセスするように少なくとも１つの処理デバイスに指示するようにさらに構成される。

一実施形態では、ページテーブルからのデータは、トランスレーションルックアサイドバッファ（例えば、ＴＬＢ８１０）にキャッシュされ、メモリ管理ユニット（例えば、ＭＭＵ３１６）は、トランスレーションルックアサイドバッファにアクセスして、論理メモリアドレスを第１の物理アドレスに変換する。

一実施形態では、システムは、第２のメモリタイプの第２のメモリデバイスをさらに含み、命令は、ページテーブルからのデータを使用して、第２のメモリタイプの第２のメモリデバイスから第１のメモリデバイスへデータ移動することによって第１のメモリデバイスにデータを格納するように少なくとも１つの処理デバイスに命令するようにさらに構成される。

一実施形態では、非一時的な機械可読記憶媒体は、少なくとも１つの処理デバイスで実行されるとき、少なくとも１つの処理デバイスに、少なくとも、異なるメモリタイプのメモリデバイスの名前空間を作成することであって、名前空間が第１のメモリタイプの第１のメモリデバイスのための第１の名前空間、及び第２のメモリタイプの第２のメモリデバイスのための第２の名前空間を含む、作成すること、データを第１の名前空間にバインドすること、及びデータを第１の名前空間にバインドすることに応答して、データを第１のメモリデバイスに格納することを引き起こす命令を格納する。

一実施形態では、データを第１の名前空間にバインドすることは、アプリケーションから受信した第１のメモリタイプ（例えば、メモリタイプ３１４）の要求に応答して実行され、データを第１の名前空間にバインドすることは、第２の名前空間から第１の名前空間へのデータのバインドの変更を含み、第１のメモリデバイスの待ち時間は、第２のメモリデバイスの待ち時間よりも短い。

一実施形態では、データを第１の名前空間にバインドすることは、第１の名前空間の仮想アドレス範囲と、第１のメモリデバイスの第１の物理アドレスとの間のマッピングを格納することを含み、マッピングを格納することは、仮想アドレス範囲を第１のメモリデバイスに関連付けるメタデータ（例えば、メタデータ３２０、３２２）を格納することを含む。

アクセスパターンに基づくメモリタイプへのデータのマッピング
次に、データアクセスパターンに基づいて、データをあるタイプのメモリデバイスにマッピングすることに関連する様々な実施形態を説明する。以下の説明の一般性は、上記の様々な実施形態によって制限されない。

以前のメモリシステムでは、アプリケーションのデータに割り当てられたメモリ（例えば、実行可能コード及び／またはアプリケーションの作業データに割り当てられたランダムアクセスメモリ）は、特定のメモリタイプに明示的に分割されていない（例えば、アプリケーションは作業データには特定のメモリタイプを使用するようコード化されていない）。一例では、レガシーアプリケーションは、ＤＲＡＭ、ＮＶＲＡＭ、ＮＡＮＤフラッシュなどの様々なタイプのいずれのメモリの概念をも実装せずに記述されている。したがって、アプリケーションのすべてのデータは、メモリアクセスがレガシーアプリケーションの実行中のパフォーマンスにどのように影響するかを一切考慮または管理することなく、オペレーティングシステムによって割り当てられる。多くの場合、データは頻繁に読み取りまたは書き込みを行う必要があるが、比較的低速のメモリ（例えば、ＤＲＡＭデバイスではなくＮＡＮＤフラッシュデバイス）に対する読み取りまたは書き込みが行われる。したがって、様々なタイプのデータに対するメモリデバイスの待ち時間とメモリアクセスのニーズの間に、重大な不一致が生じる可能性がある。

以前のメモリシステムの前述の状況は、特定の重大なデータを格納する実際の物理メモリデバイスの待ち時間が大きいため、アプリケーションが特定のデータにタイムリーにアクセスできないという技術的な問題を引き起こす。結果、アプリケーションの実行が長期間延期され得る。場合によっては、この遅れにより、タイムリーな応答またはその他のアクションを必要とするコンピュータシステムの障害が発生する可能性がある。例えば、機械のリアルタイム制御システム（例えば、製造施設内の機械、またはロジスティクスパッケージ処理センターなどの他の状況での車両、機械、またはロボット）は、メインメモリからのデータアクセスが遅いため必要なサービス品質（ＱｏＳ）の保証を満たさない可能性がある。

以下に説明する様々な実施形態は、上記の技術的問題の１つまたは複数に対する技術的解決策を提供する。一実施形態では、コンピュータシステムは、データのアクセスパターンに基づいてメモリタイプを自動的にアサインするように構成される。

一例では、データは最初にデフォルトで、ＮＶＲＡＭデバイスでホストされる（例えば、モバイルデバイスにインストールされた新しいアプリケーションの起動にメモリを割り当てるときのオペレーティングシステムのデフォルト構成）。決定されたアクセスパターンが、データが頻繁に使用されていることを示している場合（例えば、所与の期間あたりの所定の閾値アクセス数よりも頻繁な読み取りまたは書き込みアクセス）、コンピュータシステムはメモリタイプを変更してデータをＤＲＡＭデバイスに移動する（例えば、データに関連付けられているメモリタイプが変更される）。

決定されたアクセスパターンが、データが最近使用されていないことを示している場合（例えば、最後の使用からの期間が所定の閾値より大きい場合）、コンピュータシステムはデータをＮＡＮＤフラッシュデバイスに移動する。任意選択で、アクセスパターンに基づいて、コンピュータシステムは、頻繁なアクセス（例えば、将来の操作において発生する可能性が高いと判断されたアプリケーションによる頻繁な読み取りまたは書き込みアクセス）を見越して、低速メモリデバイスから高速メモリデバイスにデータをさらに事前に移動できる。一実施形態では、アクセスパターンに基づいて、システムは、頻繁なアクセスを見越して、格納されたデータをより遅いメモリからより速いメモリに事前に転送、移動、及び／またはコピーすることができる。

図１４、いくつかの実施形態による、異なるタイプの物理メモリへのメモリアクセスをマッピングするためにアクセステーブル１４０４を使用する例示的なコンピュータシステム１４００を示す。コンピュータシステム１４００は、データをメモリサブシステム１４０２に対して読み書きする。データは、ＤＲＡＭ３０４、ＮＶＲＡＭ３０６、ＮＡＮＤフラッシュ３０８を含むメモリデバイスに格納される。一例では、メモリサブシステム１４０２は、処理デバイス３１０のメインメモリにランダムアクセスメモリを提供する。

一例では、処理デバイス３１０は、メインメモリをアドレス指定し、メモリバス８１２を使用してデータにアクセスする（例えば、メモリバス８１２は、コマンド及び制御、アドレス、及びデータバスなどの複数のバスを含むことができる）。メインメモリのアドレス空間には、物理メモリデバイスによって提供されるランダムアクセスメモリ（ＲＡＭ）が含まれる。ＲＡＭは、データ（ＳＤＲＡＭなど）の読み取りと書き込みに使用される。一例では、ＲＡＭはＤＲＡＭ３０４及びＮＶＲＡＭ３０６によってホストされる。

オペレーティングシステム８０８は、処理デバイス３１０上で実行され、メモリバス８１２を介した読み取り及び書き込みのアクセスを管理する。データはコンピュータシステム１４００によってアクセスされるので、オペレーティングシステム８０８はデータをアクセステーブル１４０４に維持する。一例では、維持されるデータは、データへの読み取りまたは書き込みのアクセスに関連する特性を格納する。一例では、格納された特性は、格納されたデータへのアクセスの頻度に関するデータを含む。

一実施形態では、アクセステーブル１４０４に格納されたアクセスデータは、アプリケーションに関連付けられている。一例では、アプリケーション１４２０のデータアクセスパターン（例えば、アクセスの頻度を含む）は、アクセステーブル１４０４に格納される。一例では、データアクセスパターンは、アプリケーション１４２０によって使用されるデータのタイプ（例えば、実行可能コード、作業データ、またはメモリスタック）に関連付けられている。

一実施形態では、キャッシュメモリ（例えば、ＳＲＡＭ）は、処理デバイス３１０と同じチップ（例えば、ＳｏＣ）上に配置される。一例では、アクセスパターンは、キャッシュメモリの使用に関するデータを格納する。一例では、メモリタイプのセットは、１つまたは複数のキャッシュメモリタイプをさらに含む。一例では、キャッシュメモリ内のストレージへの特定の識別されたデータの将来の割り当ては、現在使用されているメモリタイプ（例えば、ＤＲＡＭ）からキャッシュメモリタイプ（例えば、Ｌ１、Ｌ２、Ｌ３、またはその他の「最後のレベル」のキャッシュ）へのデータに関連付けられたメモリタイプを変更することによって（例えば、アクセステーブル１４０４のデータに基づいて）実装される。

一実施形態では、メモリサブシステム１４０２に格納されたデータへの読み取りまたは書き込みのアクセスに関するアクセスデータは、アクセス操作が実行されるときに収集することができる。例えば、アクセスデータ１４０８は、ＤＲＡＭ３０４内のデータへの読み取りまたは書き込みのアクセスが実行されるときに収集することができる。一例では、アクセスデータ１４０８は、ＤＲＡＭ３０４の動作のコンテキストに関するデータを含む。

一実施形態では、ＤＲＡＭ３０４のコンテキストは、ＤＲＡＭ３０４及び／またはメモリサブシステム１４０２のセンサによって収集されたセンサデータによって表される。一実施形態では、センサは、温度、湿度、電気的及び／または磁場の強度などのような周囲環境条件に関するデータを収集する。

一実施形態では、アクセスデータ１４０８は、ＤＲＡＭ３０４内のメモリセルの性能及び／または信頼性に関するデータを含む。一例では、アクセスデータ１４０８は、ＤＲＡＭ３０４内の１つまたは複数のデータまたは他のバスの電圧特性に関するデータ、及び／またはＤＲＡＭ３０４への読み取りまたは書き込みアクセスに関連するタイミングデータを含む。一例では、アクセスデータ１４０８は、ＤＲＡＭ３０４のコントローラまたは他の処理デバイス（図示せず）によって収集される。

一実施形態では、アクセスデータ１４１０は、ＮＶＲＡＭ３０６について収集される。アクセスデータ１４１０は、アクセスデータ１４０８と同様のタイプのデータを含むことができる。同様に、アクセスデータ１４１２は、ＮＡＮＤフラッシュ３０８について収集される。一実施形態では、アクセスデータ１４０８、１４１０、及び／または１４１２は、オペレーティングシステム８０８によって収集され、アクセステーブル１４０４に格納される。

一実施形態では、オペレーティングシステム８０８は、アクセステーブル１４０４からのデータを使用せずに、アクセスデータ１４０８、１４１０、及び／または１４１２に基づいてデータのアクセスパターンを決定する。アクセスパターンの決定に応答して、データのメモリタイプが変更され、データが１つのメモリデバイスに格納される、及び／または１つのメモリデバイスから別のメモリデバイスに移動される。一例では、データは、メモリ管理ユニット３１６によって移動される。一例では、メモリタイプの変更は、ページテーブル８０４、８０６で更新される。一例では、新しいメモリタイプは、トランスレーションルックアサイドバッファ８１０に格納される。

図１５は、いくつかの実施形態による、異なるタイプのメモリへのメモリアクセスをマッピングするために使用されるレコードを有する例示的なアクセステーブル１５００を示す。アクセステーブル１５００は、図１４のアクセステーブル１４０４の例である。

アクセステーブル１５００は、レコード１５０２及び１５０４を含み、これらは、読み取りまたは書き込みアクセス操作が実行されるときにオペレーティングシステム８０８によって作成及び更新される。レコード１５０２、１５０４は、仮想アドレス１５０６、物理アドレス１５０８、メモリタイプ１５１０、アクセスパターン１５１２、アクセスデータ１５１４、及び／またはアプリケーションまたはプロセス識別子１５１６などの様々なフィールドを含む。

仮想アドレス１５０６は、例えば、仮想ページのデータに対応する仮想アドレス範囲である。一例では、仮想ページはアプリケーション１４２０に関連付けられている。メモリタイプ１５１０は、例えば、仮想ページのデータが格納されるタイプのメモリデバイスである。物理アドレス１５０８は、データがメモリデバイスに格納される物理アドレス範囲である。

一例では、アクセスパターン１５１２は、仮想アドレス１５０６に格納されたデータに関連する様々なメモリアクセス操作に関して収集されたデータを含む。一例では、アクセスパターン１５１２は、データへのアクセスの頻度及び／またはデータへの最後のアクセスからの時間である。一例では、ページテーブル９００のエントリ９０２の使用状況データは、アクセスパターン１５１２に対応する。

一例では、アクセスデータ１５１４は、仮想アドレス１５０６及び／または物理アドレス１５０８に対応するデータが格納されているメモリデバイスから受信されたアクセスデータを含む。一例では、アクセスデータ１５１４は、アクセスデータ１４０８、１４１０、及び／または１４１２からのデータを含む。一例では、アクセスデータ１４０８、１４１０、及び／または１４１２は、オペレーティングシステム８０８によって管理されるように、処理デバイス３１０によって受信される。

一実施形態では、識別子１５１６は、仮想アドレス１５０６に格納されたデータを使用する実行中のアプリケーションを識別する。一実施形態では、識別子１５１６は、仮想アドレス１５０６または物理アドレス１５０８でアクセスされるデータに関連付けられている、処理デバイス３１０上で実行されている１つまたは複数のプロセスを識別する。一例では、プロセス識別子１５１６は、仮想アドレス１５０６に対応する仮想アドレスを有するページテーブル９００のエントリに格納される。

一実施形態では、アクセステーブル１５００は、メタデータ３２０及び／または３２２から取り出されたデータに基づいて更新される。一例では、物理アドレス１５０８は、検索入力として仮想アドレス１５０６に基づくメタデータ３２０、３２２を使用して決定される。一例では、メモリタイプ１５１０は、入力として仮想アドレス１５０６に基づくメタデータ３２０、３２２を使用して決定される。

図１６は、いくつかの実施形態による、アクセスパターンに基づいてメモリアクセスをメモリにマッピングするための方法を示す。例えば、図１６の方法は、図１４のシステムに実装することができる。一例では、アクセスパターンはアクセステーブル１４０４に格納されている。

図１６の方法は、ハードウェア（例えば、処理デバイス、回路、専用論理、プログラム可能な論理、マイクロコード、デバイスのハードウェア、集積回路など）、ソフトウェア（例えば、処理デバイスで実行される命令）、またはそれらの組み合わせを含むことができる処理論理によって実行することができる。いくつかの実施形態では、図１６の方法は、少なくとも部分的に、１つまたは複数の処理デバイス（例えば、図１４の処理デバイス３１０）によって実行される。

特定のシーケンスまたは順序で示されているが、別段の指定がない限り、プロセスの順序は変更することができる。したがって、図示された実施形態は例としてのみ理解されるべきであり、図示されたプロセスは異なる順序で実行することができ、いくつかのプロセスは並行して実行することができる。さらに、様々な実施形態では、１つまたは複数のプロセスを省略することができる。したがって、すべての実施形態ですべてのプロセスが必要とされるわけではない。他のプロセスフローも可能である。

ブロック１６０１で、データは、１つまたは複数の論理アドレスでランダムアクセスメモリに格納される。アドレスはオペレーティングシステムによって管理されるアプリケーションに割り当てられ、データは第１のメモリデバイスに物理的に保存される。一例では、論理アドレスは、オペレーティングシステム８０８によってアプリケーション１４２０に割り当てられた仮想アドレス範囲を表す。一例では、第１のメモリデバイスはＮＶＲＡＭ３０６である。

ブロック１６０３で、格納されたデータのアクセスパターンが決定される。一例では、アクセスパターンは、アクセステーブル１５００のアクセスパターン１５１２である。一例では、アクセスパターンは、アプリケーション１４２０に関連するデータへのアクセスの頻度が増加したことを示す（例えば、所定の閾値を超えて）。一例では、アクセスパターンは、格納されたデータに関連付けられたプロセスまたはアプリケーションの優先度が増加したことを示す。

ブロック１６０５で、アクセスパターンを決定することに応答して、データは、第１のメモリデバイスから、異なる待ち時間を有する第２のメモリデバイスに移動される。一例では、データは、ＮＶＲＡＭ３０６から、待ち時間がより短いＤＲＡＭ３０４に移動される。

一実施形態では、方法は、コンピュータシステムの少なくとも１つの処理デバイス（例えば、図１４の処理デバイス３１０）によって、コンピュータシステム上で実行するアプリケーション（例えば、アプリケーション１４２０）に割り当てられた１つまたは複数の第１の仮想アドレスにデータを格納することであって、第１の仮想アドレスは、第１のメモリタイプの第１のメモリデバイス（例えば、ＮＶＲＡＭ３０６）に対応する、格納すること、格納されたデータのアクセスパターン（例えば、アクセステーブル１４０４に格納されたアクセスパターン）を決定すること、及びアクセスパターンを決定することに応答して、アプリケーションに割り当てられた１つまたは複数の第２の仮想アドレスにデータを格納することであって、第２の仮想アドレスは、第２のメモリタイプの第２のメモリデバイス（例えば、ＤＲＡＭ３０４）に対応する、格納すること、を含む。

一実施形態では、第２の仮想アドレスにデータを格納することは、第２の仮想アドレスを第２のメモリデバイスの１つまたは複数の物理アドレスにマッピングする格納されたメタデータ（例えば、メタデータ３２０、３２２）にアクセスすることを含む。

一実施形態では、格納されたメタデータにアクセスすることは、メモリ管理ユニット（例えば、ＭＭＵ３１６）によって、トランスレーションルックアサイドバッファ（例えば、ＴＬＢ８１０）にキャッシュされた格納されたメタデータからのデータにアクセスすることを含む。

一実施形態では、方法は、アクセスパターンに基づいて、格納されたデータに第２のメモリタイプをアサインすることをさらに含む。

一実施形態では、方法は、アサインされた第２のメモリタイプを使用して、データが格納されている第２のメモリデバイスの物理アドレスを決定することをさらに含む。一例では、物理アドレスは、格納されたメタデータ３２０、３２２を使用して決定される。

一実施形態では、第２の仮想アドレスにデータを格納することは、データのメモリタイプを第１のメモリタイプから第２のメモリタイプに変更すること、メモリタイプを変更することに応答して、データを第１のメモリデバイスから第２のメモリデバイスに移動することを含む。一例では、データは、オペレーティングシステム８０８によって管理されるメモリタイプの変更に応答して、メモリ管理ユニット３１６によって移動される。

一実施形態では、データを第１のメモリデバイスから第２のメモリデバイスに移動することは、ページテーブル（例えば、ページテーブル８０４）を更新して、第２の仮想アドレスを第２のメモリデバイス内の１つまたは複数の物理アドレスにマッピングすることを含む。

一実施形態では、格納されたデータのアクセスパターンを決定することは、第１の仮想アドレスに対応する１つまたは複数のページテーブルエントリ内の使用状況データにアクセスすることを含む。

一実施形態では、ページテーブルエントリのそれぞれは、第１のメモリタイプを有するフィールドを含む。

一実施形態では、格納されたデータのアクセスパターンを決定することは、使用頻度または最後の使用時間のうちの少なくとも１つを決定することを含む。

一実施形態では、第２の仮想アドレスにデータを格納することは、名前空間テーブルにおいて、データにバインドされた名前空間を、第１のメモリタイプに関連付けられた第１の名前空間から第２のメモリタイプに関連付けられた第２の名前空間に変更することを含む。

一実施形態では、格納されたデータのアクセスパターンを決定することは、データの使用頻度が所定の閾値よりも大きいことを決定することを含む。

一実施形態では、第２のメモリデバイスの待ち時間は、第１のメモリデバイスの待ち時間よりも短く、格納されたデータのアクセスパターンを決定することは、データの使用頻度が所定の閾値よりも大きいことを決定することを含む。

一実施形態では、第２のメモリデバイスの待ち時間は、第１のメモリデバイスの待ち時間よりも大きく、格納されたデータのアクセスパターンを決定することは、データの使用頻度が所定の閾値よりも少ないことを決定すること、またはデータの最後の使用からの期間が所定の閾値よりも大きいことを決定することの少なくとも１つを含む。

一実施形態では、第２のメモリデバイスの待ち時間は、第１のメモリデバイスの待ち時間よりも短く、格納されたデータのアクセスパターンを決定することは、アプリケーションによるデータの将来の使用頻度が所定の閾値よりも大きくなることを決定することを含み、第２の仮想アドレスにデータを格納することは、第１の仮想アドレスに対応する１つまたは複数の仮想ページを含むページテーブルを更新することによって、格納されたデータを第１のメモリデバイスから第２のメモリデバイスに移動することを含む。

一実施形態では、将来の使用頻度が所定の閾値よりも大きくなることを決定することは、アプリケーションまたはコンピュータシステムのうちの少なくとも１つのコンテキストを決定すること、決定されたコンテキストを、アプリケーションの履歴アクセスパターンに関するデータに関連付けること、及び履歴アクセスパターンが、所定の閾値よりも大きい使用頻度に対応することを決定することを含む。一例では、コンテキストは、アクセステーブル１５００に格納されたアクセスデータ１５１４に基づいて決定される。

一実施形態では、システムは、第１のメモリタイプの第１のメモリデバイス、第２のメモリタイプの第２のメモリデバイス、少なくとも１つの処理デバイス、及び少なくとも１つの処理デバイスに、オペレーティングシステム（例えば、オペレーティングシステム８０８）によって管理されるアプリケーションに割り当てられた１つまたは複数の論理アドレスでデータをランダムアクセスメモリにおいて格納することであって、データは第１のメモリデバイスに保存される、格納すること、オペレーティングシステムによって、格納されたデータのアクセスパターンを決定すること、及びアクセスパターンの決定に応答して、データを第１のメモリデバイスから第２のメモリデバイスに移動することを指示するように構成された命令を含むメモリを含む。

一実施形態では、データは、オペレーティングシステムによってデータにアサインされたメモリタイプを変更することによって、第１のメモリデバイスから第２のメモリデバイスに移動される。

一実施形態では、論理アドレスは、アプリケーションの１つまたは複数の仮想ページの仮想アドレスである。

一実施形態では、非一時的な機械可読記憶媒体は、少なくとも１つの処理デバイスで実行されるとき、少なくとも１つの処理デバイスに、少なくとも、アプリケーションへ割り当てられたアドレス範囲でランダムアクセスメモリにデータを格納することであって、アドレス範囲が第１のメモリタイプの第１のメモリデバイスに対応する、格納すること、格納されたデータのアクセスパターンを決定すること、及びアクセスパターンの決定に応答して、データを第１のメモリデバイスから第２のメモリタイプの第２のメモリデバイスに移動することを引き起こす命令を格納する。

結び
本開示は、これらの方法を実行するデータ処理システム、及びデータ処理システム上で実行されるときにシステムにこれらの方法を実行させる命令を含むコンピュータ可読媒体を含む、上記の方法を実行し、システムを実装する様々なデバイスを含む。

説明及び図面は例示的なものであり、限定的なものとして解釈されるべきではない。完全な理解を提供するために、多数の具体的な詳細が説明されている。ただし、説明が不明瞭になるのを避けるために、特定の例では、よく知られた、または従来の詳細が説明されていない。本開示における１つまたは実施形態への言及は、必ずしも同じ実施形態への言及ではなく、そのような参照は少なくとも１つを意味する。

本明細書での、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」または「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」へのあらゆる参照は、その実施形態と関係して記載される特定の機能、構造、または特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。本明細書の種々の場所において「一実施形態では」という語句が出現することは、必ずしもすべてが同一の実施形態であること、また、他の実施形態を相互に排除する別個のまたは代替の実施形態であることを参照しない。さらに、いくつかの実施形態によって示され、他の実施形態によって示されない可能性がある様々な特徴が記載されている。同様に、いくつかの実施形態の要件であり得るが他の実施形態ではない様々な要件が説明されている。

この説明では、説明を簡略化するために、ソフトウェアコードによって実行される、またはソフトウェアコードによって引き起こされるものとして、様々な機能及び操作を行うことを説明することができる。しかしながら、当業者は、そのような表現が意味することは、機能が、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、グラフィックプロセッサ、及び／またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの１つまたは複数のプロセッサによるコードの実行から生じることであることを認識するであろう。あるいは、または組み合わせて、機能及び動作は、ソフトウェア命令の有無にかかわらず、特別な目的の回路（例えば、論理回路）を使用して実装することができる。実施形態は、ソフトウェア命令なしで、またはソフトウェア命令と組み合わせて、ハードワイヤード回路を使用して実装することができる。したがって、技術がハードウェア回路及びソフトウェアのいずれかの特定の組み合わせにも、コンピューティングデバイスによって実行される命令についてのいずれの特定のソースにも限定されない。

いくつかの実施形態は、完全に機能するコンピュータ及びコンピュータシステムに実装することができるが、様々な実施形態は、様々な形態のコンピューティング製品として配布することができ、実際に分布に影響を与えるよう使用される特定のタイプの機械またはコンピュータ可読媒体に関係なく適用することができる。

開示される少なくともいくつかの態様は、少なくとも部分的に、ソフトウェアで具体化することができる。つまり、技術は、マイクロプロセッサなどのプロセッサに応答して、コンピューティングデバイスまたは他のシステムで実行され、ＲＯＭ、揮発性ＲＡＭ、不揮発性メモリ、キャッシュ、またはリモートストレージデバイスなどのメモリに含まれる命令のシーケンスを実行することができる。

実施形態を実装するために実行されるルーチンは、オペレーティングシステム、ミドルウェア、サービス提供プラットフォーム、ＳＤＫ（ソフトウェア開発キット）構成要素、ウェブサービス、または他の特定のアプリケーション、構成要素、プログラム、オブジェクト、モジュール、または「コンピュータプログラム」として参照される命令のシーケンスの一部として実装され得る。これらのルーチンへの呼び出しインターフェイスは、ＡＰＩ（アプリケーションプログラミングインターフェイス）としてソフトウェア開発コミュニティに公開できる。コンピュータプログラムは、通常、コンピュータ内の様々なメモリ及び記憶装置に様々な時点で設定された１つまたは複数の命令を含み、コンピュータ内の１つまたは複数のプロセッサによって読み取られて実行されるとき、コンピュータに、様々な態様を含む要素を実行するために必要な操作を実行させる。

機械可読媒体を使用して、コンピューティングデバイスによって実行されたときにデバイスに様々な方法を実行させるソフトウェア及びデータを格納することができる。実行可能なソフトウェア及びデータは、例えば、ＲＯＭ、揮発性ＲＡＭ、不揮発性メモリ及び／またはキャッシュを含む様々な場所に格納され得る。このソフトウェア及び／またはデータの一部は、これらのストレージデバイスのいずれかに保存できる。さらに、データと命令は、集中型サーバまたはピアツーピアネットワークから取得できる。データ及び命令の異なる部分は、異なる集中型サーバ及び／またはピアツーピアネットワークから、異なる時間に、異なる通信セッションで、または同じ通信セッションで取得することができる。データと命令は、アプリケーションの実行前に完全に取得できる。あるいは、データと命令の一部を、実行に必要なときに、ちょうど間に合うように動的に取得することもできる。したがって、データ及び命令が、特定の時点で完全に機械可読媒体上にあることは必要ではない。

コンピュータ可読媒体の例には、記録可能及び記録不可能なタイプの媒体、例えば揮発性及び不揮発性メモリデバイス、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリデバイス、ソリッドステートドライブストレージメディア、リムーバブルディスク、磁気ディスクストレージメディア、光ストレージメディア（例えば、コンパクトディスク読み取り専用メモリ（ＣＤＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）などが含まれるが、これらに限定されない。コンピュータ可読媒体は、命令を格納することができる。

一般に、有形または非一時的な機械可読媒体には、機械（例えば、コンピュータ、モバイルデバイス、ネットワークデバイス、パーソナルデジタルアシスタント、製造ツール、１つまたは複数のプロセッサのセットを備えたいずれかのデバイスなど）によってアクセス可能な形式で情報を提供する（例えば、保存する）メカニズムが含まれる。

様々な実施形態において、ハードワイヤード回路は、技術を実装するためにソフトウェア及びファームウェア命令と組み合わせて使用され得る。したがって、技術は、ハードウェア回路及びソフトウェアのいずれかの特定の組み合わせにも、コンピューティングデバイスによって実行される命令についてのいずれの特定のソースにも、限定されない。

一部の図面は特定の順序でいくつかの操作を示しているが、順序に依存しない操作は、並べ替えることができ、他の操作を組み合わせたり、分割したりすることができる。いくつかの並べ替えまたは他とのグループ化が具体的に言及されているが、他のことが当業者に明らかであり、したがって、代替案の完全な列挙を提示してはいない。さらに、ステージは、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組み合わせで実装できることを認識しておく必要がある。

前述の明細書では、本開示が、その特定の例示的な実施形態を参照して説明されてきた。以下の請求項に述べるより広い趣旨及び範囲から逸脱することなく、様々な変更を加えることができることが明らかである。したがって、明細書及び図面は限定的な意味ではなく例示的な意味で考慮されるべきである。

本明細書に記載の様々な実施形態は、多種多様な異なるタイプのコンピューティングデバイスを使用して実装することができる。本明細書で使用される場合、「コンピューティングデバイス」の例には、サーバ、集中型コンピューティングプラットフォーム、複数のコンピューティングプロセッサ及び／または構成要素のシステム、モバイルデバイス、ユーザ端末、車両、パーソナル通信デバイス、ウェアラブルデジタルデバイス、電子キオスク、汎用コンピュータ、電子ドキュメントリーダー、タブレット、ラップトップコンピュータ、スマートフォン、デジタルカメラ、家庭用電化製品、テレビ、またはデジタル音楽プレーヤーが挙げられるが、これらに限定されない。コンピューティングデバイスのその他の例には、いわゆる「モノのインターネット」（ＩＯＴ）の一部であるデバイスが含まれる。このような「モノ」は、モノを監視し得、これらのモノの設定を変更し得る、所有者または管理者と時折やり取りする場合がある。場合によっては、そのような所有者または管理者は、「モノ」のデバイスに関してユーザの役割を果たす。いくつかの例では、ユーザのプライマリモバイルデバイス（例えば、Ａｐｐｌｅ ｉＰｈｏｎｅ（登録商標））は、ユーザが着用するペアの「モノ」のデバイス（例えば、Ａｐｐｌｅ（登録商標） Ｗａｔｃｈ）に関する管理者サーバである場合がある。

いくつかの実施形態では、コンピューティングデバイスは、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ネットワークサーバ、モバイルデバイス、またはメモリ及び処理デバイスを含む他のコンピューティングデバイスとして実装されるコンピュータまたはホストシステムであり得る。ホストシステムは、メモリサブシステムを含むか、またはメモリサブシステムに結合して、ホストシステムがメモリサブシステムからデータを読み取る、またはメモリサブシステムにデータを書き込むことができるようにする。ホストシステムは、物理ホストインターフェイスを介してメモリサブシステムに結合することができる。一般に、ホストシステムは、同じ通信接続、複数の別個の通信接続、及び／または通信接続の組み合わせを介して、複数のメモリサブシステムにアクセスすることができる。

Claims (20)

1. 方法であって、
   コンピュータシステムの少なくとも１つの処理デバイスによって、前記コンピュータシステム上で実行されるアプリケーションに割り当てられた１つまたは複数の第１の仮想アドレスにデータを格納することであって、前記第１の仮想アドレスは、第１のメモリタイプの第１のメモリデバイスに対応する、前記格納すること、
   前記格納されたデータのアクセスパターンを決定すること、及び
   前記アクセスパターンを決定することに応答して、前記アプリケーションに割り当てられた１つまたは複数の第２の仮想アドレスに前記データを格納することであって、前記第２の仮想アドレスは、第２のメモリタイプの第２のメモリデバイスに対応する、前記格納すること、
   を含む、方法。
2. 前記第２の仮想アドレスに前記データを格納することは、前記第２の仮想アドレスを前記第２のメモリデバイスの１つまたは複数の物理アドレスにマッピングする格納されたメタデータにアクセスすることを含む、請求項１に記載の方法。
3. 前記格納されたメタデータにアクセスすることは、メモリ管理ユニットによって、トランスレーションルックアサイドバッファにキャッシュされた前記格納されたメタデータからのデータにアクセスすることを含む、請求項２に記載の方法。
4. 前記アクセスパターンに基づいて、前記第２のメモリタイプを前記格納されたデータにアサインすることをさらに含む、請求項１に記載の方法。
5. 前記アサインされた第２のメモリタイプを使用して、前記データが格納されている前記第２のメモリデバイスの物理アドレスを決定することをさらに含む、請求項４に記載の方法。
6. 前記第２の仮想アドレスに前記データを格納することは、
   前記データのメモリタイプを前記第１のメモリタイプから前記第２のメモリタイプに変更すること、
   前記メモリタイプを変更することに応答して、前記データを前記第１のメモリデバイスから前記第２のメモリデバイスに移動すること、を含む、請求項１に記載の方法。
7. 前記データを前記第１のメモリデバイスから前記第２のメモリデバイスに移動することは、ページテーブルを更新して、前記第２の仮想アドレスを前記第２のメモリデバイス内の１つまたは複数の物理アドレスにマッピングすることを含む、請求項６に記載の方法。
8. 前記格納されたデータの前記アクセスパターンを決定することは、前記第１の仮想アドレスに対応する１つまたは複数のページテーブルエントリ内の使用状況データにアクセスすることを含む、請求項１に記載の方法。
9. 前記ページテーブルエントリのそれぞれが、前記第１のメモリタイプを有するフィールドを含む、請求項８に記載の方法。
10. 前記格納されたデータの前記アクセスパターンを決定することは、使用頻度または最後の使用時間のうちの少なくとも１つを決定することを含む、請求項１に記載の方法。
11. 前記第２の仮想アドレスに前記データを格納することは、名前空間テーブルにおいて、前記データにバインドされた名前空間を、前記第１のメモリタイプに関連付けられた第１の名前空間から前記第２のメモリタイプに関連付けられた第２の名前空間に変更することを含む、請求項１に記載の方法。
12. 前記格納されたデータの前記アクセスパターンを決定することは、前記データの使用頻度が所定の閾値よりも大きいことを決定することを含む、請求項１に記載の方法。
13. 前記第２のメモリデバイスの待ち時間は、前記第１のメモリデバイスの待ち時間よりも短く、前記格納されたデータの前記アクセスパターンを決定することは、前記データの使用頻度が所定の閾値より高いことを決定することを含む、請求項１に記載の方法。
14. 前記第２のメモリデバイスの待ち時間は、前記第１のメモリデバイスの待ち時間よりも大きく、前記格納されたデータのアクセスパターンを決定することは、前記データの使用頻度が所定の閾値よりも小さいことを決定すること、または前記データが最後に使用されてからの期間が所定の閾値よりも大きいと決定することの少なくとも１つを含む、請求項１に記載の方法。
15. 前記第２のメモリデバイスの待ち時間は、前記第１のメモリデバイスの待ち時間よりも短く、
    前記格納されたデータの前記アクセスパターンを決定することは、前記アプリケーションによるデータの将来の使用頻度が所定の閾値よりも大きくなることを決定することを含み、
    前記第２の仮想アドレスに前記データを格納することは、前記第１の仮想アドレスに対応する１つまたは複数の仮想ページを含むページテーブルを更新することによって、前記格納されたデータを前記第１のメモリデバイスから前記第２のメモリデバイスに移動することを含む、請求項１に記載の方法。
16. 前記将来の使用頻度が前記所定の閾値よりも大きくなることを決定することは、
    前記アプリケーションまたは前記コンピュータシステムの少なくとも１つのコンテキストを決定すること、
    前記決定されたコンテキストを、前記アプリケーションの履歴アクセスパターンに関するデータに関連付けること、及び
    前記履歴アクセスパターンが、前記所定の閾値よりも大きい使用頻度に対応していることを決定することを含む、請求項１５に記載の方法。
17. システムであって、
    第１のメモリタイプの第１のメモリデバイス、
    第２のメモリタイプの第２のメモリデバイス、
    少なくとも１つの処理デバイス、及び
    オペレーティングシステムによって管理されるアプリケーションに割り当てられた１つまたは複数の論理アドレスでデータをランダムアクセスメモリに格納することであって、前記データは前記第１のメモリデバイスに格納される、前記格納すること、
    前記オペレーティングシステムによって、前記格納されたデータのアクセスパターンを決定すること、及び
    前記アクセスパターンを決定することに応答して、前記データを前記第１のメモリデバイスから前記第２のメモリデバイスに移動すること、
    を、前記少なくとも１つの処理デバイスに命令するように構成された命令を含むメモリ、
    を含む、システム。
18. 前記オペレーティングシステムによって前記データにアサインされたメモリタイプを変更することによって、前記データが前記第１のメモリデバイスから前記第２のメモリデバイスに移動される、請求項１７に記載のシステム。
19. 前記論理アドレスは、前記アプリケーションの１つまたは複数の仮想ページの仮想アドレスである、請求項１７に記載のシステム。
20. 少なくとも１つの処理デバイスで実行されるとき、前記少なくとも１つの処理デバイスに少なくとも、
    アプリケーションに割り当てられたアドレス範囲でランダムアクセスメモリにデータを格納することであって、前記アドレス範囲は、第１のメモリタイプの第１のメモリデバイスに対応する、前記格納すること、
    前記格納されたデータのアクセスパターンを決定すること、及び
    前記アクセスパターンを決定することに応答して、前記データを前記第１のメモリデバイスから第２のメモリタイプの第２のメモリデバイスに移動することを引き起こす命令を格納する、非一時的な機械可読記憶媒体。

Images