JP2022545715A - バンク構成可能な電力モード - Google Patents

バンク構成可能な電力モード Download PDF

Info

Publication number
JP2022545715A
JP2022545715A JP2022513052A JP2022513052A JP2022545715A JP 2022545715 A JP2022545715 A JP 2022545715A JP 2022513052 A JP2022513052 A JP 2022513052A JP 2022513052 A JP2022513052 A JP 2022513052A JP 2022545715 A JP2022545715 A JP 2022545715A
Authority
JP
Japan
Prior art keywords
memory
mode
low power
power mode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022513052A
Other languages
English (en)
Inventor
グラッツィアーノ ミリキーニ
アンドレア マルティネッリ
クリストフ ヴァンサン アントワーヌ ローラン
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2022545715A publication Critical patent/JP2022545715A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

バンク構成可能な電力モードのための方法、システム、及びデバイスが説明される。態様は、複数のメモリバンクを有するメモリデバイスを第１モードで動作させることを含む。第１のモードで動作している間に、メモリデバイスは、第１のモードよりも低い電力消費レベルを有する第２のモードへ移行するためのコマンドを受信し得る。メモリデバイスは、メモリバンクの第１のサブセットを、第１の電力消費レベルで動作する第１の低電力モードに、及びメモリバンクの第２のサブセットを、第１の電力消費レベルよりも低くてもよい第２の電力消費レベルで動作する第２の低電力モードに切り替えることによって、第２のモードへ移行し得る。幾つかの場合、メモリデバイスは、メモリバンクの第２のサブセットを低電力モードに維持している間に、メモリバンクの第１のサブセットを第１の低電力モードから切り替え得る。

Description

本特許出願は、２０１９年８月２６日に出願された“ＢＡＮＫ ＣＯＮＦＩＧＵＲＡＢＬＥ ＰＯＷＥＲ ＭＯＤＥＳ“と題された、Ｍｉｒｉｃｈｉｇｎｉ等による米国特許出願第１６／５５１，５８１号の優先権を主張するものであり、それは、本出願の譲受人に譲渡され、参照によりその全体が本明細書に明示的に組み込まれる。
以下は、一般的に、少なくとも１つのメモリデバイスを含むシステムに関し、より具体的には、バンク構成可能な電力モードに関する。
メモリデバイスは、コンピュータ、無線通信デバイス、カメラ、及びデジタルディスプレイ等の様々な電子デバイス内に情報を蓄積するために広く使用されている。情報は、メモリデバイスの異なる状態をプログラミングすることによって蓄積される。例えば、バイナリデバイスは、ほとんどの場合、論理１又は論理０によりしばしば示される２つの状態の内の１つを蓄積する。他のデバイスでは、２つよりも多い状態が蓄積され得る。蓄積された情報にアクセスするために、デバイスのコンポーネントは、メモリデバイス内の少なくとも１つの蓄積された状態を読み出し得、又はセンシングし得る。情報を蓄積するために、デバイスのコンポーネントは、メモリデバイス内に状態を書き込み得、又はプログラミングし得る。
磁気ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗変化型ＲＡＭ（ＲＲＡＭ）、フラッシュメモリ、及び相変化メモリ（ＰＣＭ）等を含む様々なタイプのメモリデバイスが存在する。メモリデバイスは、揮発性又は不揮発性であり得る。不揮発性メモリ、例えば、ＦｅＲＡＭは、外部電源がない場合でも、それらの蓄積された論理状態を長期間維持し得る。揮発性メモリデバイス、例えば、ＤＲＡＭは、外部電源から切断された場合、それらの蓄積された状態を喪失し得る。ＦｅＲＡＭは、揮発性メモリと同様の密度を実現可能であり得るが、ストレージデバイスとしての強誘電体コンデンサの使用に起因して不揮発性の特性を有し得る。
メモリデバイスの改善は、一般的に、メトリックの中でもとりわけ、メモリセル密度の増加、読み出し／書き込み速度の増加、信頼性の増加、データ保持の増加、電力消費の削減、又は製造プロセスの改善を含み得る。メモリデバイスにおける電力消費を改善するための解決策が望まれ得る。
本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするシステムの一例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリダイの一例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイス状態図の一例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図の例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図の例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図の例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするプロセスフローの一例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力モードビットマップの例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図の一例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスに対する電力レベル消費プロファイルの一例を説明する。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイスのブロック図を示す。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする１つ以上の方法を説明するフローチャートを示す。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする１つ以上の方法を説明するフローチャートを示す。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする１つ以上の方法を説明するフローチャートを示す。 本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする１つ以上の方法を説明するフローチャートを示す。
幾つかのメモリデバイスは、１つ以上の低電力モードで動作し得、メモリデバイスは、電力消費を削減するために、メモリセルをサポートする回路の動作を無効化又は変更し得る。例えば、ＦｅＲＡＭデバイスは、幾つかの量の回路を不活性化することに基づいて、アイドル状態から、アイドル状態よりも電力消費が少ない低電力状態へ遷移し得る。低電力状態では、メモリデバイスは、メモリデバイスのメモリセル上でアクセス動作（例えば、読み出し動作、書き込み動作等）を実施することが可能ではないことがあり、又はそうした動作が実施され得るアクティブ状態へ直接遷移することが可能ではないことがある（例えば、低電力状態にある場合、メモリデバイスはアイドル状態へまず遷移し、アクティブ状態へその後遷移しければならないことがある）。幾つかの場合、ＦｅＲＡＭデバイスは、電流消費の様々な減少したレベルと関連付けられた（例えば、様々な量の不活性化された回路と関連付けられた）様々な低電力状態をサポートし得る。
同様に、ＤＲＡＭデバイスもまた、そのメモリバンクをアイドル状態から低電力状態へ遷移させ得、それは、ＤＲＡＭデバイスにおける電流消費を減少させるために１つ以上の回路コンポーネントをパワーダウンさせることを含み得る。幾つかの場合、ＤＲＡＭは、アクセス動作（読み出し動作、書き込み動作等）を実施するために使用される他のコンポーネントをパワーダウンさせている間に、セルフリフレッシュモードを維持し得る。
低電力モードからアクティブモードへ（例えば、アイドルモードへ、その後アクティブモードへ）メモリデバイスを遷移させることには、一定の時間がかかることがある。例えば、メモリデバイスは、メモリセルにアクセスするために、低電力状態にある間に不活性化された回路を活性化するために１つ以上の手順を実施する必要があり得る。幾つかの場合、電流消費が少ない（すなわち、使用するエネルギーが少ない、より多くの回路が不活性化される）低電力モードは、アイドルモード又はアクティブモードへ遷移するのに時間がかかり得る。
幾つかのメモリデバイス（例えば、幾つかのＦｅＲＡＭ及びＤＲＡＭデバイス）は、デバイス又はダイレベルで低電力モードを制御し得る。すなわち、低電力モードへ移行する場合、デバイス又はダイ全体に対する回路は、より少ない電力を使用するために動作モードを変更し得る。したがって、メモリアレイにおいて動作を実施するためのコマンドをメモリデバイスが受信した場合、メモリデバイス又はダイを低電力モードからアイドルモードへ遷移させ、メモリアレイの少なくとも一部分（例えば、メモリアレイのバンク）をアクティブモードへその後遷移させることと関連付けられるレイテンシがあり得る。更に、メモリデバイス全体が低電力モードへ、又は低電力モードから切り替わり得るが、アクセス動作（例えば、読み出し、書き込み等）は、メモリアレイのアクティブ部分上でのみ実施され得る。結果として、メモリダイは、電力消費の全体的な削減を実現する（例えば、低電力モードでの動作からの電力使用の削減が、低電力モードへ及び低電力モードからダイを遷移させることと関連付けられる電力損失よりも大きくなる）のに十分な長さの期間等、最小期間の間、該低電力モードに留まるであろう場合にのみ、低電力モードへ切り替わり得る。したがって、メモリダイは、デバイス又はダイ全体を低電力モードへ及び低電力モードから切り替えることと関連付けられる損失に起因して、所望よりも少ない電力節減を実現し得る。更に、メモリデバイス又はダイは、デバイス又はダイ全体をウェイクアップするために必要なレイテンシに起因して、低電力モードで動作する頻度が少なくなり得、電力消費を更に増加させる。
メモリデバイスは、メモリデバイス又はその中のダイの異なる部分（例えば、単一のメモリアレイの異なる部分）を異なる電力モードで動作させることによって、より大きな電力節減（例えば、より少ない電流消費）を実現し得る。例えば、メモリデバイス又はダイの第１の部分は、第１の電力モードで動作し得、メモリデバイス又はダイの第２の部分は、第２の電力モードで動作し得る。第１の電力モードは、アクティブモード、又は他の低電力モードよりも短いレイテンシ（例えば、より速いウェイクアップ時間）でアクセスされ得る低電力モードであり得る。レイテンシが比較的より短いこうした低電力モードは、パワーダウン（ＰＤ）モードと称され得る。メモリデバイスは、ＰＤモードと比較して第２の低電力モードでメモリの第２の部分を動作させ得、第２の低電力モードは、より長いレイテンシでアクセスされ得る。レイテンシが比較的長い低電力モードは、ディープスリープ（ＤＳ）モードと称され得る。幾つかの場合、メモリデバイスは複数のＤＳモードをサポートし得、それらは、異なる量の電力消費（例えば、ＤＳモードにおいてメモリデバイスの一部分に対して不活性化される回路の異なる量）に夫々対応し得、メモリデバイスの異なる部分は異なるＤＳモードで同時にあり得る。幾つかの場合、メモリデバイスは、メモリの第２の部分をＤＳモードに維持している間に、メモリの第１の部分をＰＤモードからアイドルモード又はアクティブモードに切り替え得る（その逆同様である）。このことに関して、メモリデバイスは、デバイスの異なる部分を異なる電力モードで動作させ、幾つかの場合、アクセス動作を実施するためにメモリセルの一部分のみをアクティブモードへ遷移させることによって、電力節減の増加を実現し得る。したがって、メモリデバイスは、低電力モードへ及び低電力モードから遷移することによる損失を削減し得、より頻繁に、より長い時間、１つ以上の低電力モードで動作し得る。
本明細書で教示する態様は、様々な低電力モード（例えば、ＰＤ及びＤＳ電力モード）で動作する部分（例えば、メモリバンク）を指し示すために、電力モードビットマップを使用することを含む。電力モードビットマップは、メモリデバイス内の１つ以上のレジスタ（例えば、モードレジスタ）又はその他のストレージに書き込まれ得る。追加的又は代替的に、メモリデバイスは、異なる部分（例えば、異なるメモリバンク）を１つ以上の低電力モードに切り替えるための１つ以上のコマンドを介して構成され得る。幾つかの場合、メモリデバイスが低電力モードへ移行するためのコマンドを受信した場合、メモリデバイスは、メモリデバイスの何れの部分を何れの低電力モードで動作させるべきかを判定するために、電力モードビットマップにアクセスし得る。更に、１つ以上の低電力モードで動作している間、メモリデバイスは、メモリデバイスの他の部分を低電力モードに維持している間に、１つ以上の部分を低電力モードからアクティブ又はアイドルモードに切り替え得る。幾つかの場合、メモリデバイスはバンクレベルで低電力モードを制御し得る。したがって、メモリデバイスは、アクティブモード、アイドルモード、及び１つ以上の異なる低電力モードの間で異なるバンクを切り替え得る。
メモリデバイスの異なる部分の異なる低電力モードでの動作は、全体的な電流消費の減少をもたらし得る。例えば、メモリデバイスは、メモリデバイス全体を低電力モードへ及び低電力モードから切り替えるメモリデバイスと比較して、メモリの幾つかの部分をより頻繁に、より長期間、ＤＳモード等の低電力モードで動作させることが可能であり得る。更に、メモリデバイスは、メモリデバイスにより受信されたコマンドに対処するように、より迅速にアイドルモード又はアクティブモードに切り替え得るＰＤモードでメモリデバイスの一部分を動作させてレイテンシを減少させ得る。
幾つかの場合、メモリデバイスは、同じ又は限られた数のバンクが繰り返しアクセスされる場合を含め、幾つかのメモリバンクをＰＤモードで動作させ、その他のメモリバンクを１つ以上のＤＳモードで動作させることからの利益を得得る。例えば、これらの頻繁にアクセスされるバンクはＰＤモードで動作し得、該ＰＤモードは、１つ以上のアクセス動作を実施するために、アイドル／アクティブモードにそれらをより迅速に切り替えることをサポートし得る。したがって、これらのバンクは、ＰＤモードとアイドル／アクティブモードとの間で切り替わることによって、電力節減の僅かな増加を実現し得る。更に、メモリデバイスは、その他のメモリバンクを１つ以上のＤＳモードで動作させることによって電力使用のより多くの減少を実現し得、アクセス動作はＰＤバンクに集中するため、これらのＤＳバンクをアイドル／アクティブモードに切り替える必要がなくてもよい。したがって、メモリデバイス又はダイ全体をアクティブモードと低電力モードとの間で切り替えるシステムと比較して、メモリデバイスに対する（例えば、ＰＤモード及びＤＳモードの両方に起因する）全体的な電流使用は減少し得る。幾つかの場合、電力節減を増加させるために追加のメモリバンクをＤＳモードで動作させることは、ＤＳモードで動作するメモリデバイスの部分と関連付けられるより長いアクセス時間に起因して、アクセス動作に対するバンド幅を減少させ得る。ＰＤモード及びＤＳモードの各々で動作するメモリバンクの量は、電力節減とバンド幅とのバランスをとるために変更し得る。更に、幾つかの場合、（メモリデバイスの内部又は外部の）メモリコントローラは、電力消費の考慮事項に基づいて（例えば、その他のメモリバンクに対するＤＳモードの使用の増加をサポートするために、関連するデータを比較的少数のメモリ内に集中させることによって）、１つ以上のメモリバンクに渡って１つ以上のアプリケーションに対するデータを割り当て得る。これら及びその他の利点は当業者により評価され得る。
開示の機構は、図１～図２を参照して説明するように、メモリシステム及びメモリダイの文脈でまず説明される。開示の機構は、図３～図１０を参照して説明するように、メモリデバイス状態図、プロセスフロー、電力モードビットマップ、及び電力レベル消費図の文脈で説明される。開示のこれら及びその他の機構は、図１１～図１５を参照して説明するように、バンク構成可能な電力モードに関する装置図及びフローチャートによって更に説明され、それらを参照して更に説明される。
図１は、本明細書に開示するような例に従った１つ以上のメモリデバイスを利用するシステム１００の一例を説明する。システム１００は、外部メモリコントローラ１０５、メモリデバイス１１０、及び外部メモリコントローラ１０５をメモリデバイス１１０と結合する複数のチャネル１１５を含み得る。システム１００は、１つ以上のメモリデバイスを含み得るが、説明を容易にするために、１つ以上のメモリデバイスは、単一のメモリデバイス１１０として説明され得る。
システム１００は、コンピューティングデバイス、モバイルコンピューティングデバイス、無線デバイス、又はグラフィックス処理デバイス等の電子デバイスの部分を含み得る。システム１００は、携帯型電子デバイスの一例であり得る。システム１００は、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、携帯電話、ウェアラブルデバイス、又はインターネット接続デバイス等の一例であり得る。メモリデバイス１１０は、システム１００の１つ以上の他のコンポーネントに対するデータを蓄積するように構成されたシステムのコンポーネントであり得る。幾つかの例では、システム１００は、マシンタイプ通信（ＭＴＣ）、マシン間（Ｍ２Ｍ）通信、又はデバイス間（Ｄ２Ｄ）通信が可能である。
システム１００の少なくとも一部分はホストデバイスの一例であり得る。そうしたホストデバイスは、コンピューティングデバイス、モバイルコンピューティングデバイス、無線デバイス、グラフィックス処理デバイス、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、携帯電話、ウェアラブルデバイス、インターネット接続デバイス、又はその他の何らかの固定型若しくは携帯型電子デバイス等、プロセスを実行するためにメモリを使用するデバイスの一例であり得る。幾つかの場合、ホストデバイスは、外部メモリコントローラ１０５の機能を実装するハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせを指し得る。幾つかの場合、外部メモリコントローラ１０５は、ホスト又はホストデバイスと称され得る。幾つかの例では、システム１００はグラフィックスカードである。
幾つかの場合、メモリデバイス１１０は、システム１００の他のコンポーネントと通信し、システム１００によって潜在的に使用又は参照される物理メモリアドレス／空間を提供するように構成された独立したデバイス又はコンポーネントであり得る。幾つかの例では、メモリデバイス１１０は、少なくとも１つの又は複数の異なるタイプのシステム１００と連動するように構成可能であり得る。システム１００のコンポーネントとメモリデバイス１１０との間のシグナリングは、信号を変調するための変調方式、信号を通信するための異なるピン設計、システム１００及びメモリデバイス１１０の別個のパッケージング、システム１００とメモリデバイス１１０との間のクロックシグナリング及び同期、タイミング規則、及び／又はその他の要因をサポートするように動作可能であり得る。
メモリデバイス１１０は、システム１００のコンポーネントに対するデータを蓄積するように構成され得る。幾つかの場合、メモリデバイス１１０は、（例えば、外部メモリコントローラ１０５を通じてシステム１００により提供されたコマンドに応答して実行する）システム１００に対するスレーブタイプのデバイスとして機能し得る。そうしたコマンドは、書き込み動作のための書き込みコマンド、読み出し動作のための読み出しコマンド、リフレッシュ動作のためのリフレッシュコマンド、又はその他のコマンド等のアクセス動作のためのアクセスコマンドを含み得る。メモリデバイス１１０は、データ蓄積のための所望の又は指定された容量をサポートするために、２つ以上のメモリダイ１６０（例えば、メモリチップ）を含み得る。２つ以上のメモリダイを含むメモリデバイス１１０は、マルチダイメモリ又はパッケージと称され（マルチチップメモリ又はパッケージとも称され）得る。
システム１００は、プロセッサ１２０、ベーシック入力／出力システム（ＢＩＯＳ）コンポーネント１２５、１つ以上の周辺コンポーネント１３０、及び入力／出力（Ｉ／Ｏ）コントローラ１３５を更に含み得る。システム１００のコンポーネントは、バス１４０を使用して相互に電子通信し得る。
プロセッサ１２０は、システム１００の少なくとも一部分を制御するように構成され得る。プロセッサ１２０は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）若しくはその他のプログラマブルロジックデバイス、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネントであり得、又はこれらのタイプのコンポーネントの組み合わせであり得る。そうした場合、プロセッサ１２０は、例の中でもとりわけ、中央処理装置（ＣＰＵ）、グラフィックス処理装置（ＧＰＵ）、汎用グラフィック処理装置（ＧＰＧＰＵ）、又はシステムオンチップ（ＳｏＣ）の一例であり得る。
ＢＩＯＳコンポーネント１２５は、システム１００の様々なハードウェアコンポーネントを初期化及び実行し得るファームウェアとして動作するＢＩＯＳを含むソフトウェアコンポーネントであり得る。ＢＩＯＳコンポーネント１２５はまた、プロセッサ１２０とシステム１００の様々なコンポーネント、例えば、周辺コンポーネント１３０、Ｉ／Ｏコントローラ１３５等との間のデータフローを管理し得る。ＢＩＯＳコンポーネント１２５は、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、又はその他の任意の不揮発性メモリ内に蓄積されたプログラム又はソフトウェアを含み得る。
周辺コンポーネント１３０は、システム１００中に又はシステム１００と共に統合され得る、任意の入力デバイス若しくは出力デバイス、又はそうしたデバイスのためのインターフェースであり得る。例には、ディスクコントローラ、音声コントローラ、グラフィックスコントローラ、イーサネットコントローラ、モデム、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、シリアル若しくはパラレルポート、又はペリフェラルコンポーネントインターコネクト（ＰＣＩ）若しくは専用グラフィックスポート等のペリフェラルカードスロットが含まれ得る。周辺コンポーネント１３０は、周辺装置として当業者により理解されるその他のコンポーネントであり得る。
Ｉ／Ｏコントローラ１３５は、プロセッサ１２０と周辺コンポーネント１３０、入力デバイス１４５、又は出力デバイス１５０との間のデータ通信を管理し得る。Ｉ／Ｏコントローラ１３５は、システム１００中に又はシステム１００と共に統合されない周辺装置を管理し得る。幾つかの場合、Ｉ／Ｏコントローラ１３５は、外部周辺コンポーネントへの物理的接続又はポートを表し得る。
入力１４５は、システム１００又はそのコンポーネントに情報、信号、又はデータを提供する、システム１００の外部のデバイス又は信号を表し得る。これは、ユーザーインターフェース、又は他のデバイスとのインターフェース若しくは他のデバイスとの間のインターフェースを含み得る。幾つかの場合、入力１４５は、１つ以上の周辺コンポーネント１３０を介してシステム１００とインターフェースする周辺装置であり得、又はＩ／Ｏコントローラ１３５によって管理され得る。
出力１５０は、システム１００又はそのコンポーネント内の何れかからの出力を受信するように構成された、システム１００の外部のデバイス又は信号を表し得る。出力１５０の例は、ディスプレイ、オーディオスピーカー、プリントデバイス、又はプリント回路基板上の別のプロセッサ等を含み得る。幾つかの場合、出力１５０は、１つ以上の周辺コンポーネント１３０を介してシステム１００とインターフェースする周辺装置であり得、又はＩ／Ｏコントローラ１３５によって管理され得る。
メモリデバイス１１０は、デバイスメモリコントローラ１５５及び１つ以上のメモリダイ１６０を含み得る。各メモリダイ１６０は、ローカルメモリコントローラ１６５（例えば、ローカルメモリコントローラ１６５－ａ、ローカルメモリコントローラ１６５－ｂ、及び／又はローカルメモリコントローラ１６５－Ｎ）と、メモリアレイ１７０（例えば、メモリアレイ１７０－ａ、メモリアレイ１７０－ｂ、及び／又はメモリアレイ１７０－Ｎ）とを含み得る。メモリアレイ１７０は、メモリセルの集合（例えば、グリッド）であり得、各メモリセルは、少なくとも１ビットのデジタルデータを蓄積するように構成される。メモリアレイ１７０及び／又はメモリセルの機構は、図２を参照してより詳細に説明される。
メモリデバイス１１０は、メモリセルの２次元（２Ｄ）アレイの一例であり得、又はメモリセルの３次元（３Ｄ）アレイの一例であり得る。例えば、２Ｄメモリデバイスは、単一のメモリダイ１６０を含み得る。３Ｄメモリデバイスは、２つ以上のメモリダイ１６０（例えば、メモリダイ１６０－ａ、メモリダイ１６０－ｂ、及び／又は任意の量のメモリダイ１６０－Ｎ）を含み得る。３Ｄメモリデバイスでは、複数のメモリダイ１６０－Ｎは、相互に積み重ねられ得、又は相互に隣り合い得る。幾つかの場合、３Ｄメモリデバイス内のメモリダイ１６０－Ｎは、デッキ、レベル、レイヤ、又はダイと称され得る。３Ｄメモリデバイスは、任意の量（例えば、２つの高さ、３つの高さ、４つの高さ、５つの高さ、６つの高さ、７つの高さ、８つの高さ）の積み重ねられたメモリダイ１６０－Ｎを含み得る。このことは、単一の２Ｄメモリデバイスと比較して、基板上に位置付けられ得るメモリセルの量を増加させ得、順に、製造コストを削減し得、若しくはメモリアレイの性能を増加させ得、又はそれら両方であり得る。幾つかの３Ｄメモリデバイスでは、幾つかのデッキがワード線、デジット線、及び／又はプレート線の内の少なくとも１つを共有し得るように、異なるデッキは少なくとも１つの共通のアクセス線を共有し得る。
デバイスメモリコントローラ１５５は、メモリデバイス１１０の動作を制御するように構成された回路又はコンポーネントを含み得る。したがって、デバイスメモリコントローラ１５５は、メモリデバイス１１０がコマンドを実施することを可能にするハードウェア、ファームウェア、及びソフトウェアを含み得、メモリデバイス１１０に関連するコマンド、データ、又は制御情報を受信、送信、又は実行するように構成され得る。デバイスメモリコントローラ１５５は、外部メモリコントローラ１０５、１つ以上のメモリダイ１６０、又はプロセッサ１２０と通信するように構成され得る。幾つかの場合、メモリデバイス１１０は、外部メモリコントローラ１０５からデータ及び／又はコマンドを受信し得る。例えば、メモリデバイス１１０は、メモリデバイス１１０がシステム１００のコンポーネント（例えば、プロセッサ１２０）に代わってある一定のデータを蓄積することを指し示す書き込みコマンド、又はメモリデバイス１１０がメモリダイ１６０内に蓄積されたある一定のデータをシステム１００のコンポーネント（例えば、プロセッサ１２０）に提供することを指し示す読み出しコマンドを受信し得る。幾つかの場合、デバイスメモリコントローラ１５５は、メモリダイ１６０のローカルメモリコントローラ１６５と連動して、本明細書に説明するメモリデバイス１１０の動作を制御し得る。デバイスメモリコントローラ１５５及び／又はローカルメモリコントローラ１６５内に含まれるコンポーネントの例は、外部メモリコントローラ１０５から受信した信号を復調するための受信機、信号を変調して外部メモリコントローラ１０５へ送信するためのデコーダ、ロジック、デコーダ、アンプ、又はフィルタ等を含み得る。
（例えば、メモリダイ１６０に対してローカルな）ローカルメモリコントローラ１６５は、メモリダイ１６０の動作を制御するように構成され得る。また、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と通信する（例えば、データ及び／又はコマンドを受信及び送信する）ように構成され得る。ローカルメモリコントローラ１６５は、本明細書に説明するようなメモリデバイス１１０の動作を制御するようにデバイスメモリコントローラ１５５をサポートし得る。幾つかの場合、メモリデバイス１１０は、デバイスメモリコントローラ１５５を含まず、ローカルメモリコントローラ１６５又は外部メモリコントローラ１０５は、本明細書に説明する様々な機能を実施し得る。したがって、ローカルメモリコントローラ１６５は、デバイスメモリコントローラ１５５と、他のローカルメモリコントローラ１６５と、又は直接、外部メモリコントローラ１０５若しくはプロセッサ１２０と通信するように構成され得る。
外部メモリコントローラ１０５は、システム１００のコンポーネント（例えば、プロセッサ１２０）とメモリデバイス１１０との間で情報、データ、及び／又はコマンドの通信を可能にするように構成され得る。外部メモリコントローラ１０５は、システム１００のコンポーネントがメモリデバイスの動作の詳細を知る必要がなくてもよいように、システム１００のコンポーネントとメモリデバイス１１０との間の連絡係として機能し得る。システム１００のコンポーネントは、外部メモリコントローラ１０５が満足するリクエスト（例えば、読み出しコマンド又は書き込みコマンド）を外部メモリコントローラ１０５に提示し得る。外部メモリコントローラ１０５は、システム１００のコンポーネントとメモリデバイス１１０との間で交換される通信を転換又は変換し得る。幾つかの場合、外部メモリコントローラ１０５は、共通の（ソースの）システムクロック信号を生成するシステムクロックを含み得る。幾つかの場合、外部メモリコントローラ１０５は、共通の（ソースの）データクロック信号を生成する共通のデータクロックを含み得る。
幾つかの場合、外部メモリコントローラ１０５若しくはシステム１００のその他のコンポーネント、又は本明細書に説明するその機能は、プロセッサ１２０によって実装され得る。例えば、外部メモリコントローラ１０５は、プロセッサ１２０又はシステム１００のその他のコンポーネントによって実装されるハードウェア、ファームウェア、若しくはソフトウェア、又はそれらの何らかの組み合わせであり得る。外部メモリコントローラ１０５は、メモリデバイス１１０の外部にあるものとして描写されているが、幾つかの場合、外部メモリコントローラ１０５、又は本明細書に説明するその機能は、メモリデバイス１１０によって実装され得る。例えば、外部メモリコントローラ１０５は、デバイスメモリコントローラ１５５又は１つ以上のローカルメモリコントローラ１６５によって実装されるハードウェア、ファームウェア、若しくはソフトウェア、又はそれらの何らかの組み合わせであり得る。幾つかの場合、外部メモリコントローラ１０５の一部分がプロセッサ１２０により実装され、他の部分がデバイスメモリコントローラ１５５又はローカルメモリコントローラ１６５により実装されるように、外部メモリコントローラ１０５は、プロセッサ１２０及びメモリデバイス１１０に渡って分散され得る。同様に、幾つかの場合、デバイスメモリコントローラ１５５又はローカルメモリコントローラ１６５に対する本明細書に説明する１つ以上の機能は、幾つかの場合、（プロセッサ１２０とは別個に、又はプロセッサ１２０内に含まれるように）外部メモリコントローラ１０５によって実施され得る。
システム１００のコンポーネントは、複数のチャネル１１５を使用してメモリデバイス１１０と情報を交換し得る。幾つかの例では、チャネル１１５は、外部メモリコントローラ１０５とメモリデバイス１１０との間の通信を可能にし得る。各チャネル１１５は、システム１００のコンポーネントと関連付けられた端子間に１つ以上の信号経路又は伝送媒体（例えば、導体）を含み得る。例えば、チャネル１１５は、外部メモリコントローラ１０５における１つ以上のピン又はパッドと、メモリデバイス１１０における１つ以上のピン又はパッドと含む第１の端子を含み得る。ピンは、システム１００のデバイスの導電性入力又は出力ポイントの一例であり得、ピンは、チャネルの一部として機能するように構成され得る。幾つかの場合、端子のピン又はパッドは、チャネル１１５の信号経路の一部であり得る。追加の信号経路は、システム１００のコンポーネント内で信号をルーティングするためにチャネルの端子と結合され得る。例えば、メモリデバイス１１０は、チャネル１１５の端子からメモリデバイス１１０の様々なコンポーネント（例えば、デバイスメモリコントローラ１５５、メモリダイ１６０、ローカルメモリコントローラ１６５、メモリアレイ１７０）に信号をルーティングする信号経路（例えば、メモリダイ１６０の内部等の、メモリデバイス１１０又はそのコンポーネントの内部の信号経路）を含み得る。
チャネル１１５（並びに関連する信号経路及び端子）は、特定のタイプの情報を通信することに専用であり得る。幾つかの場合、チャネル１１５は、集約されたチャネルであり得、したがって、複数の個々のチャネルを含み得る。例えば、データチャネル１９０は、（例えば、４つの信号経路を含む）ｘ４、（例えば、８つの信号経路を含む）ｘ８、及び（例えば、１６個の信号経路を含む）ｘ１６等であり得る。チャネルを介して通信される信号は、ダブルデータレート（ＤＤＲ）タイミング方式を使用し得る。例えば、信号の幾つかのシンボルは、クロック信号の立ち上がりエッジ上に記録され得、信号の他のシンボルは、クロック信号の立ち下がりエッジ上に記録され得る。チャネルを介して通信される信号は、シングルデータレート（ＳＤＲ）シグナリングを使用し得る。例えば、信号の１つのシンボルはクロックサイクル毎に記録され得る。
幾つかの場合、チャネル１１５は、１つ以上のコマンド及びアドレス（ＣＡ）チャネル１８６を含み得る。ＣＡチャネル１８６は、外部メモリコントローラ１０５とメモリデバイス１１０との間で、コマンドと関連付けられた制御情報（例えば、アドレス情報）を含むコマンドを通信するように構成され得る。例えば、ＣＡチャネル１８６は、所望のデータのアドレスを有する読み出しコマンドを含み得る。幾つかの場合、ＣＡチャネル１８６は、クロック信号の立ち上がりエッジ及び／又はクロック信号の立ち下がりエッジ上に記録され得る。幾つかの場合、ＣＡチャネル１８６は、アドレス及びコマンドデータを復号するための任意の量の信号経路（例えば、８つ又は９つの信号経路）を含み得る。
幾つかの場合、チャネル１１５は、１つ以上のクロック信号（ＣＫ）チャネル１８８を含み得る。ＣＫチャネル１８８は、外部メモリコントローラ１０５とメモリデバイス１１０との間で１つ以上の共通クロック信号を通信するように構成され得る。各クロック信号は、ハイ状態とロー状態との間で振動し、外部メモリコントローラ１０５及びメモリデバイス１１０のアクションを調整するように構成され得る。幾つかの場合、クロック信号は、差動出力（例えば、ＣＫ＿ｔ信号及びＣＫ＿ｃ信号）であり得、ＣＫチャネル１８８の信号経路は、それに応じて構成され得る。幾つかの場合、クロック信号はシングルエンドされ得る。ＣＫチャネル１８８は、任意の量の信号経路を含み得る。幾つかの場合、クロック信号ＣＫ（例えば、ＣＫ＿ｔ信号及びＣＫ＿ｃ信号）は、メモリデバイス１１０に対するコマンド及びアドレッシング動作、又はメモリデバイス１１０に対するその他のシステム全体の動作のためのタイミングリファレンスを提供し得る。クロック信号ＣＫは、それ故、制御クロック信号ＣＫ、コマンドクロック信号ＣＫ、又はシステムクロック信号ＣＫと様々に称され得る。システムクロック信号ＣＫは、１つ以上のハードウェアコンポーネント（例えば、発振器、水晶、論理ゲート、又はトランジスタ等）を含み得るシステムクロックによって生成され得る。
幾つかの場合、チャネル１１５は、１つ以上のデータ（ＤＱ）チャネル１９０を含み得る。データチャネル１９０は、外部メモリコントローラ１０５とメモリデバイス１１０との間でデータ及び／又は制御情報を通信するように構成され得る。例えば、データチャネル１９０は、メモリデバイス１１０に書き込まれる（例えば、双方向性の）情報又はメモリデバイス１１０から読み出された情報を通信し得る。
幾つかの場合、チャネル１１５は、その他の目的に専用であり得る１つ以上のその他のチャネル１９２を含み得る。これらのその他のチャネル１９２は、任意の量の信号経路を含み得る。
チャネル１１５は、様々な異なるアーキテクチャを使用して、外部メモリコントローラ１０５をメモリデバイス１１０と結合し得る。様々なアーキテクチャの例は、バス、ポイントツーポイント接続、クロスバー、シリコンインターポーザ等の高密度インターポーザ、若しくは有機基板内に形成されたチャネル、又はそれらの何らかの組み合わせを含み得る。例えば、幾つかの場合、信号経路は、シリコンインターポーザ又はガラスインターポーザ等の高密度インターポーザを少なくとも部分的に含み得る。
チャネル１１５を介して通信される信号は、様々な異なる変調方式を使用して変調され得る。幾つかの場合、外部メモリコントローラ１０５とメモリデバイス１１０との間で通信される信号を変調するために、バイナリシンボル（又はバイナリレベル）変調方式が使用され得る。バイナリシンボル変調方式は、Ｍが２に等しいＭ－ａｒｙ変調方式の一例であり得る。バイナリシンボル変調方式の各シンボルは、１ビットのデジタルデータを表すように構成され得る（例えば、シンボルは論理１又は論理０を表し得る）。バイナリシンボル変調方式の例は、非ゼロ復帰（ＮＲＺ）、ユニポーラエンコーディング、バイポーラエンコーディング、マンチェスターエンコーディング、及び／又は２つのシンボルを有するパルス振幅変調（ＰＡＭ）（例えば、ＰＡＭ２）等を含むが、これらに限定されない。
メモリデバイス１１０は、メモリデバイス１１０の１つ以上の部分を低電力モードで動作させるための１つ以上のコマンドを受信し得る。例えば、メモリデバイス１１０は、電力ビットマップデータを（例えば、ＣＡチャネル１８６を介して）メモリデバイス１１０の１つ以上のモードレジスタに書き込むためのコマンドを受信し得る。電力ビットマップデータは、ＰＤモード等の第１の低電力モードで動作するメモリデバイス１１０の第１の部分（例えば、１つ以上のメモリバンク）を指し示し得る。電力ビットマップデータはまた、ＤＳモード等の、第１のモードよりも低い電力消費レベルと関連付けられた第２の低電力モードで動作するメモリデバイス１１０の第２の部分を指し示し得る。メモリデバイス１１０は、電力ビットマップデータを受信し得、それを１つ以上のモードレジスタに書き込み得る。
メモリデバイス１１０は、低電力モードへ移行するためのコマンドを受信し、モードレジスタ上に蓄積された電力ビットマップデータにアクセスする。追加的又は代替的に、メモリデバイス１１０は、モードレジスタに別の方法で書き込まれ得る情報を指定する１つ以上のコマンドを受信し得る。メモリデバイス１１０は、メモリデバイス１１０の第１の部分をＰＤモードに切り替え得、メモリデバイス１１０の第２の部分をＤＳモードに切り替え得る。第１及び第２の部分をそれらの個別の低電力モードで動作させている間に、メモリデバイス１１０は、第１の部分をＰＤモードから、例えば、アイドルモード又はアクティブモードに切り替えるためのコマンドを受信し得る（例えば、メモリデバイス１１０は、ＰＤモードにある一部分のみをアイドルモード又はアクティブモードに選択的に切り替えるためのコマンドを受信し得、ＤＳモードにある一部のみをＤＳモードのままにする）。メモリデバイス１１０は、第２の部分をＤＳモードで動作させ続ける間に、メモリデバイス１１０の第１の部分をＰＤモードから終了させ得る。メモリデバイス１１０は、メモリデバイス１１０の第１の部分において１つ以上の動作を実施し得る。例えば、メモリデバイス１１０は、メモリデバイス１１０の第１の部分と関連付けられたバンク上で読み出し又は書き込み動作を実施し得る。幾つかの場合、メモリデバイス１１０は、第１の部分を低電力モードに戻すためのコマンドを受信し得、第１の部分をＰＤモードへ移行させ得る。
図２は、本明細書に開示するような例に従ったメモリダイ２００の一例を説明する。メモリダイ２００は、図１を参照して説明したメモリダイ１６０の一例であり得る。幾つかの場合、メモリダイ２００は、メモリチップ、メモリデバイス、又は電子メモリ装置と称され得る。メモリダイ２００は、異なる論理状態を蓄積するようにプログラミング可能な１つ以上のメモリセル２０５を含み得る。各メモリセル２０５は、２つ以上の状態を蓄積するようにプログラミング可能であり得る。例えば、メモリセル２０５は、一度に１ビットの情報（例えば、論理０又は論理１）を蓄積するように構成され得る。幾つかの場合、単一のメモリセル２０５（例えば、マルチレベルメモリセル）は、一度に複数ビットの情報（例えば、論理００、論理０１、論理１０、又は論理１１）を蓄積するように構成され得る。
メモリセル２０５は、デジタルデータを表す状態（例えば、分極状態又は誘電体電荷）を蓄積し得る。ＦｅＲＡＭアーキテクチャでは、メモリセル２０５は、プログラミング可能な状態を表す電荷及び／又は分極を蓄積するための強誘電体材料を含むコンデンサを含み得る。ＤＲＡＭアーキテクチャでは、メモリセル２０５は、プログラミング可能な状態を表す電荷を蓄積するための誘電体材料を含むコンデンサを含み得る。
読み出し及び書き込み等の動作は、ワード線２１０、デジット線２１５、及び／又はプレート線２２０等のアクセス線を活性化又は選択することによって、メモリセル２０５上で実施され得る。幾つかの場合、デジット線２１５はビット線とも称され得る。アクセス線、ワード線、デジット線、プレート線、又はそれらの類似物への言及は、理解及び動作を失うことなく交換可能である。ワード線２１０、デジット線２１５、又はプレート線２２０を活性化又は選択することは、個別の線に電圧を印加することを含み得る。
メモリダイ２００は、グリッド状のパターンで配列されたアクセス線（例えば、ワード線２１０、デジット線２１５、及びプレート線２２０）を含み得る。メモリセル２０５は、ワード線２１０、デジット線２１５、及び／又はプレート線２２０の交点に位置付けられ得る。ワード線２１０、デジット線２１５、及びプレート線２２０にバイアスをかけること（例えば、ワード線２１０、デジット線２１５、又はプレート線２２０に電圧を印加すること）によって、単一のメモリセル２０５がそれらの交差点でアクセスされ得る。
メモリセル２０５にアクセスすることは、行デコーダ２２５、列デコーダ２３０、及びプレートドライバ２３５を通じて制御され得る。例えば、行デコーダ２２５は、ローカルメモリコントローラ２６５から行アドレスを受信し得、受信した行アドレスに基づいてワード線２１０を活性化し得る。列デコーダ２３０は、ローカルメモリコントローラ２６５から列アドレスを受信し、受信した列アドレスに基づいてデジット線２１５を活性化する。プレートドライバ２３５は、ローカルメモリコントローラ２６５からプレートアドレスを受信し得、受信したプレートアドレスに基づいてプレート線２２０を活性化する。例えば、メモリダイ２００は、ＷＬ＿１～ＷＬ＿Ｍとラベルが付された複数のワード線２１０、ＤＬ＿１～ＤＬ＿Ｎとラベルが付された複数のデジット線２１５、及びＰＬ＿１～ＰＬ＿Ｐとラベルが付された複数のプレート線を含み得、Ｍ、Ｎ、及びＰはメモリアレイのサイズに依存する。したがって、ワード線２１０、デジット線２１５、及びプレート線２２０、例えば、ＷＬ＿１、ＤＬ＿３、及びＰＬ＿１を活性化することによって、それらの交点にあるメモリセル２０５がアクセスされ得る。２次元又は３次元構成の何れかにおけるワード線２１０とデジット線２１５との交点は、メモリセル２０５のアドレスと称され得る。幾つかの場合、ワード線２１０、デジット線２１５、及びプレート線２２０の交点は、メモリセル２０５のアドレスと称され得る。
メモリセル２０５は、コンデンサ２４０等の論理蓄積コンポーネントと、スイッチングコンポーネント２４５とを含み得る。コンデンサ２４０は、強誘電体コンデンサの一例であり得る。コンデンサ２４０の第１のノードは、スイッチングコンポーネント２４５と結合され得、コンデンサ２４０の第２のノードは、プレート線２２０と結合され得る。スイッチングコンポーネント２４５は、２つのコンポーネント間の電子通信を選択的に確立又は非確立にするトランジスタ又は任意の他のタイプのスイッチデバイスの一例であり得る。
メモリセル２０５を選択又は選択解除することは、スイッチングコンポーネント２４５を活性化又は不活性化することによって達成され得る。コンデンサ２４０は、スイッチングコンポーネント２４５を使用してデジット線２１５と電子通信し得る。例えば、スイッチングコンポーネント２４５が不活性化された場合に、コンデンサ２４０はデジット線２１５から絶縁され得、スイッチングコンポーネント２４５が活性化された場合に、コンデンサ２４０はデジット線２１５と結合され得る。幾つかの場合、スイッチングコンポーネント２４５はトランジスタであり、その動作は、トランジスタのゲートに電圧を印加することによって制御され、トランジスタのゲートとトランジスタのソースとの間の電圧差は、トランジスタの閾値電圧よりも大きく、又は小さい。幾つかの場合、スイッチングコンポーネント２４５は、ｐ型トランジスタ又はｎ型トランジスタであり得る。ワード線２１０は、スイッチングコンポーネント２４５のゲートと電子通信し得、ワード線２１０に印加される電圧に基づいてスイッチングコンポーネント２４５を活性化／不活性化し得る。
ワード線２１０は、メモリセル２０５上でアクセス動作を実施するために使用される、メモリセル２０５と電子通信する導電線であり得る。幾つかのアーキテクチャでは、ワード線２１０は、メモリセル２０５のスイッチングコンポーネント２４５のゲートと電子通信し得、メモリセルのスイッチングコンポーネント２４５を制御するように構成され得る。幾つかのアーキテクチャでは、ワード線２１０は、メモリセル２０５のコンデンサのノードと電子通信し得、メモリセル２０５は、スイッチングコンポーネントを含まなくてもよい。
デジット線２１５は、メモリセル２０５をセンスコンポーネント２５０と接続する導電線であり得る。幾つかのアーキテクチャでは、メモリセル２０５は、アクセス動作の一部分の間にデジット線２１５と選択的に結合され得る。例えば、ワード線２１０及びメモリセル２０５のスイッチングコンポーネント２４５は、メモリセル２０５のコンデンサ２４０とデジット線２１５とを選択的に結合及び／又は絶縁するように構成され得る。幾つかのアーキテクチャでは、メモリセル２０５は、デジット線２１５と（例えば、不断に）電子通信し得る。
プレート線２２０は、メモリセル２０５上でアクセス動作を実施するために使用される、メモリセル２０５と電子通信する導電線であり得る。プレート線２２０は、コンデンサ２４０のノード（例えば、セル底部）と電子通信し得る。プレート線２２０は、メモリセル２０５のアクセス動作の間にコンデンサ２４０にバイアスをかけるために、デジット線２１５と共同するように構成され得る。
センスコンポーネント２５０は、メモリセル２０５のコンデンサ２４０上に蓄積された状態（例えば、分極状態又は電荷）を判定し、検出された状態に基づいてメモリセル２０５の論理状態を判定するように構成され得る。メモリセル２０５により蓄積される電荷は、幾つかの場合、非常に小さいことがある。したがって、センスコンポーネント２５０は、メモリセル２０５の信号出力を増幅するための１つ以上のセンスアンプを含み得る。センスアンプは、読み出し動作の間にデジット線２１５の電荷の小さな変化を検出し得、検出した電荷に基づいて論理０又は論理１の何れかに対応する信号を生み出し得る。読み出し動作の間、メモリセル２０５のコンデンサ２４０は、その対応するデジット線２１５に信号を出力し（例えば、電荷を放電し）得る。信号は、デジット線２１５の電圧を変化させ得る。センスコンポーネント２５０は、デジット線２１５を介してメモリセル２０５から受信した信号をリファレンス信号２５５（例えば、リファレンス電圧）と比較するように構成され得る。センスコンポーネント２５０は、該比較に基づいてメモリセル２０５の蓄積された状態を判定し得る。例えば、バイナリシグナリングでは、デジット線２１５がリファレンス信号２５５よりも高い電圧を有する場合、センスコンポーネント２５０は、メモリセル２０５の蓄積された状態が論理１であると判定し得、デジット線２１５がリファレンス信号２５５よりも低い電圧を有する場合、センスコンポーネント２５０は、メモリセル２０５の蓄積された状態が論理０であると判定し得る。センスコンポーネント２５０は、信号の差を検出及び増幅するための様々なトランジスタ又はアンプを含み得る。メモリセル２０５の検出された論理状態は、センスコンポーネント２５０の出力として（例えば、入力／出力２６０に）提供され得、（例えば、直接、又はローカルメモリコントローラ２６５を使用して）デバイスメモリコントローラ１５５等の、メモリダイ２００を含むメモリデバイス１１０の別のコンポーネントに、検出された論理状態を指し示し得る。幾つかの場合、センスコンポーネント２５０は、行デコーダ２２５、列デコーダ２３０、及び／又はプレートドライバ２３５と電子通信し得る。
ローカルメモリコントローラ２６５は、様々なコンポーネント（例えば、行デコーダ２２５、列デコーダ２３０、プレートドライバ２３５、及びセンスコンポーネント２５０）を通じてメモリセル２０５の動作を制御し得る。ローカルメモリコントローラ２６５は、図１を参照して説明したローカルメモリコントローラ１６５の一例であり得る。幾つかの場合、行デコーダ２２５、列デコーダ２３０、プレートドライバ２３５、及びセンスコンポーネント２５０の内の１つ以上は、ローカルメモリコントローラ２６５と共同設置され得る。ローカルメモリコントローラ２６５は、外部メモリコントローラ１０５（又は図１を参照して説明したデバイスメモリコントローラ１５５）から１つ以上のコマンド及び／又はデータを受信することと、コマンド及び／又はデータをメモリダイ２００により使用され得る情報に変換することと、メモリダイ２００上で１つ以上の動作を実施することと、１つ以上の動作を実施することに応答して、メモリダイ２００から外部メモリコントローラ１０５（又はデバイスメモリコントローラ１５５）にデータを通信することをするように構成され得る。ローカルメモリコントローラ２６５は、対象のワード線２１０、対象のデジット線２１５、及び対象のプレート線２２０を活性化するために行、列、及びプレート線のアドレス信号を生成し得る。ローカルメモリコントローラ２６５はまた、メモリダイ２００の動作の間に使用される様々な電圧又は電流を生成及び制御し得る。一般的に、本明細書で論じる印加電圧又は電流の振幅、形状、又は期間は、調節又は変更され得、メモリダイ２００の動作において論じる様々な動作に対して異なり得る。
幾つかの場合、ローカルメモリコントローラ２６５は、メモリダイ２００の１つ以上のメモリセル２０５上で書き込み動作（例えば、プログラミング動作）を実施するように構成され得る。書き込み動作の間、メモリダイ２００のメモリセル２０５は、所望の論理状態を蓄積するようにプログラミングされ得る。幾つかの場合、複数のメモリセル２０５が単一の書き込み動作の間にプログラミングされ得る。ローカルメモリコントローラ２６５は、書き込み動作を実施する対象のメモリセル２０５を識別し得る。ローカルメモリコントローラ２６５は、対象のメモリセル２０５と電子通信する対象のワード線２１０、対象のデジット線２１５、及び／又は対象のプレート線２２０（例えば、対象のメモリセル２０５のアドレス）を識別し得る。ローカルメモリコントローラ２６５は、対象のメモリセル２０５にアクセスするために、対象のワード線２１０、対象のデジット線２１５、及び／又は対象のプレート線２２０を（例えば、ワード線２１０、デジット線２１５、又はプレート線２２０に電圧を印加して）活性化し得る。ローカルメモリコントローラ２６５は、特定の状態をメモリセル２０５のコンデンサ２４０内に蓄積するための書き込み動作の間に、デジット線２１５に特定の信号（例えば、電圧）を、及びプレート線２２０に特定の信号（例えば、電圧）を印加し得、該特定の状態は所望の論理状態を指し示す。
幾つかの場合、ローカルメモリコントローラ２６５は、メモリダイ２００の１つ以上のメモリセル２０５上で読み出し動作（例えば、センシング動作）を実施するように構成され得る。読み出し動作の間、メモリダイ２００のメモリセル２０５内に蓄積された論理状態が判定され得る。幾つかの場合、複数のメモリセル２０５が単一の読み出し動作の間にセンシングされ得る。ローカルメモリコントローラ２６５は、読み出し動作を実施する対象のメモリセル２０５を識別し得る。ローカルメモリコントローラ２６５は、対象のメモリセル２０５と電子通信する対象のワード線２１０、対象のデジット線２１５、及び／又は対象のプレート線２２０（例えば、対象のメモリセル２０５のアドレス）を識別し得る。ローカルメモリコントローラ２６５は、対象のメモリセル２０５にアクセスするために、対象のワード線２１０、対象のデジット線２１５、及び／又は対象のプレート線２２０を（例えば、ワード線２１０、デジット線２１５、又はプレート線２２０に電圧を印加して）活性化し得る。対象のメモリセル２０５は、アクセス線にバイアスをかけることに応答して信号をセンスコンポーネント２５０へ転送し得る。センスコンポーネント２５０は信号を増幅し得る。ローカルメモリコントローラ２６５は、センスコンポーネント２５０を発動し（例えば、センスコンポーネントをラッチングし）得、それによって、メモリセル２０５から受信した信号をリファレンス信号２５５と比較し得る。該比較に基づいて、センスコンポーネント２５０は、メモリセル２０５上に蓄積された論理状態を判定し得る。ローカルメモリコントローラ２６５は、読み出し動作の一部として、メモリセル２０５上に蓄積された論理状態を外部メモリコントローラ１０５（又はデバイスメモリコントローラ）に通信し得る。
幾つかのメモリアーキテクチャでは、メモリセル２０５にアクセスすることは、メモリセル２０５内に蓄積された論理状態を劣化又は破壊し得る。例えば、強誘電体メモリセル上で実施される読み出し動作は、強誘電体コンデンサ内に蓄積された論理状態を破壊し得る。別の例では、ＤＲＡＭアーキテクチャで実施される読み出し動作は、対象のメモリセルのコンデンサを部分的に又は完全に放電し得る。ローカルメモリコントローラ２６５は、メモリセルをその元の論理状態に戻すために、再書き込み動作又はリフレッシュ動作を実施し得る。ローカルメモリコントローラ２６５は、読み出し動作の後に論理状態を対象のメモリセルに再書き込みし得る。幾つかの場合、再書き込み動作は読み出し動作の一部とみなされ得る。また、ワード線２１０等の単一のアクセス線を活性化することは、該アクセス線と電子通信する幾つかのメモリセル内に蓄積された状態をディスターブし得る。したがって、アクセスされていないことがある１つ以上のメモリセル上で再書き込み動作又はリフレッシュ動作が実施され得る。
図３は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイス状態図３００の一例を説明する。メモリデバイス状態図３００の機構は、メモリデバイス（例えば、図１～図２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって実施され得る。メモリデバイス状態図３００は、メモリデバイスの１つ以上の部分（例えば、１つ以上のバンク）間で遷移し得る異なる状態又は動作モードを説明し得る。幾つかの場合、メモリデバイスの幾つかの機能（例えば、読み出し動作、書き込み動作、リフレッシュ動作等）は、メモリデバイスの関連部分（例えば、バンク）が特定の状態又はモード（例えば、アクティブモード）で動作している場合にのみ実行され得る。
状態の中でもとりわけ、（例えば、外部メモリコントローラ１０５、デバイスメモリコントローラ１５５、若しくはローカルメモリコントローラ１６５、又はそれらの組み合わせ等の、メモリデバイスに対する１つ以上のコントローラの指揮にある）メモリデバイスは、アイドル状態３０５又はアクティブ状態３１０で動作し得る。アイドル状態３０５では、アクセス可能なメモリセルは何らないことがある。アクティブ状態３１０では、メモリデバイスの少なくとも一部分（例えば、１つのバンク、１つのバンク内の１つの行）が活性化され得、アクセス動作（例えば、読み出し動作、書き込み動作、又はリフレッシュ動作）可能になり得る。メモリデバイスは、１つ以上のコマンドを受信することに基づいて、アイドルモード３０５とアクティブモード３１０との間で切り替わり得る。例えば、メモリデバイスは、アイドルモード３０５で動作し得、ホストデバイスからコマンド（例えば、メモリバンクに対する活性化コマンド）を受信することに基づいてアクティブモード３１０に切り替わり得る。活性化コマンドは、メモリデバイスの１つ以上のコンポーネントをパワーアップし得る活性化モード３０６へデバイスを遷移させ得る。メモリデバイスのコンポーネントが一旦パワーアップされると、メモリデバイスは、活性化モード３０６からアクティブモード３１０へ自動的に遷移し得る。幾つかの場合、メモリデバイスは、アクティブモード３１０で動作し得、アイドルモード３０５に切り替わり得る。例えば、メモリデバイスは、アクティブモード３１０で動作している間に、アイドルモードに切り替えるためのコマンドを受信し得、アイドルモード３０５へ遷移するための１つ以上の手順を実施し得る。幾つかの場合（例えば、ＤＲＡＭメモリデバイス）では、メモリデバイスは、プリチャージコマンドを受信し得、プリチャージモード３１２へ遷移し得る。プリチャージモード３１２から、メモリデバイスは、例えば、１つ以上のプリチャージ動作を完了した後に、アイドルモード３０５へ自動的に遷移し得る。メモリデバイスは、アイドル状態３０５から動作モードの第１のセットの何れかに、及びアクティブ状態３１０からモードの第２のセットの何れかに切り替わり得る。
幾つかの場合、アイドルモード３０５から、コントローラは、複数の低電力モード３１５、３２０の内の１つで動作するようにメモリデバイスを切り替え得る。例えば、メモリデバイスは、パワーダウン（ＰＤ）モードと称され得る第１の低電力モード３１５（例えば、パワーダウン－０）へ移行し得る。ＰＤモード３１５で動作する場合、メモリデバイスは、アイドルモード３０５又はアクティブモード３１０で動作する場合よりも少ない電流を消費し得る。幾つかの例では、ＰＤモード３１５は、低電力モード３１５、３２０の中で最大量の電流消費と関連付けられ得、アイドルモード３０５に戻るための最短の終了時間を有し得る。他の例では、メモリデバイスは、ディープスリープ（ＤＳ）モード３２０と称され得る低電力モード３２０（例えば、パワーダウン－１、パワーダウン－２、パワーダウン－３）の第２のセットへ移行し得る。ＤＳモード３２０で動作する場合、メモリデバイスはＰＤモード３１５で動作する場合よりも僅かな電流を消費し（及びより多くのコンポーネントを不活性化し）得る。第１のＤＳモード３２０－ａは、ＤＳモード３２０の中で最大の電流消費を有し得、第１のＤＳレベルと称され得る。第２のＤＳモード３２０－ｂは、第１のＤＳモード３２０－ａよりも少ない電流消費を有し（及びより多くのコンポーネントを不活性化し）得、第２のＤＳレベルと称され得る。第３のＤＳモード３２０－ｃは、ＤＳモード３２０の中で最小の電流消費（及び最も多い不活性化されたコンポーネント）を有し得、第３のＤＳレベルと称され得る。幾つかの例では、第１のＤＳモード３２０－ａは、ＰＤモード３１５よりも遅い終了時間（例えば、アイドル状態３０５又はアクティブ状態３１０に切り替わるための時間）を有し得るが、ＤＳモード３２０の中で最速の終了時間を有し得る。第２のＤＳモード３２０－ｂは、第１のＤＳモード３２０－ａよりも遅い終了時間を有し得、第３のＤＳモード３２０－ｃよりも速い終了時間を有し得る。任意の数のＰＤ又はＤＳモードが可能であることを理解すべきである。
幾つかの例では、メモリデバイスがＤＳモード３２０を終了する場合、デバイスは、アイドルモード３０５に切り替わる前に、ＰＤモード３１５又はリフレッシュモード等の異なる低電力モードへまず遷移し得る。例えば、メモリデバイスが第１のＤＳモード３２０－ａで動作し、低電力モードを終了するためのコマンドを受信した場合、メモリデバイスは、アイドルモード３０５に切り替わる前に、ＰＤモード３１５にまず切り替わり得る。ＤＲＡＭメモリデバイスを含む例では、ＰＤモード３１５は、アイドルモード３０５に切り替わる前にセルフリフレッシュ動作を実施することを含み得る。幾つかの例では、メモリデバイスがＤＳモード３２０又はＰＤモード３１５を終了する場合、アイドルモード、アクティブモード、又は別の低電力モードへ（例えば、あるＤＳモード３２０から別のＤＳモード３２０へ、あるＰＤモード３１５から別のＰＤモード３１５へ、ＤＳモード３２０からＰＤモード３１５へ、又はＰＤモード３１５からＤＳモード３２０へ）直接遷移し得る。
幾つかの場合、アクティブモード３１０から、コントローラは、アクティブパワーダウンモード３２５又はアクセスモード３３０で動作するようにメモリデバイスを切り替え得る。アクティブパワーダウンモード３２５では、電流消費は、低電力モード３１５、３２０よりも多くてもよい。例えば、メモリデバイスが低電力モード３１５、３２０の内の１つにある間に不活性化されたメモリデバイス内の少なくとも幾つかの回路は、メモリデバイスがアクティブパワーダウンモード３２５にある間にアクティブのままであり得る。メモリバンクがアクセスモード３３０にある場合、メモリデバイスは、メモリデバイスの活性化された部分（例えば、活性化されたメモリバンク）のメモリセル上で１つ以上のアクセス動作（例えば、読み出し、書き込み等）を実施し得る。
幾つかの場合、本明細書に説明するように、メモリデバイスの異なる部分は、異なるモードで動作し得る。例えば、メモリデバイスは、アイドルモード３０５等の第１のモードで動作し得る。コントローラは、メモリデバイスの第１の部分をＰＤモード３１５等の第１の低電力モードで動作するように、及びメモリデバイスの第２の部分をＤＳモード３２０等の第２の低電力モードで動作するように切り替え得る。幾つかの場合、コントローラは、第２の部分をＤＳモードに維持している間に、第１の部分をＰＤモード３１５からアイドルモード３０５又はアクティブモード３１０にその後切り替え得る。コントローラはまた、第２の部分をＤＳモードに維持している間に、第１の部分をアイドル３０５又はアクティブモード３１０から、ＰＤモード３１５等の低電力モードにその後戻し得る。
幾つかの場合、コントローラは、バンクレベルでメモリデバイスの動作モードを切り替え得る。例えば、メモリデバイスの１つ以上のバンクは、異なる動作モード間を独立して切り替えられ得る。幾つかの例では、第１のバンク又はバンクのセットは、ＰＤモード３１５で動作するように（例えば、アイドルモード３０５から）切り替えられ得る一方、第２のバンク又はバンクのセットは、ＤＳモード３２０で動作するように（例えば、アイドルモード３０５から）切り替えられる。他の例では、バンクの追加のセットは、他の又は同じモードで独立して動作し得る。例えば、バンクの第１のセットはＰＤモード３１５に切り替えられ得、バンクの第２のセットもまたＰＤモード３１５に切り替えられ得る。幾つかの場合、バンクの第２のセットをＰＤモード３１５（又はＤＳモード３２０）に維持している間に、バンクの第１のセットはＰＤモード３１５から切り替えられ得る。更なる例では、バンクの第３のセットは、ＤＳモード３２０等の異なるモードで動作し得る。したがって、メモリデバイスは、異なるバンク又はバンクグループを異なる動作モード間で動的かつ独立して切り替え得る。概念は、幾つかの場合、例として明確にするために、１つ以上のメモリバンクに言及して説明され得るが、メモリデバイスは、メモリバンクに対して本明細書に説明するのと同様の方法で、メモリデバイス又はダイのその他の部分を異なる動作モード間で切り替え得ることを理解すべきである。
図４Ａは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図４０１の一例を説明する。コマンドモード状態図４０１の機構は、メモリデバイス（例えば、図１～図２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって実施され得る。コマンドモード状態図４００は、図３を参照して説明したアイドルモード３０５の一例であり得るアイドルモード４０５と、図３を参照して説明した低電力モード３２０（例えば、ＤＳモード）の一例であり得る低電力モード４１５との間でメモリデバイスを切り替えるために使用される１つ以上のコマンド４２５、４２６を説明し得る。幾つかの場合、メモリデバイスの１つ以上のモードレジスタにデータを書き込むために、モードレジスタ書き込み（ＭＲＷ）コマンド４３０が使用され得る。
メモリデバイスは、メモリデバイスの異なる部分を異なるモード間で切り替えるための１つ以上のコマンドを介して構成され得る。幾つかの例では、メモリデバイスの異なる部分（例えば、メモリバンク）の異なる低電力モードへの割り当てを指し示すデータは、モードレジスタ内に蓄積され得る。モードレジスタ書き込み（ＭＲＷ）コマンド４３０は、メモリデバイスをＭＲＷモード４２０に切り替え得る。例えば、メモリデバイスは、アイドルモード４０５で動作し得、ＭＲＷコマンド４３０を受信し得る。それに応答して、メモリデバイスは、アイドルモード４０５からＭＲＷモード４２０に切り替わり得、ＭＲＷモード４２０にある間、メモリデバイスは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示すデータをモードレジスタに書き込み得る。モードレジスタデータへの書き込みが完了すると、メモリデバイスは、ＭＲＷモード４２０からアイドルモード４０５に戻り得る。幾つかの例では、ＭＲＷモード４２０からアイドルモードへの切り替えは、（例えば、モードレジスタへのデータの書き込みの完了の際に）自動的であり得る。
メモリデバイスを低電力モード４１５に切り替えるために、パワーダウン移行（ＰＤＥ）コマンドが使用され得る。例えば、メモリデバイスは、アイドルモード４０５で動作し得、ＰＤＥコマンド４２５－ａを受信し得る。それに応答して、メモリデバイスは、アイドルモード４０５から低電力モード４１５（例えば、ＤＳモード）に切り替わり得、それは、メモリデバイスの異なる部分が異なる低電力モードへ移行すること（例えば、バンクの第１のセットが第１のＤＳレベルへ移行し、バンクの第２のセットが第２のＤＳレベルへ移行すること）を含み得る。幾つかの場合、メモリデバイスの第１の部分の第１の低電力モード４１５（例えば、第１のＤＳレベル）への割り当て、及びメモリデバイスの第２の部分の第２の低電力モード４１５（例えば、第２のＤＳレベル）への割り当ては、モードレジスタに蓄積されたデータに基づき得る。メモリデバイスの異なる部分は、１つ以上のパワーダウン終了（ＰＤＸ）コマンドを受信するまで、それらの個別の低電力モードで動作し得る。
幾つかの場合、メモリデバイスは、全てのメモリバンクを低電力モード４１５から切り替えるための終了コマンド４２６（例えば、ＰＤＸ＿ＡＬＬ）を受信し得る。例えば、終了オールコマンド４２６は、低電力モード４１５（例えば、ＤＳモード）で動作する全てのバンクがアイドルモード４０５に切り替えられることを指し示すように構成され得る。ＤＳモードで動作するメモリバンクは、ＤＳ終了時間内にアイドルモード４０５に切り替わり得、ＤＳ終了時間はＰＤ終了時間よりも長くてもよい。幾つかの場合、終了時間は、代替的にウェイクアップ時間と称され得る。
図４Ｂは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図４０２の一例を説明する。コマンドモード状態図４０２の機構は、メモリデバイス（例えば、図１～図２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって実施され得る。コマンドモード状態図４０２は、図３を参照して説明したアイドルモード３０５の一例であり得るアイドルモード４０５と、図３を参照して説明した低電力モード３１５（例えば、ＰＤモード）の一例であり得る低電力モード４１７との間でメモリデバイスを切り替えるために使用される１つ以上のコマンド４２５、４２７を説明し得る。幾つかの場合、本明細書で説明するように、メモリデバイスの１つ以上のモードレジスタにデータを書き込むために、ＭＲＷコマンド４３０が使用され得る。
メモリデバイスを低電力モード４１７（例えば、ＰＤモード）に切り替えるために、パワーダウン移行（ＰＤＥ）コマンドが使用され得る。例えば、メモリデバイスは、アイドルモード４０５で動作し得、ＰＤＥコマンド４２５を受信し得る。それに応答して、メモリデバイスは、アイドルモード４０５から低電力モード４１７（例えば、ＰＤモード）に切り替わり得る。幾つかの場合、ＰＤＥコマンド４２５は、図４Ａを参照して説明したＰＤＥコマンド４２５の態様を含み得る。例えば、ＰＤＥコマンド４２５は、アイドルモード４０５から１つ以上の低電力モード４１５、４１７に切り替え得、それは、メモリデバイスの異なる部分が異なる低電力モードへ移行すること（例えば、バンクの第１のセットがＰＤへ移行し、バンクの第２のセットがＤＳモードへ移行すること）を含み得る。幾つかの場合、メモリデバイスの第１の部分の第１の低電力モード４１５（例えば、ＤＳモード）への割り当て、及びメモリデバイスの第２の部分の第２の低電力モード４１７（例えば、ＰＤモード）への割り当ては、モードレジスタに蓄積されたデータに基づき得る。メモリデバイスの異なる部分は、１つ以上のパワーダウン終了（ＰＤＸ）コマンドを受信するまで、それらの個別の低電力モードで動作し得る。
幾つかの場合、メモリデバイスは、メモリデバイスの一部分を低電力モード４１７から切り替えるようにメモリデバイスを命じる第１の選択的終了コマンド４２７（例えば、ＰＤＸ＿ＳＥＬ）を受信し得る。例えば、選択的終了コマンド４２７は、ＤＳモード４１５で動作するメモリバンクを維持している間に、ＰＤモード４１７で動作する全てのメモリバンクがアイドルモード４０５に切り替えられることを指し示すように構成され得る。ＰＤモードで動作するメモリバンクは、ＰＤモードと関連付けられた終了時間内にアイドルモード４０５に切り替わり得る。
幾つかの場合、メモリデバイスは、全てのメモリバンクを低電力モード４１７から切り替えるための第２の終了コマンド４２７（例えば、ＰＤＸ＿ＡＬＬ）を受信し得る。終了オールコマンド４２７は、低電力モード４１５（例えば、ＰＤモード、ＤＳモード等）で動作する全てのメモリバンクがアイドルモード４０５に切り替えられることを指し示すように構成され得る。ＰＤモードで動作しているメモリバンクは、ＰＤ終了時間内にアイドルモード４０５に切り替わり得、ＤＳモードで動作しているメモリバンクは、ＤＳ終了時間内にアイドルモード４０５に切り替わり得、ＤＳ終了時間はＰＤ終了時間よりも長くてもよい。幾つかの場合、終了時間は、代替的にウェイクアップ時間と称され得る。
図４Ｃは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図４０３の一例を説明する。コマンドモード状態図４０３の機構は、メモリデバイス（例えば、図１～２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって実施され得る。コマンドモード状態図４０３は、図３を参照して説明したアクティブモード３１０の一例であり得るアクティブモード４１０と、図３を参照して説明したアクティブパワーダウン３２５の一例であり得る低電力モード４１９との間でメモリデバイスを切り替えるために使用される１つ以上のコマンド４２５、４２７を説明し得る。幾つかの場合、本明細書で説明するように、メモリデバイスの１つ以上のモードレジスタにデータを書き込むためにＭＲＷコマンド４３０が使用され得る。
幾つかの場合、メモリデバイスは、アクティブモード４１０と低電力モード４１９との間を直接遷移し得る。アクティブモード４１０と低電力モード４１９との間でメモリデバイスが直接切り替わる場合、メモリデバイスは、アクティブＰＤモード（例えば、図３を参照して説明したアクティブパワーダウン３２５）へ移行し得、ＤＳモードへ移行することが可能ではないことがある。例えば、メモリデバイスがアクティブモード４１０で動作し、ＰＤＥコマンド４２５を受信した場合、メモリデバイスは、１つ以上のメモリバンクをアクティブＰＤモードに切り替えるように構成され得る。
図５は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするプロセスフロー５００の一例を説明する。プロセスフロー５００は、メモリデバイス（例えば、図１～図２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって実施され得る。プロセスフロー５００は、図１を参照して説明したＣＡチャネル１８６、ＤＱチャネル１９０、又は他のチャネル１１５の例であり得るコマンド及びアドレス（ＣＡ）バス５０５並びにデータ（ＤＱ）バス５１０等の１つ以上のチャネルを介して送信されるコマンド信号を説明し得る。プロセスフロー５００はまた、本明細書に説明するようにＰＤモード及び／又はＤＳモードでメモリバンクのサブセットが動作している場合に指し示され得るＰＤモード５１５及びＤＳモード５２０を説明し得る。プロセスフロー５００は、メモリバンクの異なるサブセットを異なるモード（例えば、アイドルモード、アクティブモード、ＰＤモード、又はＤＳモード）間で切り替えるためのコマンドシーケンスを説明し得る。
まず、ホストデバイス又はメモリデバイスは、１つ以上のメモリバンクを低電力モードへ遷移すると判定し得る。これは、メモリバンクにおける予想非アクティブ期間、非アクティブ時間閾値、ホストデバイスコマンド、又は電力の制約／閾値等を含む様々な要因によってトリガーされ得る。幾つかの場合、メモリデバイスは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示すデータを１つ以上のモードレジスタ上に蓄積し得る。幾つかの場合、メモリデバイスは、低電力モードへ移行すると判定する前に、このデータをモードレジスタに蓄積し得る。例えば、メモリデバイスは、起動時、又はホストデバイスからコマンドを受信することに基づいてデータを書き込み得る。他の場合、メモリデバイスは、低電力モードへ移行すると判定した後に、このデータをモードレジスタに蓄積し得る。例えば、低電力モードへ移行するためのコマンドを受信することに応答して、又はホストデバイスからのコマンドに応答して。
メモリデバイスは、図４を参照して説明したＭＲＷコマンド４３０の一例であり得るＭＲＷコマンド５２５をＣＡバス５０５を介して受信し得る。ＭＲＷコマンド５２５を受信することに応答して、メモリデバイスは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示す電力モードデータ（ＰＭＤ）５３０を１つ以上のモードレジスタに書き込み得る。幾つかの場合、ＰＭＤ５３０は、１つ以上の電力モードビットマップを含み得、これらは、図６～図８に関連して更に説明される。幾つかの例では、メモリデバイスは、ＤＱバス５１０又は他のチャネル（例えば、ＣＡバス５０５）を介してＰＭＤ５３０を受信し得、メモリデバイスの１つ以上のモードレジスタにＰＭＤ５３０を書き込み得る。
低電力モードへ移行する判定がなされ得、メモリデバイスは、図４を参照して説明したＰＤＥコマンド４２５－ａの一例であり得るＰＤＥコマンド５３５をＣＡバス５０５を介して受信し得る。メモリデバイスは、メモリバンクの第１のセットを何れの低電力モードに切り替えるべきかを判定するためにモードレジスタにアクセスし得る。すなわち、メモリデバイスは、メモリバンクの第１のセットをＰＤモード又はＤＳモードの何れに切り替えるべきかを判定するために、モードレジスタ内に蓄積されたデータを使用し得る。ＰＤＥコマンド５３５を受信し、メモリバンクの第１のセットをＰＤモードに切り替えるべきと判定することに応答して、メモリデバイスは、メモリバンクの第１のセットをＰＤモード５４０に、及びメモリバンクの第２のセットをＤＳモード５４５に切り替え得、それらは、本明細書に説明したＰＤ及びＤＳモードの例であり得る。メモリバンクの第１及び第２のセットは、メモリデバイスが１つ以上の追加のコマンドを受信するまで、個別のＰＤ及びＤＳモードで動作し続け得る。
低電力モードで動作している間、ホストデバイス（又はメモリデバイス）は、メモリバンクの一部分（サブセット）上で１つ以上の動作を低電力モードで実施すると判定し得る。メモリデバイスは、図４を参照して説明したＰＤＸ＿ＳＥＬコマンド４２５－ｂの一例であり得るＰＤＸ＿ＳＥＬコマンド５５０をＣＡバス５０５を介して受信し得る。ＰＤＸ＿ＳＥＬコマンド５５０の受信に応答して、メモリデバイスは、メモリバンクの第１のセットをＰＤモード５４０からアイドルモード又はアクティブモードに切り替え得る。メモリバンクの第１のセットは、ＰＤ終了時間と称され得る第１の期間内にＰＤモードを終了し得る。幾つかの例では、ＰＤ終了時間はＤＳ終了時間よりも速くてもよい。幾つかの例では、メモリデバイスは、メモリバンクの第２のセットをＤＳモードに維持している間に、１つ以上のアクセス動作（例えば、読み出し、書き込み）等の１つ以上の動作をメモリバンクの第１のセットにおいて実施し得る。したがって、メモリバンクの第１のセットがより高い電力消費モードで動作している間に、メモリバンクの第２のセットは、より低い電力消費モードで動作し続け得る。
メモリバンクの第１のセット上で該動作を実施した後、ホストデバイス（又はメモリデバイス）は、メモリバンクの第１のセットを低電力モードに戻すと判定し得る。幾つかの場合、バンクの第１のセットは、ＤＳバンクと比較して短い終了時間（ＰＤ終了時間）内でこれらのバンクにアクセス可能になるＰＤモードに切り替えられるであろう。他の場合、バンクの第１のセットはＤＳモードに切り替えられ得、該ＤＳモードは、ＰＤモードと比較してそれらの電力消費を減少させ得るが、それらの終了時間を長くし得る。メモリデバイスは、ＰＤＥコマンド５５５をＣＡバス５０５を介して受信し得、メモリバンクの第１のセットを何れの低電力モードに切り替えるべきかを判定するために、モードレジスタにアクセスし得る。すなわち、メモリデバイスは、メモリバンクの第１のセットをＰＤモード又はＤＳモードの何れに切り替えるべきかを判定するために、モードレジスタ内に蓄積されたデータを使用し得る。ＰＤＥコマンド５５５を受信し、メモリバンクの第１のセットをＰＤモードに切り替えるべきであると判定することに応答して、メモリデバイスは、メモリバンクの第１のセットをＰＤモード５６０に戻し得る。
その後に、メモリバンクを低電力モードから切り替えるための別の判定がなされ得る。幾つかの場合、メモリバンクの第１のセットは、上で説明したように、ＤＳモードにあるメモリバンクの第２のセットとは独立して、ＰＤモードから切り替えられ得る。幾つかの場合、メモリバンクの第２のセットは、独立してＤＳモードから切り替えられ得る。幾つかの場合、メモリバンクの第１セット及び第２セットの両方は、単一のコマンド（例えば、ＰＤＸ＿ＡＬＬ）を使用して、ＰＤ及びＤＳモードから切り替えられ得る。一例では、メモリデバイスは、ＰＤＸ＿ＳＥＬコマンド５６５を受信し得、メモリバンクの第１のセットをＰＤモードから切り替え得る。メモリバンクの第１のセットは、ＰＤ終了時間内にアイドルモード又はアクティブモードへ遷移し得る。追加的又は代替的に、メモリデバイスは、ＰＤＸ＿ＡＬＬコマンド５７０を受信し得、メモリバンクの第２のセットをＤＳモードから切り替え得る。メモリバンクの第２のセットは、ＰＤ終了時間よりも長くてもよいＤＳ終了時間内にアイドルモード又はアクティブモードへ遷移し得る。したがって、単一のＰＤＸ＿ＡＬＬコマンドが受信され、メモリデバイスがメモリバンクの両方のセットに対して切り替え手順を同時に開始した場合であっても、メモリバンクの第１のセットは、メモリバンクの第２のセットよりも速い時間内にアクセスされ得る。
メモリバンクの第１のセット及びメモリバンクの第２のセットの文脈でのプロセスフロー５００の前述の説明は、メモリデバイスの一部分を異なる低電力モードへ、及び異なる低電力モードから遷移させることに関する一般的な概念を説明するために提示されている。したがって、より多数のメモリバンク、異なるグループ若しくはメモリバンク、メモリダイ、メモリアレイ、若しくはメモリセルのその他のグループ等の他のメモリデバイス階層、又はそれらの組み合わせにこれらの概念を適用するように、この説明は限定することを意図しない。
図６Ａ～図６Ｃは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力モードデータの一例を説明する。電力モードデータは、（バンクマスクを纏めて含み得る）バンクマスク変数６０５のセットと、（バンクグループマスクを纏めて含み得る）バンクグループマスク変数６１０のセットを含み得、それらは、幾つかの場合、メモリデバイスの１つ以上のレジスタに書き込まれ得る。メモリデバイスは、バンクマスク変数６０５及びバンクグループマスク変数６１０に基づいて、異なるメモリバンク６１５が動作する低電力モードを（例えば、ＰＤＥコマンドに応答して）判定し得る。例えば、異なるメモリバンク６１５は、対応する電力モードデータに基づいて、異なる低電力モード（例えば、本明細書に説明するようなＰＤモード及び様々なＤＳレベルのＤＳモード）に切り替えられ得る。バンクマスク変数６０５及びバンクグループマスク変数６１０は、１つ以上のモードレジスタのフィールドとメモリバンク６１５との間のマッピングに基づいて、メモリデバイスの特定のメモリバンク６１５と相関させ得る。
図６Ａは、対応するバンクマスク変数６０５及びバンクグループマスク変数６１０に基づいたメモリバンク６１５のセットに対する電力モード割り当て６０１の一例を説明する。図６Ｂは、対応するバンクマスク及びバンクグループマスクを１つ以上のモードレジスタに書き込むためのビットマップフォーマット６０２の一例を説明する。図６Ｃは、図６Ｂに説明するビットマップフォーマット６０２に従ってモードレジスタに書き込まれるような、（図６Ａに説明する電力モード割り当て６０１を指し示す）対応するバンクマスク変数６０５及びバンクグループマスク変数６１０を含むビットマップデータ６０３の一例を説明する。図６Ａ～図６Ｃに説明する電力モードデータは、メモリデバイス（例えば、図１～図２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって、本明細書に説明する技術に従って利用され得る。
図６Ａは、対応するバンクマスク変数６０５及びバンクグループマスク変数６１０に基づいたメモリバンク６１５セットに対する電力モード割り当て６０１の一例を説明する。例えば、各メモリバンク６１５に割り当てられる低電力モードは、対応するバンクマスク変数６０５及び対応するバンクグループマスク変数６１０の内の１つ以上により指し示めされ（したがって、に基づいて判定され）得る。幾つかの場合、所与のメモリバンク６１５に対して、対応するバンクグループマスク６１０変数は、（ｉ）メモリバンク６１５が第１の低電力モードで動作すべきか（例えば、対応するバンクグループマスク６１０変数が“０”等の第１の論理値である場合、メモリバンクはＤＳモードで動作し得る）、それとも（ｉｉ）メモリバンクが、第２の対応する変数により指定される電力モードで動作すべきか（例えば、対応するバンクグループマスク変数６１０が“１”等の第２の論理値である場合、対応するバンクマスク変数６０５は、メモリバンクがＰＤモード又はＤＳモードの何れで動作すべきかを判定するように評価され得る）を指し示し得る。
図６Ａにおいて、メモリバンク６１５の各列は、同じバンクグループマスク変数６１０と関連付けられたメモリバンクのグループに対応し得、メモリバンク６１５の各行は、メモリバンクのグループ内のバンク番号（インデックス）、したがって、対応するバンクマスク変数６０５と関連付けられ得る。したがって、各バンクグループマスク変数６１０は、メモリバンク６１５の対応する列と関連付けられ得、各バンクマスク変数６０５は、メモリバンク６１５の対応する行と関連付けられ得る。任意の数のメモリバンク６１５を各々含む、メモリバンク６１５の任意の数のグループが使用され得ること、並びにメモリバンク６１５及びそれらのグループは、図６Ａに描写するような物理的な列及び行に配列される必要がないことを理解すべきである。
図６Ａの例に示すように、メモリバンク６１５の第１のグループは、バンクグループマスク変数６１０－ａ（ＢＧ０）と関連付けられ得、メモリバンク６１５の第２のグループは、バンクグループマスク変数６１０－ｂ（ＢＧ１）と関連付けられ得、メモリバンク６１５の第３のグループは、バンクグループマスク変数６１０－ｃ（ＢＧ２）と関連付けられ得、メモリバンク６１５の第４のグループは、バンクグループマスク変数６１０－ｄ（ＢＧ３）と関連付けられ得る。メモリバンク６１５の第２のグループには、ＢＧ１を“０”に設定することに基づいて、ＤＳモードが全てに割り当てられ得る。メモリバンク６１５の第１、第３、及び第４のグループには、ＢＧ０、ＢＧ２、及びＢＧ３を“１”に設定することに基づいて、対応するバンクマスク変数６０５に基づいた低電力モードが割り当てられ得る。メモリバンク６１５の第１、第３、及び第４のグループの各々の中で、対応するバンクマスク変数６０５が“０”に設定された行内のメモリバンク６１５にはＤＳモードが割り当てられ得、対応するバンクマスク変数６０５が“１”である行内のメモリバンク６１５にはＰＤモードが割り当てられ得る。
バンクマスク変数６０５及びバンクグループマスク変数６１０は、代替的に、（例えば、２変数シーケンスにおける変数の組み合わせに基づいて）割り当てられた低電力モードを２つの変数が纏めて指し示す個別の２変数シーケンスをメモリバンク６１５毎に指し示すものとして考慮、説明、又は評価され得る。例えば、２変数シーケンスの第１の変数は、対応するバンクグループマスク変数６１０であり得、２変数シーケンスの第２の変数は、対応するバンクマスク変数６０５であり得る。したがって、幾つかの場合、００、０１、又は１０シーケンスと関連付けられたメモリバンク６１５には、第１の低電力モード（例えば、ＤＳモード）が割り当てられ得、１１シーケンスと関連付けられたメモリバンク６１５には、第２の低電力モード（例えば、ＰＤモード）が割り当てられ得る。各メモリバンク６１５は、対応するバンクマスク変数６０５及び対応するバンクグループマスク変数６１０と（例えば、モードレジスタのフィールドへのマッピングに基づいて）関連付けられ得る。
説明する例として、第１のメモリバンク６１５－ａには、第４のバンクグループマスク変数６１０－ｄに従った第１の変数に対する値（例えば、ＢＧ３＝１）と、第１のバンクマスク変数６０５－ａに従った第２の変数に対する値（例えば、Ｂ０＝１）とが割り当てられ得る。したがって、第１のメモリバンク６１５－ａに対する２変数シーケンスは１１であり、それは、第１のメモリバンク６１５－ａにＰＤモードが割り当てられること（例えば、ＰＤＥコマンドに応答してＰＤモードに切り替えられること）を指し示し得る。第２のメモリバンク６１５－ｂには、第４のバンクグループマスク６１０－ｄに従った第１の変数に対する値（例えば、ＢＧ３＝１）と、第５のバンクマスク変数６０５－ｅに従った第２の変数に対する値（例えば、Ｂ４＝０）とが割り当てられ得る。したがって、第２のメモリバンク６１５－ｂに対する２変数シーケンスは０１であり、それは、第２のメモリバンク６１５－ｂにＤＳモードに割り当てられること（例えば、ＰＤＥコマンドに応答してＤＳモードに切り替えられること）を指し示し得る。
図６Ｂは、（例えば、バンクマスクとしての）バンクマスク変数６０５と、（例えば、バンクグループマスクとしての）バンクグループマスク変数６１０とを個別のモードレジスタに書き込むためのビットマップフォーマット６０２の一例を説明する。バンクマスク変数６０５及びバンクグループマスク変数６１０は、メモリデバイスがモードレジスタ内に蓄積された値を特定のメモリバンク６１５に相関させ得るように、モードレジスタ内の特定のアドレス（フィールド、ビット位置）と関連付けられ得る。幾つかの場合、ビットマップフォーマット６０２はまた、ＤＳモードが割り当てられたメモリバンク６１５をメモリデバイスが切り替えるべき（複数の可能なＤＳレベルの内の）ＤＳレベルを指し示すデータを蓄積するためのフォーマットを含み得る。例えば、ＤＳレベルを指し示すデータは、ＤＳモードが割り当てられたメモリバンクを第１、第２、又は第３のＤＳレベル（例えば、図３を参照して説明したようなＤＳレベル３２０－ａ、ＤＳレベル３２０－ｂ、又はＤＳレベル３２０－ｃ）の何れに切り替えるべきかを指し示し得る。
幾つかの場合、ＰＭＤは、特定のレジスタフィールド（例えば、フィールド０～７の内の１つ）に各々書き込まれた値（Ｂ０～Ｂ７）の第１のセットを含み得る第１のレジスタエントリ６２０（例えば、ＰＭＤ［０］）を含み得る。メモリデバイスは、第１のレジスタエントリ６２０内の値がバンクマスク変数６０５に対応することを識別するように構成され得る。メモリデバイスはまた、第１のレジスタエントリ内の各レジスタフィールド（０～７）が特定のバンクマスク６０５の値に対応することを識別するように構成され得る。例えば、レジスタフィールド０はＢ０の値を含み、レジスタフィールド１はＢ１の値を含む等々。したがって、メモリデバイスは、第１のレジスタエントリ６２０を含むＰＭＤデータにアクセスし得、メモリバンク６１５毎にバンクマスク変数６０５の値（又は追加的若しくは代替的に、２変数シーケンスにおける第２の変数の値）の値を判定し得る。
ＰＭＤはまた、特定のレジスタフィールド（例えば、０～７）に各々書き込まれる値（ＢＧ０～ＢＧ３）の第２のセットを含み得る第２のレジスタエントリ６２５（例えば、ＰＭＤ［１］）を含み得る。メモリデバイスは、第２のレジスタエントリ６２５内の値がバンクグループマスク変数６１０に対応することを識別するように構成され得る。メモリデバイスはまた、第２のレジスタエントリ内のレジスタフィールド（０～３）が特定のバンクグループマスク６１０の値に対応することを識別するように構成され得る。例えば、レジスタフィールド０はＢＧ０の値を含み、レジスタフィールド１はＢＧ１の値を含む等々。したがって、メモリデバイスは、第２のレジスタエントリ６２５を含むＰＭＤにアクセスし得、メモリバンク６１５毎にバンクグループマスク変数６１０の値（又は追加的若しくは代替的に、２変数シーケンスにおける第１の変数の値）を判定し得る。
メモリデバイスは、（例えば、図６Ａに関連して論じたように）ＰＭＤ内に蓄積された、対応するバンクグループマスク変数６１０及び対応するバンクマスク変数６０５（例えば、第１及び第２の変数）と、それらの変数とメモリバンク６１５との間で構成されたマッピングとに基づいて、各メモリバンク６１５が切り替えられるべき低電力モード（例えば、ＰＤモード又はＤＳモード）を識別し得る。
幾つかの場合、第３のモードレジスタはＤＳシーケンスを含み得、それは、メモリデバイスがＤＳメモリバンク６１５を切り替えるべきＤＳレベルの指標を含み得る。これは、図３を参照して説明したＤＳレベル３２０等の複数のＤＳレベルをメモリデバイスがサポートする場合のオプションであり得る。例えば、第１のＤＳレベル（例えば、３２０－ａ）は、第１のＤＳシーケンス（例えば、０１）と関連付けられ得、第２のＤＳレベル（例えば、３２０－ｂ）は、第２のＤＳシーケンス（例えば、１０）と関連付けられ得、第３のＤＳレベルは、第３のＤＳシーケンス（例えば、１１）と関連付けられ得る。ＤＳレベルを識別するために、第３のレジスタエントリ６３０は、ＤＳシーケンスの内の１つに対応する値のセットを含み得る。したがって、ＰＭＤは、特定のレジスタフィールド（例えば、０～１）に各々書き込まれる値（ＤＳ＿Ｌｅｖｅｌ［１］及びＤＳ＿Ｌｅｖｅｌ［０］）の第３のセットを含み得る第３のレジスタエントリ６３０（例えば、ＰＭＤ［２］）を含み得る。メモリデバイスは、第３のレジスタエントリ６３０内の値を、異なるＤＳシーケンスに対応するものとして識別するように構成され得る。例えば、ＤＳシーケンスの第１の値はレジスタフィールド０と関連付けられ得、ＤＳシーケンスの第２の値はレジスタフィールド１と関連付けられ得る。したがって、メモリデバイスは、ＤＳメモリバンクと関連付けられた特定のＤＳレベルを含むＰＭＤにアクセスし得る。
図６Ｃは、図６Ｂに説明した例示的なビットマップフォーマット６０２に従ってモードレジスタに蓄積されたビットマップ値６０３の一例を説明し、それは、図６Ａに説明した例示的な電力モード割り当て６０１を指し示し得る。例えば、第１のレジスタエントリ６２０（１、１、１、１、０、０、０、０）は、例示的なバンクマスク変数６０５の値（Ｂ０＝１、Ｂ１＝１、Ｂ２＝１、Ｂ３＝１、Ｂ４＝０、Ｂ５＝０、Ｂ６＝０、Ｂ７＝０）に対応し、第２のレジスタエントリ６２６（１、０、１、１）は、例示的なバンクグループマスク６１０の値（ＢＧ０＝１、ＢＧ１＝０、ＢＧ２＝１、ＢＧ３＝１）に対応する。したがって、メモリデバイスは、モードレジスタにアクセスし、蓄積されたビットマップ値を識別し、それによって、何れのメモリバンク６１５を（ＤＳモードが割り当てられるメモリバンク６１５に何れのＤＳレベルを使用するかと共に）何れの低電力モードに切り替えるべきかを判定するように構成され得る。
図６に提示された例は、変数シーケンスを割り当てる目的で、複数のメモリバンクを一緒にグループ化するマッピングの一例を提供する。こうした方法は、より少数の変数（例えば、１２個のモードレジスタ値）がより多数のバンク（例えば、３２個のバンク）に低電力モードを割り当てることを可能にし得る。より大きなメモリアレイ等の幾つかの場合、この方法は、メモリバンク６１５の異なるサブセットに異なる低電力モードを割り当てるという点で柔軟性を依然として可能にしつつ、モードレジスタ内に比較的少数の変数を蓄積するための解決策を提供し得る。図７及び図８に提示する例は、各メモリバンク６１５を異なる低電力モード（例えば、ＰＤモード又はＤＳモードの何れか）に個々に割り当てるための方法と、ＤＳモードが割り当てられる各メモリバンク６１５を特定のＤＳレベル（例えば、ＤＳレベル３２０）に更に個々に割り当てるための方法とを説明する。したがって、これらの方法は、各メモリバンク６１５に割り当てられる低電力モードに渡ってより細かい粒度の制御を提供し得るが、１つ以上のモードレジスタに、より大量の変数を蓄積し得る。幾つかの場合、図６～図８の方法は、様々なメモリバンクに様々な低電力モードを割り当てる様々な方法を提供するために、組み合わされ得、修正され得、又はその他の方法で適合させ得る。様々な量のデータ（例えば、モードレジスタ内の様々な数のビット）は、制御の粒度と柔軟性との間のトレードオフと、関連するオーバーヘッドとを伴う、メモリバンク又はメモリデバイスのその他の部分への低電力モードの割り当てを指し示すことに専用であり得ることを理解すべきである。本明細書に説明されるようなレジスタエントリは、任意の数のモードレジスタ内に蓄積され得ることを更に理解すべきである。
図７Ａ～図７Ｃは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力モードビットマップ７０３の一例を説明する。電力モードビットマップ７０３は、ＰＭＤをメモリデバイスの１つ以上のモードレジスタに書き込むことを含み得、ＰＭＤは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示す。図７の例では、電力モードビットマップ７０３は、メモリデバイスのメモリバンク毎にユニークな値を含み得る。第１の値（例えば、０）は、第１の低電力モード（例えば、ＰＤモード）と関連付けられ得、第２の値（例えば、１）は、第２の低電力モード（例えば、ＤＳモード）と関連付けられ得る。したがって、各メモリバンクは、各メモリバンクと関連付けられたモードレジスタ値に基づいて、ＰＤモード又はＤＳモードの何れかに割り当てられ得る。幾つかの場合、電力モードビットマップ７０３は、複数の異なるＤＳレベルの内の１つをＤＳモードのメモリバンクに割り当てるためのＤＳレベルデータを含み得る。
図７Ａは、各メモリバンク７１５を低電力モードと関連付けるメモリバンク割り当て７０１の一例を説明する。各メモリバンク７１５は、バンクマスクアドレス７０５及びバンクグループマスクアドレス７１０と関連付けられ得る。例えば、第１のメモリバンク７１５－ａは、第１のバンクマスクアドレス７０５－ａ（Ｂ０）及び第４のバンクグループマスクアドレス７１０－ｄ（ＢＧ３）に対応するユニークなアドレスを有し得る。すなわち、第１のメモリバンク７１５－ａは、ユニークなアドレスＢＧ３＿Ｂ０と関連付けられ得る。別の例として、第２のメモリバンク７１５－ｂは、第２のバンクマスクアドレス７０５－ｅ（Ｂ４）及び第２のバンクグループマスクアドレス７１０－ｄ（ＢＧ３）に対応する第２のユニークなアドレスを有し得る。したがって、第２のメモリバンク７１５－ｂは、ユニークなアドレスＢＧ３＿Ｂ４と関連付けられ得る。メモリデバイスの各メモリバンクは、ユニークなアドレスと関連付けられ得る。ユニークなアドレスは、メモリバンク毎の低電力モードを指し示すために使用される異なるモードレジスタ値と各メモリバンクを関連付けるために使用され得る。
図７Ｂは、各ユニークなメモリバンクアドレスを、対応するメモリバンクに対する低電力モードを指し示す値を蓄積するために使用され得るモードレジスタ内の特定のフィールドに相関させるメモリバンク関連性７０２を説明する。例えば、第１のレジスタエントリ７２０（ＰＭＤ［０］）は、第１のメモリバンクグループマスク７１０－ａ（ＢＧ０）内のメモリバンク毎のユニークなレジスタフィールドを含み得る。更に、第１のバンクグループマスク７１０－ａ（ＢＧ０）内の各メモリバンクが異なるレジスタフィールドに割り当てられるように、第１のレジスタフィールド（０）は、ユニークなバンクアドレスＢＧ０＿Ｂ０と関連付けられ得、第２のレジスタフィールド（１）は、ユニークなバンクアドレスＢＧ０＿Ｂ１と関連付けられ得る。幾つかの例では、各レジスタエントリ７２５、７３０、及び７３５（ＰＭＤ［１］、ＰＭＤ［２］、及びＰＭＤ［３］）は、それらの個別のグループ内のメモリバンク毎にユニークなレジスタフィールドを含み得る。したがって、メモリデバイスは、異なるモードレジスタ位置を異なるメモリバンクと関連付けるように構成され得る。
幾つかの場合、メモリバンク関連性７０２は、ＤＳモードに割り当てられたメモリバンクに対するＤＳレベルを指し示す値を蓄積するために使用され得る第５のレジスタエントリ７４０（ＰＭＤ［４］）を含み得る。幾つかの場合、単一のＤＳレベルは、第４のレジスタエントリ７４０内に蓄積された値によって指定され得、これは、図６に関連して論じたＤＳレベルの一例であり得る。
図７Ｃは、図７Ａに説明したメモリバンクの低電力モードへの割り当てに対応する、モードレジスタに蓄積された電力モードビットマップ７０３の一例を説明する。例えば、第１のレジスタエントリ７２０（例えば、０、１、０、０、１、１、１、１）は、第１のバンクグループマスク７１０－ａ（ＢＧ０）内の異なるメモリバンクに各々対応する。第２のレジスタエントリ７２５（例えば、０、１、０、１、０、０、１、０）は、第２のバンクグループマスク７１０－ｂ（ＢＧ１）内の異なるメモリバンクに各々対応する。第３のレジスタエントリ７３０及び第４のレジスタエントリ７３５は、第３のバンクグループマスク７１０－ｃ（ＢＧ２）及び第４のバンクグループマスク７１０－ｄ（ＢＧ３）内の異なるメモリバンクに各々対応する値を夫々含み得る。メモリデバイスは、第１のモードレジスタ値（例えば、０）を第１の低電力モードと関連付け、第２のレジスタ値（例えば、１）を第２の低電力モードと関連付けるように構成され得る。説明する例では、第１のレジスタ値０はＤＳモードと関連付けられ、第２のレジスタ値１はＰＤモードと関連付けられる。これに関して、メモリデバイスは、電力モードビットマップ７０３にアクセスし、メモリバンク毎に低電力モードを判定するように構成され得る。幾つかの場合、メモリデバイスは、ＤＳモードにあるメモリバンクを何れのＤＳ電力モード（例えば、ＤＳレベル）で動作させるべきかを判定するために、第５のレジスタエントリ７４０にアクセスし得る。例えば、値の第１のセット（例えば、０、１）は第１のＤＳレベルに対応し得、値の第２のセット（１、０）は第２のＤＳレベルに対応し得、値の第３セットは第３のＤＳレベルに対応し得る。
図８Ａ～図８Ｃは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力モードビットマップ８０３の一例を説明する。電力モードビットマップ８０３は、メモリデバイスの１つ以上のモードレジスタにＰＭＤを書き込むことを含み得、ＰＭＤは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示す。幾つかの場合、電力モードビットマップはまた、ＤＳモードが割り当てられるメモリバンク毎の異なるＤＳレベルを指し示し得る。図８の例では、電力モードビットマップ８０３は、メモリデバイスのメモリバンク毎に２つのモードレジスタフィールドを含み得る。２つのモードレジスタフィールド内に蓄積される値は、１つ又は複数の異なる低電力モードをユニークに指し示し得る。例えば、（ｉ）メモリバンクと関連付けられた２つのフィールドが００シーケンスを蓄積する場合、メモリバンクにはＰＤモードが割り当てられ得、（ｉｉ）２つのフィールドが０１を蓄積する場合、メモリバンクにはＤＳレベル１のＤＳモードが割り当てられ得、（ｉｉｉ）２つのフィールドが１０を蓄積する場合、メモリバンクにはＤＳレベル２のＤＳモードが割り当てられ得、（ｉｖ）２つのフィールドが１１を蓄積する場合、メモリバンクにはＤＳレベル３のＤＳモードが割り当てられ得る。したがって、各メモリバンクには、各メモリバンクと関連付けられたモードレジスタ内の２つのフィールドに基づいて、低電力モード及びＤＳレベルが個々に割り当てられ得る。
図８Ａは、低電力モードとＤＳメモリバンクに対するＤＳレベルとに各メモリバンク８１５を関連付けるメモリバンク割り当て８０１の一例を説明する。各メモリバンクは、図７に関連して説明したようなユニークなバンクアドレスと関連付けられ得る。また、各メモリバンクは、ＤＳモードに割り当てられたメモリバンクに使用され得るＤＳレベルと関連付けられ得る。例えば、第１のメモリバンク８１５－ａは、ＰＤモードに対応する第１のユニークなバンクを有し得る。別の例として、第２のメモリバンク８１５－ｂは、ＤＳモード及びＤＳレベル２に対応する第２のユニークなバンクアドレスを有し得る。
図８Ｂは、各メモリバンクをモードレジスタ内の２つのフィールドに相関させることによって、各ユニークなバンクアドレスを特定の低電力モードフィールド及びＤＳレベルフィールドに相関させるメモリバンク関連性８０２を説明する。例えば、第１のレジスタエントリ（ＰＭＤ［０］）は、各メモリバンクに相関する第１のレジスタフィールド（例えば、ＢＧ０＿Ｂ０＿０）及び第２のレジスタフィールド（例えば、ＢＧ０＿Ｂ０＿１）を含み得る。第１のレジスタフィールドと第２のレジスタフィールドとの組み合わせは、複数の異なる低電力モード間を区別するために使用され得る。例えば、２つのレジスタフィールドは、バイナリ変数を使用して４つの異なる低電力状態（例えば、各ユニークな変数の組み合わせ００、０１、１０、１１により指し示される異なる電力モード）を指し示すことが可能であり得る。
図８Ｃは、図８Ａに説明した低電力モード及びＤＳレベルへのメモリバンクの割り当てに対応する、モードレジスタに蓄積された電力モードビットマップ８０３の一例を説明する。例えば、第１のレジスタエントリ（例えば、０、０、０、０、０、０、０、０）は、メモリバンク（ＢＧ０＿Ｂ０メモリバンク）に対する低電力モードに対応する第１の値（ＢＧ０＿Ｂ０＿０＝０）及び第２の値（ＢＧ０＿Ｂ０＿１＝０）を有する。したがって、メモリデバイスは、ＤＳモードで動作するメモリバンクに対する異なるＤＳレベルを含み得る多数の低電力モードの内の１つにモードレジスタフィールドのシーケンスを関連付けるように構成され得る。
図９は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図９００の一例を説明する。コマンドモード状態図９００の機構は、メモリデバイス（例えば、図１～２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって実施され得る。コマンドモード状態図９００は、図３を参照して説明したアイドルモード３０５の一例であり得るアイドルモード９０５と、図３を参照して説明した低電力モード３１５、３２０（例えば、ＰＤモード又はＤＳモード）の一例であり得る低電力モード９１０との間でメモリデバイスを切り替えるために使用される１つ以上のコマンド９１５、９２０を説明し得る。
幾つかの場合、メモリデバイスは、１つ以上のバンク、バンクグループ、又はバンクレンジ等を１つ以上の低電力モードに切り替えるパワーダウンモード（ＰＤＭ）コマンド９１５を介して構成され得る。幾つかの例では、ＰＤＭコマンド９１５は、モードレジスタ内に蓄積されたＰＭＤ（例えば、電力モードビットマップ）にアクセスすることなく、メモリバンクを低電力モードに切り替え得る。すなわち、ＰＤＭコマンド９１５は、（例えば、ＰＤＭコマンドが受信されたときに動作していた何れかのモードに他のメモリバンクが維持され得る間に）低電力モードに切り替えられる１つ以上のメモリバンクを識別する情報を含み得る。幾つかの例では、ＰＤＭコマンド９１５はまた、メモリバンクが切り替えられる何れかの低電力モード（例えば、ＰＤモード、ＤＳモード、又はＤＳレベル）を指し示し得る。
幾つかの例では、ＰＤＭコマンド９１５は、メモリバンク識別子（例えば、メモリバンクアドレス）及び低電力モード（例えば、ＰＤモード又はＤＳモード）を指定することによって、単一のメモリバンクを低電力モードに切り替え得る。このコマンドを受信したメモリデバイスは、コマンドで指し示されたメモリバンク及び低電力モードを識別し、該メモリバンクを指定された低電力モードに切り替えるように構成され得る。
幾つかの例では、ＰＤＭコマンド９１５は、メモリバンクのグループを低電力モードに切り替え得る。ＰＤＭコマンド９１５は、メモリデバイスにおけるメモリバンクのグループと低電力モードとに関連付けられたメモリバンクグループアドレスを含み得る。メモリデバイスは、メモリバンクグループアドレスと関連付けられたメモリバンクを指定された低電力モードに切り替えるように構成され得る。
他の例では、ＰＤＭコマンド９１５は、メモリバンクのレンジを低電力モードに切り替え得る。ＰＤＭコマンド９１５は、レンジ内の最初のメモリバンクを指定する最初のメモリバンクアドレスと、レンジ内の最後のメモリバンクを指定する最後のメモリバンクアドレスと、低電力モードとを含み得る。メモリデバイスは、最初のアドレスと関連付けられたメモリバンク、最後のアドレスと関連付けられたメモリバンク、及び最初のアドレスと最後のアドレスとの間にあるアドレスを有する任意のメモリバンクを含むメモリバンクのレンジを識別し得る。メモリデバイスは、メモリバンクのレンジをＰＤＭコマンド９１５により指定された低電力モードに切り替え得る。
メモリデバイスは、メモリデバイスの１つ以上の部分を低電力モード９１０から切り替えるＰＤＭ終了コマンド９２０を介して構成され得る。例えば、ＰＤＭ終了コマンド９２０は、アイドルモード９０５に切り替えられるメモリバンクを識別するように構成され得る。１つ以上の低電力モードで動作しているＰＤＭ終了コマンド９２０で指し示されたメモリバンクは、それらの低電力モードと関連付けられた終了時間内にアイドルモード９０５に切り替わり得る。幾つかの場合、ＰＤＭ終了コマンド９２０及びＰＤＭコマンド９１５は、コマンドが（低電力モードへ移行するための）ＰＤＭコマンド９１５を含むか、それとも（低電力モードを終了するための）ＰＤＭ終了コマンド９２０を含むかを変数の値が指し示す変数を含む単一のコマンドとして実装され得る。
幾つかの例では、ＰＤＭ終了コマンド９２０は、メモリバンク識別子（例えば、メモリバンクアドレス）を指定することによって、単一のメモリバンクを低電力モードから切り替え得る。このコマンドを受信したメモリデバイスは、メモリバンクを識別し、該メモリバンクをアイドルモード９０５又はその他のモードに切り替えるように構成され得る。
幾つかの例では、ＰＤＭ終了コマンド９２０は、メモリデバイスにおけるメモリバンクのグループと関連付けられたメモリバンクグループアドレスを含み得る。メモリデバイスは、メモリバンクグループアドレスと関連付けられたメモリバンクを１つ以上の低電力モードから切り替えるように構成され得る。
他の例では、ＰＤＭ終了コマンド９２０は、レンジ内の最初のメモリバンクを指定する最初のメモリバンクアドレスと、レンジ内の最後のメモリバンクを指定する最後のメモリバンクアドレスとを含み得る。メモリデバイスは、最初のアドレスと関連付けられたメモリバンク、最後のアドレスと関連付けられたメモリバンク、及び最初のアドレスと最後のアドレスとの間にあるアドレスを有する任意のメモリバンクを含むメモリバンクのレンジを識別し得る。メモリデバイスは、メモリのレンジを、ＰＤＭ終了コマンド９２０により指定された１つ以上の低電力モードから切り替え得る。幾つかの場合、ＰＤＭ終了コマンド９２０は、メモリバンクの全てを低電力モードから切り替える変数を用いて構成され得る。例えば、ＰＤＭ終了コマンド９２０は、低電力モードで動作している各メモリバンクが異なるモード（例えば、アイドルモード）に切り替えられることを指し示すための“オール”変数を含み得る。したがって、コマンド内に含まれる１つ以上のパラメータ（例えば、変数）は、該コマンドに対応する（１つ以上のメモリバンクの）アクション及びアドレスを指し示し得る。
図１０は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力レベル消費プロファイル１０００の一例を説明する。電力レベル消費プロファイル１０００は、ＰＤモードにあるバンク数と、ＤＳモードにあるバンク数とに基づいて、メモリデバイスにおける現在の使用の相対的な推定値を提供し得る。電力レベル消費プロファイル１０００は、３２個のバンクを備えたメモリデバイスに対する一例を提供するが、これは、概念を説明するために提供され、その他の量のメモリバンクが可能である。電力レベル消費プロファイル１０００は、図１～図２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネント等、本明細書に説明したような１つ以上の低電力モードで動作するメモリデバイスに対する相対的な電流使用を説明し得る。
電力レベル消費プロファイル１０００は、電流消費１００５の相対的レベル（ｙ軸）を、ＰＤモード１０１０で動作するメモリバンクの数（ｘ軸）に関連付け得る。全てのバンクのメモリバンク（例えば、３２個のメモリバンク）がＰＤモードで動作している場合、メモリデバイスにおける相対的電流消費１００５は１００％に分類され得、何れのメモリバンクもＰＤモードで動作していない（例えば、全てのメモリバンクがＤＳモードにある）場合、相対的電流消費は４０％であり得る。幾つかの場合、例えば、レイテンシ（低電力モードからの終了時間）と電力消費とのバランスをとるために、ＰＤモード及びＤＳモードで動作するメモリバンクの異なる比率が望まれることがある。電流消費インジケータ１０１５は、ＰＤ及びＤＳモードにあるバンクの比率と電流消費との間の関係を特徴付け得る。例えば、第１のインデックスポイント１０２０は、ＰＤモードで動作する９つのメモリバンクとＤＳモードで動作する２３個のメモリバンクとを含む比率に対する相対的電流消費１００５に関連し得る。したがって、メモリデバイスがＰＤモードにある９つのメモリバンクとＤＳモードにある２３個のバンクとを動作させている場合、相対的電流消費は６０％であり得る。
メモリデバイスは、ＰＤ及びＤＳモードの各々で動作するメモリバンクの数を判定するために、電力レベル消費プロファイル１０００を用いて構成され得る。例えば、メモリデバイスが６０％の相対的電流使用１００５で動作すると判定した場合、メモリデバイスは９つのバンクをＰＤモードで動作させるべきであり、２３個のバンクをＤＳモードで動作させるべきであると判定可能であろう。
図１１は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイス１１０５のブロック図１１００を示す。メモリデバイス１１０５は、図１～図１０を参照して説明したようなメモリデバイスの態様の一例であり得る。メモリデバイス１１０５は、動作モードマネージャ１１１０、コマンド処理コンポーネント１１１５、及び電力モードマネージャ１１２０を含み得る。これらのモジュールの各々は、（例えば、１つ以上のバスを介して）相互に直接又は間接的に通信し得る。
動作モードマネージャ１１１０は、メモリデバイスを第１のモードで動作させ得、該メモリデバイスはメモリバンクのセットを含む。幾つかの例では、動作モードマネージャ１１１０は、コマンド及び情報を受信することに基づいて、第１のメモリバンクを第１の低電力モードで、及び第２のメモリバンクを第２の低電力モードで動作させ得る。幾つかの例では、動作モードマネージャ１１１０は、メモリバンクのセットを個別の第１のモードで動作させ得、メモリバンクの該セットはメモリデバイス内にある。幾つかの例では、動作モードマネージャ１１１０は、第２のメモリバンクが第２の低電力モードにある間に、第１のメモリバンク上でアクセス動作を実施し得る。幾つかの例では、動作モードマネージャ１１１０は、メモリバンクの第１のサブセットを第１の低電力モードから切り替えた後に、メモリバンクの第１のサブセット上で１つ以上のアクセス動作を実施し得る。
コマンド処理コンポーネント１１１５は、メモリデバイスを第１のモードで動作させている間に、第１のモードよりも少ない、メモリデバイスによる電力消費に対応する第２のモードへメモリデバイスが移行するためのコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、メモリデバイスに対する電力消費のレベルを削減するためのコマンドをメモリデバイスにおいて受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、メモリバンクのセットを個別の第１のモードで動作させている間に、第１のメモリバンクに対する個別の第１のモードよりも低い電力消費レベルに対応する第２のモードで該セットの第１のメモリバンクを動作させることを指し示す信号（Ｓｉｇｎａｌｉｎｇ）をメモリデバイスにおいて受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、第１の電力モードから削減された電力モードへメモリデバイスが移行するためのコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、第１のメモリバンクが第１の低電力モードにあり、第２のメモリバンクが第２の低電力モードにある間に、第１の低電力モードと関連付けられた終了コマンドを受信し得る。
幾つかの例では、コマンド処理コンポーネント１１１５は、メモリデバイスを第２のモードで動作させている間に、メモリバンクの第１のサブセットを第１の低電力モードから第１のモードに切り替えるための第２のコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、メモリデバイスを第２のモードで動作させている間に、第２のモードをメモリデバイスが終了するための第３のコマンドを受信し得る。
幾つかの例では、コマンド処理コンポーネント１１１５は、第２のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、１つ以上のモードレジスタにアクセスし得る。幾つかの例では、コマンド処理コンポーネント１１１５は、低電力モードのセット内に含まれる第３のモードで該セットの第３のメモリバンクを動作させることを指し示す第２の信号をメモリデバイスにおいて受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、第１のメモリバンクを第１の低電力モードから切り替えた後に、削減された電力モードへメモリデバイスが移行するための第２のコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、第１のメモリバンクが第１の低電力モードにあり、第２のメモリバンクが第２の低電力モードにある間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント１１１５は、第１のメモリバンクが第１の低電力モードになく、第２のメモリバンクが第２の低電力モードにある間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信し得る。
幾つかの場合、信号は、低電力モードのセットから選択された低電力モードの指標を含み、選択された該低電力モードは第２のモードである。幾つかの場合、信号は、第１のメモリバンクに固有の識別子を含む。幾つかの場合、信号は、第１のメモリバンクを含むバンクのグループの識別子を含む。幾つかの場合、信号は、第１のメモリバンクに対するバンクアドレスを含むバンクアドレスのレンジに対応する１つ以上の識別子を含む。
電力モードマネージャ１１２０は、第２のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、該セットのメモリバンクの第１のサブセットを第１の電力消費レベルに対応する第１の低電力モードに、及び該セットのメモリバンクの第２のサブセットを第１の電力消費レベルよりも低い第２の電力消費レベルに対応する第２の低電力モードに切り替えることによって、メモリデバイスを第２のモードに切り替え得る。幾つかの例では、電力モードマネージャ１１２０は、メモリデバイスの第１のメモリバンクに第１の低電力モードを、及びメモリデバイスの第２のメモリバンクに第２の低電力モードを割り当てる情報を、メモリデバイスの１つ以上のモードレジスタに書き込み得る。幾つかの例では、電力モードマネージャ１１２０は、信号を受信することに基づいて、該セットの第２のメモリバンクを該第２のメモリバンクに対する個別の第１のモードに維持している間に、第１のメモリバンクを該第１のメモリバンクに対する個別の第１のモードから第２のモードに切り替え得る。
幾つかの例では、電力モードマネージャ１１２０は、コマンドを受信することに基づいて、メモリデバイスの第１のメモリバンクを第１の低電力モードに切り替え得、該第１の低電力モードは、第１の電力消費レベルと関連付けられる。幾つかの例では、電力モードマネージャ１１２０は、コマンドを受信することに基づいて、メモリデバイスの第２のメモリバンクを第２の低電力モードに切り替え得、該第２の低電力モードは、第１の電力消費レベルよりも低い第２の電力消費レベルと関連付けられる。幾つかの例では、電力モードマネージャ１１２０は、終了コマンドを受信することに基づいて、第２のメモリバンクを第２の低電力モードに維持している間に、第１のメモリバンクを第１の低電力モードから切り替え得る。幾つかの例では、電力モードマネージャ１１２０は、第２のコマンドを受信することに基づいて、メモリバンクの第１のサブセットを第１の低電力モードから切り替え得る。
幾つかの例では、電力モードマネージャ１１２０は、メモリバンクの第１のサブセットを第１の低電力モードから切り替えている間に、メモリバンクの第２のサブセットを第２の低電力モードに維持し得る。幾つかの例では、電力モードマネージャ１１２０は、メモリバンクの第１のサブセット上で１つ以上のアクセス動作を実施している間に、メモリバンクの第２のサブセットを第２の低電力モードに維持し得る。幾つかの例では、電力モードマネージャ１１２０は、第２のコマンドを受信することに基づいて、メモリバンクの第１のサブセットを第１の低電力モードから、及びメモリバンクの第２のサブセットを第２の低電力モードから切り替えることによって、メモリデバイスを第２のモードから切り替え得る。幾つかの例では、電力モードマネージャ１１２０は、第２の電力消費レベルの指標を受信し得、該第２の電力消費レベルは、第２の低電力モードに対する、メモリデバイスによりサポートされる電力消費レベルのセットの電力消費レベルに対応する。
幾つかの例では、電力モードマネージャ１１２０は、メモリバンクの第１のサブセットへの第１の低電力モードの割り当て、及びメモリバンクの第２のサブセットへの第２の低電力モードの割り当てを指し示す情報を受信し得る。幾つかの例では、電力モードマネージャ１１２０は、該割り当ての指標を１つ以上のモードレジスタに書き込み得る。幾つかの例では、電力モードマネージャ１１２０は、アクセスすることに基づいて、メモリバンクの第１のサブセットに対する第１の低電力モードと、メモリバンクの第２のサブセットに対する第２の低電力モードとを識別し得、メモリバンクの第１のサブセットを第１の低電力モードに、及びメモリバンクの第２のサブセットを第２の低電力モードに切り替えることは、該識別することに基づく。
幾つかの例では、電力モードマネージャ１１２０は、第２の低電力モードと関連付けられた電力消費レベルの指標を１つ以上のモードレジスタに書き込み得る。幾つかの例では、電力モードマネージャ１１２０は、コマンドを受信することに基づいて、１つ以上のモードレジスタを読み出し得る。幾つかの例では、電力モードマネージャ１１２０は、１つ以上のモードレジスタを読み出すことに基づいて、第１のメモリバンクを第１の低電力モードで、及び第２のメモリバンクを第２の低電力モードで動作させると判定し得、該動作させることは該判定することに基づく。幾つかの例では、電力モードマネージャ１１２０は、値の第１のセット及び値の第２のセットを書き込み得、メモリデバイス内に含まれるメモリバンクのセットの各々は、値の第１のセットからの第１の値と、値の第２セットからの第２の値との個別の組み合わせに基づいて、対応する低電力モードと関連付けられる。
幾つかの例では、電力モードマネージャ１１２０は、第２の低電力モードと関連付けられた電力消費レベルの指標を書き込み得る。幾つかの例では、電力モードマネージャ１１２０は、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、第１の低電力モード又は第２の低電力モードの個別の指標を書き込み得る。幾つかの例では、電力モードマネージャ１１２０は、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、低電力モードのセットの低電力モードの個別の指標を書き込み得、低電力モードの該セットは、第１の低電力モードと、第１の電力消費レベルを有する第２の低電力モードと、第２の電力消費レベルを有する第２の低電力モードとを含む。
幾つかの例では、電力モードマネージャ１１２０は、第２の信号を受信することに基づいて、第１のメモリバンクを第２のモードに維持している間に、第３のメモリバンクを該第３のメモリバンクに対する個別の第１のモードから第３のモードに切り替え得る。幾つかの例では、電力モードマネージャ１１２０は、第２のコマンドを受信することに基づいて、第１のメモリバンクを第１の低電力モードに切り替え得る。幾つかの例では、電力モードマネージャ１１２０は、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第１のメモリバンクを第１の低電力モードから、及び第２のメモリバンクを第２の低電力モードから切り替え得る。
幾つかの例では、電力モードマネージャ１１２０は、削減された電力モードをメモリデバイスが終了するためのコマンドに基づいて、第２のメモリバンクがアクセス可能になる前に、第１のメモリバンクがアクセス可能になるようにし得る。幾つかの例では、電力モードマネージャ１１２０は、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第２のメモリバンクを第２の低電力モードから切り替え得る。
幾つかの場合、第１の低電力モードは、第２の低電力モードよりも速いウェイクアップ時間に対応する。幾つかの場合、割り当ての指標は、メモリバンクの第１のサブセットを第１の低電力モードと、及びメモリバンクの第２のサブセットを第２の低電力モードと関連付ける１つ以上のビットマップを含む。幾つかの場合、第２のモードは、メモリバンクのセットに対する、メモリデバイスによりサポートされる低電力モードのセットの低電力モードであり、低電力モードの該セットの各々は、メモリバンクのセットに対する、メモリデバイスによりサポートされるアイドルモードに対応する電力消費レベルよりも低い個別の電力消費レベルに対応する。
図１２は、本開示の態様に従ったバンク構成可能な電力モードをサポートする１つ以上の方法１２００を説明するフローチャートを示す。方法１２００の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法１２００の動作は、図１１を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
１２０５において、メモリデバイスは、メモリデバイスを第１のモードで動作させ得、該メモリデバイスはメモリバンクのセットを含む。１２０５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１２０５の動作の態様は、図１１を参照して説明したような動作モードマネージャによって実施され得る。
１２１０において、メモリデバイスは、メモリデバイスを第１のモードで動作させている間に、第１のモードよりも少ない、メモリデバイスによる電力消費に対応する第２のモードへメモリデバイスが移行するためのコマンドを受信し得る。１２１０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１２１０の動作の態様は、図１１を参照して説明したようなコマンド処理コンポーネントによって実施され得る。
１２１５において、メモリデバイスは、第２のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、該セットのメモリバンクの第１のサブセットを第１の電力消費レベルに対応する第１の低電力モードに、及び該セットのメモリバンクの第２のサブセットを、第１の電力消費レベルよりも低い第２の電力消費レベルに対応する第２の低電力モードに切り替えることによって、メモリデバイスを第２のモードに切り替え得る。１２１５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１２１５の動作の態様は、図１１を参照して説明したような電力モードマネージャによって実施され得る。
幾つかの例では、本明細書に説明するような装置は、方法１２００等の１つ以上の方法を実施し得る。装置は、メモリデバイスを第１のモードで動作させることであって、該メモリデバイスはメモリバンクのセットを含むことと、メモリデバイスを第１のモードで動作させている間に、第１のモードよりも少ない、メモリデバイスによる電力消費に対応する第２のモードへメモリデバイスが移行するためのコマンドを受信することと、第２のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、該セットのメモリバンクの第１のサブセットを第１の電力消費レベルに対応する第１の低電力モードに、及び該セットのメモリバンクの第２のサブセットを、第１の電力消費レベルよりも低い第２の電力消費レベルに対応する第２の低電力モードに切り替えることによって、メモリデバイスを第２のモードに切り替えることのための機構、手段、又は命令（例えば、プロセッサよって実行可能な命令を蓄積する非一時的コンピュータ可読媒体）を含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例は、メモリデバイスを第２のモードで動作させている間に、メモリバンクの第１のサブセットを第１の低電力モードから第１のモードに切り替えるための第２のコマンドを受信することと、第２のコマンドを受信することに基づいて、メモリバンクの第１のサブセットを第１の低電力モードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例は、メモリバンクの第１のサブセットを第１の低電力モードから切り替えている間に、メモリバンクの第２のサブセットを第２の低電力モードに維持することのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例は、メモリバンクの第１のサブセットを第１の低電力モードから切り替えた後に、メモリバンクの第１のサブセット上で１つ以上のアクセス動作を実施することと、メモリバンクの第１のサブセット上で１つ以上のアクセス動作を実施している間に、メモリバンクの第２のサブセットを第２の低電力モードに維持することのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例は、メモリデバイスを第２のモードで動作させている間に、第２のモードをメモリデバイスが終了するための第３のコマンドを受信することと、第２のコマンドを受信することに基づいて、メモリバンクの第１のサブセットを第１の低電力モードから、及びメモリバンクの第２のサブセットを第２の低電力モードから切り替えることによって、メモリデバイスを第２のモードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例では、第１の低電力モードは、第２の低電力モードよりも速いウェイクアップ時間に対応する。
本明細書に説明する方法１２００及び装置の幾つかの例は、第２の電力消費レベルの指標を受信することであって、該第２の電力消費レベルは、第２の低電力モードに対する、メモリデバイスによりサポートされる電力消費レベルのセットの電力消費レベルに対応することのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例は、メモリバンクの第１のサブセットへの第１の低電力モードの割り当て、及びメモリバンクの第２のサブセットへの第２の低電力モードの割り当てを指し示す情報を受信することと、該割り当ての指標を１つ以上のモードレジスタに書き込むことのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例は、第２のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、１つ以上のモードレジスタにアクセスすることと、該アクセスすることに基づいて、メモリバンクの第１のサブセットに対する第１の低電力モードと、メモリバンクの第２のサブセットに対する第２の低電力モードとを識別することであって、メモリバンクの第１のサブセットを第１の低電力モードに、及びメモリバンクの第２のサブセットを第２の低電力モードに切り替えることは、該識別することに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１２００及び装置の幾つかの例では、該割り当ての指標は、メモリバンクの第１のサブセットを第１の低電力モードと、及びメモリバンクの第２のサブセットを第２の低電力モードと関連付ける１つ以上のビットマップを含む。
本明細書に説明する方法１２００及び装置の幾つかの例は、第２の低電力モードと関連付けられた電力消費レベルの指標を１つ以上のモードレジスタに書き込むことのための動作、機構、手段、又は命令を更に含み得る。
図１３は、本開示の態様に従ったバンク構成可能な電力モードをサポートする１つ以上の方法１３００を説明するフローチャートを示す。方法１３００の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法１３００の動作は、図１１を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
１３０５において、メモリデバイスは、メモリデバイスの第１のメモリバンクに第１の低電力モードを、及びメモリデバイスの第２のメモリバンクに第２の低電力モードを割り当てる情報をメモリデバイスの１つ以上のモードレジスタに書き込み得る。１３０５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１３０５の動作の態様は、図１１を参照して説明したような電力モードマネージャによって実施され得る。
１３１０において、メモリデバイスは、メモリデバイスに対する電力消費のレベルを削減するためのコマンドをメモリデバイスにおいて受信し得る。１３１０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１３１０の動作の態様は、図１１を参照して説明したようなコマンド処理コンポーネントによって実施され得る。
１３１５において、メモリデバイスは、コマンド及び情報を受信することに基づいて、第１のメモリバンクを第１の低電力モードで、及び第２のメモリバンクを第２の低電力モードで動作させ得る。１３１５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１３１５の動作の態様は、図１１を参照して説明したような動作モードマネージャによって実施され得る。
幾つかの例では、本明細書に説明するような装置は、方法１３００等の１つ以上の方法を実施し得る。装置は、メモリデバイスの第１のメモリバンクに第１の低電力モードを、及びメモリデバイスの第２のメモリバンクに第２の低電力モードを割り当てる情報をメモリデバイスの１つ以上のモードレジスタに書き込むことと、メモリデバイスに対する電力消費のレベルを削減するためのコマンドをメモリデバイスにおいて受信することと、コマンド及び情報を受信することに基づいて、第１のメモリバンクを第１の低電力モードで、及び第２のメモリバンクを第２の低電力モードで動作させることのための機構、手段、又は命令（例えば、プロセッサによって実行可能な命令を蓄積する非一時的コンピュータ可読媒体）を含み得る。
本明細書に説明する方法１３００及び装置の幾つかの例は、コマンドを受信することに基づいて、１つ以上のモードレジスタを読み出すことと、１つ以上のモードレジスタを読み出すことに基づいて、第１のメモリバンクを第１の低電力モードで、及び第２のメモリバンクを第２の低電力モードで動作させると判定することであって、該動作させることは該判定することに基づくことのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１３００及び装置の幾つかの例では、情報を１つ以上のモードレジスタに書き込むことは、値の第１のセット及び値の第２のセットを書き込むことであって、メモリデバイス内に含まれるメモリバンクのセットの各々は、値の第１のセットからの第１の値と値の第２のセットからの第２の値との個別の組み合わせに基づいて、対応する低電力モードと関連付けられ得ることのための動作、機構、手段、又は命令を含み得る。
本明細書に説明する方法１３００及び装置の幾つかの例では、情報を１つ以上のモードレジスタに書き込むことは、第２の低電力モードと関連付けられた電力消費レベルの指標を書き込むことのための動作、機構、手段、又は命令を含み得る。
本明細書に説明する方法１３００及び装置の幾つかの例では、情報を１つ以上のモードレジスタに書き込むことは、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、第１の低電力モード又は第２の低電力モードの個別の指標を書き込むことのための動作、機構、手段、又は命令を含み得る。
本明細書に説明する方法１３００及び装置の幾つかの例では、情報を１つ以上のモードレジスタに書き込むことは、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、低電力モードのセットの低電力モードの個別の指標を書き込むことであって、低電力モードの該セットは、第１の低電力モードと、第１の電力消費レベルを有する第２の低電力モードと、第２の電力消費レベルを有する第２の低電力モードとを含むことのための動作、機構、手段、又は命令を含み得る。
図１４は、本開示の態様に従ったバンク構成可能な電力モードをサポートする１つ以上の方法１４００を説明するフローチャートを示す。方法１４００の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法１４００の動作は、図１１を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
１４０５において、メモリデバイスは、メモリバンクのセットを個別の第１のモードで動作させ得、メモリバンクの該セットはメモリデバイス内にある。１４０５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１４０５の動作の態様は、図１１を参照して説明したような動作モードマネージャによって実施され得る。
１４１０において、メモリデバイスは、メモリバンクのセットを個別の第１のモードで動作させている間に、該セットの第１のメモリバンクを該第１のメモリバンクに対する個別の第１のモードよりも低い電力消費レベルに対応する第２のモードで動作させることを指し示す信号をメモリデバイスにおいて受信し得る。１４１０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１４１０の動作の態様は、図１１を参照して説明したようなコマンド処理コンポーネントによって実施され得る。
１４１５において、メモリデバイスは、信号を受信することに基づいて、該セットの第２のメモリバンクを該第２のメモリバンクに対する個別の第１のモードに維持している間に、第１のメモリバンクを該第１のメモリバンクに対する個別の第１のモードから第２のモードに切り替え得る。１４１５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１４１５の動作の態様は、図１１を参照して説明したような電力モードマネージャによって実施され得る。
幾つかの例では、本明細書に説明するような装置は、方法１４００等の１つ以上の方法を実施し得る。装置は、メモリバンクのセットを個別の第１のモードで動作させることであって、メモリバンクの該セットはメモリデバイス内にあることと、メモリバンクのセットを個別の第１のモードで動作させている間に、該セットの第１のメモリバンクを該第１のメモリバンクに対する個別の第１のモードよりも低い電力消費レベルに対応する第２のモードで動作させることを指し示す信号をメモリデバイスにおいて受信することと、信号を受信することに基づいて、該セットの第２のメモリバンクを該第２のメモリバンクに対する個別の第１のモードに維持している間に、第１のメモリバンクを該第１のメモリバンクに対する個別の第１のモードから第２のモードに切り替えることのための機構、手段、又は命令（例えば、プロセッサによって実行可能な命令を蓄積する非一時的コンピュータ可読媒体）を含み得る。
本明細書に説明する方法１４００及び装置の幾つかの例では、第２のモードは、メモリバンクのセットに対する、メモリデバイスによりサポートされる低電力モードのセットの低電力モードであり得、低電力モードのセットの各々は、メモリバンクのセットに対する、メモリデバイスによりサポートされるアイドルモードに対応する電力消費レベルよりも低くてもよい個別の電力消費レベルに対応し、該信号は、低電力モードのセットから選択された低電力モードの指標を含み、選択された該低電力モードは第２のモードである。
本明細書に説明する方法１４００及び装置の幾つかの例は、該セットの第３のメモリバンクを、低電力モードのセット内に含まれる第３のモードで動作させることを指し示す第２の信号をメモリデバイスにおいて受信することと、第２の信号を受信することに基づいて、第１のメモリバンクを第２のモードに維持している間に、第３のメモリバンクを該第３のメモリバンクに対するの個別の第１のモードから第３のモードに切り替えることのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１４００及び装置の幾つかの例では、信号は、第１のメモリバンクに固有の識別子を含む。
本明細書に説明する方法１４００及び装置の幾つかの例では、信号は、第１のメモリバンクを含むバンクのグループの識別子を含む。
本明細書に説明する方法１４００及び装置の幾つかの例では、信号は、第１のメモリバンクに対するバンクアドレスを含むバンクアドレスのレンジに対応する１つ以上の識別子を含む。
図１５は、本開示の態様に従ったバンク構成可能な電力モードをサポートする１つ以上の方法１５００を説明するフローチャートを示す。方法１５００の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法１５００の動作は、図１１を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
１５０５において、メモリデバイスは、第１の電力モードから、削減された電力モードへメモリデバイスが移行するためのコマンドを受信し得る。１５０５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１５０５の動作の態様は、図１１を参照して説明したようなコマンド処理コンポーネントによって実施され得る。
１５１０において、メモリデバイスは、コマンドを受信することに基づいて、メモリデバイスの第１のメモリバンクを第１の低電力モードに切り替え得、該第１の低電力モードは、第１の電力消費レベルと関連付けられる。１５１０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１５１０の動作の態様は、図１１を参照して説明したような電力モードマネージャによって実施され得る。
１５１５において、メモリデバイスは、コマンドを受信することに基づいて、メモリデバイスの第２のメモリバンクを第２の低電力モードに切り替え得、該第２の低電力モードは、第１の電力消費レベルよりも低い第２の電力消費レベルと関連付けられる。１５１５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１５１５の動作の態様は、図１１を参照して説明したような電力モードマネージャによって実施され得る。
１５２０において、メモリデバイスは、第１のメモリバンクが第１の低電力モードにあり、第２のメモリバンクが第２の低電力モードにある間に、第１の低電力モードと関連付けられた終了コマンドを受信し得る。１５２０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１５２０の動作の態様は、図１１を参照して説明したようなコマンド処理コンポーネントによって実施され得る。
１５２５において、メモリデバイスは、終了コマンドを受信することに基づいて、第２のメモリバンクを第２の低電力モードに維持している間に、第１のメモリバンクを第１の低電力モードから切り替え得る。１５２５の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１５２５の動作の態様は、図１１を参照して説明したような電力モードマネージャによって実施され得る。
１５３０において、メモリデバイスは、第２のメモリバンクが第２の低電力モードにある間に、第１のメモリバンク上でアクセス動作を実施し得る。１５３０の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、１５３０の動作の態様は、図１１を参照して説明したような動作モードマネージャによって実施され得る。
幾つかの例では、本明細書に説明するような装置は、方法１５００等の１つ以上の方法を実施し得る。装置は、第１の電力モードから削減された電力モードへメモリデバイスが移行するためのコマンドを受信することと、コマンドを受信することに基づいて、メモリデバイスの第１のメモリバンクを第１の低電力モードに切り替えることであって、該第１の低電力モードは第１の電力消費レベルと関連付けられることと、コマンドを受信することに基づいて、メモリデバイスの第２のメモリバンクを第２の低電力モードに切り替えることであって、該第２の低電力モードは、第１の電力消費レベルよりも低い第２の電力消費レベルと関連付けられることと、第１のメモリバンクが第１の低電力モードにあり、第２のメモリバンクが第２の低電力モードにある間に、第１の低電力モードと関連付けられた終了コマンドを受信することと、終了コマンドを受信することに基づいて、第２のメモリバンクを第２の低電力モードに維持している間に、第１のメモリバンクを第１の低電力モードから切り替えることと、第２のメモリバンクが第２の低電力モードにある間に、第１のメモリバンク上でアクセス動作を実施することのための機構、手段、又は命令（例えば、プロセッサによって実行可能な命令を蓄積する非一時的コンピュータ可読媒体）を含み得る。
本明細書に説明する方法１５００及び装置の幾つかの例は、第１のメモリバンクを第１の低電力モードから切り替えた後に、削減された電力モードへメモリデバイスが移行するための第２のコマンドを受信することと、第２のコマンドを受信することに基づいて、第１のメモリバンクを第１の低電力モードに切り替えることのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１５００及び装置の幾つかの例は、第１のメモリバンクが第１の低電力モードにあり得、第２のメモリバンクが第２の低電力モードにあり得る間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することと、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第１のメモリバンクを第１の低電力モードから、及び第２のメモリバンクを第２の低電力モードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１５００及び装置の幾つかの例は、削減された電力モードをメモリデバイスが終了するためのコマンドに基づいて、第２のメモリバンクがアクセス可能になり得る前に、第１のメモリバンクがアクセス可能になり得ることのための動作、機構、手段、又は命令を更に含み得る。
本明細書に説明する方法１５００及び装置の幾つかの例は、第１のメモリバンクが第１の低電力モードにないことがあり、第２のメモリバンクが第２の低電力モードにあり得る間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することと、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第２のメモリバンクを第２の低電力モードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
上記に説明した方法は可能な実装を説明すること、動作及びステップは、再配置され得、さもなければ修正され得ること、並びに他の実装が可能であることに留意すべきである。更に、方法の内の２つ以上からの部分は組み合わされ得る。
装置を説明する。装置は、メモリデバイス内のメモリバンクのセットであって、該セットの各メモリバンクは、アクセスモードと、アクセスモードよりも少ない電力消費に対応する第１の低電力モードと、第１の低電力モードより少ない電力消費に対応する第２の低電力モードとをサポートする、メモリバンクの該セットと、メモリバンクのセットと結合され、該セットの他のメモリバンクがアクセスモード、第１の低電力モード、又は第２の低電力モードの何れにあるか否かとは無関係に、該セットの少なくとも１つのメモリバンクをアクセスモード、第１の低電力モード、又は第２の低電力モードの内の１つを含む選択されたモードで装置に動作させるように構成されたコントローラとを含み得る。
装置の幾つかの例は、メモリバンクのセットの第１のサブセットへの第１の低電力モードの割り当て、及びメモリバンクのセットの第２のサブセットへの第２の低電力モードの割り当てを蓄積するように構成された１つ以上のモードレジスタを含み得る。
幾つかの例は、メモリデバイスに対する電力消費の量を削減するためのコマンドをメモリデバイスが受信することに基づいて１つ以上のモードレジスタにアクセスすることと、１つ以上のモードレジスタにアクセスすることに基づいて、メモリバンクのセットの第１のサブセットを第１の低電力モードで、及びメモリバンクのセットの第２のサブセットを第２の低電力モードで動作させることを更に含み得る。
幾つかの例では、第２の低電力モードに対する電力消費レベルは、電力消費レベルのセットの中から選択可能であり得、１つ以上のモードレジスタは、第２の低電力モードに対する選択された電力消費レベルの指標を蓄積するように更に構成され得る。
幾つかの例は、第１の低電力モードに対する終了コマンドをメモリデバイスが受信することに少なくとも部分的に基づいて、メモリバンクのセットの第１のサブセットを第１の低電力モードから切り替え、メモリバンクのセットの第２のサブセットを第２の低電力モードに維持することを更に含み得る。
幾つかの例では、メモリバンクのセットの各々は、第１の低電力モードから切り替えられた場合に第１のレイテンシでアクセス動作可能になり、第２の低電力モードから切り替えられた場合に第２のレイテンシでアクセス動作可能になり、第１のレイテンシは、第２のレイテンシよりも短いことをするように構成され得る。
幾つかの例は、メモリバンクのセットの第１のサブセットに対して第１の低電力モードを、及びメモリバンクのセットの第２のサブセットに対して第２の低電力モードを指し示す１つ以上のコマンドをメモリデバイスが受信することに基づいて、メモリバンクのセットの第１のサブセットを第１の低電力モードで、及びメモリバンクのセットの第２のサブセットを第２の低電力モードで動作させることを更に含み得る。
モードレジスタ又は関連するコマンド（例えば、ＭＲＷコマンド）に関して本明細書に説明する態様はまた、他のタイプのレジスタ又は任意の他のタイプのストレージ及び関連するコマンド（例えば、そうした他のタイプのレジスタ又はストレージを読み出す又は書き込むためのコマンド）を使用して実装され得ることを理解すべきである。
本明細書に説明する情報及び信号は、様々な異なる科学技術及び技術の内の何れかを使用して表され得る。例えば、上述の説明全体通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。幾つかの図面は、（複数の）信号を単一の信号として説明し得るが、バスが様々なビット幅を有し得る場合に、信号が信号のバスを表し得ることは、当業者により理解されるであろう。
用語“電子通信”、“導電的に接触”、“接続される”、及び“結合される”は、コンポーネント間の信号の流れをサポートするコンポーネント間の関係を指し得る。コンポーネント間の信号の流れを何時でもサポートし得る何らかの導電経路がコンポーネント間にある場合、コンポーネントは、相互に電子通信する（又は導電的に接触する、又は接続される、又は結合される）とみなされる。任意の所与の時間において、相互に電子通信する（又は導電的に接触する、又は接続される、又は結合される）コンポーネント間の導電経路は、接続されるコンポーネントを含むデバイスの動作に基づいて開回路又は閉回路であり得る。接続されるコンポーネント間の導電経路は、コンポーネント間の直接の導電経路であり得、又は接続されるコンポーネント間の導電経路は、スイッチ、トランジスタ、若しくはその他のコンポーネント等の介在コンポーネントを含み得る間接的な導電経路であり得る。幾つかの場合、接続されるコンポーネント間の信号の流れは、例えば、スイッチ又はトランジスタ等の１つ以上の介在コンポーネントを使用して一時的に中断され得る。
用語“結合する”は、信号が導電経路を介してコンポーネント間で通信することが現在可能ではないコンポーネント間の開回路の関係から、信号が導電経路を介してコンポーネント間で通信され得るコンポーネント間の閉回路の関係へ移行する状態を指す。コントローラ等のコンポーネントが他のコンポーネントを相互に結合する場合、該コンポーネントは、信号の流れを以前は許さなかった導電経路を介して、他のコンポーネント間を信号が流れること可能にする変化を開始する。
用語“絶縁される”は、信号がコンポーネント間を現在流れることが可能ではないコンポーネント間の関係を指す。コンポーネントは、それらの間に開回路がある場合、相互に絶縁される。例えば、コンポーネント間に位置付けられたスイッチによって分離された２つのコンポーネントは、スイッチが開放されている場合に相互に絶縁される。コントローラが２つのコンポーネントを相互に絶縁する場合、コントローラは、信号の流れを以前は許していた導電経路を使用して信号がコンポーネント間を流れることを防止する変更に影響を与える。
本明細書で使用する用語“レイヤ”は、幾何学的構造体の層又はシートを指す。各レイヤは３つの次元（例えば、高さ、幅、及び深さ）を有し得、表面の少なくとも一部分を覆い得る。例えば、レイヤは、２つの次元が第３よりも大きい３次元構造体、例えば、薄膜であり得る。レイヤは、様々な素子、コンポーネント、及び／又は材料を含み得る。幾つかの場合、１つのレイヤは２つ以上のサブレイヤを含み得る。添付の図の幾つかでは、説明目的のために、３次元レイヤの２次元が描写されている。
本明細書で使用するとき、用語“電極”は、導電体を指し得、幾つかの場合、メモリセル又はメモリアレイの他のコンポーネントへの電気的コンタクトとして用いられ得る。電極は、メモリアレイの素子又はコンポーネント間の導電経路を提供するトレース、ワイヤ、導電線、又は導電性レイヤ等を含み得る。
メモリアレイを含む本明細書で論じるデバイスは、シリコン、ゲルマニウム、シリコン－ゲルマニウム合金、ヒ化ガリウム、窒化ガリウム等の半導体基板上で形成され得る。幾つかの場合、該基板は半導体ウエハである。その他の場合、該基板は、シリコンオングラス（ＳＯＧ）若しくはシリコンオンサファイア（ＳＯＰ）等のシリコンオンインシュレータ（ＳＯＩ）基板、又は別の基板上の半導体材料のエピタキシャルレイヤであり得る。基板又は基板のサブ領域の導電性は、リン、ホウ素、又はヒ素を含むがそれらに限定されない様々な化学種を使用したドーピングを通じて制御され得る。ドーピングは、イオン注入により、又は任意のその他のドーピング手段により、基板の初期の形成又は成長の間に実施され得る。
本明細書で論じるスイッチングコンポーネント又はトランジスタは、電界効果トランジスタ（ＦＥＴ）を表し得、ソース、ドレイン、及びゲートを含む３端子デバイスを含み得る。端子は、導電性材料、例えば、金属を通じて他の電子素子に接続され得る。ソース及びドレインは、導電性であり得、高濃度にドープされた、例えば、縮退した、半導体領域を含み得る。ソース及びドレインは、低濃度にドープされた半導体領域又はチャネルによって分離され得る。チャネルがｎ型（すなわち、主たるキャリアが電子）である場合、該ＦＥＴはｎ型ＦＥＴと称され得る。チャネルがｐ型（すなわち、主たるキャリアがホール）である場合、該ＦＥＴはｐ型ＦＥＴと称され得る。チャネルは、絶縁ゲート酸化物によって覆われ得る。チャネルの導電性は、ゲートに電圧を印加することによって制御され得る。例えば、正の電圧又は負の電圧をｎ型ＦＥＴ又はｐ型ＦＥＴに夫々印加することは、チャネルが導電性になることをもたらし得る。トランジスタの閾値電圧以上の電圧がトランジスタのゲートに印加された場合、トランジスタは“オン”に又は“活性化”され得る。トランジスタの閾値電圧未満の電圧がトランジスタのゲートに印加された場合、トランジスタは“オフ”に又は“不活性化”され得る。
添付の図面に関連して本明細書に記載される説明は、例示的構成を説明し、実装され得る又は請求項の範囲内にある全ての例を表さない。本明細書で使用する用語“例示的”は、“好適”又は“その他の例よりも有利”ではなく“一例、実例、又は説明として役立つこと”を意味する。詳細な説明は、説明する技術の理解を提供するための具体的詳細を含む。これらの技術は、しかしながら、これらの具体的詳細なしに実践され得る。幾つかの実例では、説明する例の概念を不明確にすることを避けるために、周知の構造体及びデバイスはブロック図の形式で示されている。
本明細書の例は、幾つかの場合、１つ以上のタイプのメモリデバイス（例えば、ＤＲＡＭ又はＦｅＲＡＭメモリデバイス）に関して説明され得るが、本明細書の教示は、任意のタイプのメモリデバイスに適用され得ることを理解すべきである。
添付の図では、同様のコンポーネント又は機構は、同じ参照ラベルを有し得る。更に、同じタイプの様々なコンポーネントは、参照ラベルに続いてダッシュと、同様のコンポーネントの間で区別する第２のラベルとを付すことにより区別され得る。明細書において第１の参照ラベルのみが使用される場合、説明は、第２の参照ラベルに関係なく、同じ第１の参照ラベルを有する同様のコンポーネントの内の何れか１つに適用可能である。
本明細書の開示と関連して説明する様々な説明ブロック及びモジュールは、本明細書に説明する機能を実施するように設計された汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ若しくはその他のプログラマブルロジックデバイス、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネント、又はそれらの任意の組み合わせを用いて実装又は実施され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代わりに、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシーンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ（例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つ以上のマイクロプロセッサ、又は任意のその他のこうした構成）として実装され得る。
本明細書に説明する機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実装され得る。プロセッサにより実行されるソフトウェアで実装される場合、機能は、コンピュータ可読媒体上の１つ以上の命令又はコードとして蓄積され得、又は送信され得る。その他の例及び実装は、開示及び添付の請求項の範囲内である。例えば、ソフトウェアの性質に起因して、上で説明した機能は、プロセッサにより実行されるソフトウェア、ハードウェア、ファームウェア、配線、又はこれらの任意の組み合わせを使用して実装され得る。機能を実装する機構はまた、機能の（複数の）部分が異なる物理的場所において実装されるように分散されることを含め、様々な位置に物理的に設置され得る。また、請求項を含む本明細書で使用するとき、項目のリスト（例えば、“少なくとも１つの”又は“の内の１つ以上”等の句により前置きされる項目のリスト）に使用されるような“又は”は、例えば、Ａ、Ｂ、又はＣの内の少なくとも１つのリストがＡ又はＢ又はＣ又はＡＢ又はＡＣ又はＢＣ又はＡＢＣ（すなわち、Ａ及びＢ及びＣ）を意味するように包含的リストを指し示す。また、本明細書で使用するとき、句“基づいて”は、条件の閉集合への言及として解釈されないであろう。例えば、“条件Ａに基づいて”として説明する例示的ステップは、本開示の範囲から逸脱することなく、条件Ａ及び条件Ｂの両方に基づき得る。言い換えれば、本明細書で使用するとき、句“基づいて”は、句“少なくとも部分的に基づいて“と同じ方法で解釈されるであろう。
コンピュータ可読媒体は、非一時的コンピュータストレージ媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。非一時的ストレージ媒体は、汎用又は専用のコンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。例として、非限定的に、非一時的コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）、コンパクトディスク（ＣＤ）ＲＯＭ若しくはその他の光ディスクストレージ、磁気ディスクストレージ若しくはその他の磁気ストレージデバイス、又は命令若しくはデータ構造の形式で所望のプログラムコード手段を搬送又は蓄積するために使用され得、汎用若しくは専用コンピュータ、若しくは汎用若しくは専用プロセッサによりアクセス可能である任意のその他の非一時的媒体を含み得る。また、任意の接続はコンピュータ可読媒体と適切に呼ばれる。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等の無線技術を使用して、ソフトウェアがウェブサイト、サーバ、又はその他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等の無線技術は媒体の定義に含まれる。ディスク（ｄｉｓｋ）及びディスク（ｄｉｓｃ）は、本明細書で使用するとき、ＣＤ、レーザーディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピーディスク、及びブルーレイディスクを含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生する一方、ディスク（ｄｉｓｃ）はレーザーを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲に含まれる。
本明細書の説明は、当業者が開示を製作又は使用可能なように提供されている。開示への様々な修正は当業者に分かるであろうし、本明細書で定義される包括的な原理は開示の範囲を逸脱することなくその他の変形に適用され得る。したがって、開示は、本明細書に説明した例及び設計に限定されず、本明細書に開示した原理及び新規の機構と一致する最も広い範囲に一致する。
クロスリファレンス
本特許出願は、２０２０年８月３日に出願された“ＢＡＮＫ ＣＯＮＦＩＧＵＲＡＢＬＥ ＰＯＷＥＲ ＭＯＤＥＳ“と題された、Ｍｉｒｉｃｈｉｇｎｉ等による国際出願番号ＰＣＴ／ＵＳ２０２０／０４４７３６の優先権を主張するものであり、それは、２０１９年８月２６日に出願された“ＢＡＮＫ ＣＯＮＦＩＧＵＲＡＢＬＥ ＰＯＷＥＲ ＭＯＤＥＳ“と題された、Ｍｉｒｉｃｈｉｇｎｉ等による米国特許出願第１６／５５１，５８１号の優先権を主張するものであり、それぞれは、本出願の譲受人に譲渡され、参照によりその全体が本明細書に明示的に組み込まれる。
図４Ａは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図４０１の一例を説明する。コマンドモード状態図４０１の機構は、メモリデバイス（例えば、図１～図２を参照して説明したメモリデバイス１１０、メモリダイ１６０、若しくはメモリダイ２００）、又は図１～図２を参照して説明したメモリデバイスコントローラ１５５、ローカルメモリコントローラ１６５、若しくはローカルメモリコントローラ２６５等のメモリデバイスの１つ以上のコンポーネントによって実施され得る。コマンドモード状態図４０１は、図３を参照して説明したアイドルモード３０５の一例であり得るアイドルモード４０５と、図３を参照して説明した低電力モード３２０（例えば、ＤＳモード）の一例であり得る低電力モード４１５との間でメモリデバイスを切り替えるために使用される１つ以上のコマンド４２５、４２６を説明し得る。幾つかの場合、メモリデバイスの１つ以上のモードレジスタにデータを書き込むために、モードレジスタ書き込み（ＭＲＷ）コマンド４３０が使用され得る。
図６Ｃは、図６Ｂに説明した例示的なビットマップフォーマット６０２に従ってモードレジスタに蓄積されたビットマップ値６０３の一例を説明し、それは、図６Ａに説明した例示的な電力モード割り当て６０１を指し示し得る。例えば、第１のレジスタエントリ６２０（１、１、１、１、０、０、０、０）は、例示的なバンクマスク変数６０５の値（Ｂ０＝１、Ｂ１＝１、Ｂ２＝１、Ｂ３＝１、Ｂ４＝０、Ｂ５＝０、Ｂ６＝０、Ｂ７＝０）に対応し、第２のレジスタエントリ６２５（１、０、１、１）は、例示的なバンクグループマスク６１０の値（ＢＧ０＝１、ＢＧ１＝０、ＢＧ２＝１、ＢＧ３＝１）に対応する。したがって、メモリデバイスは、モードレジスタにアクセスし、蓄積されたビットマップ値を識別し、それによって、何れのメモリバンク６１５を（ＤＳモードが割り当てられるメモリバンク６１５に何れのＤＳレベルを使用するかと共に）何れの低電力モードに切り替えるべきかを判定するように構成され得る。
幾つかの場合、メモリバンク関連性７０２は、ＤＳモードに割り当てられたメモリバンクに対するＤＳレベルを指し示す値を蓄積するために使用され得る第５のレジスタエントリ７４０（ＰＭＤ［４］）を含み得る。幾つかの場合、単一のＤＳレベルは、第４のレジスタエントリ７３５内に蓄積された値によって指定され得、これは、図６に関連して論じたＤＳレベルの一例であり得る。

Claims (35)

  1. メモリデバイスを第１のモードで動作させることであって、前記メモリデバイスは複数のメモリバンクを含むことと、
    前記メモリデバイスを前記第１のモードで動作させている間に、前記第１のモードよりも少ない、前記メモリデバイスによる電力消費に対応する第２のモードへ前記メモリデバイスが移行するためのコマンドを受信することと、
    前記第２のモードへ前記メモリデバイスが移行するための前記コマンドを受信することに少なくとも部分的に基づいて、前記複数の内のメモリバンクの第１のサブセットを第１の電力消費レベルに対応する第１の低電力モードに、及び前記複数の内のメモリバンクの第２のサブセットを、前記第１の電力消費レベルよりも低い第２の電力消費レベルに対応する第２の低電力モードに切り替えることによって、前記メモリデバイスを前記第２のモードに切り替えること
    を含む方法。
  2. 前記メモリデバイスを前記第２のモードで動作させている間に、メモリバンクの前記第１のサブセットを前記第１の低電力モードから前記第１のモードに切り替えるための第２のコマンドを受信することと、
    前記第２のコマンドを受信することに少なくとも部分的に基づいて、メモリバンクの前記第１のサブセットを前記第１の低電力モードから切り替えること
    を更に含む、請求項１に記載の方法。
  3. メモリバンクの前記第１のサブセットを前記第１の低電力モードから切り替えている間に、メモリバンクの前記第２のサブセットを前記第２の低電力モードに維持すること
    を更に含む、請求項２に記載の方法。
  4. メモリバンクの前記第１のサブセットを前記第１の低電力モードから切り替えた後に、メモリバンクの前記第１のサブセット上で１つ以上のアクセス動作を実施することと、
    メモリバンクの前記第１のサブセット上で前記１つ以上のアクセス動作を実施している間に、メモリバンクの前記第２のサブセットを前記第２の低電力モードに維持すること
    を更に含む、請求項２に記載の方法。
  5. 前記メモリデバイスを前記第２のモードで動作している間に、前記第２のモードを前記メモリデバイスが終了するための第３のコマンドを受信することと、
    前記第２のコマンドを受信することに少なくとも部分的に基づいて、メモリバンクの前記第１のサブセットを前記第１の低電力モードから、及びメモリバンクの前記第２のサブセットを前記第２の低電力モードから切り替えることによって、前記メモリデバイスを前記第２のモードから切り替えること
    を更に含む、請求項２に記載の方法。
  6. 前記第１の低電力モードは、前記第２の低電力モードよりも速いウェイクアップ時間に対応する、請求項１に記載の方法。
  7. 前記第２の電力消費レベルの指標を受信することであって、前記第２の電力消費レベルは、前記第２の低電力モードに対する、前記メモリデバイスによりサポートされる複数の電力消費レベルの内の１つに対応すること
    を更に含む、請求項１に記載の方法。
  8. メモリバンクの前記第１のサブセットへの前記第１の低電力モードの割り当て、及びメモリバンクの前記第２のサブセットへの前記第２の低電力モードの割り当てを指し示す情報を受信することと、
    前記割り当ての指標を１つ以上のレジスタに書き込むこと
    を更に含む、請求項１に記載の方法。
  9. 前記第２のモードへ前記メモリデバイスが移行するための前記コマンドを受信することに少なくとも部分的に基づいて、前記１つ以上のレジスタにアクセスすることと、
    前記アクセスすることに少なくとも部分的に基づいて、メモリバンクの前記第１のサブセットに対する前記第１の低電力モードと、メモリバンクの前記第２のサブセットに対する前記第２の低電力モードとを識別することであって、メモリバンクの前記第１のサブセットを前記第１の低電力モードに、及びメモリバンクの前記第２のサブセットを前記第２の低電力モードに前記切り替えることは、前記識別することに少なくとも部分的に基づくこと
    を更に含む、請求項８に記載の方法。
  10. 前記割り当ての前記指標は、メモリバンクの前記第１のサブセットを前記第１の低電力モードと、及びメモリバンクの前記第２のサブセットを前記第２の低電力モードと関連付ける１つ以上のビットマップを含む、請求項８に記載の方法。
  11. 前記情報は、前記第２の低電力モードと関連付けられた電力消費レベルを更に指し示し、
    前記第２の低電力モードと関連付けられた電力消費レベルの指標を前記１つ以上のレジスタに書き込むこと
    を更に含む、請求項１０に記載の方法。
  12. メモリデバイスの第１のメモリバンクに第１の低電力モードを、及び前記メモリデバイスの第２のメモリバンクに第２の低電力モードを割り当てる情報を前記メモリデバイスの１つ以上のレジスタに書き込むことと、
    前記メモリデバイスに対する電力消費のレベルを削減するためのコマンドを前記メモリデバイスにおいて受信することと、
    前記コマンド及び前記情報を受信することに少なくとも部分的に基づいて、前記第１のメモリバンクを前記第１の低電力モードで、及び前記第２のメモリバンクを前記第２の低電力モードで動作させること
    を含む、方法。
  13. 前記コマンドを受信することに少なくとも部分的に基づいて、前記１つ以上のレジスタを読み出すことと、
    前記１つ以上のレジスタを読み出すことに少なくとも部分的に基づいて、前記第１のメモリバンクを前記第１の低電力モードで、及び前記第２のメモリバンクを前記第２の低電力モードで動作させると判定することであって、前記動作させることは前記判定することに少なくとも部分的に基づくこと
    を更に含む、請求項１２に記載の方法。
  14. 前記情報を前記１つ以上のレジスタに書き込むことは、
    値の第１のセット及び値の第２のセットを書き込むことであって、前記メモリデバイス内に含まれる複数のメモリバンクの各々は、値の前記第１のセットからの第１の値と値の前記第２のセットからの第２の値との個別の組み合わせに少なくとも部分的に基づいて、対応する低電力モードと関連付けられること
    を含む、請求項１２に記載の方法。
  15. 前記情報を前記１つ以上のレジスタに書き込むことは、
    前記第２の低電力モードと関連付けられた電力消費レベルの指標を書き込むこと
    を含む、請求項１２に記載の方法。
  16. 前記情報を前記１つ以上のレジスタに書き込むことは、
    前記メモリデバイス内に含まれる複数のメモリバンクの各々に対して、前記第１の低電力モード又は前記第２の低電力モードの個別の指標を書き込むこと
    を含む、請求項１２に記載の方法。
  17. 前記情報を前記１つ以上のレジスタに書き込むことは、
    前記メモリデバイス内に含まれる複数のメモリバンクの各々に対して、複数の低電力モードの内の１つの個別の指標を書き込むことであって、前記複数の低電力モードは、前記第１の低電力モードと、第１の電力消費レベルを有する前記第２の低電力モードと、第２の電力消費レベルを有する前記第２の低電力モードとを含むこと
    を含む、請求項１２に記載の方法。
  18. 複数のメモリバンクを個別の第１のモードで動作させることであって、前記複数のメモリバンクはメモリデバイス内にあることと、
    前記複数のメモリバンクを前記個別の第１のモードで動作させている間に、第１のメモリバンクに対する個別の第１のモードよりも低い電力消費レベルに対応する第２のモードで前記複数の内の前記第１のメモリバンクを動作させることを指し示す信号を前記メモリデバイスにおいて受信することと、
    前記信号を受信することに少なくとも部分的に基づいて、前記複数の内の第２のメモリバンクを前記第２のメモリバンクに対する個別の第１のモードに維持している間に、前記第１のメモリバンクを前記第１のメモリバンクに対する前記個別の第１のモードから前記第２のモードに切り替えること
    を含む、方法。
  19. 前記第２のモードは、前記複数のメモリバンクに対する、前記メモリデバイスによりサポートされる複数の低電力モードの内の１つであり、前記複数の低電力モードの各々は、前記複数のメモリバンクに対する、前記メモリデバイスによりサポートされるアイドルモードに対応する電力消費レベルよりも低い個別の電力消費レベルに対応し、
    前記信号は、前記複数の低電力モードから選択された低電力モードの指標を含み、選択された前記低電力モードは前記第２のモードである、
    請求項１８に記載の方法。
  20. 前記複数の内の第３のメモリバンクを、前記複数の低電力モード内に含まれる第３のモードで動作させることを指し示す第２の信号を前記メモリデバイスにおいて受信することと、
    前記第２の信号を受信することに少なくとも部分的に基づいて、前記第１のメモリバンクを前記第２のモードに維持している間に、前記第３のメモリバンクを前記第３のメモリバンクに対する個別の第１のモードから前記第３のモードに切り替えること
    を更に含む、請求項１９に記載の方法。
  21. 前記信号は、前記第１のメモリバンクに固有の識別子を含む、請求項１８に記載の方法。
  22. 前記信号は、前記第１のメモリバンクを含むバンクのグループの識別子を含む、請求項１８に記載の方法。
  23. 前記信号は、前記第１のメモリバンクに対するバンクアドレスを含むバンクアドレスのレンジに対応する１つ以上の識別子を含む、請求項１８に記載の方法。
  24. 第１の電力モードから、削減された電力モードへメモリデバイスが移行するためのコマンドを受信することと、
    前記コマンドを受信することに少なくとも部分的に基づいて、前記メモリデバイスの第１のメモリバンクを第１の低電力モードに切り替えることであって、前記第１の低電力モードは第１の電力消費レベルと関連付けられることと、
    前記コマンドを受信することに少なくとも部分的に基づいて、前記メモリデバイスの第２のメモリバンクを第２の低電力モードに切り替えることであって、前記第２の低電力モードは、前記第１の電力消費レベルよりも低い第２の電力消費レベルと関連付けられることと、
    前記第１のメモリバンクが前記第１の低電力モードにあり、前記第２のメモリバンクが前記第２の低電力モードにある間に、前記第１の低電力モードと関連付けられた終了コマンドを受信することと、
    前記終了コマンドを受信することに少なくとも部分的に基づいて、前記第２のメモリバンクを前記第２の低電力モードに維持している間に、前記第１のメモリバンクを前記第１の低電力モードから切り替えることと、
    前記第２のメモリバンクが前記第２の低電力モードにある間に、前記第１のメモリバンク上でアクセス動作を実施すること
    を含む方法。
  25. 前記第１のメモリバンクを前記第１の低電力モードから切り替えた後に、前記削減された電力モードへ前記メモリデバイスが移行するための第２のコマンドを受信することと、
    前記第２のコマンドを受信することに少なくとも部分的に基づいて、前記第１のメモリバンクを前記第１の低電力モードに切り替えること
    を更に含む、請求項２４に記載の方法。
  26. 前記第１のメモリバンクが前記第１の低電力モードにあり、前記第２のメモリバンクが前記第２の低電力モードにある間に、前記削減された電力モードを前記メモリデバイスが終了するためのコマンドを受信することと、
    前記削減された電力モードを前記メモリデバイスが終了するための前記コマンドを受信することに少なくとも部分的に基づいて、前記第１のメモリバンクを前記第１の低電力モードから、及び前記第２のメモリバンクを前記第２の低電力モードから切り替えること
    を更に含む、請求項２５に記載の方法。
  27. 前記削減された電力モードを前記メモリデバイスが終了するための前記コマンドに少なくとも部分的に基づいて、前記第２のメモリバンクがアクセス可能になる前に、前記第１のメモリバンクはアクセス可能になる、請求項２６に記載の方法。
  28. 前記第１のメモリバンクが前記第１の低電力モードになく、前記第２のメモリバンクが前記第２の低電力モードにある間に、前記削減された電力モードを前記メモリデバイスが終了するためのコマンドを受信することと、
    前記削減された電力モードを前記メモリデバイスが終了するための前記コマンドを受信することに少なくとも部分的に基づいて、前記第２のメモリバンクを前記第２の低電力モードから切り替えること
    を更に含む、請求項２４に記載の方法。
  29. メモリデバイス内の複数のメモリバンクであって、前記複数の内の各メモリバンクは、アクセスモードと、前記アクセスモードよりも少ない電力消費に対応する第１の低電力モードと、前記第１の低電力モードよりも少ない電力消費に対応する第２の低電力モードとをサポートする、前記複数のメモリバンクと、
    前記複数のメモリバンクと結合され、前記複数の内の他のメモリバンクが前記アクセスモード、前記第１の低電力モード、又は前記第２の低電力モードの何れにあるかとは無関係に、前記複数の内の少なくとも１つのメモリバンクを前記アクセスモード、前記第１の低電力モード、又は前記第２の低電力モードの内の１つを含む選択されたモードで動作させることを装置にさせるように構成されたコントローラと
    を含む装置。
  30. 前記複数のメモリバンクの第１のサブセットへの前記第１の低電力モードの割り当て、及び前記複数のメモリバンクの第２のサブセットへの前記第２の低電力モードの割り当てを蓄積するように構成された１つ以上のレジスタ
    を更に含む、請求項２９に記載の装置。
  31. 前記メモリデバイスに対する電力消費の量を削減するためのコマンドを前記メモリデバイスが受信することに少なくとも部分的に基づいて、前記１つ以上のレジスタにアクセスすることと、
    前記１つ以上のレジスタにアクセスすることに少なくとも部分的に基づいて、前記複数のメモリバンクの前記第１のサブセットを前記第１の低電力モードで、及び前記複数のメモリバンクの前記第２のサブセットを前記第２の低電力モードで動作させること
    を前記装置にさせるように前記コントローラは更に構成される、請求項３０に記載の装置。
  32. 前記第２の低電力モードに対する電力消費レベルは、複数の電力消費レベルの中から選択可能であり、
    前記１つ以上のレジスタは、前記第２の低電力モードに対する選択された電力消費レベルの指標を蓄積するように更に構成される、
    請求項３０に記載の装置。
  33. 前記第１の低電力モードに対する終了コマンドを前記メモリデバイスが受信することに少なくとも部分的に基づいて、前記複数のメモリバンクの第１のサブセットを前記第１の低電力モードから切り替え、前記複数のメモリバンクの第２のサブセットを前記第２の低電力モードに維持すること
    を前記装置にさせるように前記コントローラは更に構成される、請求項２９に記載の装置。
  34. 前記複数のメモリバンクの各々は、前記第１の低電力モードから切り替えられた場合に第１のレイテンシでアクセス動作可能になり、前記第２の低電力モードから切り替えられた場合に第２のレイテンシでアクセス動作可能になるように構成され、前記第１のレイテンシは前記第２のレイテンシよりも短い、請求項２９に記載の装置。
  35. 前記複数のメモリバンクの第１のサブセットに対する前記第１の低電力モードと、前記複数のメモリバンクの第２のサブセットに対する前記第２の低電力モードとを指し示す１つ以上のコマンドを前記メモリデバイスが受信することに少なくとも部分的に基づいて、前記複数のメモリバンクの前記第１のサブセットを前記第１の低電力モードで、及び前記複数のメモリバンクの前記第２のサブセットを前記第２の低電力モードで動作させること
    を前記装置にさせるように前記コントローラは更に構成される、請求項２９に記載の装置。
JP2022513052A 2019-08-26 2020-08-03 バンク構成可能な電力モード Pending JP2022545715A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/551,581 2019-08-26
US16/551,581 US12045113B2 (en) 2019-08-26 2019-08-26 Bank configurable power modes
PCT/US2020/044736 WO2021040969A1 (en) 2019-08-26 2020-08-03 Bank configurable power modes

Publications (1)

Publication Number Publication Date
JP2022545715A true JP2022545715A (ja) 2022-10-28

Family

ID=74679753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022513052A Pending JP2022545715A (ja) 2019-08-26 2020-08-03 バンク構成可能な電力モード

Country Status (7)

Country Link
US (1) US12045113B2 (ja)
EP (1) EP4022611A4 (ja)
JP (1) JP2022545715A (ja)
KR (1) KR20220049590A (ja)
CN (1) CN114286973B (ja)
TW (1) TWI743890B (ja)
WO (1) WO2021040969A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11061619B1 (en) * 2020-03-23 2021-07-13 Western Digital Technologies, Inc. Power management for data storage devices implementing non-volatile memory (NVM) sets
US12032839B2 (en) * 2020-07-01 2024-07-09 Meta Platforms Technologies, Llc Hierarchical power management of memory for artificial reality systems
US11972140B2 (en) * 2021-04-26 2024-04-30 Apple Inc. Hashing with soft memory folding
US11651802B1 (en) * 2021-11-17 2023-05-16 Everspin Technologies, Inc. Systems and methods for dual standby modes in memory
CN114388008B (zh) * 2022-01-14 2023-08-29 长鑫存储技术有限公司 电源控制电路及控制方法
CN114384996B (zh) * 2022-01-14 2023-10-24 长鑫存储技术有限公司 电源控制电路及控制方法
TWI829103B (zh) * 2022-03-02 2024-01-11 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038642A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp マルチプロセッサ
JP2009211550A (ja) * 2008-03-05 2009-09-17 Ricoh Co Ltd 不揮発性メモリ制御装置及びこれを備えた画像処理装置、不揮発性メモリ制御方法。
JP2013089030A (ja) * 2011-10-18 2013-05-13 Elpida Memory Inc 情報処理システム、制御システム及び半導体装置
JP2014203148A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 メモリ制御回路
JP2016206951A (ja) * 2015-04-22 2016-12-08 富士通株式会社 電子装置及び電子装置の制御方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971034B2 (en) 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US20050239518A1 (en) 2004-04-21 2005-10-27 D Agostino Anthony Systems and methods that provide enhanced state machine power management
TW200746161A (en) * 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
KR101286643B1 (ko) 2007-04-05 2013-07-22 삼성전자주식회사 독립적으로 뱅크의 모드를 선택하는 반도체 메모리 장치,메모리 컨트롤러 및 그 제어 방법
KR101136984B1 (ko) * 2010-03-29 2012-04-19 에스케이하이닉스 주식회사 전압 공급 제어회로 및 이를 이용한 반도체 장치
CN101916138A (zh) 2010-08-06 2010-12-15 北京中星微电子有限公司 中央处理器工作状态和睡眠状态切换的方法和装置
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
US8503264B1 (en) * 2011-11-18 2013-08-06 Xilinx, Inc. Reducing power consumption in a segmented memory
CN103389948A (zh) 2012-05-10 2013-11-13 索尼公司 存储器管理装置和方法以及电子设备
US9104413B2 (en) 2012-11-05 2015-08-11 Qualcomm Incorporated System and method for dynamic memory power management
KR102193468B1 (ko) 2014-04-04 2020-12-21 삼성전자주식회사 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로
US9671855B2 (en) * 2014-06-30 2017-06-06 Micron Technology, Inc. Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
US20160343416A1 (en) 2015-05-21 2016-11-24 Mediatek Inc. Method of Dynamic Random Access Memory Resource Control
US20170206031A1 (en) * 2016-01-15 2017-07-20 Samsung Electronics Co., Ltd. Fine grain level memory power consumption control mechanism
JP2017162315A (ja) 2016-03-10 2017-09-14 富士通株式会社 情報処理装置、切替制御方法及び切替制御プログラム
US9715918B1 (en) 2016-05-23 2017-07-25 Micron Technology, Inc. Power reduction for a sensing operation of a memory cell
US9564180B1 (en) 2016-06-24 2017-02-07 Invecas, Inc. Deep-sleep wake up for a memory device
KR20180047778A (ko) 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
WO2019055066A1 (en) * 2017-09-12 2019-03-21 Ambiq Micro, Inc. VERY LOW POWER MICROCONTROLLER SYSTEM
JP6738786B2 (ja) * 2017-11-13 2020-08-12 株式会社日立製作所 省電力機能を有するストレージシステム
US11493985B2 (en) * 2019-03-15 2022-11-08 Microsoft Technology Licensing, Llc Selectively controlling memory power for scheduled computations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038642A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp マルチプロセッサ
JP2009211550A (ja) * 2008-03-05 2009-09-17 Ricoh Co Ltd 不揮発性メモリ制御装置及びこれを備えた画像処理装置、不揮発性メモリ制御方法。
JP2013089030A (ja) * 2011-10-18 2013-05-13 Elpida Memory Inc 情報処理システム、制御システム及び半導体装置
JP2014203148A (ja) * 2013-04-02 2014-10-27 ルネサスエレクトロニクス株式会社 メモリ制御回路
JP2016206951A (ja) * 2015-04-22 2016-12-08 富士通株式会社 電子装置及び電子装置の制御方法

Also Published As

Publication number Publication date
EP4022611A1 (en) 2022-07-06
US20210064119A1 (en) 2021-03-04
CN114286973A (zh) 2022-04-05
TW202109522A (zh) 2021-03-01
WO2021040969A1 (en) 2021-03-04
KR20220049590A (ko) 2022-04-21
TWI743890B (zh) 2021-10-21
CN114286973B (zh) 2024-06-04
US12045113B2 (en) 2024-07-23
EP4022611A4 (en) 2022-10-26

Similar Documents

Publication Publication Date Title
US12045113B2 (en) Bank configurable power modes
CN114514492B (zh) 用于存储器装置的基于架构的电源管理
US11442648B2 (en) Data migration dynamic random access memory
CN110880342B (zh) 用于低速存储器操作的方法和设备
CN111198658B (zh) 用于数据迁移的***、装置、技术及方法
US11709613B2 (en) Data migration for memory operation
US11449249B2 (en) Configuring command/address channel for memory
CN111312310A (zh) 相位电荷共享
US20240257841A1 (en) Dynamic allocation of a capacitive component in a memory device
US10908823B2 (en) Data transfer for wear leveling with bank clusters

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231003