JP2022542493A - Dc-dc変換器回路 - Google Patents
Dc-dc変換器回路 Download PDFInfo
- Publication number
- JP2022542493A JP2022542493A JP2022530341A JP2022530341A JP2022542493A JP 2022542493 A JP2022542493 A JP 2022542493A JP 2022530341 A JP2022530341 A JP 2022530341A JP 2022530341 A JP2022530341 A JP 2022530341A JP 2022542493 A JP2022542493 A JP 2022542493A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- control
- output voltage
- transconductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 239000003985 ceramic capacitor Substances 0.000 claims abstract description 7
- 230000007423 decrease Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 238000012546 transfer Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 8
- 238000010295 mobile communication Methods 0.000 description 6
- 238000013016 damping Methods 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001687 destabilization Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
直流-直流(DC-DC)変換器回路が提供される。DC-DC変換器回路は、入力電圧に基づいて、定められた電圧範囲のDC出力電圧を生成することができる。DC-DC変換器回路は、変調器回路と、出力フィルタ回路と、補償器回路とを含むことができる。非限定例では、出力フィルタ回路は、インダクタと多層セラミックキャパシタ(MLCC)とによって形成されるインダクタ-キャパシタ(LC)回路を含む。注目すべきことに、MLCCは、固有のDCバイアス不安定性により、定められた電圧範囲において可変容量を生成する可能性があり、よって、DC-DC変換器回路の安定性にとって危険である。それゆえ、制御回路は、出力電圧のフィードバックに基づいて、構成可能なトランスコンダクタンスを決定するように、そしてそれに応じて動作するよう補償器回路を制御するように構成される。それゆえ、MLCC容量変動の影響を緩和できる場合があり、よって、DC-DC変換器回路の安定性を維持するのに役立つ場合がある。【選択図】図3A
Description
本開示の技術は概して、直流(DC)-直流(DC-DC)変換回路に関する。
現在の社会では、モバイル通信装置がますます一般的になってきている。これらのモバイル通信装置の普及は、そうした装置で現在可能になった多くの機能に部分的にはよって、後押しされている。そうした装置における処理能力の向上は、純粋な通信ツールから、ユーザ体験の強化を可能にする洗練されたモバイルマルチメディアセンターへとモバイル通信装置が進化してきたことを意味している。
モバイル通信装置は、バッテリ直流(DC)電圧を供給するように構成されたバッテリによって駆動されることが多い。注目すべきことに、モバイル通信装置は、バッテリDC電圧より低いまたは高いDC電圧で動作するように構成された、さらに低いまたはさらに高い電圧の構成成分および/または回路を含み得る。それゆえ、モバイル通信装置は、バッテリDC電圧をさらに低いまたはさらに高いDC電圧に変換するDC-DC変換器回路(例えば、降圧、昇圧、降圧-昇圧調整器)を含み得る。
DC-DC変換器回路は典型的には、選択された帯域幅内でさらに低いDC電圧を調整するように構成されたインダクタ-キャパシタ(LC)フィルタ回路を含む。多層セラミックキャパシタ(MLCC)は、多くの魅力的な特徴、例えば、等価直列抵抗(ESR)が低い、容量対体積比が良好である、漏れが比較的低い、無極性である、およびMLCCが低コストであることのおかげで、LCフィルタ回路用の選択肢となるキャパシタとして一般的である。しかしながらMLCCは、他のタイプのキャパシタと比較して、体積当たりの容量が小さい、DCバイアスが不安定であるなどの欠点も有する場合がある。この点に関して、DC-DC変換器回路にMLCCを採用し、MLCCの副作用を軽減しつつ、魅力的な特徴を活用することが望ましい場合がある。
発明を実施するための形態において開示される態様は、入力電圧に基づいて、定められた電圧範囲(例えば、3V~24V)のDC出力電圧を生成することができる直流-直流(DC-DC)変換器を含む。DC-DC変換器回路は、変調器回路と、出力フィルタ回路と、補償器回路とを含むことができる。非限定例では、出力フィルタ回路は、インダクタと多層セラミックキャパシタ(MLCC)とによって形成されるインダクタ-キャパシタ(LC)回路を含む。注目すべきことに、MLCCは、固有のDCバイアス不安定性に起因して、定められた電圧範囲において可変容量を生成する可能性があり、よって、DC-DC変換器回路の安定性にとって危険である。それゆえ、DC-DC変換器回路の安定性を維持する制御回路が提供される。具体的には、制御回路は、出力電圧のフィードバックに基づいて、構成可能なトランスコンダクタンスを決定するように、そして決定された構成可能なトランスコンダクタンスに基づいて動作する補償器回路を制御するように、構成される。それゆえ、MLCC容量変動の影響を緩和することができる場合があり、よってDC-DC変換器回路の安定性を維持するのに役立つ。
一態様では、DC-DC変換器回路が提供される。DC-DC変換器回路は、入力波形と制御電圧とに基づいてパルス列を生成するように構成された変調器回路を含む。DC-DC変換器回路はまた、出力フィルタ回路を含み、この出力フィルタ回路は、変調器回路に結合されており、入力電圧とパルス列とに基づいて、定められた電圧範囲内の出力電圧を生成するように構成される。DC-DC変換器回路はまた、補償器回路を含み、この補償器回路は、構成可能なトランスコンダクタンスを有しており、制御電圧を生成して変調器回路に供給するように構成される。DC-DC変換器回路はまた、出力フィルタ回路と補償器回路とに結合された制御回路を含む。制御回路は、出力フィルタ回路から出力電圧のフィードバックを受けるように構成される。制御回路はまた、出力電圧のフィードバックに基づいて、構成可能なトランスコンダクタンスを決定するように構成される。制御回路はまた、決定された構成可能なトランスコンダクタンスに基づいて制御電圧を生成する補償器回路を構成するように構成される。
別の態様では、DC-DC変換器回路が提供される。DC-DC変換器回路は、入力波形と制御電圧とに基づいてパルス列を生成するように構成された変調器回路を含む。DC-DC変換器回路はまた、インダクタとMLCCとに基づいて形成されたインダクタ-キャパシタ(LC)フィルタ回路を具備する出力フィルタ回路を含む。出力フィルタ回路は、入力電圧とパルス列とに基づいて、定められた電圧範囲の出力電圧を生成するように構成される。DC-DC変換器回路はまた、補償器回路を含み、この補償回路は、構成可能なトランスコンダクタンスを有しており、制御電圧を生成して変調器回路に供給するように構成される。DC-DC変換器回路はまた、出力フィルタ回路と補償器回路とに結合された制御回路を含む。制御回路は、出力フィルタ回路から出力電圧のフィードバックを受けるように構成される。制御回路はまた、出力電圧のフィードバックに基づいて、構成可能なトランスコンダクタンスを決定するように構成される。制御回路はまた、決定された構成可能なトランスコンダクタンスに基づいて制御電圧を生成する補償器回路を構成するように構成される。
当業者は、添付図面と併せて、以下の発明を実施するための形態を読めば、本開示の範囲を理解しそのさらなる態様を実現することになろう。
本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本開示のいくつかの態様を例示するものであり、本開示の原理を説明するのに、その記載とともに役立つ。
以下に示す実施形態は、当業者が実施形態を実践するために必要な情報を表し、実施形態を実施するための最良実施態様を例示する。添付図面に照らして以下の記載を読めば、当業者は、本開示の概念を理解し、本明細書で具体的には取り上げていないこれらの概念の応用例を認識することになろう。これらの概念および応用例が本開示および添付の特許請求の範囲に収まることを理解するのが望ましい。
本明細書では、様々な要素を説明するために第1の、第2の、等の用語を使用する場合があるが、これらの構成要素は、これらの用語によって限定されることはないのが望ましいのは理解されよう。これらの用語は、1つの構成要素を別の構成要素から区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第1の構成要素を第2の構成要素と称する可能性があり、同様に、第2の構成要素を第1の構成要素と称する可能性がある。本明細書で使用されるとおり、用語「および/または」は、関連する列挙された項目のうちの1つまたは複数のありとあらゆる組み合わせを含む。
層、領域、または基板などの構成要素が、別の構成要素の「上に」ある、または「上まで」延びていると称される場合には、その構成要素が別の構成要素の直接上にある、もしくは直接上まで延びているものとすることができること、または介在する構成要素も存在してもよいことは理解されよう。対照的に、ある構成要素が、別の構成要素の「直接上に」ある、または「直接上まで」延びていると称される場合には、介在する構成要素は存在しない。同様に、層、領域、または基板などの構成要素が、別の構成要素の「上全体に」ある、または「上全体まで」延びていると称される場合には、その構成要素は他の構成要素の直接上全体にある、もしくは直接上全体まで延びているものとすることができること、または介在する構成要素も存在してもよいことは理解されよう。対照的に、ある構成要素が別の構成要素の「直接上に」ある、または「直接上まで」延びていると称される場合には、介在する構成要素は存在しない。また、ある構成要素が別の構成要素に「接続されている」または「結合されている」と称される場合には、別の構成要素に直接接続もしくは結合されているものとすることができること、または介在する構成要素が存在してもよいことは理解されよう。対照的に、ある構成要素が別の構成要素に「直接接続されている」または「直接結合されている」と称される場合には、介在する構成要素は存在しない。
本明細書では、図に例示されるとおり、1つの構成要素、層、または領域と、別の構成要素、層、または領域との関係を記載するために、「の下」または「の上」または「より上」または「より下」または「水平」または「垂直」などの相対用語が使用される場合がある。これらの用語および上に考察した用語が、図中に図示された装置の向きに加えて、異なる向きを包含することを意図していることは理解されよう。
本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、本開示を限定することを意図するものではない。本明細書で使用される場合、単数形「a」、「an」、および「the」は、文脈が明らかにそうでないことを示しているのでない限り複数形も含むことが意図される。用語「具備する(comprise)」、「具備している(comprising)」、「含む(includes)」、および/または「含んでいる(including)」は、本明細書で使用される場合には、明言された特徴、完全体、ステップ、操作、構成要素、および/または構成成分の存在を指定するが、しかし1つまたは複数の他の特徴、完全体、ステップ、操作、構成要素、構成成分、および/またはそれらの群の存在もしくは追加を排除しないことは、さらに理解されよう。
別途定義しない限り、本明細書で使用される全ての用語(技術用語および科学用語を含む)は、本開示が属する技術分野における当業者によって共通に理解されているものと同じ意味を有する。本明細書で使用される用語は、本明細書の文脈および関連技術における意味と一致する意味を有すると解釈されるのが望ましく、本明細書で明示的にそう定義されているのでない限り、理想化または過度に形式的な意味で解釈されないことは、さらに理解されよう。
発明を実施するための形態おいて開示される態様は、直流-直流(DC-DC)変換器回路を含む。DC-DC変換器回路は、入力電圧に基づいて、定められた電圧範囲(例えば、3V~24V)のDC出力電圧を生成することが可能である。DC-DC変換器回路は、変調器回路と、出力フィルタ回路と、補償器回路とを含むことができる。非限定例では、出力フィルタ回路は、インダクタと多層セラミックキャパシタ(MLCC)とによって形成されるインダクタ-キャパシタ(LC)回路を含む。注目すべきことに、MLCCは、固有のDCバイアス不安定性に起因して、定められた電圧範囲において可変容量を生成する可能性があり、よって、DC-DC変換器回路の安定性にとって危険である。それゆえ、DC-DC変換器回路の安定性を維持する制御回路が提供される。具体的には、制御回路は、出力電圧のフィードバックに基づいて、構成可能なトランスコンダクタンスを決定するように、そして決定された構成可能なトランスコンダクタンスに基づいて動作する補償器回路を制御するように、構成される。それゆえ、MLCC容量変動の影響を緩和することができる場合があり、よってDC-DC変換器回路の安定性を維持するのに役立つ。
本開示のDC-DC変換器回路について考察する前に、まず、図1Aおよび1Bを参照しつつ、伝達関数の簡単な概要を提供して、高次伝達関数(例えば、2次の複素極伝達関数)および1次の実極/実零点伝達関数を定義するのに役立てる。次いで、図2A~2Cを参照しつつ、既存のDC-DC変換器回路の概要を提供して、本開示のDC-DC変換器回路の動作環境を実証するのに役立てる。本開示のDC-DC変換器回路の特定の例示的な態様の考察を、図3を参照しつつ以下に始める。
式(式1)において、N(s)およびD(s)は、それぞれ伝達関数H(s)の零点(s)および極(s)を定義する単純な多項式である。より具体的には、零点(s)は、多項式N(s)の根(s)であり、方程式N(s)=0を解くことによって決定することができる。この点に関して、多項式N(s)の次数によって、伝達関数H(s)の零点(s)の数が決まる。零点(s)は、伝達関数H(s)のゼロ出力(s)に対応する。多項式N(s)は、多項式N(s)が一定値を表す場合には0次多項式であり、多項式N(s)が1+b0sに等しい場合は1次多項式である。
対照的に、極(s)は多項式D(s)の根(s)であり、D(s)=0という方程式を解くことによって決定することができる。この点に関して、多項式D(s)の次数によって、伝達関数H(s)の極の数が決まる。極(s)は、伝達関数H(s)の無限大出力(s)に対応する。多項式D(s)は、多項式D(s)が一定値を表す場合には0次多項式であり、多項式が1+a0sに等しい場合は1次多項式である。多項式D(s)が1+a0s+a1s2に等しい場合には2次多項式、多項式D(s)が1+a0s+a1s2+a2s3に等しい場合には3次多項式、等となる。この点に関して、多項式D(s)が0次または1次の多項式でない場合には、多項式D(s)は高次多項式である。したがって、伝達関数H(s)は、多項式D(s)が高次多項式である場合には、高次伝達関数H(s)となる。より具体的には、以下、伝達関数H(s)を、多項式D(s)が2次多項式の場合には2次の複素極伝達関数、多項式D(s)が3次多項式の場合には複素極/実極伝達関数と称する。
一例では、N(s)は0次多項式とすることができ、D(s)は2次多項式とすることができる。したがって、伝達関数H(s)は、2つの極を有する2次伝達関数となる。2つの極が複素共役の極である(例えば、減衰係数<1)場合には、以下、伝達関数H(s)を2次の複素極伝達関数と称する。対照的に、2つの極が実極である(例えば、減衰係数>1)場合には、以下、伝達関数H(s)を2次の実極伝達関数と称する。
図1Aは、s面14内にグラフ表示された一対の複素共役の極10、12の代表的な例示であるグラフ図である。s面14は、ピエール-シモン・ラプラス(Pierre-Simon Laplace)(Laplace)変換をグラフ表示した複素平面である。s面14は、実軸16と、実軸16に直交する虚軸18とを含む。複素共役の極10、12は、s面14内にグラフ表示されるとおり、大きさと符号が等しい実部20を有する。また、複素共役の極10、12は、それぞれ虚数部22、24を有する。虚数部22、24は、大きさは等しいが符号は反対である。
別の例では、N(s)およびD(s)は共に1次多項式である。従って、伝達関数H(s)は、1つの極と1つの零点を有する1次伝達関数となる。図1Bは、図1Aのs面14内にグラフ表示された実極26および実零点28の代表的な例示であるグラフ図である。
実極26と実零点28は、いずれも実軸16上に位置している。図示のとおりの実極26は、実零点28よりも虚軸18から離れているが、実極26が実零点28よりも虚軸18に近づく可能性もある。実極26と実零点28が両方とも実軸16上に位置する状態で、以下、伝達関数H(s)を1次の実極/実零点伝達関数と称する。
別の例では、N(s)は、実極/実零点を有する1次多項式とすることができ、D(s)は、2つの複素極と実零点を有する3次多項式とすることができる。この点に関して、伝達関数H(s)は、「1次の実極/実零点と直列になった2次の複素極」伝達関数と称することができる。
図2Aは、入力電圧VINに基づいて出力電圧VOUTを生成するように構成された既存のDC-DC変換器回路30の概略図である。既存のDC-DC変換器回路30は、変調器回路32と、出力フィルタ回路34と、補償器回路36とを含む。出力フィルタ回路34は、変調器回路32に直列に結合される。補償器回路36は、変調器回路32と出力フィルタ回路34との間に結合され、閉ループを形成する。変調器回路32は、ゼロ電圧(0V)と入力電圧VINとの間の振幅を有するパルス列38を生成するように構成される。この点に関して、パルス列38は、デューティサイクルに準拠して、0Vと入力電圧VINの間で交番するものであり、デューティサイクルは、定められた時間間隔の間にパルス列38が入力電圧VINに留まる合計時間を、その定められた時間間隔で割ったものに等しい。この点に関して、パルス列38の各パルスのそれぞれのパルス幅は、デューティサイクルが増加すると増加し、デューティサイクルが減少すると減少する。
出力フィルタ回路34は、出力電圧VOUTを生成するように構成される。補償器回路36は、出力電圧VOUTのフィードバックと、出力電圧VOUTの目標値を表す基準電圧VREFとを受けるように構成される。補償器回路36は、出力電圧VOUTのフィードバックと基準電圧VREFとを比較して、出力電圧VOUTのフィードバックと基準電圧VREFとの間に電圧誤差VERR(VERR=VOUT-VREF)が存在するか否かを判定する。電圧誤差VERRがゼロに等しくなければ、補償器回路36は変調器回路32に制御電圧VCTRLを供給する場合がある。非限定例では、制御電圧VCTRLは、パルス列38のデューティサイクルを変化させる場合があり、その結果、出力電圧VOUTを変化させて出力電圧VOUTと基準電圧VREFとを等しくする場合がある。
出力フィルタ回路34は、平均化機能を実行してパルス列38を出力電圧VOUTに変換するように構成される。図2Bは、図2Aの既存のDC-DC変換器回路30における出力フィルタ回路34の代表的な例示である概略図である。図2Aと図2Bとの間の共通の構成要素は、そこでは共通の構成要素番号をつけて示してあり、本明細書では再び記載しないこととする。
出力フィルタ回路34は、ドライバ段回路40(「DRIVER」と表記)と、パワー段スイッチ回路42と、LCフィルタ回路44とを含んでもよい。パワー段スイッチ回路42は、入力電圧VINを受けるように構成されたノード46と接地GNDとの間で直列に結合された、高側スイッチHSWおよび低側スイッチLSWを含む。ドライバ段回路40は、パルス列38を受けて、パルス列38のデューティサイクルに基づいてパワー段スイッチ回路42を制御して、入力電圧VINをLCフィルタ回路44に結合するように、または入力電圧VINをLCフィルタ回路44から切り離すように、構成される。この点に関して、パルス列38のデューティサイクルは、スイッチング周波数Fswに基づいてパワー段スイッチ回路42を動作させる。
LCフィルタ回路44は、インダクタンスL0を有するインダクタ48と、容量C0を有するMLCC50とを含む。注目すべきことに、MLCC50は、固有の等価直列抵抗RESRを有し得る。LCフィルタ回路44は、負荷抵抗RLOADで表される負荷回路(例えば、出力電圧VOUTを受ける回路)に結合されてもよい。
ドライバ段回路40がパワー段スイッチ回路42を駆動してHSWを閉じLSWを開くと、インダクタ48はノード46に結合されて、入力電圧VINよりわずかに低くてもよいバイアス電圧VSW(VSW=VINからHSWの降下電圧を引いたもの)を受ける。したがって、バイアス電圧VSWにより、ノード46からインダクタ48を通して電流が流れ、MLCC50が出力電圧VOUTまで充電される。対照的に、ドライバ段回路40がパワー段スイッチ回路42を駆動してHSWを開きLSWを閉じると、インダクタ48は接地GNDに結合される。したがって、MLCC50は放電されて、電流がMLCC50からインダクタ48を通って接地GNDに流れることになる。その結果、LCフィルタ回路44は、以下の式(式2)に示すとおり、共振周波数f0で共振する。
この点に関して、LCフィルタ回路44は、二重極伝達関数を表し、周波数領域でローパスフィルタとして動作して、出力電圧VOUTを通す。前述したとおり、MLCC50の欠点の1つはDCバイアス不安定性であり、これは、バイアス電圧VSWが変動する場合に容量C0が変動し得ることを意味する。図2Cは、バイアス電圧VSWの関数としての図2BにおけるMLCC50の容量変動の代表的な例示であるグラフ図である。図2Cに示すとおり、MLCC50の容量C0は、バイアス電圧VSWが増加すると減少する。対照的に、MLCC50の容量C0は、バイアス電圧VSWが増加すると増加する。
上式(式2)によれば、MLCC50の容量C0が変動すると、共振周波数f0が影響を受ける場合がある。その結果、LCフィルタ回路44の二重極が図1Aおよび図1Bの虚軸18に向かって右方向にシフトする、そして横切りさえする場合があり、よって、既存のDC-DC変換器回路30を不安定化させる危険性がある。MLCC50を、DCバイアス不安定性の少ない別のタイプのキャパシタで置き換えることができる可能性はあるが、残念なことにそれは、MLCC50の多くの魅力的な特徴を失うことを意味する。それゆえ、MLCC50に起因するDCバイアス不安定性の影響を緩和させつつ、LCフィルタ回路44においてMLCC50を採用することが望ましい場合がある。
この点に関して、図3Aは、図2Aの既存のDC-DC変換器回路30において上に考察したとおりの不安定性の課題を克服するよう、本開示の実施形態に従って構成された、例示的なDC-DC変換器回路52の概略図である。後述する実施例では、DC-DC変換器回路52は、降圧調整器回路とすることができる。注目すべきことに、DC-DC変換器回路52は、DC-DC昇圧調整器回路、またはDC-DC降圧昇圧回路とすることもできる。また、以下で考察される動作原理は、他のタイプのDC-DC変換器にも適用できると理解することが望ましい。DC-DC変換器回路52は、変調器回路54と、出力フィルタ回路56と、補償器回路58とをまた含む点で、既存のDC-DC変換器回路30と同様であってよい。また、出力フィルタ回路56は、インダクタンスL0を有するインダクタ62と、容量C0を有するMLCC64とによって形成されるLCフィルタ回路60を含む。しかしながら、DC-DC変換器回路52は、制御回路66をさらに含む点で、既存のDC-DC変換器回路30とは異なる。以下に詳細に考察されるとおり、制御回路66は、補償器回路58を制御して、図2A~図2Cで上述したとおりの既存のDC-DC変換器回路30における不安定性の課題を緩和するのに役立つように構成されてもよい。不安定性の課題を緩和するために制御回路66をDC-DC変換器回路52が含むようにすることによって、MLCC64の多くの魅力的な特徴を実現することが可能になる場合があり、よってDC-DC変換器回路52のコストおよび占有面積を低減するのに役立つ場合がある。
変調器回路54は、入力波形Vrampと制御電圧VCTRLとに基づいてパルス列70を生成するように構成された電圧比較器68を含む。図3Bに例示されるとおり、制御電圧VCTRLは、パルス列70のデューティサイクルを変化させることができる。
この点に関して、図3Bは、入力波形Vramp、制御電圧VCTRL、およびパルス列70の代表的な例示であるグラフ図である。図3Bに示すとおり、制御電圧VCTRLがV1からV2に増加すると、パルス列70は、狭いパルス幅W1から広いパルス幅W2に変化する。それゆえ、パルス列70は、低デューティサイクルから高デューティサイクルに遷移することになる。
図3Aを参照すると、変調器回路54は、入力波形Vrampを生成するように構成されたVRAMP生成回路72を含んでもよい。図3Cは、入力波形Vrampを生成するように構成された図3AのDC-DC変換器回路52におけるVRAMP生成回路72の代表的な例示である概略図である。
非限定例では、VRAMP生成回路72は、RAMPGEN回路74と、抵抗器Rbaseと、キャパシタCrampとを含む。後に考察するとおり、抵抗器RbaseおよびキャパシタCrampは、DC-DC変換器回路52の伝達関数H(s)を定義する多くのパラメータのうちの1つである。
図3Aを再び参照すると、出力フィルタ回路56は、パワー段スイッチ回路76とドライバ段回路78(「DRIVER」と表記)とを含む。出力フィルタ回路56は、入力電圧VINとパルス列70とに基づいて、定められた電圧範囲(例えば、≧3Vかつ≦24V)で出力電圧VOUTを生成するように構成される。パワー段スイッチ回路76およびドライバ段回路78はそれぞれ、既存のDC-DC変換器回路30におけるドライバ段回路40およびパワー段スイッチ回路42と機能的に等価である。
出力フィルタ回路56は、出力電圧VOUTのフィードバック(以下、「VOUT-FB」と称する)を生成するように構成された分圧器80に結合されてもよい。分圧器80は、出力電圧VOUTを分割してVOUT-FB(VOUT-FB=VOUT*Rbot/(Rtop+Rbot))を生成するように構成された上側抵抗器Rtopおよび下側抵抗器Rbotを含んでもよい。
補償器回路58は、誤差増幅器82(「EA」と表記)と回路84とを含む。誤差増幅器82は、出力電圧VOUTを拡大縮小された目標値を表す場合のある基準電圧VREFと、VOUT-FBとを受け取るように構成される。非限定例では、誤差増幅器82は、構成可能なトランスコンダクタンスGmを有するトランスコンダクタンス増幅器である。この点に関して、誤差増幅器82は、基準電圧VREFとVOUT-FBとに基づいて制御電流ICTRLを生成する(ICTRL=Gm*(VOUT-FB-VREF))。
回路84は、キャパシタCcomp2に並列に結合された抵抗器Roeaを含んでもよい。また、回路84は、別のキャパシタCcompに直列に結合された別の抵抗器Rcompを含んでもよい。回路84は、制御電流ICTRLに基づいて制御電圧VCTRLを生成して、この制御電圧VCTRLを電圧比較器68に提供するように構成されてもよい。先の考察に従って、制御電圧VCTRLは、パルス列70のデューティサイクル、よって出力電圧VOUTを変化させてもよい。
上式(式4)に従って、遮断周波数FCは、MLCC64の容量C0に反比例する関係にある。それゆえ、MLCC64の固有のDCバイアス不安定性の結果として容量C0が変動すると、それに応じて遮断周波数FCが変化する場合があり、よって、DC-DC変換器回路52が不安定になる場合がある。よって、DC-DC変換器回路52の安定性を維持するためには、MLCC64の容量C0が変動するのに関係なく遮断周波数FCを比較的安定に保つことが必要な場合がある。
幸いなことに、式(式4)から、遮断周波数FCの安定性を回復するのに役立つ複数のつまみを回すことが可能な場合があることが明らかになった。例えば、バイアス電圧の増加の結果として容量C0が減少すると、抵抗Rcomp、抵抗Rramp、および/または容量Crampを増加させることで、遮断周波数FCの安定性を維持するのに役立たせることが可能な場合がある。しかしながら、DC-DC変換器回路52において、抵抗Rcomp、抵抗Rramp、および容量Crampは、複雑さ、コスト、および/または占有面積の低減のためには固定したままにすることが望ましい場合がある。
この点に関して、好ましい実施形態では、制御回路66は、誤差増幅器82の構成可能なトランスコンダクタンスGmを調整してMLCC64の容量C0の変動時に遮断周波数FCを比較的安定に保つ手助けとなるように、構成される。具体的には、制御回路66は、MLCC64の容量C0が増加する場合に、構成可能なトランスコンダクタンスGmを減少させてもよい。対照的に、制御回路66は、MLCC64の容量C0が減少する場合に、構成可能なトランスコンダクタンスGmを増加させてもよい。
非限定例では、制御回路66は、以下に示すとおり、複数の構成可能なトランスコンダクタンスを複数の予め定められた範囲の出力電圧VOUTと相関させるように構成されたルックアップテーブル(LUT)を含むものとすることができる。
構成可能なトランスコンダクタンスLUT
構成可能なトランスコンダクタンスLUT
制御回路66は、予め定められた範囲の出力電圧VOUTを表す二進語を受けてもよい。例えば、二進語「00」は、3Vと8Vとの間の範囲の出力電圧VOUTを表し、二進語「01」は、8Vと11.2Vとの間の範囲の出力電圧VOUTを表し、二進語「10」は、11.2Vと16Vとの間の範囲の出力電圧VOUTを表し、二進語「11」は、16Vと24Vとの間の範囲の出力電圧VOUTを表す。二進語は、出力電圧VOUTの範囲をさらにきめ細かく表現するために、さらに多くの桁を含むことができると理解されるのが望ましい。
よって、二進語に基づいて、制御回路66は、対応する構成可能なトランスコンダクタンスGmを取り出すことができる。したがって、制御回路66は、決定された構成可能なトランスコンダクタンスGmに基づいて制御電流ICTRLを生成するように誤差増幅器82を構成してもよい。加えて、制御回路はまた、基準電圧VREFを誤差増幅器82に供給するように構成されてもよい。
VOUT-FBに基づいて、構成可能なトランスコンダクタンスGmのみを調整することによってDC-DC変換器回路52の安定性を維持することが好ましい場合もあるが、DC-DC変換器回路52は、抵抗Rcomp、抵抗Rramp、および/または容量Crampを調整することと併せて、構成可能なトランスコンダクタンスGmを調整するようにも構成できることを理解するのが望ましい。さらに、上式(式4)に示されるとおり、構成可能なトランスコンダクタンスGm、抵抗Rcomp、抵抗Rramp、および/または容量Crampを調整することと併せて、またはこれとは独立して、VOUT-FBおよび/またはインダクタンスL0を調整することによって、遮断周波数FCを調整できる場合もある。
当業者であれば、本開示の実施形態に向けた改良例および修正例を認識することになろう。そのようなすべての改良例および修正例は、本明細書に開示された概念および以下の請求項の範囲にあるとみなされる。
Claims (20)
- 入力波形と制御電圧とに基づいてパルス列を生成するように構成された変調器回路と;
前記変調器回路に結合された、そして入力電圧と前記パルス列とに基づいて、定められた電圧範囲内の出力電圧を生成するように構成された出力フィルタ回路と;
構成可能なトランスコンダクタンスを有する、そして前記制御電圧を生成して前記変調器回路に供給するように構成された補償器回路と;
前記出力フィルタ回路と前記補償器回路とに結合された制御回路であって:
前記出力フィルタ回路から前記出力電圧のフィードバックを受けるように;
前記出力電圧のフィードバックに基づいて、構成可能なトランスコンダクタンスを決定するように;そして
前記決定された構成可能なトランスコンダクタンスに基づいて、前記制御電圧を生成するよう前記補償器回路を構成するように、構成された制御回路と、
を具備する直流-直流(DC-DC)変換器回路。 - 前記出力電圧のフィードバックが増加する場合には、前記補償器回路の構成可能なトランスコンダクタンスを減少させるように;そして
前記出力電圧のフィードバックが減少する場合には、前記補償器回路の構成可能なトランスコンダクタンスを増加させるように、前記制御回路がさらに構成された、請求項1に記載のDC-DC変換器回路。 - 前記構成可能なトランスコンダクタンスを、複数の構成可能なトランスコンダクタンスをそれぞれ前記出力電圧の複数の予め定められた範囲と相関させるように構成されたルックアップテーブル(LUT)から取り出すように、前記制御回路がさらに構成された、請求項1に記載のDC-DC変換器回路。
- 前記出力電圧の複数の予め定められた範囲のうちの前記出力電圧の予め定められた範囲を表す二進語を受けるように;そして
前記LUTから、前記二進語で表された前記出力電圧の予め定められた範囲に対応する構成可能なトランスコンダクタンスを受けるように、前記制御回路がさらに構成された、請求項3に記載のDC-DC変換器回路。 - 前記構成可能なトランスコンダクタンスを有しており、そして前記出力電圧と、前記出力電圧を拡大縮小された目標値を表す基準電圧のフィードバックとに基づいて制御電流を生成するように構成された誤差増幅器と;
前記制御電流に基づいて前記制御電圧を生成し、前記変調器回路に前記制御電圧を供給するように構成された回路と、
を前記補償回路が具備する、請求項1に記載のDC-DC変換器回路。 - 前記決定された構成可能なトランスコンダクタンスに基づいて、前記制御電流を生成するよう前記誤差増幅器を制御するように、前記制御回路がさらに構成された、請求項5に記載のDC-DC変換器回路。
- 前記出力電圧が3V以上8V未満の場合に、第1のトランスコンダクタンスに基づいて前記制御電流を生成するよう前記誤差増幅器を制御するように;
前記出力電圧が8V以上11.2V未満の場合に、前記第1のトランスコンダクタンスより25%低い第2のトランスコンダクタンスに基づいて前記制御電流を生成するよう前記誤差増幅器を制御するように;
前記出力電圧が11.2V以上16V未満の場合に、前記第2のトランスコンダクタンスより25%低い第3のトランスコンダクタンスに基づいて前記制御電流を生成するよう前記誤差増幅器を制御するように;そして
前記出力電圧が16V以上24V以下の場合に、前記第3のトランスコンダクタンスより25%低い第4のトランスコンダクタンスに基づいて前記制御電流を生成するよう前記誤差増幅器を制御するように、
前記制御回路がさらに構成された、請求項6に記載のDC-DC変換器回路。 - 前記基準電圧を生成して、前記誤差増幅器に供給するように、前記制御回路がさらに構成された、請求項6に記載のDC-DC変換器回路。
- 前記入力電圧に基づいて、前記定められた電圧範囲に前記出力電圧を調整するように構成されたインダクタ-キャパシタ(LC)フィルタ回路と;
前記入力電圧を前記LCフィルタ回路に結合するように、または前記入力電圧を前記LCフィルタ回路から切り離すように構成されたパワー段スイッチ回路と;
前記パルス列のデューティサイクルに基づいて、前記パワー段スイッチ回路を駆動するように構成されたドライバ段回路と、
を前記出力フィルタ回路が具備する、請求項5に記載のDC-DC変換器回路。 - 前記制御電圧を変化させることで前記変調器回路に前記パルス列のデューティサイクルを変化させるように、前記補償器回路がさらに構成された、請求項9に記載のDC-DC変換器回路。
- 前記LCフィルタ回路が、前記出力電圧に反比例する容量を生成する多層セラミックキャパシタ(MLCC)を具備する、請求項9記載のDC-DC変換器回路。
- 前記誤差増幅器の構成可能なトランスコンダクタンスに比例し前記MLCCの容量に反比例する遮断周波数に対応する、請求項11に記載のDC-DC変換器回路。
- 前記出力電圧と前記基準電圧との差分の増加に応答して、前記制御電流を増加させるように;そして
前記出力電圧と前記基準電圧との差分の減少に応答して、前記制御電流を減少させるように、
前記誤差増幅器がさらに構成された、請求項5に記載のDC-DC変換器回路。 - 入力波形と制御電圧とに基づいてパルス列を生成するように構成された変調器回路と;
インダクタと多層セラミックキャパシタ(MLCC)とに基づいて形成されたインダクタ-キャパシタ(LC)フィルタ回路を具備する出力フィルタ回路であって、入力電圧と前記パルス列とに基づいて、定められた電圧範囲の出力電圧を生成するように構成された出力フィルタ回路と;
構成可能なトランスコンダクタンスを有しており、そして前記制御電圧を生成して前記変調器回路に供給するように構成された補償器回路と;
前記出力フィルタ回路と前記補償器回路とに結合された制御回路であって:
前記出力フィルタ回路から前記出力電圧のフィードバックを受けるように;
前記出力電圧のフィードバックに基づいて、前記構成可能なトランスコンダクタンスを決定するように;そして
前記決定された構成可能なトランスコンダクタンスに基づいて、前記制御電圧を生成するよう前記補償器回路を構成するように、構成された制御回路と、
を具備する直流-直流(DC-DC)変換器回路。 - 前記出力電圧のフィードバックが増加する場合には、前記補償器回路の構成可能なトランスコンダクタンスを減少させるように;そして
前記出力電圧のフィードバックが減少する場合には、前記補償器回路の構成可能なトランスコンダクタンスを増加させるように、前記制御回路がさらに構成された、請求項14に記載のDC-DC変換器回路。 - 前記構成可能なトランスコンダクタンスを、複数の構成可能なトランスコンダクタンスをそれぞれ前記出力電圧の複数の予め定められた範囲と相関させるように構成されたルックアップテーブル(LUT)から取り出すように、前記制御回路がさらに構成された、請求項14に記載のDC-DC変換器回路。
- 前記構成可能なトランスコンダクタンスを有する、そして前記出力電圧と、前記出力電圧を拡大縮小された目標値を表す基準電圧のフィードバックとに基づいて制御電流を生成するように構成された誤差増幅器と;
前記制御電流に基づいて前記制御電圧を生成して前記変調器回路に前記制御電圧を供給するように構成された回路と、
を前記補償回路が具備する、請求項14に記載のDC-DC変換器回路。 - 前記入力電圧に基づいて、定められた電圧範囲に前記出力電圧を調整するように構成されたLCフィルタ回路と;
前記入力電圧を前記LCフィルタ回路に結合するように、または前記入力電圧を前記LCフィルタ回路から切り離すように構成されたパワー段スイッチ回路と;
前記パルス列のデューティサイクルに基づいて、前記パワー段スイッチ回路を駆動するように構成されたドライバ段回路と、
を前記出力フィルタ回路が具備する、請求項17に記載のDC-DC変換器回路。 - 前記MLCCが、前記出力電圧に反比例する容量を生成する、請求項18に記載のDC-DC変換器回路。
- 前記誤差増幅器の構成可能なトランスコンダクタンスに比例し前記MLCCの容量に反比例する遮断周波数に対応する、請求項19に記載のDC-DC変換器回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
VN1-2019-03926 | 2019-07-19 | ||
VN1201903926 | 2019-07-19 | ||
PCT/CN2020/102856 WO2021013108A1 (en) | 2019-07-19 | 2020-07-17 | Dc-dc converter circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022542493A true JP2022542493A (ja) | 2022-10-03 |
Family
ID=81225897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022530341A Pending JP2022542493A (ja) | 2019-07-19 | 2020-07-17 | Dc-dc変換器回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220255431A1 (ja) |
JP (1) | JP2022542493A (ja) |
KR (1) | KR20220047784A (ja) |
CN (1) | CN114402520A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020129614B3 (de) * | 2020-11-10 | 2021-11-11 | Infineon Technologies Ag | Spannungsregelschaltkreis und Verfahren zum Betreiben eines Spannungsregelschaltkreises |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5609210B2 (ja) * | 2010-03-31 | 2014-10-22 | 富士通セミコンダクター株式会社 | 電源装置、制御回路及び電源装置の制御方法 |
DE102010049009B4 (de) * | 2010-10-21 | 2013-01-24 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur DC-DC-Wandlung |
US8786268B2 (en) * | 2012-06-28 | 2014-07-22 | Linear Technology Corporation | Current mode voltage regulator with auto-compensation |
US9201438B2 (en) * | 2012-11-15 | 2015-12-01 | Micrel, Inc. | Buck DC-DC converter with accuracy enhancement |
US9882473B2 (en) * | 2016-05-13 | 2018-01-30 | Silanna Asia Pte Ltd | Power converter with robust stable feedback |
-
2020
- 2020-07-17 US US17/628,209 patent/US20220255431A1/en active Pending
- 2020-07-17 CN CN202080052435.4A patent/CN114402520A/zh active Pending
- 2020-07-17 JP JP2022530341A patent/JP2022542493A/ja active Pending
- 2020-07-17 KR KR1020227005575A patent/KR20220047784A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
CN114402520A (zh) | 2022-04-26 |
KR20220047784A (ko) | 2022-04-19 |
US20220255431A1 (en) | 2022-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10498214B2 (en) | Multi-stage amplifier | |
CN106200742B (zh) | 调压器的非线性控制 | |
US7759912B2 (en) | Adaptive compensation scheme for LC circuits in feedback loops | |
US7843177B2 (en) | Control circuit and method for maintaining high efficiency in switching regulator | |
TWI797955B (zh) | 功率轉換系統、功率轉換方法、以及脈寬調變控制器 | |
US20090128110A1 (en) | Compact Frequency Compensation Circuit And Method For A Switching Regulator Using External Zero | |
TWI434499B (zh) | 電源轉換器的頻率抖動控制器及頻率抖動控制方法 | |
JP2006006004A (ja) | 昇降圧型dc−dcコンバータ | |
JP2015047017A (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
US10193449B2 (en) | Buck voltage converter | |
US8779748B2 (en) | Error amplification circuit, control method for error amplification circuit, and switching regulator employing error amplification circuit | |
KR20090063135A (ko) | 벅 스위칭 레귤레이터 및 방법 | |
US7812578B2 (en) | DC-DC converter | |
TWI625923B (zh) | 直流對直流轉換電路及其多相電源控制器 | |
JP2022542493A (ja) | Dc-dc変換器回路 | |
US12003174B2 (en) | Pole compensation in reconfigurable power converter | |
US20190305675A1 (en) | Acoustic noise reduction in a dc-dc converter using variable frequency modulation | |
WO2021013108A1 (en) | Dc-dc converter circuit | |
TW202219684A (zh) | 電源轉換器的控制電路 | |
US20190131875A1 (en) | Preserving phase interleaving in a hysteretic multiphase buck controller | |
TWI796061B (zh) | 切換式電源供應器及其控制電路與控制方法 | |
US11699947B2 (en) | DC-DC converters with loop control | |
CN114204811B (zh) | 具电感值与电压调变锯齿波的固定导通时间电源转换器 | |
JP2018161008A (ja) | スイッチングレギュレータ | |
JP5246251B2 (ja) | 昇降圧型dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240624 |