JP2022527389A - Ｓｍｔ実装ソケットの付加製造のためのシステムおよび方法 - Google Patents

Ｓｍｔ実装ソケットの付加製造のためのシステムおよび方法 Download PDF

Info

Publication number
JP2022527389A
JP2022527389A JP2021559692A JP2021559692A JP2022527389A JP 2022527389 A JP2022527389 A JP 2022527389A JP 2021559692 A JP2021559692 A JP 2021559692A JP 2021559692 A JP2021559692 A JP 2021559692A JP 2022527389 A JP2022527389 A JP 2022527389A
Authority
JP
Japan
Prior art keywords
pit
raised
ame
depressed
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021559692A
Other languages
English (en)
Inventor
ソコル，ダニエル
ランコビチ，アビラム
Original Assignee
ナノ ディメンション テクノロジーズ，リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナノ ディメンション テクノロジーズ，リミテッド filed Critical ナノ ディメンション テクノロジーズ，リミテッド
Publication of JP2022527389A publication Critical patent/JP2022527389A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本開示は、ボールグリッドアレイ（ＥＧＡ）表面実装パッド（ＳＭＰ）、および表面実装技術デバイス（ＳＭＴ）パッケージソケットを製造するための付加製造技術を使用するためのシステムおよび方法に関する。より具体的には、本開示は、プリント回路基板（ＰＣＢ）、および／またはフレキシブルプリント回路（ＦＰＣ）、および／または高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）などの付加製造電子（ＡＭＥ）回路の付加製造方法に関し、各々が、統合された***および／または陥没したＥＧＡ ＳＭＰ、および／または内部に画定されたＳＭＴデバイス用の表面実装ソケット、ならびにＥＧＡおよび／またはＳＭＴなどの表面実装デバイスをそれに結合する方法を有する。【選択図】図１

Description

本開示は、電子回路における表面実装（ＳＭＴ）ＩＣパッケージデバイス用の表面実装パッドおよびソケットを製造するためのシステムおよび方法を目的とする。これらには、ボールグリッドアレイ（ＢＧＡ）、および他の表面実装デバイスが含まれる。より具体的には、本開示は、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、ならびに統合されたＳＭＴデバイスソケットおよび／またはそこに画定された表面実装パッドを有する高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つなどの付加製造電子（ＡＭＥ）回路を製造するための、付加製造（ＡＭ）方法を目的とする。
スモールフォームファクタを有する電子デバイスは、例えば、製造、ビジネス、消費財、軍事、航空、モノのインターネットなどのあらゆる分野でますます需要が高まっている。その結果、集積回路チップの小型化が大幅に進み、ピングリッドアレイ（ＰＧＡ）コネクタパッケージなど、リード線のないタイプの小型の長方形の板状部品が広く使用されるようになった。これらのタイプのピングリッドアレイパッケージ構造の一部は、外部端子ピンではなく、底面にはんだボール（またははんだバンプ）を使用して形成され、「ボールグリッドアレイ」（ＢＧＡ）パッケージと称される。
さらに、上で考察される用途などの電子パッケージ業界の用途は、表面実装技術（ＳＭＴ）コネクタを広く利用して、プリント回路の配線密度、インピーダンス整合、およびパス長の問題を改善している。新しい機械的要件は、以前のより機械的に堅牢で耐障害性のあるピンまたはピンスルーホールインターフェース技術と比較して、フォームファクタがそれほど問題ではなかったか、または製造技術であった以前の用途で利用されていた、比較的厳しい公差を持つこれらのこれまでになく小型化されたＳＭＴインターフェースのアセンブリ制約により、ＳＭＴコネクタ技術から生まれた。
このタイプのＳＭＴパッケージ（ＢＧＡを含む）は、小さな外寸を有することができる。例えば、その基底面に１６５個のはんだベルを有するＢＧＡパッケージは、約２３．０ｍｍ（長さ）×２３．０ｍｍ（幅）×２．１３ｍｍ（厚さ）の寸法を有し得る。これらの寸法では、表面実装パッドへの適切な結合を保証することは困難である。
基板の表面実装パッドにはんだバンプを配置する典型的な方法では、基板の表面実装パッドの上に配置されたステンシルプレートを使用して、はんだペーストまたははんだボールのいずれか一方をステンシルプレートの開口部を通って表面実装パッドに流すよう誘導する。はんだペーストまたははんだボールを、ステンシル上に広げるまたは分散させることができる（例えば、スキージ（例えば、弾力性のあるワイパーブレード）を使用して、はんだペーストを均一に分散させ、余分なはんだペーストを除去するため）。ステンシルが基板から取り外された後、はんだバンプが形成されて、表面実装パッドに付着された状態が維持される。この方法によりはんだバンプは表面実装パッド上に形成され、表面実装パッド上で事前に形成されたはんだは配置されない。基板上の表面実装パッドにはんだボールを配置する別の方法では、チューブを使用して表面実装パッド上にはんだボールを保持する。各チューブは真空力を加えて、チューブの端に１つのはんだボールを保持する。対応する表面実装パッド上にはんだボールを保持するチューブを配置した後、真空を取り除き、チューブを垂直に振動させて、はんだボールを表面実装パッド上に解放することにより、はんだボールを表面実装パッド上に配置する。いずれの方法（および他の方法）も、集積チップパッケージのリード、脚、またはボールグリッドを配線回路の表面実装パッドに効果的かつ効率的に結合するために必要な精度に対応していない。
本開示は、付加製造の技術およびシステムを使用することによって、上記で特定された欠点のうちの１つ以上を克服することを目的としている。
様々な実施形態において、付加製造電子（ＡＭＥ）回路、すなわち、各々の内部に統合されたＢＧＡソケットが画定された、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つなどを製造するための付加製造（ＡＭ）方法が開示される。
一実施形態では、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つである付加製造電子（ＡＭＥ）回路であって、ＡＭＥ回路の外面からピット床まで内部に延在する側壁を有する陥没ピットであって、床が、各々がはんだ付け媒体を受容および収容するように構成された複数のウェルを有するウェルアレイを画定する、陥没ピットと、ＡＭＥ回路の外面（頂端、基部、側方）から外部に（例えば、頂端に、基部に、または側方に）延在する側壁を有する***したフレーム（言い換えれば、ピットをフレーミングする）であって、側壁と、はんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する床とを有するフレーム付きピットを画定する、***したフレームと、のうちの少なくとも１つを備える少なくとも１つの外面を有し、内部にウェルアレイが画定された陥没ピットおよび***したフレーム付きピットの各々が、ボールグリッドアレイ（ＢＧＡ）パッケージ（構成要素の物理的形状、フットプリントまたはアウトラインを参照する）および表面実装デバイス（ＳＭＴ）パッケージのうちの少なくとも１つを動作可能に結合するようにサイズ決めおよび構成されている、ＡＭＥ回路である。
別の実施形態では、***したフレーム付きピットは部分的なフレームを有し、ピット床は、複数のウェルを相互接続する溝またはチャネルをさらに画定し、複数のウェル間の流体連通を維持するように動作可能な溝（またはチャネル）は、例えば、はんだフラックスなどの過剰なはんだリフロー材料を収集する（およびその排出を提供する）ように構成されている。
さらに別の実施形態では、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つである付加製造電子（ＡＭＥ）回路を製造するための方法であって、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）の各々は、ＡＭＥ回路の外面（頂端、基部、側方）からピット床まで内部に延在する側壁を有する陥没ピットであって、床が、はんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、陥没ピットと、ＡＭＥ回路の外面（頂端、基部、側方）から外部に延在する側壁を有する***したフレームであって、***したフレームが、側壁と床とを有する***したフレーム付きピットを画定し、床ははんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、***したフレームと、のうちの少なくとも１つを備え、陥没ピットおよび***したフレーム付きピットの各ピットが、ボールグリッドアレイ（ＢＧＡ）パッケージおよび表面実装技術（ＳＭＴ）パッケージのうちの少なくとも１つに結合するように動作可能であり、本方法は、誘電体インクを分注するように適合された第１のプリントヘッドと、導電性インクを分注するように適合された第２のプリントヘッドと、第１および第２のプリントヘッドに動作可能に結合し、基板を各プリントヘッドに搬送するように構成されているコンベヤと、第１および第２のプリントヘッドの各々と通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有する、インクジェット印刷システムを提供することであって、ＣＡＭは、少なくとも１つのプロセッサによって実行されると、ＣＡＭに、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を表す３Ｄ視覚化ファイルを受信することと、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を印刷するための実質的に２Ｄ層を各ファイルが表す複数のファイルを有する、ファイルライブラリを生成することと、を含むステップを実行させることによって、インクジェット印刷システムを制御させる命令を格納するように構成された非一時的コンピュータ可読記憶デバイスと通信する、少なくとも１つのプロセッサを含む中央処理モジュール（ＣＰＭ）と、少なくとも印刷順序を表すメタファイルとをさらに含む、提供することと、誘電体インクジェットインク組成物および導電性インクジェットインク組成物を提供することと、ＣＡＭモジュールを使用して、ライブラリから第１の層ファイルを取得することと、第１のプリントヘッドを使用して、誘電体インクジェットインクに対応するパターンを形成することと、誘電体インクジェットインクに対応するパターンを硬化させることと、第２のプリントヘッドを使用して、導電性インクに対応するパターンを形成することであって、パターンが、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を印刷するための実質的に２Ｄ層にさらに対応している、形成することと、導電性インクジェットインクに対応するパターンを焼結することと、ＣＡＭモジュールを使用して、ライブラリから、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を印刷するための後続層を表す後続ファイルを取得することであって、後続ファイルは、誘電体インクおよび導電性インクのうちの少なくとも１つを表すパターンの印刷命令を含む、取得することと、第１のプリントヘッドを使用して、誘電体インクに対応するパターンを形成するステップから、ＣＡＭモジュールを使用して、２Ｄファイルライブラリから後続の実質的に２Ｄ層を取得するステップまでを繰り返すことと、を含み、最終層を印刷すると、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を形成する、方法である。
ライブラリは、コンピュータ支援設計（ＣＡＤ）によって生成されたトレースのレイアウトおよび誘電体絶縁（ＤＩ）材料と、これらの検索に必要なメタファイルと、を含み、これには、例えば、利用される付加製造システムで使用するのに必要な、ラベル、印刷時系列順序、および他の情報が含まれることに留意されたい。
***ピットおよび／または陥没ピット内のウェルアレイは、表面実装パッドとして動作可能であり、サイズ決め（言い換えれば、正しい表面断面および側壁ピッチ、または空間的配向を有するように）されており、様々なＳＭＴデバイスのリード（例えば、脚（例えば、Ｊ型、ウィング型、Ｔ型）、バンプ球など）を受容し収容するように適合されており、これにより各ウェルまたは表面実装パッドは、ターゲットの構成要素と通信するように（言い換えれば、電子的接触を維持するように）構成されている。
さらに別の実施形態では、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つであるＡＭＥ回路であり、各々は、ＢＧＡチップパッケージに動作可能に結合するようにサイズ決めおよび構成された、一体的に製造されたＢＧＡソケットを含む。
ボールグリッドアレイ（ＢＧＡ）パッケージソケットを製造するためのシステムおよび方法のこれらのおよび他の特徴は、限定的ではなく例示的な図面および実施例と併せて読むと、以下の詳細な説明から明らかになるであろう。
一体型のボールグリッドアレイ（ＢＧＡ）パッケージソケットを有するＡＭＥ回路の付加製造のためのシステムおよび方法、ならびにそれらの製造組成物を、その実施形態に関してより良く理解するために、添付の実施例および図面を参照する。
開示された方法を使用して製造されたプリント回路の上面の等角斜視概略図である。 開示された方法を使用して製造された、図１の***したフレーム付きピットを拡大した等角概略図であり、図２Ｂは、開示された方法を使用して製造された表面実装パッドを示す。 同上。 図１に示すＡＭＥ回路の断面図である。 開示された方法を使用して製造された、***したフレーム付きピットが部分フレームである、ＡＭＥ回路の別の構成の等角概略図である。 図５Ａは開示された方法を使用して製造されたＢＧＡソケットの概略図であり、はんだリフロー収集のための溝（またはチャネル）を示し、図５Ｂ～図５Ｆは、本技術を使用して結合可能なＢＧＡおよびＳＭＴ構成要素のいくつかの例を示す。 同上。 同上。 同上。 開示された方法を使用して製造されたソケットにＩＣパッケージを結合するためのフローチャートである。
本明細書で提供されるのは、ボールグリッドアレイ（ＢＧＡ）およびＳＭＴパッケージソケットを製造するためのシステムおよび方法の実施形態である。より具体的には、本明細書では、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、ならびにＢＧＡパッケージソケットおよび／またはＳＭＴソケットのうちの少なくとも１つを有する高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの、少なくとも１つのＡＭＥ回路を製造するための付加製造方法の実施形態を提供する。
本明細書で使用されるボールグリッドアレイ（ＢＧＡ）は、一実施形態では、集積チップをＡＭＥ回路に結合するために使用される表面実装パッケージ（集積チップ（ＩＣ）キャリア）を指す。さらに、ＢＧＡコネクタパッケージの典型的なはんだ付けは、２５０℃で約３０秒間行われる。これらの温度で使用されるはんだペーストは、ボイドなどの内部構造欠陥、または溶融プロセス中の溶融はんだ量の密度変動を発生させる可能性があり、それらによって製造プロセスに潜在的な欠陥および／または製品寿命中に故障のリスクをもたらす。さらに、はんだボールを使用する場合は、ＢＧＡコネクタパッケージのリード（脚）またははんだボールと、はんだ接合部（および接触パッド）とが確実に接触するように、表面実装パッドに正確に位置決めする必要がある。より低い温度、例えば、約１２０℃～約１６０℃でプロセスを実行することが所望される場合、はんだボール（またはリード）を表面実装パッドの真上に位置決めすることが有益である。
「はんだボール」という用語は、本明細書で使用される場合、リード（脚）、はんだバンプ、はんだ球などであるかどうかにかかわらず、製造されたソケットに取り付けられたチップパッケージ上の導電性プリフォームの様々なフォームファクタを指す。
ここで、本明細書に記載のシステム、方法、および組成物を使用して、ＰＣＢ、ＦＰＣ、およびＨＤＩＰＣＢの基板のうちの少なくとも１つのＡＭＥ回路を形成／製造することができＡＭＥ回路は、統合されたＢＧＡコネクタソケットを含み、任意選択的にＢＧＡチップパッケージに結合され、プリントヘッドと導電性および誘電体インク組成物との組み合わせを、例えば、インクジェット印刷デバイスを使用して、または複数のパスを使用して、単一の連続的な付加製造プロセス（パス）で利用する。本明細書に記載のシステム、方法、および組成物を使用して、プリントＡＭＥ回路の絶縁部分および／または誘電体部分を形成するために誘電体樹脂材料を使用することができる（例えば、図１の１００を参照）。このプリント誘電体インクジェットインク（ＤＩ、ｄｉｅｌｅｃｔｒｉｃ ｉｎｋ）材料は、正確なウェル（言い換えると、表面実装パッド（例えば、図２Ｂの１１４ｊを参照）を含む最適化された形状で印刷され、これは、プリント回路の外面（頂端、基底、または側方）に陥没し、フレーム１１０で上に***させられ得るか、またはそれによってフレームが完全な１１０または部分的なものになり得る任意の組み合わせ（例えば、図４の１１０’を参照）のいずれかであり得る。
インクジェットインクに言及しているが、他の付加製造方法（ラピッドプロトタイピング、ラピッドマニュファクチャリング、および３Ｄプリントとしても既知である）もまた、開示された方法の実装形態において企図されている。例示的な実装形態では、少なくとも１つのフレーム付きピット、および／または少なくとも１つの陥没ピットを含むＡＭＥ回路は、同様に、選択的レーザー焼結（ＳＬＳ）プロセス、直接金属レーザー焼結（ＤＭＬＳ）、電子ビーム溶融（ＥＢＭ）、選択的熱焼結（ＳＨＳ）、またはステレオリソグラフィー（ＳＬＡ）によって製造することができる。例えば、ＢＧＡコネクタパッケージソケットを含むＡＭＥ回路は、金属粉末（例えば、コバルトクロム、鋼、アルミニウム、チタンおよび／またはニッケル合金）、ガス噴霧金属粉末、熱可塑性粉末（例えば、ポリ乳酸（ＰＬＡ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、および／または高密度ポリエチレン（ＨＤＰＥ））、フォトポリマー樹脂（例えば、ＰＭＭＡなどのＵＶ硬化性フォトポリマー）、熱硬化性樹脂、熱可塑性樹脂、可撓性誘電体材料、可撓性導電性材料、および／または本明細書に記載する機能を可能にする他の任意の好適な材料などの、任意の好適な付加製造材料から製造され得る。
使用されるシステムは、通常、いくつかのサブシステムおよびモジュールを含み得る。これらは、例えば、追加の導電性および誘電体プリントヘッド、プリントヘッドの動き、チャック、その加熱およびコンベヤの動きを制御するための機械的サブシステム、インク組成物注入システム、硬化／焼結サブシステム、プロセスを制御しかつ適切なプリント命令を生成するように構成された少なくとも１つのプロセッサまたはＣＰＵを有するコンピュータ化されたサブシステム、自動ロボットアームのような構成要素（例えば、ＢＧＡ／ＳＭＴパッケージ）配置システム、はんだ付け用の熱風ナイフ、マシンビジョンシステム、ならびに３Ｄプリントを制御するためのコマンドおよび制御システムであり得る。加えて、追加のプリントヘッドを使用して、はんだ付けを過ぎてウェルアレイ１１４ｊに直接分注することができる。
したがって、例示的な実装形態において、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つを製造するための方法であって、各々は、ＰＣＢ、ＦＰＣおよびＨＤＩＰＣＢのうちの少なくとも１つの外面からピット床まで内部に延在する側壁を有する陥没ピットであって、床が、はんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、陥没ピットと、ＰＣＢ、ＦＰＣおよびＨＤＩＰＣＢのうちの少なくとも１つの外面から外部に延在する側壁を有する***したフレームであって、***したフレームが、側壁と床とを有し、床が、はんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、***したフレーム付きピットを画定する、***したフレームと、のうちの少なくとも１つを備え、陥没ピットおよび***したフレーム付きピットの各ピットが、ボールグリッドアレイ（ＢＧＡ）パッケージおよび表面実装技術（ＳＭＴ）パッケージのうちの少なくとも１つに動作可能に結合するようにサイズ決めおよび構成されており、本方法は、誘電体インクを分注するように適合された第１のプリントヘッドと、導電性インクを分注するように適合された第２のプリントヘッドと、第１および第２のプリントヘッドに動作可能に結合し、基板を各プリントヘッドに搬送するように構成されているコンベヤと、第１のプリントヘッド、第２のプリントヘッド、およびコンベアと通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有する、インクジェット印刷システムを提供することであって、ＣＡＭモジュールは少なくとも１つのプロセッサと不揮発性メモリとを備え、不揮発性メモリは、実行されると少なくとも１つのプロセッサに、陥没ピットおよび***したフレームピットのうちの少なくとも１つを表す３Ｄ視覚化ファイルを受信させ、３Ｄ視覚化ファイルを使用して陥没ピットおよび***したフレームピットのうちの少なくとも１つのうちの少なくとも１つを含むＰＣＢ、ＦＰＣ、およびＨＤＩＰＣＢのうちの少なくとも１つを印刷するための実質的に２Ｄ層を各層ファイルが表す複数のファイルを含むライブラリを生成させ、ライブラリを使用して、ＰＣＢ、ＦＰＣ、およびＨＤＩＰＣＢのうちの少なくとも１つの導電部分をプリントするための層ファイルの各々の導電部分を含む導電性インクパターンを生成させ、ライブラリを使用して、ＰＣＢ、ＦＰＣ、およびＨＤＩＰＣＢのうちの少なくとも１つの誘電体部分をプリントするための層ファイルの各々の誘電体インク部分に対応したインクパターンを生成させるように構成された実行可能な命令セットを格納しており、ＣＡＭモジュールは第１および第２のプリントヘッドの各々を制御するように構成されている、提供することと、誘電体インク組成物および導電性インク組成物を提供することと、ＣＡＭモジュールを使用して、第１の層ファイルを取得することと、第１のプリントヘッドを使用して、誘電体インクに対応するパターンを形成することであって、誘電体パターンは、陥没ピットおよび***したフレーム付きピットのうちの少なくとも１つの印刷のための実質的に２Ｄ層にさらに対応する、形成することと、実質的に２Ｄ層の誘電体インクに対応するパターンを硬化させることと、第２のプリントヘッドを使用して、導電性インクに対応するパターンを形成することであって、導電性パターンが、陥没ピットおよび***したフレーム付きピットのうちの少なくとも１つを印刷するための実質的に２Ｄ層にさらに対応している、形成することと、導電性インクに対応するパターンを焼結することと、を含む。
さらに別の例示的な実装形態において、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つである付加製造電子（ＡＭＥ）回路を製造するための方法であって、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）の各々は、ＡＭＥ回路の外面（頂端、基部、側方）からピット床まで内部に延在する側壁を有する陥没ピットであって、床が、はんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、陥没ピットと、ＡＭＥ回路の外面（頂端、基部、側方）から外部に延在する側壁を有する***したフレームであって、***したフレームが、側壁と床とを有する***したフレーム付きピットを画定し、床がはんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、***したフレームと、のうちの少なくとも１つを備え、陥没ピットおよび***したフレーム付きピットの各ピットが、ボールグリッドアレイ（ＢＧＡ）パッケージおよび表面実装技術（ＳＭＴ）パッケージのうちの少なくとも１つを結合するように動作可能であり、本方法は、誘電体インクを分注するように適合された第１のプリントヘッドと、導電性インクを分注するように適合された第２のプリントヘッドと、第１および第２のプリントヘッドに動作可能に結合し、基板を各プリントヘッドに搬送するように構成されているコンベヤと、第１および第２のプリントヘッドの各々と通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有する、インクジェット印刷システムを提供することであって、ＣＡＭは、少なくとも１つのプロセッサによって実行されると、ＣＡＭに、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を表す３Ｄ視覚化ファイルを受信することと、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を印刷するための実質的に２Ｄ層を各ファイルが表す複数のファイルを有する、ファイルライブラリを生成することと、を含むステップを実行させることによって、インクジェット印刷システムを制御させる命令を格納するように構成された非一時的コンピュータ可読記憶デバイスと通信する、少なくとも１つのプロセッサを含む中央処理モジュール（ＣＰＭ）と、少なくとも印刷順序を表すメタファイルとをさらに含む、提供することと、誘電体インクジェットインク組成物および導電性インクジェットインク組成物を提供することと、ＣＡＭモジュールを使用して、ライブラリから第１の層ファイルを取得することと、第１のプリントヘッドを使用して、誘電体インクジェットインクに対応するパターンを形成することと、誘電体インクジェットインクに対応するパターンを硬化させることと、第２のプリントヘッドを使用して、導電性インクに対応するパターンを形成することであって、パターンが、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を印刷するための実質的に２Ｄ層にさらに対応している、形成することと、導電性インクジェットインクに対応するパターンを焼結することと、ＣＡＭモジュールを使用して、ライブラリから、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を印刷するための後続層を表す後続ファイルを取得することであって、後続ファイルは、誘電体インクおよび導電性インクのうちの少なくとも１つを表すパターンの印刷命令を含む、取得することと、第１のプリントヘッドを使用して、誘電体インクに対応するパターンを形成するステップから、ＣＡＭモジュールを使用して、２Ｄファイルライブラリから後続の実質的に２Ｄ層を取得するステップまでを繰り返すことであって、最終層を印刷すると、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路を形成する、繰り返すことと、を含む。
ただし、これらおよび類似の用語はすべて、適切な物理量に関連付けられるべきであり、これらの量に適用される好都合な標識にすぎないことに留意されたい。以下の考察から明らかであるように特に明記しない限り、本開示を通して、「生成する」、または「取得する」、「レンダリングする」、または「引き起こす」、または「許可する」、「アクセスする」、または「配置する」または「形成する」または「取り付ける」または「取り除く」または「付着する」または「処理する」または「単一化する」または「実施する」または「生成する」または「調整する」または「作成する」または「実行する」または「継続する」または「計算する」または「決定する」などの用語を利用する考察は、コンピュータシステムのレジスタ、ライブラリ、データベース、およびメモリ内で物理的（電子的）量として表されるデータを操作し、かつコンピュータシステムのメモリまたはレジスタまたは他のそのような情報ストレージ、送信デバイスまたは表示デバイス内で物理量として同様に表される他のデータに変換する、コンピュータシステムのプロセッサまたは同様の電子コンピューティングデバイスの、またはそれらの制御下にある動作およびプロセスを指すことが理解されるべきである。
さらに、実行可能命令セットは、実行されると、少なくとも１つのプロセッサに、３Ｄ視覚化ファイルを使用して複数の後続層のファイルのライブラリを生成させ、各後続層のファイルが、陥没ピットおよび***したフレームピットのうちの少なくとも１つを含むＡＭＥ回路の後続部分を印刷するための実質的に２次元（２Ｄ）の後続層を表すように印刷順序によって索引付けされ、（ラスタファイル、ベクタファイルなどの）２Ｄライブラリの印刷が終了すると、結果として得られるＡＭＥ回路が、少なくとも１つの機能的ＢＧＡコネクタパッケージソケットおよび／または少なくとも１つの機能的ＳＭＴデバイスソケットを含むように、ＢＧＡコネクタパッケージおよび／またはＳＭＴデバイスリードを結合するように動作可能であり、これにより、ウェルアレイ内のすべてのウェルが、ＡＭＥ回路上およびＡＭＥ回路内の既定の宛先に接続されるように、さらに構成される。
「モジュール」という用語の使用は、モジュールの一部として説明されたまたは特許請求されている構成要素または機能がすべて（単一の）共通パッケージで構成されていることを暗示するものではない。実際、モジュールの様々な構成要素のいずれかまたはすべては、制御ロジックまたは他の構成要素に関係なく、単一のパッケージに組み合わされるか、または別々に維持することができ、さらに、複数のグループもしくはパッケージに、または複数の（リモート）位置およびデバイスにわたって分散することができる。さらに、ある特定の実施形態では、「モジュール」という用語は、モノリシックまたは分散型ハードウェアユニットを指す。
さらに、システム、方法、ＡＭＥ回路、およびプログラムに関して、「動作可能」という用語は、システムおよび／もしくはデバイスおよび／もしくはプログラム、または特定の要素もしくはステップが完全に機能的にサイズ決めされ、適合され、かつ較正され、起動、結合、実装、実行、実現されたとき、または実行可能プログラムがシステムおよび／またはデバイスに関連付けられた少なくとも１つのプロセッサによって実行されたときに、列挙された機能を実施するための要素を含み、適用可能な動作要件を満たしていることを意味する。システムおよびＡＭＥ回路に関して、「動作可能」という用語は、システムおよび／または回路が完全に機能し、較正され、少なくとも１つのプロセッサによって実行されるときに、列挙された機能を実施するためのロジックを含み、適用可能な動作要件を満たしていることを意味する。
一実施形態では、「分注する（ｄｉｓｐｅｎｓｅ）」という用語は、第１のプリントヘッドの文脈において、そこからインク滴が分注されるデバイスを指すために使用される。分注器は、例えば、マイクロバルブ、圧電分注器、連続ジェットプリントヘッド、沸騰（バブルジェット）分注器、および分注器を通って流れる流体の温度および特性に影響を及ぼす他のものを含む、少量の液体を分注するための装置であり得る。
したがって、例示的な実装形態では、システム、プログラム、および組成物を使用して実装されたＡＭ方法は、ＡＭＥ回路の外面（頂端、基部、または側方）からピット床まで、内部に延在するかまたは同一平面上に延在する側壁を有する陥没ピットであって、床は複数のウェルを有するウェルアレイを画定し（ピットは、表面実装パッドおよび／またはソケットと交換可能である）、各ウェルははんだ付け媒体を受容および収容するように構成されている、陥没ピットと、ＡＭＥ回路の外面から外部に延在する側壁を有する***したフレームであって、***したフレームは側壁および床を有するフレーム付きピットを画定し、床は各々がはんだ付け媒体を受容および収容するように構成された複数のウェルを有するウェルアレイを画定する、***したフレームと、のうちの少なくとも１つを含むＡＭＥ回路を形成／製造し、陥没ピットおよび***したフレーム付きピットの各々は、ウェルアレイが内部に画定され、ソケットまたは表面実装パッドとして動作可能であり、少なくとも１つのボールグリッドアレイ（ＢＧＡ）コネクタチップパッケージ、および／または少なくとも１つのＳＭＴデバイスパッケージを動作可能に結合するようにサイズ決めおよび構成されている。
「チップ」という用語は、パッケージ化されていない、単体化された、集積回路（ＩＣ）デバイスを指す。「チップパッケージ」という用語は、特にチップが入るハウジングを意味し、回路基板へのプラグイン（ソケットマウント、例えば、図５Ａの２２０を参照）またははんだ付け（表面実装パッド、例えば、図５Ａの２１０を参照）に使用され、したがって、チップパッケージを収容するように適合され、サイズ決めされ、かつ構成されたＢＧＡコネクタソケットおよび／またはＳＭＴデバイスソケットを作成する。電子機器では、チップパッケージまたはチップキャリアという用語は、構成要素または単体化されたＩＣの周りに付加されて、それが損傷なく取り扱われて回路内に組み込まれることを可能にする材料を示し得る。さらに、本明細書に記載のシステム、方法、および組成物と併せて使用されるチップパッケージは、クワッドフラットパック（ＱＦＰ）パッケージ、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、スモールアウトライン集積回路（ＳＯＩＣ）パッケージ、スモールアウトラインＪリード（ＳＯＪ）パッケージ、プラスチックリードチップキャリア（ＰＬＣＣ）パッケージ、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）、モールドアレイプロセスボールグリッドアレイ（ＭＡＰＢＧＡ）パッケージ、ボールグリッドアレイ（ＢＧＡ）、クワッドフラットノーリード（ＱＦＮ）パッケージ、ランドグリッドアレイ（ＬＧＡ）パッケージ、パッシブコンポーネント、または前述のうちの２つ以上を含む組み合わせであり得る。
したがって、ＣＡＭモジュールは、非一時的メモリデバイスを含み得、そこにＢＧＡコネクタソケットおよび／またはＳＭＴデバイスソケットを含むリードを備えるＡＭＥ回路の３Ｄ視覚化ファイルから変換されたファイルを格納する２Ｄファイルライブラリを格納している。「ライブラリ」という用語は、本明細書で使用される場合、ＣＡＭモジュールに含まれる少なくとも１つのプロセッサによって３Ｄ視覚化ファイルから導出された２Ｄ層ファイルの集まりを指し、各導電性および誘電体パターンを印刷するために必要な情報を含み、これは、ＣＰＭによってアクセス可能であり、かつ使用され、プロセッサ可読媒体によって実行され得る。ＣＡＭは、ライブラリと通信する少なくとも１つのプロセッサと、少なくとも１つのプロセッサによって実行するための動作命令セットを格納する非一時的メモリデバイスと、ＣＰＭおよびライブラリと通信する１つ以上のマイクロメカニカルインクジェットプリントヘッドと、２Ｄファイルライブラリ、メモリ、および１つ以上のマイクロメカニカルインクジェットプリントヘッドと通信する１つ以上のプリントヘッドインタフェース回路をさらに含み、２Ｄファイルライブラリは、機能層に特化したプリンタ動作パラメータを提供するように構成されている。「機能層」という用語は、その層に使用される導電性または誘電体材料の量に関係なく、ライブラリ内のファイルによってキャプチャされた任意の層を指すことに留意されたい。
特定の構成では、本明細書で提供されるシステムは、例えば、ペーストまたははんだボールをはんだ付けするために使用される、熱風ナイフまたは電磁放射源をさらに含む。
例示的な実装形態では、本明細書に記載のプリント回路を製造するための方法は、後続のすべての層が印刷されると（例えば、ライブラリ内の層ファイルが完成すると）、はんだ付け媒体（例えば、低融点のはんだペーストまたは低融点のはんだボール）を、陥没ピットおよび***したフレーム付きピットのうちの少なくとも１つのウェルアレイに適用することと、任意選択的に、はんだリフロー材料（例えば、はんだフラックス）をＢＧＡコネクタパッケージまたははんだペーストのいずれかに適用することと、ＢＧＡコネクタパッケージまたはリード付き（脚またはリードを有することであり、リードでできていることを意味しない）ＳＭＴデバイスを、***したフレーム付きピットおよび陥没ピットのうちの少なくとも１つに結合することであって、ＢＧＡコネクタパッケージまたはリード付きＳＭＴデバイスは、複数の基底に延在する延長部（言い換えると、脚またはリード）、はんだ付けバンプ、はんだ付け球、リードなどをさらに含み、各々が、対応するウェルに部分的に進入する（および／またはウェルもしくは表面実装パッドに当接する）か、またはリードを受容および係合するように構成された凹部に部分的に進入するように構成される、結合することと、ＢＧＡコネクタパッケージおよび／またはＳＭＴデバイスパッケージをはんだ付けすることと、をさらに含む。使用されるはんだペーストは、フラックス、溶剤、およびチキソトロピー材料と混合される、約３０μｍのはんだ付け合金の球も含み得る。
明確にするために、ＢＧＡコネクタパッケージは、はんだ付けバンプ、ピングリッドアレイ、はんだ付け球、およびクワッドフラットノーリードのうちの少なくとも１つを有するＩＣパッケージ（例えば、図５Ｅ、図５Ｆを参照）を指す。一方で、リード付きＳＭＴデバイスパッケージは、例えば、Ｊ型、ウィング型、Ｔ型などの、典型的には側面壁から延在し、ＳＭＴデバイスパッケージの周辺を覆うリードを有するＩＣパッケージを指す（例えば、図５Ｂ～図５Ｄを参照）。
相互接続を成功させるためには、フラックス材料を適用する必要があり得る。多くの異なる代替手段が使用されている。例えば、固体フラックス材料は、はんだ付け材料自体の中で使用され得る。一般に、そのようなはんだ付け材料は、はんだを通るフラックス材料のコアを組み込むワイヤまたは他のそのような固体形態で提供されるであろう。はんだが加熱して溶けると、フラックスが活性化され、はんだ付けプロセスが許容可能な基準である場合、結果として生じる相互接続が形成される。このような固体フラックス含有材料は、ウェル（または表面実装パッド（ＳＭＰ））に配置され得るはんだボールの形態で提供され得る。別の例は、粘着性流体の形態のフラックスであってもよく、これは、ピックアンドディッププロセスによって適用され得るが、その後のはんだ付けのために浸漬された構成要素上の所定の位置に留まるのに十分な粘着性がある流体を指す（言い換えると、ＢＧＡコネクタパッケージまたはＰＧＡコネクタパッケージのはんだバンプに直接適用される）。多くの機能を実現するフラックス材料を提供することが望ましい。例えば、フラックス材料は良好な表面活性化を提供する必要がある。この点で、金属表面から酸化した材料を除去するように作用する活性剤成分をフラックス材料内に含み、これにより、はんだから金属へのより良い相互接続、および最終的に金属（ＰＣＢ）から金属（電子構成要素）への相互接続を可能にすることが知られている。別のパラメータは、はんだ付け材料とＳＭＰ壁との間に適切な表面張力を生み出して（例えば、図２Ｂを参照）、ＢＧＡチップパッケージリードまたは他のはんだ付けフォームファクタ（例えば、はんだ球など）との適切な接触を確実にすることである。
したがって、一実施形態では、***したフレーム付き（または部分的フレーム付き）ピット、およびＢＧＡコネクタパッケージソケット、またはリード付きＳＭＴデバイスソケット、例えば、ＳＭＰ）を形成する陥没ピットのうちの少なくとも１つを有するプリント回路を製造する方法において、陥没ピット床および***したフレーム付きピット床のうちの少なくとも１つの誘電体部分に対応するパターンは、溝または溝パターンをさらに印刷するように構成され、それによって溝または溝のネットワークは、完全に印刷されると、はんだリフロー材料を受容するように動作可能であり、溝は複数のウェル間の流体連通を維持し、はんだ付け媒体ははんだ付けペーストであり、はんだ付け材料を適用するステップの後に余分なペーストを除去するステップが続く。
また、ウェルまたは表面実装パッド（ＳＭＰ）は、はんだマスク定義されたＢＧＡパッド、および／または非はんだマスク定義されたＢＧＡパッドであってもよい。はんだマスク定義（ＳＭＤ）パッドは、例えば、ＢＧＡパッドに適用されるはんだマスク開口部によって定義される。ＳＭＤパッドには、マスクの開口部（ｒｅｘｔ）がカバーするパッドの直径（ｒｉｎｔ）よりも小さくなるように指定されたはんだマスク開口部（例えば、図２Ｂの非ＳＭＤ ＢＧＡ（ＮＳＭＤ）パッドを参照）を有し、構成要素（つまり、ＢＧＡチップパッケージのはんだボール、はんだバンプ、またはＰＧＡのピンおよび本明細書に記載の他のフォームファクタ）がはんだ付けされる、印刷された導電性パッドのサイズを効果的に縮小する。追加的または代替的に、ＮＳＭＤパッドは、ＳＭＤパッドとは異なり、これは、はんだマスクがパッドの導電性部分と接触しないように定義されているからである。代わりに、パッドのエッジとはんだマスクとの間にギャップが作成されるようにマスクが作成される。
一実施形態では、ピットの深さは、約０．２５ｍｍ～約１．００ｍｍ、または約０．３０ｍｍ～約０．８０ｍｍ、例えば、約０．４０ｍｍ～約０．６０ｍｍ、または約０．４５ｍｍ～約０．５５ｍｍであり、一方、ウェルの深さは、約５０μｍ～約１５０μｍ、または約６０μｍ～約１２０μｍ、例えば、約７０μｍ～約１００μｍ、または約７５μｍ～約８５μｍである。
さらに、システムおよびプログラムを用いて開示された方法を使用して製造されたＡＭＥ回路のウェルアレイ内のウェルの各々は、スルーホールビア、ブラインドビア、または埋め込みビアのうちのメッキまたは充填されたものに結合され、動作性を確保するため必要に応じてＢＧＡコネクタパッケージを結合するように動作可能である。
一実施形態では、第１の導電性インクは銀を含むことができ、一方、追加のインクは銅を含むことができ、したがって、銅はんだ接合を有する一体型の組み込み表面実装パッドまたは銀トレースを有するコネクタの印刷を可能にする。
「形成する」（およびその変形「形成される」など）という用語は、一実施形態では、当技術分野で既知の任意の好適な方式を使用して、流体または材料（例えば、導電性インク）を別の材料（例えば、基板、樹脂、または別の層）と接触させて、圧送、注入、鋳込み、放出、変位、スポッティング、循環、または他の方法で配置することを指す。
本明細書に記載の適切なプリントヘッドによって堆積された絶縁層および／または誘電体層もしくはパターンの硬化は、例えば、加熱、光重合、乾燥、プラズマ堆積、アニーリング、酸化還元反応の促進、紫外線ビームによる照射、または前述のうちの１つ以上を含む組み合わせによって達成され得る。硬化は、単一のプロセスで実施する必要はなく、同時にまたは順次にいくつかのプロセスを伴うことができる（例えば、追加のプリントヘッドを用いた架橋剤の乾燥および加熱および堆積）
さらに、別の実施形態では、架橋は、架橋剤を使用する共有結合によって、すなわち、連結基を形成することによって、またはこれらに限定されないが、メタクリレート、メタクリルアミド、アクリレート、またはアクリルアミドなどのモノマーのラジカル重合によって、部分を一緒に接合することを指す。いくつかの実施形態では、連結基は、ポリマーアームの末端まで成長する。
したがって、一実施形態では、ビニル成分は、モノマー、コモノマー、および／もしくは多官能性アクリレートを含む群から選択されるオリゴマー、それらのカーボネートコポリマー、それらのウレタンコポリマー、または前述のものを含むモノマーおよび／もしくはオリゴマーの組成物である。このため、多官能性アクリレートは、１，２－エタンジオールジアクリレート、１，３－プロパンジオールジアクリレート、１，４－ブタンジオールジアクリレート、１，６－ヘキサンジオールジアクリレート、ジプロピレングリコールジアクリレート、ネオペンチルグリコールジアクリレート、エトキシ化ネオペンチルグリコールジアクリレート、プロポキシル化ネオペンチルグリコールジアクリレート、トリプロピレングリコールジアクリレート、ビスフェノール－Ａ－ジグリシジルエーテルジアクリレート、ヒドロキシピバル酸ネオペンタンジオールジアクリレート、エトキシ化ビスフェノール－Ａ－ジグリシジルエーテルジアクリレート、ポリエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、エトキシ化トリメチロールプロパントリアクリレート、プロポキシル化トリメチロールプロパントリアクリレート、プロポキシル化グリセロールトリアクリレート、トリス（２－アクリロイルオキシエチル）イソシアヌレート、ペンタエリスリトールトリアクリレート、エトキシ化ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、エトキシ化ペンタエリスリトールテトラアクリレート、ジトリメチロールプロパンテトラアクリレート、ジペンタエリスリトールペンタアクリレート、およびジペンタエリスリトールヘキサアクリレート、または前述のもののうちの１つ以上を含む多官能性アクリレート組成物である。
一実施形態では、「コポリマー」という用語は、２つ以上のモノマー（ターポリマー、テトラポリマーなどを含む）に由来するポリマーを意味し、「ポリマー」という用語は、１つ以上の異なるモノマーからの繰り返し単位を有する任意の炭素含有化合物を指す。
他の機能ヘッドは、本明細書に記載の方法を実装するためのシステムで使用されるインクジェットインクプリントヘッドの前、間、または後に位置し得る。これらは、既定の波長（λ）、例えば、１９０ｎｍ～約４００ｎｍ、例えば、３９５ｎｍで電磁放射線を放出するように構成された電磁放射源を含み得、一実装形態では、これを使用して、導電性インクに使用される金属ナノ粒子分散体とともに使用され得る光重合性絶縁体および／または誘電体を、加速および／または調整および／または促進することができる。他の機能ヘッドは、加熱素子、様々なインク（例えば、コンデンサ、トランジスタなどの様々な構成要素の、支持体、事前はんだ付け接続インク、ラベル印刷）を有する追加のプリントヘッド、および前述のものの組み合わせであり得る。
他の同様の機能ステップ（したがって、これらのステップに影響を及ぼす支持システム）は、ＤＩまたは金属導電性インクジェットインクプリントヘッドのそれぞれの前または後に（例えば、導電層を焼結するために）行われ得る。これらのステップは（これらに限定されないが）、はんだ付けステップ（加熱素子または熱風の影響を受ける）、（フォトレジストマスク支援パターンの）光退色、光硬化、または任意の他の適切な（例えば、ＵＶ光源を使用する）活性放射線源への曝露、（例えば、真空領域、または加熱要素を使用する）乾燥、（例えば、加圧プラズマガンおよびプラズマビームコントローラを使用する）（反応性）プラズマ堆積、カチオン性開始剤、例えば［４－［（２－ヒドロキシテトラデシル）オキシル］フェニル］フェニルヨードニウムヘキサフルオロアンチモナートを可撓性樹脂ポリマー溶液または可撓性導電性樹脂溶液に使用することによるような架橋、コーティング前、アニーリングまたは酸化還元反応の促進、およびそれらの組み合わせ（これらのプロセスが利用される順序は問わない）を含み得る。特定の実施形態では、レーザー（例えば、選択的レーザー焼結／溶融、直接レーザー焼結／溶融）、または電子ビーム溶融が、硬質樹脂および／または可撓性部分上で使用され得る。導電性部分の焼結は、本明細書に記載の構成要素である組み込みパッシブ構成要素および埋め込みアクティブ構成要素を含むプリント回路基板の硬質樹脂部分の上に導電性部分が印刷される状況下であっても行うことができることに留意されたい。
導電性インク組成物を配合することは、もしあれば、堆積ツール（例えば、組成物の粘度および表面張力に関する）および堆積表面特質（例えば、親水性または疎水性、および基板または使用されていれば支持材料（例えば、ガラス）の界面エネルギー）、または連続層が堆積される基板層、によって課される要件を考慮し得る。例えば、導電性インクジェットインクおよび／またはＤＩのいずれかの粘度（印刷温度℃で測定）は、例えば、約５ｃＰ以上、例えば、約８ｃＰ以上、または約１０ｃＰ以上、および約３０ｃＰ以下、例えば、約２０ｃＰ以下、または約１５ｃＰ以下であり得る。導電性インクは、それぞれ、約２５ｍＮ／ｍ～約３５ｍＮ／ｍの動的表面張力（インクジェットインク液滴がプリントヘッド開口部で形成されるときの表面張力を指す）を有するように構成（例えば、配合）され得、例えば、約２９ｍＮ／ｍ～約３１ｍＮ／ｍの動的表面張力が、５０ミリ秒および２５℃の表面寿命で最大気泡圧力張力測定によって測定され得る。動的表面張力は、剥離可能な基板、支持材料、樹脂層、またはそれらの組み合わせとの接触角が約１００°～約１６５°となるように配合され得る。
一実施形態では、「チャック」という用語は、基板またはワークピースを支持、保持、または維持するための機構を意味することを意図している。チャックは、１つ以上の部品を含み得る。一実施形態では、チャックは、ステージおよびインサートの組み合わせ、プラットフォームを含み、ジャケット付きであるか、もしくは他の方法で加熱および／または冷却するように構成され、別の同様の構成要素、または任意のそれらの組み合わせを有し得る。
一実施形態では、インクジェットインク組成物、システム、および方法は、記載のＡＭＥ回路を形成／製造するための直接、連続、または半連続的インクジェット印刷を可能にし、一体的に製造されたＢＧＡコネクタパッケージＳＭＰおよび／またはＳＭＴデバイスのソケットを含み、プリントヘッド（または基板）が、例えば、２次元（ＸＹ）（プリントヘッドはＺ軸でも移動可能であることを理解されたい）で取り外し可能な基板または任意の後続層の上の既定の距離で操作されると、本明細書で提供される液体インクジェットインクの液滴を一度に１滴ずつオリフィスから排出することによってパターン化することができる。プリントヘッドの高さは、層の数に応じて変更することができ、例えば、一定の距離を維持することができる。各液滴は、例えば、一実施形態では変形可能な圧電結晶を介して、オリフィスに動作可能に結合されたウェル内から、圧電インパルスによって、コマンドで基板に対して既定の軌道を取るように構成され得る。第１のインクジェット金属インクの印刷は、付加的であり得、より多くの数の層を収容することができる。本明細書に記載の方法で使用される、提供されるインクジェットプリントヘッドは、約０．３μｍ～１０，０００μｍ以下の最小層フィルム厚を提供し得る。
記載の方法で使用され、かつ記載のシステムに実装可能な様々なプリントヘッド間で操作するコンベヤは、約５ｍｍ／秒～約１０００ｍｍ／秒の速度で移動するように構成され得る。例えば、チャックの速度は、例えば、所望のスループット、プロセスで使用されるプリントヘッドの数、本明細書に記載の組み込みパッシブ構成要素および埋め込みアクティブ構成要素を含むプリント回路基板の層の数および厚さ、インクの硬化時間、インク溶剤の蒸発速度、金属粒子または金属ポリマーペーストの第１のインクジェット導電性インクを含有するプリントヘッドと、第２の熱硬化性樹脂および基板形成インクジェットインクを含む第２のプリントヘッドとの間の距離など、または前述の１つ以上を含む要因の組み合わせに依存し得る。
一実装形態では、金属性（または金属性）インクおよび／または第２の樹脂インクの各液滴の容積は、０．５～３００ピコリットル（ｐＬ）、例えば、１～４ｐＬの範囲とすることができ、駆動パルスの強度およびインクの特性に依存し得る。単一の液滴を排出する波形は、１０Ｖ～約７０Ｖのパルス、または約１６Ｖ～約２０Ｖのパルスであり得、約２ｋＨｚ～約５００ｋＨｚの周波数で排出され得る。
内部にＢＧＡチップパッケージソケットを有するプリント回路基板の製造に使用される組み込みパッシブ構成要素および埋め込みアクティブ構成要素を含むプリント回路基板を表す３Ｄ視覚化ファイルは、ＯＤＢ、ＯＤＢ＋＋、．ａｓｍ、ＳＴＬ、ＩＧＥＳ、ＤＸＦ、ＤＭＩＳ、ＮＣ、ＳＴＥＰ、Ｃａｔｉａ、ＳｏｌｉｄＷｏｒｋｓ、Ａｕｔｏｃａｄ、ＰｒｏＥ、３Ｄ Ｓｔｕｄｉｏ、Ｇｅｒｂｅｒ、ＥＸＣＥＬＬＯＮファイル、Ｒｈｉｎｏ、Ａｌｔｉｕｍ、Ｏｒｃａｄ、または前述のもののうちの１つ以上を含むファイルであってよく、少なくとも１つの実質的に２Ｄ層を表す（およびライブラリにアップロードされる）ファイルは、例えば、ＪＰＥＧ、ＧＩＦ、ＴＩＦＦ、ＢＭＰ、ＰＤＦファイル、または前述のもののうちの１つ以上を含む組み合わせであってよい。
本明細書に記載の印刷プロセスを制御するコンピュータは、具体化されたコンピュータ可読プログラムコードを格納するコンピュータ可読記憶デバイスを備えることができ、このコンピュータ可読プログラムコードは、デジタルコンピューティングデバイス内の少なくとも１つのプロセッサによって実行されると、３次元インクジェット印刷ユニットに、記載のＡＭＥ回路に関連付けられた、コンピュータ支援設計／コンピュータ支援製造（ＣＡＤ／ＣＡＭ）で生成された情報（例えば、３Ｄ視覚化ファイル）を前処理し、それによって、複数の２Ｄファイル（言い換えると、ＰＣＢを印刷するための少なくとも１つの実質的に２Ｄ層を表すファイル）のライブラリを作成するステップと、３次元インクジェット印刷ユニットの第２のインクジェットプリントヘッドからの金属材料（例えば、導電性インク）の液滴の流れを基板の表面に向けるステップと、第１のインクジェットプリントヘッドからのＤＩ樹脂材料の液滴の流れを基板の表面に向けることと、代替的または追加的に、別のインクジェットプリントヘッド（例えば、支持インク）からの液滴材料の流れを向けるステップと、基板のＸ－Ｙ平面内で基板をインクジェットヘッドに対して移動することであって、基板のＸ－Ｙ平面内で基板をインクジェットヘッドに対して移動するこのステップは、複数の層（および／または各層内の導電性またはＤＩインクジェットインクのパターン）の各々について、ＡＭＥ回路の層ごとの製造において実施される、移動するステップを実施させる。
加えて、コンピュータプログラムは、本明細書に記載の方法の任意のステップを実行するためのプログラムコード手段、ならびにコンピュータによって読み取り可能な媒体に格納されたプログラムコード手段を含むコンピュータプログラム製品を含むことができる。本明細書に説明される方法で使用されるメモリデバイスは、様々なタイプの不揮発性メモリデバイスまたは記憶デバイス（つまり、電力がない場合にその情報を失わないメモリデバイス）のいずれかであり得る。「メモリデバイス」または「メモリ記憶デバイス」という用語は、インストール媒体、例えば、ＣＤ－ＲＯＭ、フロッピーディスク、またはテープデバイス、または磁気媒体などの不揮発性メモリ、例えば、ハードドライブ（メカニカルまたはソリッドステート）、光学ストレージ、またはＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨなど包含することを意図している。
メモリ記憶デバイスは、他のタイプのメモリも、またはそれらの組み合わせを含んでもよい。さらに、メモリ媒体は、プログラムが実行される第１のコンピュータ（例えば、提供される３Ｄインクジェットプリンタ）に位置してもよく、および／またはインターネットなどのネットワーク上で第１のコンピュータに接続する第２の異なるコンピュータに位置してもよい。後者の場合、第２のコンピュータは、実行のために第１のコンピュータにプログラム命令をさらに提供し得る。「メモリデバイス」という用語はまた、異なる位置、例えば、ネットワーク上で接続されている異なるコンピュータに常駐し得る２つ以上のメモリデバイスを含み得る。したがって、例えば、ライブラリは、提供される３Ｄインクジェットプリンタに結合されたＣＡＭモジュールから離れたメモリデバイス上に常駐することができ、提供される３Ｄインクジェットプリンタによって（例えば、広域ネットワークによって）アクセス可能であり得る。
特に明記しない限り、以下の考察から明らかなように、本明細書の考察全体を通して、「処理」、「読み込み」、「通信」、「検出」、「計算」、「決定」、「分析」などの用語を利用することが、トランジスタアーキテクチャなどの物理的として表されるデータを物理的構造（すなわち、樹脂または金属／金属性）層として同様に表される他のデータに操作および／または変換する、コンピュータもしくはコンピューティングシステム、または同様の電子コンピューティングデバイスの動作および／またはプロセスを指すことが理解される。
さらに、本明細書で使用される場合、「２Ｄファイルライブラリ」という用語は、内部にＢＧＡコネクタパッケージソケット（ＳＭＰ）、および／またはリード付きＳＭＴデバイスソケットを有する単一のＡＭＥ回路を一緒に定義する所与のファイルのセットか、または所与の目的に使用される、内部にＢＧＡチップパッケージソケットを有する複数のＰＣＢを指す。さらに、「２Ｄファイルライブラリ」という用語は、複数のベクトルデータモデルおよび／またはビットマップを指すために使用することもでき、既定の層またはそれらのインターフェースおよび／もしくは断面に固有の各ベクトルデータモデルおよび／またはビットマップは、２Ｄファイルのセットまたは任意の他のラスタグラフィックファイルフォーマット（ピクセルの集合としての画像の表現、一般には長方形グリッドの形式、例えばＢＭＰ、ＰＮＧ、ＴＩＦＦ、ＧＩＦ）の形式であり、所与のＡＭＥ回路の構造層を提供するために、検索がＡＭＥ回路全体に対するものであるか、またはＡＭＥ回路内の所与の特定の層に対するものであるかに関わらず、インデックス付け、検索、および再構築することが可能である。
コンピュータ支援設計／コンピュータ支援製造（ＣＡＤ／ＣＡＭ）で生成された、本明細書に記載の製造される構成要素内にＢＧＡチップパッケージソケットを有するＰＣＢに関連する情報は、方法、プログラム、およびライブラリで使用され、変換されたＣＡＤ／ＣＡＭデータパッケージに基づくことができ、例えば、ＩＧＥＳ、ＤＸＦ、ＤＷＧ、ＤＭＩＳ、ＮＣファイル、ＧＥＲＢＥＲ（登録商標）ファイル、ＥＸＣＥＬＬＯＮ（登録商標）、ＳＴＬ、ＥＰＲＴファイル、ＯＤＢ、ＯＤＢ＋＋、．ａｓｍ、ＳＴＬ、ＩＧＥＳ、ＳＴＥＰ、Ｃａｔｉａ、ＳｏｌｉｄＷｏｒｋｓ、Ａｕｔｏｃａｄ、ＰｒｏＥ、３Ｄ Ｓｔｕｄｉｏ、Ｇｅｒｂｅｒ、Ｒｈｉｎｏ、Ａｌｔｉｕｍ、Ｏｒｃａｄ、Ｅａｇｌｅファイル、または前述の１つ以上を含むパッケージであってよい。追加的に、グラフィックスオブジェクトに付随した属性は、製造に必要なメタ情報を転送し、ＰＣＢを正確に定義することができる。したがって、一実施形態では、前処理アルゴリズムを使用して、本明細書に説明されるＧＥＲＢＥＲ（登録商標）、ＥＸＣＥＬＬＯＮ（登録商標）、ＤＷＧ、ＤＸＦ、ＳＴＬ、ＥＰＲＴ ＡＳＭなどが、２Ｄファイルに変換される。
さらに、本明細書に記載の方法を使用して製造された接点は、任意の層で、または層の組み合わせで、例えば、様々な層（中間または外部）を介して接続されためっきビア／充填ビア（スルーホール、ブラインド、または埋め込み）を使用して、トレースに結合することができる。
本明細書に開示される構成要素、プロセス、アセンブリ、およびデバイスのより完全な理解は、添付の図面を参照することによって得ることができる。これらの図（ｆｉｇｕｒｅｓ）（本明細書では「図（ＦＩＧ．ｓ）」とも称される）は、本開示の利便性および実証の容易さに基づく単なる概略図（例えば、図解）であり、したがって、デバイスもしくはその構成要素の相対的なサイズおよび寸法を示すこと、ならびに／または例示的な実施形態の範囲を定義または制限することを意図するものではない。以下の説明では、わかりやすくするために特定の用語を使用しているが、これらの用語は、図面で図解するために選択された実施形態の特定の構造のみを指すことを意図するものであり、本開示の範囲を定義または制限することを意図するものではない。以下の図面および以下の説明において、同様の数値指定は、同様の機能および／または組成物および／または構造の構成要素を指すことを理解されたい。
図１～図５Ｂを参照すると、図１にＡＭＥ回路の斜視図１０（ＰＣＢ、ＦＰＣ、およびＨＤＩＰＣＢと交換可能に使用される）を示している。ＰＣＢ１０は上部外面１０１、および基底外面を有し、***したフレームピット１１０陥没ピット２１０の各々、またはリード付きＳＭＴデバイスソケット２２０（例えば、図５Ａを参照）が統合され得る。図示するように、ＡＭＥ１０は、外部に（頂端は上部外面１０１から、または基底はＡＭＥ１０の基底外面１０２から延在する側壁１１１を有する***したフレーム１１０を備え、フレーム付きピット１１０または部分的フレーム付きピット１１０’（例えば、図４を参照）を画定する***したフレームは、側壁１１２および床１１３を有し、上部外面１０１と同じ平面上または異なる平面上にあり得る床は、複数のウェル１１４ｊを有するウェルアレイを画定し、各ウェルは、はんだ付け媒体を受容して収容するように構成された表面実装パッドとして動作する。また、各はんだ実装パッドまたはウェル１１４ｊを、例えば、スルーホールビア、ブラインドビア、または埋め込みビアなどのめっきまたは充填ビアなどを使用して、既定の指定位置１２０ｐに接続するトレース１０３ｉも示されている。***したフレーム付きピットの拡大図が図２Ａに示され、約０．２５ｍｍ～約１．００ｍｍの深さを有し得るピット壁１１２を示し、ピットは、ＢＧＡコネクタチップパッケージの一部と係合および／またはＢＧＡコネクタチップパッケージの一部を収容するように動作可能であり、はんだ付けプロセス中にＢＧＡコネクタチップパッケージを所定の位置に保持する。ピット開口部の空間寸法（開口面積）は、ＡＭＥ１０に結合されることが求められるターゲットチップパッケージ（例えば、図５Ｅ、図５Ｆを参照）に基づいて既定することができる。
ここで図２Ｂを参照すると、表面実装パッド（ＳＭＰ）として動作する拡大されたウェル１１４ｊを示し、内径ｒｉｎｔを有するはんだ接合部１１４２とともに直径ｒｅｘｔを有する頂点開口部を画定する、円筒状のウェル壁１１４１を示している。示されるように、ｒｅｘｔ／ｒｉｎｔの比が１未満を示す場合、ウェルはＳＭＤとして動作する。図２Ｂに示す例では、ｒｅｘｔ／ｒｉｎｔの比は１より大きく、円筒状の壁１１４１への斜角の縁がピット床１１３に開口しているウェルをＮＭＳＤの例としている。別の図が図３に提供されており、図１に示されているＡＭＥ１０の断面を示している。外径ｒｅｘｔは、約１５μｍ～約１０００μｍ、または約１００μｍ～約７００μｍ、例えば、約２５０μｍ～約６００μｍであり得る。同様に、ボール（またはバンプ、またはピン）ピッチ（例えば、図５Ａを参照）は、アレイ内で同じかまたは異なり得る任意の２つの隣接するｊ番目の１１４ｊウェルの中心間の距離として定義され、約２０μｍ～約１７５０μｍ、または約２５０μｍ～約１５００μｍ、例えば、約５００μｍ～約１２５０μｍ、または約９００μｍ～約１１００μｍであってよい。
ここで図４を参照すると、ＢＧＡコネクタチップパッケージまたはリード付き（言い換えれば、脚または「リード」を有するＩＣパッケージ）のＳＭＴデバイスのサイズに応じて、部分フレームを印刷またはＡＭ製造することが望ましい場合がある。４つの部分的な角を有する例に蒔かれているが、ＢＧＡ／ＳＭＴチップパッケージのハウジングと係合することを目的として、２つの対角線の角を使用することも企図されている（例えば、図５Ａの２２１、２２２を参照）。
図５を参照すると、図５Ａに示すように、ＡＭＥ２０は、ＡＭＥ２０の外面２０１（および／または２０２）からピット床２１３まで内部に延在する側壁２１２を有する陥没ピット２１０を示し、床２１３は、各々がはんだ付け媒体（図示せず）を受容し、係合し、収容するように構成された複数のウェルを有する、ウェルアレイ２１４ｊを画定する。また、使用時に、過剰なはんだリフロー材料（図示せず）、例えば、はんだフラックスを受容するように構成された、ウェル２１４ｊ間の液体連通を形成および維持する溝２１５ｑも示されている。また、図５Ｂ～図５Ｄには、ＡＭＥ２０にはんだ付けする前のＳＭＴデバイスのチップパッケージ２５０が示されている。図５Ｂは、開示されたシステムおよび方法を使用して製造された***したフレームピット１１０に結合された（図示せず）ＳＭＴデバイスパッケージの例を示し、***したフレームピット１１０の３Ｄ視覚化ファイルが図１に示されている。
溝２１５ｑは、約１５μｍ～１０００μｍ、または約１００μｍ～約７００μｍ、例えば、約２５０μｍ～約６００μｍ、または約４００μｍ～約５５０μｍの幅を有することができ、例えば、ｊ番目のウェル２１４ｊの外径ｒｅｘｔのうちの少なくとも１つ、ならびにはんだ付けペーストおよび／またはフラックスの粘度に依存する。
ここで図６を参照すると、図５Ｂのリード２５１を図１のウェルアレイ１１４ｊにはんだ付けする際に使用される方法部分を示している。示されるように、低融点はんだペーストがピット床１１３に分注され６０１、ウェルアレイ１１４ｊを充填し、過剰分が除去され、その後、はんだ補助剤、例えば、はんだリフローフラックスが分注され６０２、除去された過剰分ですべてのウェルを覆う。次に、図５Ｂ～図５Ｅに示されるＳＭＴ２５０は、リード２５１ｋがウェルアレイ１１４ｊ、２２４ｊ、または２３４ｊに進入し、リフローオーブンではんだ付けされる６０４ように、***したフレーム付きピット１１０、２１０、または２２０（例えば、図５Ａを参照）に配置された６０３。低融点はんだペーストは、鉛フリーの、例えば、スズ（Ｓｎ）とビスマス（Ｂｉ）の合金、またはインジウム（Ｉｎ）であってもよく、約２：３の比率で、最大３％の銀（Ａｇ）または銅（Ｃｕ）などの追加金属の有無にかかわらず、組成に応じて約１４０℃～約１７０℃のピークリフロー温度で、約１２０℃～約１４０℃の溶融温度を提供する。鉛とスズおよびビスマスの混合物を使用すると、１００℃未満のさらに低い溶融温度を得ることができるが、構成要素の使用により混合物の溶融温度（Ｔｍ）を超える加熱が発生し得る、接合部の故障につながるおそれのあるＡＭＥ回路アプリケーションでは、これらを回避する必要がある。特定の構成では、ＡＭＥ回路の設計ルールには、はんだ付け媒体の溶融温度とＡＭＥ回路の動作温度との間に、少なくとも５０℃の安全マージンが含まれている。
したがって、本明細書に開示および特許請求される方法は、他の表面実装デバイス（ＳＭＴ）用のソケットを製造するために同様に使用でき、それにより、本明細書で提供されるシステムおよび方法は、様々な長方形、正方形、および他の任意の表面実装デバイス（例えば、六角形のチップパッケージ）用のランドソケットを製造するために使用でき、さらに、開示されたソケット構造は、「ピックアンドプレースシステムを使用して製造および組み立てられた回路で使用されるように構成することができる。
このように形成された表面実装パッド（ウェルアレイ）は、任意の多角形の形状を有することができ、ＳＭＴの任意の形状およびサイズに対応するようにサイズ決めおよび構成することができる。図５Ｅに示されるように、ＢＧＡコネクタパッケージは、ピット（ソケット）２１０に配置されかつ係合され得、ウェルアレイ２１４ｊは、はんだチップパッケージ２６０の相補面、例えば、ＳＭＤまたはＮＳＭＤウェル（表面実装パッド）のいずれかを備える、ＭＡＰＢＧＡ、ＷＬＣＳＰ、ＬＧＡ、フリップチップＢＧＡコネクタパッケージとして構成される。図５Ａにさらに示されるように、ウェル（表面実装ソケット）アレイ２２４ｊまたは２３４ｊは、様々な他のチップパッケージ、例えば、ＳＯＴ（例えば、図５Ｂを参照）からのリードを収容および係合するように構成でき、スロット２２４ｊは、開示されたウェルアレイ、言い換えれば、それらの適切な宛先にルーティングされたトレースおよびビアを含む、一体的に製造された表面実装ソケットとして動作する。同様に、ＰＬＣＣ（例えば、図５Ｃを参照）のＪリードは、ピット内に収容することができ、適切なピッチ２３４ｊで（例えば）Ｊリードと係合するように構成され得る。ＳＯＴと同様に、スロット２２４ｊは、ＱＦＰ、ＳＯＩＣ、およびＴＳＯＰのリード（ガルウィング型）を収容するようにサイズ決めおよび構成され得る。
図示のように、ウェルアレイは、ピットの床（陥没したおよび／または***した）上でのみ示されているが、特定の例示的な実装形態では、円形断面を有するウェルアレイを側壁２１２に画定することができ、例えば、特定のフリップチップ内のものなど、周辺に配設されたバンプまたは球に動作可能に結合するように構成され得る。
本明細書に開示されるＳＭＰおよび／またはソケットを製造する際に、３Ｄ視覚化ファイルが、各ＳＭＰおよび／またはソケットを自動的に製造するために必要なデータを提供するように構成され得る。このデータは、とりわけ、パッケージタイプ（ＱＦＰ、ＳＯＰ、ＴＳＯＰ、ＭＡＰＢＧＡなど）、リードタイプ（Ｊタイプ、ガルウィング、バンプ／ボールなど）、Ｘ－Ｙ寸法（ＴＳＯＰは、リードの数は同じだが長さと幅が異なる場合がある）、ピン／ピンアウト／フットプリント、数量、およびトポロジーを含み得る。
開示された方法およびシステムで製造されたソケットは、様々なリードタイプを収容するようにサイズ決めおよび構成することができる。例えば、ガルウィングリードは、例えば、多数のリードを１つのＩＣ上に載せるために使用される。例えば、開示されたシステムに実装された製造方法を使用し、ガルウィングリードを使用して、ＩＣを結合する線形インチ当たり４０～８０リードのソケット（１ｃｍ当たり１５～３３リード、言い換えればリードピッチ）を得ることができる。ガルウィングリードは、はんだ付け後の検査が容易である。さらに、ガルウィングリードよりも多くのスペースを占めるＪリード用のソケットも製造でき、これにより、１つのＩＣパッケージ（例えばＰＬＣＣ）上に、１線形インチ当たり２０リード（例えば、１ｃｍ当たり８リードまたは約１３５０μｍのリードピッチ）が存在し得る。さらに容易なのは、リード形成装置を使用してはんだ付けする前にリードを切断してガルウィング状に曲げるかどうかに関係ない、フラットリード用のソケットである。本明細書で提供される方法およびシステムを使用することにより、ソケットは、フラットリードを曲げることを必要とせずに、フラットリードを受容するようにサイズ決めおよび適合され、したがって時間の節約になる。鉛形成装置は、高額である。本明細書で使用される場合、「リードピッチ」は、「リードスペース」と同義である。
また、図５Ａに示されているのは、はんだリフロー材料を収集するためのチャネル２４５ｑを有するウェルアレイ（またはＳＭＰアレイ）２４４ｊを上に有する、ソケット２４３の例である。ソケット２４３にはフレームがなく、ＡＭＥ２０の上面２０１に陥没しておらず、上面２０１と同一平面である。ソケット２４３は、円形断面ではなく、スリットまたは四辺形断面を有し、本明細書で考察されるような他のリードタイプを収容するように構成されたはんだ実装パッドを有することができる。フレームなしの同一平面（同じ平面上の）ＳＭＰは、「ピックアンドプレース」ロボットシステムと併せて使用でき、これは、製造装置または試験装置内で１つ以上の回路アセンブリを移動させ、場合によっては保持するための機構を指す。例えば、ピックアンドプレースアームは、回路アセンブリ（例えば、５Ｅのフリップチップ）を回路アセンブリキャリアからソケット２４３に移動させることができる。実際の機構は、例えば、３次元のテーブルベースのアーム、２次元のテーブルベースのアーム、固定ベース上のロボットアーム、および／または回転伝達デバイスを含む、任意の好適な形態を採ることができる。
図５Ａにさらに示されるように、***したフレームは、部分的であり得、ＳＭＴ本体２５０に（例えば、摩擦的に）係合するように構成された２つの対角２２１、２２２を有することができる。
本明細書で使用される「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語およびその派生語は、記載された特徴、要素、構成要素、群、整数、および／またはステップの存在を指定するが、他の記載されていない特徴、要素、構成要素、群、整数、および／またはステップの存在を除外しない、制約のない用語であることが意図される。前述のことは、用語「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、およびそれらの派生語などの類似の意味を有する単語にも適用される。
本明細書で開示されるすべての範囲は、端点を含み、端点は、互いに独立して組み合わせることができる。「組み合わせ」には、ブレンド、混合物、合金、反応生成物などが含まれる。本明細書の用語「ａ」、「ａｎ」、および「ｔｈｅ」は、量の制限を示すものではなく、本明細書で特に明記しない限り、または文脈により明らかに矛盾しない限り、単数および複数の両方を包含すると解釈されるものとする。本明細書で使用される接尾辞「（複数）」は、それが修飾する用語の単数および複数の両方を含むことを意図し、それにより、その用語の１つ以上を含む（例えば、プリントヘッド（複数）は、１つ以上のプリントヘッドを含む）。明細書全体にわたる「１つの実施形態」、「別の実施形態」、「一実施形態」などへの言及は、存在する場合、実施形態に関連して説明された特定の要素（例えば、特徴、構造、および／または特質）が本明細書に記載の少なくとも１つの実施形態に含まれることを意味し、他の実施形態に存在しても、またはしなくてもよい。加えて、説明された要素を、様々な実施形態において任意の好適な方式で組み合わせてもよいことを理解されたい。さらに、本明細書の「第１」、「第２」などの用語は、任意の順序、量、または重要性を示すのではなく、１つの要素から別の要素を示すために使用される。
同様に、「約」という用語は、量、サイズ、配合、パラメータを意味し、他の量および特質が正確ではないこと、ならびにその必要がないことを意味するが、所望に応じて、許容範囲、変換係数、四捨五入、測定誤差など、および当業者に既知の他の要因を反映して、近似および／またはより大きいかより小さいことがあり得る。一般に、量、サイズ、配合、パラメータ、または他の量もしくは特質は、明示的にそう述べられているかどうかにかかわらず、「約」または「おおよそ」である。
したがって、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続ＰＣＢ（ＨＤＩＰＣＢ）のうちの少なくとも１つとして動作可能な付加製造電子（ＡＭＥ）回路であって、ＡＭＥ回路は、ＡＭＥ回路の外面からピット床まで内部に延在する側壁を有する陥没ピットであって、床および／または側壁が複数のウェル（またはスロット、または凹部、ディンプルおよび他のくぼみ）を有するウェルアレイを画定し、各ウェルが、はんだ付け媒体を受容および収容して、例えば、スルーホールビア、ブラインドビアおよび／または埋め込みビアなどの、メッキおよび／または充填ビアを使用して導電性トレースに接続するように構成されている、陥没ビットと、ＡＭＥ回路の外面から外部に延在する側壁を有する***した（言い換えれば、回路の外面の上の）フレームであって、***したフレームは側壁および床を有するフレーム付きピットを画定し、床および／または側壁は、各々がはんだ付け媒体を受容および収容するように構成された複数のウェルを有するウェルアレイを画定する***したフレームと、をさらに含み、内部にウェルアレイが画定された陥没ピットおよび／または***したフレーム付きピットは、ボールグリッドアレイ（ＢＧＡ）コネクタパッケージおよび／または任意の他の表面実装デバイス（ＳＭＴ）パッケージを結合および接続するように動作可能であり、陥没ピットおよび／または***ピットは各々が表面実装パッド（ＳＭＰ）または表面実装ソケットとして動作可能であり、ここで、（ｉ）***したフレームは、部分フレームであり、（ｉｉ）陥没ピットおよび／または***したフレーム付きピットのウェルアレイ内の少なくとも１つのウェルが、はんだマスク定義された実装パッド（ＳＭＤＭにより、ウェルの開口部（ｒｅｘｔ）はウェルの直径（ｒｉｎｔ）よりも小さい）か、または（ｉｉｉ）代替的に非ＳＭＤ（これによりウェルの開口部（ｒｅｘｔ）がウェルの直径（ｒｉｎｔ）よりも大きい）として動作可能であり、（ｉｖ）はんだ付け媒体がはんだ付けペーストおよび／またははんだボールであり、（ｖ）陥没ピットおよび／または***したフレーム付きピットウェルアレイのウェルアレイ内の少なくとも１つのウェルが、約５０μｍ～約１５０μｍの深さ、および約５０μｍ～約１０００μｍの内径とともに約５０μｍ～約１２５０μｍの外径を有し、（ｖｉ）陥没ピット床および／または***したフレーム付きピット床は、各々がはんだリフロー材料を受容するようにサイズ決めおよび構成された溝をさらに画定し、（ｖｉｉ）溝は、複数のウェル間の流体連通を維持するように適合されたネットワークを形成する。
別の例示的な実装形態では、本明細書で提供されるのは、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）である付加製造電子（ＡＭＥ）回路を製造するための方法であって、プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）の各々は、ＡＭＥ回路の外面（頂端、基部、側方）からピット床まで内部に延在する側壁を有する陥没ピットであって、床が、はんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、陥没ピット、および／またはＡＭＥ回路の外面（頂端、基部、側方）から外部に延在する側壁を有する***したフレームであって、***したフレームが、側壁と床とを有しており、床が、はんだ付け媒体を受容および収容するように構成された***したフレームピットウェルアレイ（陥没ピット内のウェルアレイと同じでもよく異なってもよい）を画定する***したフレーム付きピットを画定する、***したフレーム、を備え、陥没ピットおよび***したフレーム付きピットの各ピットが、少なくとも１つのボールグリッドアレイ（ＢＧＡ）コネクタパッケージおよび／または表面実装技術（ＳＭＴ）パッケージを結合するように動作可能であり、本方法は、誘電体インク（ＤＩ）を分注するように適合された第１のプリントヘッドと、導電性インク（ＣＩ）を分注するように適合された第２のプリントヘッドと、第１および第２のプリントヘッドに動作可能に結合し、（例えばチャックに結合された）基板を各プリントヘッドに搬送するように動作可能なコンベヤと、第１および第２のプリントヘッドの各々と通信するコンピュータ支援製造（「ＣＡＭ」）モジュールと、を有するインクジェット印刷システムを提供することであって、ＣＡＭは、少なくとも１つのプロセッサによって実行されると、ＣＡＭに、陥没ピットおよび／または***したフレームピットを含むＡＭＥ回路を表す３Ｄ視覚化ファイル（例えば、Ｇｅｒｂｅｒファイル）を受信することと、陥没ピットおよび／または***したフレームピットを含むＡＭＥ回路を印刷するための実質的に機能２Ｄ層を各ファイルが表す複数のファイルのファイルライブラリを生成することと、を含むステップを実行させることによって、インクジェット印刷システムを制御させる命令を格納するように構成された非一時的コンピュータ可読記憶デバイスと通信する、少なくとも１つのプロセッサを含む中央処理モジュール（ＣＰＭ）、ならびに各ラスタ２Ｄ機能層ファイルに関する少なくとも印刷順序を表すメタファイルをさらに含む、提供することと、ＤＩ組成物およびＣＩ組成物を提供することと、ＣＡＭモジュールを使用して、第１の層ファイルを取得することと、第１のプリントヘッドを使用して、第１の層内のＤＩに対応するパターンを形成することと、ＤＩに対応するパターンを硬化させることと、第２のプリントヘッドを使用して、ＣＩに対応するパターンを形成することであって、パターンが、陥没ピットおよび／または***したフレームピットを含むＡＭＥ回路を印刷するための実質的に２Ｄ層にさらに対応している、形成することと、ＣＩに対応するパターンを焼結することと、ＣＡＭモジュールを使用して、ライブラリから、ＡＭＥ回路を印刷するための後続層を表すファイルを取得することであって、後続ファイルは、誘電体インクおよび／または導電性インクを表すパターンの印刷命令を含む、取得することと、第１のプリントヘッドを使用して、誘電体インクに対応するパターンを形成するステップから、ＣＡＭモジュールを使用して、２Ｄファイルライブラリから後続の実質的に２Ｄ層を取得するステップまでを繰り返すことと、を含み、最終層を印刷すると、ＡＭＥ回路は、少なくとも１つのＢＧＡコネクタパッケージ構成要素、および／または少なくとも１つのＳＭＴデバイスを取り付けるように動作可能な、および任意選択的に、ＢＧＡコネクタパッケージおよびＳＭＴデバイスパッケージのうちの少なくとも１つを結合する陥没ピットおよび***したフレームピットのうちの少なくとも１つを含み、本方法は、（ｖｉｉｉ）はんだ付け媒体を陥没ピットおよび／または***したフレーム付きピットのウェルアレイに適用することと、任意選択的に、はんだリフロー材料（言い換えると、２：３のスズ：ビスマス組成物などのはんだペースト）を適用することと、ＢＧＡコネクタパッケージ、および／またはＳＭＴデバイスパッケージを、陥没ピットおよび／または***したフレーム付きピットに結合することであって、ＢＧＡコネクタパッケージおよび／またはＳＭＴデバイスパッケージは、複数の延長部、バンプ、ボール、リード、脚、ピンアレイなどをさらに含み、各々が対応するウェル、凹部、スロット、ディンプルおよび同様の接続された（例えば、トレースへのビアにより）くぼみに部分的に進入するように構成されている、結合することと、ＢＧＡコネクタパッケージおよび／またはＳＭＴデバイスパッケージを適切なＳＭＰまたは表面実装ソケット内にはんだ付けすることと、をさらに含み、ここで、（ｉｘ）陥没ピット床および***したフレーム付きピット床のうちの少なくとも１つの誘電体インク部分に対応するパターンが、複数の溝をさらに画定するように構成され、複数の溝は、完全に形成されると、各々がはんだリフロー材料（言い換えると、溶融はんだペースト、はんだバンプ、およびはんだボールを指すはんだ材料）を受容するようにサイズ決めおよび構成され、複数の溝は、複数のウェル間の流体連通を維持するように構成されたネットワークを形成し、（ｘ）はんだ付け媒体ははんだ付けペーストであり、はんだ付け材料を適用するステップの後に過剰なペーストを除去するステップが続き、（ｘｉ）陥没ピットおよび／または***したフレーム付きピットのウェルアレイ内の少なくとも１つのウェルは、はんだマスク定義された実装パッドとして、または（ｘｉｉ）非はんだマスク定義された実装パッドとしてサイズ決めおよび構成され、代替的に（ｘｉｉｉ）はんだ付け媒体がはんだボールである。
変換された３Ｄ視覚化ＣＡＤ／ＣＡＭデータパッケージに基づくインクジェット印刷を使用して、内部にＢＧＡおよび／またはＳＭＴチップパッケージソケットを含むＡＭＥ回路に関する前述の開示は、いくつかの実施形態に関して説明されてきたが、他の実施形態が本明細書の開示から当業者に明らかになるであろう。さらに、説明された実施形態は、例としてのみ提示されており、本発明の範囲を限定することを意図するものではない。実際、本明細書に説明される新規の方法、プログラム、ライブラリ、およびシステムを、その趣旨から逸脱することなく、他の様々な形態で具体化してもよい。したがって、他の組み合わせ、省略、置換、および修正は、本明細書の開示を考慮することで当業者に明らかになるであろう。

Claims (15)

  1. プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続ＰＣＢ（ＨＤＩＰＣＢ）のうちの少なくとも１つを備える、付加製造電子（ＡＭＥ）回路であって、前記ＡＭＥ回路は、
    ａ．ＡＭＥ回路の外面からピット床に向かって内部に延在する側壁を有する陥没ピットであって、前記床および前記側壁のうちの少なくとも１つは、各ウェルは、はんだ付け媒体を受容および収容するように構成された複数のウェルを有するウェルアレイを画定する、陥没ピットと、
    ｂ．前記ＡＭＥ回路の前記外面から外部に延在する側壁を有する***したフレームであって、前記***したフレームは、側壁と床とを有するフレーム付きピットを画定し、前記床および前記側壁のうちの少なくとも１つは、各々がはんだ付け媒体を受容および収容するように構成されている複数のウェルを有するウェルアレイを画定する、***したフレームと、のうちの少なくとも１つを備え、
    内部に前記ウェルアレイが画定された前記陥没ピットおよび前記***したフレーム付きピットの各々は、ボールグリッドアレイ（ＢＧＡ）パッケージおよび任意の他の表面実装デバイス（ＳＭＴ）パッケージのうちの少なくとも１つを動作可能に結合するようにサイズ決めおよび構成されている、ＡＭＥ回路。
  2. 前記***したフレームは、部分フレームである、請求項１に記載のＡＭＥ回路。
  3. 前記陥没ピットおよび／または前記***したフレーム付きピットの前記ウェルアレイ内の少なくとも１つのウェルは、はんだマスク定義された実装パッドとして動作可能である、請求項２に記載のＡＭＥ回路。
  4. 前記陥没ピットおよび／または前記***したフレーム付きピットの前記ウェルアレイ内の少なくとも１つのウェルは、非はんだマスク定義された実装パッドとして動作可能である、請求項２に記載のＡＭＥ回路。
  5. 前記はんだ付け媒体は、はんだ付けペースト、およびはんだボールのうちの少なくとも１つである、請求項４に記載のＡＭＥ回路。
  6. 前記陥没ピットおよび／または前記***したフレーム付きピットウェルアレイの前記ウェルアレイ内の少なくとも１つのウェルは、約５０μｍ～約１５０μｍの深さを有する、請求項５に記載のＡＭＥ回路。
  7. 前記陥没ピット床および前記***したフレーム付きピット床のうちの前記少なくとも１つの各々は、はんだリフロー材料を受容するようにサイズ決めおよび構成された溝をさらに画定する、請求項６に記載のＡＭＥ回路。
  8. 前記溝は、複数のウェル間の流体連通を維持するように適合されている、請求項７に記載のＡＭＥ回路。
  9. プリント回路基板（ＰＣＢ）、フレキシブルプリント回路（ＦＰＣ）、および高密度相互接続プリント回路基板（ＨＤＩＰＣＢ）のうちの少なくとも１つである、付加製造電子（ＡＭＥ）回路を製造するための方法であって、各々は、前記ＡＭＥ回路の外面からピット床に向かって内部に延在する側壁を有する陥没ピットであって、前記床は、はんだ付け媒体を受容および収容するように構成されたウェルアレイを画定する、陥没ピットと、前記ＡＭＥ回路の前記外面から外部に延在する側壁を有する***したフレームであって、前記***したフレームは、側壁と床とを有する***したフレーム付きピットを画定し、前記床は、前記はんだ付け媒体を受容および収容するように構成された前記ウェルアレイを画定する、***したフレームと、のうちの少なくとも１つを備え、前記陥没ピットおよび前記***したフレーム付きピットの各ピットは、ボールグリッドアレイ（ＢＧＡ）パッケージおよび表面実装デバイス（ＳＭＴ）パッケージのうちの少なくとも１つを結合するのに動作可能であり、前記方法は、
    ａ．インクジェット印刷システムを提供することであって、
    ｉ．誘電体インクを分注するように適合された第１のプリントヘッドと、
    ｉｉ．導電性インクを分注するように適合された第２のプリントヘッドと、
    ｉｉｉ．前記第１のプリントヘッドおよび前記第２のプリントヘッドに動作可能に結合され、基板を各プリントヘッドに搬送するように構成されたコンベヤと、
    ｉｖ．前記第１および前記第２のプリントヘッドの各々と通信するコンピュータ支援製造（「ＣＡＭ」）モジュールであって、前記ＣＡＭは、少なくとも１つのプロセッサによって実行されると、前記ＣＡＭに、前記陥没ピットおよび前記***したフレームピットのうちの前記少なくとも１つを含む前記ＡＭＥ回路を表す３Ｄ視覚化ファイルを受信することと、前記陥没ピットおよび前記***したフレームピットのうちの前記少なくとも１つを含む前記ＡＭＥ回路を印刷するための実質的に２Ｄ層を各ファイルが表す複数のファイルを有する、ファイルライブラリを生成することと、を含むステップを実行させることによって、インクジェット印刷システムを制御させる命令を格納するように構成された非一時的なコンピュータ可読記憶デバイスと通信する、前記少なくとも１つのプロセッサを含む中央処理モジュール（ＣＰＭ）と、少なくとも印刷順序を表すメタファイルとをさらに含む、ＣＡＭモジュールと、を有する、インクジェット印刷システムを提供することと、
    ｂ．前記誘電体インクジェットインク組成物、および前記導電性インクジェットインク組成物を提供することと、
    ｃ．前記ＣＡＭモジュールを使用して、第１の層ファイルを取得することと、
    ｄ．前記第１のプリントヘッドを使用して、前記誘電体インクジェットインクに対応する前記パターンを形成することと、
    ｅ．前記誘電体インクジェットインクに対応する前記パターンを硬化させることと、
    ｆ．前記第２のプリントヘッドを使用して、前記導電性インクに対応する前記パターンを形成することであって、前記パターンは、前記陥没ピットおよび前記***したフレームピットのうちの前記少なくとも１つを含む前記ＡＭＥ回路を印刷するための前記実質的に２Ｄ層にさらに対応する、形成することと、
    ｇ．前記誘電体インクジェットインクに対応する前記パターンを焼結させることと、
    ｈ．前記ＣＡＭモジュールを使用して、前記ライブラリから、前記陥没ピットおよび前記***したフレームピットのうちの前記少なくとも１つを含む前記ＡＭＥ回路を印刷するための後続の層を表す後続のファイルを取得することであって、前記後続のファイルは、前記誘電体インクおよび前記導電性インクのうちの少なくとも１つを表すパターンのための印刷命令を含む、取得することと、
    ｉ．前記第１のプリントヘッドを使用して、前記誘電体インクに対応する前記パターンを形成するステップから、前記ＣＡＭモジュールを使用して、前記２Ｄファイルライブラリから前記後続の実質的に２Ｄ層を取得するステップまでを繰り返すことであって、最終層を印刷すると、前記陥没ピットおよび前記***したフレームピットのうちの前記少なくとも１つを含む前記ＡＭＥ回路は、少なくとも１つのＢＧＡコネクタパッケージ構成要素、および／または少なくとも１つのＳＭＴデバイスを取り付けるように動作可能である、繰り返すことと、
    ｊ．任意選択的に、前記ＢＧＡコネクタパッケージおよび前記ＳＭＴデバイスパッケージのうちの前記少なくとも１つを結合することと、を含む、方法。
  10. ａ．はんだ付け媒体を前記陥没ピットおよび前記***したフレーム付きピットのうちの前記少なくとも１つの前記ウェルアレイに適用することと、
    ｂ．任意選択的に、はんだリフロー材料を適用することと、
    ｃ．前記ＢＧＡコネクタパッケージ、および前記ＳＭＴデバイスパッケージのうちの前記少なくとも１つを、前記陥没ピットおよび前記***したフレーム付きピットのうちの前記少なくとも１つに結合することであって、前記ＢＧＡコネクタパッケージおよび前記ＳＭＴデバイスパッケージのうちの前記少なくとも１つの各々は、複数の延長部をさらに含み、各々が対応するウェルに部分的に進入するように構成されている、結合することと、
    ｄ．前記ＢＧＡコネクタパッケージおよび前記ＳＭＴデバイスパッケージのうちの前記少なくとも１つをはんだ付けすることと、をさらに含む、請求項９に記載の方法。
  11. 前記陥没ピット床および前記***したフレーム付きピット床のうちの前記少なくとも１つの前記誘電体インク部分に対応する前記パターンは、複数の溝をさらに画定するように構成され、前記複数の溝は、完全に形成されると、各々がはんだリフロー材料を受容するようにサイズ決めおよび構成され、前記複数の溝は、複数のウェル間の流体連通を維持するように構成されたネットワークを形成する、請求項１０に記載の方法。
  12. 前記はんだ付け媒体は、はんだ付けペーストであり、前記はんだ付け材料を適用する前記ステップの後に過剰なペーストを除去するステップが続く、請求項１１に記載の方法。
  13. 前記陥没ピットおよび前記***したフレーム付きピットのうちの前記ウェルアレイ内の少なくとも１つのウェルは、はんだマスク定義された実装パッドとしてサイズ決めおよび構成される、請求項９に記載の方法。
  14. 前記陥没ピットおよび前記***したフレーム付きピットのうちの前記ウェルアレイ内の少なくとも１つのウェルは、非はんだマスク定義された実装パッドとしてサイズ決めおよび構成される、請求項９に記載の方法。
  15. 前記はんだ付け媒体は、はんだボールである、請求項１０に記載の方法。
JP2021559692A 2019-04-08 2020-04-08 Ｓｍｔ実装ソケットの付加製造のためのシステムおよび方法 Pending JP2022527389A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962830619P 2019-04-08 2019-04-08
US62/830,619 2019-04-08
PCT/US2020/027151 WO2020210284A1 (en) 2019-04-08 2020-04-08 Systems and methods for additive manufacturing of smt mounting sockets

Publications (1)

Publication Number Publication Date
JP2022527389A true JP2022527389A (ja) 2022-06-01

Family

ID=72751995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021559692A Pending JP2022527389A (ja) 2019-04-08 2020-04-08 Ｓｍｔ実装ソケットの付加製造のためのシステムおよび方法

Country Status (7)

Country Link
US (1) US11395412B2 (ja)
EP (1) EP3954182A4 (ja)
JP (1) JP2022527389A (ja)
KR (1) KR20210149155A (ja)
CN (1) CN114208397B (ja)
CA (1) CA3136480A1 (ja)
WO (1) WO2020210284A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2609034A (en) * 2021-07-19 2023-01-25 Mordechai Ronen Aviv Systems and methods for additive manufacturing of electronics

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070086862A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
WO2000076281A1 (fr) 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
EP1139705B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
KR100797422B1 (ko) 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
KR100735411B1 (ko) * 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판
EP3075216A4 (en) * 2013-11-29 2018-04-18 Michael E. Knox Apparatus and method for the manufacturing of printed wiring boards and component attachment
US9445526B2 (en) * 2014-12-22 2016-09-13 Toyota Motor Engineering & Manufacturing North America, Inc. Modular jet impingement assemblies with passive and active flow control for electronics cooling
WO2018110890A1 (ko) * 2016-12-14 2018-06-21 엘지이노텍 주식회사 전자 부품 하우징 및 이를 포함하는 dc-dc 컨버터
WO2018182379A1 (ko) * 2017-03-31 2018-10-04 주식회사 케이엠더블유 안테나 어셈블리 및 안테나 어셈블리를 포함하는 장치
JP6838501B2 (ja) * 2017-06-14 2021-03-03 株式会社デンソー 電子制御装置、および、これを用いた電動パワーステアリング装置

Also Published As

Publication number Publication date
US20220095461A1 (en) 2022-03-24
US11395412B2 (en) 2022-07-19
CA3136480A1 (en) 2020-10-15
EP3954182A4 (en) 2022-06-01
EP3954182A1 (en) 2022-02-16
CN114208397A (zh) 2022-03-18
KR20210149155A (ko) 2021-12-08
WO2020210284A1 (en) 2020-10-15
CN114208397B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
JP7130650B2 (ja) チップを混載したプリント回路基板および製造の方法
US20220192030A1 (en) Circuit boards having side-mounted components ans additive manufacturingf methods thereof
JP2022517370A (ja) プリント回路基板の集積化および加工方法
WO2020222090A1 (en) Method to electrically connect chip with top connectors using 3d printing
JP2022527389A (ja) Ｓｍｔ実装ソケットの付加製造のためのシステムおよび方法
TWI827834B (zh) 用於smt安裝插座之積層製造之系統及方法
JP2021526956A (ja) 集積回路のためのインフラストラクチャの直接インクジェット印刷
KR102466431B1 (ko) 적층 제조 전자 부품에 대한 표면-상보형 유전체 마스크, 제조 방법 및 그 용도
TWI836113B (zh) 用於印刷電路之表面互補介電性遮罩、其製造方法及用途
TW202203072A (zh) 用於印刷電路之表面互補介電性遮罩、其製造方法及用途
WO2021026521A1 (en) Reduced resistivity traces in multilayered printed circuit boards and methods of forming
TW202137840A (zh) 具有側面安裝之組件之積層製造之電子（ame）電路及其積層製造方法
TW202207773A (zh) 多層印刷電路板中電阻率減小之跡線及形成方法
Wasley Digitally driven microfabrication of 3D multilayer embedded electronic systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230407

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240514