JP7101318B2 - メモリ内のデータアテステーション - Google Patents

Description

本開示は概して、半導体メモリ及び方法に関し、より詳細には、メモリ内のデータアテステーションに関する。

メモリデバイスは、通常、コンピュータまたは他の電子デバイスの、内部の、半導体の、集積回路、及び／または外部のリムーバブルデバイスとして提供される。揮発性メモリ及び不揮発性メモリを含む、多くの様々なタイプのメモリが存在する。揮発性メモリには、そのデータを維持するために電力が必要とされ得、いくつかあるものの中で、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）を含むことができる。不揮発性メモリは、電力が与えられていない場合に貯蔵されたデータを保持することによって永続データを提供することができ、いくつかあるものの中で、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、リードオンリメモリ（ＲＯＭ）、ならびに、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）、及び磁気ランダムアクセスメモリ（ＭＲＡＭ）などの抵抗変化型メモリを含むことができる。

メモリデバイスは、ソリッドステートドライブ（ＳＳＤ）、埋込み型マルチメディアカード（ｅ．ＭＭＣ）、及び／またはユニバーサルフラッシュストレージ（ＵＦＳ）デバイスを形成するように、ともに合わせることができる。ＳＳＤ、ｅ．ＭＭＣ、及び／またはＵＦＳデバイスは、いくつかのタイプがある不揮発性メモリ及び揮発性メモリの中で、不揮発性メモリ（たとえば、ＮＡＮＤフラッシュメモリ及び／またはＮＯＲフラッシュメモリ）を含むことができ、及び／または、揮発性メモリ（たとえば、ＤＲＡＭ及び／またはＳＤＲＡＭ）を含むことができる。不揮発性メモリは、いくつかあるものの中で、パーソナルコンピュータ、ポータブルメモリスティック、デジタルカメラ、セル電話、ＭＰ３プレーヤなどのポータブルミュージックプレーヤ、ムービープレーヤなどの、幅広い範囲の電子アプリケーションで使用される場合がある。

フラッシュメモリデバイスは、たとえばフローティングゲートなどの電荷貯蔵構造にデータを貯蔵するメモリセルを含むことができる。フラッシュメモリデバイスは、通常、高いメモリ密度、高い信頼性、及び低い電力消費を可能にする、１トランジスタのメモリセルを使用する。抵抗変化型メモリデバイスは、貯蔵要素（たとえば、可変抵抗を有する抵抗変化型メモリ要素）の抵抗状態に基づき、データを貯蔵することができる抵抗変化型メモリセルを含むことができる。

メモリセルは、アレイ状に配置することができ、アレイアーキテクチャのメモリセルは、ターゲットの（たとえば、所望の）状態にプログラムされ得る。たとえば、特定のデータ状態にセルをプログラムするように、フラッシュメモリセルの電荷貯蔵構造（たとえば、フローティングゲート）に電荷を配置するか、電荷を除去することができる。セルの電荷貯蔵構造に貯蔵された電荷は、セルの閾値電圧（Ｖｔ）を示すことができる。フラッシュメモリセルの状態は、セルの電荷貯蔵構造上の貯蔵された電荷（たとえば、Ｖｔ）を検知することによって判定され得る。

メモリデバイスは、電源がオンにされると、特定の機能を実施することができる。いくつかのメモリデバイスは、たとえば、電源オンにされると、データの完全性のチェック（たとえば、データアテステーション）をするようにプログラムされている。データアテステーションは、デバイスが、ユーザによって使用されるための準備をするためにかかる時間を増大させ得る。この待ち時間は、ユーザの経験に負の影響を与え得る。

本開示の一実施形態に係る、複数の物理ブロックを有するメモリアレイの一部の図である。 本開示の一実施形態に係る、ホスト、及びメモリデバイスの形態の装置を含むコンピュータシステムのブロック図である。 本開示の一実施形態に係る、例示的なデータアテステーションプロセスのブロック図である。 本開示の一実施形態に係る、ホスト及びメモリデバイスを含む例示的なシステムのブロック図である。 本開示の一実施形態に係る、複数のパラメータを判定するための例示的プロセスのブロック図である。 本開示の一実施形態に係る、複数のパラメータを判定するための例示的プロセスのブロック図である。 本開示の一実施形態に係る、証明を確認する例示的プロセスのブロック図である。 本開示の一実施形態に係る、シグネチャーを確認する例示的プロセスのブロック図である。 本開示の一実施形態に係る、例示的なメモリデバイスのブロック図である。

本開示は、メモリ内のデータアテステーションのための装置、方法、及びシステムを含んでいる。一実施形態は、メモリと、装置の電源オフを検出することと、ランタイム暗号学的ハッシュを生成することと、電源オフの検出に応じてランタイム暗号学的ハッシュを暗号学的ハッシュと比較することであって、暗号学的ハッシュがメモリの一部に貯蔵されている、比較することと、を行うように構成された、回路構成と、を含んでいる。いくつかの実施例では、電源オフを検出することには、限定ではないが、装置の電源をオフにする命令（たとえば、コマンド）を受領することが含まれ得る。

多くの脅威が、メモリ（たとえば、メモリデバイス）に貯蔵されたデータに影響し得る。たとえば、欠陥が、メモリのアレイ及び／または回路構成に生じる場合がある。このことは、エラーがデータ内で生じることに繋がり得る。さらなる実施例として、ハッカーまたは他の悪意のあるユーザが、悪意のある目的のために、認可されていない変更をデータに行う動作を実施することを試みる場合がある。たとえば、悪意のあるユーザは、いくつかのタイプがあるハッキング動作の中で、（たとえば、支払を確認するコードをスキップすることにより、提供されているサービスに関して支払が行われたことを不正に示すように）メモリを使用して実施されている商業輸送に悪影響を与える（たとえば、フローをそらす）ため、（たとえば、ライセンスを確認するコードをスキップすることにより、メモリのソフトウェアに適切にライセンスが付されたことを不正に示すように）メモリ上で実施されているソフトウェアのライセンスのチェックに悪影響を与える（たとえば、フローをそらす）ため、または、（たとえば、パートの真実性のチェック、環境のチェック、または不調のアラームのチェックをスキップするように）メモリを使用して実施されている自動制御に悪影響を与えるために、メモリ内に貯蔵されたデータを変更することを試みる場合がある。そのようなハッキング動作（たとえば、攻撃）は、かなりの金銭上の損失を生じ得、及び／または、かなりの安全性及び／またはセキュリティの課題を与え得る。

したがって、安全なメモリシステムを確実にするために、メモリ内に貯蔵されたデータが本物であり（たとえば、最初にプログラムされたものと同じであり）、ハッキング動作または他の認可されていない変化によっては変更されていないことを認証（たとえば、オーセンティケーション及び／または立証）することが重要である。しかし、メモリに貯蔵されたデータが本物であることの認証は、メモリデバイスの始動時に待ち時間を生じ得る。データの完全性を認証することは、メモリデバイスが、ユーザによって使用されるための準備をするためにかかる時間を増大させ得る。この待ち時間は、ユーザの経験に負の影響を与え得る。

本開示の実施形態は、デバイスの電源がオフにされた場合、及び／または、ホストがアイドリング状態である場合に、始動時の待ち時間を低減及び／または除去し、メモリデバイスの全体のユーザの経験を向上させるためにデータアテステーションを実施することができる。たとえば、本開示の実施形態は、電源オフ、及び／またはアイドリング状態のホストを検出し、電源オフ、及び／またはアイドリング状態のホストの検出に応じて、ランタイム暗号学的ハッシュを、メモリの一部に貯蔵された暗号学的ハッシュと比較することができる。いくつかの実施例では、電源オフを検出することには、ホストから電源オフのコマンドを受領することを含むことができ、アイドリング状態を検出することには、特定の期間にわたってホストからコマンドが受領されていないことが含まれる。

本明細書で使用される場合、「ａ」、「ａｎ」、または「ａ ｎｕｍｂｅｒ ｏｆ（複数の）」は、１つまたは複数の何かに言及することができ、「ａ ｐｌｕｒａｌｉｔｙ ｏｆ（複数の）」は、２つ以上のそのようなものに言及することができる。たとえば、メモリデバイスは１つまたは複数のメモリデバイスに言及することができ、複数のメモリデバイスは、２つ以上のメモリデバイスに言及することができる。さらに、「Ｒ」、「Ｂ」、「Ｓ」、及び「Ｎ」の指定子は、本明細書で使用される場合、特に図面の参照符号に関し、そのように指定された複数の特定の特徴が、本開示の複数の実施形態に含まれ得ることを示している。その数は、指定子間で同じであるか異なる場合がある。

本明細書における数字は、最初の１つの数または複数の数が、図面の番号に対応し、残りの数が、図中の要素または構成要素を識別する、ナンバリングの慣習に従っている。異なる図の間の同様の要素または構成要素は、同様の数を使用することによって識別される場合がある。たとえば、１０１は、図１における要素「０１」を参照する場合があり、同様の要素は、図２では２０１として参照される場合がある。

図１は、本開示の一実施形態に係る、複数の物理ブロックを有するメモリアレイ１０１の一部の図である。メモリアレイ１０１は、たとえば、ＮＡＮＤフラッシュメモリアレイなどのフラッシュメモリアレイとすることができる。さらなる実施例として、メモリアレイ１０１は、いくつかあるものの中で、ＰＣＲＡＭ、ＲＲＡＭ、ＭＭＲＡＭ、またはスピントルク注入（ＳＴＴ）アレイなどの抵抗変化型メモリアレイとすることができる。しかし、本開示の実施形態は、特定のタイプのメモリアレイには限定されない。さらに、メモリアレイ１０１は、本明細書にさらに記載されるように、安全なメモリアレイとすることができる。さらに、図１には示されていないが、メモリアレイ１０１は、その動作に関連する様々な周囲の回路構成とともに、特定の半導体ダイ上に配置され得る。

図１に示すように、メモリアレイ１０１は、メモリセルの複数の物理ブロック１０７－０（ＢＬＯＣＫ ０）、１０７－１（ＢＬＯＣＫ １）、…、１０７－Ｂ（ＢＬＯＣＫ Ｂ）を有している。メモリセルは、単一レベルセル、及び／または、たとえば２レベルセル、３レベルセル（ＴＬＣ）、もしくは４レベルセル（ＱＬＣ）などのマルチレベルセルとすることができる。一実施例として、メモリアレイ１０１内の物理ブロックの数は、１２８ブロック、５１２ブロック、または１，０２４ブロックである場合があるが、各実施形態は、メモリアレイ１０１の、２の特定の累乗、または任意の特定の数の物理ブロックに限定されない。

メモリセルの複数の物理ブロック（たとえば、ブロック１０７－０、１０７－１、…、１０７－Ｂ）は、メモリセルのプレーンに含まれ得、メモリセルの複数のプレーンは、ダイ上に含まれ得る。たとえば、図１に示す実施例では、各物理ブロック１０７－０、１０７－１、…、１０７－Ｂは、単一のダイの一部とすることができる。すなわち、図１に示されるメモリアレイ１０１の一部は、メモリセルのダイとすることができる。

図１に示すように、各物理ブロック１０７－０、１０７－１、…、１０７－Ｂは、アクセスライン（たとえば、ワードライン）に結合されたメモリセルの複数の物理列（たとえば、１０３－０、１０３－１、…、１０３－Ｒ）を含んでいる。各物理ブロック内の列（たとえば、ワードライン）の数は、３２とすることができるが、各実施形態は、物理ブロック毎の特定の数の列１０３－０、１０３－１、…、１０３－Ｒに限定されない。さらに、図１には示されていないが、メモリセルは、読出し線（たとえば、データライン及び／または桁線）のカラムに結合され得る。

当業者には、各列１０３－０、１０３－１、…、１０３－Ｒが、メモリセルの複数のページ（たとえば、物理的ページ）を含むことができることを理解されたい。物理的ページは、プログラミング及び／または読出しの単位（たとえば、機能的グループとしてともにプログラミング及び／または読出しされる複数のメモリセル）に関する。図１に示す実施形態では、各列１０３－０、１０３－１、…、１０３－Ｒは、メモリセルの１つの物理的ページを含んでいる。しかし、本開示の実施形態は、そのようには限定されない。たとえば、一実施形態では、各列は、メモリセルの複数の物理的ページを含むことができる（たとえば、偶数番目のデータラインに結合されたメモリセルの１つまたは複数の偶数のページ、及び、奇数番目のデータラインに結合されたメモリセルの１つまたは複数の奇数のページ）。さらに、マルチレベルセルを含む実施形態に関し、メモリセルの物理的ページは、データの複数のページ（たとえば、論理ページ）を貯蔵することができる（たとえば、データの上方ページとデータの下方ページとであり、物理的ページ内の各セルが、１つまたは複数のビットをデータの上方ページに貯蔵し、１つまたは複数のビットをデータの下方ページに貯蔵する）。

図１に示すように、メモリセルのページは、複数の物理セクター１０５－０、１０５－１、…、１０５－Ｓ（たとえば、メモリセルのサブセット）を含むことができる。セルの各物理セクター１０５－０、１０５－１、…、１０５－Ｓは、データの複数の論理セクターを貯蔵することができる。さらに、データの各論理セクターは、データの特定のページの一部に対応することができる。一実施例として、特定の物理セクターに貯蔵されたデータの第１の論理セクターは、データの第１のページに対応する論理セクターに対応し、特定の物理セクターに貯蔵されたデータの第２の論理セクターは、データの第２のページに対応し得る。各物理セクター１０５－０、１０５－１、…、１０５－Ｓは、システム及び／またはユーザデータを貯蔵することができ、及び／または、エラー修正コード（ＥＣＣ）データ、論理ブロックアドレス（ＬＢＡ）データ、及びメタデータなどのオーバーヘッドデータを含むことができる。

論理ブロックアドレッシングは、データの論理セクターを識別するために、ホストによって使用され得るスキームである。たとえば、各論理セクターは、特有の論理ブロックアドレス（ＬＢＡ）に対応し得る。さらに、ＬＢＡは、メモリ内のデータのその論理セクターの物理的位置を示す場合がある、物理ブロックアドレス（ＰＢＡ）などの物理アドレスに対応する（たとえば、動的にマッピングする）場合もある。データの論理セクターは、データの複数のバイト（たとえば、２５６バイト、５１２バイト、１，０２４バイト、または４，０９６バイト）とすることができる。しかし、各実施形態はこれら実施例には限定されない。

物理ブロック１０７－０、１０７－１、…、１０７－Ｂ、列１０３－０、１０３－１、…、１０３－Ｒ、セクター１０５－０、１０５－１、…、１０５－Ｓ、及びページの他の構成が可能であることに留意されたい。たとえば、物理ブロック１０７－０、１０７－１、…、１０７－Ｂの列１０３－０、１０３－１、…、１０３－Ｒは、各々が、たとえば５１２バイトより多いか少ないデータを含むことができる単一の論理セクターに対応するデータを貯蔵することができる。

図２は、本開示の一実施形態に係る、ホスト２０２、及びメモリデバイス２０６の形態の装置を含むコンピュータシステム２００のブロック図である。本明細書で使用される場合、「装置」は、限定ではないが、たとえば、回路または複数の回路、ダイまたは複数のダイ、モジュールまたは複数のモジュール、デバイスまたは複数のデバイス、システムまたは複数のシステムなどの様々な構造または構造の組合せのいずれかに言及することができる。さらに、一実施形態では、コンピュータシステム２００は、メモリデバイス２０６に類似の複数のメモリデバイスを含むことができる。

図２に示す実施形態では、メモリデバイス２０６は、メモリアレイ２０１を有するメモリ２１６を含むことができる。メモリアレイ２０１は、図１に関して前述したメモリアレイ１０１に類似とすることができる。さらに、メモリアレイ２０１は、本明細書にさらに記載されるように、安全なアレイとすることができる。１つのメモリアレイ２０１が図２に示されているが、メモリ２１６は、メモリアレイ２０１に類似の任意の数のメモリアレイを含むことができる。

図２に示すように、ホスト２０２は、インターフェース２０４を介してメモリデバイス２０６に結合することができる。ホスト２０２及びメモリデバイス２０６は、インターフェース２０４上で通信する（たとえば、コマンド及び／またはデータを送信する）ことができる。ホスト２０２及び／またはメモリデバイス２０６は、いくつかあるホストシステムの中で、ラップトップコンピュータ、パーソナルコンピュータ、デジタルカメラ、デジタルレコーディング及びプレイバックデバイス、移動電話、ＰＤＡ、メモリカードリーダ、インターフェースハブ、または、たとえば自動車（たとえば、輸送機関及び／または交通のインフラストラクチャ）のモノのインターネット（ＩｏＴ）対応デバイスもしくは医療用（たとえば、埋込み式及び／またはヘルスモニタリング）のＩｏＴ対応デバイスなどの、ＩｏＴ対応デバイスとすることができるか、その一部とすることができ、また、メモリアクセスデバイス（たとえば、プロセッサ）を含むことができる。当業者には、「プロセッサ」が、パラレルプロセッシングシステム、複数のコプロセッサなどの、１つまたは複数のプロセッサを意図することができることを理解されたい。

インターフェース２０４は、標準化された物理インターフェースの形態とすることができる。たとえば、メモリデバイス２０６がコンピュータシステム２００内の情報ストレージのために使用される場合、インターフェース２０４は、いくつかある物理コネクタ及び／またはインターフェースの中で、シリアルアドバンスドテクノロジーアタッチメント（ＳＡＴＡ）の物理インターフェース、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）の物理インターフェース、ユニバーサルシリアルバス（ＵＳＢ）の物理インターフェース、または小型コンピュータシステムインターフェース（ＳＣＳＩ）とすることができる。しかし、通常は、インターフェース２０４は、インターフェース２０４に適合するレセプタを有するメモリデバイス２０６とホスト（たとえば、ホスト２０２）との間で、制御、アドレス、情報（たとえば、データ）、及び他の信号を受け渡すためのインターフェースを提供することができる。

メモリデバイス２０６は、ホスト２０２及びメモリ２１６（たとえば、メモリアレイ２０１）と通信するために、コントローラ２０８を含んでいる。たとえば、コントローラ２０８は、いくつかある操作の中で、データの読出し（たとえば、読取り）、プログラミング（たとえば、書込み）、移動、及び／または消去のための操作を含む、メモリアレイ２０１上での操作を実施するためにコマンドを送信することができる。

コントローラ２０８は、メモリ２１６と同じ物理デバイス（たとえば、同じダイ）上に含まれ得る。代替的には、コントローラ２０８は、メモリ２１６を含む物理デバイスに通信可能に結合された別の物理デバイス上に含めることができる。一実施形態では、コントローラ２０８の構成要素は、分散されたコントローラとして、複数の物理デバイスにわたって散在させることができる（たとえば、いくつかの構成要素はメモリと同じダイ上にあり、いくつかの構成要素は異なるダイ、モジュール、またはボード上にある）。

ホスト２０２は、メモリデバイス２０６と通信するためのホストコントローラ（図２には示されていない）を含むことができる。ホストコントローラは、メモリデバイス２０６にインターフェース２０４を介してコマンドを送信することができる。ホストコントローラは、いくつかある操作の中で、データの読取り、書込み、及び／または消去のために、メモリデバイス２０６及び／またはメモリデバイス２０６上のコントローラ２０８と通信することができる。さらに、一実施形態では、ホスト２０２は、本明細書で前述したように、ＩｏＴ通信能力を有する、ＩｏＴ対応デバイスとすることができる。

メモリデバイス２０６上のコントローラ２０８及び／またはホスト２０２上のホストコントローラは、制御回路及び／またはロジック（たとえば、ハードウェア及びファームウェア）を含むことができる。一実施形態では、メモリデバイス２０６上のコントローラ２０８及び／またはホスト２０２上のホストコントローラは、物理インターフェースを含む、プリント回路基板に結合された特定用途向け集積回路（ＡＳＩＣ）とすることができる。同様に、メモリデバイス２０６及び／またはホスト２０２は、揮発性及び／または不揮発性メモリのバッファ、ならびに１つまたは複数のレジスタを含むことができる。

たとえば、図２に示すように、メモリデバイスは回路構成２１０を含むことができる。図２に示す実施形態では、回路構成２１０は、コントローラ２０８に含まれる。しかし、本開示の実施形態は、そのようには限定されない。たとえば、一実施形態では、回路構成２１０は、（コントローラ２０８内の代わりに）メモリ２１６内（たとえば、メモリ２１６と同じダイ上）に含まれる場合がある。回路構成２１０は、たとえば、ハードウェア、ファームウェア、及び／またはソフトウェアを含むことができる。

回路構成２１０は、メモリ２１６内（たとえば、メモリアレイ２０１内）に貯蔵されたデータを認証（たとえば、オーセンティケーション及び／または立証）するためのランタイム暗号学的ハッシュ２４１を生成することができる。本明細書で使用される場合、メモリアレイ２０１内に貯蔵されたデータを認証することには、データが本物であり（たとえば、最初にプログラムされたものと同じであり）、ハッキング動作または他の認可されていない変化によっては変更されていないことのオーセンティケーション及び／または立証が含まれ得る、及び／または関連し得る。メモリアレイ２０１に貯蔵されたデータのランタイム暗号学的ハッシュ２４１は、たとえば、ＳＨＡ－２５６の暗号学的ハッシュを含むことができる。さらに、メモリアレイ２０１に貯蔵されたデータのランタイム暗号学的ハッシュ２４１は、２５６バイトのデータを含むことができる。

メモリアレイ２０１に貯蔵されたデータのランタイム暗号学的ハッシュ２４１は、たとえば、回路構成２１０により、生成（たとえば、計算）することができる。そのような実施例では、貯蔵されたデータのランタイム暗号学的ハッシュ２４１は、外部のデータをインターフェース２０４上で移動することなく、メモリデバイス２０６によって内部で生成することができる。追加の実施例として、データのランタイム暗号学的ハッシュ２４１は、外部エンティティから通信させることができる。たとえば、ホスト２０２は、メモリアレイ２０１に貯蔵されたデータのランタイム暗号学的ハッシュ２４１を生成し、生成されたランタイム暗号学的ハッシュ２４１をメモリデバイス２０６に送信することができる（たとえば、回路構成２１０は、メモリアレイ２０１に貯蔵されたデータのランタイム暗号学的ハッシュ２４１をホスト２０２から受領することができる）。

ランタイム暗号学的ハッシュ２４１は、たとえば、回路構成２１０により、ホスト２０２から受領されたコマンドなどの外部のコマンドに基づき（たとえば、外部のコマンドに応じて）生成（たとえば、計算）することができる。たとえば、ランタイム暗号学的ハッシュ２４１は、メモリアレイ２０１に貯蔵されたデータを読み込むこと、及び、データをハッシュ化するためにハッシュ関数を使用することにより、生成することができる。追加の実施例として、ホスト２０２は、ランタイム暗号学的ハッシュ２４１を生成し、生成されたランタイム暗号学的ハッシュ２４１をメモリデバイス２０６に送信する（たとえば、提供する）ことができる（たとえば、回路構成２１０は、ランタイム暗号学的ハッシュ２４１をホスト２０２から受領することができる）。

図２に示すように、ランタイム暗号学的ハッシュ２４１は、メモリアレイ２０１に貯蔵することができる。たとえば、ランタイム暗号学的ハッシュ２４１は、メモリデバイス２０６及び／またはホスト２０２のユーザにアクセス不可能なメモリアレイ２０１の一部（たとえば、メモリアレイ２０１の「隠れた」領域）に貯蔵することができる。

一実施形態では、メモリアレイ２０１（たとえば、アレイ２０１のサブセット、またはアレイ２０１全体）は、安全なアレイ（たとえば、制御下に維持されるメモリ２１６のあるエリア）とすることができる。いくつかの実施例では、ユーザは、安全なアレイにアクセス（たとえば、書込み、読取り、または消去）することができない。たとえば、メモリアレイ２０１に貯蔵されたデータには、変動しやすいアプリケーションのために実行されるホストファームウェア及び／またはコードなどの、変動しやすい（たとえば、非ユーザ）データが含まれ得る。そのような実施形態では、一対の不揮発性レジスタを、安全なアレイを規定するために使用することができる。たとえば、図２に示す実施形態では、回路構成２１０は、安全なアレイを規定するために使用することができるレジスタ２１４－１及び２１４－２を含んでいる。たとえば、レジスタ２１４－１は、安全なアレイのアドレス（たとえば、データの始点のＬＢＡ）を規定することができ、レジスタ２１４－２は、安全なアレイのサイズ（たとえば、データの終点のＬＢＡ）を規定することができる。安全なアレイが規定されると、回路構成２１０は、本物であることを証明され、再現防止プロテクトがされたコマンドを使用して、本明細書ではゴールデンハッシュ２４３と称される場合がある、安全なアレイに関連する暗号学的ハッシュ２４３を生成（たとえば、計算）することができる（たとえば、それにより、メモリデバイス２０６のみがゴールデンハッシュ２４３を知っており、メモリデバイス２０６のみが、ゴールデンハッシュ２４３を生成及びアップデートすることが可能であるようになっている）。ゴールデンハッシュ２４３は、メモリアレイ２０１のアクセス不可能な部分に貯蔵される場合があり、本明細書にさらに記載するように、安全なアレイのデータを認証するプロセスの間に使用することができる。

メモリデバイス２０６（たとえば、回路構成２１０）は、メモリアレイ２０１に貯蔵されたデータを認証することができる。たとえば、回路構成２１０は、メモリデバイス２０６の起動（たとえば、電源オン及び／または電力アップ）に応じて、メモリデバイス２０６の電源オフの前に、及び／または、ホスト２０２がアイドリング状態である（たとえば、ホスト２０２がメモリデバイス２０６にコマンドを送信していない）場合に、アレイ２０１に貯蔵されたデータを認証することができる。したがって、メモリアレイ２０１に貯蔵されたデータの認証は、メモリデバイス２０６の電源オフの前、及び／または、ホスト２０２がアイドリング状態である場合に、メモリデバイス２０６が起動されると、（たとえば、自動的に）開始され得る。

さらなる実施例として、回路構成２１０は、メモリアレイ２０１に貯蔵されたデータの認証を開始することができる。たとえば、ホスト２０２は、コマンドをメモリデバイス２０６（たとえば、回路構成２１０）に送信して、メモリアレイ２０１に貯蔵されたデータの認証を開始することができる。

メモリアレイ２０１が安全なアレイである実施形態では、本明細書で前述したゴールデンハッシュ２４３は、メモリアレイ２０１に貯蔵されたデータを認証するために使用される場合もある。たとえば、ランタイム暗号学的ハッシュ２４１は、生成（たとえば、計算）され、ゴールデンハッシュ２４３と比較され得る。この比較が、ランタイム暗号学的ハッシュ２４１とゴールデンハッシュ２４３とがマッチしている（たとえば等しい）ことを示している場合、安全なアレイが変更されておらず、したがって、その中に貯蔵されたデータが正当なものであると判定することができる。しかし、この比較が、ランタイム暗号学的ハッシュ２４１とゴールデンハッシュ２４３とがマッチしていないことを示している場合、このことは、安全なアレイに貯蔵されたデータが（たとえば、ハッカーまたはメモリ内の欠陥に起因して）変更されたことを示す場合があり、このことは、ホスト２０２に報告され得る。

ランタイム暗号学的ハッシュ２４１は、回路構成２１０がコンピュータシステム２００の電源オフを検出することに応じて、生成、及び／またはゴールデンハッシュ２４３と比較され得る。回路構成２１０は、たとえば、コントローラ２０８がホスト２０２から電源オフコマンドを受領することにより、電源オフを検出することができる。いくつかの実施例では、ランタイム暗号学的ハッシュ２４１は、回路構成２１０が、ホスト２０２がアイドリング状態であることを検出することに応じて、生成、及び／またはゴールデンハッシュ２４３と比較され得る。いくつかの実施例では、回路構成２１０は、コントローラ２０８がホスト２０２からの待機中のコマンドを有していない場合にホスト２０２がアイドリング状態であると判定することができる。

図２に示すように、電源オフカウンタ２４５及び／または電源オンカウンタ２４７は、限定ではないが、メモリアレイ２０１に貯蔵することができる。いくつかの実施例では、電源オフカウンタ２４５、電源オフカウンタ２４５によってカウントされた電源オフの数、電源オンカウンタ２４７、及び／または、電源オンカウンタ２４７によってカウントされた電源オンの数は、メモリデバイス２０６及び／またはホスト２０２のユーザにアクセス不可能なメモリアレイ２０１の部分（たとえば、メモリアレイ２０１の「隠れた」領域）に貯蔵することができる。たとえば、電源オフカウンタ２４５によってカウントされた電源オフの数、及び／または、電源オンカウンタ２４７によってカウントされた電源オンの数は、ホスト２０２が、電源オフカウンタ２４５によってカウントされた数、及び／または電源オンカウンタ２４５によってカウントされた数を変更することを防止するために、メモリアレイ２０１の隠れた領域内に貯蔵することができる。いくつかの実施例では、電源オフカウンタ２４５及び／または電源オンカウンタ２４７は、単調カウンタとすることができる。電源オフカウンタ２４５は、コンピュータシステム２００が電源オフにされる毎にインクリメントすることができ、電源オンカウンタ２４７は、コンピュータシステム２００が電源オンにされる毎にインクリメントすることができる。たとえば、電源オフカウンタは、コンピュータシステム２００の電源オフの前（たとえば、メモリデバイス２０６がホスト２０２から電源オフのコマンドを受領した際）、及び／または、ランタイム暗号学的ハッシュと暗号学的ハッシュとが等しいことに応じて、インクリメントすることができる。

いくつかの実施形態では、アレイ２０１及び／またはアレイ２０１の一部は、電源オフカウンタ２４５のインクリメントに応じて、及び／または、コンピュータシステム２００の電源オフの前に、リードオンリーモードに設定することができる。たとえば、メモリデバイス２０６及び／またはホスト２０２のユーザにアクセス不可能なメモリアレイ２０１の部分（たとえば、メモリアレイ２０１の「隠れた」領域）は、リードオンリーモードに設定することができる。メモリアレイ２０１及び／またはメモリアレイ２０１の一部を、リードオンリーに調整することにより、メモリアレイ２０１及び／またはメモリアレイ２０１の一部がエラーになることを防止することができる。

電源オンカウンタ２４７は、コンピュータシステム２００の電源オンに応じてインクリメントすることができる。たとえば、電源オンカウンタ２４７は、コンピュータシステム２００が電源オンのコマンドを受領することに応じてインクリメントすることができる。電源オフカウンタ２４５は、電源オンカウンタ２４７のインクリメントに応じて、及び／または、コンピュータシステム２００が電源オンされると、電源オンカウンタ２４７と比較され得る。いくつかの実施例では、メモリアレイ２０１は、電源オンカウンタ２４５と電源オフカウンタ２４７とが等しいことに応じて、読取り及び書込みモードに設定することができる。

図２に示すように、エラーフラグ２４９は、メモリアレイ２０１に貯蔵することができる。たとえば、エラーフラグ２４９は、メモリデバイス２０６及び／またはホスト２０２のユーザにアクセス不可能なメモリアレイ２０１の部分（たとえば、メモリアレイ２０１の「隠れた」領域）に貯蔵することができる。エラーフラグ２４９は、アレイ２０１のデータがエラーになっていることに応じて提供することができる。たとえば、電源オンカウンタ２４７と電源オフカウンタ２４５とが異なっていることは、アレイ２０１のデータがエラーになっていることを示している。いくつかの実施例では、データは、電源オンカウンタ２４７と電源オフカウンタ２４５とが異なっていることに応じて、アレイ２０１内で修復して、エラーになっているデータを置き換えることができる。

いくつかの実施例では、認証フラグ２５１を、メモリアレイ２０１に貯蔵することができる。認証フラグ２５１は、メモリデバイス２０６及び／またはホスト２０２のユーザにアクセス不可能なメモリアレイ２０１の部分（たとえば、メモリアレイ２０１の「隠れた」領域）に貯蔵することができる。認証フラグ２５１は、アレイ２０１のデータが認証されていることを示すことができる。認証フラグ２５１は、アレイ２０１のデータが認証されたときから変更されていないこと、したがって、アレイ２０１のデータが認証されることを必要としないことをも示すことができる。したがって、認証フラグ２５１は、ランタイム暗号学的ハッシュ２４１と暗号学的ハッシュ２４３とが等しいことに応じて引き起こされ得る。メモリ２１６を含むコンピュータシステム２００は、認証フラグ２５１が引き起こされることに応じて電源オフにすることができる。この理由は、アレイ２０１のデータが認証されているためである。いくつかの実施例では、認証フラグ２５１は、コンピュータシステム２００の電源オフの前に、アレイ２０１内の書込操作に応じて除去することができる。コンピュータシステムの電源オフの前にアレイ２０１内の書込操作が発生した場合、アレイ２０１のデータは、始動時の待ち時間を防止するために、コンピュータシステム２００の電源オフの前に認証される必要がある場合がある。いくつかの実施例では、認証フラグ２５１は、コンピュータシステム２００の電源オンに応じて消去（たとえば、除去）することができ、それにより、アレイ２０１のデータを、コンピュータシステム２００の電源オフの前に認証することができるようになっている。

図２に示す実施形態は、図示されていないさらなる回路構成、ロジック、及び／または構成要素を含むことができ、それにより、本開示の実施形態を不明瞭にしないようになっている。たとえば、メモリデバイス２０６は、Ｉ／Ｏコネクタを越え、Ｉ／Ｏ回路構成を通して提供されるアドレス信号をラッチするように、アドレス回路構成を含むことができる。アドレス信号は、メモリアレイ２０１にアクセスするように、列デコーダ及びカラムデコーダによって受領及びデコードされ得る。さらに、メモリデバイス２０６は、メモリアレイ２０１とは別の、及び／またはメモリアレイ２０１に追加で、たとえばＤＲＡＭまたはＳＤＲＡＭなどのメインメモリを含むことができる。メモリデバイス２０６のさらなる回路構成、ロジック、及び／または構成要素をさらに示す実施例は、（たとえば、図９に関連して）本明細書にさらに記載されることになる。

図３は、本開示の一実施形態に係る、例示的なデータアテステーションプロセス３６１のブロック図である。データアテステーションプロセス３６１は、メモリ３１６内（たとえば、メモリアレイ３０１内）に貯蔵されたデータ３６３を認証（たとえば、オーセンティケーション及び／または立証）するためのランタイム暗号学的ハッシュ３４１を生成することを含むことができる。本明細書で使用される場合、メモリアレイ３０１内に貯蔵されたデータ３６３を認証することには、データ３６３が本物であり（たとえば、最初にプログラムされたものと同じであり）、ハッキング動作または他の認可されていない変化によっては変更されていないことのオーセンティケーション及び／または立証を含む、及び／または関連することができる。ランタイム暗号学的ハッシュ３４１は、データ３６３をハッシュ化するために、メモリアレイ３０１に貯蔵されたデータ３６３を読み込むこと、及び暗号学的ハッシュ関数３６５を使用することにより、生成することができる。いくつかの実施例では、暗号学的ハッシュ関数３６５は、ＳＨＡ－２５６の暗号学的ハッシュ関数とすることができる。

図２に示すように、ランタイム暗号学的ハッシュ３４１（たとえば、図２のランタイム暗号学的ハッシュ２４１）は、メモリアレイ３０１（たとえば、図２のメモリアレイ２０１）に貯蔵することができる。たとえば、ランタイム暗号学的ハッシュ３４１は、メモリデバイス（たとえば、図２のメモリデバイス２０６）及び／またはホスト（たとえば、図２のホスト２０２）のユーザにアクセス不可能なメモリアレイ３０１の部分に貯蔵することができる。

一実施形態では、メモリアレイ３０１（たとえば、アレイ３０１のサブセット、またはアレイ３０１全体）は、安全なアレイとすることができる（たとえば、メモリ３１６のあるエリアが制御下に維持される）。たとえば、メモリアレイ３０１に貯蔵されたデータには、変動しやすいアプリケーションのために実行されるホストファームウェア及び／またはコードなどの、変動しやすい（たとえば、非ユーザ）データが含まれ得る。そのような実施形態では、一対の不揮発性レジスタを、安全なアレイを規定するために使用することができる。たとえば、図２に示す実施形態では、回路構成２１０は、安全なアレイを規定するために使用することができるレジスタ２１４－１及び２１４－２を含んでいる。安全なアレイが規定されると、回路構成は、本物であることを証明され、再現防止プロテクトがされたコマンドを使用して、本明細書ではゴールデンハッシュ３４３と称される場合がある、安全なアレイに関連する暗号学的ハッシュ３４３を生成（たとえば、計算）することができる（それにより、メモリデバイスのみがゴールデンハッシュ３４３を知っており、メモリデバイスのみが、ゴールデンハッシュ３４３を生成及びアップデートすることが可能であるようになっている）。ゴールデンハッシュ３４３は、メモリアレイ３０１のアクセス不可能な部分に貯蔵される場合があり、安全なアレイのデータを認証するプロセスの間に使用することができる。

データアテステーションプロセス３６１は、メモリデバイス（たとえば、図２のメモリデバイス２０６）の起動（たとえば、電源オン及び／または電力アップ）に応じて、メモリデバイスの電源オフの前、及び／またはホスト（たとえば、図２のホスト２０２）がアイドリングしている場合に、開始することができる。したがって、メモリアレイ３０１に貯蔵されたデータ３６３の認証は、メモリデバイスの電源オフの前、及び／または、ホストがアイドリング状態である場合に、メモリデバイスが起動された際に（たとえば、自動的に）開始され得る。さらなる実施例として、データアテステーションプロセス３６１は、メモリアレイ３０１に貯蔵されたデータ３６３の認証を開始するためのコマンドをホストから受領することに応じて開始され得る。

ランタイム暗号学的ハッシュ３４１は、生成（たとえば、計算）され、ゴールデンハッシュ３４３と比較され得る。この比較３６７が、ランタイム暗号学的ハッシュ３４１とゴールデンハッシュ３４３とがマッチしている（たとえば等しい）ことを示している場合、安全なアレイ３０１が変更されておらず、したがって、その中に貯蔵されたデータ３６３が正当なもの３６９であり、データアテステーションプロセス３６１を完了することができると判定することができる。いくつかの実施例では、認証フラグ（たとえば、図２の認証フラグ２５１）は、ランタイム暗号学的ハッシュ３４１とゴールデンハッシュ３４３とがマッチすることに応じて引き起こされ得る。認証フラグは、（たとえば、図２に関して）本明細書で前述したように、安全なアレイ３０１のデータ３６３が認証されていることを示すことができる。しかし、この比較３６７が、ランタイム暗号学的ハッシュ３４１とゴールデンハッシュ３４３とがマッチしていないことを示している場合、このことは、安全なアレイ３０１に貯蔵されたデータ３６３が（たとえば、ハッカーまたはメモリ内の欠陥に起因して）エラーになっていること３７１を示す場合がある。安全なアレイ３０１のデータ３６３のエラーは、ホスト（たとえば、図２のホスト２０２）に報告することができる。いくつかの実施例では、安全なアレイ３０１のデータ３６３を修復することができる。

ランタイム暗号学的ハッシュ３４１は、コンピュータシステム（たとえば、図２のコンピュータシステム２００）の電源オフを検出することに応じて、生成、及び／またはゴールデンハッシュ３４３と比較され得る。いくつかの実施例では、ランタイム暗号学的ハッシュ３４１は、ホスト（たとえば、図２のホスト２０２）がアイドリング状態であることを検出することに応じて、生成、及び／またはゴールデンハッシュ３４３と比較され得る。いくつかの実施例では、ホストは、ホストからの待機状態のコマンドが存在しない場合にアイドリング状態とすることができる。

図４は、本開示の一実施形態に係る、ホスト４０２及びメモリデバイス４０６を含む例示的なシステムのブロック図である。ホスト４０２とメモリデバイス４０６とはそれぞれ、たとえば、図２に関して前述したホスト２０２とメモリデバイス２０６とにすることができる。

コンピュータデバイスは、各層を使用して各段階でブートすることができ、各層は、次の層が本物であることを証明するとともにロードし、各層において、ますます精巧なランタイムサービスを提供する。層は、前の層によって提供され、次の層を提供し得、それにより、層の相互接続されたウェブを形成する。このウェブは、より下の層の上に構築され、より高い順番の層を提供する。図４に示すように、層０（「Ｌ_０」）４５１及び層１（「Ｌ_１」）４５３は、ホスト内にある。層０ ４５１は、Ｆｉｒｍｗａｒｅ Ｄｅｒｉｖａｔｉｖｅ Ｓｅｃｒｅｔ（ＦＤＳ）キー４５２を層１ ４５３に提供することができる。ＦＤＳキー４５２は、層１ ４５３のコードの識別、及び他の安全性に関連するデータを記載することができる。一実施例では、特定のプロトコル（強いモノのインターネット（ＲＩＯＴ）のコアプロトコルなど）は、このプロトコルがロードした層１ ４５３のコードを認証するために、ＦＤＳ４５２を使用することができる。一実施例では、特定のプロトコルは、デバイス識別組成エンジン（ＤＩＣＥ：ｄｅｖｉｃｅ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｃｏｍｐｏｓｉｔｉｏｎ ｅｎｇｉｎｅ）及び／またはＲＩＯＴコアプロトコルを含むことができる。一実施例として、ＦＤＳは、層１のファームウェアイメージ自体、認可された層１のファームウェアを暗号学的に識別するマニフェスト、安全なブートの実施態様の文脈における、サインされたファームウェアのファームウェアバージョン数、及び／または、デバイスに関する安全性に重要な構成の設定を含むことができる。デバイスシークレット４５８は、ＦＤＳ４５２を生成するために使用することができ、ホスト４０２のメモリ内に貯蔵することができる。

ホストは、矢印４５４によって示すように、メモリデバイス４０６にデータを伝達することができる。伝達されたデータは、公開キー、証明キー（たとえば、外部の識別の証明）、及び／または外部の公開キーである、外部の識別を含むことができる。メモリデバイス４０６の層２（「Ｌ_２」）４５５は、伝達されたデータを受領することができ、オペレーティングシステム（「ＯＳ」）４５７の動作において、また、第１のアプリケーション４５９－１及び第２のアプリケーション４５９－２上でデータを実行することができる。

例示的操作では、ホスト４０２は、デバイスのシークレット４５８を読み取り、層１ ４５３の識別をハッシュ化し、以下を含む計算を実施することができる。
Ｋ_Ｌ１＝ＫＤＦ［Ｆｓ（ｓ），ハッシュ（「不変の情報」）］
ここで、Ｋ_Ｌ１は、外部の公開キーであり、ＫＤＦ（たとえば、Ｎａｔｉｏｎａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ（ＮＩＳＴ）のＳｐｅｃｉａｌ Ｐｕｂｌｉｃａｔｉｏｎ ８００－１０８に規定されるＫＤＦ）はキー導出関数（たとえば、ＨＭＡＣ－ＳＨＡ２５６）であり、Ｆｓ（ｓ）は、デバイスのシークレット５５８である。ＦＤＳ５５２は、以下を実施することによって判定され得る。
ＦＤＳ＝ＨＭＡＣ－ＳＨＡ２５６［Ｆｓ（ｓ），ＳＨＡ２５６（「不変の情報」）］
同様に、メモリデバイス４０６は、矢印４５６によって示すように、ホスト４０２にデータを伝達することができる。

図５は、本開示の一実施形態に係る、複数のパラメータを判定するための例示的プロセスのブロック図である。図５は、外部の公の識別、外部の証明、及び外部の公開キーを含むパラメータの判定の実施例であり、これらは、次いで、矢印５５４によって示すように、メモリデバイス（たとえば、図４の４０６）の層２（たとえば層２ ４５５）に送信することができる。図５の層０（「Ｌ_０」）５５１は、図４の層０ ４５１に対応し、同様に、ＦＤＳ５５２はＦＤＳ４５２に対応し、層１ ５５３は層１ ４５３に対応し、矢印５５４と矢印５５６とは、それぞれ矢印４５４と矢印４５６とに対応する。

層０ ５５１からのＦＤＳ５５２は、層１ ５５３に送信され、非対称のＩＤジェネレータ５６１により、公の識別（「ＩＤ_{ｌｋ ｐｕｂｌｉｃ}」）５６５及び非公開の識別５６７を生成するために使用される。短縮された「ＩＤ_{ｌｋ ｐｕｂｌｉｃ}」では、「ｌｋ」が層ｋ（この実施例では、層１）を示し、「ｐｕｂｌｉｃ」が、識別が公に共有されていることを示している。公の識別５６５は、ホストの層１ ５５３の右に外側に延びる矢印によって共有されるように示されている。生成された非公開の識別５６７は、エンクリプタ５７３へのキーの入力として使用される。エンクリプタ５７３は、データを暗号化するために使用される任意のプロセッサ、コンピュータデバイスなどとすることができる。

ホストの層１ ５５３は、非対称のキージェネレータ５６３を含むことができる。少なくとも１つの実施例では、ランダム数ジェネレータ（ＲＮＤ）５３６が、任意選択的に、ランダム数を非対称のキージェネレータ５６３に入力することができる。非対称のキージェネレータ５６３は、公開キー（「Ｋ_{Ｌｋ ｐｕｂｌｉｃ}」）５６９（外部の公開キーと称される）と、図４のホスト４０２などのホストに関連する非公開キー（「Ｋ_{ＬＫ ｐｒｉｖａｔｅ}」）５７１（外部の非公開キーと称される）とを生成することができる。外部の公開キー５６９は、エンクリプタ５７３への（データとしての）入力とすることができる。エンクリプタ５７３は、外部の非公開の識別５６７及び外部の公開キー５６９の入力を使用して、結果Ｋ’５７５を生成することができる。外部の非公開キー５７１及び結果Ｋ’５７５は、追加のエンクリプタ５７７へ入力することができ、出力Ｋ’’５７９となる。出力Ｋ’’５７９は、層２（図４の４５５）に伝達される外部の証明（「ＩＤ_Ｌ１ Ｃｅｒｔｉｆｉｃａｔｅ」）５８１である。外部の証明５８１は、デバイスから送信されたデータの起源を確認、及び／または本物であることを証明する能力を提供することができる。一実施例として、ホストから送信されたデータは、図７に関してさらに記載するように、証明を確認することにより、ホストの識別に関連することができる。さらに、外部の公開キー（「Ｋ_{Ｌ１ ｐｕｂｌｉｃ ｋｅｙ}」）５８３を層２に送信することができる。したがって、ホストの公の識別５６５、証明５８１、及び外部の公開キー５８３を、メモリデバイスの層２に伝達することができる。

図６は、本開示の一実施形態に係る、複数のパラメータを判定するための例示的プロセスのブロック図である。図６は、デバイスの識別（「ＩＤ_Ｌ２ ｐｕｂｌｉｃ」）６６６、デバイスの証明（ＩＤ_Ｌ２ Ｃｅｒｔｉｆｉｃａｔｅ）６８２、及びデバイスの公開キー（「Ｋ_{Ｌ２ ｐｕｂｌｉｃ ｋｅｙ}」）６８４を生成するメモリデバイス（たとえば、図４のメモリデバイス４０６）の層２ ６５５を示している。

図５に記載されるように、ホストの層１からメモリデバイスの層２ ６５５に伝達される外部の公開キー（「Ｋ_{Ｌ１ ｐｕｂｌｉｃ ｋｅｙ}」）６８３は、メモリデバイスの公の識別（「ＩＤ_{ｌｋ ｐｕｂｌｉｃ}」）６６６及び非公開の識別６６８を生成するために、メモリデバイスの非対称ＩＤジェネレータ６６２によって使用される。短縮された「ＩＤ_{ｌｋ ｐｕｂｌｉｃ}」では、「ｌｋ」が層ｋ（この実施例では、層２）を示し、「ｐｕｂｌｉｃ」が、識別が公に共有されていることを示している。公の識別６６６は、層２ ６５５の右に外側に延びる矢印によって共有されるように示されている。生成された非公開の識別６６８は、エンクリプタ６７４へのキーの入力として使用される。

メモリデバイスの層２ ６５５は、非対称のキージェネレータ６６４を含むことができる。少なくとも１つの実施例では、ランダム数ジェネレータ（ＲＮＤ）６３８が、任意選択的に、ランダム数を非対称のキージェネレータ６６４に入力することができる。非対称のキージェネレータ６６４は、公開キー（「Ｋ_{Ｌｋ ｐｕｂｌｉｃ}」）６７０（デバイスの公開キーと称される）と、図４のメモリデバイス４０６などのメモリデバイスに関連する非公開キー（「Ｋ_{ＬＫ ｐｒｉｖａｔｅ}」）６７２（デバイスの非公開キーと称される）を生成することができる。デバイスの公開キー６７０は、エンクリプタ６７４への（データとしての）入力とすることができる。エンクリプタ６７４は、デバイスの非公開の識別６６８及びデバイスの公開キー６７０の入力を使用して、結果Ｋ’６７６を生成することができる。デバイスの非公開キー６７２及び結果Ｋ’６７６は、追加のエンクリプタ６７８への入力とすることができ、出力Ｋ’’６８０となる。出力Ｋ’’６８０は、層１（たとえば、図４の層１ ４５３）に戻すように伝達されるデバイスの証明（「ＩＤ_Ｌ２ ｃｅｒｔｉｆｉｃａｔｅ」）６８２である。デバイスの証明６８２は、デバイスから送信されたデータの起源を確認、及び／または本物であることを証明する能力を提供することができる。一実施例として、メモリデバイスから送信されたデータは、図７に関してさらに記載するように、証明を確認することにより、メモリデバイスの識別に関連することができる。さらに、デバイスの公開キー（「Ｋ_{Ｌ２ ｐｕｂｌｉｃ ｋｅｙ}」）６８４を層１に送信することができる。したがって、メモリデバイスの公の識別６６６、証明６８２、及びデバイスの公開キー６８４を、ホストの層１に伝達することができる。

一実施例では、ホストがメモリデバイスから公開キーを受領することに応じて、ホストは、デバイスの公開キーを使用して、メモリデバイスに送信されるデータを暗号化することができる。逆に、メモリデバイスは、外部の公開キーを使用して、ホストに送信されるデータを暗号化することができる。デバイスの公開キーを使用して暗号化されたデータをメモリデバイスが受領することに応じて、メモリデバイスは、それ自体のデバイスの非公開キーを使用してデータを解読することができる。同様に、外部の公開キーを使用して暗号化されたデータをホストが受領することに応じて、ホストは、それ自体の外部の非公開キーを使用してデータを解読することができる。デバイスの非公開キーが、メモリデバイスの外部の別のデバイスと共有されておらず、また、外部の非公開キーがホストの外部の別のデバイスと共有されていないことから、メモリデバイス及びホストに送信されたデータは安全なままである。

図７は、本開示の一実施形態に係る、証明を確認する例示的プロセスのブロック図である。図７に示される実施例では、公開キー７８３、証明７８１、及び公の識別７６５が、ホストから（たとえば、図４のホスト４０２の層１ ４５３から）提供される。証明７８１及び外部の公開キー７８３のデータは、解読器７８５への入力として使用することができる。解読器７８５は、データを解読するために使用される任意のプロセッサ、コンピュータデバイスなどとすることができる。証明７８１及び外部の公開キー７８３の解読の結果は、公の識別とともに、二次解読器７８７への入力として使用することができ、出力の結果となる。外部の公開キー７８３及び解読器７８７からの出力は、７８９で図示するように、証明が確認されたかを示すことができ、出力としてのｙｅｓまたはｎｏ７９１の結果となる。証明が確認されることに応じて、確認される、デバイスから受領されたデータは、許容、暗号化、及び処理することができる。証明が確認されないことに応じて、確認される、デバイスから受領されたデータは、廃棄、除去、及び／または無視することができる。この方法で、不正なデータを送信する不正なデバイスを検出し、避けることができる。実施例として、処理されるデータを送信するハッカーを識別することができ、ハッキングデータは処理されない。

図８は、本開示の一実施形態に係る、シグネチャーを確認する例示的プロセスのブロック図である。後の拒絶（ｒｅｐｕｄｉａｔｉｏｎ）を避けるために、確認される場合があるデータをデバイスが送信している例では、シグネチャーを生成し、データとともに送信することができる。一実施例として、第１のデバイスは、第２のデバイスのリクエストをする場合があり、第２のデバイスがリクエストを実施すると、第１のデバイスは、第１のデバイスがそのようなリクエストをしていないことを示す場合がある。シグネチャーを使用するなど、拒絶防止のアプローチは、第１のデバイスによる拒絶を避けることができ、第２のデバイスが、後の困難性を伴わずにリクエストされたタスクを実施することができることを保証している。

メモリデバイス８０６（図２のメモリデバイス２０６など）は、データ８９０をホスト（図２のホスト２０２など）に送信することができる。メモリデバイス８０６は、８９４において、デバイスの非公開キー８７１を使用してシグネチャー８９６を生成することができる。シグネチャー８９６は、ホスト８０２に伝達することができる。ホスト８０２は、８９８において、前に受領されたデータ８９２及び外部の公開キー８６９を使用するシグネチャーを評価することができる。この方法で、シグネチャーは、非公開キーを使用して生成され、公開キーを使用して確認される。この方法で、特有のシグネチャーを生成するために使用される非公開キーは、シグネチャーを送信するデバイスに対し非公開のままとすることができ、一方、受領するデバイスが、確認のために、送信するデバイスの公開キーを使用してシグネチャーを解読することを可能にしている。このことは、受領するデバイスの公開キーを使用して、送信するデバイスによって暗号化され、受領器の非公開キーを使用して、受領するデバイスによって解読されるデータの暗号化／解読とは対照的なものである。少なくとも１つの実施例では、本デバイスは、内部の暗号学的プロセス（たとえば、Ｅｌｌｉｐｔｉｃａｌ Ｃｕｒｖｅ Ｄｉｇｉｔａｌ ｓｉｇｎａｔｕｒｅ（ＥＣＤＳＡ））または類似のプロセスを使用することにより、デジタルシグネチャーを確認することができる。

図９は、本開示の一実施形態に係る、例示的なメモリデバイス９０６のブロック図である。メモリデバイス９０６は、たとえば、図２に関して前述したメモリデバイス２０６にすることができる。

図９に示すように、メモリデバイス９０６は、複数のメモリアレイ９０１－１～９０１－７を含み得る。メモリアレイ９０１－１～９０１－７は、図１に関して前述したメモリアレイ１０１に類似とすることができる。さらに、図９に示す実施例では、メモリアレイ９０１－３は安全なアレイであり、メモリアレイ９０１－６のサブセット９１１は、安全なアレイを備え、メモリアレイ９０１－７のサブセット９１３及び９１５は、安全なアレイを備えている。サブセット９１１、９１３、及び９１５は、各々が、たとえば４キロバイトのデータを含むことができる。しかし、本開示の実施形態は、特定の数または配置のメモリアレイまたは安全なアレイには限定されない。

図９に示すように、メモリデバイス９０６は、改善（たとえば、リカバリー）ブロック９１７を含み得る。改善ブロック９１７は、メモリデバイス９０６の操作の間に発生する場合があるエラー（たとえば、ミスマッチ）のケースでは、データのソースとして使用することができる。改善ブロック９１７は、ホストによってアドレス指定可能であるメモリデバイス９０６のエリアの外側である場合がある。

図９に示すように、メモリデバイス９０６は、シリアル周辺インターフェース（ＳＰＩ）９０４及びコントローラ９０８を含み得る。メモリデバイス９０６は、（たとえば、図２に関して）本明細書で前述したように、ホスト及びメモリアレイ９０１－１～９０１－７と通信するためにＳＰＩ９０４及びコントローラ９０８を使用することができる。

図９に示すように、メモリデバイス９０６は、メモリデバイス９０６の安全性を管理するための安全なレジスタ９１９を含み得る。たとえば、安全なレジスタ９１９は、アプリケーションコントローラを構成し、外部に通信することができる。さらに、安全なレジスタ９１９は、オーセンティケーションコマンドによって修正可能である場合がある。

図９に示すように、メモリデバイス９０６は、キー９２１を含み得る。たとえば、メモリデバイス９０６は、ルートキー、ＤＩＣＥ－ＲＩＯＴキー、及び／または他の外部のセッションのキーなどのキーを貯蔵するための８つの異なるスロットを含むことができる。

図９に示すように、メモリデバイス９０６は、電子的に消去可能でプログラム可能なリードオンリメモリ（ＥＥＰＲＯＭ）９２３を含み得る。ＥＥＰＲＯＭ９２３は、ホストに利用可能な安全な不揮発性エリアを提供することができ、このエリアで、個別のデータのバイトを消去及びプログラムすることができる。

図９に示すように、メモリデバイス９０６はカウンタ（たとえば、単調カウンタ）９２５を含むことができる。カウンタ９２５は、ホストから受領され、及び／またはホストに送信された（コマンドセットまたはシークエンスをサインするための）コマンドに関するリプレイ防止メカニズム（たとえば、フレッシュさのジェネレータ）として使用することができる。たとえば、メモリデバイス９０６は、６つの異なる単調カウンタを含むことができ、これら単調カウンタの２つは、本物であることが証明されたコマンドに関するメモリデバイス９０６によって使用される場合があり、単調カウンタの４つは、ホストによって使用される場合がある。

図９に示すように、メモリデバイス９０６は、ＳＨＡ－２５６の暗号学的ハッシュ関数９２７、及び／またはＨＭＡＣ－ＳＨＡ２５６の暗号学的ハッシュ関数９２９を含むことができる。ＳＨＡ－２５６の暗号学的ハッシュ関数９２７及び／またはＨＭＡＣ－ＳＨＡ２５６の暗号学的ハッシュ関数９２９は、本明細書に前述したように、メモリアレイ９０１－１～９０１－７に貯蔵されたデータを認証するために使用される暗号学的ハッシュ及び／またはゴールデンハッシュを生成するために、メモリデバイス９０６により使用され得る。さらに、メモリデバイス９０６は、ＤＩＣＥ－ＲＩＯＴ９３１のＬ０及びＬ１を支持することができる。

特定の実施形態を本明細書において説明及び記載してきたが、当業者には、同じ結果を達成するために計算された配置が、図示の特定の実施形態の代わりにされ得ることを理解されたい。本開示は、本開示の複数の実施形態の適用形態または変形形態をカバーすることが意図されている。上の記載は、説明的方式でされたものであり、限定的方式でされたものではないことを理解されたい。本明細書に明確には記載されていない、上述の実施形態の組合せ、及び他の実施形態は、上の記載を確認することで、当業者には明らかとなるであろう。本開示の複数の実施形態の範囲には、上述の構造及び方法が使用される他のアプリケーションが含まれる。したがって、本開示の複数の実施形態の範囲は、添付の特許請求の範囲を、そのような特許請求の範囲が資格を与えた均等の完全な範囲とともに参照することによって判定されるべきである。

前述の詳細な説明では、本開示を合理化する目的のために、いくつかの特徴が単一の実施形態でともにグループ化されている。この開示の方法は、本開示の開示された実施形態が、各請求項で明確に述べられたものより多くの特徴を使用しなければならないことの意図を反映するものとしては解釈されないものとする。むしろ、添付の特許請求の範囲が反映するものとして、発明的主題が、単一の開示の実施形態のすべての特徴よりも少ない特徴によるものである。このため、添付の特許請求の範囲は、本明細書によって詳細な説明に組み込まれており、各請求項は、別々の実施形態として、それ自体で自立している。

Claims (17)

1. 装置であって、
   メモリと、
   回路構成であって、
   前記装置の電源をオフにするコマンドを受領するか、ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出することと、
   前記装置の電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、ランタイム暗号学的ハッシュを生成することと、
   前記装置の電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、前記ランタイム暗号学的ハッシュをゴールデン暗号学的ハッシュと比較することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの一部に貯蔵されている、前記比較することと、
   を行うように構成された、前記回路構成と、を備えている、前記装置。
2. 前記回路構成が、前記メモリの前記一部に貯蔵されたデータを読み取ること、及び、前記データをハッシュ化するためにハッシュ関数を使用することにより、前記ランタイム暗号学的ハッシュを生成するように構成されている、請求項１に記載の装置。
3. メモリ内のデータアテステーション方法であって、
   前記メモリの電源をオフにするコマンドを受領するか、ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出することと、
   前記メモリの電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、ランタイム暗号学的ハッシュを生成することと、
   前記メモリの電源をオフにする前記コマンドを受領するか、前記ホストがアイドリング状態であることを検出することに応じて、前記ランタイム暗号学的ハッシュがゴールデン暗号学的ハッシュに等しいかを判定することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの一部に貯蔵されている、前記判定することと、
   前記ランタイム暗号学的ハッシュと前記ゴールデン暗号学的ハッシュとが等しいことに応じて、電源オフカウンタをインクリメントすることと、を含む、前記方法。
4. 前記メモリの前記一部を、前記電源オフカウンタのインクリメントに応じて、前記メモリの電源をオフにする前に、リードオンリーモードに設定することをさらに含む、請求項３に記載の方法。
5. 前記メモリの電源をオンにすることをさらに含む、請求項４に記載の方法。
6. 前記メモリの電源をオンにすることに応じて電源オンカウンタをインクリメントすることをさらに含む、請求項５に記載の方法。
7. 前記電源オンカウンタのインクリメントに応じて、前記電源オンカウンタが前記電源オフカウンタに等しいかを判定することをさらに含む、請求項６に記載の方法。
8. 前記電源オンカウンタと前記電源オフカウンタとが等しいことに応じて、前記メモリの前記一部を読取り及び書込みモードに設定することをさらに含む、請求項７に記載の方法。
9. 前記電源オンカウンタと前記電源オフカウンタとが異なっていることに応じて、エラーフラグを提供することをさらに含む、請求項８に記載の方法。
10. メモリ内のデータアテステーション方法であって、
    ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにするコマンドを受領することと、
    前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにする前記コマンドを受領することに応じて、前記ホストに結合されたメモリの一部に貯蔵されたデータからランタイム暗号学的ハッシュを生成することと、
    前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにする前記コマンドを受領することに応じて、前記ランタイム暗号学的ハッシュをゴールデン暗号学的ハッシュと比較することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの前記一部に貯蔵されている、前記比較することと、を含む、前記方法。
11. 前記メモリの前記一部に貯蔵された前記データの前記ゴールデン暗号学的ハッシュが、ＳＨＡ－２５６の暗号学的ハッシュを含む、請求項１０に記載の方法。
12. 前記ランタイム暗号学的ハッシュと前記ゴールデン暗号学的ハッシュとが等しいことに応じて、認証フラグを引き起こすことをさらに含む、請求項１０に記載の方法。
13. 前記メモリの電源をオンにすることをさらに含む、請求項１０に記載の方法。
14. 前記メモリの電源をオンにすることに応じて、前記認証フラグを消去することをさらに含む、請求項１２に記載の方法。
15. ホストと、
    メモリと、
    回路構成であって、
    前記ホストからのコマンドを受領することなく特定の期間が経過したことに応じて前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにするコマンドを受領することと、
    前記ホストがアイドリング状態であることを検出するか、前記メモリの電源をオフにする前記コマンドを受領することに応じて、前記メモリの一部に貯蔵されたデータを読み取ること、及び、前記データをハッシュ化するためにハッシュ関数を使用することにより、ランタイム暗号学的ハッシュを生成することと、
    前記ランタイム暗号学的ハッシュの生成に応じて前記ランタイム暗号学的ハッシュをゴールデン暗号学的ハッシュと比較することであって、前記ゴールデン暗号学的ハッシュは、本物であることが証明され、再現防止プロテクトがされたコマンドを使用して生成され、前記メモリの前記一部に貯蔵されている、前記比較することと、
    をするように構成された前記回路構成と、を備えたシステム。
16. 前記回路構成は、前記ゴールデン暗号学的ハッシュと前記ランタイム暗号学的ハッシュとが等しいことに応じて、認証フラグを引き起こすように構成されている、請求項１５に記載のシステム。
17. 前記システムの電源をオフにする前に、前記メモリの前記一部への書込操作に応じて、前記認証フラグが除去される、請求項１６に記載のシステム。

Images