JP2022505662A - 非同期asic - Google Patents
非同期asic Download PDFInfo
- Publication number
- JP2022505662A JP2022505662A JP2021522076A JP2021522076A JP2022505662A JP 2022505662 A JP2022505662 A JP 2022505662A JP 2021522076 A JP2021522076 A JP 2021522076A JP 2021522076 A JP2021522076 A JP 2021522076A JP 2022505662 A JP2022505662 A JP 2022505662A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit configuration
- data
- phase
- candidates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 33
- 230000001360 synchronised effect Effects 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 32
- 230000007704 transition Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 description 18
- 230000000630 rising effect Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Dram (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本出願は、2018年10月24日に出願された米国仮特許出願第62/750180号に対する優先権を主張し、米国仮特許出願第62/750,180号の内容は、それらの全体が参照によって本明細書に援用される。
本開示は、電子回路に関連し、特に、電子デバイスの部品へとクロック信号を提供するためのシステムおよび方法に関連する。
ほとんど全てのデジタル論理デバイスが、これらのデバイスの電子部品の、時間を合わせされた挙動を始動させるために、または制御するためにクロック信号を使用している。例えば、レジスタのクロック入力へと提供されたクロック信号は、レジスタに、データ入力をデータ出力へと伝えさせる。低レベルでは、クロック信号(例えば、論理1と論理0とを交互に繰り返す周期性デジタル論理信号)は、1つまたは複数の半導体デバイス(例えば、レジスタのトランジスタ)に、伝導状態から非伝導状態へと切り替わらせ得、またはその逆をさせ得る。
デジタルデバイスにおいてクロック信号を示すためのシステムおよび方法が、開示される。いくつかの例では、ある周波数で動作するように構成された第一のクロックを備えた電子デバイスが、開示される。電子デバイスの第一の回路構成は、第一のクロックと同期するように構成されている。第二の回路構成は、第一のクロックに基づいて第二のクロックを決めるように構成されている。第二のクロックは、第一のクロックの周波数で動作するように構成されており、さらに、第一のクロックに対する位相シフトを伴って動作するように構成されている。第三の回路構成は、第二のクロックと同期するように構成されている。
以下の例の説明では、本明細書の一部を形成する付属の図面への参照がなされ、図中では、実践され得る具体的な例が、図示によって示されている。他の例が用いられ得ることと、開示される例の範囲を逸脱せずに構造の変更がなされ得ることとが理解されることとなる。
Claims (19)
- ある周波数で動作するように構成された第一のクロックと、
該第一のクロックと同期するように構成された第一の回路構成と、
該第一のクロックに基づいて第二のクロックを決めるように構成された第二の回路構成であって、該第二のクロックは、該第一のクロックの該周波数で動作するように構成されており、さらに、該第一のクロックに対する位相シフトを伴って動作するように構成されている、第二の回路構成と、
該第二のクロックと同期するように構成された第三の回路構成と
を備える電子デバイス。 - 前記第二のクロックを決めることが、
複数のクロック候補を生成することであって、該複数のクロック候補の各クロック候補が、前記第一のクロックの前記周波数で動作するように構成されており、さらに、該第一のクロックに対するそれぞれの位相シフトを伴って動作するように構成されている、ことと、
該複数のクロック候補から該第二のクロックを選ぶことと
を備える、請求項1に記載の電子デバイス。 - 前記第二のクロックが、前記複数のクロック候補のうちの、180度に最も近いそれぞれの位相シフトを有するクロック候補であるように選ばれる、請求項2に記載の電子デバイス。
- 前記第二のクロックが、前記電子デバイスのトランジスタ共振を減らすように選ばれる、請求項2に記載の電子デバイス。
- 前記電子デバイスが、ASICであり、前記第一の回路構成が、該ASICの第一の機能ブロックに対応し、前記第二の回路構成が、ディレイロックループを備え、前記第三の回路構成が、該ASICの第二の機能ブロックに対応する、請求項1に記載の電子デバイス。
- 前記電子デバイスが、さらにメモリを備え、
該電子デバイスが、該メモリに対するデータ書き込み動作を実行するように構成されており、該データ書き込み動作は、前記第一のクロックに同期され、
該電子デバイスが、該メモリに対するデータ読み取り動作を実行するように構成されており、該データ読み取り動作は、前記第二のクロックに同期される、
請求項1に記載の電子デバイス。 - 前記第一の回路構成が、さらに、前記第三の回路構成へとデータを送信するように構成されている、請求項1に記載の電子デバイス。
- 前記電子デバイスが、前記第一の回路構成および前記第三の回路構成に電子的に結合されるデータバスをさらに備え、該データバスは、第一のワイヤを含む1つまたは複数のワイヤを備え、
該第一の回路構成が、さらに、該データバスを介して該第三の回路構成へと前記データを送信するように構成されており、
該電子デバイスが、第一のラッチを含む1つまたは複数のラッチをさらに備え、該第一のラッチは、該第一のワイヤを介して該データを受信するように構成されており、該第一のラッチは、前記第一のクロックに基づいて決められる第三のクロックと同期するように構成されており、
該第一のクロックに基づいて該第三のクロックを決めることは、
複数のクロック候補を生成することであって、該複数のクロック候補のうちの各クロック候補は、該第一のクロックの前記周波数で動作するように構成されており、さらに、該第一のクロックに対するそれぞれの位相シフトを伴って動作するように構成されている、ことと、
該複数のクロック候補から該第三のクロックを選ぶことと
を備え、
該第三のクロックが、該データを送信する該第一の回路構成と、該データを受信する該第一のラッチとの間のレイテンシに基づいて該複数のクロック候補から選ばれる、
請求項7に記載の電子デバイス。 - 前記1つまたは複数のラッチのうちの各ラッチが、前記1つまたは複数のワイヤのうちのそれぞれのワイヤに対応し、該それぞれのワイヤを介して前記データを受信するように構成されており、
該1つまたは複数のラッチのうちの各ラッチが、前記複数のクロック候補から選ばれるそれぞれのクロックと同期するように構成されており、
それぞれのクロックが、該データを送信する前記第一の回路構成と、該データを受信するそのそれぞれのクロックのラッチとの間のレイテンシに基づいて該複数のクロック候補から選ばれる、
請求項8に記載の電子デバイス。 - 第一の回路構成、第二の回路構成および第三の回路構成を備える電子デバイスにおいて、
該第一の回路構成をある周波数で動作する第一のクロックと同期させることと、
該第一のクロックに基づいて第二のクロックを決めることであって、該第二のクロックは、該第一のクロックの該周波数で動作し、さらに、該第一のクロックに対する位相シフトを伴って動作する、ことと、
該第三の回路構成を該第二のクロックと同期させることと
を備える、方法。 - 前記第二のクロックを決めることが、
複数のクロック候補を生成することであって、該複数のクロック候補のうちの各クロック候補は、前記第一のクロックの前記周波数で動作し、さらに、該第一のクロックに対するそれぞれの位相シフトを伴って動作する、ことと、
該複数のクロック候補から該第二のクロックを選ぶことと
を備える、請求項10に記載の方法。 - 前記第二のクロックが、前記複数のクロック候補のうちの、180度に最も近いそれぞれの位相シフトを有するクロック候補であるように選ばれる、請求項11に記載の方法。
- 前記第二のクロックが、前記電子デバイスのトランジスタ共振を減らすように選ばれる、請求項11に記載の方法。
- 前記第一の回路構成が、ASICの第一の機能ブロックに対応し、前記第二の回路構成が、ディレイロックループを備え、前記第三の回路構成が、該ASICの第二の機能ブロックに対応する、請求項10に記載の方法。
- 前記第一のクロックの遷移に従って前記電子デバイスのメモリに対するデータ書き込み動作を実行することと、
前記第二のクロックの遷移に従って、該メモリに対するデータ読み取り動作を実行することと
をさらに備える、請求項10に記載の方法。 - 前記第一の回路構成から前記第三の回路構成へとデータを送信することをさらに備える、請求項10に記載の方法。
- データを送信する方法であって、該方法は、
第一の回路構成をある周波数で動作する第一のクロックと同期させることであって、該第一のクロックは、第一のクロックドメインに関連付けられる、ことと、
該第一のクロックに基づいて第二のクロックを決めることであって、該第二のクロックは、該第一のクロックの該周波数で動作し、さらに、該第一のクロックに対する位相シフトを伴って動作し、該第二のクロックは、第二のクロックドメインに関連付けられる、ことと、
第二の回路構成を該第二のクロックと同期させることであって、該第二の回路構成は、データバスに電子的に結合される1つまたは複数のラッチを介して該第一の回路構成からデータを受信するように構成されており、該データバスは、第一のワイヤを含む1つまたは複数のワイヤを備え、該1つまたは複数のラッチは、該第一のワイヤを介して該データを受信するように構成された第一のラッチを含む、ことと、
複数のクロック候補を生成することであって、該複数のクロック候補のうちの各クロック候補は、該第一のクロックの該周波数で動作するように構成されており、さらに、該第一のクロックに対するそれぞれの位相シフトを伴って動作するように構成されている、ことと、
該第一のラッチを該複数のクロック候補から選ばれる第三のクロックと同期させることと、
該データバスおよび該第一のラッチを介して該第一の回路構成から該第二の回路構成へと該データを送信することと
を備える、方法。 - 前記第三のクロックが、前記データを送信する前記第一の回路構成と、該データを受信する前記第一のラッチとの間のレイテンシに基づいて前記複数のクロック候補から選ばれる、請求項17に記載の方法。
- 前記1つまたは複数のラッチのうちの各ラッチが、前記1つまたは複数のワイヤのうちのそれぞれのワイヤに対応し、該それぞれのワイヤを介して前記データを受信するように構成されており、
前記方法が、
前記1つまたは複数のラッチのうちの各ラッチに対して、該ラッチと該データを送信する前記第一の回路構成との間のレイテンシに基づいて前記複数のクロック候補からそれぞれのクロックを選ぶことと、該ラッチをそのそれぞれのクロックに同期させることと
をさらに備える、請求項18に記載の方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022164507A JP2022183237A (ja) | 2018-10-24 | 2022-10-13 | 非同期asic |
JP2024040843A JP2024071432A (ja) | 2018-10-24 | 2024-03-15 | 非同期asic |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862750180P | 2018-10-24 | 2018-10-24 | |
US62/750,180 | 2018-10-24 | ||
PCT/US2019/057723 WO2020086760A2 (en) | 2018-10-24 | 2019-10-23 | Asynchronous asic |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022164507A Division JP2022183237A (ja) | 2018-10-24 | 2022-10-13 | 非同期asic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022505662A true JP2022505662A (ja) | 2022-01-14 |
JPWO2020086760A5 JPWO2020086760A5 (ja) | 2022-10-21 |
Family
ID=70331255
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021522076A Pending JP2022505662A (ja) | 2018-10-24 | 2019-10-23 | 非同期asic |
JP2022164507A Pending JP2022183237A (ja) | 2018-10-24 | 2022-10-13 | 非同期asic |
JP2024040843A Pending JP2024071432A (ja) | 2018-10-24 | 2024-03-15 | 非同期asic |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022164507A Pending JP2022183237A (ja) | 2018-10-24 | 2022-10-13 | 非同期asic |
JP2024040843A Pending JP2024071432A (ja) | 2018-10-24 | 2024-03-15 | 非同期asic |
Country Status (5)
Country | Link |
---|---|
US (4) | US11487316B2 (ja) |
EP (1) | EP3871062A4 (ja) |
JP (3) | JP2022505662A (ja) |
CN (1) | CN113227935A (ja) |
WO (1) | WO2020086760A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113227935A (zh) | 2018-10-24 | 2021-08-06 | 奇跃公司 | 异步asic |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4852988A (en) | 1988-09-12 | 1989-08-01 | Applied Science Laboratories | Visor and camera providing a parallax-free field-of-view image for a head-mounted eye movement measurement system |
US5317601A (en) | 1992-08-21 | 1994-05-31 | Silicon Graphics | Clock distribution system for an integrated circuit device |
US5604452A (en) * | 1995-04-03 | 1997-02-18 | Exar Corporation | Clock generator using a state machine to switch between two offset clocks |
US6847336B1 (en) | 1996-10-02 | 2005-01-25 | Jerome H. Lemelson | Selectively controllable heads-up display system |
US6433760B1 (en) | 1999-01-14 | 2002-08-13 | University Of Central Florida | Head mounted display with eyetracking capability |
US6491391B1 (en) | 1999-07-02 | 2002-12-10 | E-Vision Llc | System, apparatus, and method for reducing birefringence |
CA2316473A1 (en) | 1999-07-28 | 2001-01-28 | Steve Mann | Covert headworn information display or data display or viewfinder |
CA2362895A1 (en) | 2001-06-26 | 2002-12-26 | Steve Mann | Smart sunglasses or computer information display built into eyewear having ordinary appearance, possibly with sight license |
DE10132872B4 (de) | 2001-07-06 | 2018-10-11 | Volkswagen Ag | Kopfmontiertes optisches Durchsichtssystem |
US20030030597A1 (en) | 2001-08-13 | 2003-02-13 | Geist Richard Edwin | Virtual display apparatus for mobile activities |
CA2388766A1 (en) | 2002-06-17 | 2003-12-17 | Steve Mann | Eyeglass frames based computer display or eyeglasses with operationally, actually, or computationally, transparent frames |
US6928569B2 (en) * | 2002-07-19 | 2005-08-09 | Texas Instruments Incorporated | Automatic output delay timing adjustment for programmable glitch filter |
US6943754B2 (en) | 2002-09-27 | 2005-09-13 | The Boeing Company | Gaze tracking system, eye-tracking assembly and an associated method of calibration |
US7433439B1 (en) * | 2002-12-20 | 2008-10-07 | Cypress Semiconductor Corp. | Apparatus, system, and method for synchronizing signals received by one or more system components |
CN1275455C (zh) * | 2003-01-27 | 2006-09-13 | 松下电器产业株式会社 | 图像信号处理装置和图像信号处理方法 |
US7347551B2 (en) | 2003-02-13 | 2008-03-25 | Fergason Patent Properties, Llc | Optical system for monitoring eye movement |
US7500747B2 (en) | 2003-10-09 | 2009-03-10 | Ipventure, Inc. | Eyeglasses with electrical components |
DE102004011673B3 (de) * | 2004-03-10 | 2005-06-02 | Texas Instruments Deutschland Gmbh | Vorrichtung zur Datensynchronisation |
DE102004011672B4 (de) * | 2004-03-10 | 2007-04-05 | Texas Instruments Deutschland Gmbh | Vorrichtung zur Datensynchronisation |
ZA200608191B (en) | 2004-04-01 | 2008-07-30 | William C Torch | Biosensors, communicators, and controllers monitoring eye movement and methods for using them |
EP1587080A1 (en) * | 2004-04-14 | 2005-10-19 | Deutsche Thomson-Brandt Gmbh | Method for track jump control |
KR100674910B1 (ko) * | 2004-07-06 | 2007-01-26 | 삼성전자주식회사 | 글리치를 유발하지 않는 클럭 스위칭 회로 |
US8696113B2 (en) | 2005-10-07 | 2014-04-15 | Percept Technologies Inc. | Enhanced optical and perceptual digital eyewear |
US20070081123A1 (en) | 2005-10-07 | 2007-04-12 | Lewis Scott W | Digital eyewear |
US7979684B2 (en) * | 2006-08-07 | 2011-07-12 | Qualcomm Incorporated | Method and context switch device for implementing design-for-testability functionality of latch-based register files |
US7652516B2 (en) * | 2006-10-20 | 2010-01-26 | Marvell Israel (M.I.S.L.) Ltd. | Apparatus and method for generating a clock signal |
US7656745B2 (en) * | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
US7573293B2 (en) | 2007-12-26 | 2009-08-11 | Tier Logic, Inc. | Programmable logic based latches and shift registers |
JP5663881B2 (ja) * | 2010-01-18 | 2015-02-04 | 富士通株式会社 | クロック装置 |
US20110213664A1 (en) | 2010-02-28 | 2011-09-01 | Osterhout Group, Inc. | Local advertising content on an interactive head-mounted eyepiece |
US8890946B2 (en) | 2010-03-01 | 2014-11-18 | Eyefluence, Inc. | Systems and methods for spatially controlled scene illumination |
US8464117B2 (en) * | 2010-05-25 | 2013-06-11 | Freescale Semiconductor, Inc. | System for testing integrated circuit with asynchronous clock domains |
US8179162B2 (en) | 2010-07-13 | 2012-05-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase-lock assistant circuitry |
US8531355B2 (en) | 2010-07-23 | 2013-09-10 | Gregory A. Maltz | Unitized, vision-controlled, wireless eyeglass transceiver |
US9292973B2 (en) | 2010-11-08 | 2016-03-22 | Microsoft Technology Licensing, Llc | Automatic variable virtual focus for augmented reality displays |
US8929589B2 (en) | 2011-11-07 | 2015-01-06 | Eyefluence, Inc. | Systems and methods for high-resolution gaze tracking |
US8611015B2 (en) | 2011-11-22 | 2013-12-17 | Google Inc. | User interface |
US8235529B1 (en) | 2011-11-30 | 2012-08-07 | Google Inc. | Unlocking a screen using eye tracking information |
US8958517B2 (en) | 2011-12-30 | 2015-02-17 | Oracle International Corporation | Clock phase adjustment for a low-latency FIFO |
US8638498B2 (en) | 2012-01-04 | 2014-01-28 | David D. Bohn | Eyebox adjustment for interpupillary distance |
US10013053B2 (en) | 2012-01-04 | 2018-07-03 | Tobii Ab | System for gaze interaction |
US9274338B2 (en) | 2012-03-21 | 2016-03-01 | Microsoft Technology Licensing, Llc | Increasing field of view of reflective waveguide |
US8989535B2 (en) | 2012-06-04 | 2015-03-24 | Microsoft Technology Licensing, Llc | Multiple waveguide imaging structure |
US8674736B2 (en) * | 2012-07-31 | 2014-03-18 | Fujitsu Limited | Clock synchronization circuit |
CN104903818B (zh) | 2012-12-06 | 2018-12-14 | 谷歌有限责任公司 | 眼睛跟踪佩戴式设备和使用方法 |
WO2014106823A2 (en) | 2013-01-03 | 2014-07-10 | Meta Company | Extramissive spatial imaging digital eye glass apparatuses, methods and systems for virtual or augmediated vision, manipulation, creation, or interaction with objects, materials, or other entities |
US20140195918A1 (en) | 2013-01-07 | 2014-07-10 | Steven Friedlander | Eye tracking user interface |
US10044496B2 (en) * | 2014-03-21 | 2018-08-07 | Empire Technology Development Llc | Bandwidth amplification using pre-clocking |
US9613679B2 (en) | 2014-11-14 | 2017-04-04 | Cavium, Inc. | Controlled dynamic de-alignment of clocks |
US10432209B1 (en) * | 2018-10-10 | 2019-10-01 | Globalfoundries Inc. | Linear feedback shift register-based clock signal generator, time domain-interleaved analog to digital converter and methods |
CN113227935A (zh) | 2018-10-24 | 2021-08-06 | 奇跃公司 | 异步asic |
-
2019
- 2019-10-23 CN CN201980085678.5A patent/CN113227935A/zh active Pending
- 2019-10-23 EP EP19874942.6A patent/EP3871062A4/en active Pending
- 2019-10-23 US US17/288,457 patent/US11487316B2/en active Active
- 2019-10-23 JP JP2021522076A patent/JP2022505662A/ja active Pending
- 2019-10-23 WO PCT/US2019/057723 patent/WO2020086760A2/en unknown
-
2022
- 2022-09-22 US US17/950,808 patent/US11619965B2/en active Active
- 2022-10-13 JP JP2022164507A patent/JP2022183237A/ja active Pending
-
2023
- 2023-02-27 US US18/175,466 patent/US11747856B2/en active Active
- 2023-07-25 US US18/358,623 patent/US20230367361A1/en active Pending
-
2024
- 2024-03-15 JP JP2024040843A patent/JP2024071432A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP3871062A2 (en) | 2021-09-01 |
EP3871062A4 (en) | 2021-12-29 |
US11619965B2 (en) | 2023-04-04 |
JP2024071432A (ja) | 2024-05-24 |
US20230205257A1 (en) | 2023-06-29 |
JP2022183237A (ja) | 2022-12-08 |
US11747856B2 (en) | 2023-09-05 |
US20230018203A1 (en) | 2023-01-19 |
US20210382520A1 (en) | 2021-12-09 |
US11487316B2 (en) | 2022-11-01 |
WO2020086760A3 (en) | 2020-07-30 |
WO2020086760A2 (en) | 2020-04-30 |
CN113227935A (zh) | 2021-08-06 |
US20230367361A1 (en) | 2023-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7796652B2 (en) | Programmable asynchronous first-in-first-out (FIFO) structure with merging capability | |
US7975162B2 (en) | Apparatus for aligning input data in semiconductor memory device | |
US20130249719A1 (en) | Scheme for balancing skew between lanes of high-speed serial digital interface | |
US7668022B2 (en) | Integrated circuit for clock generation for memory devices | |
US9201449B1 (en) | Method and apparatus for source-synchronous capture using a first-in-first-out unit | |
CN210168032U (zh) | 用于对准高数据速率时钟和数据恢复解串器的采样实例的*** | |
JP2024071432A (ja) | 非同期asic | |
US8644439B2 (en) | Circuits and methods for signal transfer between different clock domains | |
US7242737B2 (en) | System and method for data phase realignment | |
JP4672194B2 (ja) | 受信回路 | |
JP4488872B2 (ja) | 位相同期回路及び半導体集積回路装置 | |
US20070186124A1 (en) | Data handover unit for transferring data between different clock domains | |
US7120214B2 (en) | Synchronous signal transfer and processing device | |
US9684332B2 (en) | Timing control circuit | |
US7280628B1 (en) | Data capture for a source synchronous interface | |
JP3562416B2 (ja) | Lsi間データ転送システム及びそれに用いるソースシンクロナスデータ転送方式 | |
US7290159B2 (en) | Fixed latency data computation and chip crossing circuits and methods for synchronous input to output protocol translator supporting multiple reference oscillator frequencies | |
Fan | GALS design methodology based on pausible clocking | |
Abdelhadi et al. | Reconfigurable Synthesizable Synchronization FIFOs | |
Abasaheb et al. | Design of Mesochronous Dual Clock Fifo Buffer with Modified Synchronizer Circuit | |
Kessner | Design of a time-slot-interchanger and other TDM bus interfacing issues | |
US7528642B2 (en) | Semiconductor integrated circuit device and method of outputting signals on semiconductor integrated circuit | |
JP2011114714A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221013 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240604 |