CN1275455C - 图像信号处理装置和图像信号处理方法 - Google Patents
图像信号处理装置和图像信号处理方法 Download PDFInfo
- Publication number
- CN1275455C CN1275455C CNB2004100024939A CN200410002493A CN1275455C CN 1275455 C CN1275455 C CN 1275455C CN B2004100024939 A CNB2004100024939 A CN B2004100024939A CN 200410002493 A CN200410002493 A CN 200410002493A CN 1275455 C CN1275455 C CN 1275455C
- Authority
- CN
- China
- Prior art keywords
- clock
- mentioned
- delay
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims description 25
- 238000006386 neutralization reaction Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 description 50
- 230000010363 phase shift Effects 0.000 description 10
- 230000001105 regulatory effect Effects 0.000 description 9
- 238000004904 shortening Methods 0.000 description 7
- 230000008602 contraction Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明提供一种图像信号处理装置和图像信号处理方法,可防止时钟的一个周期的长度缩短并且可配合基准信号的相位输出图像信号。在第二时钟S102处理由第一时钟S101处理了的图像数据信号S100时,作为第二时钟S102,不将相位同步的时钟用于基准信号S103,使用在后级的信号处理装置中使用的时钟用插值电路111对图像数据信号S100进行插值处理,使得其相位与同步基准信号S103。
Description
技术领域
本发明涉及在将第一时钟处理的图像数据信号变换为第二时钟处理的图像数据信号时使用的图像信号处理装置和图像信号处理方法。
背景技术
近年来,随着电视接收机的多功能化、高画质化,多采用数字图像信号处理技术,将图像信号搭载在不同时钟上的图像信号处理装置得到重视。
下面使用图8说明现有的图像信号处理装置。图8是表示现有的图像信号处理装置的示意结构的框图。
图8中,100是用于向本图像信号处理装置中输入包含图像数据的图像数据信号S100的图像信号输入端子,101是输入第一时钟S101的时钟输入端子,102是输入第二时钟S102的时钟输入端子,103是输入水平同步信号等表示画面显示的开始位置的基准信号S103的基准信号输入端子。
图8中,104~107是可变更延迟值的延迟元件,在完成后述的延迟值控制时,104是将第二时钟S102仅相位移动1/4时钟(时钟的1个周期的1/4)的延迟元件,105,106,107分别是将来自前级各延迟元件的延迟时钟各相移1/4时钟的延迟元件。108a是在各延迟元件104~107延迟了的延迟时钟S104~S107中选择与基准信号S103最同步的延迟时钟,并将该选择的时钟作为第二时钟S108a输出的选择器,112是比较由上述延迟元件104~107将第二时钟S102中关注时钟延迟1个时钟大小而得到的时钟和上述关注时钟的1个时钟后的时钟的相位的相位比较器,113是根据从相位比较器112输出的相位差输出S112而输出用于控制各延迟元件104~107的延迟值的控制信号S113的控制电路。
图8中,110a是在图像数据信号S100的写入中使用第一时钟S101、在输出图像数据信号S110a的读出中使用第二时钟S108a的存储器,114是输出输出图像数据信号S110a的图像信号输出端子,115是输出第二时钟S108a的时钟输出端子。
说明如上构成的现有图像信号处理装置的动作。
经图像信号输入端子100输入包含图像数据的图像数据信号S100、经时钟输入端子101输入第一时钟S101时,该图像数据通过第一时钟S101存储在存储器110a中。
经时钟输入端子102输入的第二时钟S102通过延迟元件104~107顺序逐一延迟1/4时钟。
来自延迟元件107的延迟时钟S107作为比较信号、输入时钟输入端子102的时钟的1个时钟之后的时钟作为被比较信号分别输入相位比较器112。相位比较器112通过比较上述比较信号和上述被比较信号来检测相位差,将相位差输出S112输出到控制电路113中,控制电路113根据相位差输出S112输出用于控制各延迟元件104~107的延迟值的控制信号S113。
根据这种将第二时钟S102延迟1个时钟而得到的延迟时钟S107和第二时钟S102的1个时钟之后的时钟的相位差,反复进行控制各延迟元件104~107的延迟值的动作,直到相位比较器112中检测不到相位差,那么各延迟元件104~107的延迟值基本相同。此时,从各延迟元件104~107输出将第二时钟S102各相移1/4时钟的延迟时钟S104~S107。
这样,各自相位移动了1/4时钟的延迟时钟S104~S107被输入选择器108a。选择器108a在延迟时钟S104~S107中选择与从基准信号输入端子103输入的基准信号S103相位最同步的延迟时钟,将该选择的延迟时钟作为第二时钟S108a供给存储器110a,同时经时钟输出端子115输出。
另一方面,写入存储器110a的图像数据通过第二时钟S108a作为输出图像数据信号S110a被读出,并经图像信号输出端子114输出。此时,输出图像数据信号S110a的时钟从第一时钟S101改搭在相位与基准信号S103同步的第二时钟S108a上。
【专利文献1】
特开2002-290218号公报(第7页-第10页图1,图2)
发明内容
但是,上述现有图像信号处理装置中,与基准信号保持相位一致地切换时钟相位,因此切换时时钟的1个周期的长度会变化。例如,如图9所示,从时钟CK2切换为时钟CK1的情况下,在切换时,1个周期的长度缩短了。时钟的1个周期到了规范范围的长度之外和时钟的1个周期的长度缩短了等情况下,在连接于图像信号处理装置或图像信号处理装置的后级的、利用从时钟输出端子115输出的第二时钟S108a的运算装置中,存在产生运算误差,显示图像被干扰或产生误动作的情况。
本发明为解决上述问题而作出,目的是提供可防止时钟的一个周期的长度缩短并且可与基准信号的相位一致地输出图像信号的图像信号处理装置和图像信号处理方法。
为解决上述问题,根据本发明的图像信号处理装置,其特征在于包括:存储器,在图像数据信号的写入中使用第一时钟、而在读出中使用第二时钟;延迟装置,具有多个延迟元件,用于延迟上述第二时钟;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
根据本发明的图像信号处理装置,其特征在于包括:存储器,在图像数据信号的写入中使用第一时钟、并在读出中使用第二时钟;延迟装置,具有可分别变更延迟值的多个延迟元件,用于将上述第二时钟延迟该第二时钟的一个时钟大小;相位比较装置,比较由上述时钟延迟装置将上述第二时钟中的关注时钟延迟了一个时钟大小而得到的时钟的相位和该关注时钟的一个时钟之后的时钟的相位;控制装置,根据由上述相位比较装置检测出的相位差,控制上述延迟装置的各延迟元件的延迟值;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
根据本发明的图像信号处理装置,其特征在于包括:存储器,在图像数据信号的写入中和读出中使用第一时钟;延迟装置,具有多个延迟元件,用于延迟上述第一时钟;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第一时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
根据本发明的图像信号处理装置,其特征在于包括:存储器,在图像数据信号的写入中和读出中使用第一时钟;延迟装置,具有可分别变更延迟值的多个延迟元件,用于将上述第一时钟延迟该第一时钟的一个时钟大小;相位比较装置,比较由上述延迟装置将上述第一时钟中的关注时钟延迟了一个时钟大小而得到的时钟的相位和该关注时钟的一个时钟之后的时钟的相位;控制装置,根据由上述相位比较装置检测出的相位差,控制上述延迟装置的各延迟元件的延迟值;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第一时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
根据本发明的图像信号处理方法,其特征在于包括:写入步骤,利用第一时钟将图像数据信号写入存储器中;时钟延迟步骤,通过多个延迟元件来延迟第二时钟;选择步骤,从由上述各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并生成该选择出的时钟的相位信息;插值系数输出步骤,将上述相位信息变换为插值系数并输出;以及插值步骤,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
如上所述,根据本发明的上述图像信号处理装置,由于包括存储器,在图像数据信号的写入中使用第一时钟、而在读出中使用第二时钟;延迟装置,具有多个延迟元件,用于延迟上述第二时钟;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点,因此在与上述基准信号相位配合切换时钟时,防止时钟的1个周期为规范范围之外的长度,另外,通过缩短时钟的1个周期的长度可防止在本图像信号处理装置和后级的装置中产生运算误差和误动作。
根据本发明的上述图像信号处理装置,由于包括存储器,在图像数据信号的写入中使用第一时钟、并在读出中使用第二时钟;延迟装置,具有可分别变更延迟值的多个延迟元件,用于将上述第二时钟延迟该第二时钟的一个时钟大小;相位比较装置,比较由上述时钟延迟装置将上述第二时钟中的关注时钟延迟了一个时钟大小而得到的时钟的相位和该关注时钟的一个时钟之后的时钟的相位;控制装置,根据由上述相位比较装置检测出的相位差,控制上述延迟装置的各延迟元件的延迟值;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点,因此在有温度变化、基准信号的急剧变化等时,可将从上述各延迟元件输出的时钟的频率保持一定,在与上述基准信号相位配合切换时钟时,防止时钟的1个周期为规范范围之外的长度,另外,通过缩短时钟的1个周期的长度可防止在本图像信号处理装置和后级的装置中产生运算误差和误动作。
根据本发明的上述图像信号处理装置,由于包括存储器,在图像数据信号的写入中和读出中使用第一时钟;延迟装置,具有多个延迟元件,用于延迟上述第一时钟;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第一时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点,因此在与上述基准信号相位配合切换时钟时,防止时钟的1个周期为规范范围之外的长度,另外,通过缩短时钟的1个周期的长度可防止在本图像信号处理装置和后级的装置中产生运算误差和误动作。
根据本发明的上述图像信号处理装置,由于包括存储器,在图像数据信号的写入中和读出中使用第一时钟;延迟装置,具有可分别变更延迟值的多个延迟元件,用于将上述第一时钟延迟该第一时钟的一个时钟大小;相位比较装置,比较由上述延迟装置将上述第一时钟中的关注时钟延迟了一个时钟大小而得到的时钟的相位和该关注时钟的一个时钟之后的时钟的相位;控制装置,根据由上述相位比较装置检测出的相位差,控制上述延迟装置的各延迟元件的延迟值;选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;插值系数输出装置,将上述相位信息变换为插值系数并输出;和插值装置,通过延迟电路来延迟利用上述第一时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点,因此在有温度变化、基准信号的急剧变化等时,可将从上述各延迟元件输出的时钟的频率保持一定,在与上述基准信号相位配合切换时钟时,防止时钟的1个周期为规范范围之外的长度,另外,通过缩短时钟的1个周期的长度可防止在本图像信号处理装置和后级的装置中产生运算误差和误动作。
根据本发明的上述图像信号处理方法,其特征在于包括:写入步骤,利用第一时钟将图像数据信号写入存储器中;时钟延迟步骤,通过多个延迟元件来延迟第二时钟;选择步骤,从由上述各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并生成该选择出的时钟的相位信息;插值系数输出步骤,将上述相位信息变换为插值系数并输出;以及插值步骤,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点,因此在与上述基准信号相位配合切换时钟时,防止时钟的1个周期为规范范围之外的长度,另外,通过缩短时钟的1个周期的长度可防止在本图像信号处理装置和后级的装置中产生运算误差和误动作。
附图说明
图1是表示本发明的实施例1的图像信号处理装置的结构框图;
图2是表示本发明的实施例1的图像信号处理装置的插值电路的结构框图;
图3是说明本发明的实施例1的图像信号处理装置的动作的时序图;
图4是不对基准信号进行数据插值地从存储器读出数据时的时序图;
图5是对基准信号进行数据插值地从存储器读出数据时的时序图;
图6(a)是从图像信号输入端子输入的图像数据信号和根据该图像数据信号在监视器画面显示的图像的例子的图;
图6(b)是从存储器读出的图像数据信号和根据该图像数据信号在监视器画面显示的图像的例子的图;
图6(c)是对从存储器读出的图像数据信号实施插值处理的输出图像数据信号和根据该输出图像数据信号在监视器画面显示的图像的例子的图;
图7是表示本发明的实施例2的图像信号处理装置的结构框图;
图8是表示现有的图像信号处理装置的结构框图;
图9是说明时钟切换时时钟的1个周期长度缩短的例子的图。
具体实施方式
下面参考附图说明本发明的实施例。这里说明的实施例只是一个例子而已,不限定于该实施例。
(实施例1)
图1是表示本实施例1的图像信号处理装置的结构框图。
图1中,100是用于向本图像信号处理装置中输入包含图像数据的图像数据信号S100的图像信号输入端子,101是输入第一时钟S101的时钟输入端子,102是输入第二时钟S102的时钟输入端子,103是输入水平同步信号等表示画面显示的开始位置的基准信号S103的基准信号输入端子。
图1中,104~107是分别可变更延迟值的多个延迟元件,在完成后述的延迟值的控制时,104是将经时钟输入端子102输入的第二时钟S102仅相位移动1/4时钟(时钟的1个周期的1/4)的延迟元件,105,106,107分别是将来自前级的延迟元件的延迟时钟各相位移动1/4时钟的延迟元件。108是在各延迟元件104~107延迟了的延迟时钟S104~S107中选择与基准信号S103最同步的延迟时钟,并将该选择的时钟的相位信息S108输出到系数控制电路109的选择器,109是根据相位信息S108输出输出图像数据信号S110的插值系数S109的系数控制电路,112是比较由上述延迟元件104~107将第二时钟S102中关注时钟延迟1个时钟大小而得到的时钟与上述关注时钟的1个时钟之后的时钟的相位的相位比较器,113是根据从相位比较器112输出的相位差输出S112、输出用于控制各延迟元件104~107的延迟值的控制信号S113的控制电路。彼此串联连接的延迟元件104~107相当于权利要求的范围中的延迟元件。系数控制电路109相当于权利要求的范围中的插值系数输出装置。
图1中,110是可独立写入和读出的存储器,该存储器110在图像数据信号S100的写入中使用第一时钟S101、在输出图像数据信号S110的读出中使用第二时钟S102。111是使用插值系数S109对输出图像数据信号S110进行插值的插值电路,114是用于输出由插值电路111插值后的输出图像数据信号S111的图像信号输出端子,115是输出第二时钟S102的时钟输出端子。
图2是表示插值电路111的结构图,与图1相同的或相应的构成部件使用相同符号。
如图2所示,插值电路111包括将利用第二时钟S102从存储器110读出的输出图像数据信号S110延迟第二时钟S102的一个周期大小的延迟电路201、从输出图像数据信号S110中减去延迟电路输出信号S201的减法电路202、将减法电路输出信号S202和插值系数S109相乘的乘法电路203以及将延迟电路输出信号S201和乘法电路输出信号S203相加的加法电路204。
关于以上构成的图像信号处理装置的动作和图像信号处理方法,使用图1到图3说明。图3是说明本实施例1的图像信号处理装置的动作的时序图,表示图1,图2中所记述的各信号的信号电平。图3中,10,20,30等是表示图像的亮度、颜色、浓度等的图像数据。
在经图像信号输入端子100输入包含图像数据的图像数据信号S100、经时钟输入端子101输入第一时钟S101时,该图像数据通过第一时钟S101存储在存储器110中。
经时钟输入端子102输入第二时钟S102。该第二时钟S102是希望频率的时钟,例如设为与本图像信号处理装置的后级所连接的其他运算装置所使用的时钟具有相同频率的时钟。该第二时钟S102被输入延迟元件104和存储器110,同时从时钟输出端子115输出。
输入到延迟元件104的第二时钟S102由延迟元件104~107顺序延迟后,成为将该第二时钟S102延迟了大致1个时钟的延迟时钟S107。
将该延迟时钟S107作为比较信号、将输入到时钟输入端子102的时钟的1个时钟以后的时钟作为被比较信号分别输入到相位比较器112。相位比较器112通过比较上述比较信号和上述被比较信号来检测相位差,并将相位差输出S112输出到控制电路113中,控制电路113根据相位差输出S112而输出用于控制各延迟元件104~107的延迟值的控制信号S113。
根据这种将第二时钟S102延迟1个时钟而得到的延迟时钟S107与第二时钟S102的1个时钟之后的时钟之间的相位差,反复进行用于控制各延迟元件104~107的延迟值的动作,直到相位比较器112中检测不到相位差为止,那么各延迟元件104~107的延迟值基本相同。此时,从各延迟元件104~107输出各自相位移动了1/4时钟的延迟时钟,从延迟元件104输出将第二时钟S102延迟了1/4时钟的延迟时钟S104、从延迟元件105输出将第二时钟S102延迟了2/4时钟的延迟时钟S105、从延迟元件106输出将第二时钟S102延迟了3/4时钟的延迟时钟S106、从延迟元件107输出将第二时钟S102延迟了1个时钟的延迟时钟S107。
这样,各相位移动了1/4时钟的延迟时钟S104~S107被输入到选择器108。选择器108在延迟时钟S104~S107中选择与从基准信号输入端子103输入的基准信号S103相位最同步的延迟时钟,将该选择的延迟时钟的相位信息S108输出到系数控制电路109。然后,该相位信息S108通过系数控制电路109变换为插值系数S109。插值系数S109在例如选择来自延迟元件104的延迟时钟S104的情况下为1/4、在选择来自延迟元件105的延迟时钟S105的情况下为2/4、在选择来自延迟元件106的延迟时钟S106的情况下为3/4、在选择来自延迟元件107的延迟时钟S107的情况下为1。图3中,示出了将延迟时钟S106选择为与基准信号S103相位最同步的时钟的例子,将3/4作为其插值系数S109输出。
另一方面,写入存储器110中的图像数据通过第二时钟S102作为输出图像数据信号S110被读出。因此,输出图像数据信号S110从第一时钟S101改搭在第二时钟S102上。改搭该时钟后被读出的输出图像数据信号S110输入到插值电路111中。插值电路111使用第二时钟S102和插值系数S109对输出图像数据信号S110实施数据插值处理,使与基准信号S103相位同步的输出图像数据信号S111经图像信号输出端子114输出到外部。
这里,使用图2和图3说明插值电路111的插值处理。
首先,延迟电路201延迟来自存储器110的输出图像数据信号S110,输出将第二时钟S102的延迟了1个时钟大小的延迟电路输出信号S201。然后,通过减法电路202算出输出图像数据信号S110和延迟电路输出信号S201的差,由乘法电路203将该算出的减法电路输出信号S202与插值系数S109相乘。另外,在加法电路204中,向延迟电路输出信号S201上加上来自乘法电路203的乘法电路输出信号S203,将其作为包含输出图像数据的输出图像数据信号S111输出。用式子表达该运算,则为:
S111=(S110-S201)×S109+S201
在时间差为第二时钟S102的1个周期大小的2个数据间,可进行对应于该相位差的系数(插值系数S109)的插值,即进行相位配合。
更具体说明,则如图3所示,在从图像信号输入端子110按“10”,“20”的顺序输入包含图像数据的图像数据信号S100的情况下,在输出图像数据信号S110中包含图像数据“20”时,延迟电路输出信号S201中包含图像数据“10”。通过减法电路202算出输出图像数据信号S110和延迟电路输出信号S201的差后,得到差值(减法电路输出信号S202)10。此时,插值系数S109为3/4,在乘法电路203中将减法电路输出信号S202与插值系数S109相乘的结果(乘法电路输出信号S203)为7.5。另外,在加法电路204中,向延迟电路输出信号S201上加上乘法电路输出信号S203后得到的17.5为包含输出图像数据信号S111的输出图像数据。
下面参考图3~图6说明插值电路111进行的插值处理的效果。下面说明在本图像信号处理装置中输入图6(a)所示的包含用于在画面上显示纵线的图像数据的图像数据信号S100的情况。
图4表示不对基准信号S103进行通过数据插值的相位配合时,即,在第二时钟S102从存储器110读出图像数据的输出图像数据信号S110的波形。如图所示,经时钟输入端子102输入的第二时钟S102的相位与基准信号S103偏离,随之而来的是来自存储器110的输出图像数据信号S110的相位也偏离了。此时,如图6(b)所示,在显示图像上产生抖动,纵线偏离开第二时钟S102所偏离的大小进行显示。
与此不同,图5表示对基准信号S103进行通过数据插值的相位配合时,即,在插值电路111中对在第二时钟S102从存储器110读出图像数据的输出图像数据信号S110施加插值处理的输出图像数据信号S111的波形。如图所示,输出图像数据信号S111是与第二时钟S102的偏离量相一致地移动相位的信号,从而消除了第二时钟S102的相位偏离。此时,如图6(c)所示,可以没有偏离地漂亮显示显示图像。
如上所述,根据本实施例1的图像信号处理装置和图像信号处理方法,由于包括使用第一时钟S101作为图像数据信号S100的写入时钟、使用第二时钟S102作为输出图像数据信号S110的读出时钟的存储器110;将第二时钟S102各移动相位1/4时钟的延迟元件104~107;根据相位比较器112的检测结果来控制延迟元件104~107的延迟值的控制电路113;在由延迟元件104~107延迟的延迟时钟S104~S107中选择与从外部输入的基准信号S103最同步的延迟时钟,并输出该选择的延迟时钟的相位信息S108的选择器108;将相位信息S108变换为插值系数S109的系数控制电路109;使用插值系数S109对在第二时钟S102从存储器110读出的输出图像数据信号S110进行插值处理,并输出输出图像数据信号S111的插值电路111,因此在与基准信号S103相位一致地切换时钟时,能够防止时钟的1个周期到达规范范围的长度之外,同时可与基准信号S103相位一致地切换时钟。在液晶电视等中,可防止显示图像被偏离地显示。由于可防止时钟的1个周期的长度缩短,故可防止在本图像信号处理装置产生运算误差。
本实施例1的图像信号处理装置和图像信号处理方法中,从时钟输出端子15原样输出第二时钟S102,因此在本图像信号处理装置的后级与使用与第二时钟S102相同频率的时钟的运算装置相连接时,也可防止该运算装置的运算误差和误动作。
(实施例2)
下面说明本发明的实施例2的图像信号处理装置和图像信号处理方法。
本实施例2的图像信号处理装置不使用第二时钟S102进行图像数据信号S100的插值处理,而使用与将图像数据信号S100写入存储器100时所使用的、相同的第一时钟进行输出图像数据信号S110的插值处理。
图7是表示本实施例2的图像信号处理装置的结构框图。
图7中,100是用于向本图像信号处理装置中输入包含图像数据的图像数据信号S100的图像信号输入端子,101是输入第一时钟S101的时钟输入端子,103是输入基准信号S103的基准信号输入端子。
104~107是分别可变更延迟值的多个延迟元件,104是将经时钟输入端子101输入的第一时钟S101仅相位移动1/4时钟的延迟元件,105,106,107分别是将来自前级的延迟元件的延迟时钟各相位移动1/4时钟的延迟元件。108是在各延迟元件104~107延迟了的延迟时钟S104~S107中选择与基准信号S103最同步的延迟时钟,将该选择的时钟的相位信息S108输出到系数控制电路109的选择器,109是根据相位信息S108输出来输出图像数据信号S110的插值系数S109的系数控制电路,112是比较由上述延迟元件104~107将第一时钟S101中关注时钟延迟1个时钟大小而得到的时钟与上述关注时钟的1个时钟之后的时钟的相位的相位比较器,113是根据从相位比较器112输出的相位差输出S112而输出用于控制各延迟元件104~107的延迟值的控制信号S113的控制电路。
110是可独立写入和读出的存储器,该存储器110在图像数据信号S100的写入和输出图像数据信号S110的读出中使用第一时钟S101。111是使用插值系数S109对输出图像数据信号S110进行插值的插值电路,114是输出插值电路111插值后的输出图像数据信号S111的图像信号输出端子,115是输出第一时钟S101的时钟输出端子。
下面说明以上构成的图像信号处理装置的动作和图像信号处理方法。
经时钟输入端子101输入第一时钟S101。该第一时钟S101被输入到延迟元件104和存储器110,同时从时钟输出端子115输出。
在经图像信号输入端子100输入包含图像数据的图像数据信号S100时,该图像数据在第一时钟S101存储在存储器110中。
输入到延迟元件104的第一时钟S101由延迟元件104~107顺序延迟后,成为将该第一时钟S101延迟了大致1个时钟的延迟时钟S107。
将该延迟时钟S107作为比较信号、将输入到时钟输入端子101中的时钟的1个时钟以后的时钟作为被比较信号而分别输入相位比较器112。相位比较器112通过比较上述比较信号和上述被比较信号来检测相位差,将相位差输出S112输出到控制电路113中,控制电路113根据相位差输出S112而输出用于控制各延迟元件104~107的延迟值的控制信号S113。
根据这种将第一时钟S101延迟1个时钟而得到的延迟时钟S107和第一时钟S101的1个时钟之后的时钟的相位差,反复进行控制各延迟元件104~107的延迟值的动作,直到相位比较器112中检测不到相位差,那么各延迟元件104~107的延迟值基本相同。此时,从延迟元件104输出将第一时钟S101延迟1/4时钟的延迟时钟S104、从延迟元件105输出将第一时钟S101延迟2/4时钟的延迟时钟S105、从延迟元件106输出将第一时钟S101延迟3/4时钟的延迟时钟S106、从延迟元件107输出将第一时钟S101延迟1个时钟的延迟时钟S107。
这些延迟时钟S104~S107被输入到选择器108。选择器108在延迟时钟S104~S107中选择与从基准信号输入端子103输入的基准信号S103相位最同步的延迟时钟,将该选择的延迟时钟的相位信息S108输出到系数控制电路109。并且,该相位信息S108通过系数控制电路109变换为插值系数S109。
另一方面,写入存储器110的图像数据在第一时钟S101作为输出图像数据信号S110读出,并输入到插值电路111中。插值电路111使用第一时钟S101和插值系数S109对输出图像数据信号S110实施数据插值处理,使与基准信号S103相位同步的输出图像数据信号S111经图像信号输出端子114输出到外部。
如上所述,根据本实施例2的图像信号处理装置和图像信号处理方法,由于包括在图像数据信号S100的写入时钟中、输出图像数据信号S110读出时钟中使用第一时钟S101的存储器110;延迟元件104~107,使第一时钟S101各延迟1/4时钟大小;控制电路113,根据相位比较器112的检测结果来控制延迟元件104~107的延迟值;选择器108,在由各延迟元件104~107延迟后的延迟时钟S104~S107中选择与从外部输入的基准信号S103最同步的延迟时钟,并输出该选择的延迟时钟的相位信息S108;系数控制电路109,将相位信息S108变换为插值系数S109;插值电路111,使用插值系数S109对在第一时钟S101从存储器110读出的输出图像数据信号S110进行插值处理,并输出输出图像数据信号S111,因此在与基准信号S103相位一致地切换时钟时,防止时钟的1个周期变为规范范围之外的长度,另外,通过缩短时钟的1个周期的长度可防止在本图像信号处理装置产生运算误差和误动作。
实施例2的图像信号处理装置和图像信号处理方法中,将对存储器110的图像数据信号S100的写入时钟和输出图像数据信号S110的读出时钟作为第一时钟S101,使用该第一时钟S101进行输出图像数据信号S110的插值处理,因此本图像信号处理装置的后级上连接使用以和第一时钟S101相同频率的时钟进行信号处理的装置以及不依赖于后级的时钟频率而作为模拟信号输出的情况下,可仅将输入本图像信号处理装置的时钟作为第一时钟S101,可用更简单的结构实现图像信号处理装置。因此,布朗管式的电视接收机等图像信号处理装置的结构可更简单。
上述实施例1和实施例2中,第二时钟S102和第一时钟S101由4个延迟元件104~107延迟1个时钟大小,但可包括N(N是1以上的整数)个延迟元件,通过各延迟元件将输入的时钟各延迟1/N个时钟。
各延迟元件的延迟值相等的情况下,可不包括相位比较器112和控制电路113。
上述实施例1和实施例2中,各延迟元件的延迟值相等,但各延迟元件的延迟值可以不相等。全部延迟元件的合计延迟值为1个时钟,系数控制电路109中设定考虑了各延迟元件的延迟值的插值系数S109,可得到与基准信号S103相位一致的输出图像数据信号S111。
本发明的图像信号处理装置和图像信号处理方法在与基准信号相位配合切换时钟时,可防止时钟的1个周期长度在规范范围之外,还可通过缩短时钟的1个周期的长度防止运算误差,因此是有用的。
Claims (5)
1.一种图像信号处理装置,其特征在于包括:
存储器,在图像数据信号的写入中使用第一时钟、而在读出中使用第二时钟;
延迟装置,具有多个延迟元件,用于延迟上述第二时钟;
选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;
插值系数输出装置,将上述相位信息变换为插值系数并输出;和
插值装置,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
2.一种图像信号处理装置,其特征在于包括:
存储器,在图像数据信号的写入中使用第一时钟、并在读出中使用第二时钟;
延迟装置,具有可分别变更延迟值的多个延迟元件,用于将上述第二时钟延迟该第二时钟的一个时钟大小;
相位比较装置,比较由上述时钟延迟装置将上述第二时钟中的关注时钟延迟了一个时钟大小而得到的时钟的相位和该关注时钟的一个时钟之后的时钟的相位;
控制装置,根据由上述相位比较装置检测出的相位差,控制上述延迟装置的各延迟元件的延迟值;
选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;
插值系数输出装置,将上述相位信息变换为插值系数并输出;和
插值装置,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
3.一种图像信号处理装置,其特征在于包括:
存储器,在图像数据信号的写入中和读出中使用第一时钟;
延迟装置,具有多个延迟元件,用于延迟上述第一时钟;
选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;
插值系数输出装置,将上述相位信息变换为插值系数并输出;和
插值装置,通过延迟电路来延迟利用上述第一时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
4.一种图像信号处理装置,其特征在于包括:
存储器,在图像数据信号的写入中和读出中使用第一时钟;
延迟装置,具有可分别变更延迟值的多个延迟元件,用于将上述第一时钟延迟该第一时钟的一个时钟大小;
相位比较装置,比较由上述延迟装置将上述第一时钟中的关注时钟延迟了一个时钟大小而得到的时钟的相位和该关注时钟的一个时钟之后的时钟的相位;
控制装置,根据由上述相位比较装置检测出的相位差,控制上述延迟装置的各延迟元件的延迟值;
选择装置,从由上述延迟装置的各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并输出该选择出的时钟的相位信息;
插值系数输出装置,将上述相位信息变换为插值系数并输出;和
插值装置,通过延迟电路来延迟利用上述第一时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
5.一种图像信号处理方法,其特征在于包括:
写入步骤,利用第一时钟将图像数据信号写入存储器中;
时钟延迟步骤,通过多个延迟元件来延迟第二时钟;
选择步骤,从由上述各延迟元件延迟后的时钟中选择与从外部输入的基准信号最同步的时钟,并生成该选择出的时钟的相位信息;
插值系数输出步骤,将上述相位信息变换为插值系数并输出;以及
插值步骤,通过延迟电路来延迟利用上述第二时钟从上述存储器读出的图像数据,根据上述插值系数的值在上述图像数据间进行乘法运算,运算并输出插值点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP017812/2003 | 2003-01-27 | ||
JP2003017812 | 2003-01-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1518334A CN1518334A (zh) | 2004-08-04 |
CN1275455C true CN1275455C (zh) | 2006-09-13 |
Family
ID=33284368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100024939A Expired - Fee Related CN1275455C (zh) | 2003-01-27 | 2004-01-20 | 图像信号处理装置和图像信号处理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7250981B2 (zh) |
CN (1) | CN1275455C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227395B1 (en) * | 2005-02-09 | 2007-06-05 | Altera Corporation | High-performance memory interface circuit architecture |
US7881147B2 (en) * | 2007-05-31 | 2011-02-01 | Qualcomm Incorporated | Clock and control signal generation for high performance memory devices |
CN108880539B (zh) * | 2017-05-11 | 2022-01-11 | 杭州海康威视数字技术股份有限公司 | 时钟信号调整方法及装置、视频监控*** |
CN109217850B (zh) * | 2018-08-13 | 2019-08-27 | 上海奥令科电子科技有限公司 | 一种占空比稳定数字控制单级多时钟相位插值器 |
US11487316B2 (en) * | 2018-10-24 | 2022-11-01 | Magic Leap, Inc. | Asynchronous ASIC |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2510329A1 (fr) * | 1981-07-24 | 1983-01-28 | Thomson Csf | Procede et dispositif numerique de correction d'erreur de phase lors de l'echantillonnage d'un signal sinusoidal par un signal d'horloge ainsi que l'application a la correction de signaux de television |
JPH0220183A (ja) * | 1988-07-08 | 1990-01-23 | Mitsubishi Electric Corp | 走査線変換装置 |
DE3935453A1 (de) * | 1989-10-25 | 1991-05-02 | Philips Patentverwaltung | Digitale schaltungsanordnung zur verarbeitung eines analogen fernsehsignals mit einem unverkoppelten systemtakt |
DE4342266C2 (de) * | 1993-12-10 | 1996-10-24 | Texas Instruments Deutschland | Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator |
JPH09130823A (ja) * | 1995-10-31 | 1997-05-16 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
US6005557A (en) * | 1996-06-07 | 1999-12-21 | Proxima Corporation | Image display stabilization apparatus and method |
JPH1028256A (ja) * | 1996-07-11 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 映像信号変換装置とテレビジョン信号処理装置 |
US6128357A (en) * | 1997-12-24 | 2000-10-03 | Mitsubishi Electric Information Technology Center America, Inc (Ita) | Data receiver having variable rate symbol timing recovery with non-synchronized sampling |
JP4342654B2 (ja) * | 1999-10-12 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 遅延回路および半導体集積回路 |
JP3394013B2 (ja) * | 1999-12-24 | 2003-04-07 | 松下電器産業株式会社 | データ抽出回路およびデータ抽出システム |
US6778170B1 (en) * | 2000-04-07 | 2004-08-17 | Genesis Microchip Inc. | Generating high quality images in a display unit without being affected by error conditions in synchronization signals contained in display signals |
EP1287698A2 (en) * | 2000-06-02 | 2003-03-05 | General Instrument Corporation | Method and apparatus for combining asynchronous signal samples |
JP3619466B2 (ja) | 2001-03-27 | 2005-02-09 | 松下電器産業株式会社 | 半導体装置 |
-
2004
- 2004-01-20 CN CNB2004100024939A patent/CN1275455C/zh not_active Expired - Fee Related
- 2004-01-27 US US10/764,439 patent/US7250981B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040212742A1 (en) | 2004-10-28 |
CN1518334A (zh) | 2004-08-04 |
US7250981B2 (en) | 2007-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10187586B2 (en) | Image generation apparatus and method for generating plurality of images with different resolution and/or brightness from single image | |
US9781310B2 (en) | Motion picture camera arrangement and method of operating a motion picture camera arrangement | |
CN1255776C (zh) | 显示装置 | |
CN104780324B (zh) | 一种拍摄的方法和装置 | |
US8094203B2 (en) | Imaging apparatus having moving image shooting function | |
CN102256060B (zh) | 摄影装置及显示定时控制电路 | |
CN101052101A (zh) | 用于图像拾取的装置和方法 | |
US10440287B2 (en) | Method of obtaining wide dynamic range image and image pickup device performing the same | |
US8558933B2 (en) | Imaging device and imaging apparatus | |
US7948537B2 (en) | Method for resetting image sensing and image sensing device using the same | |
CN101867374A (zh) | 模拟数字转换器、固体摄像器件及照相机*** | |
CN101079939A (zh) | 串行接口设备和图像形成装置 | |
TWI757637B (zh) | 影像信號處理器、其操作方法以及應用處理器 | |
CN1275455C (zh) | 图像信号处理装置和图像信号处理方法 | |
CN1227913C (zh) | 水平滤波器 | |
CN1161971C (zh) | 图象处理装置和处理方法 | |
WO2016169488A1 (zh) | 图像处理方法、装置、计算机存储介质和终端 | |
CN1638441A (zh) | 手抖动补正装置、手抖动补正方法及记录手抖动补正程序的记录媒体 | |
US20210390671A1 (en) | Image processing system for performing image quality tuning and method of performing image quality tuning | |
WO2020137665A1 (ja) | 撮像素子、撮像装置、撮像方法及びプログラム | |
CN1265241C (zh) | 单透镜反射式照相机的摄像区域和视野区域的调整方法 | |
CN1678028A (zh) | 进行高精度信号处理的信号处理电路及摄像装置 | |
CN1638439A (zh) | 图像处理设备和方法 | |
CN1893560A (zh) | 电子设备及其菜单显示方法 | |
US20240257310A1 (en) | Image processor and image processing system including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060913 Termination date: 20120120 |