JP2022500869A - ハイブリッド集積用の改良された基板を製造するためのプロセス - Google Patents
ハイブリッド集積用の改良された基板を製造するためのプロセス Download PDFInfo
- Publication number
- JP2022500869A JP2022500869A JP2021514042A JP2021514042A JP2022500869A JP 2022500869 A JP2022500869 A JP 2022500869A JP 2021514042 A JP2021514042 A JP 2021514042A JP 2021514042 A JP2021514042 A JP 2021514042A JP 2022500869 A JP2022500869 A JP 2022500869A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- active layer
- thickness
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 178
- 238000000034 method Methods 0.000 title claims abstract description 56
- 230000008569 process Effects 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 230000010354 integration Effects 0.000 title description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 10
- 238000004377 microelectronic Methods 0.000 claims description 8
- 238000000407 epitaxy Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000010070 molecular adhesion Effects 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 257
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 230000006870 function Effects 0.000 description 8
- 239000002346 layers by function Substances 0.000 description 6
- 238000004090 dissolution Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000007730 finishing process Methods 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Pressure Sensors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
Abstract
Description
キャリア基板を用意するステップと、
単結晶シリコンドナー基板を用意するステップと、
将来の活性層を画定するためにドナー基板に弱化領域を形成するステップ(弱化領域はドナー基板の決められた深さにおいて原子種の注入により形成されてもよい)と、
キャリア基板若しくはドナー基板又は両方に酸化物層を形成した後に、キャリア基板に第1のドナー基板を接合するステップであって、酸化物層が埋め込み酸化物層を形成するものである、接合するステップと、
弱化領域に沿って第1のドナー基板を引き離し、キャリア基板への活性層の移転をもたらすステップと、
目的とする構成部品が集積されることになるSOI型の最終的な基板を得るために、引き離しステップに関連した欠陥を修復又は除去し最適な粗さ特性及び厚さ特性を前記層に与えるように移転した層に仕上げ処理を実行するステップと
を含む。
複数の層の様々な部分の厚さの均一性、
最適な粗さ、及び
異なる厚さを有する層の様々な部分同士の間の急峻な遷移
を同時に保証し、例えばFDSOI型の構成部品を含む、前記モノリシック基板上の様々なタイプの構成部品の大規模集積の仕様と適合する、SOI型のモノリシック基板を提供することが現在必要とされている。
a)レシーバ基板と、
キャリア基板、
単結晶半導体材料から作られた活性層、
上記活性層に対して選択的にエッチングされ得る材料から作られ、上記キャリア基板と上記活性層との間に挟まれている、犠牲層、及び、
自由表面を有するシリコン酸化物層であり、上記活性層が上記犠牲層と上記シリコン酸化物層との間に挟まれるように配置された、シリコン酸化物層
を含むドナー基板とを用意するステップと、
b)上記酸化物層にキャビティを形成するステップであり、上記酸化物層が、第1の厚さe1を有し上記キャビティと上記活性層との間に配置された第1の部分、及び上記第1の厚さe1よりも厚い第2の厚さe2を有する第2の部分を備えるように、上記キャビティが、上記自由表面と同一平面にある開口部を有し、上記第2の部分が、上記自由表面と上記活性層との間に配置されている、キャビティを形成するステップと、
c)上記キャビティを完全に充填し少なくとも1つの第1の多結晶シリコン表面を備える連続的で実質的に平坦な第2の自由表面を形成するように、多結晶シリコン充填層を形成するステップと、
d)上記第2の自由表面において上記レシーバ基板及び上記ドナー基板を組み立てるステップと、
e)上記活性層及び上記犠牲層を保存しながら、ステップd)の後に上記キャリア基板を除去するステップと
を含む、改良された基板を製造するためのプロセスを提供することにより、上述の欠点を同時に回避しながら満足され得る。
b0)ステップa)の後、ステップb)の前に、上記キャリア基板に弱化領域を形成するステップであって、上記弱化領域が、実質的に平坦であり、上記犠牲層と上記キャリア基板との間の界面の近くに位置する、弱化領域を形成するステップと、
e0)ステップd)の後に、上記弱化領域に沿って上記キャリア基板を破断するステップと
をさらに含むことができる。
レシーバ基板と、
単結晶半導体材料から作られた活性層と、
上記活性層と上記レシーバ基板との間に挟まれた電気的絶縁性シリコン酸化物層と
を備える改良された基板において、
上記改良された基板が上記レシーバ基板に配置された多結晶シリコン層を備え、上記多結晶シリコン層が、第1の厚さe1を有し上記多結晶シリコン層と上記活性層との間に挟まれた上記電気的絶縁性層の第1の部分、及び上記第1の厚さe1よりも厚い第2の厚さe2を有する上記電気的絶縁性層の第2の部分を画定するように、上記電気的絶縁性層でコーティングされ、上記第2の部分が上記レシーバ基板と上記活性層との間に配置されていることを特徴とする、改良された基板である。
キャリア基板11と、
単結晶半導体材料から作られた活性層13と、
活性層に対して選択的にエッチングされ得る材料から作られ、キャリア基板11と活性層13との間に挟まれる、犠牲層12と、
自由表面15を有するシリコン酸化物層14であって、活性層13が犠牲層12と酸化物層14との間に挟まれるように配置されたシリコン酸化物層14と
を備えるドナー基板10を用意するステップもさらに含む。
b0)ステップa)の後、ステップb)の前に、キャリア基板11に弱化領域50を形成するステップであって、上記弱化領域50が、実質的に平坦であり、犠牲層12とキャリア基板11との間の界面の近くに位置する、弱化領域50を形成するステップと、
e0)ステップd)の後に、選択的なエッチングが実行される場合には犠牲層12の選択的なエッチングの前が好ましいが、弱化領域50に沿ってキャリア基板11を破断するステップと
をさらに含む。
レシーバ基板20と、
単結晶半導体材料から作られた活性層13と、
活性層13とレシーバ基板20との間に挟まれた電気的絶縁性シリコン酸化物層14と
を備える改良された基板1(図2及び図3参照)をさらに提供することにより、上述の欠点を同時に回避しながら満足させることができる。
Claims (16)
- 改良された基板(1)を製造するためのプロセスであって、
a)レシーバ基板(20)と、
キャリア基板(11)、
単結晶半導体材料から作られた活性層(13)、
前記活性層(13)に対して選択的にエッチングされ得る材料から作られ、前記キャリア基板(11)と前記活性層(13)との間に挟まれている、犠牲層(12)、及び、
自由表面(15)を有するシリコン酸化物層(14)であり、前記活性層(13)が前記犠牲層(12)と前記シリコン酸化物層(14)との間に挟まれるように配置された、シリコン酸化物層(14)
を含むドナー基板(10)とを用意するステップと、
b)前記酸化物層(14)にキャビティ(30)を形成するステップであり、前記酸化物層(14)が、第1の厚さ(e1)を有し前記キャビティ(30)と前記活性層(13)との間に配置された第1の部分(14a)、及び前記第1の厚さ(e1)よりも厚い第2の厚さ(e2)を有する第2の部分(14b)を備えるように、前記キャビティ(30)が、前記自由表面(15)と同一平面にある開口部を有し、前記第2の部分(14b)が、前記自由表面(15)と前記活性層(13)との間に配置されている、キャビティ(30)を形成するステップと、
c)前記キャビティ(30)を完全に充填し少なくとも1つの第1の多結晶シリコン表面(43)を備える連続的で実質的に平坦な第2の自由表面(41)を形成するように、多結晶シリコン充填層(40)を形成するステップと、
d)前記第2の自由表面(41)において前記レシーバ基板(20)及び前記ドナー基板(10)を組み立てるステップと、
e)前記活性層(13)及び前記犠牲層(12)を保存しながら、ステップd)の後に前記キャリア基板(11)を除去するステップと、
を含む、プロセス。 - ステップe)の後に、前記活性層(13)を同時に保存しながら前記犠牲層(12)を選択的にエッチングするステップを含む、請求項1に記載のプロセス。
- 組み立てる前記ステップd)が、分子接着によって接合するステップを含む、請求項1又は2に記載のプロセス。
- b0)ステップa)の後、ステップb)の前に、前記キャリア基板(11)に弱化領域(50)を形成するステップであって、前記弱化領域(50)が、実質的に平坦であり、前記犠牲層(12)と前記キャリア基板(11)との間の界面の近くに位置する、弱化領域(50)を形成するステップと、
e0)ステップd)の後に、前記弱化領域(50)に沿って前記キャリア基板(11)を破断するステップと、
を含む、請求項1〜3のいずれか一項に記載のプロセス。 - 前記キャリア基板(11)が、前記犠牲層(12)の材料に対して選択的にエッチングされ得る材料から作られ、前記プロセスが、破断する前記ステップe0)の後に、前記犠牲層(12)に配置された前記キャリア基板(11)の残留物を選択的にエッチングするステップをさらに含む、請求項4に記載のプロセス。
- 前記充填層(40)が、150℃と250℃との間の温度で化学気相堆積により形成される、請求項4又は5に記載のプロセス。
- 前記単結晶シリコン活性層(13)が、エピタキシにより製造される、請求項1〜6のいずれか一項に記載のプロセス。
- 前記充填層(40)が、前記シリコン酸化物層(14)を覆う、請求項1〜7のいずれか一項に記載のプロセス。
- 多結晶シリコン層(42)が、前記シリコン酸化物層(14)の前記第2の部分(14b)に形成され、前記多結晶シリコン層(42)が1nmと1000nmとの間の厚さ(e’)を有し、ステップc)の後に形成された前記第2の自由表面(41)が多結晶シリコンから完全に作られている、請求項8に記載のプロセス。
- ステップc)が、前記第2の自由表面(41)が第2のシリコン酸化物表面(44)をさらに含むように前記充填層(40)及び/又は前記酸化物層(14)を薄厚化することを含む、請求項1〜8のいずれか一項に記載のプロセス。
- ステップe)の後に保存されている前記活性層(13)が、前記活性層(13)の厚さを局所的に減少させるように局所的に薄厚化される、請求項1〜10のいずれか一項に記載のプロセス。
- レシーバ基板(20)と、
単結晶半導体材料から作られた活性層(13)と、
前記活性層(13)と前記レシーバ基板(20)との間に挟まれた電気的絶縁性シリコン酸化物層(14)と、
を備える改良された基板(1)において、
前記改良された基板(1)が前記レシーバ基板(20)に配置された多結晶シリコン層(40)を備え、前記多結晶シリコン層(40)が、第1の厚さ(e1)を有し前記多結晶シリコン層(40)と前記活性層(13)との間に挟まれた前記電気的絶縁性層(14)の第1の部分(14a)、及び前記第1の厚さ(e1)よりも厚い第2の厚さ(e2)を有する前記電気的絶縁性層(14)の第2の部分(14b)を画定するように、前記電気的絶縁性層(14)でコーティングされ、前記第2の部分(14b)が前記レシーバ基板(20)と前記活性層(13)との間に配置されていることを特徴とする、改良された基板(1)。 - 多結晶シリコンから作られ、前記レシーバ基板(20)と前記電気的絶縁性層(14)及び前記多結晶シリコン層(40)により形成された組み立て品との間に挟まれた追加の層(42)を備えることを特徴とする、請求項12に記載の改良された基板。
- 前記追加の層(42)と前記レシーバ基板(20)との間に挟まれた追加の電気的絶縁性層(60)を備えることを特徴とする、請求項13に記載の改良された基板。
- 前記レシーバ基板(20)が、エピタキシャル成長されドーピングされた層(61)であって、前記エピタキシャル成長された層(61)にマイクロエレクトロニック部品を形成するように構成された、エピタキシャル成長されドーピングされた層(61)を備えることを特徴とする、請求項14に記載の改良された基板。
- 前記レシーバ基板(20)が、集積回路を備えることを特徴とする、請求項14又は15に記載の改良された基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR18/00972 | 2018-09-14 | ||
FR1800972A FR3086096B1 (fr) | 2018-09-14 | 2018-09-14 | Procede de realisation d'un substrat avance pour une integration hybride |
PCT/EP2019/074276 WO2020053306A1 (fr) | 2018-09-14 | 2019-09-11 | Procédé de réalisation d'un substrat avancé pour une intégration hybride |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022500869A true JP2022500869A (ja) | 2022-01-04 |
JP7392242B2 JP7392242B2 (ja) | 2023-12-06 |
Family
ID=65200879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021514042A Active JP7392242B2 (ja) | 2018-09-14 | 2019-09-11 | ハイブリッド集積用の改良された基板を製造するためのプロセス |
Country Status (9)
Country | Link |
---|---|
US (2) | US11476153B2 (ja) |
EP (1) | EP3850659A1 (ja) |
JP (1) | JP7392242B2 (ja) |
KR (1) | KR20210055749A (ja) |
CN (1) | CN113039635A (ja) |
FR (1) | FR3086096B1 (ja) |
SG (1) | SG11202102573QA (ja) |
TW (1) | TWI787545B (ja) |
WO (1) | WO2020053306A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3086096B1 (fr) | 2018-09-14 | 2021-08-27 | Soitec Silicon On Insulator | Procede de realisation d'un substrat avance pour une integration hybride |
US10862610B1 (en) * | 2019-11-11 | 2020-12-08 | X Development Llc | Multi-channel integrated photonic wavelength demultiplexer |
US11187854B2 (en) | 2019-11-15 | 2021-11-30 | X Development Llc | Two-channel integrated photonic wavelength demultiplexer |
WO2024107824A1 (en) * | 2022-11-18 | 2024-05-23 | Microchip Technology Incorporated | Method for fabricating a patterned fd-soi wafer |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997832A (ja) * | 1995-09-28 | 1997-04-08 | Denso Corp | 半導体装置及びその製造方法 |
JPH11112000A (ja) * | 1997-10-06 | 1999-04-23 | Denso Corp | 半導体装置 |
JP2009528675A (ja) * | 2006-02-27 | 2009-08-06 | トラシット テクノロジーズ | 表面層と基板とを接続するゾーンを備える部分的soi構造を製造する方法 |
JP2013149811A (ja) * | 2012-01-20 | 2013-08-01 | Sony Corp | 半導体装置、製造装置および方法、並びに、撮像素子 |
JP2019527925A (ja) * | 2016-06-08 | 2019-10-03 | ソイテック | 無線周波数用途のための構造 |
JP2020509576A (ja) * | 2017-02-02 | 2020-03-26 | ソイテックSoitec | Rf用途のための構造体 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4144047B2 (ja) * | 1997-08-20 | 2008-09-03 | 株式会社デンソー | 半導体基板の製造方法 |
US7049660B2 (en) * | 2003-05-30 | 2006-05-23 | International Business Machines Corporation | High-quality SGOI by oxidation near the alloy melting temperature |
FR2875947B1 (fr) * | 2004-09-30 | 2007-09-07 | Tracit Technologies | Nouvelle structure pour microelectronique et microsysteme et procede de realisation |
FR2906078B1 (fr) * | 2006-09-19 | 2009-02-13 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue |
FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
EP2132557A2 (en) | 2007-02-23 | 2009-12-16 | Thermo Niton Analyzers LLC | Hand-held, self-contained optical emission spectroscopy (oes) analyzer |
FR2932789B1 (fr) * | 2008-06-23 | 2011-04-15 | Commissariat Energie Atomique | Procede de fabrication d'une structure electromecanique comportant au moins un pilier de renfort mecanique. |
JP2015041718A (ja) * | 2013-08-23 | 2015-03-02 | マイクロン テクノロジー, インク. | 半導体装置及びその製造方法 |
FR3086096B1 (fr) | 2018-09-14 | 2021-08-27 | Soitec Silicon On Insulator | Procede de realisation d'un substrat avance pour une integration hybride |
-
2018
- 2018-09-14 FR FR1800972A patent/FR3086096B1/fr active Active
-
2019
- 2019-09-11 KR KR1020217010172A patent/KR20210055749A/ko unknown
- 2019-09-11 SG SG11202102573QA patent/SG11202102573QA/en unknown
- 2019-09-11 JP JP2021514042A patent/JP7392242B2/ja active Active
- 2019-09-11 US US17/276,107 patent/US11476153B2/en active Active
- 2019-09-11 CN CN201980059819.6A patent/CN113039635A/zh active Pending
- 2019-09-11 WO PCT/EP2019/074276 patent/WO2020053306A1/fr unknown
- 2019-09-11 EP EP19779352.4A patent/EP3850659A1/fr active Pending
- 2019-09-12 TW TW108133126A patent/TWI787545B/zh active
-
2022
- 2022-10-17 US US18/047,113 patent/US20230063362A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997832A (ja) * | 1995-09-28 | 1997-04-08 | Denso Corp | 半導体装置及びその製造方法 |
JPH11112000A (ja) * | 1997-10-06 | 1999-04-23 | Denso Corp | 半導体装置 |
JP2009528675A (ja) * | 2006-02-27 | 2009-08-06 | トラシット テクノロジーズ | 表面層と基板とを接続するゾーンを備える部分的soi構造を製造する方法 |
JP2013149811A (ja) * | 2012-01-20 | 2013-08-01 | Sony Corp | 半導体装置、製造装置および方法、並びに、撮像素子 |
JP2019527925A (ja) * | 2016-06-08 | 2019-10-03 | ソイテック | 無線周波数用途のための構造 |
JP2020509576A (ja) * | 2017-02-02 | 2020-03-26 | ソイテックSoitec | Rf用途のための構造体 |
Also Published As
Publication number | Publication date |
---|---|
CN113039635A (zh) | 2021-06-25 |
TWI787545B (zh) | 2022-12-21 |
KR20210055749A (ko) | 2021-05-17 |
FR3086096B1 (fr) | 2021-08-27 |
JP7392242B2 (ja) | 2023-12-06 |
EP3850659A1 (fr) | 2021-07-21 |
WO2020053306A1 (fr) | 2020-03-19 |
SG11202102573QA (en) | 2021-04-29 |
US20230063362A1 (en) | 2023-03-02 |
TW202025390A (zh) | 2020-07-01 |
US20220051934A1 (en) | 2022-02-17 |
FR3086096A1 (fr) | 2020-03-20 |
US11476153B2 (en) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7392242B2 (ja) | ハイブリッド集積用の改良された基板を製造するためのプロセス | |
CN100367486C (zh) | 形成构图的绝缘体上硅衬底的方法 | |
CN100411180C (zh) | 半导体结构及制造半导体结构的方法 | |
KR101876912B1 (ko) | 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스 | |
US9000555B2 (en) | Electronic device including shallow trench isolation (STI) regions with bottom nitride liner and upper oxide liner and related methods | |
JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたsoi集積回路へのキャリア基板コンタクトの作製 | |
US20040222471A1 (en) | Semiconductor device having a plurality of gate electrodes and manufacturing method thereof | |
TW200919552A (en) | Method of manufacturing localized semiconductor-on-insulator (SOI) structures in a bulk semiconductor wafer | |
TW200535933A (en) | Tri-gate transistors and methods to fabricate same | |
EP2701187B1 (en) | Electronic Device including Shallow Trench Isolation (STI) Regions with Bottom Oxide Linear and Upper Nitride Liner and Related Methods | |
US9177961B2 (en) | Wafer with intrinsic semiconductor layer | |
US7476574B2 (en) | Method for forming an integrated circuit semiconductor substrate | |
GB2296374A (en) | Fabricating semiconductor devices | |
US20140035094A1 (en) | Semiconductor structure | |
JP7342321B2 (ja) | デジタル用途及び無線周波数用途のための半導体構造 | |
TWI732256B (zh) | 半導體結構及其製造方法 | |
US20060154435A1 (en) | Method of fabricating trench isolation for trench-capacitor dram devices | |
US9875926B2 (en) | Substrates with buried isolation layers and methods of formation thereof | |
US20210305097A1 (en) | Low-temperature method for transfer and healing of a semiconductor layer | |
JP2011049603A (ja) | 半導体装置およびその製造方法 | |
KR100286776B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
JPS61144036A (ja) | 半導体装置およびその製造方法 | |
KR100286775B1 (ko) | 에스오아이 소자의 제조방법 | |
CN115910908A (zh) | 半导体结构的制作方法以及半导体结构 | |
KR940010566B1 (ko) | 의사 soi 반도체장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7392242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |