JP2022191291A - 半導体装置 - Google Patents

Abstract

【課題】消費電力の少ない半導体装置を提供する。【解決手段】半導体装置は、コントローラ、レジスタ、および画像処理部を有する。画像処理部は、パラメータを使用して画像データを処理する機能を備える。画像処理部は、画像データをフレームメモリから取り込み、パラメータをレジスタから取り込む。フレームメモリは、画像データを、電源供給が遮断されている状態で保持する機能を備える。レジスタは、パラメータを、電源供給が遮断されている状態で保持する機能を備える。コントローラは、レジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有する。【選択図】図３

Description

本発明の一形態は、半導体装置に関する。

なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。

そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導
体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例とし
てあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用す
ることで機能しうる装置全般を指す。

反射型素子と発光型素子を組み合わせた、表示装置が提案されている（特許文献１）。明
るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しな
い良好な表示品質と、消費電力が少ない表示装置、を提供することができる。

一方、酸化物半導体トランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジス
タ、以下、ＯＳトランジスタと呼称する）を、液晶ディスプレイや有機ＥＬ（エレクトロ
ルミネッセンス）ディスプレイなどの表示装置に用いる技術が提案されている。ＯＳトラ
ンジスタはオフ電流が非常に小さいため、静止画を表示する際のリフレッシュ頻度を少な
くし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されて
いる（特許文献２、特許文献３）。なお、本明細書において、上述の表示装置の消費電力
を減らす技術を、「アイドリングストップ」または「ＩＤＳ駆動」と呼称する。

また、オフ電流が小さいことを利用して、ＯＳトランジスタを不揮発性の記憶装置に用い
た例が開示されている（特許文献４）。

特開２００３－１５７０２６号公報 特開２０１１‐１４１５２２号公報 特開２０１１‐１４１５２４号公報 特開２０１１－１５１３８３号公報

明るい環境では反射型素子、暗い環境では発光型素子を用いて表示を行うためには、外光
を検知して、それぞれの表示素子に画像データを分配する半導体装置が必要となる。また
、半導体装置は、表示装置がＩＤＳ駆動を行っている間、表示装置に画像データや信号を
送る必要がないため、関係する回路の電源供給を遮断することができる。消費電力が少な
く、一部回路の電源供給を遮断しても表示品質に影響を及ぼさない仕組みを持った、半導
体装置を提供することを課題の一つとする。

本発明の一形態は、新規な半導体装置を提供することを課題の一つとする。または、消費
電力が少ない新規な半導体装置を提供することを課題の一つとする。または、本発明の一
形態は、新規な半導体装置を有する表示装置を提供することを課題の一つとする。または
、本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機器を提供す
ることを課題の一つとする。

なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在
を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載
から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。

本発明の一形態は、第１コントローラと、レジスタと、フレームメモリと、画像処理部と
を有する半導体装置である。フレームメモリは、画像データを格納する機能を有し、画像
処理部は、画像データを処理する機能を有し、レジスタは、画像処理部が処理を行うため
のパラメータを格納する機能を有する。フレームメモリは、フレームメモリへの電源供給
が遮断されている状態で、画像データを保持する機能を備え、レジスタは、レジスタへの
電源供給が遮断されている状態で、パラメータを保持する機能を備え、第１コントローラ
は、レジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有
する。

また、本発明の一形態は、上記形態において、レジスタは、スキャンチェーンレジスタと
、第１レジスタと、第２レジスタとを有し、スキャンチェーンレジスタは、第３レジスタ
と、第４レジスタとを有し、第３レジスタは第１保持回路を有し、第４レジスタは第２保
持回路を有する半導体装置である。第３レジスタの出力端子は、第４レジスタの入力端子
に電気的に接続され、第１レジスタは、第３レジスタに格納されたデータを読み込む機能
を有し、第２レジスタは、第４レジスタに格納されたデータを読み込む機能を有し、第１
レジスタおよび第２レジスタに読み込まれたデータは、パラメータとして、画像処理部に
出力される。第１保持回路は、第３レジスタのデータを格納する機能を有し、第３レジス
タは、第１保持回路が格納したデータを読み込む機能を有し、第２保持回路は、第４レジ
スタのデータを格納する機能を有し、第４レジスタは、第２保持回路が格納したデータを
読み込む機能を有し、レジスタへの電源供給が遮断されている状態で、第１保持回路およ
び第２保持回路は、格納したデータを保持する機能を備える。

また、本発明の一形態は、上記形態において、第１保持回路は、第１トランジスタと、第
１容量素子とを有し、第２保持回路は、第２トランジスタと、第２容量素子とを有する半
導体装置である。第１トランジスタは、第１容量素子の充放電を制御し、第２トランジス
タは、第２容量素子の充放電を制御し、第１トランジスタおよび第２トランジスタは、チ
ャネル形成領域に酸化物半導体を含むことが好ましい。

また、本発明の一形態は、上記形態において、フレームメモリは、複数のメモリセルを有
し、メモリセルは、第３トランジスタと、第３容量素子とを有する半導体装置である。第
３トランジスタは、第３容量素子の充放電を制御し、第３トランジスタは、チャネル形成
領域に酸化物半導体を含むことが好ましい。

また、本発明の一形態は、上記形態において、第２コントローラを有する半導体装置であ
る。第２コントローラは、タイミング信号を生成する機能を有し、レジスタは、第２コン
トローラがタイミング信号を生成するためのパラメータを格納する機能を有する。

また、本発明の一形態は、上記形態において、第１コントローラは、第２コントローラに
対する電源供給を制御する機能を有する。

また、本発明の一形態は、上記形態において、第３コントローラを有する半導体装置であ
る。第３コントローラは、光センサからの第１信号を受け取る機能と、第１信号をもとに
画像処理部が処理を行うための第２信号を生成する機能とを有する。

また、本発明の一形態は、上記形態において、外部装置から画像データおよびパラメータ
が入力されない場合、フレームメモリに格納された画像データ、およびレジスタに格納さ
れたパラメータをもとに、静止画を表示するための第３信号を生成する機能を有する。

また、本発明の一形態は、上記形態において、ソースドライバを有する半導体装置である
。ソースドライバは、画像処理部で処理された画像データをもとに、データ信号を生成す
る機能を有する。

また、本発明の一形態は、上記形態において、ソースドライバは、画像処理部で処理され
た画像データをもとに、第１データ信号または第２データ信号を生成する機能を有し、第
１データ信号は、反射素子を駆動する機能を有し、第２データ信号は、発光素子を駆動す
る機能を有する。

また、本発明の一形態は、上記形態において、第１コントローラは、ソースドライバに対
する電源供給を制御する機能を有する。

本発明の一形態は、新規な半導体装置を提供することができる。または、消費電力が少な
い、新規な半導体装置を提供することができる。

または、本発明の一形態は、新規な半導体装置を有する、表示装置を提供することができ
る。または、本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機
器を提供することができる。

なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの
効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果
を有さない場合もある。

表示装置の構成例を示すブロック図。 タッチセンサユニットの構成例を示す図。 コントローラＩＣの構成例を示すブロック図。 パラメータを説明する図。 フレームメモリの構成例を示すブロック図。 レジスタの構成例を示すブロック図。 レジスタの構成例を示す回路図。 コントローラＩＣの構成例を示すブロック図。 表示ユニットの構成例を示すブロック図。 画素の構成例を示す回路図。 表示ユニットおよび画素の構成例を示す上面図。 表示ユニットの構成例を示す断面図。 表示ユニットの構成例を示す断面図。 反射膜の形状を説明する模式図。 表示ユニットの画素の一部を説明する下面図。 表示装置の構成例を示すブロック図。 表示装置を説明する上面図、および表示装置の入力部の一部を説明する模式図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 電子機器の例を示す斜視図。 Ａ：ＯＳ－ＦＰＧＡの構成例を示すブロック図。Ｂ：ＬＡＢの構成例を示すブロック図。Ｃ：ＳＡＢの構成例を示すブロック図。 Ａ：ＳＢの構成例を示すブロック図。Ｂ：ＰＲＳの構成例を示す回路図。Ｃ：ＰＲＳの動作例を示すタイミングチャート。 ＰＬＥの構成例を示すブロック図。 Ａ：ＯＳ－ＦＦの構成例を示す回路図。Ｂ：ＯＳ－ＦＦの動作例を示すタイミングチャート。 試作した表示システムの構成を示すブロック図。 試作したハイブリッドディスプレイの表示画像。 試作した表示システムの機能ブロック図。 Ａ：試作した表示コントローラの機能ブロック図。Ｂ：スキャンチェーンレジスタの機能ブロック図。 Ａ：スキャンチェーンレジスタを構成するレジスタの回路図。Ｂ：バックアップ回路の回路図。 スキャンチェーンレジスタのタイミングチャート。 試作した表示コントローラのチップの顕微鏡写真。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示され
る複数の実施の形態は、適宜組み合わせることが可能である。

なお、実施の形態において説明する、コントローラＩＣは、チャネル形成領域にシリコン
を有するトランジスタと、チャネル形成領域に酸化物半導体を有するトランジスタと、容
量素子等によって、構成された半導体装置である。したがって、コントローラＩＣを半導
体装置と言い換えることができる。

また、本明細書等において、酸化物半導体をＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトラ
ンジスタを、酸化物半導体トランジスタ、ＯＳトランジスタ、またはＯＳＦＥＴという場
合がある。

また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に
示したものであり、図面に示す形状又は値などに限定されない。

また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、
あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明
は省略する場合がある。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。

また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関
係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶
縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素
を含むものを除外しない。

また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をい
う。したがって、８５°以上９５°以下の場合も含まれる。

また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではない。

また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。

また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド
電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位
、電圧、電圧差と言い換えることが可能である。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）
の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電
流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流
が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状
態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇ
ｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソー
スの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型
のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈ
よりも低いときのドレイン電流、という場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また
、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースと
ドレインの間に流れる電流を指す場合がある。

（実施の形態１）
本実施の形態では、１つの画素に反射型素子と発光型素子とが設けられているハイブリッ
ド型表示装置について説明する。特に、表示装置のコントローラＩＣについて説明する。
なお、反射型素子としては、液晶や電子ペーパー等を適用することができる。以下、反射
型素子を反射素子１０ａ、発光型素子を発光素子１０ｂとして説明する。

＜＜表示装置＞＞
図１は、表示装置の構成例を示すブロック図である。表示装置１００は、表示ユニット１
１０、タッチセンサユニット１２０を有する。

＜表示ユニット＞
表示ユニット１１０は、画素アレイ１１１、ゲートドライバ１１３、ゲートドライバ１１
４、およびコントローラＩＣ１１５を有する。

画素アレイ１１１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用い
て駆動されるアクティブ型の素子である。また、画素１０は、反射素子１０ａと発光素子
１０ｂを有する。画素アレイ１１１のより具体的な構成例については、実施の形態２にて
、説明する。

ゲートドライバ１１３は、反射素子１０ａを選択するためのゲート線を駆動する機能をも
ち、ゲートドライバ１１４は、発光素子１０ｂを選択するためのゲート線を駆動する機能
をもつ。反射素子１０ａにデータ信号を供給するソース線を駆動するソースドライバ、お
よび発光素子１０ｂにデータ信号を供給するソース線を駆動するソースドライバは、それ
ぞれ、コントローラＩＣ１１５に設けられている。コントローラＩＣ１１５は、表示装置
１００の動作を統括的に制御する機能を備える。コントローラＩＣ１１５の数は、画素ア
レイの画素数に応じて決定される。

図１の例では、画素アレイ１１１と共にゲートドライバ１１３、１１４が同一基板上に集
積されている例を示しているが、ゲートドライバ１１３、１１４を専用ＩＣとすることも
できる。あるいは、コントローラＩＣ１１５に、ゲートドライバ１１３またはゲートドラ
イバ１１４を組み込んでもよい。

ここでは、コントローラＩＣ１１５の実装方式は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ
）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘ
ｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などで
もよい。タッチセンサユニット１２０のＩＣの実装方式についても同様である。

なお、画素１０に使用されるトランジスタは、チャネル形成領域に酸化物半導体を有する
トランジスタ（「ＯＳトランジスタ」ともいう。）であり、Ｓｉトランジスタに比べてオ
フ電流が低いトランジスタである。ＯＳトランジスタは、酸化物半導体中の不純物濃度を
低減し、酸化物半導体を真性または実質的に真性にすることで、オフ電流を極めて低くす
ることができる。

もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければ酸化物半導体
を適用しないトランジスタとすることができる。例えば、バンドギャップが大きい半導体
を適用したトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンド
ギャップが２．２ｅＶ以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤ
モンドなどが挙げられる。

画素１０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要が
ない場合（すなわち静止画を表示する場合）、一時的にゲートドライバ１１３、１１４お
よびソースドライバを停止することができる（以下、「アイドリングストップ」、もしく
は「ＩＤＳ駆動」と呼ぶ。）。ＩＤＳ駆動によって、表示装置１００の消費電力を低減す
ることができる。

＜タッチセンサユニット＞
図１に示す、タッチセンサユニット１２０は、センサアレイ１２１、および周辺回路１２
５を有する。周辺回路１２５は、タッチセンサドライバ（以下、「ＴＳドライバ」と呼ぶ
。）１２６、センス回路１２７を有する。周辺回路１２５は専用ＩＣで構成することがで
きる。

図２に、タッチセンサユニット１２０の構成例を示す。ここでは、タッチセンサユニット
１２０が相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本（
ｍは１以上の整数）の配線ＤＲＬ、ｎ本（ｎは１以上の整数）の配線ＳＮＬを有する。配
線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α番の配線Ｄ
ＲＬを配線ＤＲＬ＜α＞と呼び、第β番の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととす
る。容量ＣＴ_αβは、配線ＤＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量であ
る。

ｍ本の配線ＤＲＬはＴＳドライバ１２６に電気的に接続されている。ＴＳドライバ１２６
は配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬはセンス回路１２７に電気的に
接続されている。センス回路１２７は、配線ＳＮＬの信号を検出する機能を有する。ＴＳ
ドライバ１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の信
号は、容量ＣＴ_αβの容量値の変化量の情報をもつ。ｎ本の配線ＳＮＬの信号を解析する
ことで、タッチの有無、タッチ位置などの情報を得ることができる。

＜＜コントローラＩＣ＞＞
図３は、コントローラＩＣ１１５の構成例を示すブロック図である。コントローラＩＣ１
１５は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコン
トローラ１５３、コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メ
モリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０、
およびタッチセンサコントローラ１８４を有する。

ソースドライバ１８０は、ソースドライバ１８１、１８２を有する。ソースドライバ１８
１は、反射素子１０ａを駆動するためのドライバであり、ソースドライバ１８２は、発光
素子１０ｂを駆動するためのドライバである。ここでは、反射素子１０ａとして液晶（Ｌ
Ｃ）素子、発光素子１０ｂとしてエレクトロルミネッセンス（有機ＥＬ）素子である場合
の、コントローラＩＣを説明する。

コントローラＩＣ１１５とホスト１４０との通信は、インターフェース１５０を介して行
われる。ホスト１４０からは、画像データ、各種制御信号等がコントローラＩＣ１１５に
送られる。また、コントローラＩＣ１１５からは、タッチセンサコントローラ１８４が取
得したタッチ位置などの情報が、ホスト１４０に送られる。なお、コントローラＩＣ１１
５が有するそれぞれの回路は、ホスト１４０の規格、表示装置１００の仕様等によって、
適宜取捨される。

フレームメモリ１５１は、コントローラＩＣ１１５に入力された画像データを保存するた
めのメモリである。ホスト１４０から圧縮された画像データが送られる場合、フレームメ
モリ１５１は、圧縮された画像データを格納することが可能である。デコーダ１５２は、
圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場
合、デコーダ１５２は処理を行わない。または、デコーダ１５２を、フレームメモリ１５
１とインターフェース１５０との間に、配置することもできる。

画像処理部１６０は、画像データに対して各種画像処理を行う機能を有する。例えば、画
像処理部１６０は、ガンマ補正回路１６１、調光回路１６２、調色回路１６３、ＥＬ補正
回路１６４を有する。

ＥＬ補正回路１６４は、ソースドライバ１８２に発光素子１０ｂを流れる電流を検出する
電流検出回路を備えている場合、設けられる。ＥＬ補正回路１６４は、ソースドライバ１
８２の電流検出回路から送信される信号に基づいて、発光素子１０ｂの輝度を調節する機
能をもつ。

画像処理部１６０で処理された画像データは、メモリ１７０を経て、ソースドライバ１８
０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。
ソースドライバ１８１、１８２は、それぞれ、入力された画像データを処理し、画素アレ
イ１１１のソース線に書き込む機能をもつ。

タイミングコントローラ１７３は、ソースドライバ１８０、タッチセンサコントローラ１
８４、表示ユニット１１０のゲートドライバ１１３、１１４で使用するタイミング信号を
生成する機能を有する。

タッチセンサコントローラ１８４は、タッチセンサユニット１２０のＴＳドライバ１２６
、センス回路１２７を制御する機能をもつ。センス回路１２７で読み出されたタッチ情報
を含む信号は、タッチセンサコントローラ１８４で処理され、インターフェース１５０を
介して、ホスト１４０に送出される。ホスト１４０は、タッチ情報を反映した画像データ
を生成し、コントローラＩＣ１１５に送出する。なお、コントローラＩＣ１１５で、画像
データにタッチ情報を反映する構成も可能である。

クロック生成回路１５５は、コントローラＩＣ１１５で使用されるクロック信号を生成す
る機能を有する。コントローラ１５４は、インターフェース１５０を介してホスト１４０
から送られる各種制御信号を処理し、コントローラＩＣ１１５内の各種回路を制御する機
能を有する。また、コントローラ１５４は、コントローラＩＣ１１５内の各種回路への電
源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断
することを、パワーゲーティングと呼ぶ。

レジスタ１７５は、コントローラＩＣ１１５の動作に用いられるデータを格納する。レジ
スタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパ
ラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラ
メータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレ
ジスタを備える。

センサコントローラ１５３には、光センサ１４３が電気的に接続されている。光センサ１
４３には外光１４５を検知し、検知信号を生成する。センサコントローラ１５３は検知信
号を基に、制御信号を生成する。センサコントローラ１５３で生成される制御信号は、例
えば、コントローラ１５４に出力される。

また、反射素子１０ａと発光素子１０ｂが同じ画像データを表示する場合、画像処理部１
６０は、反射素子１０ａが表示する画像データと、発光素子１０ｂが表示する画像データ
とを、分けて作成する機能を有する。この場合、光センサ１４３およびセンサコントロー
ラ１５３を用いて測定した、外光１４５の明るさに応じて、反射素子１０ａと発光素子１
０ｂの反射強度および発光強度を調整することができる。ここでは、当該調整を調光、あ
るいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。

晴れの日の日中に外で表示装置１００を使用する場合、反射素子１０ａのみで十分な輝度
が得られるときは、発光素子１０ｂを光らせる必要はない。これは、発光素子１０ｂで表
示を行おうとしても、外光に負けて良好な表示が得られないからである。また、夜間や暗
所で表示装置１００を使用する場合、発光素子１０ｂを光らせて表示を行う。

外光の明るさに応じて、画像処理部１６０は、反射素子１０ａのみで表示を行う画像デー
タを作成、もしくは発光素子１０ｂのみで表示を行う画像データを作成、もしくは反射素
子１０ａと発光素子１０ｂを組み合わせて表示を行う画像データを作成することができる
。外光の明るい環境においても、外光の暗い環境においても、表示装置１００は良好な表
示を行うことができる。さらに、外光の明るい環境においては、発光素子１０ｂを光らせ
ない、もしくは発光素子１０ｂの輝度を低くすることで、消費電力を低減することができ
る。

また、反射素子１０ａの表示に、発光素子１０ｂの表示を組み合わせることで、色調を補
正することができる。このような色調補正のためには、光センサ１４３およびセンサコン
トローラ１５３に、外光１４５の色調を測定する機能を追加すればよい。例えば、夕暮れ
時の赤みがかった環境において表示装置１００を使用する場合、反射素子１０ａによる表
示のみではＢ（青）成分が足りないため、発光素子１０ｂを発光させることで、色調を補
正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該
処理を実行する回路を調色回路と呼ぶ。

画像処理部１６０は、表示装置１００の仕様によって、ＲＧＢ－ＲＧＢＷ変換回路など、
他の処理回路を有している場合がある。ＲＧＢ－ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑
、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像データに変換する機能をもつ回路
である。すなわち、表示装置１００がＲＧＢＷ４色の画素を有する場合、画像データ内の
Ｗ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができ
る。なお、ＲＧＢ－ＲＧＢＷ変換回路はこれに限らず、例えば、ＲＧＢ－ＲＧＢＹ（赤、
緑、青、黄）変換回路などでもよい。

また、反射素子１０ａと発光素子１０ｂは、異なる画像データを表示することができる。
一般に、反射型素子として適用できる液晶や電子ペーパー等は、動作速度が遅いものが多
い（絵を表示するまでに時間を要する。）。そのため、反射素子１０ａに背景となる静止
画を表示し、発光素子１０ｂに動きのあるマウスポインタ等を表示することができる。静
止画に対しては、前述したＩＤＳ駆動を行い、動画に対しては、発光素子１０ｂを光らせ
ることで、表示装置１００は、なめらかな動画表示と低消費電力を両立することができる
。この場合、フレームメモリ１５１には、反射素子１０ａと発光素子１０ｂ、それぞれに
表示する画像データを保存する領域を設ければよい。

＜パラメータ＞
ガンマ補正、調光、調色などの画像補正処理は、入力の画像データＸに対して出力の補正
データＹを作成する処理に相当する。画像処理部１６０が使用するパラメータは、画像デ
ータＸを、補正データＹに変換するためのパラメータである。

パラメータの設定方式には、テーブル方式、関数近似方式がある。図４（Ａ）に示すテー
ブル方式では、画像データＸｎに対して、補正データＹｎをパラメータとしてテーブルに
格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタ
を多数必要とするが、補正の自由度が高い。一方、あらかじめ経験的に画像データＸに対
する補正データＹを決められる場合には、図４（Ｂ）のように、関数近似方式を採用する
構成が有効である。ａ１、ａ２、ｂ２等がパラメータである。ここで、区間毎に線形近似
する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、
補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。

タイミングコントローラ１７３が使用するパラメータは、例えば、図４（Ｃ）に示すよう
に、タイミングコントローラ１７３の生成信号が、基準信号に対して“Ｌ”（または“Ｈ
”）となるタイミングを示すものである。パラメータＲａ（またはＲｂ）は、基準信号に
対して“Ｌ”（または“Ｈ”）となるタイミングが、クロック何周期分であるかを示して
いる。

上記、補正のためのパラメータは、レジスタ１７５に格納することができる。また、上記
以外にレジスタ１７５に格納できるパラメータとしては、ＥＬ補正回路１６４のデータ、
ユーザーが設定した表示装置１００の輝度、色調、省エネルギー設定（表示を暗くする、
または表示を消す、までの時間）、タッチセンサコントローラ１８４の感度などがある。

＜パワーゲーティング＞
コントローラ１５４は、ホスト１４０から送られる画像データに変化がない場合、コント
ローラＩＣ１１５内の一部回路をパワーゲーティングすることができる。具体的には、例
えば、領域１９０内の回路（フレームメモリ１５１、デコーダ１５２、画像処理部１６０
、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８
０）を指す。ホスト１４０から画像データに変化がないことを示す制御信号をコントロー
ラＩＣ１１５に送信し、当該制御信号をコントローラ１５４で検出した場合にパワーゲー
ティングする構成が可能である。

領域１９０内の回路は、画像データに関する回路と、表示ユニット１１０を駆動するため
の回路であるため、画像データに変化がない場合は、一時的に領域１９０内の回路を停止
することができる。なお、画像データに変化がない場合でも、画素１０に使用されるトラ
ンジスタがデータを保持できる時間（アイドリングストップが可能な時間）、および反射
素子１０ａとして適用した液晶（ＬＣ）素子が焼き付き防止のため行う反転駆動の時間を
考慮してもよい。

例えば、コントローラ１５４はタイマ機能を組み込むことで、タイマで測定した時間に基
づいて、領域１９０内の回路への電源供給を再開するタイミングを決定してもよい。なお
、フレームメモリ１５１もしくはメモリ１７０に画像データを保存しておき、当該画像デ
ータを反転駆動時に表示ユニット１１０に供給する画像データとする構成が可能である。
このような構成とすることで、ホスト１４０から画像データを送信することなく反転駆動
が実行できる。したがって、ホスト１４０からのデータ送信量を低減でき、コントローラ
ＩＣ１１５の消費電力を低減することができる。

以下、フレームメモリ１５１、レジスタ１７５の具体的な回路構成を説明する。なお、パ
ワーゲーティングすることができる回路として説明した、領域１９０内の回路、センサコ
ントローラ１５３、およびタッチセンサコントローラ１８４等は、この限りではない。コ
ントローラＩＣ１１５の構成、ホスト１４０の規格、表示装置１００の仕様等によって、
様々な組み合わせが考えられる。

＜フレームメモリ１５１＞
図５（Ａ）に、フレームメモリ１５１の構成例を示す。フレームメモリ１５１は、制御部
２０２、セルアレイ２０３、周辺回路２０８を有する。周辺回路２０８は、センスアンプ
回路２０４、ドライバ２０５、メインアンプ２０６、入出力回路２０７を有する。

制御部２０２は、フレームメモリ１５１を制御する機能を有する。例えば、制御部２０２
は、ドライバ２０５、メインアンプ２０６、および入出力回路２０７を制御する。

ドライバ２０５には、複数の配線ＷＬ、ＣＳＥＬが電気的に接続されている。ドライバ２
０５は、複数の配線ＷＬ、ＣＳＥＬに出力する信号を生成する。

セルアレイ２０３は、複数のメモリセル２０９を有する。メモリセル２０９は、配線ＷＬ
、ＬＢＬ（またはＬＢＬＢ）、ＢＧＬに、電気的に接続されている。配線ＷＬはワード線
であり、配線ＬＢＬ、ＬＢＬＢは、ローカルビット線である。図５（Ａ）の例では、セル
アレイ２０３の構成は、折り返しビット線方式であるが、開放ビット線方式とすることも
できる。

図５（Ｂ）に、メモリセル２０９の構成例を示す。メモリセル２０９は、トランジスタＭ
Ｗ１、容量素子ＣＳ１を有する。メモリセル２０９は、ＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）のメモリセルと同様の回路構成を有する。ここでは、トランジス
タＭＷ１はバックゲートをもつトランジスタである。トランジスタＭＷ１のバックゲート
は、配線ＢＧＬに電気的に接続されている。配線ＢＧＬには、電圧Ｖｂｇ＿ｗ１が入力さ
れる。

トランジスタＭＷ１は、チャネル形成領域に酸化物半導体を有するトランジスタ（「ＯＳ
トランジスタ」ともいう。）である。ＯＳトランジスタはオフ電流が極めて小さいため、
ＯＳトランジスタでメモリセル２０９を構成することで、容量素子ＣＳ１から電荷がリー
クすることを抑えられるため、フレームメモリ１５１のリフレッシュ動作の頻度を低減で
きる。また、電源供給が遮断されても、フレームメモリ１５１は長時間画像データを保持
することが可能である。また、電圧Ｖｂｇ＿ｗ１を負電圧にすることで、トランジスタＭ
Ｗ１の閾値電圧を正電位側にシフトさせることができ、メモリセル２０９の保持時間を長
くすることができる。

ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に
流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０
Ｖ乃至２Ｖ程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソース
とドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて
小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１
０^－２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化され
たオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１
０ｙＡ／μｍ（ｙ；ヨクト、１０^－２４）以下であることがより好ましい。

酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起
によるリーク電流が小さく、また上掲のようにオフ電流が極めて小さい。チャネル形成領
域に適用される酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一
方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ－
Ｍ－Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供
与体（ドナー）となる水分または水素等の不純物を低減し、かつ酸素欠損も低減すること
で、酸化物半導体をｉ型（真性半導体）にする、あるいはｉ型に限りなく近づけることが
できる。ここでは、このような酸化物半導体は高純度化された酸化物半導体と呼ぶことが
できる。高純度化された酸化物半導体を適用することで、チャネル幅で規格化されたＯＳ
トランジスタのオフ電流を数ｙＡ／μｍ以上数ｚＡ／μｍ以下程度に低くすることができ
る。

セルアレイ２０３が有する複数のメモリセル２０９の、トランジスタＭＷ１はＯＳトラン
ジスタであるため、その他の回路のトランジスタは、例えば、シリコンウエハに作製され
るＳｉトランジスタとすることができる。これにより、セルアレイ２０３をセンスアンプ
回路２０４に積層して設けることができる。よって、フレームメモリ１５１の回路面積を
縮小でき、コントローラＩＣ１１５の小型化につながる。

セルアレイ２０３は、センスアンプ回路２０４に積層して設けられている。センスアンプ
回路２０４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢ
Ｌ、ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、ＧＢＬＢ（グローバルビット線対）
、複数の配線ＣＳＥＬに電気的に接続されている。センスアンプＳＡは、配線ＬＢＬと配
線ＬＢＬＢとの電位差を増幅する機能を有する。

センスアンプ回路２０４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、
４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路
２０４の構成は、図５（Ａ）の構成例に限定されない。

メインアンプ２０６は、センスアンプ回路２０４および入出力回路２０７に接続されてい
る。メインアンプ２０６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する
。メインアンプ２０６は省略することができる。

入出力回路２０７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、また
はメインアンプ２０６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメイン
アンプ２０６の出力電位を読み出し、データとして外部に出力する機能を有する。配線Ｃ
ＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、およびデータを書き込むセ
ンスアンプＳＡを選択することができる。よって、入出力回路２０７は、マルチプレクサ
などの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することがで
きる。

＜レジスタ１７５＞
図６は、レジスタ１７５の構成例を示すブロック図である。レジスタ１７５は、スキャン
チェーンレジスタ部１７５Ａ、およびレジスタ部１７５Ｂを有する。スキャンチェーンレ
ジスタ部１７５Ａは、複数のレジスタ２３０を有する。複数のレジスタ２３０によって、
スキャンチェーンレジスタが構成されている。レジスタ部１７５Ｂは、複数のレジスタ２
３１を有する。

レジスタ２３０は、電源供給が遮断された状態でもデータが消失しない不揮発性レジスタ
である。レジスタ２３０を不揮発化するため、ここでは、レジスタ２３０は、ＯＳトラン
ジスタを用いた保持回路を備えている。

他方、レジスタ２３１は揮発性レジスタである。レジスタ２３１の回路構成には特段の制
約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロ
ップ回路などで構成すればよい。画像処理部１６０、およびタイミングコントローラ１７
３は、レジスタ部１７５Ｂにアクセスし、対応するレジスタ２３１からデータを取り込む
。あるいは、画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部１
７５Ｂから供給されるデータにしたがって、処理内容が制御される。

レジスタ１７５に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ
部１７５Ａのデータを変更する。スキャンチェーンレジスタ部１７５Ａの各レジスタ２３
０のデータを書き換えた後、スキャンチェーンレジスタ部１７５Ａの各レジスタ２３０の
データを、レジスタ部１７５Ｂの各レジスタ２３１に一括してロードする。

これにより、画像処理部１６０、およびタイミングコントローラ１７３等は、一括して更
新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保た
れるため、コントローラＩＣ１１５の安定した動作を実現できる。スキャンチェーンレジ
スタ部１７５Ａとレジスタ部１７５Ｂとを備えることで、画像処理部１６０、およびタイ
ミングコントローラ１７３が動作中でも、スキャンチェーンレジスタ部１７５Ａのデータ
を更新することができる。

コントローラＩＣ１１５のパワーゲーティング実行時には、レジスタ２３０において、保
持回路にデータを格納（セーブ）してから電源供給を遮断する。電源復帰後、レジスタ２
３０のデータをレジスタ２３１に復帰（ロード）して通常動作を再開する。なお、レジス
タ２３０に格納されているデータとレジスタ２３１に格納されているデータとが整合しな
い場合は、レジスタ２３１のデータをレジスタ２３０にセーブした後、あらためて、レジ
スタ２３０の保持回路にデータを格納する構成が好ましい。データが整合しない場合とし
ては、スキャンチェーンレジスタ部１７５Ａに更新データを挿入中などが挙げられる。

図７に、レジスタ２３０、レジスタ２３１の回路構成例を示す。図７には、スキャンチェ
ーンレジスタ部１７５Ａの２段分のレジスタ２３０と、これらレジスタ２３０に対応する
２個のレジスタ２３１を示している。レジスタ２３０は、信号Ｓｃａｎ Ｉｎが入力され
、信号Ｓｃａｎ Ｏｕｔを出力する。

レジスタ２３０は、保持回路１７、セレクタ１８、フリップフロップ回路１９を有する。
セレクタ１８とフリップフロップ回路１９とでスキャンフリップフロップ回路が構成され
ている。セレクタ１８には、信号ＳＡＶＥ１が入力される。

保持回路１７には、信号ＳＡＶＥ２、ＬＯＡＤ２が入力される。保持回路１７は、トラン
ジスタＴ１乃至Ｔ６、容量素子Ｃ４、Ｃ６を有する。トランジスタＴ１、Ｔ２はＯＳトラ
ンジスタである。トランジスタＴ１、Ｔ２をメモリセル２０９のトランジスタＭＷ１（図
５（Ｂ）参照）と同様にバックゲート付きのＯＳトランジスタとしてもよい。

トランジスタＴ１、Ｔ３、Ｔ４および容量素子Ｃ４により、３トランジスタ型のゲインセ
ルが構成される。同様に、トランジスタＴ２、Ｔ５、Ｔ６および容量素子Ｃ６により、３
トランジスタ型のゲインセルが構成される。２個のゲインセルによって、フリップフロッ
プ回路１９が保持する相補データを記憶する。トランジスタＴ１、Ｔ２がＯＳトランジス
タであるので、保持回路１７は、電源供給が遮断された状態でも長時間データを保持する
ことが可能である。レジスタ２３０において、トランジスタＴ１、Ｔ２以外のトランジス
タはＳｉトランジスタで構成すればよい。

保持回路１７は、信号ＳＡＶＥ２に従い、フリップフロップ回路１９が保持する相補デー
タを格納し、信号ＬＯＡＤ２に従い、保持しているデータをフリップフロップ回路１９に
ロードする。

フリップフロップ回路１９の入力端子には、セレクタ１８の出力端子が電気的に接続され
、データ出力端子には、レジスタ２３１の入力端子が電気的に接続されている。フリップ
フロップ回路１９は、インバータ２０乃至２５、アナログスイッチ２７、２８を有する。
アナログスイッチ２７、２８の導通状態は、スキャンクロック（Ｓｃａｎ Ｃｌｏｃｋと
表記）信号によって制御される。フリップフロップ回路１９は、図７の回路構成に限定さ
れず、様々なフリップフロップ回路１９を適用することができる。

セレクタ１８の２個の入力端子の一方には、レジスタ２３１の出力端子が電気的に接続さ
れ、他方には、前段のフリップフロップ回路１９の出力端子が電気的に接続されている。
なお、スキャンチェーンレジスタ部１７５Ａの初段のセレクタ１８の入力端子は、レジス
タ１７５の外部からデータが入力される。

レジスタ２３１は、インバータ３１乃至３３、クロックドインバータ３４、アナログスイ
ッチ３５、バッファ３６を有する。レジスタ２３１は信号ＬＯＡＤ１に基づいて、フリッ
プフロップ回路１９のデータをロードする。レジスタ２３１のトランジスタはＳｉトラン
ジスタで構成すればよい。

＜コントローラＩＣの他の構成例＞
以下に、コントローラＩＣの他の構成例を説明する。

図８に、ソースドライバを内蔵しないコントローラＩＣの構成例を示す。図８に示すコン
トローラＩＣ１１７は、コントローラＩＣ１１５の変形例であり、領域１９１を有する。
コントローラ１５４は、領域１９１内の回路への電源供給を制御する。

領域１９１には、ソースドライバが設けられていない。そのため、表示ユニット１１０は
、ソースドライバＩＣ１８６を有する。ソースドライバＩＣ１８６の数は、画素アレイ１
１１の画素数に応じて決定される。

ソースドライバＩＣ１８６は、反射素子１０ａ、および発光素子１０ｂの双方を駆動する
機能を備える。そのため、ここでは１種類のソースドライバＩＣ１８６でソースドライバ
を構成しているが、ソースドライバの構成はこれに限定されない。例えば、反射素子１０
ａを駆動するためのソースドライバＩＣと、発光素子１０ｂを駆動するためのソースドラ
イバＩＣとで、ソースドライバを構成してもよい。

ゲートドライバ１１３、１１４と同様に、画素アレイ１１１の基板上にソースドライバを
作製してもよい。

コントローラＩＣ１１７に、ＴＳドライバ１２６およびセンス回路１２７の一方または双
方を設けてもよい。コントローラＩＣ１１５も同様である。

＜＜動作例＞＞
表示装置１００に関するコントローラＩＣ１１５とレジスタ１７５の動作例について、出
荷前と、表示装置１００を有する電子機器の起動時、および通常動作時に分けて説明する
。

＜出荷前＞
出荷前には、表示装置１００の仕様等に関するパラメータを、レジスタ１７５に格納する
。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ
１７３が各種タイミング信号の波形生成に用いるパラメータ、ソースドライバ１８２に発
光素子１０ｂを流れる電流を検出する電流検出回路を備えている場合、ＥＬ補正回路１６
４の補正データ等がある。これらのパラメータは、レジスタ１７５以外に、専用のＲＯＭ
を設けて格納してもよい。

＜起動時＞
表示装置１００を有する電子機器の起動時には、ホスト１４０より送られるユーザー設定
等のパラメータを、レジスタ１７５に格納する。これらのパラメータには、例えば、表示
の輝度や色調、タッチセンサの感度、省エネルギー設定（表示を暗くする、または表示を
消す、までの時間）、また、ガンマ補正のカーブやテーブル等がある。なお、当該パラメ
ータをレジスタ１７５に格納する際、コントローラ１５４からレジスタ１７５にスキャン
クロック信号及び当該スキャンクロック信号に同期して当該パラメータに相当するデータ
が送信される。

＜通常動作＞
通常動作には、動画等を表示している状態、静止画を表示中でＩＤＳ駆動が可能な状態、
表示を行わない状態等に分けられる。動画等を表示している状態は、画像処理部１６０、
およびタイミングコントローラ１７３等は動作中であるが、レジスタ１７５のデータ変更
は、スキャンチェーンレジスタ部１７５Ａに対して行われるため、画像処理部１６０等へ
の影響はない。スキャンチェーンレジスタ部１７５Ａのデータ変更が終わった後、スキャ
ンチェーンレジスタ部１７５Ａのデータをレジスタ部１７５Ｂへ一括してロードすること
で、レジスタ１７５のデータ変更が完了する。また、画像処理部１６０等は当該データに
対応した動作に切り替わる。

静止画を表示中でＩＤＳ駆動が可能な状態では、レジスタ１７５は、例えば、領域１９０
内の他の回路と同様、パワーゲーティングすることができる。この場合、パワーゲーティ
ングの前に、スキャンチェーンレジスタ部１７５Ａが有するレジスタ２３０内では、信号
ＳＡＶＥ２に従い、フリップフロップ回路１９が保持する相補データを保持回路１７に格
納する作業が行われる。

パワーゲーティングから復帰する際は、信号ＬＯＡＤ２に従い、保持回路１７が保持して
いるデータをフリップフロップ回路１９にロードし、信号ＬＯＡＤ１に従い、フリップフ
ロップ回路１９のデータをレジスタ２３１にロードする。このようにして、パワーゲーテ
ィング前と同じ状態で、レジスタ１７５のデータは有効となる。なお、パワーゲーティン
グの状態であっても、ホスト１４０よりレジスタ１７５のパラメータ変更要求があった場
合、レジスタ１７５のパワーゲーティングを解除し、パラメータを変更することができる
。

表示を行わない状態では、例えば、領域１９０内の回路（レジスタ１７５を含む）は、パ
ワーゲーティングすることができる。この場合、ホスト１４０も停止することがあるが、
フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、パワーゲーティング
から復帰する際には、ホスト１４０の復帰を待たずに、パワーゲーティング前の表示（静
止画）を行うことができる。

例えば、折りたたみ式の携帯電話の表示部に表示装置１００を適用する場合、開閉センサ
１４４の信号によって、携帯電話が折りたたまれ、表示装置１００の表示面が使用されな
いことが検出されたとき、領域１９０内の回路に加えて、センサコントローラ１５３、お
よびタッチセンサコントローラ１８４等をパワーゲーティングすることができる。

携帯電話が折りたたまれたとき、ホスト１４０の規格によっては、ホスト１４０が停止す
る場合がある。ホスト１４０が停止した状態で、携帯電話が再び展開されても、フレーム
メモリ１５１およびレジスタ１７５は不揮発性であるので、ホスト１４０から画像データ
、各種制御信号等が送られる前に、フレームメモリ１５１内の画像データを表示すること
ができる。

このように、レジスタ１７５はスキャンチェーンレジスタ部１７５Ａとレジスタ部１７５
Ｂを有し、スキャンチェーンレジスタ部１７５Ａに対してデータ変更を行うことで、画像
処理部１６０およびタイミングコントローラ１７３等へ影響を与えることなく、スムーズ
なデータ変更を行うことができる。また、スキャンチェーンレジスタ部１７５Ａの各レジ
スタ２３０は、保持回路１７を有し、パワーゲーティング状態への移行と復帰をスムーズ
に行うことができる。

（実施の形態２）
本実施の形態では、実施の形態１に記載の表示ユニット１１０の詳細について説明を行う
。

＜表示パネルの構成例＞
図９は、表示ユニット１１０の構成例を説明するブロック図である。

表示ユニット１１０は、画素アレイ１１１を有する。また、表示ユニット１１０は、ゲー
トドライバＧＤ、またはソースドライバＳＤを備えることができる。

《画素アレイ１１１》
画素アレイ１１１は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、
他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）
と、を有する。また、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、配線ＡＮＯと、信号線Ｓ
１（ｊ）と、信号線Ｓ２（ｊ）と、を有する。なお、ｉは１以上ｍ以下の整数であり、ｊ
は１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。

一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は画素７０２（ｉ，ｊ）を
含み、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は行方向（図中に矢
印Ｒ１で示す方向）に配設される。

他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，
ｊ）を含み、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は行方向
と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。

走査線Ｇ１（ｉ）および走査線Ｇ２（ｉ）は、行方向に配設される一群の複数の画素７０
２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。

列方向に配設される他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は
、信号線Ｓ１（ｊ）および信号線Ｓ２（ｊ）と電気的に接続される。

《ゲートドライバＧＤ》
ゲートドライバＧＤは、制御情報に基づいて選択信号を供給する機能を有する。

一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で
一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示す
ることができる。

例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分
に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッ
カーが抑制された状態で静止画像を表示することができる。

《ソースドライバＳＤ、ソースドライバＳＤ１、ソースドライバＳＤ２》
ソースドライバＳＤは、ソースドライバＳＤ１と、ソースドライバＳＤ２と、を有する。
ソースドライバＳＤ１およびソースドライバＳＤ２は、コントローラＩＣ１１５からの信
号に基づいて、データ信号を供給する機能を有する。

ソースドライバＳＤ１は、一の表示素子と電気的に接続される画素回路に供給するデータ
信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える
。これにより、例えば、液晶表示素子を駆動することができる。

ソースドライバＳＤ２は、一の表示素子とは異なる方法を用いて表示をする他の表示素子
（以下、第２の表示素子ともいう）と電気的に接続される画素回路に供給するデータ信号
を生成する機能を備える。例えば、有機ＥＬ素子を駆動することができる。

例えば、シフトレジスタ等のさまざまな順序回路等をソースドライバＳＤに用いることが
できる。

例えば、ソースドライバＳＤ１およびソースドライバＳＤ２が集積された集積回路を、ソ
ースドライバＳＤに用いることができる。具体的には、シリコン基板上に形成された集積
回路をソースドライバＳＤに用いることができる。

ソースドライバＳＤを、コントローラＩＣ１１５と同じ集積回路に含めてもよい。具体的
には、シリコン基板上に形成された集積回路を、コントローラＩＣ１１５およびソースド
ライバＳＤに用いることができる。

例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉ
ｌｍ）法を用いて、上記集積回路を端子に実装することができる。具体的には、異方性導
電膜を用いて、集積回路を端子に実装することができる。

《画素回路》
図１０は、画素７０２の構成例を示す回路図である。画素７０２（ｉ，ｊ）は、反射素子
１０ａ（ｉ，ｊ）および発光素子１０ｂ（ｉ，ｊ）を駆動する機能を備える。これにより
、例えば同一の工程を用いて形成することができる画素回路を用いて、反射素子１０ａと
、反射素子１０ａとは異なる方法を用いて表示をする発光素子１０ｂと、を駆動すること
ができる。反射型の表示素子、反射素子１０ａを用いて表示を行うことで、消費電力を低
減することができる。または、外光が明るい環境下において高いコントラストで画像を良
好に表示することができる。光を射出する表示素子、発光素子１０ｂを用いて表示を行う
ことで、暗い環境下で画像を良好に表示することができる。

画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走
査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される。

画素７０２（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１１、スイッチＳＷ２、トランジ
スタＭおよび容量素子Ｃ１２を含む。

走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続
される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。

容量素子Ｃ１１は、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続さ
れる第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。

走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続
される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。

トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続さ
れるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。

なお、トランジスタＭは、第１のゲート電極と第２のゲート電極を有していてもよい。第
１のゲート電極と第２のゲート電極は、電気的に接続されていてもよい。第１のゲート電
極と第２のゲート電極は、半導体膜を間に介して互いに重なる領域を有することが好まし
い。

容量素子Ｃ１２は、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続さ
れる第１の電極と、トランジスタＭの第１の電極と電気的に接続される第２の電極と、を
有する。

反射素子１０ａ（ｉ，ｊ）の第１の電極を、スイッチＳＷ１に用いるトランジスタの第２
の電極と電気的に接続する。また、反射素子１０ａ（ｉ，ｊ）の第２の電極を、配線ＶＣ
ＯＭ１と電気的に接続する。これにより、反射素子１０ａ（ｉ，ｊ）を駆動することがで
きる。

発光素子１０ｂ（ｉ，ｊ）の第１の電極をトランジスタＭの第２の電極と電気的に接続し
、発光素子１０ｂ（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これに
より、発光素子１０ｂ（ｉ，ｊ）を駆動することができる。

＜表示パネル上面図＞
図１１は、表示ユニット１１０の構成を説明する図である。図１１（Ａ）は、表示ユニッ
ト１１０の上面図であり、図１１（Ｂ）は、図１１（Ａ）に示す表示ユニット１１０の画
素の一部を説明する上面図である。図１１（Ｃ）は、図１１（Ｂ）に示す画素の構成を説
明する模式図である。

図１１（Ａ）は、フレキシブルプリント基板ＦＰＣ１上に、ソースドライバＳＤと端子５
１９Ｂが配置されている。

図１１（Ｃ）において、画素７０２（ｉ，ｊ）は、反射素子１０ａ（ｉ，ｊ）および発光
素子１０ｂ（ｉ，ｊ）を備える。

＜表示パネル断面図＞
図１２および図１３は、表示ユニット１１０の構成を説明する断面図である。図１２（Ａ
）は、図１１（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、切断線Ｘ５－Ｘ６における
断面図であり、図１２（Ｂ）は、図１２（Ａ）の一部を説明する図である。

図１３（Ａ）は、図１１（Ｂ）の切断線Ｘ７－Ｘ８、切断線Ｘ９－Ｘ１０における断面図
であり、図１３（Ｂ）は、図１３（Ａ）の一部を説明する図である。

以下、図１２および図１３用いて、表示ユニット１１０の各構成要素について説明を行う
。

《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることが
できる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板５７０に用いるこ
とができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。

例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板
５７０等に用いることができる。これにより、大型の表示装置を作製することができる。

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いるこ
とができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いる
ことができる。

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、ア
ルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板５７
０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化
物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン
膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板５７０等に用いることができる
。ステンレス・スチールまたはアルミニウム等を、基板５７０等に用いることができる。

例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコ
ンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができ
る。これにより、半導体素子を基板５７０等に形成することができる。

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いるこ
とができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポ
リカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用
いることができる。

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、
ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いる
ことができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散
した複合材料を、基板５７０等に用いることができる。

また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができ
る。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基
板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散
を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一また
は複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹
脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜等が積層された材料を、基板５７０等に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板５７０等に用
いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポ
リイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリ
コーン等のシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることができる
。

具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥ
Ｎ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル樹脂等を基板５７０等に用いる
ことができる。または、シクロオレフィンポリマー（ＣＯＰ）、シクロオレフィンコポリ
マー（ＣＯＣ）等を用いることができる。

また、紙または木材などを基板５７０等に用いることができる。

例えば、可撓性を有する基板を基板５７０等に用いることができる。

なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。
また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは
容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置す
る方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタま
たは容量素子等を形成できる。

《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７
０に用いることができる材料から選択された材料を基板７７０に用いることができる。

例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示
パネルの使用者に近い側に配置される基板７７０に好適に用いることができる。これによ
り、使用に伴う表示パネルの破損や傷付きを防止することができる。

また、例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板７７０に用いること
ができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これ
により、機能膜７７０Ｄを反射素子１０ａ（ｉ，ｊ）に近づけて配置することができる。
その結果、画像のボケを低減し、画像を鮮明に表示することができる。

《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用
いることができる。これにより、所定の間隔を、構造体ＫＢ１等を挟む構成の間に設ける
ことができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複
合材料などを構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて形
成してもよい。

《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を、封止材７０５等に用いる
ことができる。

例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いるこ
とができる。

例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料を、封止材７０５等に用いることができる。

具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を、封止材７０５等
に用いることができる。

《接合層５０５》
例えば、封止材７０５に用いることができる材料を、接合層５０５に用いることができる
。

《絶縁膜５２１、絶縁膜５１８》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜５２１、５１８等に用いることができる。

具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選
ばれた複数を積層した積層材料を、絶縁膜５２１、５１８等に用いることができる。例え
ば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等、ま
たはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１、５１８等に
用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等、またはこれらから選択された複数の樹脂の
積層材料もしくは複合材料などを、絶縁膜５２１、５１８等に用いることができる。また
、感光性を有する材料を用いて形成してもよい。

これにより、例えば絶縁膜５２１、５１８と重なるさまざまな構造に由来する段差を平坦
化することができる。

《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を、絶縁膜５２８等に用いることができ
る。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる
。

《絶縁膜５０１Ａ》
例えば、絶縁膜５２１に用いることができる材料を、絶縁膜５０１Ａに用いることができ
る。また、例えば、水素を供給する機能を備える材料を、絶縁膜５０１Ａに用いることが
できる。

具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積
層した材料を、絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出
し、放出した水素を他の構成に供給する機能を備える材料を、絶縁膜５０１Ａに用いるこ
とができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構
成に供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。

例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸
素を含む膜を、絶縁膜５０１Ａに用いることができる。

具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シ
リコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を絶縁膜５０１Ａ
に用いることができる。

《絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を、絶縁膜５０１Ｃに用いることができ
る。具体的には、シリコンおよび酸素を含む材料を、絶縁膜５０１Ｃに用いることができ
る。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することがで
きる。

例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を絶縁膜５０１Ｃに用いる
ことができる。

《中間膜７５４Ａ、中間膜７５４Ｂ、中間膜７５４Ｃ》
例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下の厚さを
有する膜を、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃに用いることができ
る。なお、本明細書において、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃを
中間膜という。

例えば、水素を透過または供給する機能を備える材料を、中間膜に用いることができる。

例えば、導電性を備える材料を中間膜に用いることができる。

例えば、透光性を備える材料を中間膜に用いることができる。

具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素
を含む材料、またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることがで
きる。なお、これらの材料は水素を透過する機能を備える。

具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜または厚さ
１００ｎｍの膜を中間膜に用いることができる。

なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることが
できる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜と
、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜と、をこの順で積層した積層材料
を中間膜に用いることができる。

《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を
、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線Ｃ
ＳＣＯＭ、配線ＡＮＯ、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いることができる。

例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等
に用いることができる。

具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン
、タングステン、ニッケル、鉄、コバルト、パラジウム、またはマンガンから選ばれた金
属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金など
を、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を
用いた微細加工に好適である。

具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を配線等に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。

具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。

例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによ
り、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方
法や還元剤を用いる方法等を挙げることができる。

例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含
むナノワイヤーを用いることができる。

具体的には、導電性高分子を配線等に用いることができる。

なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板Ｆ
ＰＣ１を電気的に接続することができる。

《反射素子１０ａ（ｉ，ｊ）》
反射素子１０ａ（ｉ，ｊ）は、光の反射を制御する機能を備えた表示素子であり、例えば
、液晶素子、電気泳動素子、またはＭＥＭＳ表示素子等を用いることができる。具体的に
は、反射型の液晶表示素子を反射素子１０ａ（ｉ，ｊ）に用いることができる。反射型の
表示素子を用いることにより、表示パネルの消費電力を抑制することができる。

例えば、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅ
ｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ
）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ
－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用い
ることができる。

また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏ
ｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕ
ｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕ
ｐｅｒ－Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用い
ることができる。

反射素子１０ａ（ｉ，ｊ）は、電極７５１（ｉ，ｊ）と、電極７５２と、液晶材料を含む
層７５３と、を有する。層７５３は、電極７５１（ｉ，ｊ）および電極７５２の間の電圧
を用いて配向を制御することができる液晶材料を含む。例えば、層７５３の厚さ方向（縦
方向ともいう）、縦方向と交差する方向（横方向または斜め方向ともいう）の電界を、液
晶材料の配向を制御する電界に用いることができる。

例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶、反強誘電性液晶等を、層７５３に用いることができる。または、コレステリック相
、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を
用いることができる。または、ブルー相を示す液晶材料を用いることができる。

例えば、配線等に用いる材料を電極７５１（ｉ，ｊ）に用いることができる。具体的には
、反射膜を電極７５１（ｉ，ｊ）に用いることができる。例えば、透光性を備える導電膜
と、開口部を備える反射膜と、を積層した材料を電極７５１（ｉ，ｊ）に用いることがで
きる。

例えば、導電性を備える材料を、電極７５２に用いることができる。可視光について透光
性を備える材料を、電極７５２に用いることができる。

例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを、電極
７５２に用いることができる。

具体的には、インジウムを含む導電性酸化物を電極７５２に用いることができる。または
、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を電極７５２に用いることができる。また、銀
を含む金属ナノワイヤーを電極７５２に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、電極７５２に用
いることができる。

《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材
料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀お
よび銅等を含む材料を反射膜に用いることができる。

反射膜は、例えば、層７５３を透過してくる光を反射する。これにより、反射素子１０ａ
（ｉ，ｊ）を反射型の表示素子にすることができる。また、例えば、表面に凹凸を備える
材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射
して、白色の表示をすることができる。

例えば、電極７５１（ｉ，ｊ）等を反射膜に用いることができる。

例えば、層７５３と電極７５１（ｉ，ｊ）の間に挟まれる領域を備える膜を、反射膜に用
いることができる。または、電極７５１（ｉ，ｊ）が透光性を有する場合、電極７５１（
ｉ，ｊ）を間に介して、層７５３と重なる領域を有する膜を、反射膜に用いることができ
る。

反射膜は、例えば、発光素子１０ｂ（ｉ，ｊ）が射出する光を遮らない領域を有すること
が好ましい。例えば、単数または複数の開口部７５１Ｈを備える形状を反射膜に用いるこ
とが好ましい。

多角形、四角形、楕円形、円形または十字等の形状を開口部に用いることができる。また
、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈに用いることができる。

非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、反射素子１
０ａ（ｉ，ｊ）を用いた表示が暗くなってしまう。

また、非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が小さすぎると、発光
素子１０ｂ（ｉ，ｊ）を用いた表示が暗くなってしまう。

図１４は、表示ユニット１１０の画素に用いることができる反射膜の形状を説明する模式
図である。

例えば、画素７０２（ｉ，ｊ）に隣接する画素７０２（ｉ，ｊ＋１）の開口部７５１Ｈは
、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る行方向（図中に矢印Ｒ１で示す方向）に
延びる直線上に配設されない（図１４（Ａ）参照）。または、例えば、画素７０２（ｉ，
ｊ）に隣接する画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の
開口部７５１Ｈを通る、列方向（図中に矢印Ｃ１で示す方向）に延びる直線上に配設され
ない（図１４（Ｂ）参照）。

例えば、画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部
７５１Ｈを通る、行方向に延びる直線上に配設される（図１４（Ａ）参照）。また、画素
７０２（ｉ，ｊ＋１）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈおよ
び画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈの間において当該直線と直交する直線上に
配設される。

または、例えば、画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）
の開口部７５１Ｈを通る、列方向に延びる直線上に配設される（図１４（Ｂ）参照）。ま
た、例えば、画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開
口部７５１Ｈおよび画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈの間において、当該直線
と直交する直線上に配設される。

これにより、一の画素に隣接する他の画素の開口部に重なる領域を備える第２の表示素子
を、一の画素の開口部に重なる領域を備える第２の表示素子から遠ざけることができる。
または、一の画素に隣接する他の画素の第２の表示素子に、一の画素の第２の表示素子が
表示する色とは異なる色を表示する表示素子を配設することができる。または、異なる色
を表示する複数の表示素子を、隣接して配設する難易度を軽減することができる。

なお、例えば、発光素子１０ｂ（ｉ，ｊ）が射出する光を遮らない領域７５１Ｅが形成さ
れるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる
（図１４（Ｃ）参照）。具体的には、列方向（図中に矢印Ｃ１で示す方向）が短くなるよ
うに端部が切除された電極７５１（ｉ，ｊ）を、反射膜に用いることができる。

《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができ
る。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術
を用いて形成された材料を用いることができる。

例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることが
できる。これにより、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に必要とされる温度
を低くすることができる。その結果、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に他
の構成に与える損傷を軽減することができる。

《着色膜ＣＦ１、着色膜ＣＦ２》
所定の色の光を透過する材料を、着色膜ＣＦ１または着色膜ＣＦ２に用いることができる
。これにより、着色膜ＣＦ１または着色膜ＣＦ２を、例えばカラーフィルターに用いるこ
とができる。例えば、青色、緑色または赤色の光を透過する材料を、着色膜ＣＦ１または
着色膜ＣＦ２に用いることができる。また、黄色の光または白色の光等を透過する材料を
着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。

なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜ＣＦ２に用いる
ことができる。具体的には、量子ドットを着色膜ＣＦ２に用いることができる。これによ
り、色純度の高い表示をすることができる。

《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例
えばブラックマトリクスに用いることができる。

《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができ
る。

《機能膜７７０Ｐ、機能膜７７０Ｄ》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光
フィルム等を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。

具体的には、２色性色素を含む膜を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることが
できる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を
、機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。これにより、光を軸に沿
った方向に透過し易く、他の方向に散乱し易くすることができる。

また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴
う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。

具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィ
ルムを機能膜７７０Ｄに用いることができる。

《発光素子１０ｂ（ｉ，ｊ）》
例えば、有機ＥＬ素子、無機ＥＬ素子、または発光ダイオードなどを、発光素子１０ｂ（
ｉ，ｊ）に用いることができる。

発光素子１０ｂ（ｉ，ｊ）は、電極５５１（ｉ，ｊ）と、電極５５２と、発光性の材料を
含む層５５３（ｊ）と、を備える。

例えば、発光性の有機化合物を層５５３（ｊ）に用いることができる。

例えば、量子ドットを層５５３（ｊ）に用いることができる。これにより、半値幅が狭く
、鮮やかな色の光を発することができる。

例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層
された積層材料、または赤色の光を射出するように積層された積層材料等を、層５５３（
ｊ）に用いることができる。

例えば、信号線Ｓ２（ｊ）に沿って列方向に長い帯状の積層材料を、層５５３（ｊ）に用
いることができる。

また、例えば、白色の光を射出するように積層された積層材料を、層５５３（ｊ）に用い
ることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層
と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出す
る蛍光材料以外の材料を含む層と、を積層した積層材料を、層５５３（ｊ）に用いること
ができる。

例えば、配線等に用いることができる材料を電極５５１（ｉ，ｊ）に用いることができる
。

例えば、配線等に用いることができる材料から選択された、可視光について透光性を有す
る材料を、電極５５１（ｉ，ｊ）に用いることができる。

具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、イン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを
、電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜
を電極５５１（ｉ，ｊ）に用いることができる。または、光の一部を透過し、光の他の一
部を反射する金属膜を電極５５１（ｉ，ｊ）に用いることができる。これにより、微小共
振器構造を発光素子１０ｂ（ｉ，ｊ）に設けることができる。その結果、所定の波長の光
を他の波長の光より効率よく取り出すことができる。

例えば、配線等に用いることができる材料を電極５５２に用いることができる。具体的に
は、可視光について反射性を有する材料を、電極５５２に用いることができる。

《ゲートドライバＧＤ》
シフトレジスタ等のさまざまな順序回路等をゲートドライバＧＤに用いることができる。
例えば、トランジスタＭＤ、容量素子等をゲートドライバＧＤに用いることができる。具
体的には、スイッチＳＷ１に用いることができるトランジスタ、またはトランジスタＭと
同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる
。

例えば、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタ
ＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジ
スタＭＤに用いることができる。

なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。

《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を、ゲートドライバ、ソースドライ
バ、および画素回路のトランジスタに用いることができる。

例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを、ゲ
ートドライバ、ソースドライバのトランジスタ、または画素回路のトランジスタに用いる
ことができる。

例えば、実施の形態１で説明したＯＳトランジスタを利用することができる。これにより
、先述のアイドリングストップが可能になる。

例えば、酸化物半導体膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを
備えるトランジスタをスイッチＳＷ１に用いることができる（図１３（Ｂ）参照）。なお
、絶縁膜５０６は、酸化物半導体膜５０８および導電膜５０４の間に挟まれる領域を備え
る。

導電膜５０４は、酸化物半導体膜５０８と重なる領域を備える。導電膜５０４はゲート電
極の機能を備える。絶縁膜５０６はゲート絶縁膜の機能を備える。

導電膜５１２Ａおよび導電膜５１２Ｂは、酸化物半導体膜５０８と電気的に接続される。
導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１
２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。

また、導電膜５２４を有するトランジスタを、ゲートドライバ、ソースドライバ、または
画素回路のトランジスタに用いることができる。導電膜５２４は、導電膜５０４との間に
酸化物半導体膜５０８を挟む領域を備える。なお、絶縁膜５１６は、導電膜５２４および
酸化物半導体膜５０８の間に挟まれる領域を備える。また、例えば、導電膜５０４と同じ
電位を供給する配線に導電膜５２４を電気的に接続する。

例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と
、を積層した導電膜を導電膜５０４に用いることができる。なお、銅を含む膜は、絶縁膜
５０６との間に、タンタルおよび窒素を含む膜を挟む領域を備える。

例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を
含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。なお
、シリコンおよび窒素を含む膜は、酸化物半導体膜５０８との間に、シリコン、酸素およ
び窒素を含む膜を挟む領域を備える。

例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、酸化物半導体膜５
０８に用いることができる。

例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの
膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２
Ａまたは導電膜５１２Ｂに用いることができる。なお、タングステンを含む膜は、酸化物
半導体膜５０８と接する領域を備える。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

図１５（Ａ）は、図１１（Ｂ）に示す表示パネルの画素の一部を説明する下面図であり、
図１５（Ｂ）は、図１５（Ａ）に示す構成の一部を省略して説明する下面図である。

（実施の形態３）
本実施の形態では、上記実施の形態の表示ユニットにタッチセンサユニットを適用した表
示装置について説明を行う。

図１６は、タッチセンサユニット１２０と表示ユニット１１０を備えた、表示装置１００
の構成を説明するブロック図である。図１７（Ａ）は、表示装置１００の上面図である。
図１７（Ｂ）は、表示装置１００の入力部の一部を説明する模式図である。

タッチセンサユニット１２０は、センサアレイ１２１、ＴＳドライバ１２６およびセンス
回路１２７を備える（図１６参照）。

センサアレイ１２１は、表示ユニット１１０の画素アレイ１１１と重なる領域を備える。
センサアレイ１２１は、画素アレイ１１１と重なる領域に近接するものを検知する機能を
備える。

センサアレイ１２１は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）
と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する。
なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１
以上の整数である。

一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ
，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。

また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子
７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設
される。

行方向に配設される一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、
制御線ＤＲＬ（ｇ）と電気的に接続される電極ＳＥ（ｇ）を含む（図１７（Ｂ）参照）。

列方向に配設される他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）
は、検知信号線ＳＮＬ（ｈ）と電気的に接続される電極ＭＥ（ｈ）を含む（図１７（Ｂ）
参照）。

電極ＳＥ（ｇ）および電極ＭＥ（ｈ）は、透光性を備えることが好ましい。

配線ＤＲＬ（ｇ）は、制御信号を供給する機能を備える。

配線ＳＮＬ（ｈ）は、検知信号を供給される機能を備える。

電極ＭＥ（ｈ）は、電極ＳＥ（ｇ）との間に電界を形成するように配置される。センサア
レイ１２１に、指などの物体が近接すると上記電界が遮蔽され、検知素子７７５（ｇ，ｈ
）は、検知信号を供給する。

ＴＳドライバ１２６は、配線ＤＲＬ（ｇ）と電気的に接続され、制御信号を供給する機能
を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。

センス回路１２７は、配線ＳＮＬ（ｈ）と電気的に接続され、配線ＳＮＬ（ｈ）の電位の
変化に基づいて検知信号を供給する機能を備える。なお、検知信号は、例えば、位置情報
を含む。

検知信号は、コントローラＩＣ１１５に供給される。コントローラＩＣ１１５は、検知信
号に対応じた情報をホスト１４０に供給し、画素アレイ１１１に表示される画像が更新さ
れる。

図１８および図１９は、表示装置１００の構成を説明する図である。図１８（Ａ）は、図
１７（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、切断線Ｘ５－Ｘ６における断面図で
あり、図１８（Ｂ）は、図１８（Ａ）の一部の構成を説明する断面図である。

図１９は、図１７（Ａ）の切断線Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２における断
面図である。

表示装置１００は、機能層７２０を備える点およびトップゲート型のトランジスタを有す
る点が、例えば、実施の形態２の表示ユニット１１０とは異なる。ここでは、異なる部分
について詳細に説明し、同様の構成を用いることができる部分については、上記の説明を
援用する。

機能層７２０は、例えば、基板７７０、絶縁膜５０１Ｃおよび封止材７０５に囲まれる領
域を備える（図１８参照）。

機能層７２０は、例えば、配線ＤＲＬ（ｇ）と、配線ＳＮＬ（ｈ）と、検知素子７７５（
ｇ，ｈ）と、を備える。

なお、配線ＤＲＬ（ｇ）および電極７５２の間、または、配線ＳＮＬ（ｈ）および電極７
５２の間に、０．２μｍ以上１６μｍ以下、好ましくは１μｍ以上８μｍ以下、より好ま
しくは２．５μｍ以上４μｍ以下の間隔を備える。

また、表示装置１００は、導電膜５１１Ｄを有す（図１９参照）。

なお、配線ＤＲＬ（ｇ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、配線ＤＲ
Ｌ（ｇ）と導電膜５１１Ｄを電気的に接続することができる。または、配線ＳＮＬ（ｈ）
および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、配線ＳＮＬ（ｈ）と導電膜５１１
Ｄを、電気的に接続することができる。例えば、配線等に用いることができる材料を導電
膜５１１Ｄに用いることができる。

また、表示装置１００は、端子５１９Ｄを有する（図１９参照）。

端子５１９Ｄは、導電膜５１１Ｄと、中間膜７５４Ｄと、を備え、中間膜７５４Ｄは、導
電膜５１１Ｄと接する領域を備える。

例えば、配線等に用いることができる材料を端子５１９Ｄに用いることができる。具体的
には、端子５１９Ｂまたは端子５１９Ｃと同じ構成を端子５１９Ｄに用いることができる
。

なお、例えば、導電材料ＡＣＦ２を用いて、端子５１９Ｄとフレキシブルプリント基板Ｆ
ＰＣ２を電気的に接続することができる。これにより、例えば、端子５１９Ｄを用いて制
御信号を配線ＤＲＬ（ｇ）に供給することができる。または、端子５１９Ｄを用いて検知
信号を、配線ＳＮＬ（ｈ）から供給されることができる。

スイッチＳＷ１に用いることができるトランジスタ、トランジスタＭおよびトランジスタ
ＭＤは、絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、絶縁膜５０１Ｃおよび導
電膜５０４の間に挟まれる領域を備える酸化物半導体膜５０８と、を備える。なお、導電
膜５０４はゲート電極の機能を備える（図１８（Ｂ）参照）。

酸化物半導体膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領
域５０８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重な
る第３の領域５０８Ｃと、を備える。

トランジスタＭＤは、第３の領域５０８Ｃおよび導電膜５０４の間に絶縁膜５０６を備え
る。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。

第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率が
低く、ソース領域の機能またはドレイン領域の機能を備える。

例えば、酸化物半導体膜に希ガスを含むガスを用いるプラズマ処理を施して、第１の領域
５０８Ａおよび第２の領域５０８Ｂを酸化物半導体膜５０８に形成することができる。

また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域５
０８Ｃの一部の形状を、導電膜５０４の端部の形状に自己整合させることができる。

トランジスタＭＤは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５０８
Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、ソー
ス電極またはドレイン電極の機能を備える。

例えば、トランジスタＭＤと同一の工程で形成することができるトランジスタを、トラン
ジスタＭに用いることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を有する電子機器について、図２０を用い
て説明を行う。

図２０（Ａ）乃至図２０（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体
５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００
５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
、又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。

図２０（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図２０（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図２０（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図２０（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図２０（Ｅ）はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャ
ッターボタン５０１５、受像部５０１６、等を有することができる。図２０（Ｆ）は携帯
型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、
等を有することができる。図２０（Ｇ）は持ち運び型テレビ受像器であり、上述したもの
の他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図２０（Ａ）乃至図２０（Ｇ）に示す電子機器は、様々な機能を有することができる。例
えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プロ
グラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図２０（Ａ）乃至図２０
（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。

図２０（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボ
タン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有
する。

ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領
域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。
表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表
示することができる。

なお、図２０（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例え
ば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパ
ネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログ
ラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピ
ュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信
を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示
する機能、等を有することができる。

また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速
度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含む
もの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子
をその表示パネル７３０４に用いることにより作製することができる。

（実施の形態５）
本実施の形態では、ＯＳトランジスタを用いたＦＰＧＡ（フィールドプログラマブルゲー
トアレイ）について説明する。本実施の形態のＦＰＧＡは、コンフィギュレーションメモ
リ、およびレジスタにＯＳメモリが適用されている。ここでは、このようなＦＰＧＡを「
ＯＳ－ＦＰＧＡ」と呼ぶ。

ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを
有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳ
メモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。

図２１（Ａ）にＯＳ－ＦＰＧＡの構成例を示す。図２１（Ａ）に示すＯＳ－ＦＰＧＡ３１
１０は、マルチコンテキスト構造によるコンテキスト切り替えとＰＬＥ毎の細粒度パワー
ゲーティングを実行するＮＯＦＦ（ノーマリオフ）コンピューティングが可能である。Ｏ
Ｓ－ＦＰＧＡ３１１０は、コントローラ３１１１、ワードドライバ３１１２、データドラ
イバ３１１３、プログラマブルエリア３１１５を有する。

プログラマブルエリア３１１５は、２個の入出力ブロック（ＩＯＢ）３１１７、コア３１
１９を有する。ＩＯＢ３１１７は複数のプログラマブル入出力回路を有する。コア３１１
９は、複数のロジックアレイブロック（ＬＡＢ）３１２０、複数のスイッチアレイブロッ
ク（ＳＡＢ）３１３０を有する。ＬＡＢ３１２０は複数のＰＬＥ３１２１を有する。図２
１（Ｂ）には、ＬＡＢ３１２０を５個のＰＬＥ３１２１で構成する例を示す。図２１（Ｃ
）に示すようにＳＡＢ３１３０はアレイ状に配列された複数のスイッチブロック（ＳＢ）
３１３１を有する。ＬＡＢ３１２０は自身の入力端子と、ＳＡＢ３１３０を介して４（上
下左右）方向のＬＡＢ３１２０に接続される。

図２２（Ａ）乃至図２２（Ｃ）を参照して、ＳＢ３１３１について説明する。ＳＢ３１３
１にはｄａｔａ、ｄａｔａｂ、信号ｃｏｎｔｅｘｔ［１：０］、信号ｗｏｒｄ［１：０］
が入力される。ｄａｔａ、ｄａｔａｂはコンフィギュレーションデータであり、ｄａｔａ
とｄａｔａｂは論理が相補的な関係にある。ＯＳ－ＦＰＧＡ３１１０のコンテキスト数は
２であり、信号ｃｏｎｔｅｘｔ［１：０］はコンテキスト選択信号である。信号ｗｏｒｄ
［１：０］はワード線選択信号であり、信号ｗｏｒｄ［１：０］が入力される配線がそれ
ぞれワード線である。

ＳＢ３１３１は、ＰＲＳ（プログラマブルルーティングスイッチ）３１３３［０］、３１
３３［１］を有する。ＰＲＳ３１３３［０］、３１３３［１］は、相補データを格納でき
るコンフィギュレーションメモリ（ＣＭ）を有する。なお、ＰＲＳ３１３３［０］とＰＲ
Ｓ３１３３［１］とを区別しない場合、ＰＲＳ３１３３と呼ぶ。他の要素についても同様
である。

図２２（Ｂ）にＰＲＳ３１３３［０］の回路構成例を示す。ＰＲＳ３１３３［０］とＰＲ
Ｓ３１３３［１］とは同じ回路構成を有する。ＰＲＳ３１３３［０］とＰＲＳ３１３３［
１］とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号ｃｏｎｔｅ
ｘｔ［０］、ｗｏｒｄ［０］はＰＲＳ３１３３［０］に入力され、信号ｃｏｎｔｅｘｔ［
１］、ｗｏｒｄ［１］はＰＲＳ３１３３［１］に入力される。例えば、ＳＢ３１３１にお
いて、信号ｃｏｎｔｅｘｔ［０］が“Ｈ”になることで、ＰＲＳ３１３３［０］がアクテ
ィブになる。

ＰＲＳ３１３３［０］は、ＣＭ３１３５、ＳｉトランジスタＭ３１を有する。Ｓｉトラン
ジスタＭ３１は、ＣＭ３１３５により制御されるパストランジスタである。ＣＭ３１３５
は、メモリ回路３１３７、３１３７Ｂを有する。メモリ回路３１３７、３１３７Ｂは同じ
回路構成である。メモリ回路３１３７は、容量素子Ｃ３１、ＯＳトランジスタＭＯ３１、
ＭＯ３２を有する。メモリ回路３１３７Ｂは、容量素子ＣＢ３１、ＯＳトランジスタＭＯ
Ｂ３１、ＭＯＢ３２を有する。

ＯＳトランジスタＭＯ３１、ＭＯ３２、ＭＯＢ３１、ＭＯＢ３２はバックゲートを有し、
これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。

ＳｉトランジスタＭ３１のゲートがノードＮ３１であり、ＯＳトランジスタＭＯ３２のゲ
ートがノードＮ３２であり、ＯＳトランジスタＭＯＢ３２のゲートがノードＮＢ３２であ
る。ノードＮ３２、ＮＢ３２はＣＭ３１３５の電荷保持ノードである。ＯＳトランジスタ
ＭＯ３２はノードＮ３１と信号ｃｏｎｔｅｘｔ［０］用の信号線との間の導通状態を制御
する。ＯＳトランジスタＭＯＢ３２はノードＮ３１と低電位電源線ＶＳＳとの間の導通状
態を制御する。

メモリ回路３１３７、３１３７Ｂが保持するデータの論理は相補的な関係にある。したが
って、ＯＳトランジスタＭＯ３２またはＭＯＢ３２の何れか一方が導通する。

図２２（Ｃ）を参照して、ＰＲＳ３１３３［０］の動作例を説明する。ＰＲＳ３１３３［
０］にコンフィギュレーションデータが既に書き込まれており、ＰＲＳ３１３３［０］の
ノードＮ３２は“Ｈ”であり、ノードＮＢ３２は“Ｌ”である。

信号ｃｏｎｔｅｘｔ［０］が“Ｌ”である間はＰＲＳ３１３３［０］は非アクティブであ
る。この期間に、ＰＲＳ３１３３［０］の入力端子が“Ｈ”に遷移しても、Ｓｉトランジ
スタＭ３１のゲートは“Ｌ”が維持され、ＰＲＳ３１３３［０］の出力端子も“Ｌ”が維
持される。

信号ｃｏｎｔｅｘｔ［０］が“Ｈ”である間はＰＲＳ３１３３［０］はアクティブである
。信号ｃｏｎｔｅｘｔ［０］が“Ｈ”に遷移すると、ＣＭ３１３５が記憶するコンフィギ
ュレーションデータによって、ＳｉトランジスタＭ３１のゲートは“Ｈ”に遷移する。

ＰＲＳ３１３３［０］がアクティブである期間に、入力端子が“Ｈ”に遷移すると、ブー
スティングによってＳｉトランジスタＭ３１のゲート電圧はさらに上昇する。ＯＳトラン
ジスタＭＯ３２はオフ状態になり、ＳｉトランジスタＭ３１のゲートは浮遊状態となる。
ＳｉトランジスタＭ３１はオン状態であるため、出力端子は“Ｌ”から“Ｈ”に遷移する
。このとき、ＳｉトランジスタＭ３１のゲートには高電圧が印加されているため、Ｓｉト
ランジスタＭ３１のゲートと出力端子の間の電圧が、ＳｉトランジスタＭ３１のしきい値
電圧を下まわることはない。すわなち、入力端子の信号“Ｈ”が、正しく出力端子に伝え
られる。

図２３にＰＬＥ３１２１の構成例を示す。ＰＬＥ３１２１はＬＵＴ（ルックアップテーブ
ル）ブロック３１２３、レジスタブロック３１２４、セレクタ３１２５、ＣＭ３１２６を
有する。ＬＵＴブロック３１２３は、入力ｉｎＡ－ｉｎＤに従って内部のデータを選択し
、出力する構成である。セレクタ３１２５は、ＣＭ３１２６が格納するコンフィギュレー
ションデータに従って、ＬＵＴブロック３１２３の出力またはレジスタブロック３１２４
の出力を選択する。

ＰＬＥ３１２１は、パワースイッチ３１２７を介して電圧ＶＤＤ用の電源線に電気的に接
続されている。パワースイッチ３１２７のオンオフは、ＣＭ３１２８が格納するコンフィ
ギュレーションデータによって設定される。各ＰＬＥ３１２１にパワースイッチ３１２７
を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機
能により、コンテキストの切り替え後に使用されないＰＬＥ３１２１をパワーゲーティン
グすることができるので、待機電力を効果的に低減できる。

ＮＯＦＦコンピューティングを実現するため、レジスタブロック３１２４は、不揮発性レ
ジスタで構成される。ＰＬＥ３１２１内の不揮発性レジスタはＯＳメモリを備えるフリッ
プフロップ（以下［ＯＳ－ＦＦ］と呼ぶ）である。

レジスタブロック３１２４は、ＯＳ－ＦＦ３１４０［１］、３１４０［２］を有する。信
号ｕｓｅｒ＿ｒｅｓ、ｌｏａｄ、ｓｔｏｒｅがＯＳ－ＦＦ３１４０［１］、３１４０［２
］に入力される。クロック信号ＣＬＫ１はＯＳ－ＦＦ３１４０［１］に入力され、クロッ
ク信号ＣＬＫ２はＯＳ－ＦＦ３１４０［２］に入力される。

図２４（Ａ）にＯＳ－ＦＦ３１４０の構成例を示す。ＯＳ－ＦＦ３１４０は、ＦＦ３１４
１、シャドウレジスタ３１４２を有する。ＦＦ３１４１は、ノードＣＫ、Ｒ、Ｄ、Ｑ、Ｑ
Ｂを有する。ノードＣＫにはクロック信号が入力される。ノードＲには信号ｕｓｅｒ＿ｒ
ｅｓが入力される。信号ｕｓｅｒ＿ｒｅｓはリセット信号である。ノードＤはデータ入力
ノードであり、ノードＱはデータ出力ノードである。ノードＱとノードＱＢとは論理が相
補関係にある。

シャドウレジスタ３１４２は、ＦＦ３１４１のバックアップ回路として機能する。シャド
ウレジスタ３１４２は、信号ｓｔｏｒｅに従いノードＱ、ＱＢのデータをそれぞれバック
アップし、また、信号ｌｏａｄに従い、バックアップしたデータをノードＱ、ＱＢに書き
戻す。

シャドウレジスタ３１４２は、インバータ回路３１８８、３１８９、ＳｉトランジスタＭ
３７、ＭＢ３７、メモリ回路３１４３、３１４３Ｂを有する。メモリ回路３１４３、３１
４３Ｂは、ＰＲＳ３１３３のメモリ回路３１３７と同じ回路構成である。メモリ回路３１
４３は容量素子Ｃ３６、ＯＳトランジスタＭＯ３５、ＯＳトランジスタＭＯ３６を有する
。メモリ回路３１４３Ｂは容量素子ＣＢ３６、ＯＳトランジスタＭＯＢ３５、ＯＳトラン
ジスタＭＯＢ３６を有する。ノードＮ３６、ＮＢ３６はＯＳトランジスタＭＯ３６、ＯＳ
トランジスタＭＯＢ３６のゲートであり、それぞれ電荷保持ノードである。ノードＮ３７
、ＮＢ３７は、ＳｉトランジスタＭ３７、ＭＢ３７のゲートである。

ＯＳトランジスタＭＯ３５、ＭＯ３６、ＭＯＢ３５、ＭＯＢ３６はバックゲートを有し、
これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。

図２４（Ｂ）を参照して、ＯＳ－ＦＦ３１４０の動作方法例を説明する。

（バックアップ）
“Ｈ”の信号ｓｔｏｒｅがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４
２はＦＦ３１４１のデータをバックアップする。ノードＮ３６は、ノードＱのデータが書
き込まれることで、“Ｌ”となり、ノードＮＢ３６は、ノードＱＢのデータが書き込まれ
ることで、“Ｈ”となる。しかる後、パワーゲーティングが実行され、パワースイッチ３
１２７をオフにする。ＦＦ３１４１のノードＱ、ＱＢのデータは消失するが、電源オフで
あっても、シャドウレジスタ３１４２はバックアップしたデータを保持する。

（リカバリ）
パワースイッチ３１２７をオンにし、ＰＬＥ３１２１に電源を供給する。しかる後、“Ｈ
”の信号ｌｏａｄがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はバ
ックアップしているデータをＦＦ３１４１に書き戻す。ノードＮ３６は“Ｌ”であるので
、ノードＮ３７は“Ｌ”が維持され、ノードＮＢ３６は“Ｈ”であるので、ノードＮＢ３
７は“Ｈ”となる。よって、ノードＱは“Ｈ”になり、ノードＱＢは“Ｌ”になる。つま
り、ＯＳ－ＦＦ３１４０はバックアップ動作時の状態に復帰する。

細粒度パワーゲーティングと、ＯＳ－ＦＦ３１４０のバックアップ／リカバリ動作とを組
み合わせることで、ＯＳ－ＦＰＧＡ３１１０の消費電力を効果的に低減できる。

本実施の形態に示すＦＰＧＡは、実施の形態１に示すコントローラＩＣ１１５内の各種回
路に用いることができる。コントローラＩＣ１１５は、本実施の形態に示すＦＰＧＡを用
いることで、消費電力を効果的に低減することができる。

本実施例では、ハイブリッド型表示装置を駆動させるための表示システムを試作し、その
消費電力について調査を行った。

本実施例で試作した表示システム８００を図２５に示す。図２５において、ホスト８０５
からの画像データストリームを、ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ
）８０１上に構築されたディスプレイコントローラで所望のデータフォーマットに変換し
た後に、表示ユニット８０４に送出する。

表示ユニット８０４は、実施の形態１に示す表示ユニット１１０と同様にハイブリッド型
表示装置であり、１の画素に反射型液晶素子と、有機ＥＬ素子とを有する。また、表示ユ
ニット８０４は、上記実施の形態に示すＩＤＳ駆動を行うことができる。

ＰＣＢ８０１上のＦＰＧＡ８０２は、画像データの更新の有無を検出して、表示ユニット
８０４が通常駆動（非ＩＤＳ駆動）を行うか、または、ＩＤＳ駆動を行うか判断し、表示
ユニット８０４に制御信号を供給する。

ＯＳ－ＦＰＧＡ８０３は、タイミングコントローラとして機能し、表示モードに応じてコ
ンフィギュレーションを切り替える。また、ＯＳ－ＦＰＧＡ８０３は、画像データを更新
するとき以外において、パワーゲーティング（ＰＧ）を可能とする。また、ＰＣＢ８０１
上には、電源回路ＰＷＲ等を有する。

本実施例で試作した表示ユニット８０４の仕様を表１に示す。

ＯＳ－ＦＰＧＡ８０３は、ＯＳトランジスタで構成した不揮発性コンフィギュレーション
メモリ（ＣＭ）、当該ＣＭを少数素子で構築できることによるマルチコンテキスト構成の
採用容易性、プログラマブル・スイッチにおけるブースティング効果による高速動作、な
どの特徴を有する。これらの特徴を活かせるアーキテクチャとして、プログラマブル・ロ
ジック・エレメント（ＰＬＥ）ごとの細粒度ＰＧ（ＦＧ－ＰＧ）が可能なマルチコンテキ
スト・アーキテクチャを採用している。ＯＳ－ＦＰＧＡ８０３は、動的再構成にも対応可
能の他、ＰＬＥのレジスタにＯＳトランジスタを用いている。そのため、コンテキスト切
り替えとＰＬＥ毎の細粒度ＰＧを実行するノーマリ・オフ・コンピューティングが可能で
ある。

本実施例では、ディスプレイコントローラの一部を構成した。ＯＳ－ＦＰＧＡ８０３は、
通常駆動とＩＤＳ駆動のそれぞれに適した回路コンフィギュレーションにコンテキスト切
り替えで変更することができる。また、画像データを更新するとき以外において、ＰＧが
可能なコンフィギュレーションとする。なお、ディスプレイコントローラは、ＯＳ－ＦＰ
ＧＡ８０３で構築される部分以外は、ＦＰＧＡ８０２で構築されている。

試作した表示システム８００の表示画像を図２６（Ａ）、（Ｂ）に示す。図２６（Ａ）は
通常駆動（フレームレート６０Ｈｚ）で表示させた場合、図２６（Ｂ）はＩＤＳ駆動で表
示させた場合（フレームレート１／６０Ｈｚ）の表示画像をそれぞれ示している。図２６
（Ａ）と図２６（Ｂ）を比べると、表示品位に差は見られない。

次に、通常駆動とＩＤＳ駆動のそれぞれにおける、ＯＳ－ＦＰＧＡ８０３の消費電力（６
０秒間の平均値に換算）を表３に示す。ＩＤＳ駆動の消費電力は、低消費電力化の方法と
して、クロックゲーティング（ＣＧ）またはＰＧの何れかを採用した。なお、比較として
、ＯＳ－ＦＰＧＡ８０３と同じプロセステクノロジで試作したＳＲＡＭをＣＭとするＳＲ
ＡＭ－ＦＰＧＡの消費電力も表３に示す。

表３の結果より、ＩＤＳ駆動（ＣＧ）において、通常駆動に対して、ＯＳ－ＦＰＧＡは９
０％、ＳＲＡＭ－ＦＰＧＡでは６８％の低消費電力化が可能であることが示された。また
、ＩＤＳ駆動（ＰＧ）において、通常駆動に対して、ＯＳ－ＦＰＧＡは９９．９％を超え
る低消費電力化が可能であることが示された。

本実施例より、ＩＤＳ駆動を行う表示装置は、ＯＳ－ＦＰＧＡを利用することで、表示シ
ステム全体の消費電力をさらに下げることができると確認された。

本実施例では、Ｓｉ－ＯＳハイブリッドプロセスを用いた表示コントローラの試作結果と
、試作した表示コントローラを用いて構築した表示システムの動作検証の結果を説明する
。表示コントローラは、ＩＤＳ表示に合わせたノーマリオフ駆動が可能な他、不揮発性レ
ジスタで不揮発性スキャンレジスタを構成することで、リアルタイムでのパラメータ変更
を可能とする。

図２７に、試作した表示システムの機能ブロック図を示す。表示システム８２０は、ホス
トＣＰＵ８２２、フレームメモリ８２３、センサＩＣ８２４、表示コントローラ８２５、
表示ユニット８２６、セレクタ８２７を有する。

表示ユニット８２６は、実施の形態１に示す表示ユニット１１０と同様にハイブリッド型
表示ユニットであり、１の画素に反射型液晶素子と、有機ＥＬ素子とを有する。ホストＣ
ＰＵ８２２またはフレームメモリ８２３は表示コントローラ８２５にビデオ信号を送信す
る。セレクタ８２７はビデオ信号元を選択する。センサＩＣ８２４は外光の情報を取得し
、設定パラメータを生成する。設定パラメータは表示コントローラ８２５に送信される。
外光に応じた適切な表示のため、表示コントローラ８２５は、ビデオ信号に対する画像処
理と、タイミング信号の生成とを、それぞれ、設定パラメータに基づいて行う。処理され
たビデオ信号、タイミング信号は表示ユニット８２６に送信される。したがって、明度、
色調、リフレッシュレートは、表示ユニット８２６において適切になるように制御される
。

表示システム８２０の表示モードには、動画表示、静止画表示、スリープがある。表４に
、各表示モードにおける表示システム８２０の各モジュールの動作を示す。

表示ユニット８２６は、動画表示モードでは通常駆動で動作し、スリープモードでは動作
を停止する。静止画表示モードでは、表示コントローラ８２５からのタイミング信号の変
更により、表示ユニット８２６の駆動モードを通常駆動からＩＤＳ駆動に変えることがで
きる。ＩＤＳ駆動中では、表示ユニット８２６のリフレッシュレートが低減されるため、
表示ユニット８２６の消費電力を削減することができる。静止画表示モードでは、フレー
ムメモリ８２３に画像データを保存し、順次画像データを読み出すことで、表示ユニット
８２６は静止画表示が可能である。外光条件が変化すると、センサＩＣ８２４から変化後
の外光に応じた設定パラメータが表示コントローラ８２５に送信される。表示コントロー
ラ８２５は更新された設定パラメータを用いて画像処理を行う。そのため、快適な明度お
よび色調で、ユーザーは表示ユニット８２６を利用できる。以上のことから、静止画表示
モードは、ホストＣＰＵ８２２は新たに画像データを送信する必要が無いため、消費電力
を削減することができる。

図２８（Ａ）は、試作した表示コントローラ８２５の機能ブロック図である。表示コント
ローラ８２５は、マスタコントローラ８３０、タイミングコントローラ８３１、モジュー
ルコネクタ８３２、スキャンチェーンレジスタ８３３、クロックジェネレータ８３４、画
像処理回路を備える。マスタコントローラ８３０は表示コントローラ８２５内のモジュー
ルを制御する。モジュールコネクタ８３２は各モジュール間の接続を制御する。画像処理
回路として、ガンマ補正回路８４１、調光回路８４２、調色回路８４３が設けられている
。

ホストＣＰＵ８２２から送信されるビデオ信号はマスタコントローラ８３０を経てモジュ
ールコネクタ８３２に入力される。ビデオ信号はモジュールコネクタ８３２を介して、設
定パラメータに基づく順番で画像処理回路（８４１－８４３）に入力される。表示コント
ローラ８２５内の各モジュールは、スキャンチェーンレジスタ８３３を構成する設定レジ
スタに設定されたパラメータに基づいて動作する。

入力ビデオ信号を基準としてタイミング信号を生成するために、ビデオ信号が入力される
とマスタコントローラ８３０はタイミングコントローラ８３１にトリガ信号を出力する。
タイミングコントローラ８３１は設定パラメータに基づいた周期、パルス幅のタイミング
信号を生成する。タイミング信号によって、通常駆動とＩＤＳ駆動の切り替え、ＩＤＳ駆
動時のリフレッシュレートの制御が可能である。設定パラメータによって、表示ユニット
８２６の解像度に応じたタイミング信号を生成することができる。

ガンマ補正回路８４１では、ガンマ曲線Ｙ＝Ｘ^{（１／γ）}を複数の近似直線 Ｙ＝ａ_ｎＸ
＋ｂ_ｎ（Ｘ_ｎ－１≦Ｘ＜Ｘ_ｎ）で表現する方法を採用している。ａ_ｎ，ｂ_ｎ，Ｘ_ｎは設定
パラメータである。ガンマ補正のためのルックアップテーブルを有する構成と比較して、
ガンマ補正のパラメータを保存するための設定レジスタが少なく済む。調光回路８４２で
は、外光照度に対する有機ＥＬ素子の輝度の調整を行う。有機ＥＬ素子の輝度は設定パラ
メータで変更可能であるので、消費電力の低減と良好な表示品位との両立を図ることがで
きる。調色回路８４３では、設定パラメータを変更することで、ユーザーの嗜好などに合
わせて、表示ユニット８２６の色調を調節する。

図２８（Ｂ）は、スキャンチェーンレジスタ８３３の機能ブロック図である。スキャンチ
ェーンレジスタ８３３は、Ｎ（２以上の整数）個のＳｉ－ＲＥＧ８３６、Ｎ個のＯＳ－Ｒ
ＥＧ８３７を有する。スキャンチェーンレジスタ８３３は１個のＳｉ－ＲＥＧ８３６と１
個のＯＳ－ＲＥＧ８３７とを単位とする。Ｓｉ－ＲＥＧ８３６は、Ｓｉトランジスタで構
成されている揮発性レジスタである。ＯＳ－ＲＥＧ８３７は、ＯＳトランジスタとＳｉト
ランジスタとで構成されるレジスタである。ＯＳ－ＲＥＧ８３７は電源供給が遮断された
状態でもデータが消失しない不揮発性レジスタである。

設定パラメータはセンサＩＣ８２４からスキャンチェーンレジスタ８３３に入力され、ク
ロック信号ｐｈ１、ｐｈ２に同期して各段のＯＳ―ＲＥＧ８３７に書き込まれていく。Ｏ
Ｓ－ＲＥＧ８３７の設定パラメータを更新するだけでは表示コントローラ８２５内の各モ
ジュールの動作に反映されない。マスタコントローラ８３０の制御信号によって、ＯＳ－
ＲＥＧ８３７［ｋ］（ｋは１乃至Ｎの整数）の出力データｓｄ［ｋ］は、一括してＳｉ－
ＲＥＧ８３６［ｋ］に取り込まれるので、Ｓｉ－ＲＥＧ８３６［ｋ］の出力データｑ［ｋ
］は一括して更新される。

全てのデータｑ［ｋ］を同時に更新できる構成とすることで、スキャンチェーンレジスタ
８３３の設定パラメータの書き込みが低速でも、表示ユニット８２６の表示が乱れること
がない。そのため、表示コントローラ８２５はセンサＩＣ８２４との間での高速通信を必
要としない。すなわち低消費電力で通信ができるという利点がある。

図２９（Ａ）に、Ｓｉ－ＲＥＧ８３６［ｋ］、及びＯＳ－ＲＥＧ８３７［ｋ］の回路図を
示す。信号ｌｄ、ｓｖ、ｂｋ、ｒｃ、ｒｓｔｂは、マスタコントローラ８３０から送信さ
れる制御信号である。信号ｌｄはロード信号であり、信号ｓｖはセーブ信号であり、信号
ｂｋはバックアップ信号であり、信号ｒｃはリカバリ信号であり、信号ｒｓｔｂはリセッ
ト信号である。

ここでは、Ｓｉ－ＲＥＧ８３６［ｋ］の出力データｆｂｑ［ｋ］と、ＯＳ－ＲＥＧ８３７
［ｋ］の出力データｓｄ［ｋ］とは同じ論理をもつ。ＯＳ－ＲＥＧ８３７［ｋ］は２個の
バックアップ回路８５０と、Ｓｉトランジスタで構成されるスキャンフリップフロップ８
５１を有する。図２９（Ｂ）にバックアップ回路８５０の回路図を示す。バックアップ回
路８５０は保持ノードｍｓ［ｋ］、ｍｓｂ［ｋ］を有する。”Ｓｉ”が付されているトラ
ンジスタはＳｉトランジスタである。バックゲートを有するトランジスタはＯＳトランジ
スタである。バックゲートには固定電位が入力される。

図３０はスキャンチェーンレジスタ８３３の動作タイミングチャートを示す。図３０にお
いて、ａ０、ａ１等はデータの論理を表す。

（シフト動作）ＯＳ－ＲＥＧ８３７［ｋ］に設定パラメータを書き込むときはスキャンフ
リップフロップ８５１が利用される。スキャンチェーンレジスタ８３３において、Ｎ個の
スキャンフリップフロップ８５１は直列に接続されスキャンチェーンが構成される。クロ
ック信号ｐｈ１、ｐｈ２に同期したシフト動作を行うことで、各段のスキャンフリップフ
ロップ８５１のデータが更新される。

（ロード動作）信号ｌｄを“Ｈ”にすることで、データｓｄ［ｋ］をＳｉ－ＲＥＧ８３６
［ｋ］に書き込む。ここでは、”ａｋ”がＳｉ－ＲＥＧ８３６［ｋ］に書き込まれるので
、データｑ［ｋ］は”ａｋ”に更新される。

（セーブ動作）信号ｓｖを“Ｌ”にすることで、Ｓｉ－ＲＥＧ８３６［ｋ］から出力され
るデータｆｂｑ［ｋ］がスキャンフリップフロップ８５１の入力データになる。クロック
信号ｐｈ１の立ち上がりに同期してデータｆｂｑ［ｋ］（＝”ａｋ”）がＯＳ－ＲＥＧ８
３７［ｋ］に書き込まれ、データｓｄ［ｋ］の論理は”ａｋ”になる。

（バックアップ動作）信号ｂｋを“Ｈ”にすることによって、スキャンフリップフロップ
８５１のインバータループの論理値がバックアップ回路８５０の保持ノードｍｓ［ｋ］、
ｍｓｂ［ｋ］に書き込まれる。保持ノードｍｓ［ｋ］、ｍｓｂ［ｋ］の電荷がゲート絶縁
層の厚いＯＳトランジスタで保持されるため、ゲートリーク電流の影響が小さい。

（リカバリ動作）信号ｒｃを“Ｈ”にすることで、バックアップ回路８５０に保存されて
いるデータがスキャンフリップフロップ８５１に書き戻される。バックアップ回路８５０
では移動度の高いＳｉトランジスタがパスゲートとして用いられているので、スキャンフ
リップフロップ８５１へのデータの書き戻しを高速で行うことができる。

次いで、上掲のロード動作を行うことで、リカバリ動作によってスキャンフリップフロッ
プ８５１に書き戻されたデータを、再びＳｉ－ＲＥＧ８３６［ｋ］にロードすることがで
きる。図３０の例では、ロード動作を実行することで、データｑ［ｋ］の論理は再び”ａ
ｋ”となる。

したがって、パワーゲーティングを行った場合でも、リカバリ動作とロード動作を行うこ
とで、表示コントローラ８２５は電源を遮断時の設定パラメータが利用できる状態に復帰
できる。つまり、表示コントローラ８２５の再起動の度に、センサＩＣ８２４から設定パ
ラメータを送信し、スキャンチェーンレジスタ８３３に設定パラメータを書き込むという
一連の動作は必要ないため、再起動に伴う消費電力及び時間を大幅に削減できる。

従って、スキャンチェーンレジスタ８３３を具備することで、表示コントローラ８２５は
、表示ユニット８２６のＩＤＳ駆動に合わせた電源遮断と再起動または復帰が可能である
。

＜試作チップ＞
６５ｎｍＳｉトランジスタと６０ｎｍＯＳトランジスタのハイブリッドプロセスを用いて
表示コントローラ８２５を作製した。図３１に表示コントローラ８２５のダイの顕微鏡写
真を示す。表５に表示コントローラ８２５の仕様を示す。

表示システム８２０の動作を検証した。表示ユニット８２６の画素数は１９２０×１０８
０である。静止画表示モードにおいて、設定パラメータを変更することで通常駆動とＩＤ
Ｓ駆動との切り替えを制御できることが確認された。また、ＩＤＳ駆動でも、通常駆動と
変わらない表示品位で静止画を表示できることが確認された。

表６に表示コントローラ８２５及び表示ユニット８２６の静止画表示モードでの消費電力
の測定結果を示す。

表６の測定結果は、ＩＤＳ駆動時では表示コントローラ８２５は消費電力を大幅に削減で
きること、表示ユニット８２６と表示コントローラ８２５の消費電力の合計は、ＩＤＳ駆
動によって約３０パーセント削減できることを示す。

ＡＣＦ１ 導電材料、ＡＣＦ２ 導電材料、ＡＦ１ 配向膜、ＡＦ２ 配向膜、
Ｃ１ 矢印、Ｃ２ 矢印、Ｃ４ 容量素子、Ｃ６ 容量素子、Ｃ１１ 容量素
子、Ｃ１２ 容量素子、Ｃ３１ 容量素子、Ｃ３６ 容量素子、ＣＢ３１ 容量
素子、ＣＢ３６ 容量素子、ＣＦ１ 着色膜、ＣＦ２ 着色膜、ＣＬＫ１ クロ
ック信号、ＣＬＫ２ クロック信号、ＣＳ１ 容量素子、Ｇ１ 走査線、Ｇ２
走査線、ＫＢ１ 構造体、ＬＯＡＤ１ 信号、ＬＯＡＤ２ 信号、Ｍ３１ Ｓｉ
トランジスタ、Ｍ３７ Ｓｉトランジスタ、ＭＯ３１ ＯＳトランジスタ、ＭＯ３２
ＯＳトランジスタ、ＭＯ３５ ＯＳトランジスタ、ＭＯ３６ ＯＳトランジスタ
、ＭＯＢ３１ ＯＳトランジスタ、ＭＯＢ３２ ＯＳトランジスタ、ＭＯＢ３５
ＯＳトランジスタ、ＭＯＢ３６ ＯＳトランジスタ、ＭＷ１ トランジスタ、Ｎ３１
ノード、Ｎ３２ ノード、Ｎ３６ ノード、Ｎ３７ ノード、ＮＢ３２ ノ
ード、ＮＢ３６ ノード、ＮＢ３７ ノード、ｐｈ１ クロック信号、ｐｈ２
クロック信号、ＰＷＲ 電源回路、Ｒ１ 矢印、Ｒ２ 矢印、Ｓ１ 信号線、Ｓ
２ 信号線、ＳＡＶＥ２ 信号、ＳＤ１ ソースドライバ、ＳＤ２ ソースドラ
イバ、ＳＷ１ スイッチ、ＳＷ２ スイッチ、Ｔ１ トランジスタ、Ｔ２ トラ
ンジスタ、Ｔ６ トランジスタ、ＶＣＯＭ１ 配線、ＶＣＯＭ２ 配線、１０
画素、１０ａ 反射素子、１０ｂ 発光素子、１７ 保持回路、１８ セレクタ
、１９ フリップフロップ回路、２０ インバータ、２５ インバータ、２７
アナログスイッチ、２８ アナログスイッチ、３１ インバータ、３３ インバー
タ、３４ クロックドインバータ、３５ アナログスイッチ、３６ バッファ、１
００ 表示装置、１１０ 表示ユニット、１１１ 画素アレイ、１１３ ゲート
ドライバ、１１４ ゲートドライバ、１１５ コントローラＩＣ、１１７ コント
ローラＩＣ、１２０ タッチセンサユニット、１２１ センサアレイ、１２５ 周
辺回路、１２６ ＴＳドライバ、１２７ センス回路、１４０ ホスト、１４３
光センサ、１４４ 開閉センサ、１４５ 外光、１５０ インターフェース、１
５１ フレームメモリ、１５２ デコーダ、１５３ センサコントローラ、１５４
コントローラ、１５５ クロック生成回路、１６０ 画像処理部、１６１ ガ
ンマ補正回路、１６２ 調光回路、１６３ 調色回路、１６４ ＥＬ補正回路、１
７０ メモリ、１７３ タイミングコントローラ、１７５ レジスタ、１７５Ａ
スキャンチェーンレジスタ部、１７５Ｂ レジスタ部、１８０ ソースドライバ、
１８１ ソースドライバ、１８２ ソースドライバ、１８４ タッチセンサコント
ローラ、１８６ ソースドライバＩＣ、１９０ 領域、１９１ 領域、２０２
制御部、２０３ セルアレイ、２０４ センスアンプ回路、２０５ ドライバ、２
０６ メインアンプ、２０７ 入出力回路、２０８ 周辺回路、２０９ メモリ
セル、２３０ レジスタ、２３１ レジスタ、５０１Ａ 絶縁膜、５０１Ｃ 絶
縁膜、５０４ 導電膜、５０５ 接合層、５０６ 絶縁膜、５０８ 酸化物半導
体膜、５０８Ａ 領域、５０８Ｂ 領域、５０８Ｃ 領域、５１１Ｂ 導電膜、
５１１Ｃ 導電膜、５１１Ｄ 導電膜、５１２Ａ 導電膜、５１２Ｂ 導電膜、
５１６ 絶縁膜、５１８ 絶縁膜、５１９Ｂ 端子、５１９Ｃ 端子、５１９Ｄ
端子、５２１ 絶縁膜、５２４ 導電膜、５２８ 絶縁膜、５５１ 電極、
５５２ 電極、５５３ 層、５７０ 基板、７０２ 画素、７０５ 封止材、
７２０ 機能層、７５１ 電極、７５１Ｅ 領域、７５１Ｈ 開口部、７５２
電極、７５３ 層、７５４Ａ 中間膜、７５４Ｂ 中間膜、７５４Ｃ 中間膜
、７５４Ｄ 中間膜、７７０ 基板、７７０Ｄ 機能膜、７７０Ｐ 機能膜、７
７１ 絶縁膜、７７５ 検知素子、８００ 表示システム、８０１ ＰＣＢ、８
０２ ＦＰＧＡ、８０３ ＯＳ－ＦＰＧＡ、８０４ 表示ユニット、８０５ ホ
スト、８２０ 表示システム、８２２ ホストＣＰＵ、８２３ フレームメモリ、
８２４ センサＩＣ、８２５ 表示コントローラ、８２６ 表示ユニット、８２７
セレクタ、８３０ マスタコントローラ、８３１ タイミングコントローラ、８
３２ モジュールコネクタ、８３３ スキャンチェーンレジスタ、８３４ クロッ
クジェネレータ、８３６ Ｓｉ－ＲＥＧ、８３７ ＯＳ－ＲＥＧ、８４１ ガンマ
補正回路、８４２ 調光回路、８４３ 調色回路、８５０ バックアップ回路、８
５１ スキャンフリップフロップ、３１１０ ＯＳ－ＦＰＧＡ、３１１１ コント
ローラ、３１１２ ワードドライバ、３１１３ データドライバ、３１１５ プロ
グラマブルエリア、３１１７ ＩＯＢ、３１１９ コア、３１２０ ＬＡＢ、３１
２１ ＰＬＥ、３１２３ ＬＵＴブロック、３１２４ レジスタブロック、３１２
５ セレクタ、３１２６ ＣＭ、３１２７ パワースイッチ、３１２８ ＣＭ、
３１３０ ＳＡＢ、３１３１ ＳＢ、３１３３ ＰＲＳ、３１３５ ＣＭ、３１
３７ メモリ回路、３１３７Ｂ メモリ回路、３１４０ ＯＳ－ＦＦ、３１４１
ＦＦ、３１４２ シャドウレジスタ、３１４３ メモリ回路、３１４３Ｂ メモ
リ回路、３１８８ インバータ回路、３１８９ インバータ回路、５０００ 筐体
、５００１ 表示部、５００２ 表示部、５００３ スピーカ、５００４ ＬＥ
Ｄランプ、５００５ 操作キー、５００６ 接続端子、５００７ センサ、５００
８ マイクロフォン、５００９ スイッチ、５０１０ 赤外線ポート、５０１１
記録媒体読込部、５０１２ 支持部、５０１３ イヤホン、５０１４ アンテナ
、５０１５ シャッターボタン、５０１６ 受像部、５０１７ 充電器、７３０２
筐体、７３０４ 表示パネル、７３０５ アイコン、７３０６ アイコン、７
３１１ 操作ボタン、７３１２ 操作ボタン、７３１３ 接続端子、７３２１
バンド、７３２２ 留め金

Claims (12)

1. 反射素子と、
   発光素子と、
   光センサと、を有し、
   前記光センサで測定した外光の明るさに応じて前記反射素子の反射強度及び前記発光素子の発光強度をそれぞれ調整する機能、及び前記光センサで測定した外光の色調に応じて前記反射素子の反射強度及び前記発光素子の発光強度をそれぞれ調整する機能、のすくなくとも一を有する、半導体装置。
2. 反射素子と、
   発光素子と、
   光センサと、
   レジスタと、
   フレームメモリと、
   画像処理部と、を有し、
   前記光センサで測定した外光の明るさに応じて前記反射素子の反射強度及び前記発光素子の発光強度をそれぞれ調整する機能、及び前記光センサで測定した外光の色調に応じて前記反射素子の反射強度及び前記発光素子の発光強度をそれぞれ調整する機能、のすくなくとも一を有し、
   前記フレームメモリは、画像データを格納する機能を有し、
   前記画像処理部は、前記画像データを処理する機能を有し、
   前記レジスタは、前記画像処理部が処理を行うためのパラメータを格納する機能を有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を備え、
   前記レジスタは、前記レジスタへの電源供給が遮断されている状態で、前記パラメータを保持する機能を備える、半導体装置。
3. 請求項２において、
   ソースドライバを有し、
   前記ソースドライバは、前記画像処理部で処理された画像データをもとに、第１データ信号または第２データ信号を生成する機能を有し、
   前記第１データ信号は、前記反射素子を駆動する機能を有し、
   前記第２データ信号は、前記発光素子を駆動する機能を有する、半導体装置。
4. 請求項２または請求項３において、
   第１コントローラと、を有し、
   前記第１コントローラは、前記レジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有する、半導体装置。
5. 請求項３において、
   第１コントローラと、を有し、
   前記第１コントローラは、前記レジスタ、前記フレームメモリ、および前記画像処理部、前記ソースドライバに対する電源供給を制御する機能を有する、半導体装置。
6. 請求項２乃至請求項５のいずれか一項において、
   前記レジスタは、スキャンチェーンレジスタと、第１レジスタと、第２レジスタと、を有し、
   前記スキャンチェーンレジスタは、第３レジスタと、第４レジスタと、を有し、
   前記第３レジスタの出力端子は、前記第４レジスタの入力端子に電気的に接続され、
   前記第１レジスタは、前記第３レジスタに格納されたデータを読み込む機能を有し、
   前記第２レジスタは、前記第４レジスタに格納されたデータを読み込む機能を有し、
   前記第１レジスタおよび前記第２レジスタに読み込まれたデータは、前記パラメータとして、前記画像処理部に出力され、
   前記第３レジスタは、第１保持回路を有し、
   前記第４レジスタは、第２保持回路を有し、
   前記第１保持回路は、前記第３レジスタのデータを格納する機能を有し、
   前記第３レジスタは、前記第１保持回路が格納したデータを読み込む機能を有し、
   前記第２保持回路は、前記第４レジスタのデータを格納する機能を有し、
   前記第４レジスタは、前記第２保持回路が格納したデータを読み込む機能を有し、
   前記レジスタへの電源供給が遮断されている状態で、前記第１保持回路および前記第２保持回路は、格納したデータを保持する機能を備える、半導体装置。
7. 請求項６において、
   前記第１保持回路は、第１トランジスタと、第１容量素子と、を有し、
   前記第２保持回路は、第２トランジスタと、第２容量素子と、を有し、
   前記第１トランジスタは、前記第１容量素子の充放電を制御し、
   前記第２トランジスタは、前記第２容量素子の充放電を制御し、
   前記第１トランジスタおよび前記第２トランジスタは、チャネル形成領域に酸化物半導体を含む、半導体装置。
8. 請求項２乃至請求項７のいずれか一項において、
   前記フレームメモリは、複数のメモリセルを有し、
   前記メモリセルは、第３トランジスタと、第３容量素子と、を有し、
   前記第３トランジスタは、前記第３容量素子の充放電を制御し、
   前記第３トランジスタは、チャネル形成領域に酸化物半導体を含む、半導体装置。
9. 請求項２乃至請求項８のいずれか一項において、
   第２コントローラを有し、
   前記第２コントローラは、タイミング信号を生成する機能を有し、
   前記レジスタは、前記第２コントローラが前記タイミング信号を生成するためのパラメータを格納する機能を有する、半導体装置。
10. 請求項９において、
    前記第１コントローラは、前記第２コントローラに対する電源供給を制御する機能を有する、半導体装置。
11. 請求項２乃至請求項１０のいずれか一項において、
    第３コントローラを有し、
    前記第３コントローラは、前記光センサからの第１信号を受け取る機能と、前記第１信号をもとに前記画像処理部が処理を行うための第２信号を生成する機能と、を有する半導体装置。
12. 請求項２乃至請求項１１のいずれか一項において、
    外部装置から画像データおよびパラメータが入力されない場合、前記フレームメモリに格納された前記画像データ、および前記レジスタに格納された前記パラメータをもとに、静止画を表示するための第３信号を生成する機能を有する、半導体装置。

Images