JP2022184646A - Motor device and driving method of motor device - Google Patents

Motor device and driving method of motor device Download PDF

Info

Publication number
JP2022184646A
JP2022184646A JP2021092616A JP2021092616A JP2022184646A JP 2022184646 A JP2022184646 A JP 2022184646A JP 2021092616 A JP2021092616 A JP 2021092616A JP 2021092616 A JP2021092616 A JP 2021092616A JP 2022184646 A JP2022184646 A JP 2022184646A
Authority
JP
Japan
Prior art keywords
switch
phase
failure
motor device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021092616A
Other languages
Japanese (ja)
Other versions
JP7097576B1 (en
Inventor
昇 新口
Noboru Niiguchi
勝弘 平田
Katsuhiro Hirata
一晶 高原
Kazuaki Takahara
寛典 鈴木
Hironori Suzuki
望 竹村
Nozomi Takemura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A H Motor Lab
AHMotorlab
Osaka University NUC
Original Assignee
A H Motor Lab
AHMotorlab
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A H Motor Lab, AHMotorlab, Osaka University NUC filed Critical A H Motor Lab
Priority to JP2021092616A priority Critical patent/JP7097576B1/en
Application granted granted Critical
Publication of JP7097576B1 publication Critical patent/JP7097576B1/en
Publication of JP2022184646A publication Critical patent/JP2022184646A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

To provide a motor device which can continue rotation while suppressing torque reduction even in a case where a failure occurs in a switch that controls each phase of a motor having two systems of three-phase winding in one rotor, and a driving method of the motor device.SOLUTION: A motor device comprises: a rotor (10) which is arranged so as to be rotatable around a rotational shaft; a motor part having a stator (20) in which a plurality of teeth parts (22) are formed on the inner peripheral surface; a switch inverter part which supplies power to the motor part; a switch control part which controls each switch included in the switch inverter part; and a relay control part which controls a semiconductor relay. A first system of three-phase winding and a second system of three-phase winding are wound around the plurality of teeth parts. The electric current is supplied to the first system and the second system of three-phase winding from the switch inverter part. The relay control part selectively releases the semiconductor relay when there is a failed switch.SELECTED DRAWING: Figure 1

Description

本発明は、モータ装置およびモータ装置の駆動方法に関し、特に２系統の三相巻線を備えるモータ装置およびモータ装置の駆動方法に関する。 TECHNICAL FIELD The present invention relates to a motor device and a method of driving the motor device, and more particularly to a motor device having two systems of three-phase windings and a method of driving the motor device.

従来から様々な技術分野において、交流の周波数を変化させることで回転数を制御でき、安定した回転数を得られる三相モータが動力源として用いられている。また、一つの回転子に対して２系統の三相巻線（コイル）を備えたモータ装置も提案されている（例えば特許文献１を参照）。 2. Description of the Related Art Conventionally, in various technical fields, three-phase motors have been used as power sources, which can control the number of revolutions by changing the frequency of alternating current and obtain a stable number of revolutions. Also, a motor device having two systems of three-phase windings (coils) for one rotor has been proposed (see Patent Document 1, for example).

図１１は、従来から提案されている三相巻線を２系統備えたモータ装置の駆動回路を簡略化して示す回路図である。図１１に示すようにモータ装置は、第１系統の三相巻線としてＵ相コイルＵ１、Ｖ相コイルＶ１、Ｗ相コイルＷ１を有し、第２系統の三相巻線としてＵ相コイルＵ２、Ｖ相コイルＶ２、Ｗ相コイルＷ２を有している。また、電源電圧（＋Ｖ）と接地電圧（０Ｖ）の間に、上段スイッチと下段スイッチの直列接続が６列並列接続されており、各上段スイッチと下段スイッチの間が各相の巻線（コイル）の一端に接続されている。各相の巻線の他端は、中性点に接続されている。また、各相の巻線とインバータスイッチの間にはそれぞれリレーが接続されている。 FIG. 11 is a circuit diagram showing a simplified drive circuit for a conventionally proposed motor device having two systems of three-phase windings. As shown in FIG. 11, the motor device has a U-phase coil U1, a V-phase coil V1, and a W-phase coil W1 as three-phase windings of a first system, and a U-phase coil U2 as three-phase windings of a second system. , V-phase coil V2, and W-phase coil W2. Between the power supply voltage (+V) and the ground voltage (0 V), 6 rows of series connections of the upper and lower switches are connected in parallel. ) is connected to one end of the The other end of each phase winding is connected to a neutral point. A relay is connected between each phase winding and the inverter switch.

図１１に示したモータ装置の駆動回路では、１２個のスイッチを用いた６相インバータが構成されており、各相がＨｉｇｈ信号の場合には上段スイッチをオンにして下段スイッチをオフにし、各相がＬｏｗ信号の場合には上段スイッチをオフにして下段スイッチをオンにする制御が行われる。ここで、Ｈｉｇｈ信号時には電源電圧から上段スイッチを経て各巻線および中性点に電流が供給される。また、Ｌｏｗ信号時には中性点から各巻線および下段スイッチを経て接地電圧に電流が流れる。これにより、２系統の三相巻線でそれぞれ三相交流によるモータ装置の駆動制御を行うことができる。 In the drive circuit of the motor device shown in FIG. 11, a 6-phase inverter using 12 switches is configured. When the phase is a Low signal, control is performed to turn off the upper switch and turn on the lower switch. Here, when the signal is High, a current is supplied from the power supply voltage to each winding and the neutral point through the upper stage switch. When the signal is Low, current flows from the neutral point to the ground voltage through each winding and the lower switch. As a result, it is possible to drive and control the motor device by three-phase alternating current using two systems of three-phase windings.

図１１に示した例では、６相インバータに含まれるスイッチの何れか一つが故障した場合であっても、故障スイッチが含まれる系統の各相に接続されたリレーを開放することで、故障スイッチが含まれる系統全体を切り離し、残りの系統の三相巻線で回転子の回転を継続することができる。一例としては、図１１中のＵ１相の上段スイッチがオープン故障、ショート故障、地絡故障などの故障スイッチである場合には、Ｕ１相、Ｖ１相およびＷ１相に接続された３つのリレーを開放して第１系統の三相巻線を切り離し、Ｕ２相、Ｖ２相およびＷ２層の第２系統の三相巻線で回転を継続する。 In the example shown in FIG. 11, even if one of the switches included in the 6-phase inverter fails, by opening the relays connected to each phase of the system including the failed switch, the failed switch can be disconnected and the rotor can continue to rotate on the three-phase windings of the remaining system. As an example, if the U1-phase upper switch in FIG. Then, the three-phase windings of the first system are separated, and the rotation is continued by the three-phase windings of the second system of the U2 phase, V2 phase and W2 layer.

特開２０２０－１６２３３３号公報JP 2020-162333 A

図１１に示した従来のモータ装置では、各インバータで２系統の三相巻線の各々を個別に制御できるため、複雑な回転制御を行うことができるが、６相のインバータを用いるため１２個のスイッチが必要であり、回路に含まれるスイッチ数が増加してしまう。駆動回路に搭載されるスイッチ数が増加すると、回路の搭載面積の増大や、発熱量の増加、コストの増加などの問題が生じるうえに、回路全体でのスイッチ故障の発生確率が増加するという問題があった。また、一つの相に含まれるスイッチが故障しただけで１系統の三相巻線による回転に切り替えるため、故障していない残りの５相を有効に活用できずトルクの低下幅が大きいという問題があった。また故障スイッチが発生した系統を切り離すリレーとして半導体リレーを用いる場合には、順方向への電流供給が継続されるため、スイッチ故障が発生した系統を切り離すことが困難であった。 In the conventional motor device shown in FIG. 11, each inverter can individually control two systems of three-phase windings, so complicated rotation control can be performed. of switches are required, which increases the number of switches included in the circuit. As the number of switches mounted in a drive circuit increases, problems such as an increase in the mounting area of the circuit, an increase in the amount of heat generated, and an increase in cost arise. was there. In addition, when the switch included in one phase fails, the rotation is switched to one system of three-phase windings, so the remaining five phases that are not in failure cannot be effectively used, resulting in a large decrease in torque. there were. Further, when a semiconductor relay is used as a relay for isolating a system in which a faulty switch has occurred, it is difficult to isolate the system in which the switch has failed because forward current supply continues.

そこで本発明は、上記従来の問題点に鑑みなされたものであり、一つの回転子に２系統の三相巻線を備えるモータの各相を制御するスイッチが故障した場合にも、トルク低下を抑制して回転を継続することが可能なモータ装置およびモータ装置の駆動方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems of the prior art. It is an object of the present invention to provide a motor device and a method for driving the motor device that can be suppressed and continue to rotate.

上記課題を解決するために、本発明のモータ装置は、回転軸を中心に回転可能に配置された回転子と、内周に複数のティース部が形成された固定子を有するモータ部と、前記モータ部に電力を供給するスイッチインバータ部と、前記スイッチインバータ部に含まれる各スイッチを制御するスイッチ制御部とを備えるモータ装置であって、前記複数のティース部には、Ｕ１相、Ｖ１相およびＷ１相からなる第１系統の三相巻線と、Ｕ２相、Ｖ２相およびＷ２相からなる第２系統の三相巻線とが巻回されており、前記スイッチインバータ部は、第１電位と第２電位の間にＵ列スイッチ群、Ｖ列スイッチ群およびＷ列スイッチ群が並列に接続され、前記Ｕ列スイッチ群に前記Ｕ１相および前記Ｕ２相が接続され、前記Ｖ列スイッチ群に前記Ｖ１相および前記Ｖ２相が接続され、前記Ｗ列スイッチ群に前記Ｗ１相および前記Ｗ２相が接続され、前記第１系統と前記第２系統では、誘起電圧の位相が異なり、前記スイッチインバータ部と、前記Ｕ１相、前記Ｖ１相、前記Ｗ１相、前記Ｕ２相、前記Ｖ２相および前記Ｗ２相との間には、それぞれＵ１半導体リレー、Ｖ１半導体リレー、Ｗ１半導体リレー、Ｕ２半導体リレー、Ｖ２半導体リレー、およびＷ２半導体リレーが接続されており、前記各半導体リレーを制御するリレー制御部を備えることを特徴とする。 In order to solve the above-described problems, the motor device of the present invention includes: a motor unit having a rotor arranged to be rotatable about a rotation axis; a stator having a plurality of teeth formed on its inner periphery; A motor device comprising: a switch inverter section for supplying electric power to a motor section; and a switch control section for controlling each switch included in the switch inverter section, wherein the plurality of teeth sections include U1 phase, V1 phase and A first system of three-phase windings composed of a W1 phase and a second system of three-phase windings composed of a U2 phase, a V2 phase, and a W2 phase are wound. A U-series switch group, a V-series switch group, and a W-series switch group are connected in parallel between the second potential, the U1-phase and the U2-phase are connected to the U-series switch group, and the V-series switch group is connected to the U-series switch group. The V1 phase and the V2 phase are connected, the W1 phase and the W2 phase are connected to the W row switch group, the phases of the induced voltages are different between the first system and the second system, and the switch inverter section and the , the U1 phase, the V1 phase, the W1 phase, the U2 phase, the V2 phase, and the W2 phase are provided with a U1 semiconductor relay, a V1 semiconductor relay, a W1 semiconductor relay, a U2 semiconductor relay, and a V2 semiconductor relay, respectively. , and W2 semiconductor relays are connected, and a relay control unit for controlling each of the semiconductor relays is provided.

このような本発明のモータ装置では、スイッチインバータ部と２系統の三相巻線との間に接続された半導体リレーをリレー制御部が制御することで、スイッチに故障が発生した場合でも、選択した相を適切に切り離して残りの相でトルク低下を抑制して回転を継続することが可能となる。 In such a motor device of the present invention, the semiconductor relay connected between the switch inverter unit and the two systems of three-phase windings is controlled by the relay control unit, so that even if a failure occurs in the switch, the selection is possible. It is possible to appropriately separate the phases that have been rotated, suppress torque reduction in the remaining phases, and continue the rotation.

また、本発明の一態様では、前記Ｕ列スイッチ群は、前記第１電位から順にＵ列上段スイッチ、Ｕ列中段スイッチおよびＵ列下段スイッチが直列接続され、前記Ｖ列スイッチ群は、前記第１電位から順にＶ列上段スイッチ、Ｖ列中段スイッチおよびＶ列下段スイッチが直列接続され、前記Ｗ列スイッチ群は、前記第１電位から順にＷ列上段スイッチ、Ｗ列中段スイッチおよびＷ列下段スイッチが直列接続され、前記Ｕ列上段スイッチと前記Ｕ列中段スイッチの間に前記Ｕ１相が接続され、前記Ｕ列中段スイッチと前記Ｕ列下段スイッチの間に前記Ｕ２相が接続され、前記Ｖ列上段スイッチと前記Ｖ列中段スイッチの間に前記Ｖ１相が接続され、前記Ｖ列中段スイッチと前記Ｖ列下段スイッチの間に前記Ｖ２相が接続され、前記Ｗ列上段スイッチと前記Ｗ列中段スイッチの間に前記Ｗ１相が接続され、前記Ｗ列中段スイッチと前記Ｗ列下段スイッチの間に前記Ｗ２相が接続されている。 In one aspect of the present invention, the U-switch group includes a U-sequence upper switch, a U-sequence middle switch, and a U-sequence lower-stage switch connected in series in order from the first potential, and the V-sequence switch group includes the first potential. A V-line upper switch, a V-line middle switch, and a V-line lower switch are connected in series in order from the 1 potential, and the W-line switch group includes a W-line upper switch, a W-line middle switch, and a W-line lower switch in order from the first potential. are connected in series, the U1 phase is connected between the U-row upper switch and the U-row middle switch, the U2-phase is connected between the U-row middle switch and the U-row lower switch, and the V-row The V1 phase is connected between the upper switch and the middle V-row switch, the V2 phase is connected between the middle V-row switch and the lower V-row switch, and the upper W-row switch and the middle W-row switch are connected. The W1 phase is connected between and the W2 phase is connected between the W row middle switch and the W row lower switch.

また、本発明の一態様では、前記故障検出部が、前記スイッチインバータ部に正常動作しない故障スイッチの故障モードと故障位置を検出した場合には、前記リレー制御部は、前記故障モードに前記故障位置に基づいて、前記何れかの半導体リレーを開放し、前記スイッチ制御部は、前記故障モードに前記故障位置に基づいて、前記スイッチインバータ部を制御する。 Further, in one aspect of the present invention, when the failure detection unit detects a failure mode and a failure position of a failure switch that does not operate normally in the switch inverter unit, the relay control unit changes the failure mode to the failure mode. One of the semiconductor relays is opened based on the position, and the switch control section controls the switch inverter section based on the failure position in the failure mode.

また、本発明の一態様では、前記故障モードがオープン故障または地絡故障の場合には、前記リレー制御部は、前記第１系統および前記第２系統における前記故障位置の列に接続された前記半導体リレーを開放し、前記スイッチ制御部は、前記スイッチインバータ部における前記故障位置に対応する列全体にオフ信号を送出する。 Further, in one aspect of the present invention, when the failure mode is an open failure or a ground fault, the relay control unit is connected to the failure position trains in the first system and the second system. A solid-state relay is opened, and the switch control section sends an off signal to the entire row corresponding to the fault position in the switch inverter section.

また、本発明の一態様では、前記故障モードがショート故障の場合には、前記リレー制御部は、前記故障スイッチが接続されている前記第１系統または前記第２系統に接続されている前記半導体リレーを開放する。 Further, in one aspect of the present invention, when the failure mode is a short-circuit failure, the relay control unit controls the semiconductor device connected to the first system or the second system to which the failure switch is connected. Open the relay.

また、本発明の一態様では、前記故障モードがショート故障であり、前記故障位置が前記各スイッチ群において前記第１電位に一番近いものでない場合には、前記リレー制御部は、前記第１系統および前記第２系統における前記故障位置の列に接続された前記半導体リレーを開放し、前記スイッチ制御部は、前記スイッチインバータ部における前記故障位置に対応する列全体にオフ信号を送出する。 Further, in one aspect of the present invention, when the failure mode is a short-circuit failure and the failure position is not the one closest to the first potential in each of the switch groups, the relay control unit controls the first The semiconductor relay connected to the fault position train in the system and the second system is opened, and the switch control section sends an off signal to the entire train corresponding to the fault position in the switch inverter section.

また、本発明の一態様では、前記スイッチ制御部は、信号波と搬送波の比較によりパルス信号を生成し、前記各スイッチをＰＷＭ（Ｐｕｌｔｈ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調制御する。 In one aspect of the present invention, the switch control section generates a pulse signal by comparing a signal wave and a carrier wave, and PWM (Pulth Width Modulation) modulation controls the switches.

また、本発明の一態様では、前記スイッチインバータ部に正常動作しない故障スイッチが含まれる場合には、前記信号波は、前記第１系統と前記第２系統とで位相が異なり、振幅が互いにオフセットされている。 Further, in one aspect of the present invention, when the switch inverter unit includes a faulty switch that does not operate normally, the signal waves in the first system and the second system have different phases and amplitudes are offset from each other. It is

また、本発明の一態様では、前記スイッチインバータ部に正常動作しない故障スイッチが含まれない場合には、前記信号波は、前記第１系統と前記第２系統とで振幅および位相が同じである。 Further, in one aspect of the present invention, when the switch inverter section does not include a faulty switch that does not operate normally, the signal wave has the same amplitude and phase in the first system and the second system. .

また、本発明の一態様では、前記三相巻線は、前記ティース部の複数にまとめて巻回された分布巻きとして構成されている。 Further, in one aspect of the present invention, the three-phase windings are configured as distributed windings that are collectively wound around a plurality of the tooth portions.

また、本発明の一態様では、前記三相巻線は、個々の前記ティース部に巻回された集中巻きとして構成されている。 Further, in one aspect of the present invention, the three-phase windings are configured as concentrated windings wound around the individual teeth.

また、上記課題を解決するために、本発明のモータ装置の駆動方法は、一つの回転子に対して第１系統および第２系統の三相巻線を備え、インバータスイッチ部からの出力により回転するモータ装置の駆動方法であって、前記インバータスイッチ部の故障スイッチを検出する故障検出工程と、前記故障スイッチの検出結果に応じて、前記第１系統および前記第２系統の三相巻線と前記スイッチインバータ部の間に接続された半導体リレーを制御するリレー制御工程と、前記第１系統および前記第２系統の各相における電流値を取得する電流値取得工程と、前記各相の前記電流値に基づいて、前記第１系統に対する第１指令電圧および前記第２系統に対する第２指令電圧を算出する指令電圧算出工程と、搬送波の電圧と、前記第１指令電圧および前記第２指令電圧を比較して、前記第１系統と前記第２系統についてのゲート信号を決定するゲート信号決定工程と、前記ゲート信号に基づいて前記インバータスイッチ部のオン信号／オフ信号を決定するインバータスイッチ制御工程と、を備えることを特徴とする。 Further, in order to solve the above-mentioned problems, a method of driving a motor device according to the present invention provides a three-phase winding of a first system and a second system for one rotor, and rotates the rotor by an output from an inverter switch section. a failure detection step of detecting a failed switch of the inverter switch unit; a relay control step of controlling a semiconductor relay connected between the switch inverter units; a current value obtaining step of obtaining a current value in each phase of the first system and the second system; and the current of each phase. a command voltage calculating step of calculating a first command voltage for the first system and a second command voltage for the second system based on the values; For comparison, a gate signal determination step of determining gate signals for the first system and the second system, and an inverter switch control step of determining an on signal/off signal for the inverter switch unit based on the gate signals. , is provided.

本発明では、一つの回転子に２系統の三相巻線を備えるモータの各相を制御するスイッチが故障した場合にも、トルク低下を抑制して回転を継続することが可能なモータ装置およびモータ装置の駆動方法を提供することができる。 In the present invention, a motor device that can continue rotation while suppressing a decrease in torque even when a switch that controls each phase of a motor that has two systems of three-phase windings in one rotor fails, and A method for driving a motor device can be provided.

第１実施形態に係るモータ装置の概要を示す図であり、図１（ａ）はスイッチインバータ部の構成を示す回路図であり、図１（ｂ）はモータ部の構造例を示す模式図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the outline|summary of the motor apparatus which concerns on 1st Embodiment, Fig.1 (a) is a circuit diagram which shows the structure of a switch inverter part, FIG.1(b) is a schematic diagram which shows the structural example of a motor part. be. 正常時にモータ装置の駆動を制御する方法について説明する模式図である。FIG. 4 is a schematic diagram for explaining a method of controlling driving of a motor device in a normal state; 正常時制御のシミュレーション結果を示すグラフであり、図３（ａ）はトルク波形を示し、図３（ｂ）はｄ，ｑ軸電流波形を示し、図３（ｃ）は相電流波形を示している。3(a) shows torque waveforms, FIG. 3(b) shows d- and q-axis current waveforms, and FIG. 3(c) shows phase current waveforms. there is 故障時にモータ装置の駆動を制御する方法について説明する模式図であり、１系統の３相で駆動する場合を示している。FIG. 4 is a schematic diagram for explaining a method of controlling the driving of a motor device in the event of a failure, and shows a case of driving with one system of three phases; 故障時制御パターン１でのシミュレーション結果を示すグラフであり、図５（ａ）はトルク波形を示し、図５（ｂ）は相電流波形を示している。It is a graph which shows the simulation result in the control pattern 1 at the time of failure, Fig.5 (a) showed the torque waveform, and FIG.5(b) has shown the phase current waveform. 故障時にモータ装置の駆動を制御する方法について説明する模式図であり、２系統の４相で駆動する場合を示している。FIG. 4 is a schematic diagram for explaining a method of controlling the driving of a motor device in the event of a failure, and shows a case of driving with two systems of four phases; 故障時制御（２系統４相）におけるＶ１相とＶ２相の信号波と搬送波について説明するグラフであり、図７（ａ）はＶ１相を示し、図７（ｂ）はＶ２相を示し、図７（ｃ）はＶ１相とＶ２相を重ね合わせた結果を示している。7A and 7B are graphs for explaining signal waves and carrier waves of V1 phase and V2 phase in failure control (2 systems, 4 phases); FIG. 7A shows V1 phase; FIG. 7B shows V2 phase; 7(c) shows the result of superimposing the V1 and V2 phases. 故障時制御（２系統４相）における信号波と搬送波の比較結果を示すグラフであり、図８（ａ）はＶ１相とＶ２相の信号波および搬送波の波形を示し、図８（ｂ）はＶ１相の比較結果を示し、図８（ｃ）はＶ２相の比較結果を示している。It is a graph showing the comparison result of the signal wave and the carrier wave in the control at the time of failure (two-system four-phase), FIG. The comparison results for the V1 phase are shown, and FIG. 8(c) shows the comparison results for the V2 phase. 故障時制御パターン２でのシミュレーション結果を示すグラフであり、図９（ａ）はトルク波形を示し、図９（ｂ）は相電流波形を示している。It is a graph which shows the simulation result by the control pattern 2 at the time of failure, Fig.9 (a) showed the torque waveform, and FIG.9(b) has shown the phase current waveform. 第１系統と第２系統の三相巻線で誘起電圧に位相差が無い比較例における故障時制御パターン２でのシミュレーション結果を示すグラフであり、図１０（ａ）はトルク波形を示し、図１０（ｂ）は相電流波形を示している。FIG. 10A is a graph showing simulation results in failure control pattern 2 in a comparative example in which there is no phase difference in the induced voltage between the three-phase windings of the first system and the second system, and FIG. 10(b) shows the phase current waveform. 従来から提案されている三相巻線を２系統備えたモータ装置の駆動回路を簡略化して示す回路図である。1 is a circuit diagram showing a simplified drive circuit of a conventionally proposed motor device having two systems of three-phase windings; FIG.

（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、本実施形態に係るモータ装置の概要を示す図であり、図１（ａ）はスイッチインバータ部の構成を示す回路図であり、図１（ｂ）はモータ部の構造例を示す模式図である。 (First embodiment)
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or equivalent constituent elements, members, and processes shown in each drawing are denoted by the same reference numerals, and duplication of description will be omitted as appropriate. 1A and 1B are diagrams showing the outline of the motor device according to the present embodiment, FIG. 1A is a circuit diagram showing the configuration of the switch inverter section, and FIG. 1B is a structural example of the motor section. It is a schematic diagram.

図１（ａ）に示すように、本実施形態のスイッチインバータ部は、電源電圧（＋Ｖ）と接地電圧（０Ｖ）の間に３つのスイッチ群（Ｕ列スイッチ群、Ｖ列スイッチ群、Ｗ列スイッチ群）が並列に接続されている。各スイッチ群には、３つのスイッチが含まれて直列接続されており、合計９個のスイッチでスイッチインバータ部が構成されている。また、三相交流で駆動されるモータ部は、Ｕ１相、Ｖ１相、Ｗ１相の３つの巻線（コイル）で構成される第１系統の三相巻線と、Ｕ２相、Ｖ２相、Ｗ２相の３つの巻線で構成される第２系統の三相巻線を備えている。また、各スイッチはスイッチ制御部（図示省略）によって動作が制御される。また、スイッチの故障を検出する故障検出部（図示省略）を別途備えており、故障検出部はスイッチ制御部からの制御信号と実際の各スイッチの動作を比較して、各スイッチの正常動作、オープン故障、ショート故障、地絡故障を判別する。 As shown in FIG. 1A, the switch inverter section of this embodiment includes three switch groups (a U-column switch group, a V-column switch group, and a W-column switch group) between a power supply voltage (+V) and a ground voltage (0 V). switch group) are connected in parallel. Each switch group includes three switches connected in series, and a total of nine switches constitute a switch inverter section. The motor section driven by three-phase alternating current includes three windings (coils) of U1 phase, V1 phase, and W1 phase, and a first system of three windings (coils), U2 phase, V2 phase, and W2 phase. It has a second system of three-phase windings composed of three phase windings. The operation of each switch is controlled by a switch control section (not shown). In addition, a failure detection unit (not shown) that detects a failure of the switch is separately provided, and the failure detection unit compares the control signal from the switch control unit with the actual operation of each switch, Distinguish between open faults, short faults, and ground faults.

Ｕ列スイッチ群には、電源電圧側から順にＵ列上段スイッチＵｕと、Ｕ列中段スイッチＵｍと、Ｕ列下段スイッチＵｌとが直列接続されている。また、Ｕ列上段スイッチＵｕとＵ列中段スイッチＵｍの間がＵ１半導体リレーＳＳＲｕ１を介してＵ１相の一端に接続されている。また、Ｕ列中段スイッチＵｍとＵ列下段スイッチＵｌの間がＵ２半導体リレーＳＳＲｕ２を介してＵ２相の一端に接続されている。 In the U-switch group, a U-sequence upper switch Uu, a U-sequence middle-switch Um, and a U-sequence lower-switch Ul are connected in series in order from the power supply voltage side. A U1 semiconductor relay SSR u1 is connected between the U-row upper switch Uu and the U-row middle switch Um to one end of the U1 phase. A U2 semiconductor relay SSR u2 is connected between the U-row middle switch Um and the U-row lower switch Ul to one end of the U2 phase.

Ｖ列スイッチ群には、電源電圧側から順にＶ列上段スイッチＶｕと、Ｖ列中段スイッチＶｍと、Ｖ列下段スイッチＶｌとが直列接続されている。また、Ｖ列上段スイッチＶｕとＶ列中段スイッチＶｍの間がＶ１半導体リレーＳＳＲｖ１を介してＶ１相の一端に接続されている。また、Ｖ列中段スイッチＶｍとＶ列下段スイッチＶｌの間がＶ２半導体リレーＳＳＲｖ２を介してＶ２相の一端に接続されている。 In the V-string switch group, a V-string upper switch Vu, a V-string middle switch Vm, and a V-string lower switch Vl are connected in series in order from the power supply voltage side. A V1 semiconductor relay SSR v1 is connected between the V-row upper switch Vu and the V-row middle switch Vm to one end of the V1 phase. A V2 semiconductor relay SSR v2 is connected between the V-row middle switch Vm and the V-row lower switch Vl to one end of the V2 phase.

Ｗ列スイッチ群には，電源電圧側から順にＷ列上段スイッチＷｕと、Ｗ列中段スイッチＷｍと、Ｗ列下段スイッチＷｌとが直列接続されている。また、Ｗ列上段スイッチＷｕとＷ列中段スイッチＷｍの間がＷ１半導体リレーＳＳＲｗ１を介してＷ１相の一端に接続されている。また、Ｗ列中段スイッチＷｍとＷ列下段スイッチＷｌの間がＷ２半導体リレーＳＳＲｗ２を介してＷ２相の一端に接続されている。 In the W-switch group, a W-sequence upper switch Wu, a W-sequence middle switch Wm, and a W-sequence lower switch Wl are connected in series in order from the power supply voltage side. A W1 semiconductor relay SSR w1 is connected between the W row upper switch Wu and the W row middle switch Wm to one end of the W1 phase. A W2 semiconductor relay SSR w2 is connected between the W row middle switch Wm and the W row lower switch Wl to one end of the W2 phase.

また、第１系統の三相巻線であるＵ１相とＶ１相とＷ１相の他端は共通の中性点に接続され、第２系統の三相巻線であるＵ２相とＶ２相とＷ２相の他端は共通の中性点に接続されている。図１（ａ）に示したように、スイッチインバータ部の各スイッチ間を２系統の三相巻線に接続することで、スイッチ制御部で９個のスイッチを制御、Ｕ１相、Ｖ１相、Ｗ１相、Ｕ２相、Ｖ２相およびＷ２相の合計６相を制御することができる。 The other ends of the three-phase windings of the first system, U1, V1, and W1, are connected to a common neutral point, and the three-phase windings of the second system, U2, V2, and W2, are connected to a common neutral point. The other ends of the phases are connected to a common neutral point. As shown in FIG. 1(a), by connecting each switch of the switch inverter unit to two systems of three-phase windings, the switch control unit controls nine switches, U1 phase, V1 phase, and W1. A total of 6 phases can be controlled: phase, U2 phase, V2 phase and W2 phase.

Ｕ１半導体リレーＳＳＲｕ１、Ｕ２半導体リレーＳＳＲｕ２、Ｖ１半導体リレーＳＳＲｖ１、Ｖ２半導体リレーＳＳＲｖ２、Ｗ１半導体リレーＳＳＲｗ１およびＷ２半導体リレーＳＳＲｗ２は、制御信号が印加されることで半導体材料で構成された開閉素子が制御され、閉成時に電流を導通し、開放時に電流を遮断する電子部品である。各半導体リレーは後述するようにリレー制御部によって開閉動作が制御される。ここで半導体リレーの具体的構成は限定されず、公知のものを用いることができる。 The U1 semiconductor relay SSR u1, the U2 semiconductor relay SSR u2 , the V1 semiconductor relay SSR v1, the V2 semiconductor relay SSR v2 , the W1 semiconductor relay SSR w1 and the W2 semiconductor relay SSR w2 are made of semiconductor material by applying a control signal. It is an electronic component with a controlled switching element that conducts current when closed and cuts off current when opened. The opening/closing operation of each semiconductor relay is controlled by a relay control section as will be described later. The specific configuration of the semiconductor relay is not limited here, and a known one can be used.

図１（ｂ）に示すように、モータ部は回転子（ロータ）１０と、回転子１０の周囲に配置された固定子（ステータ）２０を備えている。また、回転子１０には、外周に沿って磁石のＮ極１１ＮとＳ極１１Ｓが複数交互に配置されている。また固定子２０は、コアバック部２１と複数のティース部２２を備えている。図１（ｂ）は回転軸を中心にモータ部を４分割し、一部のみ構造を抽出して模式的に示すものであり、角度や長さは実際のモータとは一致していない。 As shown in FIG. 1B , the motor section includes a rotor 10 and a stator 20 arranged around the rotor 10 . A plurality of N poles 11N and S poles 11S of magnets are alternately arranged along the outer circumference of the rotor 10 . The stator 20 also includes a core back portion 21 and a plurality of teeth portions 22 . FIG. 1(b) schematically shows the structure by dividing the motor into four parts around the rotation axis, extracting only a part of the structure, and the angles and lengths do not match those of the actual motor.

コアバック部２１は、回転子１０の外側に回転子１０の外周を円周状に取り囲むように配置された部分であり、内周に複数のティース部２２が等間隔に突出して形成されている。コアバック部２１には公知のものを用いることができ、構成する材料や構造は限定されない。また、コアバック部２１よりも外周には別途モータハウジング等の部材が設けられている。 The core-back portion 21 is a portion arranged on the outer side of the rotor 10 so as to circumferentially surround the outer periphery of the rotor 10, and a plurality of teeth portions 22 are formed on the inner periphery so as to protrude at equal intervals. . A known material can be used for the core back portion 21, and the material and structure of the core back portion 21 are not limited. Further, a member such as a motor housing is separately provided on the outer periphery of the core back portion 21 .

ティース部２２は、コアバック部２１の内周面から回転子１０に向かって突出して形成された突起状部分であり、各ティース部２２は同じ長さと形状で形成されるとともに等間隔に配置されており、各ティース部２２の間には間隔が設けられてスロットを構成している。各ティース部２２およびスロットには、巻線が巻回されてコイルが構成されて、巻線に電流が流れることでティース部２２に磁界が発生する。 The teeth 22 are protruding portions formed to protrude from the inner peripheral surface of the core back portion 21 toward the rotor 10. The teeth 22 are formed to have the same length and shape and are arranged at regular intervals. Intervals are provided between the tooth portions 22 to form slots. A coil is formed by winding a wire around each tooth portion 22 and slot, and a magnetic field is generated in the tooth portion 22 when a current flows through the wire.

図１（ｂ）に示した例では、モータ部は１０極６０スロットの分布巻きとして構成されており、Ｕ１＋からＵ１－まで、Ｕ２＋からＵ２－まで、Ｖ１＋からＶ１－まで、Ｖ２＋からＶ２－まで、Ｗ１＋からＷ１－まで、およびＷ２＋からＷ２－までの複数のティース部２２が一括して巻線が巻回されており、それぞれの巻線がＵ１相、Ｕ２相、Ｖ１相、Ｖ２相、Ｗ１相およびＷ２相を構成している。 In the example shown in FIG. 1(b), the motor section is configured as a distributed winding with 10 poles and 60 slots, from U1+ to U1-, from U2+ to U2-, from V1+ to V1-, and from V2+ to V2-. , W1+ to W1−, and W2+ to W2− are collectively wound with windings, and the respective windings are U1 phase, U2 phase, V1 phase, V2 phase, W1 phase and W2 phase.

図１（ｂ）に示すように、Ｕ１相、Ｖ１相およびＷ１相は、それぞれ１／３周期の差で配置されており第１系統の三相巻線を構成している。同様に、Ｕ２相、Ｖ２相およびＷ２相も、それぞれ１／３周期の差で配置されており第２系統の三相巻線を構成している。また、第１系統と第２系統の三相巻線は、誘起電圧の位相が１／１２周期だけ異なっており、第１系統よりも第２系統のほうが回転子１０の回転方向における下流に位置するように構成されている。図１（ｂ）では１０極６０スロットの例を示したが、第１系統と第２系統で誘起電圧の位相が異なっていれば、極数およびスロット数は限定されない。また、ティース部２２への各相の巻回方法も分布巻きに限定されず集中巻きであってもよい。 As shown in FIG. 1(b), the U1 phase, V1 phase and W1 phase are arranged with a difference of 1/3 period, and form a first three-phase winding. Similarly, the U2-phase, V2-phase and W2-phase are also arranged with a difference of 1/3 period, and form a three-phase winding of the second system. In addition, the three-phase windings of the first system and the second system differ in the phase of the induced voltage by 1/12 period, and the second system is located downstream in the rotation direction of the rotor 10 than the first system. is configured to Although FIG. 1B shows an example of 10 poles and 60 slots, the number of poles and the number of slots are not limited as long as the phases of the induced voltages are different between the first system and the second system. Further, the method of winding each phase around the tooth portion 22 is not limited to distributed winding, and may be concentrated winding.

次に、モータ装置の制御方法について説明する。はじめに、スイッチ制御部から各スイッチにオン信号およびオフ信号を送出するとともに、回路各部の電位または電流を測定し、各スイッチが正常動作するか故障しているかを検出する（故障検出工程）。ここで正常動作時とは、スイッチインバータ部に含まれるスイッチが全て正常に制御可能であり、ショート故障、オープン故障、地絡故障のいずれでもないことを意味している。スイッチの故障モードのうちショート故障は常時導通する故障であり、オープン故障は常時開放する故障であり、地絡故障は常時接地電位になる故障である。故障検出工程は、通常動作とは別に実行するとしてもよく、モータ装置の通常の駆動制御時に並行して行うとしてもよい。リレー制御部は、故障検出部が検出したスイッチインバータ部の状態に応じて、正常時動作と故障時動作を切り替えて、各リレーの閉成と開放を制御する。 Next, a method for controlling the motor device will be described. First, an ON signal and an OFF signal are sent from the switch control unit to each switch, and the potential or current of each part of the circuit is measured to detect whether each switch operates normally or fails (failure detection step). Here, normal operation means that all the switches included in the switch inverter section can be normally controlled, and that there is no short circuit, open circuit, or ground fault. Among the failure modes of the switch, a short-circuit failure is a failure in which the switch is always on, an open failure is a failure in which the switch is always open, and a ground fault is a failure in which the switch is always grounded. The failure detection process may be performed separately from the normal operation, or may be performed in parallel with the normal drive control of the motor device. The relay control unit switches between normal operation and failure operation according to the state of the switch inverter unit detected by the failure detection unit, and controls closing and opening of each relay.

（正常時制御：２系統での６相ベクトル制御）
故障検出部が故障スイッチを発見しない場合には、リレー制御部は正常時制御を実行して、全てのリレーが閉成されて２系統の三相巻線の全ての相を用いて回転動作が行われる。 (Normal control: 6-phase vector control in 2 systems)
If the failure detection section does not find the failure switch, the relay control section executes normal control, all the relays are closed, and the rotating operation is performed using all the phases of the three-phase windings of the two systems. done.

図２は、正常時にモータ装置の駆動を制御する方法について説明する模式図である。図２に示したように、モータ装置の正常時制御では、モータ部のＵ１相、Ｖ１相、Ｗ１相、Ｕ２相、Ｖ２相およびＷ２相を流れる駆動電流（相電流）ｉｕ１，ｉｖ１，ｉｗ１，ｉｕ２，ｉｖ２およびｉｗ２をそれぞれモニターする（電流値取得工程）。得られた各駆動電流から第１系統と第２系統の平均の相電流ｉｕ，ｉｖ，ｉｗを求め、さらに三相ｄｑ変換を行って回転座標系に変換し電流ｉｄ，ｉｑを求める。 FIG. 2 is a schematic diagram for explaining a method of controlling the driving of the motor device in a normal state. As shown in FIG. 2, in normal control of the motor device, drive currents (phase currents) i u1 , i v1 , i v1 , which flow through phases U1, V1, W1, U2, V2 and W2 of the motor unit Monitor i w1 , i u2 , i v2 and i w2 respectively (current value acquisition step). Average phase currents i u , i v , and i w of the first and second systems are obtained from the obtained drive currents, and three-phase dq transformation is performed to convert the currents id and i q into a rotating coordinate system. Ask for

次に、得られた電流ｉｄ，ｉｑを入力値としてＰＩ制御を行い、電流制御または回転速度制御のために電圧値ｖｄ ＊，ｖｑ ＊を得る。得られた電圧値ｖｄ ＊，ｖｑ ＊は回転座標系であるため、三相逆ｄｑ変換を行って、指令電圧ｖｕ ＊，ｖｖ ＊，ｖｗ ＊を得る。また、第１系統の指令電圧ｖｕ１ ＊，ｖｖ１ ＊，ｖｗ１ ＊と第２系統の指令電圧ｖｕ２ ＊，ｖｖ２ ＊，ｖｗ２ ＊をｖｕ ＊，ｖｖ ＊，ｖｗ ＊に設定する。得られた第１系統の指令電圧ｖｕ１ ＊，ｖｖ１ ＊，ｖｗ１ ＊および第２系統の指令電圧ｖｕ２ ＊，ｖｖ２ ＊，ｖｗ２ ＊は、それぞれ周期的に変化するＵ１相、Ｖ１相、Ｗ１相、Ｕ２相、Ｖ２相およびＷ２相の信号波となる（指令電圧算出工程）。 Next, PI control is performed using the obtained currents id and iq as input values to obtain voltage values vd * and vq * for current control or rotational speed control. Since the obtained voltage values v d * and v q * are in a rotating coordinate system, three-phase inverse dq transformation is performed to obtain command voltages v u * , v v * and v w * . Also, the command voltages v u1 * , v v1 * , v w1 * of the first system and the command voltages v u2 * , v v2 * , v w2 * of the second system are changed to v u *, v v * , v w * set. The obtained command voltages v u1 * , v v1 * , v w1 * of the first system and the command voltages v u2 * , v v2 * , v w2 * of the second system obtained are the U1 phase, V1 Phase, W1 phase, U2 phase, V2 phase and W2 phase signal waves (command voltage calculation step).

次に、得られた各相の信号波と搬送波との大小関係を比較し、信号波が搬送波よりも大きい場合をＨｉｇｈ信号とし、信号波が搬送波よりも小さい場合をＬｏｗ信号として、第１系統と第２系統へのゲート信号を決定する（ゲート信号決定工程）。正常時制御では、図２に示したように第１系統と第２系統の相電流を平均化して指令電圧を同じにしているため、第１系統と第２系統の信号波は振幅および位相が同じで一致する。したがって、正常時制御では信号波と搬送波の大小比較結果が第１系統と第２系統で同じとなり、ゲート信号のＨｉｇｈとＬｏｗは同じタイミングで変化する。 Next, the magnitude relationship between the signal wave and the carrier wave obtained for each phase is compared, and when the signal wave is larger than the carrier wave, a high signal is used, and when the signal wave is smaller than the carrier wave, a low signal is used. and the gate signal to the second system (gate signal determination step). In normal control, as shown in Fig. 2, the phase currents of the 1st and 2nd systems are averaged to make the command voltage the same, so the amplitude and phase of the signal waves of the 1st and 2nd systems are match the same. Therefore, in the normal time control, the result of comparing the magnitudes of the signal wave and the carrier wave is the same between the first system and the second system, and the high and low levels of the gate signal change at the same timing.

次に、決定されたゲート信号（Ｈｉｇｈ信号とＬｏｗ信号）に基づいて、９スイッチインバータで構成されているスイッチインバータ部への入力信号を制御する（インバータスイッチ制御工程）。具体的には表１に示すように、第１系統と第２系統のＨｉｇｈ信号とＬｏｗ信号の組み合わせに応じて、上段スイッチ、中段スイッチおよび下段スイッチのオンオフを制御する。表１および以下の図ではＵ相の場合のみを示して説明するが、Ｖ相およびＷ相についても同様の制御を行う。これは、正常時動作においても故障時動作においても同様である。 Next, based on the determined gate signals (High signal and Low signal), the input signal to the switch inverter section composed of 9 switch inverters is controlled (inverter switch control step). Specifically, as shown in Table 1, on/off of the upper switch, the middle switch, and the lower switch is controlled according to the combination of the High signal and Low signal of the first system and the second system. In Table 1 and the following figures, only the case of the U-phase is shown and explained, but the same control is performed for the V-phase and the W-phase. This is the same for both normal operation and failure operation.

Figure 2022184646000002
Figure 2022184646000002

表１に示したように、Ｕ１相とＵ２相が共にＨｉｇｈ信号の場合（パターン１）には、Ｕ列上段スイッチＵｕのゲートにはオン信号を入力し、Ｕ列中段スイッチＵｍのゲートにはオン信号を入力し、Ｕ列下段スイッチＵｌのゲートにはオフ信号を入力する。Ｕ１相とＵ２相が共にＬｏｗ信号の場合（パターン２）には、Ｕ列上段スイッチＵｕのゲートにはオフ信号を入力し、Ｕ列中段スイッチＵｍのゲートにはオン信号を入力し、Ｕ列下段スイッチＵｌのゲートにはオン信号を入力する。図２に示した正常時制御では、第１系統と第２系統の相電流を平均化して指令電圧を同じにしているため、常にパターン１，２の制御がスイッチインバータ部に加えられる。 As shown in Table 1, when both the U1 phase and the U2 phase are High signals (Pattern 1), an ON signal is input to the gate of the U row upper switch Uu, and the U row middle switch Um gate is supplied with an ON signal. An ON signal is input, and an OFF signal is input to the gate of the U-row lower switch Ul. When both the U1 phase and the U2 phase are Low signals (pattern 2), an OFF signal is input to the gate of the U-column upper switch Uu, and an ON signal is input to the U-column middle switch Um gate. An ON signal is input to the gate of the lower switch Ul. In the normal time control shown in FIG. 2, the phase currents of the first system and the second system are averaged to make the command voltage the same, so the control of patterns 1 and 2 is always applied to the switch inverter section.

パターン１では、Ｕ列上段スイッチＵｕがオン、Ｕ列中段スイッチＵｍがオン、Ｕ列下段スイッチＵｌがオフとされる。したがって、Ｕ列上段スイッチＵｕとＵ列中段スイッチＵｍの間の電位Ｖｕｍは、Ｕ列上段スイッチＵｕの順方向電圧だけ電源電圧（＋Ｖ）から電圧降下したものとなり、Ｕ１相の巻線に電位Ｖｕｍが印加される。また、Ｕ列中段スイッチＵｍとＵ列下段スイッチＵｌの間の電位Ｖｍｌは、Ｕ列上段スイッチＵｕおよびＵ列中段スイッチＵｍの順方向電圧だけ電源電圧（＋Ｖ）から電圧降下したものとなり、Ｕ２相の巻線に電位Ｖｍｌが印加される。 In pattern 1, the U-row upper switch Uu is turned on, the U-row middle switch Um is turned on, and the U-row lower switch Ul is turned off. Therefore, the potential Vum between the U-row upper switch Uu and the U-row middle switch Um is a voltage drop from the power supply voltage (+V) by the forward voltage of the U-row upper switch Uu. is applied. Further, the potential Vml between the U-row middle switch Um and the U-row lower switch Ul is a voltage drop from the power supply voltage (+V) by the forward voltage of the U-row upper switch Uu and the U-row middle switch Um. A potential Vml is applied to the winding of .

パターン２では、Ｕ列上段スイッチＵｕがオフ、Ｕ列中段スイッチＵｍがオン、Ｕ列下段スイッチＵｌがオンとされる。したがって、電位Ｖｕｍは、Ｕ列中段スイッチＵｍおよびＵ列下段スイッチＵｌの順方向電圧だけ接地電圧（０）から高い電圧となり、Ｕ１相の巻線に印加される。また電位Ｖｍｌは、Ｕ列下段スイッチＵｌの順方向電圧だけ接地電圧（０）から高い電圧となり、Ｕ２相の巻線に印加される。 In pattern 2, the U-row upper switch Uu is turned off, the U-row middle switch Um is turned on, and the U-row lower switch Ul is turned on. Therefore, the potential Vum becomes a voltage higher than the ground voltage (0) by the forward voltage of the U-row middle switch Um and the U-row lower switch Ul, and is applied to the U1-phase winding. The potential Vml becomes a voltage higher than the ground voltage (0) by the forward voltage of the U-row lower switch Ul, and is applied to the U2-phase winding.

Ｕ１相がＨｉｇｈ信号で、Ｕ２相がＬｏｗ信号の場合（パターン３）、およびＵ１相がＬｏｗ信号で、Ｕ２相がＨｉｇｈ信号の場合（パターン４）には、ともにＵ列上段スイッチＵｕのゲートにはオン信号を入力し、Ｕ列中段スイッチＵｍのゲートにはオフ信号を入力し、Ｕ列下段スイッチＵｌのゲートにはオン信号を入力する。 When the U1 phase is a high signal and the U2 phase is a low signal (pattern 3), and when the U1 phase is a low signal and the U2 phase is a high signal (pattern 4), both are connected to the gate of the U column upper switch Uu. inputs an ON signal, inputs an OFF signal to the gate of the U-row middle switch Um, and inputs an ON-signal to the gate of the U-row lower switch Ul.

パターン３，４では、Ｕ列上段スイッチＵｕがオン、Ｕ列中段スイッチＵｍがオフ、Ｕ列下段スイッチＵｌがオンとされる。したがって、電位Ｖｕｍは、Ｕ列上段スイッチＵｕの順方向電圧だけ電源電圧（＋Ｖ）から電圧降下したものとなり、Ｕ１相の巻線に電位Ｖｕｍが印加される。また電位Ｖｍｌは、Ｕ列下段スイッチＵｌの順方向電圧だけ接地電圧（０）から高い電圧となり、Ｕ２相の巻線に印加される。パターン３，４ではスイッチに印加される信号が同じになるが、各系統の電位差によって電流が発生するので、Ｕ１相がＬｏｗ信号の場合にＵ列上段スイッチＵｕがオンであっても問題ない。 In patterns 3 and 4, the U-row upper switch Uu is turned on, the U-row middle switch Um is turned off, and the U-row lower switch Ul is turned on. Therefore, the potential Vum is a voltage drop from the power supply voltage (+V) by the forward voltage of the U-row upper switch Uu, and the potential Vum is applied to the U1-phase winding. Also, the potential Vml becomes a voltage higher than the ground voltage (0) by the forward voltage of the U-row lower switch Ul, and is applied to the U2-phase winding. In patterns 3 and 4, the signals applied to the switches are the same, but currents are generated due to potential differences in each system, so there is no problem even if the U-column upper switch Uu is on when the U1 phase is a Low signal.

上述したように、正常時制御のモータ装置では、スイッチ制御部からインバータスイッチング部の各スイッチにパルス信号が加えられる。つまり、スイッチ制御部は、信号波と搬送波の比較によりパルス信号を生成し、各スイッチをＰＷＭ（Ｐｕｌｔｈ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調制御する。 As described above, in the motor device under normal control, a pulse signal is applied from the switch control section to each switch of the inverter switching section. That is, the switch control unit generates a pulse signal by comparing the signal wave and the carrier wave, and controls each switch by PWM (Pulth Width Modulation) modulation.

図３は、正常時制御のシミュレーション結果を示すグラフであり、図３（ａ）はトルク波形を示し、図３（ｂ）はｄ，ｑ軸電流波形を示し、図３（ｃ）は相電流波形を示している。図３（ａ）～図３（ｃ）の横軸は時間（秒）を示し、図３（ａ）の縦軸はトルク（Ｎｍ）を示し、図３（ｂ）（ｃ）の縦軸は電流値（Ａ）を示している。また、図３（ｃ）において各プロットは、それぞれＵ１相、Ｖ１相、Ｗ１相、Ｕ２相、Ｖ２相およびＷ２相の相電流ｉｕ１，ｉｖ１，ｉｗ１，ｉｕ２，ｉｖ２およびｉｗ２を示している。 3A and 3B are graphs showing simulation results of normal control, FIG. 3A showing torque waveforms, FIG. 3B showing d- and q-axis current waveforms, and FIG. Waveforms are shown. The horizontal axis of FIGS. 3(a) to 3(c) indicates time (seconds), the vertical axis of FIG. 3(a) indicates torque (Nm), and the vertical axis of FIGS. 3(b) and (c) indicates A current value (A) is shown. In FIG. 3(c), each plot shows the phase currents i u1 , iv1 , i w1 , i u2 , iv2 and i w2 of the U1 phase, V1 phase, W1 phase, U2 phase, V2 phase and W2 phase , respectively. is shown.

正常時制御では図３（ａ）に示したように、回転子１０に加わるトルクはわずかなトルク脈動が存在するが常に正の値となる。また、図３（ｂ）に示したように、ｄ－ｑ座標軸での電流値は略一定となる。また、図３（ｃ）に示したように、第１系統と第２系統の三相巻線の６相全てに相電流が供給されており、６相全ての電流値が同時に０になるタイミングが存在しない。これにより、正常時制御では６相全ての相電流で安定してトルクを発生させ、回転子１０の回転を継続できる。 In the normal control, as shown in FIG. 3(a), the torque applied to the rotor 10 always has a positive value although there is slight torque pulsation. Also, as shown in FIG. 3B, the current value on the dq coordinate axis is substantially constant. Further, as shown in FIG. 3(c), phase currents are supplied to all six phases of the three-phase windings of the first system and the second system, and the current values of all the six phases become 0 at the same time. does not exist. As a result, in the normal control, torque can be stably generated with phase currents of all six phases, and the rotation of the rotor 10 can be continued.

（故障時制御）
故障検出部が故障スイッチを発見した場合には、該当スイッチを特定する情報とその故障モードを記憶装置に記録し、リレー制御部が後述する故障時制御パターン１または故障時制御パターン２に応じて特定の相を切り離す。このとき、切り離し対象とされる相の選択は、故障検出部が検出した故障スイッチの故障モードおよび故障位置によって異なる。また、スイッチ制御部は、故障スイッチの故障モードおよび故障位置に応じて、制御する対象のスイッチとその制御パターンを決定する。 (failure control)
When the failure detection unit finds a failure switch, the information identifying the switch and its failure mode are recorded in the storage device, and the relay control unit detects the failure according to failure control pattern 1 or failure control pattern 2, which will be described later. Separate a specific phase. At this time, the selection of the phase to be disconnected differs depending on the failure mode and failure position of the failure switch detected by the failure detection unit. Further, the switch control unit determines the switch to be controlled and its control pattern according to the failure mode and failure position of the failed switch.

（故障時制御パターン１：１系統での３相ベクトル制御）
図４は、故障時にモータ装置の駆動を制御する方法について説明する模式図であり、１系統の３相で駆動する場合を示している。図４に示したように、モータ装置の故障時制御パターン１では、Ｕ１半導体リレーＳＳＲｕ１、Ｖ１半導体リレーＳＳＲｖ１およびＷ１半導体リレーＳＳＲｗ１が開放されて、モータ部のＵ１相、Ｖ１相およびＷ１相はスイッチインバータ部から切り離されており、相電流ｉｕ１，ｉｖ１，ｉｗ１が０となっている。そこで、残りの３相であるＶ２相、Ｗ２相およびＶ２相を流れる駆動電流（相電流）ｉｖ２，ｉｖ２およびｉｗ２をそれぞれモニターする（電流値取得工程）。得られた各相電流に３相ｄｑ変換を行って回転座標系に変換し電流ｉｄ，ｉｑを求める。 (Failure time control pattern 1: Three-phase vector control in one system)
FIG. 4 is a schematic diagram for explaining a method of controlling the drive of the motor device in the event of a failure, and shows a case of driving with one system of three phases. As shown in FIG. 4, in the failure control pattern 1 of the motor device, the U1 semiconductor relay SSR u1 , the V1 semiconductor relay SSR v1 and the W1 semiconductor relay SSR w1 are opened, and the U1 phase, V1 phase and W1 of the motor unit are opened. The phases are disconnected from the switched inverter section and the phase currents i u1 , i v1 , i w1 are zero. Therefore, the drive currents (phase currents) i v2 , i v2 and i w2 flowing through the remaining three phases V2, W2 and V2 are monitored (current value obtaining step). The obtained phase currents are subjected to three-phase dq transformation and transformed into a rotating coordinate system to obtain currents id and iq .

次に、得られた電流ｉｄ，ｉｑを入力値としてＰＩ制御を行い、電流制御または回転速度制御のために電圧値ｖｄ ＊，ｖｑ ＊を得る。得られた電圧値ｖｄ ＊，ｖｑ ＊は回転座標系であるため、三相逆ｄｑ変換を行って、指令電圧ｖｕ ＊，ｖｖ ＊，ｖｗ ＊を得る。また、第２系統の指令電圧ｖｕ２ ＊，ｖｖ２ ＊，ｖｗ２ ＊をｖｕ ＊，ｖｖ ＊，ｖｗ ＊に設定する。得られた第２系統の指令電圧ｖｕ２ ＊，ｖｖ２ ＊，ｖｗ２ ＊は、それぞれ周期的に変化するＵ２相、Ｖ２相およびＷ２相の信号波となる（指令電圧算出工程）。 Next, PI control is performed using the obtained currents id and iq as input values to obtain voltage values vd * and vq * for current control or rotational speed control. Since the obtained voltage values v d * and v q * are in a rotating coordinate system, three-phase inverse dq transformation is performed to obtain command voltages v u * , v v * and v w * . Also, the command voltages v u2 * , v v2 * , v w2 * of the second system are set to v u * , v v * , v w * . The obtained command voltages v u2 * , v v2 * , v w2 * of the second system become signal waves of the U2 phase, V2 phase, and W2 phase that change periodically (command voltage calculation step).

次に、得られた各相の信号波と搬送波との大小関係を比較し、信号波が搬送波よりも大きい場合をＨｉｇｈ信号とし、信号波が搬送波よりも小さい場合をＬｏｗ信号として、第２系統へのゲート信号を決定する（ゲート信号決定工程）。つまり故障時制御パターン１では、第１系統の三相巻線は切り離されて第２系統の三相巻線で通常の三相モータとして回転を継続する。ここで、スイッチインバータ部においてゲート信号が印加される対象のスイッチは、後述するように故障スイッチの故障モードと位置によって決められる。 Next, the magnitude relationship between the signal wave and the carrier wave obtained for each phase is compared, and when the signal wave is larger than the carrier wave, a High signal is used, and when the signal wave is smaller than the carrier wave, a Low signal is used. to determine the gate signal (gate signal determination step). That is, in failure control pattern 1, the three-phase windings of the first system are disconnected, and the three-phase windings of the second system continue to rotate as a normal three-phase motor. Here, the target switch to which the gate signal is applied in the switch inverter section is determined according to the failure mode and position of the failed switch, as will be described later.

図５は、故障時制御パターン１でのシミュレーション結果を示すグラフであり、図５（ａ）はトルク波形を示し、図５（ｂ）は相電流波形を示している。図５（ａ）（ｂ）の横軸は時間（秒）を示し、図５（ａ）の縦軸はトルク（Ｎｍ）を示し、図５（ｂ）の縦軸は電流値（Ａ）を示している。また、図５（ｂ）において各プロットは、それぞれＵ１相、Ｖ１相、Ｗ１相、Ｕ２相、Ｖ２相およびＷ２相の相電流ｉｕ１，ｉｖ１，ｉｗ１，ｉｕ２，ｉｖ２およびｉｗ２を示している。 5A and 5B are graphs showing simulation results in the failure time control pattern 1, FIG. 5A showing a torque waveform, and FIG. 5B showing a phase current waveform. The horizontal axis of FIGS. 5(a) and 5(b) indicates time (seconds), the vertical axis of FIG. 5(a) indicates torque (Nm), and the vertical axis of FIG. 5(b) indicates current value (A). showing. In FIG. 5(b), each plot shows the phase currents i u1 , iv1 , i w1 , i u2 , iv2 and i w2 of the U1 phase, V1 phase, W1 phase, U2 phase, V2 phase and W2 phase , respectively. is shown.

故障時制御パターン１では図５（ａ）に示したように、回転子１０に加わるトルクには周期的な変動が生じるが常に正の値となる。また、ｄ－ｑ座標軸での電流値にも周期的な変動が生じるが、ｑ軸電流は常に正である。また、図５（ｂ）に示したように、第１系統の三相巻線であるＵ１相、Ｖ１相およびＷ１相はＵ１半導体リレーＳＳＲｕ１、Ｖ１半導体リレーＳＳＲｖ１およびＷ１半導体リレーＳＳＲｗ１で切り離されているため相電流ｉｕ１、ｉｖ１およびｉｗ１は０である。したがって、第２系統の三相巻線であるＵ２相、Ｖ２相およびＷ２相に流れる相電流ｉｕ２、ｉｖ２およびｉｗ２による三相交流で、回転子１０の回転を継続できる。 In the failure control pattern 1, as shown in FIG. 5A, the torque applied to the rotor 10 undergoes periodic fluctuations, but is always a positive value. Also, the current value on the dq coordinate axis also periodically fluctuates, but the q-axis current is always positive. Further, as shown in FIG. 5B, the U1, V1 and W1 phases, which are the three-phase windings of the first system, are connected to the U1 semiconductor relay SSR u1 , the V1 semiconductor relay SSR v1 and the W1 semiconductor relay SSR w1 . Phase currents i u1 , i v1 and i w1 are zero because they are disconnected. Therefore, the rotation of the rotor 10 can be continued with the three-phase alternating current by the phase currents i u2 , i v2 and i w2 flowing through the three-phase windings of the second system, U2 phase, V2 phase and W2 phase.

（故障時制御パターン２：２系統での４相ベクトル制御）
図６は、故障時にモータ装置の駆動を制御する方法について説明する模式図であり、２系統の４相で駆動する場合を示している。図６に示したように、モータ装置の故障時制御パターン２では、Ｕ１半導体リレーＳＳＲｕ１とＵ２半導体リレーＳＳＲｕ２が開放されて、モータ部のＵ１相とＵ２相はスイッチインバータ部から切り離されており、相電流ｉｕ１，ｉｕ２が０となっている。そこで、残りの４相であるＶ１相、Ｗ１相、Ｖ２相およびＷ２相を流れる駆動電流（相電流）ｉｖ１，ｉｗ１，ｉｖ２およびｉｗ２をそれぞれモニターする（電流値取得工程）。得られた各相電流に６相ｄｑ変換を行って回転座標系に変換し電流ｉｄ，ｉｑを求める。 (Failure time control pattern 2: 4-phase vector control in 2 systems)
FIG. 6 is a schematic diagram for explaining a method of controlling the driving of the motor device in the event of a failure, and shows a case of driving with two systems of four phases. As shown in FIG. 6, in the failure control pattern 2 of the motor device, the U1 semiconductor relay SSR u1 and the U2 semiconductor relay SSR u2 are opened, and the U1 phase and U2 phase of the motor section are disconnected from the switch inverter section. , and the phase currents i u1 and i u2 are zero. Therefore, the drive currents (phase currents) i v1 , i w1 , i v2 and i w2 flowing through the remaining four phases V1, W1, V2 and W2 are monitored (current value obtaining step). Six-phase dq transformation is performed on the obtained phase currents to transform them into a rotating coordinate system, and currents i d and i q are obtained.

次に、得られた電流ｉｄ，ｉｑを入力値としてＰＩ制御を行い、電流制御または回転速度制御のために電圧値ｖｄ ＊，ｖｑ ＊を得る。得られた電圧値ｖｄ ＊，ｖｑ ＊は回転座標系であるため、６相逆ｄｑ変換を行って、指令電圧ｖｕ１ ＊，ｖｖ１ ＊，ｖｗ１ ＊，ｖｕ２ ＊，ｖｖ２ ＊，ｖｗ２ ＊を得る。ここで、Ｕ１相とＵ２相は切り離されているため、ｖｕ１ ＊とｖｕ２ ＊は０となる。得られた第１系統の第１指令電圧ｖｖ１ ＊，ｖｗ１ ＊および第２系統の第２指令電圧ｖｖ２ ＊，ｖｗ２ ＊は、それぞれ周期的に変化するＶ１相、Ｖ２相、Ｗ１相およびＷ２相の信号波となる（指令電圧算出工程）。故障時制御では、各系統での演算によってそれぞれ第１系統の第１指令電圧ｖｖ１ ＊，ｖｗ１ ＊および第２系統の第２指令電圧ｖｖ２ ＊，ｖｗ２ ＊が算出され、互いに位相の異なる信号波とされる。 Next, PI control is performed using the obtained currents id and iq as input values to obtain voltage values vd * and vq * for current control or rotational speed control. Since the obtained voltage values v d * and v q * are in a rotating coordinate system, 6-phase inverse dq transformation is performed to obtain the command voltages v u1 * , v v1 * , v w1 * , v u2 * , v v2 *. , v w2 * . Here, v u1 * and v u2 * are 0 because the U1 phase and the U2 phase are separated. The obtained first command voltages v v1 * , v w1 * of the first system and second command voltages v v2 * , v w2 * of the second system are V1 phase, V2 phase, and W1 phase, which change periodically. and W2-phase signal waves (command voltage calculation step). In the failure control, the first command voltages v v1 * , v w1 * of the first system and the second command voltages v v2 * , v w2 * of the second system are calculated by calculation in each system, and the phases of each other are calculated. different signal waves.

次に、得られた各相の信号波と搬送波との大小関係を比較し、信号波が搬送波よりも大きい場合をＨｉｇｈ信号とし、信号波が搬送波よりも小さい場合をＬｏｗ信号として、第１系統と第２系統へのゲート信号を決定する（ゲート信号決定工程）。故障時制御におけるゲート信号決定工程は、後述するように信号波の振幅を圧縮およびオフセットして行う。 Next, the magnitude relationship between the signal wave and the carrier wave obtained for each phase is compared, and when the signal wave is larger than the carrier wave, a high signal is used, and when the signal wave is smaller than the carrier wave, a low signal is used. and the gate signal to the second system (gate signal determination step). The gate signal determination process in failure control is performed by compressing and offsetting the amplitude of the signal wave, as will be described later.

図７は、故障時制御（２系統４相）におけるＶ１相とＶ２相の信号波と搬送波について説明するグラフであり、図７（ａ）はＶ１相を示し、図７（ｂ）はＶ２相を示し、図７（ｃ）はＶ１相とＶ２相を重ね合わせた結果を示している。図７（ａ）～図７（ｃ）において横軸は位相角度を示し、縦軸は電圧を示している。ここで電圧の最大値および最小値として±１Ｖが示されているが、簡便のために規格化した表現を用いるものであり、現実の電圧値は限定されない。また、グラフ中の破線は搬送波の信号波形を示しており、ここでは三角波を用いている。図７（ａ）中の実線はＶ１相の信号波の波形を示しており指令電圧ｖｖ１ ＊の変化を示している。また、図７（ｂ）中の一点鎖線はＶ２相の信号波の波形を示しており指令電圧ｖｖ２ ＊の変化を示している。図７では簡便のために搬送波の周波数を小さくして周期を長くして示しているが、実際のモータ装置においては５ｋＨｚ～１５ｋＨｚ程度の高周波な搬送波が用いられる。 7A and 7B are graphs for explaining signal waves and carrier waves of V1 phase and V2 phase in failure control (2-system, 4-phase). FIG. 7A shows V1 phase and FIG. 7B shows V2 phase. , and FIG. 7(c) shows the result of superimposing the V1 phase and the V2 phase. In FIGS. 7A to 7C, the horizontal axis indicates the phase angle, and the vertical axis indicates the voltage. Although ±1 V is shown as the maximum and minimum voltage values here, normalized expressions are used for the sake of simplicity, and actual voltage values are not limited. A dashed line in the graph indicates a signal waveform of a carrier wave, and a triangular wave is used here. The solid line in FIG. 7(a) indicates the waveform of the V1-phase signal wave and indicates the change in the command voltage vv1 * . The dashed-dotted line in FIG. 7(b) indicates the waveform of the V2-phase signal wave and indicates the change in the command voltage v v2 * . In FIG. 7, for the sake of simplification, the frequency of the carrier wave is reduced and the cycle is lengthened, but in an actual motor device, a carrier wave with a high frequency of about 5 kHz to 15 kHz is used.

図７（ａ）（ｂ）に示したように、故障時制御では第１系統と第２系統で個別に指令電圧を算出しているため、Ｖ１相の信号波とＶ２相の信号波は、位相が１／１２周期（３０°）異なったものとなっている。これは、図１（ｂ）に示したようにＶ１相とＶ２相が１／１２ずれたティース部２２に巻回されていることに起因する。図７（ａ）（ｂ）で示したように、第１系統のＶ１相と第２系統のＶ２相では信号波に位相差が生じているため、そのまま搬送波と比較すると、Ｖ１相の指令電圧ｖｖ１ ＊よりもＶ２相の指令電圧ｖｖ２ ＊のほうが大きくなる場合が発生してしまう。 As shown in FIGS. 7(a) and 7(b), in failure control, the command voltage is calculated separately for the first system and the second system, so the V1 phase signal wave and the V2 phase signal wave are The phases are different by 1/12 period (30°). This is because, as shown in FIG. 1B, the V1 phase and the V2 phase are wound around the teeth 22 shifted by 1/12. As shown in FIGS. 7A and 7B, there is a phase difference in the signal wave between the V1 phase of the first system and the V2 phase of the second system. A case may occur in which the V2-phase command voltage v v2 * is greater than v v1 * .

本実施形態では、これを回避するために、Ｖ１相およびＶ２相の信号波の振幅をそれぞれオフセットし、常に指令電圧ｖｖ１ ＊が指令電圧ｖｖ２ ＊よりも大きくなるように補正したうえで、搬送波と比較を行う。具体例としては、図７（ｃ）に示したように、Ｖ１相の振幅を半分にして最大電圧が＋１で最小電圧が０となるようにオフセットし、Ｖ２相の振幅を半分にして最大電圧が０で最小電圧が－１となるようにオフセットを行う。つまり、電源電圧に近い第１系統のＶ１相での信号波の最小値と、接地電圧に近い第２系統のＶ２相での信号波の最大値が同じとなるように補正してからゲート信号決定工程を実行する。 In the present embodiment, in order to avoid this, the amplitudes of the V1-phase and V2-phase signal waves are offset, and the command voltage v v1 * is always corrected to be greater than the command voltage v v2 * . Compare with carrier. As a specific example, as shown in FIG. 7(c), the amplitude of the V1 phase is halved and offset so that the maximum voltage is +1 and the minimum voltage is 0, the amplitude of the V2 phase is halved and the maximum voltage is is 0 and the minimum voltage is -1. That is, the gate signal is corrected so that the minimum value of the signal wave in the V1 phase of the first system, which is close to the power supply voltage, and the maximum value of the signal wave in the V2 phase of the second system, which is close to the ground voltage, are the same. Execute the decision process.

図８は、故障時制御（２系統４相）における信号波と搬送波の比較結果を示すグラフであり、図８（ａ）はＶ１相とＶ２相の信号波および搬送波の波形を示し、図８（ｂ）はＶ１相の比較結果を示し、図８（ｃ）はＶ２相の比較結果を示している。図８（ａ）において横軸は位相角度を示し、縦軸は電圧を示している。図８（ｂ）（ｃ）では、横軸は図８（ａ）と同じ位相角度を示しており、横軸の軸上がＬｏｗ信号を示し、横軸から離れた位置がＨｉｇｈ信号を示している。また、図８（ａ）～図８（ｃ）にわたって垂直に引かれた薄い破線は、図８（ａ）における搬送波と信号波の交点を示している。 FIG. 8 is a graph showing comparison results of signal waves and carrier waves in failure time control (2 systems, 4 phases). FIG. (b) shows the comparison result of the V1 phase, and FIG. 8(c) shows the comparison result of the V2 phase. In FIG. 8A, the horizontal axis indicates the phase angle, and the vertical axis indicates the voltage. In FIGS. 8B and 8C, the horizontal axis indicates the same phase angle as in FIG. there is 8(a) to 8(c), thin broken lines drawn vertically indicate intersections of the carrier wave and the signal wave in FIG. 8(a).

図８（ａ）に示したように、本実施形態ではＶ１相とＶ２相の信号波で位相が異なっており、振幅も互いにオフセットされているため、信号波と搬送波との交点はＶ１相とＶ２相で異なっている。つまり、Ｖ１相とＶ２相ではＨｉｇｈ信号とＬｏｗ信号の切り替わるタイミングが異なる。また、Ｖ１相の信号波は最小値が０にオフセットされ、Ｖ２相の信号波は最大値が０にオフセットされているため、常に指令電圧ｖｖ１ ＊が指令電圧ｖｖ２ ＊よりも大きくなり、Ｖ２相がＨｉｇｈ信号になるのは、Ｖ１相がＨｉｇｈ信号の期間内に限定される。よって、故障時制御ではＶ１相とＶ２相が共にＨｉｇｈ信号か共にＬｏｗ信号の場合と、Ｖ１相がＨｉｇｈ信号でＶ２相がＬｏｗ信号の場合が存在する。したがって故障時制御のモータ装置では、スイッチ制御部から表１のパターン１，２，３に従ってインバータスイッチング部の各スイッチにパルス信号が加えられる。 As shown in FIG. 8(a), in this embodiment, the phases of the signal waves of the V1 phase and the V2 phase are different, and the amplitudes are also offset from each other. V2 phase is different. That is, the V1 phase and the V2 phase have different switching timings of the High signal and the Low signal. Further, since the minimum value of the V1-phase signal wave is offset to 0, and the maximum value of the V2-phase signal wave is offset to 0, the command voltage v v1 * is always greater than the command voltage v v2 * . The V2 phase becomes a High signal only within the period during which the V1 phase is a High signal. Therefore, in failure control, there are cases where both the V1 and V2 phases are High signals or both are Low signals, and where the V1 phase is a High signal and the V2 phase is a Low signal. Therefore, in the motor device under failure control, a pulse signal is applied from the switch control section to each switch of the inverter switching section in accordance with patterns 1, 2 and 3 of Table 1. FIG.

故障時制御パターン２では、上述したように故障スイッチに対応したＵ１半導体リレーＳＳＲｕ１とＵ２半導体リレーＳＳＲｕ２を開放してＵ１相とＵ２相を切り離し、第１系統をＶ１相とＷ１相で駆動し、第２系統をＶ２相とＷ２相で駆動する。これにより、２系統の３相巻線のうち４相を用いて回転子の回転を継続することができる。 In the failure control pattern 2, as described above, the U1 semiconductor relay SSR u1 and the U2 semiconductor relay SSR u2 corresponding to the failure switch are opened to separate the U1 and U2 phases, and the first system is driven by the V1 and W1 phases. Then, the second system is driven by the V2 phase and the W2 phase. As a result, the rotation of the rotor can be continued using four phases of the two systems of three-phase windings.

図９は、故障時制御パターン２でのシミュレーション結果を示すグラフであり、図９（ａ）はトルク波形を示し、図９（ｂ）は相電流波形を示している。図９（ａ）（ｂ）の横軸は時間（秒）を示し、図９（ａ）の縦軸はトルク（Ｎｍ）を示し、図９（ｂ）の縦軸は電流値（Ａ）を示している。また、図９（ｂ）において各プロットは、それぞれＵ１相、Ｖ１相、Ｗ１相、Ｕ２相、Ｖ２相およびＷ２相の相電流ｉｕ１，ｉｖ１，ｉｗ１，ｉｕ２，ｉｖ２およびｉｗ２を示している。 FIGS. 9A and 9B are graphs showing simulation results in failure control pattern 2, FIG. 9A showing a torque waveform, and FIG. 9B showing a phase current waveform. The horizontal axis of FIGS. 9A and 9B indicates time (seconds), the vertical axis of FIG. 9A indicates torque (Nm), and the vertical axis of FIG. 9B indicates current value (A). showing. In addition, in FIG. 9B, each plot shows the phase currents i u1 , iv1 , i w1 , i u2 , iv2 and i w2 of the U1 phase, V1 phase, W1 phase, U2 phase, V2 phase and W2 phase , respectively. is shown.

故障時制御パターン２では図９（ａ）に示したように、回転子１０に加わるトルクには周期的な変動が生じるが常に正の値となる。また、ｄ－ｑ座標軸での電流値にも周期的な変動が生じるが、ｑ軸電流は常に正である。また、図９（ｂ）に示したように、第１系統と第２系統の三相巻線のうち、Ｕ１相とＵ２相はＵ１半導体リレーＳＳＲｕ１およびＵ２半導体リレーＳＳＲｕ２で切り離されているため相電流ｉｕ１とｉｕ２は０である。また、Ｖ１相とＷ１相の相電流ｉｖ１とｉｗ１は同時に０となるタイミングがあるが、Ｖ２相とＷ２相の相電流ｉｖ２とｉｗ２が同時に０となるタイミングとは異なっている。したがって、４相全ての電流値が同時に０になるタイミングが存在しない。これにより、故障時制御では故障スイッチに対応する相を切り離して、４相の相電流で常にトルクを発生させ、回転子１０の回転を継続できる。 In the failure control pattern 2, as shown in FIG. 9A, the torque applied to the rotor 10 periodically fluctuates, but always takes a positive value. Also, the current value on the dq coordinate axis also periodically fluctuates, but the q-axis current is always positive. Further, as shown in FIG. 9B, among the three-phase windings of the first system and the second system, the U1 phase and the U2 phase are separated by the U1 semiconductor relay SSR u1 and the U2 semiconductor relay SSR u2 . Therefore, the phase currents i u1 and i u2 are zero. There is a timing when the phase currents iv1 and iw1 of the V1 phase and the W1 phase are 0 at the same time, but the timing is different from the timing when the phase currents iv2 and iw2 of the V2 phase and the W2 phase are 0 at the same time. Therefore, there is no timing when the current values of all the four phases become 0 at the same time. As a result, in the failure control, the phase corresponding to the failure switch is disconnected, the torque is always generated by the phase currents of the four phases, and the rotation of the rotor 10 can be continued.

図１０は、第１系統と第２系統の三相巻線で誘起電圧に位相差が無い比較例における故障時制御パターン２でのシミュレーション結果を示すグラフであり、図１０（ａ）はトルク波形を示し、図１０（ｂ）は相電流波形を示している。図１０（ａ）（ｂ）の横軸は時間（秒）を示し、図１０（ａ）の縦軸はトルク（Ｎｍ）を示し、図１０（ｂ）の縦軸は電流値（Ａ）を示している。また、図１０（ｂ）において各プロットは、それぞれＵ１相、Ｖ１相、Ｗ１相、Ｕ２相、Ｖ２相およびＷ２相の相電流ｉｕ１，ｉｖ１，ｉｗ１，ｉｕ２，ｉｖ２およびｉｗ２を示している。 FIG. 10 is a graph showing a simulation result of failure control pattern 2 in a comparative example in which there is no phase difference in the induced voltage between the three-phase windings of the first system and the second system, and FIG. 10(a) is a torque waveform. , and FIG. 10(b) shows the phase current waveform. The horizontal axis of FIGS. 10(a) and 10(b) indicates time (seconds), the vertical axis of FIG. 10(a) indicates torque (Nm), and the vertical axis of FIG. 10(b) indicates current value (A). showing. In FIG. 10(b), each plot shows the phase currents i u1 , iv1 , i w1 , i u2 , iv2 and i w2 of the U1 phase, V1 phase, W1 phase, U2 phase, V2 phase and W2 phase , respectively. is shown.

図１０に示した比較例では、第１系統と第２系統の三相巻線の間に、誘起電圧の位相差が無いモータ装置において、Ｕ１半導体リレーＳＳＲｕ１とＵ２半導体リレーＳＳＲｕ２を開放した場合を想定している。したがって、Ｕ１相とＵ２相を切り離し、Ｖ１相、Ｖ２相、Ｗ１相、Ｗ２相の２系統４相ベクトル制御をシミュレーションしている。このような誘起電圧の位相差が無いモータ装置としては、例えば８極１２スロット等が挙げられる。 In the comparative example shown in FIG. 10, in a motor device in which there is no induced voltage phase difference between the three-phase windings of the first system and the second system, the U1 semiconductor relay SSRu1 and the U2 semiconductor relay SSRu2 are opened. I assume. Therefore, the U1 phase and the U2 phase are separated, and two-system four-phase vector control of the V1 phase, the V2 phase, the W1 phase, and the W2 phase is simulated. An 8-pole 12-slot motor device, for example, has no phase difference in the induced voltage.

この比較例では、図１０（ｂ）に示したように、第１系統と第２系統の三相巻線のうち、Ｕ１相とＵ２相はＵ１半導体リレーＳＳＲｕ１およびＵ２半導体リレーＳＳＲｕ２で切り離されているため相電流ｉｕ１とｉｕ２は０である。また、Ｖ１相、Ｗ１相、Ｖ２相およびＷ２相の相電流ｉｖ１、ｉｗ１、ｉｖ２およびｉｗ２が同時に０となるタイミングが存在する。これにより、図１０（ａ）に示したように、回転子１０に加わるトルクには大きな変動が生じ、トルクが負の値となる瞬間も存在している。したがって、２系統の三相巻線に誘起電圧の位相差が無い場合には、故障時制御パターン２の２系統４相制御では、故障スイッチに対応する相を切り離して、４相の相電流で常にトルクを発生させることができず、回転子１０の回転を継続できないことが理解できる。 In this comparative example, as shown in FIG. 10B, of the three-phase windings of the first system and the second system, the U1 phase and the U2 phase are separated by the U1 semiconductor relay SSR u1 and the U2 semiconductor relay SSR u2 . phase currents iu1 and iu2 are zero. Also, there is a timing at which the phase currents i v1 , i w1 , i v2 and i w2 of the V1 phase, W1 phase, V2 phase and W2 phase become 0 at the same time. As a result, as shown in FIG. 10(a), the torque applied to the rotor 10 fluctuates greatly, and there are moments when the torque becomes a negative value. Therefore, when there is no phase difference between the induced voltages in the three-phase windings of the two systems, in the two-system four-phase control of the failure control pattern 2, the phase corresponding to the failure switch is separated and the phase currents of the four phases are used. It can be understood that the torque cannot be generated all the time and the rotation of the rotor 10 cannot be continued.

次に、故障検出部が故障スイッチを検出した場合のリレー制御部およびスイッチ制御部の動作について条件毎に説明する。後述するように、故障検出部が検出した故障スイッチの故障モードが、オープン故障、ショート故障、地絡故障の場合、および故障スイッチの位置によって故障時制御パターン１と故障時制御パターン２のどちらかが選択され、リレー制御部は各半導体リレーの閉成と開放を決定する。また、スイッチ制御部は、故障スイッチの故障モードと位置に応じて、制御対象とするスイッチと制御信号を決定する。 Next, operations of the relay control unit and the switch control unit when the failure detection unit detects a failure switch will be described for each condition. As will be described later, if the failure mode of the failed switch detected by the failure detection unit is an open failure, short failure, or ground fault, and depending on the position of the failed switch, either failure control pattern 1 or failure control pattern 2 is selected. is selected, and the relay control determines the closing and opening of each semiconductor relay. Also, the switch control unit determines the switch to be controlled and the control signal according to the failure mode and position of the failed switch.

（オープン故障）
スイッチインバータ部に含まれるスイッチの何れかがオープン故障の場合には、故障時制御パターン２が選択され、２系統での４相ベクトル制御が実施される。この場合には、リレー制御部は第１系統および第２系統における故障スイッチに対応する相の半導体リレーを開放する。また、スイッチ制御部は故障スイッチに対応する列全体にオフ信号を送出し、非導通とする。これにより、オープン故障のスイッチが含まれる列に対応した２つの相を切り離し、残りの２系統４相でモータ部の回転が継続される。これは、複数のスイッチが直列接続されているスイッチ群でオープン故障が発生した場合には、電源電圧と接地電圧が各スイッチに適切に印加されないため、当該列のスイッチ群を用いた相電流の制御が不可能になるからである。 (open failure)
If any one of the switches included in the switch inverter section has an open failure, the failure control pattern 2 is selected, and four-phase vector control is performed in two systems. In this case, the relay control unit opens the semiconductor relays of the phases corresponding to the failed switches in the first and second systems. Also, the switch control unit sends an off signal to the entire column corresponding to the faulty switch to make it non-conducting. As a result, the two phases corresponding to the row containing the open failure switch are separated, and the remaining two systems and four phases continue to rotate the motor section. This is because when an open fault occurs in a switch group in which multiple switches are connected in series, the power supply voltage and the ground voltage are not applied appropriately to each switch. This is because control becomes impossible.

具体例としてＵ列スイッチ群に含まれる何れかのスイッチがオープン故障した場合について、リレー制御部とスイッチ制御部の動作を表２および表３を用いて説明する。Ｕ列スイッチ群の何れかがオープン故障の故障スイッチであるため、表２に示したように、Ｕ列スイッチ群に接続されているＵ１相およびＵ２相が切り離し対象とされる。したがって、リレー制御部は、Ｕ１半導体リレーＳＳＲｕ１とＵ２半導体リレーＳＳＲｕ２に対してオフ信号を送出して開放し、相電流ｉｕ１およびｉｕ２が０となる。また、Ｖ列スイッチ群およびＷ列スイッチ群に接続されているＶ１半導体リレーＳＳＲｖ１、Ｖ２半導体リレーＳＳＲｖ２、Ｗ１半導体リレーＳＳＲｗ１およびＷ２半導体リレーＳＳＲｗ２には、オン信号を送出して閉成する。 As a specific example, operations of the relay control section and the switch control section will be described using Tables 2 and 3 when any of the switches included in the U-switch group has an open failure. Since one of the U-column switch groups is a failed switch with an open failure, as shown in Table 2, the U1 phase and U2 phase connected to the U-column switch group are to be disconnected. Therefore, the relay control unit sends an off signal to the U1 semiconductor relay SSR u1 and the U2 semiconductor relay SSR u2 to open them, and the phase currents i u1 and i u2 become zero. In addition, an ON signal is sent to the V1 semiconductor relay SSR v1 , the V2 semiconductor relay SSR v2 , the W1 semiconductor relay SSR w1 and the W2 semiconductor relay SSR w2 connected to the V row switch group and the W row switch group to close them . do.

また表３に示したように、スイッチ制御部は、故障スイッチに対応した列であるＵ列スイッチ群に含まれるＵ列上段スイッチＵｕ、Ｕ列中段スイッチＵｍおよびＵ列下段スイッチＵｌに対して常にオフ信号を送出して非導通とする。また、故障スイッチが含まれていないＶ列スイッチ群およびＷ列スイッチ群には、図６～図９で示した故障時制御パターン２の２系統４相ベクトル制御を実施し、モータ部の回転を継続する。表２、表３ではＵ列スイッチ群にオープン故障の故障スイッチが存在する場合を示したが、Ｖ列スイッチ群またはＷ列スイッチ群にオープン故障が存在する場合にも、故障スイッチが含まれる列に接続された半導体リレーをオフとし、故障スイッチが含まれる列の全スイッチをオープンとすることで、同様に２系統４相ベクトル制御を行うことができる。 In addition, as shown in Table 3, the switch control unit constantly controls the U-row upper switch Uu, the U-row middle switch Um, and the U-row lower switch Ul included in the U-row switch group, which is the row corresponding to the failed switch. An off signal is sent to make it non-conducting. In addition, for the V-switch group and W-switch group, which do not include any failed switches, 2-system, 4-phase vector control of failure time control pattern 2 shown in FIGS. continue. Tables 2 and 3 show the case where there is a faulty switch with an open fault in the U-column switch group. By turning off the semiconductor relay connected to , and opening all the switches in the row including the faulty switch, 2-system, 4-phase vector control can be similarly performed.

Figure 2022184646000003
Figure 2022184646000003
Figure 2022184646000004
Figure 2022184646000004

（ショート故障：上段）
スイッチインバータ部に含まれる上段スイッチの何れかがショート故障の場合には、故障時制御パターン１が選択され、１系統での３相ベクトル制御が実施される。この場合には、リレー制御部は故障スイッチに接続された半導体リレーを含んだ系統の三相全てを開放する。また、スイッチ制御部は故障スイッチに対応する上段全てに常時オン信号を送出し、導通とする。これにより、ショート故障のスイッチに対応した系統の三相巻線を切り離し、残りの１系統３相でモータ部の回転が継続される。これは、上段のスイッチがショート故障すると、電源電圧の電位がそのまま中段のスイッチに加わり、当該上段スイッチでは相電流を制御できなくなるためである。また、故障スイッチに接続された相の半導体リレーを開放しても、半導体リレーの順方向には電流が流れてしまうため、同系統の他の２相も同時に開放して同系統の３相全てを切り離す必要がある。 (Short circuit failure: upper row)
If any one of the upper-stage switches included in the switch inverter section has a short-circuit failure, failure control pattern 1 is selected, and three-phase vector control is performed in one system. In this case, the relay control unit opens all three phases of the system including the solid state relay connected to the failed switch. In addition, the switch control unit sends a constant-on signal to all the upper stages corresponding to the failed switch to make them conductive. As a result, the three-phase winding of the system corresponding to the short-circuited switch is disconnected, and the rotation of the motor section is continued with the remaining one system of three phases. This is because if the upper-stage switch short-circuits, the potential of the power supply voltage is directly applied to the middle-stage switch, and the upper-stage switch cannot control the phase current. In addition, even if the semiconductor relay of the phase connected to the failure switch is opened, current flows in the forward direction of the semiconductor relay. must be separated.

具体例としてＵ列上段スイッチＵｕがショート故障した場合について、リレー制御部とスイッチ制御部の動作を表４および表５を用いて説明する。Ｕ列上段スイッチＵｕがショート故障の故障スイッチであるため、表４に示したように、Ｕ列上段スイッチＵｕが接続されているＵ１半導体スイッチＳＳＲｕ１と、これを含む第１系統のＵ１相、Ｖ１相およびＷ１相が切り離し対象とされる。したがってリレー制御部は、第１系統に接続されているＵ１半導体リレーＳＳＲｕ１、Ｖ１半導体リレーＳＳＲｖ１およびＷ１半導体リレーＳＳＲｗ１に対してオフ信号を送出して開放し、相電流ｉｕ１、ｉｖ１およびｉｗ１が０となる。また、第２系統に接続されているＵ２半導体リレーＳＳＲｕ２、Ｖ２半導体リレーＳＳＲｖ２およびＷ２半導体リレーＳＳＲｗ２には、オン信号を送出して閉成する。 As a specific example, operations of the relay control section and the switch control section will be described using Tables 4 and 5 when the U-row upper switch Uu is short-circuited. Since the U-row upper switch Uu is a failure switch with a short failure, as shown in Table 4, the U1 semiconductor switch SSR u1 to which the U-row upper switch Uu is connected, the U1 phase of the first system including this, The V1 and W1 phases are targeted for disconnection. Therefore, the relay control unit sends an OFF signal to the U1 semiconductor relay SSR u1 , V1 semiconductor relay SSR v1 , and W1 semiconductor relay SSR w1 connected to the first system to open the phase currents i u1 and iv1 . and i w1 becomes 0. Also, an ON signal is sent to the U2 semiconductor relay SSR u2 , the V2 semiconductor relay SSR v2 , and the W2 semiconductor relay SSR w2 connected to the second system to close them.

また表５に示したように、スイッチ制御部は、故障スイッチが接続された第１系統のＶ列上段スイッチＶｕ、Ｗ列上段スイッチＷｕに対して常にオン信号を送出して導通とする。また、故障スイッチが接続されていない第２系統では、Ｕ列下段スイッチＵｌ、Ｖ列下段スイッチＶｌ、Ｗ列下段スイッチＷｌに対して、電流値取得工程、指令電圧算出工程、ゲート信号決定工程の各工程を実施し、１系統での三相ベクトル制御を行う。また、各列の下段スイッチに印加されるＨｉｇｈ信号とＬｏｗ信号を反転させた反転信号を、Ｕ列中段スイッチＵｍ、Ｖ列中段スイッチＶｍ、Ｗ列中段スイッチＷｍに対して印加する。 Further, as shown in Table 5, the switch control unit always sends an ON signal to the V-line upper switch Vu and W-line upper switch Wu of the first system to which the faulty switch is connected to make them conductive. Further, in the second system to which the failure switch is not connected, the current value acquisition step, the command voltage calculation step, and the gate signal determination step are performed for the U row lower switch Ul, the V row lower switch Vl, and the W row lower switch Wl. Each step is performed to perform three-phase vector control in one system. In addition, an inverted signal obtained by inverting the High signal and Low signal applied to the lower switch of each column is applied to the U-column middle switch Um, the V-column middle switch Vm, and the W-column middle switch Wm.

表４、表５ではＵ列上段スイッチＵｕにショート故障の故障スイッチが存在する場合を示したが、Ｖ列上段スイッチＶｕまたはＷ列上段スイッチＷｕにショート故障が存在する場合にも、故障スイッチが接続された半導体リレーを含む系統の半導体リレー全てオフとし、第１系統の上段スイッチを常時オンにし、中段スイッチに反転信号を入力し、下段スイッチを三相ベクトル制御することで、同様に１系統３相ベクトル制御を行うことができる。 Tables 4 and 5 show the case where the U-row upper switch Uu has a faulty switch due to a short-circuit failure. All of the semiconductor relays in the system including the connected semiconductor relays are turned off, the upper switch of the first system is always on, the reverse signal is input to the middle switch, and the lower switch is subjected to three-phase vector control. Three-phase vector control can be performed.

Figure 2022184646000005
Figure 2022184646000005
Figure 2022184646000006
Figure 2022184646000006

（ショート故障：中段）
スイッチインバータ部に含まれる中段スイッチの何れかがショート故障の場合にも、故障時制御パターン１が選択され、１系統での３相ベクトル制御が実施される。この場合には、リレー制御部は故障スイッチに接続された第１系統または第２系統の三相全てを開放する。また、スイッチ制御部は故障スイッチに対応する中段全てに常時オン信号を送出し、導通とする。これにより、選択された系統の三相巻線を切り離し、残りの１系統３相でモータ部の回転が継続される。これは、中段のスイッチがショート故障すると、上段と下段の２つのスイッチの直列接続と等価になるためであり、上段と下段のスイッチで３相交流を供給することができるからである。また、故障スイッチに接続された列の半導体リレーを開放しても、半導体リレーの順方向には電流が流れてしまうため、同系統の他の２相も同時に開放して同系統の３相全てを切り離す必要がある。 (Short circuit failure: middle row)
Also when any of the middle-stage switches included in the switch inverter unit has a short-circuit failure, the failure control pattern 1 is selected, and the three-phase vector control is performed in one system. In this case, the relay control section opens all three phases of the first system or the second system connected to the failed switch. In addition, the switch control unit sends a constant-on signal to all the intermediate stages corresponding to the failed switch to make it conductive. As a result, the three-phase windings of the selected system are disconnected, and the rotation of the motor section is continued with the remaining one system of three phases. This is because if the switch in the middle stage short-circuits, it becomes equivalent to connecting the two switches in the upper stage and the lower stage in series, and the switches in the upper stage and the lower stage can supply three-phase alternating current. In addition, even if the semiconductor relay in the row connected to the failure switch is opened, current flows in the forward direction of the semiconductor relay. must be separated.

具体例としてＵ列中段スイッチＵｍがショート故障した場合について、リレー制御部とスイッチ制御部の動作を表４および表６を用いて説明する。Ｕ列中段スイッチＵｍがショート故障の故障スイッチであるため、表４に示したように、第１系統のＵ１相、Ｖ１相およびＷ１相が切り離し対象とされる。したがってリレー制御部は、第１系統に接続されているＵ１半導体リレーＳＳＲｕ１、Ｖ１半導体リレーＳＳＲｖ１およびＷ１半導体リレーＳＳＲｗ１に対してオフ信号を送出して開放し、相電流ｉｕ１、ｉｖ１およびｉｗ１が０となる。また、第２系統に接続されているＵ２半導体リレーＳＳＲｕ２、Ｖ２半導体リレーＳＳＲｖ２およびＷ２半導体リレーＳＳＲｗ２には、オン信号を送出して閉成する。ここでは第１系統が切り離し対象とされた例を示しているが、中段スイッチのショート故障時には第１系統と第２系統のどちらを切り離し対象として、残りの１系統で三相ベクトル制御を行うかは任意である。 As a specific example, operations of the relay control section and the switch control section will be described using Tables 4 and 6 when the U-row middle switch Um has a short failure. Since the U-row middle-stage switch Um is a failed switch with a short failure, as shown in Table 4, the U1, V1, and W1 phases of the first system are to be disconnected. Therefore, the relay control unit sends an OFF signal to the U1 semiconductor relay SSR u1 , V1 semiconductor relay SSR v1 , and W1 semiconductor relay SSR w1 connected to the first system to open the phase currents i u1 and iv1 . and i w1 becomes 0. Also, an ON signal is sent to the U2 semiconductor relay SSR u2 , the V2 semiconductor relay SSR v2 , and the W2 semiconductor relay SSR w2 connected to the second system to close them. Here, an example in which the first system is targeted for disconnection is shown, but in the event of a short failure in the middle stage switch, which of the first system or the second system is targeted for disconnection, and the remaining one system is used for three-phase vector control? is optional.

また表６に示したように、スイッチ制御部は、故障スイッチに対応する段であるＶ列中段スイッチＶｍ、Ｗ列中段スイッチＷｍに対して常にオン信号を送出して導通とする。また、切り離し対象とされていない第２系統では、Ｕ列下段スイッチＵｌ、Ｖ列下段スイッチＶｌ、Ｗ列下段スイッチＷｌに対して、電流値取得工程、指令電圧算出工程、ゲート信号決定工程の各工程を実施し、１系統での三相ベクトル制御を行う。また、切り離し対象とされた第１系統では、各列の下段スイッチに印加されるＨｉｇｈ信号とＬｏｗ信号を反転させた反転信号を、Ｕ列上段スイッチＵｕ、Ｖ列上段スイッチＶｕ、Ｗ列上段スイッチＷｕに対して印加する。 Further, as shown in Table 6, the switch control unit always sends an ON signal to the V-row middle switch Vm and W-row middle switch Wm, which are the stages corresponding to the failed switch, to make them conductive. Further, in the second system, which is not to be disconnected, the current value acquisition step, the command voltage calculation step, and the gate signal determination step are performed for the U row lower switch Ul, the V row lower switch Vl, and the W row lower switch Wl. Execute the process and perform three-phase vector control in one system. In the first system to be cut off, an inverted signal obtained by inverting the High signal and the Low signal applied to the lower switch of each column is applied to the upper switch Uu of the U column, the upper switch Vu of the V column, and the upper switch of the W column. applied to Wu.

表４、表６ではＵ列中段スイッチＵｍにショート故障の故障スイッチが存在する場合を示したが、Ｖ列中段スイッチＶｍまたはＷ列中段スイッチＷｍにショート故障が存在する場合にも、切り離し対象とされた系統の全ての半導体リレーをオフとし、中段スイッチを常時オンにし、切り離し対象とされた系統に接続された上段または下段に反転信号を入力し、残りの段のスイッチを三相ベクトル制御することで、同様に１系統３相ベクトル制御を行うことができる。 Tables 4 and 6 show cases where there is a faulty switch with a short failure in the U-row middle switch Um. Turn off all the semiconductor relays of the disconnected system, keep the middle stage switch always on, input an inverted signal to the upper or lower stage connected to the system to be disconnected, and perform three-phase vector control of the remaining stage switches. Thus, 1-system 3-phase vector control can be similarly performed.

Figure 2022184646000007
Figure 2022184646000007

（ショート故障：下段）
スイッチインバータ部に含まれる下段スイッチの何れかがショート故障の場合にも、故障時制御パターン１が選択され、１系統での３相ベクトル制御が実施される。この場合には、リレー制御部は故障スイッチに接続された半導体リレーを含んだ系統の三相全てを開放する。また、スイッチ制御部は故障スイッチに対応する下段全てに常時オン信号を送出し、導通とする。これにより、ショート故障のスイッチに対応した系統の三相巻線を切り離し、残りの１系統３相でモータ部の回転が継続される。これは、下段のスイッチがショート故障すると、接地電圧の電位がそのまま中段のスイッチに加わり、当該下段スイッチでは相電流を制御できなくなるためである。また、故障スイッチに接続された相の半導体リレーを開放しても、半導体リレーの順方向には電流が流れてしまうため、同系統の他の２相も同時に開放して同系統の３相全てを切り離す必要がある。 (Short-circuit failure: lower row)
If any of the lower-stage switches included in the switch inverter section has a short-circuit failure, the failure control pattern 1 is also selected, and three-phase vector control is performed in one system. In this case, the relay control unit opens all three phases of the system including the solid state relay connected to the failed switch. In addition, the switch control unit sends a constant-on signal to all the lower stages corresponding to the failed switch to make it conductive. As a result, the three-phase winding of the system corresponding to the short-circuited switch is disconnected, and the rotation of the motor section is continued with the remaining one system of three phases. This is because if the lower switch short-circuits, the ground voltage potential is directly applied to the middle switch, and the lower switch cannot control the phase current. In addition, even if the semiconductor relay of the phase connected to the failure switch is opened, current flows in the forward direction of the semiconductor relay. must be separated.

具体例としてＵ列下段スイッチＵｌがショート故障した場合について、リレー制御部とスイッチ制御部の動作を表７および表８を用いて説明する。Ｕ列下段スイッチＵｌがショート故障の故障スイッチであるため、表７に示したように、Ｕ列下段スイッチＵｌが接続されているＵ２半導体スイッチＳＳＲｕ２と、これを含む第２系統のＵ２相、Ｖ２相およびＷ２相が切り離し対象とされる。したがってリレー制御部は、第２系統に接続されているＵ２半導体リレーＳＳＲｕ２、Ｖ２半導体リレーＳＳＲｖ２およびＷ２半導体リレーＳＳＲｗ２に対してオフ信号を送出して開放し、相電流ｉｕ２、ｉｖ２およびｉｗ２が０となる。また、第１系統に接続されているＵ１半導体リレーＳＳＲｕ１、Ｖ１半導体リレーＳＳＲｖ１およびＷ１半導体リレーＳＳＲｗ１には、オン信号を送出して閉成する。 As a specific example, the operation of the relay control section and the switch control section will be described using Tables 7 and 8 when a short failure occurs in the U-row lower switch Ul. Since the U-row lower switch Ul is a failed switch due to a short failure, as shown in Table 7, the U2 semiconductor switch SSR u2 to which the U-row lower switch Ul is connected, the U2 phase of the second system including this, The V2 phase and W2 phase are targeted for disconnection. Therefore, the relay control unit sends an off signal to the U2 semiconductor relay SSR u2 , the V2 semiconductor relay SSR v2 , and the W2 semiconductor relay SSR w2 connected to the second system to open the phase currents i u2 and iv2 . and i w2 becomes 0. Also, an ON signal is sent to the U1 semiconductor relay SSR u1 , the V1 semiconductor relay SSR v1 , and the W1 semiconductor relay SSR w1 connected to the first system to close them.

また表８に示したように、スイッチ制御部は、故障スイッチが接続された第２系統のＶ列下段スイッチＶｌ、Ｗ列下段スイッチＷｌに対して常にオン信号を送出して導通とする。また、故障スイッチが接続されていない第１系統では、Ｕ列上段スイッチＵｕ、Ｖ列上段スイッチＶｕ、Ｗ列上段スイッチＷｕに対して、電流値取得工程、指令電圧算出工程、ゲート信号決定工程の各工程を実施し、１系統での三相ベクトル制御を行う。また、各列の上段スイッチに印加されるＨｉｇｈ信号とＬｏｗ信号を反転させた反転信号を、Ｕ列中段スイッチＵｍ、Ｖ列中段スイッチＶｍ、Ｗ列中段スイッチＷｍに対して印加する。 Also, as shown in Table 8, the switch control unit always sends an ON signal to the V-line lower switch Vl and W-line lower switch Wl of the second system to which the faulty switch is connected to make them conductive. Further, in the first system to which the failure switch is not connected, the current value acquisition process, the command voltage calculation process, and the gate signal determination process are performed for the U-row upper switch Uu, the V-row upper switch Vu, and the W-row upper switch Wu. Each step is performed to perform three-phase vector control in one system. In addition, an inverted signal obtained by inverting the High signal and Low signal applied to the upper switch of each column is applied to the U-column middle switch Um, the V-column middle switch Vm, and the W-column middle switch Wm.

表７、表８ではＵ列下段スイッチＵｌにショート故障の故障スイッチが存在する場合を示したが、Ｖ列下段スイッチＶｌまたはＷ列下段スイッチＷｌにショート故障が存在する場合にも、故障スイッチが接続された半導体リレーを含む系統の半導体リレー全てオフとし、上段スイッチを三相ベクトル制御し、中段スイッチに反転信号を入力し、下段スイッチを常時オンにすることで、同様に１系統３相ベクトル制御を行うことができる。 Tables 7 and 8 show the case where there is a faulty switch due to a short failure in the U-row lower switch Ul. All semiconductor relays in the system including the connected semiconductor relays are turned off, the upper switch is subjected to three-phase vector control, the reverse signal is input to the middle switch, and the lower switch is always on. can be controlled.

Figure 2022184646000008
Figure 2022184646000008
Figure 2022184646000009
Figure 2022184646000009

上述したＵ列中断スイッチＵｍまたはＵ列下段スイッチＵｌがショート故障の場合には、故障時制御パターン２を用いて、故障スイッチが含まれる列に対応した２系統の２相のみを切り離し対象として、残りの２系統４相でベクトル制御することもできる。しかし、トルク脈動を抑制するという観点からは、上述した故障時制御パターン１を用いて、１系統での３相ベクトル制御で回転を継続することが好ましい。 In the event of a short-circuit failure in the above-described U-row interrupt switch Um or U-row lower switch Ul, using the failure control pattern 2, only two phases of two systems corresponding to the row containing the failed switch are to be disconnected, Vector control can also be performed with the remaining two systems and four phases. However, from the viewpoint of suppressing torque pulsation, it is preferable to continue the rotation by three-phase vector control in one system using the failure control pattern 1 described above.

上述したＵ列上段スイッチＵｕがショート故障の場合には、故障スイッチが含まれる列に対応した２系統の２相のみを切り離し対象として、残りの２系統４相でベクトル制御することができない。これは、半導体リレーでは開放状態でも順方向に電流が流れてしまうためである。つまり、２系統の４相ベクトル制御では、ショート故障したスイッチと半導体リレーと巻線と中性点が導通しているため、開放している半導体リレーを介して中性点に電流が流れて、同じ系統の他相での相電流を適切に制御できなくなるためである。 When the U-column upper switch Uu described above has a short-circuit fault, only two phases of two systems corresponding to the column containing the failed switch are to be disconnected, and vector control cannot be performed with the remaining two systems and four phases. This is because the forward current flows in the semiconductor relay even in the open state. In other words, in 2 systems of 4-phase vector control, since the short-circuited switch, the semiconductor relay, the winding, and the neutral point are connected, current flows through the open semiconductor relay to the neutral point, This is because the phase currents in the other phases of the same system cannot be controlled appropriately.

（地絡故障：上段）
スイッチインバータ部に含まれる上段スイッチの何れかが地絡故障した場合には、電源電圧と地絡した故障スイッチが短絡し、スイッチインバータ部の全体に電圧が印加されなくなるため、モータ部を回転させることができない。 (Ground fault: upper row)
If any of the upper switches included in the switch inverter section has a ground fault, the power supply voltage and the grounded faulty switch are short-circuited, and voltage is no longer applied to the entire switch inverter section, causing the motor section to rotate. I can't.

（地絡故障：中段）
スイッチインバータ部に含まれる中段スイッチの何れかが地絡故障の場合には、故障時制御パターン２が選択され、２系統での４相ベクトル制御が実施される。この場合には、リレー制御部とスイッチ制御部の動作は、表２および表３に示したオープン故障と同様となる。つまりリレー制御部は、第１系統および第２系統における故障スイッチに対応する相の半導体リレーを開放する。また、スイッチ制御部は故障スイッチに対応する列全体にオフ信号を送出し、非導通とする。これにより、地絡故障のスイッチが含まれる列に対応した２つの相を切り離し、残りの２系統４相でモータ部の回転が継続される。これは、中段で地絡故障が発生した場合には、当該列の中段および下段の電位が接地電位となり、当該列での相電流の制御が不可能になるからである。 (Ground fault: Middle row)
If any of the middle-stage switches included in the switch inverter section has a ground fault, the failure control pattern 2 is selected and four-phase vector control is performed in two systems. In this case, the operations of the relay control section and the switch control section are similar to those of the open failure shown in Tables 2 and 3. That is, the relay control unit opens the semiconductor relays of the phases corresponding to the failed switches in the first system and the second system. Also, the switch control unit sends an off signal to the entire column corresponding to the faulty switch to make it non-conducting. As a result, the two phases corresponding to the row containing the ground-faulty switch are disconnected, and the motor continues to rotate with the remaining two systems and four phases. This is because when a ground fault occurs in the middle stage, the potentials of the middle and lower stages of the column become the ground potential, making it impossible to control the phase current in the column.

（地絡故障：下段）
スイッチインバータ部に含まれる下段スイッチの何れかが地絡故障の場合には、故障時制御パターン１が選択され、１系統での３相ベクトル制御が実施される。この場合には、リレー制御部とスイッチ制御部の動作は、表７および表８に示した下段ショート故障と同様となる。つまりリレー制御部は、故障スイッチに接続された半導体リレーを含んだ系統の三相全てを開放する。また、スイッチ制御部は故障スイッチに対応する下段全てに常時オン信号を送出し、導通とする。これにより、地絡故障のスイッチに対応した系統の三相巻線を切り離し、残りの１系統３相でモータ部の回転が継続される。これは、下段のスイッチの地絡故障は、下段のスイッチのショート故障と同様に、接地電圧の電位がそのまま中段のスイッチに加わり、当該下段スイッチでは相電流を制御できなくなるためである。また、故障スイッチに接続された相の半導体リレーを開放しても、半導体リレーの順方向には電流が流れてしまうため、同系統の他の２相も同時に開放して同系統の３相全てを切り離す必要がある。 (Ground fault: lower row)
If any one of the lower switches included in the switch inverter section has a ground fault, the failure control pattern 1 is selected, and three-phase vector control is performed in one system. In this case, the operations of the relay control section and the switch control section are the same as those of the lower stage short circuit failure shown in Tables 7 and 8. That is, the relay control unit opens all three phases of the system including the semiconductor relay connected to the failed switch. In addition, the switch control unit sends a constant-on signal to all the lower stages corresponding to the failed switch to make it conductive. As a result, the three-phase winding of the system corresponding to the ground fault switch is disconnected, and the rotation of the motor section is continued with the remaining one system of three phases. This is because, in the case of a ground fault in the lower switch, the potential of the ground voltage is directly applied to the middle switch, and the phase current cannot be controlled by the lower switch in the same way as in the short circuit failure of the lower switch. In addition, even if the semiconductor relay of the phase connected to the failure switch is opened, current flows in the forward direction of the semiconductor relay. must be separated.

上述したように本実施形態のモータ装置では、一つの回転子１０に２系統の三相巻線を備えるモータの各相を個別に制御して、回転子１０の回転を継続しながらも、スイッチ数を低減できる。また、故障検出部でスイッチインバータ部の故障を検出し、故障モードと位置に応じて最適な故障時制御パターンを選択することで、回転子１０の回転を継続することができる。また、任意のスイッチのオープン故障と中段スイッチの地絡故障では、２系統の４相を用いたベクトル制御で回転子１０の回転を継続できるため、トルクの低下を抑制することができる。 As described above, in the motor device of the present embodiment, each phase of the motor provided with two systems of three-phase windings in one rotor 10 is individually controlled, and while the rotor 10 continues to rotate, the switch number can be reduced. Further, by detecting a failure of the switch inverter section with the failure detection section and selecting an optimum failure control pattern according to the failure mode and position, the rotation of the rotor 10 can be continued. In addition, in the case of an open failure of an arbitrary switch and a ground fault of a middle stage switch, since the rotation of the rotor 10 can be continued by vector control using two systems of four phases, a decrease in torque can be suppressed.

（第１実施形態の変形例）
次に、本発明の第１実施形態の変形例について説明する。第１実施形態と重複する内容は説明を省略する。本変形例では、故障時制御パターン２において第１系統と第２系統の信号波をオフセットする際の比率を第１実施形態と異ならせる。本変形例でも第１系統の第１指令電圧ｖｖ１ ＊，ｖｗ１ ＊および第２系統の第２指令電圧ｖｖ２ ＊，ｖｗ２ ＊を算出して、Ｖ１相とＶ２相で位相の異なる信号波を求めるまでは第１実施形態と同様である。 (Modified example of the first embodiment)
Next, a modification of the first embodiment of the invention will be described. The description of the content that overlaps with the first embodiment is omitted. In this modified example, the ratio when the signal waves of the first system and the second system are offset in the failure time control pattern 2 is made different from that in the first embodiment. Also in this modification, the first command voltages v v1 * , v w1 * of the first system and the second command voltages v v2 * , v w2 * of the second system are calculated, and signals with different phases between the V1 phase and the V2 phase are calculated. It is the same as the first embodiment up to obtaining the wave.

具体例としては、Ｖ１相の振幅を１／４にして最大電圧が＋１で最小電圧が０．５となるようにオフセットし、Ｖ２相の振幅を３／４にして最大電圧が０．５で最小電圧が－１となるようにオフセットを行う。つまり、電源電圧に近い第１系統のＶ１相での信号波の最小値と、接地電圧に近い第２系統のＶ２相での信号波の最大値が同じとなるように補正してからゲート信号決定工程を実行する。ここでは、Ｖ１相とＶ２相の信号波の振幅を１：３となるように変更したが、他の比率であってもよい。 As a specific example, the amplitude of the V1 phase is 1/4 and offset so that the maximum voltage is +1 and the minimum voltage is 0.5, and the amplitude of the V2 phase is 3/4 and the maximum voltage is 0.5. Offset is performed so that the minimum voltage is -1. That is, the gate signal is corrected so that the minimum value of the signal wave in the V1 phase of the first system, which is close to the power supply voltage, and the maximum value of the signal wave in the V2 phase of the second system, which is close to the ground voltage, are the same. Execute the decision process. Here, the amplitudes of the V1-phase and V2-phase signal waves are changed to be 1:3, but other ratios may be used.

本変形例では、Ｖ１相およびＶ２相の信号波と搬送波の交点は、図７に示したものよりも高電位側になる。したがって、Ｖ１相およびＶ２相の両者において、ゲート信号がＨｉｇｈ信号になる期間が図８に示したものよりも長くなる。 In this modification, the intersections of the V1-phase and V2-phase signal waves and the carrier wave are on the higher potential side than those shown in FIG. Therefore, in both the V1 phase and the V2 phase, the period during which the gate signal is a High signal becomes longer than that shown in FIG.

上述したように本変形例のモータ装置では、Ｖ１相とＶ２相の信号波をオフセットする際に、任意の比率で振幅を変更することで、Ｖ１相とＶ２相のゲート信号におけるＨｉｇｈ信号のデューティ比を調整することが可能であり、モータ装置の回転制御における自由度が向上する。 As described above, in the motor device of this modification, when the V1-phase and V2-phase signal waves are offset, by changing the amplitude at an arbitrary ratio, the duty of the High signal in the V1-phase and V2-phase gate signals is adjusted. The ratio can be adjusted, increasing the degree of freedom in controlling the rotation of the motor device.

（第２実施形態）
第１実施形態では、モータ部として１０極６０スロットの分布巻きの構成を示したが、異なる極数、スロット数、巻回方法であってもよい。本発明の正常時制御および故障時制御は、第１系統と第２系統で誘起電圧に位相差が生じる場合に適用することができる。本発明を適用可能な条件は、曲数をＰとしスロット数をＳとしたときにＰ：Ｓの比率で表すことができる。具体的には集中巻きモータであればＰ：Ｓ＝１０：１２、１４：１０、分布巻きモータであればＰ：Ｓ＝２：１２等に適用可能である。逆に、第１系統と第２系統で誘起電圧に位相差が生じない場合には、故障時制御においてトルクが０になる瞬間が生じてしまうため、本発明は適用できない。具体的には集中巻きモータであればＰ：Ｓ＝２：３、分布巻きモータであればＰ：Ｓ＝１：３に適用することはできない。 (Second embodiment)
In the first embodiment, the distributed winding configuration of 10 poles and 60 slots was shown as the motor section, but a different number of poles, number of slots, and winding method may be used. The normal time control and the failure time control of the present invention can be applied when there is a phase difference between the induced voltages in the first system and the second system. The conditions under which the present invention can be applied can be represented by a ratio of P:S, where P is the number of songs and S is the number of slots. Specifically, P:S=10:12, 14:10 for a concentrated winding motor, and P:S=2:12 for a distributed winding motor. Conversely, if there is no phase difference between the induced voltages in the first system and the second system, the moment the torque becomes 0 in the failure control, the present invention cannot be applied. Specifically, P:S=2:3 cannot be applied to a concentrated winding motor, and P:S=1:3 cannot be applied to a distributed winding motor.

（第３実施形態）
第１実施形態では、Ｎ極１１ＮおよびＳ極１１Ｓを構成する磁石として永久磁石を用いたものを示したが、一つの回転子に対して２系統の三相巻線が用いられるモータ装置であれば、モータ部の種類に依存せず誘導機やシンクロナスリラクタンスモータ等にも適用可能である。 (Third Embodiment)
In the first embodiment, permanent magnets are used as the magnets forming the N pole 11N and the S pole 11S. For example, it can be applied to an induction machine, a synchronous reluctance motor, etc., regardless of the type of the motor section.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, but can be modified in various ways within the scope of the claims, and can be obtained by appropriately combining technical means disclosed in different embodiments. is also included in the technical scope of the present invention.

１０…回転子
１１Ｎ…Ｎ極
１１Ｓ…Ｓ極
２０…固定子
２１…コアバック部
２２…ティース部
Reference Signs List 10 Rotor 11 N N pole 11 S S pole 20 Stator 21 Core back portion 22 Teeth portion

Claims (12)

回転軸を中心に回転可能に配置された回転子と、内周に複数のティース部が形成された固定子を有するモータ部と、
前記モータ部に電力を供給するスイッチインバータ部と、
前記スイッチインバータ部に含まれる各スイッチを制御するスイッチ制御部とを備えるモータ装置であって、
前記複数のティース部には、Ｕ１相、Ｖ１相およびＷ１相からなる第１系統の三相巻線と、Ｕ２相、Ｖ２相およびＷ２相からなる第２系統の三相巻線とが巻回されており、
前記スイッチインバータ部は、第１電位と第２電位の間にＵ列スイッチ群、Ｖ列スイッチ群およびＷ列スイッチ群が並列に接続され、
前記Ｕ列スイッチ群に前記Ｕ１相および前記Ｕ２相が接続され、前記Ｖ列スイッチ群に前記Ｖ１相および前記Ｖ２相が接続され、前記Ｗ列スイッチ群に前記Ｗ１相および前記Ｗ２相が接続され、
前記第１系統と前記第２系統では、誘起電圧の位相が異なり、
前記スイッチインバータ部と、前記Ｕ１相、前記Ｖ１相、前記Ｗ１相、前記Ｕ２相、前記Ｖ２相および前記Ｗ２相との間には、それぞれＵ１半導体リレー、Ｖ１半導体リレー、Ｗ１半導体リレー、Ｕ２半導体リレー、Ｖ２半導体リレー、およびＷ２半導体リレーが接続されており、
前記各半導体リレーを制御するリレー制御部を備えることを特徴とするモータ装置。 a motor section having a rotor arranged to be rotatable about a rotation axis; and a stator having a plurality of teeth formed on its inner periphery;
a switch inverter unit that supplies power to the motor unit;
A motor device comprising a switch control section for controlling each switch included in the switch inverter section,
A first system of three-phase windings composed of U1, V1, and W1 phases and a second system of three-phase windings composed of U2, V2, and W2 phases are wound around the plurality of teeth. has been
In the switch inverter unit, a U-switch group, a V-switch group and a W-switch group are connected in parallel between a first potential and a second potential,
The U1-phase and the U2-phase are connected to the U-sequence switch group, the V1-phase and the V2-phase are connected to the V-sequence switch group, and the W1-phase and the W2-phase are connected to the W-sequence switch group. ,
The phase of the induced voltage is different between the first system and the second system,
U1 semiconductor relays, V1 semiconductor relays, W1 semiconductor relays, and U2 semiconductor relays are provided between the switch inverter unit and the U1 phase, the V1 phase, the W1 phase, the U2 phase, the V2 phase, and the W2 phases, respectively. A relay, a V2 semiconductor relay, and a W2 semiconductor relay are connected,
A motor device comprising a relay control section for controlling each of the semiconductor relays. 請求項１に記載のモータ装置であって、
前記Ｕ列スイッチ群は、前記第１電位から順にＵ列上段スイッチ、Ｕ列中段スイッチおよびＵ列下段スイッチが直列接続され、
前記Ｖ列スイッチ群は、前記第１電位から順にＶ列上段スイッチ、Ｖ列中段スイッチおよびＶ列下段スイッチが直列接続され、
前記Ｗ列スイッチ群は、前記第１電位から順にＷ列上段スイッチ、Ｗ列中段スイッチおよびＷ列下段スイッチが直列接続され、
前記Ｕ列上段スイッチと前記Ｕ列中段スイッチの間に前記Ｕ１相が接続され、前記Ｕ列中段スイッチと前記Ｕ列下段スイッチの間に前記Ｕ２相が接続され、
前記Ｖ列上段スイッチと前記Ｖ列中段スイッチの間に前記Ｖ１相が接続され、前記Ｖ列中段スイッチと前記Ｖ列下段スイッチの間に前記Ｖ２相が接続され、
前記Ｗ列上段スイッチと前記Ｗ列中段スイッチの間に前記Ｗ１相が接続され、前記Ｗ列中段スイッチと前記Ｗ列下段スイッチの間に前記Ｗ２相が接続されていることを特徴とするモータ装置。 The motor device according to claim 1,
The U-column switch group includes a U-column upper switch, a U-column middle switch, and a U-column lower switch connected in series in order from the first potential,
The V-string switch group includes a V-string upper switch, a V-string middle switch, and a V-string lower switch connected in series in order from the first potential,
In the W-series switch group, a W-series upper switch, a W-series middle switch, and a W-series lower switch are connected in series in order from the first potential,
The U1 phase is connected between the U row upper switch and the U row middle switch, and the U2 phase is connected between the U row middle switch and the U row lower switch,
The V1 phase is connected between the V-string upper switch and the V-string middle switch, and the V2 phase is connected between the V-string middle switch and the V-string lower switch,
The motor device is characterized in that the W1 phase is connected between the W row upper switch and the W row middle switch, and the W2 phase is connected between the W row middle switch and the W row lower switch. . 請求項１または２に記載のモータ装置であって、
前記故障検出部が、前記スイッチインバータ部に正常動作しない故障スイッチの故障モードと故障位置を検出した場合には、
前記リレー制御部は、前記故障モードに前記故障位置に基づいて、前記何れかの半導体リレーを開放し、
前記スイッチ制御部は、前記故障モードに前記故障位置に基づいて、前記スイッチインバータ部を制御することを特徴とするモータ装置。 The motor device according to claim 1 or 2,
When the failure detection unit detects the failure mode and failure position of the failure switch that does not operate normally in the switch inverter unit,
The relay control unit opens one of the semiconductor relays based on the failure position in the failure mode,
The motor device, wherein the switch control section controls the switch inverter section based on the failure mode and the failure position. 請求項３に記載のモータ装置であって、
前記故障モードがオープン故障または地絡故障の場合には、
前記リレー制御部は、前記第１系統および前記第２系統における前記故障位置の列に接続された前記半導体リレーを開放し、
前記スイッチ制御部は、前記スイッチインバータ部における前記故障位置に対応する列全体にオフ信号を送出することを特徴とするモータ装置。 The motor device according to claim 3,
If the failure mode is open failure or ground fault,
The relay control unit opens the semiconductor relays connected to the failure position columns in the first system and the second system,
The motor device, wherein the switch control section sends an off signal to the entire row corresponding to the fault position in the switch inverter section. 請求項３に記載のモータ装置であって、
前記故障モードがショート故障の場合には、
前記リレー制御部は、前記故障スイッチが接続されている前記第１系統または前記第２系統に接続されている前記半導体リレーを開放することを特徴とするモータ装置。 The motor device according to claim 3,
If the failure mode is a short failure,
The motor device, wherein the relay control unit opens the semiconductor relay connected to the first system or the second system to which the failure switch is connected. 請求項３に記載のモータ装置であって、
前記故障モードがショート故障であり、前記故障位置が前記各スイッチ群において前記第１電位に一番近いものでない場合には、
前記リレー制御部は、前記第１系統および前記第２系統における前記故障位置の列に接続された前記半導体リレーを開放し、
前記スイッチ制御部は、前記スイッチインバータ部における前記故障位置に対応する列全体にオフ信号を送出することを特徴とするモータ装置。 The motor device according to claim 3,
if the failure mode is a short failure and the failure location is not the one closest to the first potential in each of the switch groups;
The relay control unit opens the semiconductor relays connected to the failure position columns in the first system and the second system,
The motor device, wherein the switch control section sends an off signal to the entire row corresponding to the fault position in the switch inverter section. 請求項１から６の何れか一つに記載のモータ装置であって、
前記スイッチ制御部は、信号波と搬送波の比較によりパルス信号を生成し、前記各スイッチをＰＷＭ（Ｐｕｌｔｈ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調制御することを特徴とするモータ装置。 The motor device according to any one of claims 1 to 6,
The motor device according to claim 1, wherein the switch control unit generates a pulse signal by comparing a signal wave and a carrier wave, and controls each switch by PWM (Pulth Width Modulation) modulation. 請求項７に記載のモータ装置であって、
前記スイッチインバータ部に正常動作しない故障スイッチが含まれる場合には、
前記信号波は、前記第１系統と前記第２系統とで位相が異なり、振幅が互いにオフセットされていることを特徴とするモータ装置。 The motor device according to claim 7,
If the switch inverter section includes a faulty switch that does not operate normally,
The motor device according to claim 1, wherein the signal waves have different phases in the first system and the second system, and the amplitudes are offset from each other. 請求項７または８に記載のモータ装置であって、
前記スイッチインバータ部に正常動作しない故障スイッチが含まれない場合には、
前記信号波は、前記第１系統と前記第２系統とで振幅および位相が同じであることを特徴とするモータ装置。 The motor device according to claim 7 or 8,
If the switch inverter section does not include a faulty switch that does not operate normally,
The motor device according to claim 1, wherein the signal wave has the same amplitude and phase between the first system and the second system. 請求項１から９の何れか一つに記載のモータ装置であって、
前記三相巻線は、前記ティース部の複数にまとめて巻回された分布巻きとして構成されていることを特徴とするモータ装置。 The motor device according to any one of claims 1 to 9,
The motor device according to claim 1, wherein the three-phase windings are configured as distributed windings that are collectively wound around a plurality of the teeth. 請求項１から９の何れか一つに記載のモータ装置であって、
前記三相巻線は、個々の前記ティース部に巻回された集中巻きとして構成されていることを特徴とするモータ装置。 The motor device according to any one of claims 1 to 9,
The motor device according to claim 1, wherein the three-phase winding is configured as a concentrated winding wound around each of the teeth. 一つの回転子に対して第１系統および第２系統の三相巻線を備え、インバータスイッチ部からの出力により回転するモータ装置の駆動方法であって、
前記インバータスイッチ部の故障スイッチを検出する故障検出工程と、
前記故障スイッチの検出結果に応じて、前記第１系統および前記第２系統の三相巻線と前記スイッチインバータ部の間に接続された半導体リレーを制御するリレー制御工程と、
前記第１系統および前記第２系統の各相における電流値を取得する電流値取得工程と、
前記各相の前記電流値に基づいて、前記第１系統に対する第１指令電圧および前記第２系統に対する第２指令電圧を算出する指令電圧算出工程と、
搬送波の電圧と、前記第１指令電圧および前記第２指令電圧を比較して、前記第１系統と前記第２系統についてのゲート信号を決定するゲート信号決定工程と、
前記ゲート信号に基づいて前記インバータスイッチ部のオン信号／オフ信号を決定するインバータスイッチ制御工程と、を備えることを特徴とするモータ装置の駆動方法。
A method for driving a motor device provided with three-phase windings of a first system and a second system for one rotor and rotated by an output from an inverter switch unit,
a failure detection step of detecting a failure switch of the inverter switch unit;
a relay control step of controlling a semiconductor relay connected between the three-phase windings of the first system and the second system and the switch inverter unit according to the detection result of the faulty switch;
a current value acquisition step of acquiring a current value in each phase of the first system and the second system;
a command voltage calculating step of calculating a first command voltage for the first system and a second command voltage for the second system based on the current values of the respective phases;
a gate signal determination step of comparing the carrier wave voltage with the first command voltage and the second command voltage to determine gate signals for the first system and the second system;
and an inverter switch control step of determining an ON signal/OFF signal for the inverter switch section based on the gate signal.
JP2021092616A 2021-06-01 2021-06-01 Motor device and how to drive the motor device Active JP7097576B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021092616A JP7097576B1 (en) 2021-06-01 2021-06-01 Motor device and how to drive the motor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021092616A JP7097576B1 (en) 2021-06-01 2021-06-01 Motor device and how to drive the motor device

Publications (2)

Publication Number Publication Date
JP7097576B1 JP7097576B1 (en) 2022-07-08
JP2022184646A true JP2022184646A (en) 2022-12-13

Family

ID=82356945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021092616A Active JP7097576B1 (en) 2021-06-01 2021-06-01 Motor device and how to drive the motor device

Country Status (1)

Country Link
JP (1) JP7097576B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008154318A (en) * 2006-12-14 2008-07-03 Meiji Univ Nine switch inverter independently driving two ac motor units and its control method
JP2016103957A (en) * 2014-11-28 2016-06-02 株式会社小松製作所 Control device for rotary electric machine and control method for rotary electric machine
JP2017127117A (en) * 2016-01-14 2017-07-20 三菱電機株式会社 Operation control apparatus and operation control method for motor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008154318A (en) * 2006-12-14 2008-07-03 Meiji Univ Nine switch inverter independently driving two ac motor units and its control method
JP2016103957A (en) * 2014-11-28 2016-06-02 株式会社小松製作所 Control device for rotary electric machine and control method for rotary electric machine
JP2017127117A (en) * 2016-01-14 2017-07-20 三菱電機株式会社 Operation control apparatus and operation control method for motor

Also Published As

Publication number Publication date
JP7097576B1 (en) 2022-07-08

Similar Documents

Publication Publication Date Title
JP5095042B1 (en) Motor drive device
US20090302792A1 (en) AC rotating machine with improved drive for its stator coil
EP3163743B1 (en) Motor drive device
US10951151B2 (en) Drive device
JP4691897B2 (en) Electric motor drive system
JP4856493B2 (en) 2-motor simultaneous drive system and its control device
JP2001157487A (en) Controller for electric rotating machine
KR20040068872A (en) Apparatus for controlling electric motor
US20160099618A1 (en) Electric rotating machine
US9214882B2 (en) Control device and method for determining the rotor angle of a synchronous machine
JP4867307B2 (en) Inverter dead time compensation device
US9178455B2 (en) Control device and method for determining the rotor angle of a synchronous machine
WO2023276368A1 (en) Motor device and method for driving motor device
JP2008160920A (en) Wire connection pattern switching unit
KR20160102571A (en) Permanent magnet rotating electric machine control device
JP2022184646A (en) Motor device and driving method of motor device
JP2008125233A (en) Apparatus and method for driving motor
JP7086358B1 (en) Motor device and how to drive the motor device
JP2011030385A (en) Motor drive and method of determining relative position of rotor equipped in motor
JP7424583B2 (en) Rotating electrical machine control device
JP2017034767A (en) Sensorless drive method for three-phase brushless motor
JP7086357B1 (en) Motor device and how to drive the motor device
JP6590457B2 (en) Vehicle drive control device and vehicle drive control method
JP2023013146A (en) Motor device and motor device driving method
JP6435665B2 (en) Electric motor drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220617

R150 Certificate of patent or registration of utility model

Ref document number: 7097576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150