JP2022178157A - 表示装置の製造方法および保持基板 - Google Patents

表示装置の製造方法および保持基板 Download PDF

Info

Publication number
JP2022178157A
JP2022178157A JP2021084730A JP2021084730A JP2022178157A JP 2022178157 A JP2022178157 A JP 2022178157A JP 2021084730 A JP2021084730 A JP 2021084730A JP 2021084730 A JP2021084730 A JP 2021084730A JP 2022178157 A JP2022178157 A JP 2022178157A
Authority
JP
Japan
Prior art keywords
substrate
holding substrate
transferred
section
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021084730A
Other languages
English (en)
Inventor
圭介 浅田
Keisuke Asada
一幸 山田
Kazuyuki Yamada
健一 武政
Kenichi Takemasa
大樹 磯野
Daiki ISONO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2021084730A priority Critical patent/JP2022178157A/ja
Priority to TW111118017A priority patent/TWI815447B/zh
Priority to US17/746,263 priority patent/US20220375895A1/en
Publication of JP2022178157A publication Critical patent/JP2022178157A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Led Devices (AREA)

Abstract

【課題】保持基板一枚当たりから取れる発光素子の数量を増やすことができる表示装置の製造方法および保持基板を提供する。【解決手段】表示装置の製造方法は、保持基板の複数の第１アライメントマークの位置に基づき、保持基板の面における第１基準位置を取得するステップと、保持基板と、被移送基板とを、第１基準位置と、被移送基板の面における第２基準位置との位置が合うように位置合わせするステップと、を有する。保持基板は、一の方向から見て、第１区画と、複数の第２区画と、に区画される。第２区画は、一の方向から見て所定の間隔で配置される。第１区画は、一の方向から見て複数の第２区画同士の間隙の一部に備えられる。第１区画は、第２区画より光の透過率が高く、光が透過する、第１アライメントマークを形成する。【選択図】図１

Description

本開示は、表示装置の製造方法および保持基板に関する。
赤色、緑色および青色などの発光素子を組み合わせて画素とする表示装置がある。画素を構成する発光素子は、発光素子を保持する保持基板から、表示装置の被移送基板に移送される。表示装置の製造プロセスでは、発光素子を保持する保持基板を、直接被移送基板に押し付けて、複数の発光素子の移送を一括して行う技術が用いられる場合がある。
発光素子を保持する保持基板を、直接被移送基板に押し付けて複数の発光素子の移送を行う際、保持基板の位置と、被移送基板の位置との、位置合わせがされる。保持基板と被移送基板との位置合わせは、保持基板が備えるアライメントマークと、被移送基板が備えるアライメントマークとの位置を合わせることにより行われる。
特許文献１には、導電性粒子が分散された異方性導電膜に、異方性導電膜と回路基板とを位置合わせするためのアライメントマークを、導電性粒子を凝集させて形成することが開示されている。
特開２０２１－４９８８号公報
保持基板が備えるアライメントマークは、保持基板の発光素子を保持すべき領域の一部に、発光素子を保持しない領域を形成して、その形成された領域に備えられていた。このため、アライメントマークを備える領域の分、保持基板一枚当たりから取れる発光素子の数量が低下していた。さらに、表示装置の製造工程において、保持基板から被移送基板に一括して発光素子を移送した後に、被移送基板の、保持基板のアライメントマークを備える領域と対応する領域に、発光素子を移送する工程が発生していた。
本開示は、上記の課題に鑑みてなされたものであって、保持基板一枚当たりから取れる発光素子の数量を増やすことができる表示装置の製造方法および保持基板を提供することを目的とする。
上記目的を達成するための本開示に係る表示装置の製造方法は、保持基板の複数の第１アライメントマークの位置に基づき、前記保持基板の面における第１基準位置を取得するステップと、前記保持基板と、被移送基板とを、前記第１基準位置と、被移送基板の面における第２基準位置との位置が合うように位置合わせするステップと、を有し、前記保持基板は、一の方向から見て、複数の第１区画と、複数の第２区画と、に区画され、前記第２区画は、前記一の方向から見て所定の間隔で配置され、前記第１区画は、前記一の方向から見て複数の前記第２区画同士の間隙の一部に備えられ、前記第１区画は、前記第２区画より光の透過率が高く、前記一の方向から見て、光が透過する、前記第１アライメントマークを形成する。
上記目的を達成するための本開示に係る保持基板は、一の方向から見て、複数の第１区画と、複数の第２区画と、に区画され、前記第２区画は、前記一の方向から見て所定の間隔で配置され、前記第１区画は、前記一の方向から見て複数の前記第２区画同士の間隙の一部に備えられ、前記第１区画は、前記第２区画より光の透過率が高く、一の方向から見て、光が透過する、アライメントマークを形成する。
図１は、本実施形態に係る保持基板の概念底面図である。 図２は、図１の要部の詳細図である。 図３Ａは、図２のＡ－Ａ断面矢視における断面図である。 図３Ｂは、図３Ａの変形例を示す断面図である。 図４は、被移送基板の概念平面図である。 図５Ａは、表示装置の製造方法における、第１基準位置を取得するステップを示す概念図である。 図５Ｂは、表示装置の製造方法における、第２基準位置を取得するステップを示す概念図である。 図５Ｃは、表示装置の製造方法における、位置合わせするステップを示す概念図である。 図５Ｄは、表示装置の製造方法における、保持基板を被移送基板に押し付けるステップを示す概念図である。 図６は、表示装置の製造方法に係る保持基板の概念平面図である。 図７は、表示装置の製造方法に係る被移送基板の概念平面図である。 図８は、表示装置の製造方法に係る保持基板と被移送基板とを位置合わせした状態を示す概念平面図である。 図９は、変形例に係る保持基板の要部の詳細図である。
本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本開示を実施するための形態について、以下に、図１から４を参照して説明する。図１は、本実施形態に係る保持基板の概念底面図である。図２は、図１の要部の詳細図である。図３Ａは、図２のＡ－Ａ断面矢視における断面図である。図３Ｂは、図３Ａの変形例を示す断面図である。図４は、被移送基板の概念平面図である。
また、以下の説明では、保持基板１００の第１領域１１０の面を、Ｘ軸およびＹ軸と平行なＸＹ平面とし、また、ＸＹ平面と直交する軸をＺ軸とする。また、図１におけるＸ軸と平行な方向のうち右から左へ向かう方向をＸ＋方向、また、Ｘ＋方向と逆の方向をＸ－方向と呼ぶことがある。また、図１におけるＹ軸と平行な方向のうち下から上へ向かう方向をＹ＋方向、また、Ｙ＋方向と逆の方向をＹ－方向と呼ぶことがある。また、図１におけるＺ軸と平行な方向のうち、紙面に向かう方向をＺ＋方向、また、Ｚ＋方向と逆の方向をＺ－方向と呼ぶことがある。
＜第１実施形態＞
図１に示す保持基板１００に保持される複数の発光素子Ｄが、被移送基板２００（図４参照）に移送される。
＜発光素子＞
発光素子Ｄは、所定の色の光を発光する。発光素子Ｄは、第１面１０１の面の直交方向から見て、３μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤを備える表示装置１０は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、無機発光ダイオードの大きさを限定するものではない。また、発光素子Ｄは、ミニＬＥＤであってもよい。
発光素子Ｄは、図示しない第１電極接続層、発光層および第２電極接続層が、この順で積層した積層構造を有する。発光素子Ｄは、成長基板上で、半導体の結晶を成長させて上述した積層構造を形成する。発光層が窒化ガリウム系材料（ＧａＮ）の場合、第１電極接続層は、例えばＮ型ＧａＮであり、第２電極接続層はＰ型ＧａＮである。発光素子Ｄの第１電極接続層と第２電極接続層とに通電することで、発光層が所定の色の光を発光する。発光素子Ｄが発光する光は、赤色、青色、黄緑色または緑色など、いずれの色でもよい。具体的には、発光素子Ｄから発光する各色の光の中心波長は、赤色の場合約６１０ｎｍ、青色の場合約４７０ｎｍ、緑色の場合約５０５ｎｍ、または黄緑色の場合５７０ｎｍである。
＜保持基板＞
保持基板１００は、板形状の基板である。保持基板１００は、図１に示すように、保持基板１００の中央に第１領域１１０と、保持基板１００の外縁である縁１０２Ａと、縁１０２Ａの第１領域１１０を挟んだ反対側の保持基板１００の外縁である縁１０２Ｂとを有する。保持基板１００は、透光性を有する材料でできている。保持基板１００は、半導体の薄膜の結晶を成長させるための、いわゆる成長基板である。保持基板１００は例えばサファイア基板である。保持基板１００は、第２面１２０に、複数の凸部１２２がパターン状に形成された、いわゆる、パターン化サファイア基板（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）である。
なお、保持基板１００は、成長基板に限られず、移送するために発光素子Ｄを一時的に保持する移送基板であってもよい。この場合において、保持基板１００は、ガラス系材料や樹脂系材料などの板材で作られ、発光素子Ｄを、例えば、接着シートを介して第２面１２０に保持する。以下、保持基板１００は、成長基板として説明する。
＜第１領域＞
第１領域１１０は、図１及び図２に示すように、複数の第１区画１１２および複数の第２区画１１４を備える。本実施形態では、第１領域１１０の中心１１６は、Ｚ＋方向から見た保持基板１００の中心の位置と一致する。
＜第１区画＞
第１区画１１２は、図２、図３Ａおよび図３Ｂに示すように、ＸＹ平面と平行で平坦な第１面１０１を有する。第１区画１１２は、図２に示すように、Ｚ＋方向から見て複数の第２区画１１４同士の間隙の一部に備えられる。第１区画１１２は、複数の第２区画１１４同士の間隙により形成される格子線の一部に備えられる。第１区画１１２は、図２に示すように、Ｚ＋方向から見て十字形状を有する。複数の第２区画１１４同士の間隙に備えられる第１区画１１２の、第１面１０１の面に沿うＸ＋方向における幅ｗは、図３Ａおよび図３Ｂに示すように、複数の第２区画１１４同士の間隔ｄよりも小さい。Ｚ＋方向から見た第１区画１１２の形状は、例えば２つの直線を組み合わせた形状であってもよい。
第１区画１１２の第１面１０１は、図３Ａおよび図３Ｂに示すように、第２区画１１４の第２面１２０より起伏の高低差が小さい。第１区画１１２の第１面１０１は、例えば平滑な面である。図３Ａ）において、第１面１０１は、第２面１０２よりもＺ方向に高い位置で平滑な面となる。図３Ｂにおいて、第１面１０１は、第２面１０２よりもＺ方向に低く平滑な面となる。第１面１０１は第２面１０２より起伏の高低差が小さいため、第１区画１１２は、第２区画１１４より光の透過率が高くなる。第１区画１１２は、第１面１０１と、第１面１０１と反対面との間で、所定の光量の光を透過する。
第１区画１１２は、図１に示すように、第１領域１１０に複数備えられる。複数の第１区画１１２は、第１領域１１０の中心１１６を中心として点対称の位置に、それぞれ備えられる。例えば、複数の第１区画１１２が、第１区画１１２Ａと第１区画１１２Ｂを有する場合、第１区画１１２Ａは第１領域１１０の中心１１６から見てＸ＋方向かつＹ＋方向にある縁１０２Ａ側に備えられ、第１区画１１２Ｂは、第１領域１１０を挟んだ縁１０２Ａと反対の、中心１１６から見てＸ－方向かつＹ－方向にある縁１０２Ｂ側に備えられる。第１区画１１２は、図２に示すように、第２区画１１４によって囲まれる。また、保持基板１００が、第２区画１１４の第２面１２０に発光素子Ｄを備える場合、第１区画１１２は、複数の発光素子Ｄ同士によって形成される複数の間隙に渡って備えられる。
＜第２区画＞
第２区画１１４は、図２、図３Ａおよび図３Ｂに示すように、Ｚ＋方向から見て第２面１２０を有する区画である。第２区画１１４は、Ｚ＋方向から見て所定の間隔で配置される。第２区画１１４は、図１に示すように、Ｚ＋方向から見て格子状に配置される。第２面１２０は、図３Ａおよび図３Ｂに示すように、第１面１０１より凸部１２２の起伏の高低差が大きい。第２面１２０は、凸部１２２の起伏により、第２面１２０を透過する光が反射するため、光の透過率が第１面１０１より低い。
第２面１２０の凸部１２２は、微細なパターンとして周期的に形成された、光を反射する構造体により形成される。光を反射する構造体は、例えば、第２面１２０の直交方向に突出した円錐形、半球形、ピラミッド形または柱形といった形状を有する。
第２面１２０の凸部１２２は、例えばＰＰＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ；パターン化サファイア基板）を形成するのと同じプロセスで形成することができる。第２面１２０の凸部１２２は、例えば、エッチング処理技術や、いわゆるナノインプリント技術により形成することができる。
図３Ａにおいて、第２面１２０の凸部１２２が、ドライエッチング処理により形成される場合について、以下に説明する。ドライエッチング処理前の保持基板の第１領域１１０の面は、平滑な面であってもよく、また、予め凹凸がパターン状に形成された面であってもよい。ドライエッチング処理前の第１領域１１０の面が平滑な面を有する保持基板１００を用いる場合には、第１区画１１２をフォトレジストで被覆して、かつ第２区画１１４をフォトレジストで被覆しない。この場合、第１区画１１２はドライエッチング処理されず、平滑な面のまま残り、第２区画１１４の第２面１２０は、ドライエッチング処理されて、凸部１２２のパターンが形成される。
また、図３Ｂにおいて、第１領域１１０の面に凸部１２２のパターンが形成された保持基板を用いる場合には、第１区画１１２をフォトレジストで被覆せず、かつ第２区画１１４をフォトレジストで被覆する。この場合、第１区画１１２がドライエッチング処理されて第１面１０１は平滑な面となり、第２区画１１４の第２面１２０はドライエッチング処理されず、凸部１２２のパターンのまま残る。このようにして、第２面１２０の凸部１２２はドライエッチング処理により形成される。また、ドライエッチング処理に用いられるマスクは、例えば、保持基板１００の第１領域１１０の全面にフォトレジストを塗布してフォトレジスト膜を形成して、フォトレジスト膜の第１区画１１２または第２区画１１４のいずれかに相当する領域を、リソグラフィによって感光させて形成することができる。
＜被移送基板＞
被移送基板２００は、図４に示すように、板形状の基板である。被移送基板２００は、例えば、表示装置１０のアレイ基板になる。被移送基板２００は、被移送領域２１０に、発光素子Ｄが移送されて、表示領域となる。被移送基板２００は、図４に示すように、被移送領域２１０、周辺領域２１４および複数の第２アライメントマーク２０３を有する。被移送基板２００は、例えば、表示領域にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）回路、信号線、走査線が形成されたアレイ基板である。
被移送領域２１０は、複数の画素を備えることにより、表示領域を形成する。被移送領域２１０は、所定の位置に、発光素子Ｄが移送される。被移送領域２１０は、Ｚ＋方向から見て、保持基板１００の第１領域１１０と同等の大きさを有する。被移送領域２１０は、発光素子Ｄよりも先に移送された他の発光素子を備えてもよい。周辺領域２１４は、被移送領域２１０の外周に備えられる。
複数の第２アライメントマーク２０３は、図４に示すように、被移送基板２００をＺ＋方向から見て、被移送領域２１０の面とともに見える面に備えられる。複数の第２アライメントマーク２０３は、被移送領域２１０の中心２１２を中心とする点対称の位置に備えられる。複数の第２アライメントマーク２０３は、例えば、周辺領域２１４に備えられる。複数の第２アライメントマーク２０３は、周辺領域２１４に限られず、被移送領域２１０に備えられてもよい。この場合において、複数の第２アライメントマーク２０３は、保持基板１００の複数の第１アライメントマーク１０３と対応する位置に備えられる。
図４に示すように、第２アライメントマーク２０３Ａは、周辺領域２１４の、例えば、被移送領域２１０の中心２１２から見てＸ＋方向かつＹ＋方向に備えられ、また、第２アライメントマーク２０３Ｂは、周辺領域２１４の、第２アライメントマーク２０３Ｂと被移送領域２１０の中心２１２とを結んだ線上の、被移送領域２１０の中心２１２から見て、Ｘ－方向かつＹ－方向に備えられる。すなわち、第２アライメントマーク２０３Ａと第２アライメントマーク２０３Ｂとは、被移送基板２００の周辺領域２１４の、被移送領域２１０の中心２１２を中心として被移送領域２１０を挟んだ対角となる位置に備えられる。なお、第２アライメントマーク２０３Ａと第２アライメントマーク２０３Ｂとは、被移送領域２１０を挟んだ対角となる位置に限られず、第２アライメントマーク２０３Ａと、第２アライメントマーク２０３Ｂとを結んだ線が、被移送領域２１０の中心２１２を通り、被移送領域２１０の外縁のいずれか１辺と平行となるよう備えられてもよい。
第２アライメントマーク２０３は、回路が形成される金属層に形成される。第２アライメントマーク２０３は、被移送基板２００の積層構造のうち、回路が形成される金属層に備えられる。被移送基板２００は、第２アライメントマーク２０３の位置により、発光素子Ｄと接続するための電極の位置を、精度よく規定することができる。なお、第２アライメントマーク２０３は、被移送基板２００が備える複数の金属層のうち、いずれの金属層に備えられてもよい。第２アライメントマーク２０３は、例えば、いわゆるゲート電極層またはソース電極層が形成される金属層に形成されていてもよい。
なお、被移送基板２００に発光素子Ｄが移送されると、表示装置１０になる。表示装置１０は、複数の画素を制御して画像を表示する。画素は、複数の異なる色の光を発光する発光素子Ｄを含む。表示装置１０は、被移送基板２００上に複数の画素を備える。
画素は、行列状に配置される。画素は、例えば、青色の光を発光する発光素子と、赤色の光を発光する発光素子と、緑色の光を発光する発光素子とを、それぞれ備える。以下の説明において、発光素子Ｄの発光する光の色は、特定されない。
＜第１実施形態に係る表示装置の製造方法＞
第１実施形態に係る表示装置の製造方法について、以下に、図５Ａから図８を参照して説明する。図５Ａは、表示装置の製造方法における、第１基準位置を取得するステップを示す概念図である。図５Ｂは、表示装置の製造方法における、第２基準位置を取得するステップを示す概念図である。図５Ｃは、表示装置の製造方法における、位置合わせするステップを示す概念図である。図５Ｄは、表示装置の製造方法における、保持基板を被移送基板に押し付けるステップを示す概念図である。図６は、表示装置の製造方法に係る保持基板の概念平面図である。図７は、表示装置の製造方法に係る被移送基板の概念平面図である。図８は、表示装置の製造方法に係る保持基板と被移送基板とを位置合わせした状態を示す概念平面図である。表示装置の製造方法は、保持基板の第１基準位置を取得するステップと、被移送基板の第２基準位置を取得するステップと、保持基板と被移送基板とを位置合わせするステップとを含む。
表示装置の製造方法は、図示しないアライメント装置を用いて行われる。アライメント装置は、カメラＣ１、カメラＣ２、ライトＬ、ハンドラＨ、テーブルＴ並びに図示しない画像処理部および制御部を備える。カメラＣ１は、保持基板１００の、第１領域１１０を備える面と反対の面の全域を撮像する。カメラＣ２は、被移送基板２００の、被移送領域２１０を備える面の全域を撮像する。ライトＬは、保持基板１００の第１領域１１０に対して、所定の光量の光を照射する。ライトＬは、調光機能を有していてもよい。ハンドラＨは、図５Ａに示すように、保持基板１００を空中で保持することが可能であり、また、保持基板１００を空中で保持した状態で、Ｚ方向に移動させることが可能である。テーブルＴは、図５Ｂに示すように、被移送基板２００を、保持することができ、また、被移送基板２００を保持した状態で、Ｘ方向およびＹ方向に移動することが可能である。ここで、テーブルＴは、被移送基板２００を、被移送領域２１０がＺ＋方向となる向きに保持する。テーブルＴは、Ｘ軸方向およびＹ軸方向に移動可能である。テーブルＴは、移動可能な範囲にハンドラＨを含む。テーブルＴは、さらに、Ｚ軸周りに回転可能であってもよい。画像処理部は、カメラＣ１が撮像した画像データ、およびカメラＣ２が撮像した画像データに対して所定の画像処理を行う。制御部は、アライメント装置の各部を制御する。
保持基板１００は、図５Ａに示すように、ハンドラＨに、第１領域１１０の面がＺ－方向を向くよう保持される。ここで、ハンドラＨに保持された保持基板１００は、発光素子Ｄを保持する面側にライトＬを備え、保持基板１００の第１領域１１０を備える面と反対の面側にカメラＣ１を備える。
被移送基板２００は、図５Ｂに示すように、アライメント装置のテーブルＴに、被移送領域２１０の面の直交方向がＺ＋方向となる向きに保持される。テーブルＴに保持された被移送基板２００は、Ｚ＋方向側にカメラＣ２を備える。カメラＣ２は、テーブルＴに保持される被移送基板２００を撮像する。カメラＣ２で撮像された画像データは、画像処理部に送られる。
＜第１基準位置を取得するステップ＞
第１基準位置を取得するステップにおいて、図５Ａに示すように、アライメント装置は、ライトＬから、保持基板１００の第１領域１１０に向けて、所定の光量の光を照射して、ライトＬから光を照射した状態の保持基板１００を、カメラＣ１で撮像する。カメラＣ１で撮像された画像データは、画像処理部に送られる。画像処理部は、カメラＣ１から送られた画像データを画像処理して、複数の第１アライメントマーク１０３を認識する。また、画僧処理部は、図６に示すように、画像データから、認識した複数の第１アライメントマーク１０３に基づいて、第１基準位置１３０を取得する。
具体的には、アライメント装置は、保持基板１００の第１領域１１０と反対の面から、保持基板１００に向けてライトＬにより照射する。ライトＬから照射された光のうち、保持基板１００の第１区画１１２に照射された光は、第１面１０１から第１面１０１の反対の面へと透過する。また、ライトＬから照射された光のうち、保持基板１００の第２区画１１４に照射された光は、第２面１２０の凸部１２２の起伏に反射して減衰する。これにより、ライトＬから保持基板１００の第２区画１１４に照射されて第１領域１１０の面と反対に透過する光は、保持基板１００の第１区画１１２に照射されて第１領域１１０の面と反対に透過する光よりも、光量が少なくなる。すなわち、ライトＬから保持基板１００の第２区画１１４に照射された光は、第１領域１１０の面と反対に透過する光の光量が、所定の光量以下に遮断される。ここで、「所定の光量」とは、予め規定される光量である。される光のうち、第１面１０１から第１面１０１の反対の面へと透過した光は、第１面１０１の反対の面側に備えられるカメラＣ１に撮像される。
画像処理部は、被移送基板２００が、第１区画１１２Ａおよび第１区画１１２Ｂについて、画像データに基づいて、第１区画１１２Ａと、第１区画１１２Ｂに相当する部分を、それぞれ第１アライメントマーク１０３Ａと、第１アライメントマーク１０３Ｂと認識する。画像処理部は、カメラＣ１で撮像された画像データについて、複数の画像領域に分割して、それぞれの画像領域について輝度を取得する。画像処理部は、取得した複数の画像領域のうち、所定の輝度以上となっている複数の画像領域を、それぞれ複数の第１アライメントマーク１０３と認識して、第１基準位置１３０を取得する。ここで、所定の輝度は、予め規定される輝度である。画像データ上の第１区画１１２に相当する画像領域は、所定の光量の光が透過して、所定の輝度以上となっており、画像データの第２区画１１４に相当する画像領域は、第１区画１１２に相当する画像領域より低い輝度となっている。画像処理部は、画像データの、所定の輝度以上である画像領域を結合し、結合した画像領域の形状に基づいて、第１アライメントマーク１０３を認識して、第１アライメントマーク１０３の中心１０４の位置の座標を取得する。より具体的には、画像処理部は、画像データにおける第１アライメントマーク１０３Ａと認識した画像領域の形状の中心１０４Ａの位置の座標と、第１アライメントマーク１０３Ｂと認識した画像領域の形状の中心１０４Ｂの位置の座標とを、それぞれ取得する。
その後、画像処理部は、第１アライメントマーク１０３Ａの中心１０４Ａの位置の座標と、第１アライメントマーク１０３Ｂの中心１０４Ｂの位置の座標とに基づいて、特定の位置を取得して、第１基準位置１３０とする。画像処理部により取得される特定の位置は、例えば、第１アライメントマーク１０３Ａの中心１０４Ａの位置の座標と、第１アライメントマーク１０３Ｂの中心１０４Ｂの位置の座標との中間の位置である。この場合において、第１基準位置１３０は、第１領域１１０内に取得される。画像処理部は、取得した第１基準位置１３０の座標を取得する。画像処理部は、取得した第１基準位置１３０のアライメント装置におけるＸ方向の座標およびＹ方向の座標を取得してもよい。第１基準位置１３０は、一点に限られず、複数の異なる位置の点であってもよい。
＜第２基準位置を取得するステップ＞
第２基準位置を取得するステップにおいて、図５Ｂに示すように、アライメント装置は、カメラＣ２で撮像する。また、画像処理部は、図７に示すように、カメラＣ２で撮像された画像データを画像処理して、第２アライメントマーク２０３を認識する。また、画像処理部は、認識した複数の第２アライメントマーク２０３の、中心２０４の位置の座標を取得する。また、画像処理部は、取得した複数の第２アライメントマーク２０３の中心２０４の位置の座標に基づき、第２基準位置２２０を取得する。なお、第２基準位置を取得するステップと、第１基準位置を取得するステップとの時系列における前後は問わない。第２基準位置を取得するステップと、第１基準位置を取得するステップとは、同時期に行われてもよい。
具体的には、第２基準位置を取得するステップにおいて、アライメント装置は、カメラＣ２で、被移送基板２００を撮像する。画像処理部は、カメラＣ２で撮像された画像データに基づき、被移送基板２００の縁２０２Ａ側に備えられる第２アライメントマーク２０３Ａの中心２０４Ａの位置の座標と、被移送基板２００の縁２０２Ｂ側に備えられる第２アライメントマーク２０３Ｂの中心２０４Ｂの位置の座標とを取得する。画像処理部は、第２アライメントマーク２０３Ａの中心２０４Ａの位置の座標と、第２アライメントマーク２０３Ｂの中心２０４Ｂの位置の座標とに基づいて、特定の位置を取得して、第２基準位置２２０とする。画像処理部により取得される特定の位置は、例えば、第２アライメントマーク２０３Ａの中心２０４Ａの位置の座標と、第２アライメントマーク２０３Ｂの中心２０４Ｂの位置の座標との中間の位置である。画像処理部は、取得した第２基準位置２２０の座標を取得する。画像処理部は、取得した第２基準位置２２０の、アライメント装置におけるＸ方向の座標およびＹ方向の座標を取得してもよい。なお、第２基準位置２２０は、一点に限られず、複数の異なる位置の点であってもよい。
＜位置合わせするステップ＞
位置合わせするステップにおいて、図５Ｃに示すように、アライメント装置は、保持基板１００と、被移送基板２００とが合うよう、被移送基板２００を保持するテーブルＴをＸＹ方向に移動させて、位置合わせを行う。具体的には、アライメント装置は、取得した保持基板１００の第１基準位置１３０の座標と、取得した被移送基板２００の第２基準位置２２０の座標とについて、Ｘ方向の差およびＹ方向の差をそれぞれ取得する。その後、アライメント装置は、取得したＸ方向の差およびＹ方向の差の分だけ、テーブルＴを移動させて、被移送基板２００の第２基準位置２２０を、保持基板１００の第１基準位置１３０と合わせる。
＜保持基板を被移送基板に押し付けるステップ＞
アライメント装置は、図５Ｄに示すように、保持基板１００と被移送基板２００とを位置決めした後、ハンドラＨをＺ－方向に移動させる。ハンドラＨに保持される保持基板１００は、被移送基板２００の位置まで降下して、第２面１２０に保持する発光素子Ｄを、被移送基板２００の被移送領域２１０に対して、Ｚ－方向に所定の負荷を掛けて押し付ける。複数の発光素子Ｄは、被移送基板２００に押し付けられることで、被移送基板２００に設けられた複数の電極と、低融点金属部材を介して接触した状態となる。
表示装置の製造方法は、さらに、保持基板１００は、被移送基板２００に押し付けられた状態で、第１面１０１と反対面側に備えられる図示しない加熱レーザ装置から、所定の波長の加熱レーザ光を照射される。これにより、照射された加熱レーザ光を吸収した被移送基板２００の被移送領域２１０の低融点金属部材は溶融して、保持基板１００に保持される発光素子Ｄと、被移送基板２００の電極とを接続する。また、表示装置の製造方法は、さらに、保持基板１００は、加熱レーザ光を照射された後に、保持基板１００の第１面１０１と反対面に備えられる切除レーザ装置から、切除レーザ光を照射される。照射された切除レーザ光を吸収した発光素子Ｄの第２面１２０との界面部は、変質して、第２面１２０と発光素子Ｄとを離脱させる。このようにして、表示装置の製造方法により、保持基板１００に保持される発光素子Ｄが、被移送基板２００へ移送される。
（変形例）
図９は、変形例に係る保持基板の要部の詳細図である。保持基板１００の第１区画１１２は、図９に示すように、複数の第２区画１１４を囲んでよい。この場合、第１区画１１２は、複数の第２区画１１４を、Ｚ＋方向から見て中心１１６を中心とする十字形状に囲むよう、複数の第２区画１１４同士の間隙に形成される。これにより、第１区画１１２で囲まれる面積が大きくなるので、図５Ａ中に示すライトＬから照射される光が第１面１０１を透過することによって形成される第１アライメントマーク１０３を、カメラＣ１が認識しやすくなる。さらに、第１区画１１２は、複数の第２区画１１４に囲まれてもよい。これにより、ライトＬの光を照射した場合の、保持基板１００を撮像した画像データにおける第１区画１１２に相当する画像領域における輝度と、第２区画１１４に相当する画像領域における輝度との差を、カメラＣ１で認識しやすくなるので、第１アライメントマーク１０３の中心１０４の位置の座標を、さらに精度よく取得することができる。なお、Ｚ＋方向から見た第１区画１１２の形状は、十字形状に限られず、円形、三角形、四角形または六角形のような多角形であってもよい。また、Ｚ＋方向から見た第１区画１１２の形状は、複数の形状を組み合わせたものであってもよい。
以上説明したように、表示装置の製造方法は、保持基板１００の複数の第１アライメントマーク１０３の位置に基づき、保持基板１００の面における第１基準位置を取得するステップと、被移送基板２００の複数の第２アライメントマーク２０３の位置に基づき、被移送基板２００の面における第２基準位置２２０を取得するステップと、保持基板１００と、被移送基板２００とを、第１基準位置１３０と、第２基準位置２２０との位置が合うように位置合わせするステップと、を有する。保持基板１００は、Ｚ＋方向から見て、複数の第１区画１１２と、複数の第２区画１１４と、に区画される。第２区画１１４は、Ｚ＋方向から見て所定の間隔で配置される。第１区画１１２は、Ｚ＋方向から見て複数の第２区画１１４同士の間隙の一部に備えられる。第１区画１１２は、第２区画１１４より光の透過率が高い。第１区画１１２は、Ｚ＋方向から見て、光が透過する第１アライメントマーク１０３を形成する
これにより、保持基板１００は、第１アライメントマーク１０３であって、第２区画１１４より光の透過率が高い複数の第１区画１１２と、複数の第２区画１１４とを有するので、第１面１０１の第１区画１１２を透過する所定の光量の光を、第１アライメントマーク１０３として認識することが可能となる。また、保持基板１００の第１アライメントマーク１０３を形成する複数の第１区画１１２は、発光素子Ｄを保持するための複数の第２区画１１４同士の間隙の一部に備えられており、従来技術のように、発光素子Ｄを保持すべき領域である第２区画１１４に第１アライメントマーク１０３を備えていないので、保持基板１００が保持する発光素子Ｄの数量を多くすることができる。また、保持基板１００は、発光素子Ｄを保持すべき領域である第２区画１１４に第１アライメントマーク１０３を備えないので、表示装置の製造工程において、保持基板１００から被移送基板２００に一括して発光素子Ｄを移送した後に、被移送基板２００の第２アライメントマーク２０３を備えていた領域に、補充のため発光素子Ｄを移送する工程を必要としない。
第１区画１１２は、複数の第２区画１１４に囲まれてもよい。
これにより、第１区画１１２は複数の第２区画１１４に囲まれるので、保持基板１００の第１領域１１０の面と反対の面から光を照射された場合に、第１領域１１０の面側での第１区画１１２に相当する領域における輝度と、第２区画１１４に相当する領域における輝度との差をより明確にすることができ、第１区画１１２の認識しやすさを向上することができる。
第１区画１１２は、複数の第２区画１１４を囲んでもよい。
これにより、Ｚ＋方向から見た場合に、第１区画１１２は、第２区画１１４の少なくとも１つを囲むので、第１区画１１２で囲まれる領域をより大きい面積とすることができ、第１区画１１２の認識しやすさを向上することができる。
第２区画１１４は、Ｚ＋方向から見て格子状に配置されており、第１区画１１２は、複数の第２区画１１４同士の間隙により形成される格子線の一部に備えられてもよい。
これにより、第１区画１１２は、格子状に配置される複数の第２区画１１４の間隙により形成される格子線の一部に備えられるので、第２区画１１４の形状や大きさによらず、格子線に沿った形状や大きさにすることできる。
Ｚ＋方向から見て、第１区画１１２は第１面１０１を有し、第２区画１１４は第２面１２０を有しており、第２面１２０は、第１面１０１より起伏が大きくてよい。
これにより、第２区画１１４の第２面１２０は、第１区画１１２の第１面１０１より起伏が大きいので、第２面１２０は、第２面１２０の直交方向からの光の反射率が高く、第２面１２０と第２面１２０の反対面との間を透過する光の透過率よりも低くすることができる。また、第２区画１１４は、第２面１２０の直交方向からの光の反射率が高いので、第２面１２０の直交方向からの光を第２面１２０の直交方向以外の方向に反射させることができる。
保持基板１００の複数の第１区画１１２および複数の第２区画１１４は、保持基板１００の第１領域１１０に備えられており、保持基板１００の第１基準位置１３０は、第１領域１１０内に取得されてもよい。
これにより、保持基板１００は、第１基準位置１３０を第１領域１１０内に取得するので、被移送基板２００の第２基準位置２２０と位置合わせすることにより、保持基板１００と被移送基板２００との位置合わせが可能となる。また、保持基板１００は、第１基準位置１３０を第１領域１１０内に取得するので、第１領域１１０内の発光素子Ｄの位置を第１基準位置１３０として、被移送基板２００の第２基準位置２２０と位置合わせとすることが可能となる。
保持基板１００は、Ｚ＋方向から見て、複数の第１区画１１２と、複数の第２区画１１４と、に区画される。第１区画１１２は、Ｚ＋方向から見て、複数の第２区画１１４同士の間隙の一部に備えられる。第１区画１１２は、第２区画１１４より光の透過率が高い。第１区画１１２は、第１アライメントマーク１０３を形成する。
これにより、保持基板１００は、第２区画１１４より光の透過率が高い複数の第１区画１１２と、複数の第２区画１１４とを有するので、第１面１０１の第１区画１１２を透過する所定の光量の光を、第１アライメントマーク１０３として認識することが可能となる。また、保持基板１００の第１アライメントマーク１０３を形成する複数の第１区画１１２は、発光素子Ｄを保持するための複数の第２区画１１４同士の間隙の一部に備えられており、従来技術のように、発光素子Ｄを保持すべき領域である第２区画１１４に第１アライメントマーク１０３を備えないので、保持基板１００が保持する発光素子Ｄの数量を多くすることができる。また、保持基板１００は、発光素子Ｄを保持すべき領域である第２区画１１４に第１アライメントマーク１０３を備えないので、表示装置の製造工程において、保持基板１００に保持される発光素子Ｄを被移送基板２００に移送した後に、被移送基板２００の第２アライメントマーク２０３を備えていた領域に、補充のため発光素子Ｄを移送する工程を必要としない。
以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。
例えば、被移送基板は、被移送領域が、保持基板１００の第１領域１１０より大きくてもよい。被移送領域が、第１領域１１０の大きさに相当する領域を複数備える場合において、複数の第２アライメントマークは、被移送基板の周辺領域に、第１領域１１０の大きさに相当する領域ごとに備えられており、第２基準位置は、第１領域１１０の大きさに相当する領域ごとの複数の第２アライメントマークに基づいて取得される。
１０ 表示装置
１００ 保持基板
１０１ 第１面
１０２Ａ、１０２Ｂ 縁
１０３、１０３Ａ、１０３Ｂ 第１アライメントマーク
１０４、１０４Ａ、１０４Ｂ 第１アライメントマークの中心
１１０ 第１領域
１１２ 第１区画
１１４ 第２区画
１１６ 第１領域の中心
１２０ 第２面
１２２ 凸部
１３０ 第１基準位置
２００ 被移送基板
２０２Ａ、２０２Ｂ 縁
２０３、２０３Ａ、２０３Ｂ 第２アライメントマーク
２０４、２０４Ａ、２０４Ｂ 第２アライメントマークの中心
２１０ 被移送領域
２１２ 被移送領域の中心
２１４ 周辺領域
２２０ 第２基準位置
Ｄ 発光素子
ｄ 複数の発光素子同士の間隔
ｗ 第１区画の幅
Ｃ１、Ｃ２ カメラ
Ｈ ハンドラ
Ｌ ライト
Ｔ テーブル

Claims (8)

  1. 保持基板の複数の第１アライメントマークの位置に基づき、前記保持基板の面における第１基準位置を取得するステップと、
    前記保持基板と、被移送基板とを、前記保持基板の前記第１基準位置と、前記被移送基板の面における第２基準位置が合うように位置合わせするステップと、を有し、
    前記保持基板は、一の方向から見て、複数の第１区画と、複数の第２区画と、に区画され、
    前記第１区画は、前記一の方向から見て複数の前記第２区画同士の間隙の一部に備えられており、前記第２区画より光の透過率が高く、前記一の方向から見て、光が透過する、前記第１アライメントマークを形成する表示装置の製造方法。
  2. 前記第１区画は、前記第２区画に囲まれる請求項１に記載の表示装置の製造方法。
  3. 前記第１区画は、前記第２区画を囲む請求項１または２に記載の表示装置の製造方法。
  4. 複数の前記第２区画は、前記一の方向から見て格子状に配置されており、
    複数の前記第１区画は、格子状に配置される複数の前記第２区画同士の間隙により形成される格子線の一部に備えられる請求項１から３のいずれか一項に記載の表示装置の製造方法。
  5. 前記一の方向から見て、前記第１区画は第１面を有し、前記第２区画は第２面を有しており、
    前記第２面は、前記第１面より高低差が大きい起伏を備える請求項１から４のいずれか一項に記載の表示装置の製造方法。
  6. 複数の前記第１区画および複数の前記第２区画は、前記保持基板の第１領域に備えられており、
    前記保持基板の前記第１基準位置は、前記第１領域内に取得される請求項１から５のいずれか一項に記載の表示装置の製造方法。
  7. 前記被移送基板は、前記保持基板の前記第１領域と対応する被移送領域と、前記被移送領域の外に複数の第２アライメントマークとを備え、
    前記第２基準位置は、複数の前記第２アライメントマークに基づいて取得される請求項６に記載の表示装置の製造方法。
  8. 一の方向から見て、複数の第１区画と、複数の第２区画と、に区画され、
    前記第２区画は、前記一の方向から見て所定の間隔で配置され、
    前記第１区画は、前記一の方向から見て複数の前記第２区画同士の間隙の一部に備えられ、
    前記第１区画は、前記第２区画より光の透過率が高く、一の方向から見て、光が透過する、第１アライメントマークを形成する保持基板。
JP2021084730A 2021-05-19 2021-05-19 表示装置の製造方法および保持基板 Pending JP2022178157A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021084730A JP2022178157A (ja) 2021-05-19 2021-05-19 表示装置の製造方法および保持基板
TW111118017A TWI815447B (zh) 2021-05-19 2022-05-13 顯示裝置之製造方法及保持基板
US17/746,263 US20220375895A1 (en) 2021-05-19 2022-05-17 Manufacturing method of display device and holding substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021084730A JP2022178157A (ja) 2021-05-19 2021-05-19 表示装置の製造方法および保持基板

Publications (1)

Publication Number Publication Date
JP2022178157A true JP2022178157A (ja) 2022-12-02

Family

ID=84102915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021084730A Pending JP2022178157A (ja) 2021-05-19 2021-05-19 表示装置の製造方法および保持基板

Country Status (3)

Country Link
US (1) US20220375895A1 (ja)
JP (1) JP2022178157A (ja)
TW (1) TWI815447B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400628B2 (ja) * 2007-02-01 2010-01-20 ウシオ電機株式会社 液晶パネルの貼り合せ方法
KR101414830B1 (ko) * 2011-11-30 2014-07-03 다이닛뽕스크린 세이조오 가부시키가이샤 얼라이먼트 방법, 전사 방법 및 전사장치
JP2014194520A (ja) * 2013-02-28 2014-10-09 Hitachi High-Technologies Corp 基板貼り合わせ装置及び基板貼り合わせ用具
JP2015158603A (ja) * 2014-02-24 2015-09-03 株式会社Sat 基板の貼り合せ装置
KR20210011790A (ko) * 2019-07-23 2021-02-02 캐논 톡키 가부시키가이샤 얼라인먼트 기구, 얼라인먼트 방법, 성막 장치 및 성막 방법

Also Published As

Publication number Publication date
US20220375895A1 (en) 2022-11-24
TW202301004A (zh) 2023-01-01
TWI815447B (zh) 2023-09-11

Similar Documents

Publication Publication Date Title
CN109196424A (zh) 微型装置的无掩模并行取放转印
US7755207B2 (en) Wafer, reticle, and exposure method using the wafer and reticle
WO2019082759A1 (ja) Ｌｅｄチップの検査方法、その検査装置及びｌｅｄディスプレイの製造方法
JP6438536B2 (ja) Ｌｅｄチップグループのアレイを含むディスプレイモジュール
KR20210134309A (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
US8741535B2 (en) Laser irradiation device and method of fabricating organic light emitting display device using the same
CN107742623B (zh) 显示基板、有机发光器件及膜层蒸镀检测方法、显示装置
JP2022520755A (ja) ディスプレイ用発光素子の転写方法およびディスプレイ装置
TWI679716B (zh) 可撓性電子裝置之製造方法
JP2002368289A (ja) 樹脂形成素子、画像表示装置及び照明装置とその製造方法
JP2002344028A (ja) 素子の転写方法及び画像表示装置の製造方法
TWM643626U (zh) 雷射誘導向前轉移系統、雷射誘導向前轉移裝置、已轉移了光學元件的受體基板的製造系統以及顯示器的製造系統
KR20200126234A (ko) 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
JP2022178157A (ja) 表示装置の製造方法および保持基板
JP2023512830A (ja) 発光素子を有するユニットピクセル、ピクセルモジュール及びディスプレイ装置
WO2012157409A1 (ja) 露光装置及び遮光板
JP2003208106A (ja) 素子転写方法、電子応用装置、画像表示装置、樹脂形成素子の製造方法及び画像表示装置の製造方法
JP2006100791A (ja) ウェハ及びレチクル並びにそのウェハとレチクルを用いた露光方法
EP3199987A1 (en) Pattern structure and method of manufacturing the same
KR20210113009A (ko) 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
TWI808833B (zh) 保持基板及顯示裝置之製造方法
JP2003077984A (ja) 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法
WO2019146017A1 (ja) 蒸着マスクおよび蒸着マスクの製造方法
KR20110035355A (ko) 칩 코팅 방법 및 칩 코팅 시스템
US20220216367A1 (en) Electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240425