JP2022176744A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2022176744A JP2022176744A JP2021083323A JP2021083323A JP2022176744A JP 2022176744 A JP2022176744 A JP 2022176744A JP 2021083323 A JP2021083323 A JP 2021083323A JP 2021083323 A JP2021083323 A JP 2021083323A JP 2022176744 A JP2022176744 A JP 2022176744A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bonding material
- semiconductor element
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 200
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 206
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 75
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000011109 contamination Methods 0.000 abstract description 12
- 238000005245 sintering Methods 0.000 abstract description 3
- 238000003825 pressing Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 239000002923 metal particle Substances 0.000 description 11
- 239000003960 organic solvent Substances 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 229910001111 Fine metal Inorganic materials 0.000 description 5
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Images
Landscapes
- Die Bonding (AREA)
Abstract
【課題】半導体素子に有機汚染が生じることを抑制することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置100は、半導体素子1と、接合材3と、基板2とを備えている。接合材3は、半導体素子1を接合している。基板2は、基準面21と、凹部22および凸部23の少なくともいずれかとを含んでいる。基準面21は、実装領域10を有している。実装領域10には、接合材3によって半導体素子1が接合されている。凹部22は、基準面21から凹んでいる。凸部23は、基準面21から突出している。基板2の凹部22および凸部23の少なくともいずれかは、実装領域10から半導体素子1と接合材3との焼結接合時の加圧領域の外側まで伸びている。
【選択図】図1
【解決手段】半導体装置100は、半導体素子1と、接合材3と、基板2とを備えている。接合材3は、半導体素子1を接合している。基板2は、基準面21と、凹部22および凸部23の少なくともいずれかとを含んでいる。基準面21は、実装領域10を有している。実装領域10には、接合材3によって半導体素子1が接合されている。凹部22は、基準面21から凹んでいる。凸部23は、基準面21から突出している。基板2の凹部22および凸部23の少なくともいずれかは、実装領域10から半導体素子1と接合材3との焼結接合時の加圧領域の外側まで伸びている。
【選択図】図1
Description
本開示は、半導体装置および半導体装置の製造方法に関するものである。
電力用の半導体装置には、スイッチング素子または整流素子として絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)およびダイオード等の半導体素子が搭載されている。電力用の半導体装置は、パワーモジュールと呼ばれることもある。電力用の半導体装置に用いられる半導体素子は、例えば、縦型半導体素子である。縦型半導体素子は、裏面電極と、表面電極とを有している。裏面電極の全面には、金属膜が形成されている。表面電極の一部には、金属膜が形成されている。縦型半導体素子は、縦型半導体素子に大電流を流すための配線構造を有している。具体的には、裏面電極は、基板電極に電気的に接続され、表面電極は、配線用の金属板によって外部端子に電気的に接続されている。
また、電力損失の低減の観点から、近年、例えば、炭化珪素(SiC)、窒化ガリウム(GaN)のようなワイドギャップ半導体材料が用いられた半導体素子が開発されている。ワイドギャップ半導体材料が用いられた半導体素子は、高い耐熱性を有している。このため、ワイドギャップ半導体材料が用いられた半導体素子は、大電流が流れた高温状態において動作することができる。ワイドギャップ半導体材料が用いられた半導体素子の高い耐熱性が発揮されるためには、高い耐熱性を有する接合材が必要である。しかしながら、現状、鉛フリーかつ高い耐熱性を有するはんだ材は、見出されていない。このため、はんだ材に代わる焼結性金属接合材料が用いられた電力用半導体装置が検討されている。
焼結性金属接合材料は、接合前において、金属微粒子、有機溶剤および保護膜を含んでいる。保護膜は、金属微粒子を覆っている。焼結性金属接合材料は、金属微粒子がその金属の融点よりも低い温度において焼結される現象(拡散接合)を利用して、接合材(焼結性金属接合材料)と被接合材との間に接合を生じさせる。具体的には、接合材の金属微粒子は、拡散接合によって半導体素子の電極の金属膜および基板の表面に接合される。金属微粒子同士は、拡散接合によって接合される。拡散接合によって接合された金属微粒子の融点は、金属微粒子の本来の融点である。金属微粒子の本来の融点は、拡散接合時における加熱温度よりも高い。このため、焼結性金属接合材料である接合材は、拡散接合時における加熱温度よりも高い耐熱性を有している。
接合材として焼結性金属接合材料が用いられる場合、緩衝材が半導体素子、接合材および基板を加圧した状態で半導体素子、接合材および基板が加熱されることによって、半導体素子が接合材によって基板に接合される。
例えば、特開2006-156574号公報(特許文献1)に記載の半導体装置(回路装置)は、半導体素子と、基板(導電パターン)と、接合材(固着材)とを含んでいる。
上記公報に記載の半導体装置の基板には、溝が設けられている。しかしながら、緩衝材を用いた接合材と基板との接合方法について記載されていない。このため、緩衝材と溝との関係も記載されていない。よって、仮に、焼結性金属接合材料が接合材として用いられ、かつ加圧される加圧領域に溝が配置された状態で半導体素子、基板および接合材が緩衝材によって加圧された場合、接合材の有機成分が加圧領域に残る。したがって、半導体素子に有機汚染が生じる。
本開示は上記課題に鑑みてなされたものであり、その目的は、半導体素子に有機汚染が生じることを抑制することができる半導体装置および半導体装置の製造方法を提供することである。
本開示の半導体装置は、半導体素子と、接合材と、基板とを備えている。接合材は、半導体素子を接合している。基板は、基準面と、凹部および凸部の少なくともいずれかとを含んでいる。基準面は、実装領域を有している。実装領域には、接合材によって半導体素子が接合されている。凹部は、基準面から凹んでいる。凸部は、基準面から突出している。基板の凹部および凸部の少なくともいずれかは、実装領域から半導体素子と接合材との焼結接合時の加圧領域の外側まで伸びている。
本開示の半導体装置によれば、基板の凹部および凸部の少なくともいずれかは、実装領域から半導体素子と接合材との焼結接合時の加圧領域の外側まで伸びている。このため、緩衝材によって加圧されることで半導体素子が基板に接合される場合、接合材の有機成分を緩衝材と凹部との間または緩衝材と凸部との間から半導体装置の外に排出させることができる。よって、半導体素子に有機汚染が生じることを抑制することができる。
以下、実施の形態について図に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。
実施の形態1.
図1~図5を用いて、実施の形態1に係る半導体装置の構成を説明する。
図1~図5を用いて、実施の形態1に係る半導体装置の構成を説明する。
図1に示されるように、本実施の形態に係る半導体装置100は、半導体素子1と、基板2と、接合材3とを含んでいる。
半導体素子1は、例えば、スイッチング素子または整流素子として構成されている。半導体素子1は、例えば、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)である。半導体素子1は、電力用の半導体素子であってもよい。電力用の半導体素子1は、パワー半導体素子と呼ばれることもある。半導体素子1の厚みは、例えば、200μmである。半導体素子1の短手方向の寸法は、例えば、5mmである。半導体素子1の長手方向の寸法は、例えば、10mmである。
本実施の形態において、半導体素子1は、複数の素子部11を含んでいる。半導体素子1は、例えば、4つの素子部11を含んでいる。
基板2は、基準面21と、凹部22および凸部23の少なくともいずれかとを含んでいる。本実施の形態において、基板2は、凹部22と凸部23の両方を含んでいる。基準面21は、実装領域10を有している。基準面21は、外周端2Eを含んでいる。
図2に示されるように、凹部22は、基準面21から凹んでいる。凸部23は、基準面21から突出している。本実施の形態において、凹部22および凸部23の少なくともいずれかは、外周端2Eまで配置されている。凹部22および凸部23の両方は、外周端2Eまで配置されている。
図1および図2に示されるように、基板2の凹部22および凸部23の少なくともいずれかは、実装領域10から半導体素子1と接合材3との焼結接合時の加圧領域の外側まで伸びている。凹部22および凸部23の両方は、実装領域10から半導体素子1と接合材3との焼結接合時の加圧領域の外側まで伸びている。なお、加圧領域とは、加圧の際に後述される緩衝材が接触する基板2の領域である。本実施の形態において、加圧領域は、後述されるレジスト層26上に設けられている。加圧領域の面内方向の寸法は、レジスト層26の面内方向の寸法よりも小さい。半導体装置100の焼結接合および加圧は、詳細に後述される。
基板2は、例えば、レジスト層26と、絶縁層27と、金属層28と、裏面金属層29とを含んでいる。レジスト層26、金属層28、絶縁層27および裏面金属層29は、この順に積層されている。レジスト層26は、金属層28上に設けられている。レジスト層26は、金属層28に対して絶縁層27とは反対側に配置されている。絶縁層27は、金属層28および裏面金属層29に挟み込まれている。裏面金属層29は、絶縁層27に対して金属層28とは反対側に配置されている。
絶縁層27の材料は、例えば、セラミックスである。絶縁層27は、平板形状を有している。金属層28および裏面金属層29の材料は、例えば、銅(Cu)である。金属層28および裏面金属層29は、例えば、ろう材によって絶縁層27に貼り付けられている。裏面金属層29は、平板形状を有している。
本実施の形態において、金属層28には、基準面21および凹部22が設けられている。凹部22は、例えば、機械的な切削加工によって設けられている。凹部22は、金属層28がエッチングされることで設けられていてもよい。凸部23は、レジスト層26によって構成されている。
レジスト層26の厚みは、例えば、30μmである。絶縁層27の厚みは、例えば、0.54mmである。金属層28および裏面金属層29の厚みは、例えば、0.8mmである。凹部22の幅(短手方向の寸法)は、例えば、0.5mmである。凹部22の深さは、例えば、0.5mmである。なお、説明の便宜のため、図2では、レジスト層26、絶縁層27および裏面金属層29の寸法比は、上記の寸法に基づいた寸法比と異なっている。
図1に示されるように、接合材3は、半導体素子1を接合している。接合材3は、半導体素子1を基準面21の実装領域10に接合している。すなわち、基準面21の実装領域10には、接合材3によって半導体素子1が接合されている。
接合材3は、例えば、焼結接合に用いられる接合材である。焼結接合では、接合材3が加熱および加圧される。接合材3は、焼結性金属接合材料である。接合材3は、例えば、銀(Ag)シンター接合材料である。
図示されないが、より詳細には、接合材3は、接合前において、金属粒子と、保護膜と、有機溶剤とを含んでいる。金属粒子は、例えば、ナノサイズの銀(Ag)粒子である。接合材3が銀(Ag)シンター接合材料である場合、金属粒子の平均粒径は100μm以下であることが望ましい。保護膜および有機溶剤は、有機成分を含んでいる。このため、接合材3は、接合前において、有機成分を含んでいる。保護膜は、金属粒子を覆うことで金属粒子を保護している。金属粒子および有機溶剤は、混合されている。このため、接合材3の塗布時において、接合材3は、ペースト状である。接合材3は、接合後において、保護膜および有機溶剤を含んでいなくてもよい。望ましくは、接合材3は、接合後において、保護膜および有機溶剤を含んでいない。すなわち、望ましくは、接合材3は、接合後において、有機成分を含んでいない。
次に、図3~図5を用いて、実施の形態1に係る半導体装置の基板2の構成を詳細に説明する。説明の便宜のため、図3~図5では、半導体素子1および接合材3は図示されていない。
図3に示されるように、本実施の形態において、基板2の実装領域10は、複数の実装部101を含んでいる。実装領域10は、例えば、4つの実装部101を含んでいる。複数の実装部101の数は、複数の素子部11の数と同じである。凹部22は、複数の溝部221を含んでいる。凹部22は、例えば、8つの溝部221を含んでいる。実装部101の各々には、2つの溝部221がそれぞれ接続されていてもよい。2つの溝部221の各々は、実装部101の2辺の中心にそれぞれ接続されていてもよい。なお、1つの実装部101に対する溝部221の数は2つに限られず、接合材3から生じ得る有機成分に応じて適宜に決められてもよい。
図4および図5に示されるように、金属層28の凹部22は、レジスト層26から露出している。凸部23は、凹部22を露出させるように配置されている。
次に、図6~図13を用いて、実施の形態1に係る半導体装置の製造方法を説明する。
図6に示されるように、半導体装置100の製造方法は、準備される工程S101と、接合される工程S102とを備えている。まず、準備される工程S101において、半導体素子1と、基板2と、接合材3とが準備される。
図6に示されるように、半導体装置100の製造方法は、準備される工程S101と、接合される工程S102とを備えている。まず、準備される工程S101において、半導体素子1と、基板2と、接合材3とが準備される。
続いて、図7に示されるように、接合材3が基板2の実装領域10に供給される。接合材3は、複数の実装部101の各々に供給される。
図8に示されるように、接合材3は、基板2の金属層28に供給される。接合材3は、例えば、メタルマスクが用いられた印刷によって基板2に塗布されることで基板2に供給される。塗布時における接合材3の厚みは、例えば、100μmである。塗布時における接合材3の厚みは、例えば、半導体装置100に要求される接合信頼性、熱抵抗および製造上のばらつき等に基づいて決定される。なお、塗布時における接合材3の厚みが増大するほど、接合材3に含まれる有機成分の絶対量も増大するため、有機汚染が生じやすい。
メタルマスクが用いられた印刷によって接合材3が供給される場合、塗布時における接合材3全体の質量に占める有機溶剤の質量の割合(質量%)は、例えば、10%以上20%以下である。有機溶剤の質量%が10%以上20%以下である場合、接合材3の塗布時において接合材3の厚みのばらつきが抑制され得る。
塗布時における接合材3が有機成分(有機溶剤および保護膜)を含んでいることによって、容易に接合材3が基板2に印刷(塗布)される。しかしながら、塗布後における接合材3が有機成分を含んでいる場合、有機成分によって有機汚染が生じることがある。また、半導体素子1と基板2との焼結接合が有機成分によって阻害されることがある。このため、塗布後における接合材3には、有機成分が残存していないことが望ましい。
具体的には、塗布後における接合材3に含まれる有機成分は、塗布時における接合材3に含まれる有機成分よりも少ないことが望ましい。塗布後における接合材3に含まれる有機成分は、例えば、塗布時における接合材3に含まれる有機成分よりも95質量%以上少ない。塗布後における接合材3に有機成分が含まれていないことがさらに望ましい。
続いて、基板2および接合材3が加熱されることで接合材3が乾燥される。例えば、基板2および接合材3は、130℃で120分間加熱される。これにより、接合材3に含まれる有機成分が揮発され、取り除かれる。具体的には、接合材3に含まれる有機溶剤の95質量%以上が取り除かれる。
続いて、図9および図10に示されるように、接合材3の上に半導体素子1が搭載される。これにより、半導体素子1が位置決めされる。半導体素子1が基板2に搭載される。
続いて、接合される工程S102において、図11および図12に示されるように、半導体素子1、基板2および接合材3が緩衝材8によって加圧された状態で加熱されることで、半導体素子1が接合材3によって実装領域10に接合される。緩衝材8は、基板2と向かい合っている。緩衝材8は、基板2とで半導体素子1および接合材3を挟み込んでいる。緩衝材8は、加圧ヘッド9によって加圧されている。半導体素子1、基板2および接合材3は、加圧ヘッド9によって加圧された緩衝材8によって加圧されている。
凹部22および凸部23の少なくともいずれかが実装領域10から緩衝材8によって加圧される加圧領域の外側まで伸びた状態で、半導体素子1が実装領域10に焼結接合によって接合される。本実施の形態において、凹部22および凸部23の両方は、実装領域10から外周端2Eまで伸びている。このため、凹部22および凸部23の両方が外周端2Eまで伸びた状態で、半導体素子1が実装領域10に焼結接合によって接合される。
例えば、半導体素子1、接合材3および基板2は、加圧ヘッド9および緩衝材8によって20MPaに加圧された状態で、300℃に加熱される。加圧される前の状態において、緩衝材8の厚みは、例えば、500μmである。半導体素子1が加圧によって傷つけられることが緩衝材8によって抑制される。緩衝材8の材料は、耐熱性および緩衝性の観点から、シリコンゴム、ポリイミドまたはフッ素系樹脂であることが望ましい。
加圧ヘッド9は、緩衝材8を加圧するように構成されている。本実施の形態において、加圧ヘッド9は、緩衝材8を介して4つの素子部11を一括で加圧するように構成されている。具体的には、加圧ヘッド9は、4つの素子部11よりも大きい面内方向の寸法を有している。
図12および図13に示されるように、緩衝材8は、加圧ヘッド9による加圧によって変形する。具体的には、緩衝材8は、加圧によって薄くなるように変形する。例えば、緩衝材8の厚みは、加圧によって加圧前の厚みである500nmよりも薄くなる。図13の白抜き矢印は、隙間GA1を通って半導体装置100の外に排出される有機成分39の流れを示している。
本実施の形態では、金属層28に凹部22が設けられているため、金属層28が凹部22において緩衝材8から露出する。具体的には、凹部22の底部は、緩衝材8と接触していない。このため、接合材3から揮発した有機成分は、凹部22と緩衝材8との隙間GA1を通って半導体装置100の外部に排出される。言い換えると、凹部22は、有機成分の排出経路として構成されている。
緩衝材8の厚みは、半導体素子1の厚みおよび加圧された後の接合材3の厚みの和よりも大きい。望ましくは、凹部22の基準面21からの凹み量は、緩衝材8の厚みから半導体素子1の厚みおよび加圧された後の接合材3の厚みの和を引いた厚みよりも大きい。本実施の形態において、緩衝材8の厚みが500μmであり、半導体素子1の厚みが200μmであり、加圧された後の接合材3の厚みが50μmであるため、凹部22の基準面21からの凹み量は、250μm以上である。
一般に、緩衝材8は、金属層28よりも大きい線膨張係数を有していることが多い。このため、焼結接合が完了した後に半導体素子1および金属層28の上に緩衝材8が配置された状態で冷却されると、金属層28よりも緩衝材8の収縮量の方が大きいことにより、金属層28から緩衝材8が剥離する。これにより、半導体素子1と緩衝材8との間に空間が形成される。このため、後述されるように、仮に半導体素子1の周囲に有機成分の排出経路(凹部22または凸部23)が設けられていない場合には、上記の空間に有機成分が入り込むため、有機汚染が生じることがある。なお、金属層28の中央部では、金属層28と緩衝材8との線膨張係数の差の影響が出にくいため、有機汚染が生じることが抑制されている。
続いて、本実施の形態の作用効果を比較例と比較しながら説明する。
図14は、比較例に係る半導体装置200を斜めから撮影した写真である。図14には、半導体素子1の角部、基板2の角部、接合材3および残存した有機成分39が図示されている。比較例に係る半導体装置200では、基板2に凹部22(図11参照)および凸部23(図11参照)が設けられていない。なお、比較例に係る半導体装置200は、凹部22(図11参照)および凸部23(図11参照)を有していない点を除いて本実施の形態に係る半導体装置100(図11参照)と同一の構成および製造方法を有している。
図14は、比較例に係る半導体装置200を斜めから撮影した写真である。図14には、半導体素子1の角部、基板2の角部、接合材3および残存した有機成分39が図示されている。比較例に係る半導体装置200では、基板2に凹部22(図11参照)および凸部23(図11参照)が設けられていない。なお、比較例に係る半導体装置200は、凹部22(図11参照)および凸部23(図11参照)を有していない点を除いて本実施の形態に係る半導体装置100(図11参照)と同一の構成および製造方法を有している。
基板2に凹部22(図11参照)または凸部23(図11参照)が設けられていない場合、加圧ヘッド9(図11参照)によって変形した緩衝材8(図11参照)は基板2に密着する。さらに、半導体素子1および接合材3の周囲が緩衝材8によって完全に囲われる。このため、有機溶剤および保護膜の揮発および分解によって発生した有機成分は、比較例に係る半導体装置200の外部に排出されない。この場合、有機成分39は、半導体素子1の周囲または半導体素子1上に残存する。残存した有機成分39が比較例に係る半導体装置200の冷却時に凝固することにより、有機汚染が生じる。
これに対して、本実施の形態に係る半導体装置100によれば、図1に示されるように、基板2の凹部22および凸部23の少なくともいずれかは、実装領域10から半導体素子1と接合材3との焼結接合時の加圧領域の外側まで伸びている。このため、図13に示されるように、加圧領域における緩衝材8の加圧によって半導体素子1が基板2に接合される場合、緩衝材8と凹部22との間に隙間GA1が形成される。よって、接合材3の有機成分39を上記の隙間GA1から半導体装置100の外に排出させることができる。したがって、半導体素子1に有機成分39による有機汚染が生じることを抑制することができる。
図13に示されるように、加圧時において、接合材3の有機成分39を隙間GA1から半導体装置100の外に排出させることができる。このため、接合材3は、加圧前において有機成分を含んでいてもよい。すなわち、加圧前における接合材3の乾燥工程において接合材3の有機成分が完全に除去されなくてもよい。よって、乾燥工程において有機成分が完全に除去される接合材3が用いられなくてもよい。したがって、半導体装置100の設計時における接合材3の自由度を向上させることができる。これにより、具体的には、接合材3の粒径、粘性およびチキソ性等の自由度を向上させることができる。
図1に示されるように、凹部22および凸部23の少なくともいずれかは、外周端2Eまで配置されている。このため、有機成分を外周端2Eから半導体装置100の外に排出させることができる。よって、半導体装置100に有機成分による有機汚染が生じることをさらに抑制することができる。
本実施の形態に係る半導体装置100の製造方法によれば、図13に示されるように、凹部22および凸部23の少なくともいずれかが実装領域10から緩衝材8によって加圧される加圧領域の外側まで伸びた状態で、半導体素子1が実装領域10に焼結接合によって接合される。このため、緩衝材8による加圧によって半導体素子1が基板2に接合される場合、緩衝材8と凹部22との間に隙間GA1が形成される。よって、接合材3の有機成分39を上記の隙間GA1から半導体装置100の外に排出させることができる。したがって、半導体装置100に有機成分39による有機汚染が生じることを抑制することができる。
図13に示されるように、凹部22の基準面21からの凹み量は、緩衝材8の厚みから半導体素子1の厚みおよび加圧された後の接合材3の厚みの和を引いた厚みよりも大きい。このため、凹部22が緩衝材8によって完全に埋められることを抑制することができる。よって、凹部22を緩衝材8から露出させることができる。したがって、有機成分の凹部22からの排出が緩衝材8によって妨げられることを抑制することができる。
実施の形態2.
次に、図15および図16を用いて、実施の形態2に係る半導体装置100の構成を説明する。実施の形態2は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
次に、図15および図16を用いて、実施の形態2に係る半導体装置100の構成を説明する。実施の形態2は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
図15に示されるように、本実施の形態に係る半導体装置100の基板2は、基準面21と、凸部23とを含んでいる。図16に示されるように、本実施の形態において、基板2は、凹部22(図1参照)を含んでいない。基板2は、レジスト層26と、金属層28とを含んでいる。金属層28には、基準面21が設けられている。金属層28には、凹部22(図1参照)が設けられていない。金属層28は、平板形状を有している。金属層28の両面は、平坦である。
レジスト層26は、金属層28に重ねられている。凸部23は、レジスト層26によって構成されている。このため、凸部23の厚みは、レジスト層26の厚みと同じである。レジスト層26の厚みは、例えば、100μmである。レジスト層26を形成するレジストが金属層28に塗布される際の印刷マスクパターンによって、レジスト層26が金属層28上に選択的に設けられている。
本実施の形態において、凸部23は、複数の突出部231を含んでいる。複数の突出部231同士は、隙間GA2を空けて配置されている。隙間GA2は、基準面21と凸部23の側面との間に設けられている。隙間GA2は、実装領域10から加圧領域の外側まで伸びている。本実施の形態において、隙間GA2は、実装領域10から外周端2Eまで伸びている。有機成分は、基準面21と凸部23との間の隙間GA2から排出され得る。
凸部23の天面の基準面21からの高さ位置(隙間GA2の深さ)は、緩衝材8(図12参照)の厚みから半導体素子1の凸部23からの突出量を引いた値よりも大きいことが望ましい。この場合、凸部23と基準面21との隙間GA2が緩衝材8(図12参照)によって埋まることが抑制される。
本実施の形態において、緩衝材8(図12参照)の厚みは、例えば、200μmである。なお、緩衝材8(図12参照)の厚みが低減された場合、緩衝材8(図12参照)による緩衝能力が低減することがある。このため、緩衝材8(図12参照)と加圧ヘッド9との間に挟み込まれるおそれのある異物の許容される大きさも小さい。よって、緩衝材8(図12参照)と加圧ヘッド9(図12参照)との間に挟み込まれるおそれのある異物を厳格に管理することが望ましい。
また、緩衝材8(図12参照)の厚みが低減された場合、複数の素子部11が緩衝材8(図12参照)によって一緒に加圧される際に、次の問題が生じることがある。すなわち、複数の素子部11同士の厚みの差、接合材3の厚みのばらつきおよび基板2の反り等によって、複数の素子部11の各々に加わる圧力がばらつくことがある。
続いて、本実施の形態の作用効果を説明する。
本実施の形態に係る半導体装置100によれば、図16に示されるように、凸部23は、レジスト層26によって構成されている。このため、レジスト層26を形成する際に、レジストの塗布工程における印刷マスクパターンのみを変更することで、凸部23を形成することができる。よって、半導体装置100の製造コストを低減することができる。
本実施の形態に係る半導体装置100によれば、図16に示されるように、凸部23は、レジスト層26によって構成されている。このため、レジスト層26を形成する際に、レジストの塗布工程における印刷マスクパターンのみを変更することで、凸部23を形成することができる。よって、半導体装置100の製造コストを低減することができる。
図16に示されるように、凸部23は、レジスト層26によって構成されている。このため、金属層28に凹部22(図1参照)を設ける必要がない。よって、平坦な金属層28を用いることができる。したがって、金属層28を加工する必要が低減されるため、半導体装置100の製造コストを低減することができる。
実施の形態3.
次に、図17を用いて、実施の形態3に係る半導体装置100の構成を説明する。実施の形態3は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
次に、図17を用いて、実施の形態3に係る半導体装置100の構成を説明する。実施の形態3は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
図17に示されるように、本実施の形態に係る半導体装置100では、凹部22および凸部23の少なくともいずれかは、加圧領域よりも外側かつ外周端2Eよりも内側まで伸びている。このため、凹部22および凸部23の少なくともいずれかは、基準面21の外周端2Eに達していない。本実施の形態において、凹部22は、加圧領域よりも外側かつ外周端2Eよりも内側まで伸びている。対向面24は、平坦である。基板2の表面には、基準面21、凹部22および凸部23が設けられている。
続いて、本実施の形態の作用効果を説明する。
本実施の形態に係る半導体装置100によれば、図17に示されるように、凹部22および凸部23の少なくともいずれかは、加圧領域よりも外側かつ外周端2Eよりも内側まで伸びている。このため、凹部22および凸部23のいずれかが外周端2Eまで伸びている場合よりも、基板2の裏面(対向面24)と表面との形状の差を小さくすることができる。よって、基板2の裏面と表面との形状の差に起因する基板2への応力集中を抑制することができる。したがって、基板2の反りを抑制することができる。
本実施の形態に係る半導体装置100によれば、図17に示されるように、凹部22および凸部23の少なくともいずれかは、加圧領域よりも外側かつ外周端2Eよりも内側まで伸びている。このため、凹部22および凸部23のいずれかが外周端2Eまで伸びている場合よりも、基板2の裏面(対向面24)と表面との形状の差を小さくすることができる。よって、基板2の裏面と表面との形状の差に起因する基板2への応力集中を抑制することができる。したがって、基板2の反りを抑制することができる。
凹部22および凸部23の少なくともいずれかは、加圧領域よりも外側かつ外周端2Eよりも内側まで伸びている。このため、凹部22および凸部23のいずれかが外周端2Eまで伸びている場合よりも、基板2の加工領域を小さくすることができる。よって、基板2の加工時間を短くできる。これにより、半導体装置100の製造時間を短くすることができる。したがって、半導体装置100の生産性が向上する。
実施の形態4.
次に、図18および図19を用いて、実施の形態4に係る半導体装置100の構成を説明する。実施の形態4は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
次に、図18および図19を用いて、実施の形態4に係る半導体装置100の構成を説明する。実施の形態4は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
図18に示されるように、本実施の形態に係る半導体装置100の半導体素子1は、2つの素子部11を含んでいる。素子部11が2つの場合も素子部11の数が4つの場合と同様の効果が得られる。金属層28は、ヒートスプレッダとして構成されている。説明の便宜のため、図18では、実装領域10の外形が一点鎖線によって示されている。
図19に示されるように、本実施の形態に係る基板2は、対向面24を含んでいる。対向面24は、基準面21と対向している。凹部22は、凹部22および凸部23(図1参照)の少なくともいずれかが伸びている方向に交差する断面において、基準面21から対向面24に向かって大きくなるように構成された幅を有している。本実施の形態では、凹部22は、凹部22が伸びている方向に交差する断面において、基準面21から対向面24に向かって大きくなるように構成された幅を有している。
凹部22の深さは、例えば、200μmである。凹部22の幅(短手方向の寸法)は、例えば、金属層28の基準面21の高さ位置において400μmである。例えば、凹部22の幅(短手方向の寸法)は、凹部22の底部において500μmである。
本実施の形態において、凹部22は、プレス加工によって金属層28に設けられている。実装領域10(図18参照)の周囲には、プレス加工によって図示されないディンプルが設けられていることが望ましい。ディンプルによって後工程における樹脂成型時の樹脂との密着性が向上する。凹部22は、ディンプルを形成するためのプレス加工においてディンプルと一緒に形成されることが望ましい。この場合、凹部22のみを形成するための追加工程が不要であるため、半導体装置100の生産性が向上する。
半導体装置100の製造工程において、例えば、1回目のプレスにおいて均一な幅を有する凹部22が形成された後に、2回目のプレスが行われてもよい。2回目のプレスにおいて凹部22の周囲がプレスされることで基準面21から対向面24に向かって大きくなるように構成された幅を有する凹部22が形成されてもよい。
続いて、本実施の形態の作用効果を説明する。
本実施の形態に係る半導体装置100によれば、図19に示されるように、凹部22は、凹部22および凸部23(図1参照)の少なくともいずれかが伸びる方向に交差する断面において、基準面21から対向面24に向かって大きくなるように構成された幅を有している。このため、凹部22の幅が一定である場合よりも、凹部22の全てが緩衝材8(図12参照)で満たされることは困難である。よって、有機成分の排出経路を確保しやすい。したがって、有機成分が半導体装置100に残留することをさらに抑制することができる。
本実施の形態に係る半導体装置100によれば、図19に示されるように、凹部22は、凹部22および凸部23(図1参照)の少なくともいずれかが伸びる方向に交差する断面において、基準面21から対向面24に向かって大きくなるように構成された幅を有している。このため、凹部22の幅が一定である場合よりも、凹部22の全てが緩衝材8(図12参照)で満たされることは困難である。よって、有機成分の排出経路を確保しやすい。したがって、有機成分が半導体装置100に残留することをさらに抑制することができる。
実施の形態5.
次に、図20から図31を用いて、実施の形態5に係る半導体装置100の構成を説明する。実施の形態5は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
次に、図20から図31を用いて、実施の形態5に係る半導体装置100の構成を説明する。実施の形態5は、特に説明しない限り、上記の実施の形態1と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態1と同一の構成には同一の符号を付し、説明を繰り返さない。
図20および図21に示されるように、本実施の形態に係る半導体装置100の基板2は、金属層28を含んでいる。金属層28には、基準面21および凸部23が設けられている。金属層28は、ヒートスプレッダとして構成されている。半導体装置100は、例えば、6つの素子部11を含んでいる。なお、説明の便宜のため、図20、図22、図25および図27では、実装領域10の外形は一点鎖線によって図示されている。
図22に示されるように、実装領域10は、例えば、6つの実装部101を含んでいる。凸部23の厚みは、例えば、200μmである。凸部23の幅(短手方向の寸法)は、例えば、500μmである。本実施の形態において、基板2は、凹部22(図1参照)を含んでいない。図23および図24に示されるように、基準面21および凸部23は、一体的に構成されている。なお、図22~図24では、説明の便宜のため、半導体素子1および接合材3が図示されていない。
本実施の形態において、凸部23は、プレス加工によって金属層28に設けられている。実装領域10の周囲には、プレス加工による図示されないディンプルが設けられていることが望ましい。凸部23は、ディンプルを形成するためのプレス加工においてディンプルと一緒に形成されることが望ましい。この場合、凸部23のみを形成するための追加工程が不要であるため、半導体装置100の生産性が向上する。
次に、図25~図31を用いて、実施の形態5に係る半導体装置の製造方法を説明する。
準備される工程S101において、半導体素子1、基板2および接合材3が準備される。
続いて、図25および図26に示されるように、実装領域10上に接合材3が配置される。接合材3の厚みは、凸部23の厚みよりも大きい。続いて、図27および図28に示されるように、接合材3上に半導体素子1が配置される。これにより、半導体素子1が位置決めされる。
続いて、図29に示されるように、接合される工程S102において、半導体素子1、接合材3および基板2が基板2と向かい合う緩衝材8によって加圧された状態で加熱されることで、半導体素子1が接合材3によって実装領域10に接合される。なお、説明の便宜のため、図29には加圧ヘッド9が図示されていない。凸部23が実装領域10から加圧領域の外側まで伸びた状態で、半導体素子1が実装領域10に焼結接合によって接合される。
図30に示されるように、半導体素子1および接合材3と緩衝材8との間には、隙間が設けられている。図31に示されるように、凸部23の側面と緩衝材との間には、隙間GA3が設けられている。
続いて、本実施の形態の作用効果を説明する。
本実施の形態に係る半導体装置100によれば、図21に示されるように、基板2は、金属層28を含んでいる。金属層28には、基準面21および凸部23が設けられている。このため、金属層28が緩衝材8によって加圧された際に、図31に示されるように、凸部23の側面と緩衝材8との間に隙間GA3を設けることができる。よって、接合材3の有機成分を隙間GA3から半導体装置100の外に排出させることができる。したがって、半導体装置100に有機成分による有機汚染が生じることを抑制することができる。
本実施の形態に係る半導体装置100によれば、図21に示されるように、基板2は、金属層28を含んでいる。金属層28には、基準面21および凸部23が設けられている。このため、金属層28が緩衝材8によって加圧された際に、図31に示されるように、凸部23の側面と緩衝材8との間に隙間GA3を設けることができる。よって、接合材3の有機成分を隙間GA3から半導体装置100の外に排出させることができる。したがって、半導体装置100に有機成分による有機汚染が生じることを抑制することができる。
実施の形態6.
次に、図32を用いて、実施の形態6に係る半導体装置100の構成を説明する。実施の形態6は、特に説明しない限り、上記の実施の形態5と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態5と同一の構成には同一の符号を付し、説明を繰り返さない。
次に、図32を用いて、実施の形態6に係る半導体装置100の構成を説明する。実施の形態6は、特に説明しない限り、上記の実施の形態5と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態5と同一の構成には同一の符号を付し、説明を繰り返さない。
図32に示されるように、本実施の形態に係る半導体装置100では、凸部23は、凹部22(図1参照)および凸部23の少なくともいずれかが伸びている方向に交差する断面において、基準面21から突出するにつれて大きくなるように構成された幅を有している。本実施の形態において、凸部23は、凸部23が伸びている方向に交差する断面において、基準面21から突出するにつれて大きくなるように構成された幅を有している。凸部23の側面と基準面21との間には、空間SPが設けられている。上記の空間SPは、上面視において、凸部23の下に設けられている。
本実施の形態において、凸部23は、プレス加工によって金属層28に設けられている。半導体素子1の周囲には、後工程における樹脂成型時の樹脂との密着性の向上のために、プレス加工による図示されないディンプルが設けられていることが望ましい。凸部23は、ディンプルを形成するためのプレス加工においてディンプルと一緒に形成されることが望ましい。この場合、凸部23のみを形成するための追加工程が不要であるため、半導体装置100の生産性が向上する。
半導体装置100の製造工程において、例えば、1回目のプレスにおいて均一な幅を有する凸部23が形成された後に、2回目のプレスが行われてもよい。2回目のプレスにおいて凸部23の天面がプレスされることで基準面21から突出するにつれて大きくなるように構成された幅を有する凸部23が形成されてもよい。
続いて、本実施の形態の作用効果を説明する。
本実施の形態に係る半導体装置100によれば、図32に示されるように、凸部23は、凹部22(図1参照)および凸部23の少なくともいずれかが伸びている方向に交差する断面において、基準面21から突出するにつれて大きくなるように構成された幅を有している。このため、凸部23の側面と基準面21との間に空間SPを設けることができる。上記の空間SPは、上面視において、凸部23の下に設けられている。よって、緩衝材8によって凸部23が凸部23の上から加圧された場合に、上記の空間SPが緩衝材8によって塞がれることが抑制されている。したがって、有機成分の排出経路を確保しやすい。これにより、有機成分が半導体装置100に残留することをさらに抑制することができる。
本実施の形態に係る半導体装置100によれば、図32に示されるように、凸部23は、凹部22(図1参照)および凸部23の少なくともいずれかが伸びている方向に交差する断面において、基準面21から突出するにつれて大きくなるように構成された幅を有している。このため、凸部23の側面と基準面21との間に空間SPを設けることができる。上記の空間SPは、上面視において、凸部23の下に設けられている。よって、緩衝材8によって凸部23が凸部23の上から加圧された場合に、上記の空間SPが緩衝材8によって塞がれることが抑制されている。したがって、有機成分の排出経路を確保しやすい。これにより、有機成分が半導体装置100に残留することをさらに抑制することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 半導体素子、2 基板、2E 外周端、3 接合材、10 接合領域、21 基準面、22 凹部、23 凸部、24 対向面、26 レジスト層、28 金属板、100 半導体装置。
Claims (9)
- 半導体素子と、
前記半導体素子を接合する接合材と、
前記接合材によって前記半導体素子が接合された実装領域を有する基準面と、前記基準面から凹んでいる凹部および前記基準面から突出している凸部の少なくともいずれかとを含む基板とを備え、
前記基板の前記凹部および前記凸部の少なくともいずれかは、前記実装領域から前記半導体素子と前記接合材との焼結接合時の加圧領域の外側まで伸びている、半導体装置。 - 前記基準面は、外周端を含み、
前記凹部および前記凸部の少なくともいずれかは、前記外周端まで配置されている、請求項1に記載の半導体装置。 - 前記基準面は、外周端を含み、
前記凹部および前記凸部の少なくともいずれかは、前記加圧領域よりも外側かつ前記外周端まで伸びている、請求項1に記載の半導体装置。 - 前記基板は、前記基準面と対向する対向面を含み、
前記凹部は、前記凹部および前記凸部の少なくともいずれかが伸びている方向に交差する断面において、前記基準面から前記対向面に向かって大きくなるように構成された幅を有している、請求項1に記載の半導体装置。 - 前記凸部は、前記凹部および前記凸部の少なくともいずれかが伸びている方向に交差する断面において、前記基準面から突出するにつれて大きくなるように構成された幅を有している、請求項1に記載の半導体装置。
- 前記基板は、金属層と、前記金属層に重ねられたレジスト層とを含み、
前記金属層には、前記基準面が設けられており、
前記凸部は、前記レジスト層によって構成されている、請求項1に記載の半導体装置。 - 前記基板は、金属層を含んでおり、
前記金属層には、前記基準面および前記凸部が設けられている、請求項1に記載の半導体装置。 - 半導体素子と、接合材と、前記半導体素子が前記接合材によって実装される実装領域を有する基準面よりも凹んだ凹部および前記基準面よりも突出した凸部の少なくともいずれかを含む基板とが準備される工程と、
前記半導体素子、前記接合材および前記基板が前記基板と向かい合う緩衝材によって加圧された状態で加熱されることで、前記半導体素子が前記接合材によって前記実装領域に接合される工程とを備え、
前記凹部および前記凸部の少なくともいずれかが前記実装領域から前記緩衝材によって加圧される加圧領域の外側まで伸びた状態で、前記半導体素子が前記実装領域に焼結接合によって接合される、半導体装置の製造方法。 - 前記緩衝材の厚みは、前記半導体素子の厚みおよび加圧された後の前記接合材の厚みの和よりも大きく、
前記凹部の前記基準面からの凹み量は、前記緩衝材の厚みから前記半導体素子の厚みおよび加圧された後の前記接合材の厚みの前記和を引いた厚みよりも大きい、請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021083323A JP2022176744A (ja) | 2021-05-17 | 2021-05-17 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021083323A JP2022176744A (ja) | 2021-05-17 | 2021-05-17 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022176744A true JP2022176744A (ja) | 2022-11-30 |
Family
ID=84234270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021083323A Pending JP2022176744A (ja) | 2021-05-17 | 2021-05-17 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022176744A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022190098A (ja) * | 2019-10-03 | 2022-12-22 | 株式会社大一商会 | 遊技機 |
-
2021
- 2021-05-17 JP JP2021083323A patent/JP2022176744A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022190098A (ja) * | 2019-10-03 | 2022-12-22 | 株式会社大一商会 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4407489B2 (ja) | 半導体装置の製造方法ならびに半導体装置の製造装置 | |
US9087924B2 (en) | Semiconductor device with resin mold | |
JP6076675B2 (ja) | 半導体装置 | |
US10262912B2 (en) | Semiconductor device | |
CN107046009B (zh) | 半导体装置 | |
CN109616460B (zh) | 电力用半导体装置 | |
JP2021027116A (ja) | 半導体装置 | |
US11251112B2 (en) | Dual side cooling power module and manufacturing method of the same | |
JP6656439B2 (ja) | 半導体装置、その製造方法および半導体モジュール | |
JP2022176744A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6480550B2 (ja) | ワイヤボンディング方法、および半導体装置 | |
JP6702800B2 (ja) | 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法 | |
JP2018006492A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2012253263A (ja) | 半導体チップおよびその製造方法 | |
JP6472568B2 (ja) | 半導体装置の製造方法 | |
JP7123688B2 (ja) | 半導体装置及びその製造方法 | |
JP2021027117A (ja) | 半導体装置 | |
WO2023171505A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
US11887933B2 (en) | Manufacturing method of semiconductor device | |
JP3447043B2 (ja) | 電子部品用パッケージ | |
JP7513212B2 (ja) | 半導体装置 | |
WO2023017680A1 (ja) | 半導体装置及びその製造方法 | |
US20240194581A1 (en) | Power module and manufacturing method therefor | |
US20230343611A1 (en) | Semiconductor device manufacturing method and molding press machine | |
JP2021145037A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240201 |