JP2022174778A - Polishing method and semiconductor chip holding structure for polishing - Google Patents
Polishing method and semiconductor chip holding structure for polishing Download PDFInfo
- Publication number
- JP2022174778A JP2022174778A JP2021080733A JP2021080733A JP2022174778A JP 2022174778 A JP2022174778 A JP 2022174778A JP 2021080733 A JP2021080733 A JP 2021080733A JP 2021080733 A JP2021080733 A JP 2021080733A JP 2022174778 A JP2022174778 A JP 2022174778A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- polishing
- semiconductor chip
- layer
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、研磨方法、及び研磨用半導体チップ保持構造に関する。 The present invention relates to a polishing method and a semiconductor chip holding structure for polishing.
半導体チップの検査では、回路面を研磨し、露出した配線層を顕微鏡で観察している。ところで、半導体チップの研磨では、その外周部の研磨速度が中心部よりも速くなる傾向がある。そのため、半導体チップの外周の研磨量が多くなる周辺ダレが問題になる。特許文献１には、この周辺ダレを防止して、平坦度を向上させる技術が記載されている。この特許文献１に記載の技術は、半導体基板への接触面積を変えるように、研磨用保持板の構造に特徴を持たせたものである。
In inspection of a semiconductor chip, the circuit surface is polished and the exposed wiring layer is observed with a microscope. By the way, in the polishing of a semiconductor chip, there is a tendency that the polishing rate of the peripheral portion is faster than that of the central portion. As a result, peripheral sag is a problem because the amount of polishing on the outer periphery of the semiconductor chip increases. Japanese Patent Laid-Open No. 2002-200000 describes a technique for preventing this peripheral sag and improving the flatness. The technique described in
特許文献１に記載の技術は、シリコンウェハ等の半導体基板の研磨を目的にしており、半導体チップの研磨を目的にしたものではない。
The technique described in
本発明は、このような事情に鑑みてなされたものであり、周辺ダレの少ない半導体チップの研磨方法、及び研磨用半導体チップ保持構造を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for polishing a semiconductor chip with less peripheral sag and a structure for holding a semiconductor chip for polishing.
前記目的を達成するために、本発明の研磨方法は、支持基板（例えば、ガラス基板２０）と半導体チップ（１）とを接合する接合第１ステップ（ＳＰ８）と、前記支持基板の上面であって、前記半導体チップの外周面（側面）を包囲する包囲層（７）を形成する包囲層形成ステップ（ＳＰ９，ＳＰ１０，ＳＰ１１）と、前記半導体チップの上面側から前記半導体チップの表面及び前記包囲層の表面を研磨する研磨ステップ（ＳＰ１２）と、を実行することを特徴とする。 In order to achieve the above object, the polishing method of the present invention comprises a bonding first step (SP8) of bonding a support substrate (for example, a glass substrate 20) and a semiconductor chip (1), and polishing the upper surface of the support substrate. a surrounding layer forming step (SP9, SP10, SP11) for forming a surrounding layer (7) surrounding the outer peripheral surface (side surface) of the semiconductor chip; and a polishing step (SP12) of polishing the surface of the layer.
また、本発明の研磨用半導体チップ保持構造は、支持基板と、該支持基板に接合された半導体チップと、該半導体チップの外周面を包囲する包囲層とを備えたことを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。 A semiconductor chip holding structure for polishing according to the present invention is characterized by comprising a supporting substrate, a semiconductor chip bonded to the supporting substrate, and an enveloping layer surrounding the outer peripheral surface of the semiconductor chip. Note that the symbols and characters in parentheses are the symbols and the like attached in the embodiment, and do not limit the present invention.
本発明によれば、研磨された半導体チップの周辺ダレを少なくすることができる。 According to the present invention, peripheral sagging of a polished semiconductor chip can be reduced.
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本実施形態を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 An embodiment of the present invention (hereinafter referred to as "the present embodiment") will be described in detail below with reference to the drawings. In addition, each figure is only shown roughly to such an extent that this embodiment can be fully understood. Moreover, in each figure, the same code|symbol is attached|subjected about a common component and a similar component, and those overlapping description is abbreviate|omitted.
（実施形態）
図１（ａ）は、本発明の実施形態である研磨用半導体チップの断面図であり、図１（ｂ）は、その平面を縮小した図である。
研磨用半導体チップ保持構造１１ａは、半導体チップ１を含んだ研磨用積層体１０と、支持基板としてのガラス基板２０と、研磨用積層体１０の外周を包囲する包囲層７とを備えている。研磨用積層体１０は、ワックス２を介してガラス基板２０の上面に接合されている。また、研磨用半導体チップ保持構造１１ａ（以下「チップ保持構造１１ａ」という。）には、研磨用積層体１０の上面を封止する接着層（第３接着層６）が形成されている。この第３接着層６及び包囲層７は、光硬化接着剤（例えば、ＵＶ接着剤）が硬化した硬化樹脂である。なお、チップ保持構造１１ａ及び研磨用積層体１０は、平面視矩形状であり、ガラス基板２０は、チップ保持構造１１ａよりも大きな円形である。
(embodiment)
FIG. 1(a) is a cross-sectional view of a semiconductor chip for polishing according to an embodiment of the present invention, and FIG. 1(b) is a reduced plan view thereof.
The polishing semiconductor
研磨用積層体１０は、半導体チップ１と、第１接着層４と、第１塗膜８と、第２接着層５と、第２塗膜９とを備える。半導体チップ１は、Ｓｉ基板１５の上面に配線層１２等が形成されたものである。この配線層１２が顕微鏡による観察対象（検査対象）である。第１接着層４は、半導体チップ１の上面に薄く積層されたものである。第１塗膜８は、第１接着層４の上面の一部領域に塗布されたものであり、目視で第１接着層４と区別することができる。第２接着層５は、第１接着層４の他の領域及び第１塗膜８の上面に積層されたものである。第２塗膜９は、第２接着層５の上面であって、第１塗膜８と異なる領域に塗布されている。第１接着層４及び第２接着層５は、第３接着層６及び包囲層７と同様に、光硬化接着剤（ＵＶ接着剤）が硬化した硬化樹脂であり、透明又は半透明である。第１塗膜８及び第２塗膜９は、例えば、有色の油性インクである。第１塗膜８及び第２塗膜９の色は、同じでもよいが、目視で容易に区別できるよう、異ならせることが好ましい。
The
図２Ａ乃至図２Ｃは、本発明の実施形態である研磨方法を説明する説明図である。
図２ＡのステップＳＰ１では、作業者は、板材としてのガラス基板２０の上面に半導体チップ１を載置し、半導体チップ１の厚みＡを計測する。計測時には、基板面１ｂを板材としてのガラス基板２０に接触させる。また、ガラス基板２０の上面の一部領域に、光硬化接着剤としてのＵＶ接着剤３を垂らす。
2A to 2C are explanatory diagrams explaining the polishing method according to the embodiment of the present invention.
At step SP1 in FIG. 2A, the operator places the
ステップＳＰ２では、作業者は、垂らしたＵＶ接着剤３の上に、表裏を反転させた半導体チップ１を載置して、回路面１ａにＵＶ接着剤３を付着させる。ステップＳＰ３では、作業者は、半導体チップ１をガラス基板２０の上面でスライド移動させて、半導体チップ１をガラス基板２０から取り外す。これにより、半導体チップ１の回路面１ａに付着したＵＶ接着剤３は、例えば、１μｍ以下に薄層化される。
In step SP2, the operator places the
ステップＳＰ４では、作業者は、半導体チップ１に付着したＵＶ接着剤３に紫外光を照射する。これにより、薄層化したＵＶ接着剤３が硬化し、第１接着層４が形成される。その後、作業者は、半導体チップ１の下面から第１接着層４の上面までの厚さＢを測定する。
In step SP4, the operator irradiates the
ステップＳＰ５（図２Ｂ）では、作業者は、第１接着層４の上面の一部領域に、例えば市販の油性ペン等を用いて、赤色の油性インクを塗布し、第１塗膜８を形成する。ここで、第１塗膜８は、薄層化された第１接着層４よりも、さらに薄い。ステップＳＰ６では、ステップＳＰ２乃至ＳＰ４を繰り返して、第１塗膜８及び第１接着層４の他の上面に第２接着層５を形成する。
In step SP5 (FIG. 2B), the operator applies red oil-based ink to a partial region of the upper surface of the first
つまり、ステップＳＰ６では、半導体チップ１に形成された第１接着層４及び第１塗膜８にＵＶ接着剤３を付着させ（ＳＰ２）、第１接着層４及び第１塗膜８が形成された半導体チップ１のスライド移動により、ＵＶ接着剤３を薄層化させる（ＳＰ３）。そして、第１接着層４及び第１塗膜８に付着したＵＶ接着剤３にＵＶ光を照射させて（ＳＰ４）、第２接着層５が形成される（ＳＰ６）。その後、作業者は、半導体チップ１の下面から第２接着層５の上面までの厚さＣを測定する。
That is, in step SP6, the
ステップＳＰ７では、作業者は、第２接着層５の上面であって、上から見て第１塗膜８と重ならない領域に対して、第１塗膜８（例えば、赤色）とは異なる色（例えば黄色）の油性インクを塗布し、第２塗膜９を形成する。これにより、研磨用積層体１０が形成される。その後、作業者は、半導体チップ１の下面から第２塗膜９の上面までの厚さＣａを測定する。
In step SP7, the operator applies a color different from the first coating film 8 (for example, red) to a region on the upper surface of the second
ステップＳＰ８では、作業者は、ワックス２を用いて、研磨用半導体チップ１０を支持基板としてのガラス基板２０に貼り付ける。研磨用半導体チップ１０は、ガラス基板２０の中央部に貼り付けるのが好ましい。また、作業者は、ガラス基板２０の上面から研磨用積層体１０の上面（つまり、第２塗膜９の上面）までの厚さＤを測定する。このとき、第２塗膜９の厚さが２μｍ未満のときには第２接着層５の上面の位置で測定し、２μｍ以上あるときには、第２塗膜９の上面の位置で測定する。
In step SP8, the operator uses
ステップＳＰ９（図２Ｃ）では、ガラス基板２０の上面であって、研磨用積層体１０の外周に、枠体２１を載置し、載置された枠体２１を粘着テープ２２でガラス基板２０に固定する。ここで、枠体２１は、例えば、ゴム製であり、矩形状の貫通部２１ａを備えている。貫通部２１ａの形状は、研磨用半導体チップ１０の外形に合わせて、矩形状が好ましいが、円形でも構わない。
In step SP9 (FIG. 2C), the
ステップＳＰ１０では、ガラス基板２０の上面にＵＶ接着剤３を積層する。具体的には、枠体２１の貫通部２１ａにＵＶ接着剤３を流し込む。本実施形態では、研磨用積層体１０の外周面（側面）に加えて、研磨用積層体１０の上面をＵＶ接着剤３で覆う。そして、作業者は、流し込んだＵＶ接着剤３に対してＵＶ光を照射する。これにより、研磨用積層体１０の外周面及び上面が紫外線硬化樹脂で封止され、包囲層７及び第３接着層６（図１）が形成される。
In step SP10, the
ステップＳＰ１１（図２Ｃ）において、作業者が枠体２１を取り外すことにより、研磨用半導体チップ保持構造１１ａが作成される。その後、作業者は、ガラス基板２０の上面から第３接着層６の上面までの厚さＥを測定する。
In step SP11 (FIG. 2C), the worker removes the
図３は、本発明の実施形態である研磨用半導体チップ保持構造を示す写真である。
研磨用積層体１０が矩形状のガラス基板２０の中央部に配設されている。研磨用積層体の上面及び外周面は、第３接着層６及び包囲層７で矩形状に封止されている。なお、ガラス基板２０には、枠体２１との間に染み出たＵＶ接着剤３ａが付着している。
FIG. 3 is a photograph showing a polishing semiconductor chip holding structure according to an embodiment of the present invention.
A polishing
図４は、本発明の実施形態である研磨方法を説明する説明図である。
ステップＳＰ１２では、研磨装置１００を用いて、研磨用半導体チップ保持構造１１ａの第３接着層６の上面側から、第２塗膜９が削除され、第２接着層５が露出するまで、粗研磨（ラッピング）する。このときの研磨量は、厚さ（Ｅ－Ｄ）である。
FIG. 4 is an explanatory diagram for explaining the polishing method that is an embodiment of the present invention.
In step SP12, the polishing
研磨装置１００は、研磨板３０と、研磨治具４０とを備えて構成される。研磨板３０は、鋳鉄製の円形平板であり、上面の平坦性が良い。なお、特定の配線層を露出させるときには、アルミ製の研磨板３０の表面に発泡ポリウレタン樹脂のパッドを貼り付ける。研磨治具４０は、ステンレス製の円形平板であり、下面の平坦性が良い。研磨治具４０は、研磨板３０の上部又は上方であって（不図示）、研磨板３０の回転軸Ｐからズレた位置に配設されている。
The polishing
次に、作業者は、発泡ポリウレタン系のパッド（＋大粒径のコロイダルシリカ）を使い、第１塗膜８が削除され、第１接着層４が露出するまで、第２接着層５を通常研磨する。研磨量は、研磨時点での合計厚－（厚さＢ＋ワックス厚）である。ワックス厚さは、厚さ（Ｄ－Ｃ）である。
Next, the operator uses a foamed polyurethane pad (+ colloidal silica with a large particle size) to remove the
図５は、研磨によって、第１塗膜が削除された状態を示す断面図である。
第１塗膜８が削除された後では、作業者は、第１接着層４及び包囲層７の表面をポリッシング研磨する（ＳＰ１３）。第１接着層４の厚みは、研磨時点の合計厚＝（厚みＡ＋ワックス厚）となる。ここで、第３接着層６を研磨する粗研磨と、第２接着層５を研磨する通常研磨と、第１接着層４を研磨するポリッシング研磨とは、研磨スピードが異なる。具体的には、粗研磨の研磨速度＞通常研磨の研磨速度＞ポリッシング研磨の研磨速度の関係がある。
FIG. 5 is a cross-sectional view showing a state in which the first coating film has been removed by polishing.
After removing the
つまり、作業者は、第２塗膜９が削除されるまで（第２塗膜９の色が視認できなくなるまで）は、第３接着層６を粗研磨し、第１塗膜８が削除されるまで（第１塗膜８の色が視認できなくなるまで）は、粗研磨よりも遅い研磨速度で第２接着層５を通常研磨し、第１塗膜８が削除されてからは、薄層化された第１接着層４を通常研磨よりも遅い研磨速度でポリッシング研磨する。言い換えれば、第１塗膜８及び第２塗膜９は、研磨速度を変えるときの目印になる。なお、第１接着層４の厚みが２μｍ以上あるときには、荷重やプレートの回転速度を通常のポリッシング条件よりも上げると研磨時間を短縮することができる。
That is, until the
図６は、半導体チップの一部を示す構造図である。
半導体チップ１には、Ｓｉ基板１５に、複数の配線層１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅが多層に形成されたものである。また、配線層１２ａ，１２ｂ，１２ｃ，１２ｄと隣接する配線層１２ｂ，１２ｃ，１２ｄ，１２ｅとの間には、ＳｉＯ２やＳｉＮ等の層間絶縁層１３ｂ，１３ｃ，１３ｄ，１３ｅが形成されている。なお、最表面には、層間絶縁層１３ａが形成されている。層間絶縁層１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅを総称して絶縁層１４という。
FIG. 6 is a structural diagram showing part of a semiconductor chip.
In the
図６には、配線層１２ｄと層間絶縁層１３ｄとの境界に破線１６ａが描かれている。この破線は、本実施形態の研磨方法を用いて研磨した研磨面を示すものである。これに対して、配線層１２ｂと層間絶縁層１３ｂとの境界に描かれている破線１６ｂは、包囲層７が形成されていない従来技術を用いて、研磨した研磨面を示すものである。
In FIG. 6, a dashed
従来技術では、半導体チップ１の外周領域の研磨速度が中心部よりも速くなって、その領域が深く研磨され、周辺ダレが生じる。しかしながら、本実施形態の研磨用半導体チップ保持構造１１ａ（図１（ａ））には、包囲層７が形成されている。しかしながら、本実施形態の研磨方法によれば、包囲層７の領域に周辺ダレが生じても、研磨用積層体１０及び半導体チップ１には、周辺ダレが生じない。
In the prior art, the polishing speed of the peripheral region of the
また、研磨用積層体１０には、第１接着層４，第２接着層５に加えて、第１塗膜８及び第２塗膜９が形成されている。本実施形態の研磨方法では、第２塗膜９が削除されるまで、粗研磨を行い、第１塗膜８が削除されるまで通常研磨を行い、第１塗膜８が削除されてからポリッシング研磨を行うことができる。つまり、第１塗膜８及び第２塗膜９は、研磨速度の切替えを容易にさせる。
In addition to the first
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような変形が可能である。
（１）前記実施形態の研磨方法では、半導体チップ１の上面に第１接着層４を積層し（ＳＰ４）、その第１接着層４の上面に第１塗膜８を形成した（ＳＰ５）。半導体チップ１の上面に第１接着層４を積層することなく、半導体チップ１の上面に第１塗膜８を形成しても構わない。この場合、研磨によって、第１塗膜８が削除され、半導体チップ１が露出したときには、最表面の層間絶縁層１３ａ（図５）をポリッシング研磨し、配線層１２ａを露出させることになる。
(Modification)
The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible.
(1) In the polishing method of the embodiment, the first
（２）前記実施形態の研磨方法では、第１塗膜８及び第２塗膜９に油性インクを用いたが、例えば、導電性塗料や磁気塗料のように、第１接着層４と区別可能なものであれば構わない。
(2) In the polishing method of the above embodiment, the
（３）前記実施形態の研磨方法では、ＵＶ接着剤３を薄層化するための板材と（ＳＰ３）、研磨用半導体チップ１０を貼り付ける支持基板と（ＳＰ８）して、共通のガラス基板２０を用いたが、異なる板状部材を用いても構わない。
(3) In the polishing method of the above embodiment, a
１ 半導体チップ
２ ワックス
３ ＵＶ接着剤（光硬化接着剤）
４ 第１接着層
５ 第２接着層
６ 第３接着層
７ 包囲層
８ 第１塗膜（油性マジック）
９ 第２塗膜（油性マジック）
１０，１１ａ 研磨用半導体チップ保持構造
１２，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ 配線層
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ 層間絶縁層
１６ａ，１６ｂ 破線（研磨面）
２０ ガラス基板（板材、支持基板）
２１ 枠体
３０ 研磨板
１００ 研磨装置
1
4
9 Second coating (permanent marker)
10, 11a polishing semiconductor
20 glass substrate (plate material, support substrate)
21
前記目的を達成するために、第１発明の研磨方法は、配線層が形成された半導体チップ（１）と支持基板（例えば、ガラス基板２０）とを接合する接合第１ステップ（ＳＰ８）と、前記支持基板の上面であって、前記半導体チップの外周面（側面）を包囲する包囲層（７）を形成する包囲層形成ステップ（ＳＰ９，ＳＰ１０，ＳＰ１１）と、前記半導体チップの表面及び前記包囲層を、前記配線層の側から研磨する研磨ステップ（ＳＰ１２）と、を実行することを特徴とする。
また、第２発明の研磨方法は、第１接着剤層（4）を半導体チップの上面に積層させる第１接着剤層積層ステップと、第１インク層（8）を前記第１接着剤層（4）の上面の一部領域に積層する第１インク層積層ステップと、前記半導体チップと支持基板とを接合する接合ステップと、前記半導体チップの外周面を包囲する包囲層を形成する包囲層形成ステップと、前記半導体チップの上面側から前記半導体チップ及び前記包囲層を研磨する研磨ステップとを実行し、前記包囲層形成ステップでは、第２接着剤層（5）が前記第１接着剤層（4）の上面及び前記第１インク層（8）の上面を封止し、前記研磨ステップでは、前記第１インク層が削除されるまで前記第２接着剤層（5）及び前記第１インク層（8）に対して第１研磨を行い、前記第１インク層（8）が削除されたら前記第１接着剤層（4）及び前記半導体チップに対して前記第１研磨よりも研磨速度が遅い第２研磨を行うことを特徴とする。
また、第３発明の研磨方法は、第１接着剤層（4）を半導体チップの上面に積層させる第１接着剤層積層ステップと、第１インク層（8）を前記第１接着剤層（4）の上面の一部領域に積層する第１インク層積層ステップと、前記第１インク層（8）の上面に、前記第１接着剤層（4）よりも厚い第２接着剤層（5）を積層する第２接着剤層積層ステップと、前記第２接着剤層積層ステップの後に、前記第２接着剤層（5）の上面であって、上から見て、前記第１インク層（8）と重ならない領域に第２インク層（9）を積層する第２インク層積層ステップと、前記半導体チップと支持基板とを接合する接合ステップと、前記半導体チップの外周面を包囲する包囲層を形成する包囲層形成ステップと、前記半導体チップの上面側から前記半導体チップ及び前記包囲層を研磨する研磨ステップとを実行し、前記包囲層形成ステップでは、第３接着剤層（6）により前記第２接着剤層（5）の上面及び前記第２インク層（9）の上面を封止し、前記研磨ステップでは、前記半導体チップの上面側から、前記第２接着剤層（5）が露出するまで、前記第２インク層（9）及び前記第３接着剤層（6）を粗研磨する粗研磨ステップと、前記第１インク層が削除されるまで前記第２接着剤層（5）及び前記第１インク層（8）に対して前記粗研磨よりも研磨速度が遅い第１研磨を行い、前記第１インク層が削除されたら前記第１接着剤層（4）及び前記半導体チップに対して前記第１研磨よりも研磨速度が遅い第２研磨を行うことを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。
In order to achieve the above object, the polishing method of the first invention comprises a bonding first step (SP8) of bonding a semiconductor chip (1) having a wiring layer formed thereon and a support substrate (for example, a glass substrate 20) ; An enveloping layer forming step (SP9, SP10, SP11) for forming an enveloping layer (7) surrounding the outer peripheral surface (side surface) of the semiconductor chip on the upper surface of the support substrate; and a polishing step (SP12) of polishing the surrounding layer from the wiring layer side .
Further, the polishing method of the second invention comprises a first adhesive layer lamination step of laminating a first adhesive layer (4) on the upper surface of a semiconductor chip, and a first ink layer (8) on the first adhesive layer ( A step of laminating a first ink layer on a partial region of the upper surface of 4), a bonding step of bonding the semiconductor chip and the supporting substrate, and forming an enveloping layer that surrounds the outer peripheral surface of the semiconductor chip. and a polishing step of polishing the semiconductor chip and the enveloping layer from the upper surface side of the semiconductor chip, and in the enveloping layer forming step, the second adhesive layer (5) is removed from the first adhesive layer ( 4) sealing the top surface of said first ink layer (8) and said polishing step, said second adhesive layer (5) and said first ink layer until said first ink layer is removed. (8) is subjected to a first polishing, and after the first ink layer (8) is removed, the first adhesive layer (4) and the semiconductor chip are polished at a slower speed than the first polishing. A second polishing is performed.
Further, the polishing method of the third invention comprises a first adhesive layer lamination step of laminating a first adhesive layer (4) on the upper surface of a semiconductor chip, and a first ink layer (8) on the first adhesive layer ( 4), and a second adhesive layer (5) thicker than the first adhesive layer (4) on the top surface of the first ink layer (8) ), and after the second adhesive layer laminating step, the upper surface of the second adhesive layer (5), viewed from above, the first ink layer ( a second ink layer laminating step of laminating a second ink layer (9) in a region not overlapping with 8); a bonding step of bonding the semiconductor chip and a support substrate; and a surrounding layer surrounding the outer peripheral surface of the semiconductor chip. and a polishing step of polishing the semiconductor chip and the surrounding layer from the upper surface side of the semiconductor chip. The upper surface of the second adhesive layer (5) and the upper surface of the second ink layer (9) are sealed, and in the polishing step, the second adhesive layer (5) is exposed from the upper surface side of the semiconductor chip. a rough polishing step of roughly polishing the second ink layer (9) and the third adhesive layer (6) until the first ink layer is removed; and the second adhesive layer (5) and The first ink layer (8) is subjected to first polishing with a slower polishing speed than the rough polishing, and after the first ink layer is removed, the first adhesive layer (4) and the semiconductor chip are polished. second polishing having a polishing speed slower than that of the first polishing. Note that the symbols and characters in parentheses are the symbols and the like attached in the embodiment, and do not limit the present invention.
また、第４発明の研磨用半導体チップ保持構造は、支持基板と、該支持基板に接合された半導体チップと、該半導体チップの外周面を包囲する包囲層とを備え、前記半導体チップは、配線層の側から研磨されることを特徴とする。
また、第５発明の研磨用半導体チップ保持構造は、配線層が形成された半導体チップと、該配線層の上面に積層された第１接着剤層と、該第１接着剤層の上面に積層された第１インク層と、該第１インク層の上面に積層された第２接着剤層とを備え、前記第１接着剤層は、前記第２接着剤層よりも薄く、前記半導体チップは、前記第１接着剤層及び前記第２接着剤層と共に、前記配線層の側から研磨されることを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。
A semiconductor chip holding structure for polishing according to a fourth aspect of the invention comprises a support substrate, a semiconductor chip bonded to the support substrate, and an enveloping layer surrounding an outer peripheral surface of the semiconductor chip, wherein the semiconductor chip includes wiring. It is characterized by polishing from the layer side .
A semiconductor chip holding structure for polishing according to a fifth aspect of the present invention comprises a semiconductor chip having a wiring layer formed thereon, a first adhesive layer laminated on the upper surface of the wiring layer, and a semiconductor chip laminated on the upper surface of the first adhesive layer. and a second adhesive layer laminated on the upper surface of the first ink layer, the first adhesive layer being thinner than the second adhesive layer, and the semiconductor chip , polishing is performed from the wiring layer side together with the first adhesive layer and the second adhesive layer. Note that the symbols and characters in parentheses are the symbols and the like attached in the embodiment, and do not limit the present invention.
前記目的を達成するために、第１発明の研磨方法は、第１接着剤層（4）を半導体チップの上面に積層させる第１接着剤層積層ステップと、第１インク層（8）を前記第１接着剤層（4）の上面の一部領域に積層する第１インク層積層ステップと、前記半導体チップと支持基板とを接合する接合ステップと、前記半導体チップの外周面を包囲する包囲層を形成する包囲層形成ステップと、前記半導体チップの上面側から前記半導体チップ及び前記包囲層を研磨する研磨ステップとを実行し、前記包囲層形成ステップでは、第２接着剤層（5）が前記第１接着剤層（4）の上面及び前記第１インク層（8）の上面を封止し、前記研磨ステップでは、前記第１インク層が削除されるまで前記第２接着剤層（5）及び前記第１インク層（8）に対して第１研磨を行い、前記第１インク層（8）が削除されたら前記第１接着剤層（4）及び前記半導体チップに対して前記第１研磨よりも研磨速度が遅い第２研磨を行うことを特徴とする。
また、第２発明の研磨方法は、第１接着剤層（4）を半導体チップの上面に積層させる第１接着剤層積層ステップと、第１インク層（8）を前記第１接着剤層（4）の上面の一部領域に積層する第１インク層積層ステップと、前記第１インク層（8）の上面に、前記第１接着剤層（4）よりも厚い第２接着剤層（5）を積層する第２接着剤層積層ステップと、前記第２接着剤層積層ステップの後に、前記第２接着剤層（5）の上面であって、上から見て、前記第１インク層（8）と重ならない領域に第２インク層（9）を積層する第２インク層積層ステップと、前記半導体チップと支持基板とを接合する接合ステップと、前記半導体チップの外周面を包囲する包囲層を形成する包囲層形成ステップと、前記半導体チップの上面側から前記半導体チップ及び前記包囲層を研磨する研磨ステップとを実行し、前記包囲層形成ステップでは、第３接着剤層（6）により前記第２接着剤層（5）の上面及び前記第２インク層（9）の上面を封止し、前記研磨ステップでは、前記半導体チップの上面側から、前記第２接着剤層（5）が露出するまで、前記第２インク層（9）及び前記第３接着剤層（6）を粗研磨する粗研磨ステップと、前記第１インク層が削除されるまで前記第２接着剤層（5）及び前記第１インク層（8）に対して前記粗研磨よりも研磨速度が遅い第１研磨を行い、前記第１インク層が削除されたら前記第１接着剤層（4）及び前記半導体チップに対して前記第１研磨よりも研磨速度が遅い第２研磨を行うことを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。
In order to achieve the above object, the polishing method of the first invention comprises a first adhesive layer lamination step of laminating a first adhesive layer (4) on the upper surface of a semiconductor chip, and a first ink layer (8). A first ink layer laminating step of laminating on a partial region of the upper surface of the first adhesive layer (4), a bonding step of bonding the semiconductor chip and the support substrate, and an enveloping layer surrounding the outer peripheral surface of the semiconductor chip. and a polishing step of polishing the semiconductor chip and the surrounding layer from the upper surface side of the semiconductor chip, wherein in the surrounding layer forming step, the second adhesive layer (5) The top surface of the first adhesive layer (4) and the top surface of the first ink layer (8) are sealed, and in the polishing step, the second adhesive layer (5) is removed until the first ink layer is removed. and performing the first polishing on the first ink layer (8), and after removing the first ink layer (8), the first polishing on the first adhesive layer (4) and the semiconductor chip The second polishing is performed at a slower polishing rate than the second polishing.
Further, the polishing method of the second invention comprises a first adhesive layer lamination step of laminating a first adhesive layer (4) on the upper surface of a semiconductor chip, and a first ink layer (8) on the first adhesive layer ( 4), and a second adhesive layer (5) thicker than the first adhesive layer (4) on the top surface of the first ink layer (8) ), and after the second adhesive layer laminating step, the upper surface of the second adhesive layer (5), viewed from above, the first ink layer ( a second ink layer laminating step of laminating a second ink layer (9) in a region not overlapping with 8); a bonding step of bonding the semiconductor chip and a support substrate; and a surrounding layer surrounding the outer peripheral surface of the semiconductor chip. and a polishing step of polishing the semiconductor chip and the surrounding layer from the upper surface side of the semiconductor chip. The upper surface of the second adhesive layer (5) and the upper surface of the second ink layer (9) are sealed, and in the polishing step, the second adhesive layer (5) is exposed from the upper surface side of the semiconductor chip. a rough polishing step of roughly polishing the second ink layer (9) and the third adhesive layer (6) until the first ink layer is removed; and the second adhesive layer (5) and The first ink layer (8) is subjected to first polishing with a slower polishing speed than the rough polishing, and after the first ink layer is removed, the first adhesive layer (4) and the semiconductor chip are polished. second polishing having a polishing speed slower than that of the first polishing. Note that the symbols and characters in parentheses are the symbols and the like attached in the embodiment, and do not limit the present invention.
また、本発明の研磨用半導体チップ保持構造は、配線層が形成された半導体チップと、該配線層の上面に積層された第１接着剤層(4)と、該第１接着剤層の上面に積層された第１インク層(8)と、該第１インク層の上面に積層された第２接着剤層(5)とを備え、前記第１接着剤層は、前記第２接着剤層よりも薄く、前記半導体チップは、前記第１接着剤層及び前記第２接着剤層と共に、前記配線層の側から研磨されることを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。 Further , the semiconductor chip holding structure for polishing of the present invention comprises a semiconductor chip having a wiring layer formed thereon, a first adhesive layer (4) laminated on the upper surface of the wiring layer, and the upper surface of the first adhesive layer. and a second adhesive layer (5) laminated on the top surface of the first ink layer, wherein the first adhesive layer is the second adhesive layer The semiconductor chip is polished from the wiring layer side together with the first adhesive layer and the second adhesive layer. Note that the symbols and characters in parentheses are the symbols and the like attached in the embodiment, and do not limit the present invention.
Claims (8)
前記半導体チップの外周面を包囲する包囲層を形成する包囲層形成ステップと、
前記半導体チップの上面側から前記半導体チップ及び前記包囲層を研磨する研磨ステップと、
を実行することを特徴とする研磨方法。 a bonding step of bonding the support substrate and the semiconductor chip;
an enveloping layer forming step of forming an enveloping layer surrounding the outer peripheral surface of the semiconductor chip;
a polishing step of polishing the semiconductor chip and the surrounding layer from the upper surface side of the semiconductor chip;
A polishing method characterized by performing
前記接合ステップの前に、第１接着層を前記半導体チップの上面に積層させる第１接着層積層ステップと、
前記第１接着層と区別可能な第１塗膜を前記第１接着層の上面に積層する第１塗膜積層ステップとをさらに備え、
前記包囲層形成ステップでは、第２接着層が前記第１接着層の上面及び前記第１塗膜の上面を封止し、
前記研磨ステップでは、前記第１塗膜が削除されるまで前記第２接着層及び前記第１塗膜を研磨し、前記第１塗膜が削除されたら前記第１接着層及び前記半導体チップをポリッシング研磨する
ことを特徴とする研磨方法。 The polishing method according to claim 1,
a first adhesive layer laminating step of laminating a first adhesive layer on an upper surface of the semiconductor chip prior to the bonding step;
A first coating lamination step of laminating a first coating distinguishable from the first adhesive layer on the upper surface of the first adhesive layer,
In the surrounding layer forming step, the second adhesive layer seals the upper surface of the first adhesive layer and the upper surface of the first coating,
In the polishing step, the second adhesive layer and the first coating are polished until the first coating is removed, and the first adhesive layer and the semiconductor chip are polished after the first coating is removed. A polishing method characterized by polishing.
前記第１接着層積層ステップでは、
第１光硬化接着剤を板材に塗布し、該第１光硬化接着剤が塗布された前記板材に前記半導体チップを載置する半導体チップ載置ステップと、
前記半導体チップをスライド移動させて前記板材から取り外すことにより、薄層化した前記第１光硬化接着剤を前記半導体チップに積層する第１光硬化接着剤積層ステップと、
前記半導体チップに積層された前記第１光硬化接着剤に光を照射させて、前記第２接着層を形成する第２接着層形成ステップと
を備えることを特徴とする研磨方法。 The polishing method according to claim 2,
In the first adhesive layer lamination step,
a semiconductor chip placing step of applying a first photocurable adhesive to a plate material and placing the semiconductor chip on the plate material coated with the first photocurable adhesive;
a first photocurable adhesive laminating step of laminating the thinned first photocurable adhesive on the semiconductor chip by sliding the semiconductor chip and removing it from the plate;
and a second adhesive layer forming step of forming the second adhesive layer by irradiating the first photocurable adhesive layered on the semiconductor chip with light.
前記第１塗膜の上面に、前記第１接着層よりも厚い第２接着層を積層する第２接着層積層ステップと、
前記研磨ステップでは、前記第２接着層を研磨した後に、前記第１塗膜を研磨する
ことを特徴とする研磨方法。 The polishing method according to claim 2 or 3,
a second adhesive layer laminating step of laminating a second adhesive layer thicker than the first adhesive layer on the upper surface of the first coating;
The polishing method, wherein in the polishing step, the first coating film is polished after polishing the second adhesive layer.
前記第１塗膜は、第１接着層の上面の一部領域に形成されており、
前記第２接着層積層ステップの後に、前記第２接着層の上面であって、上から見て、前記第１塗膜と重ならない領域に第２塗膜を積層する第２塗膜積層ステップとをさらに備え、
前記包囲層形成ステップでは、第３接着層により前記第２接着層の上面及び前記第２塗膜の上面を封止し、
前記研磨ステップでは、前記半導体チップの上面側から、前記第２接着層が露出するまで、前記第２塗膜及び前記第３接着層を粗研磨する粗研磨ステップをさらに備える
ことを特徴とする研磨方法。 The polishing method according to claim 4,
The first coating film is formed on a partial region of the upper surface of the first adhesive layer,
After the second adhesive layer laminating step, a second coating layer laminating step of laminating a second coating film on the upper surface of the second adhesive layer and in a region that does not overlap with the first coating film when viewed from above. further comprising
In the surrounding layer forming step, the upper surface of the second adhesive layer and the upper surface of the second coating are sealed with a third adhesive layer,
The polishing step further comprises a rough polishing step of roughly polishing the second coating film and the third adhesive layer from the upper surface side of the semiconductor chip until the second adhesive layer is exposed. Method.
前記包囲層形成ステップでは、第１接着層により前記半導体チップの上面を封止する
ことを特徴とする研磨方法。 The polishing method according to claim 1,
The polishing method, wherein in the enveloping layer forming step, the upper surface of the semiconductor chip is sealed with a first adhesive layer.
前記第１接着層は、前記第２接着層よりも薄い
ことを特徴とする研磨用半導体チップ保持構造。 A semiconductor chip, a first adhesive layer laminated on the upper surface of the semiconductor chip, a first coating laminated on the upper surface of the first adhesive layer and distinguishable from the first adhesive layer, and the first coating A second adhesive layer laminated on the upper surface of the
The semiconductor chip holding structure for polishing, wherein the first adhesive layer is thinner than the second adhesive layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021080733A JP6994279B1 (en) | 2021-05-12 | 2021-05-12 | Polishing method and semiconductor chip holding structure for polishing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021080733A JP6994279B1 (en) | 2021-05-12 | 2021-05-12 | Polishing method and semiconductor chip holding structure for polishing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6994279B1 JP6994279B1 (en) | 2022-01-14 |
| JP2022174778A true JP2022174778A (en) | 2022-11-25 |
Family
ID=80448047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021080733A Active JP6994279B1 (en) | 2021-05-12 | 2021-05-12 | Polishing method and semiconductor chip holding structure for polishing |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6994279B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311084A (en) * | 2001-04-11 | 2002-10-23 | Nec Corp | Flip-chip lsi and analysis method for flip-chip lsi |
| JP2004289017A (en) * | 2003-03-24 | 2004-10-14 | Denso Corp | Resin sealed semiconductor device |
| JP4489106B2 (en) * | 2007-08-27 | 2010-06-23 | 日本テキサス・インスツルメンツ株式会社 | Failure analysis device |
| JP6482454B2 (en) * | 2015-12-18 | 2019-03-13 | Ｔｏｗａ株式会社 | Electronic component manufacturing method and electronic component manufacturing apparatus |
-
2021
- 2021-05-12 JP JP2021080733A patent/JP6994279B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP6994279B1 (en) | 2022-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102024390B1 (en) | Surface protective member and machining method | |
| KR100651628B1 (en) | Manufacturing method of semiconductor device | |
| US7727818B2 (en) | Substrate process for an embedded component | |
| WO2013179765A1 (en) | Imaging device manufacturing method and semiconductor device manufacturing method | |
| WO2013179764A1 (en) | Method for manufacturing imaging device and method for manufacturing semiconductor device | |
| JP6147250B2 (en) | Imaging device manufacturing method and semiconductor device manufacturing method | |
| KR101317983B1 (en) | Method for cutting solid-state image pickup device | |
| TWI759469B (en) | Wafer Processing Method | |
| CN101752272B (en) | Method of manufacturing semiconductor device | |
| JP6994279B1 (en) | Polishing method and semiconductor chip holding structure for polishing | |
| JP2020027888A (en) | Removal method of carrier plate | |
| JP4528758B2 (en) | Transfer tape and semiconductor device manufacturing method using the transfer tape | |
| JP5574699B2 (en) | Technology for glass mounting of image sensor packages | |
| JP2013247133A (en) | Method for sticking surface protective tape | |
| CN106796879A (en) | Chip and system during the peripheral method and correlation of semiconductor wafer are manufactured in protection manufacture | |
| CN214980191U (en) | Semiconductor processing device | |
| JP2004165234A (en) | Semiconductor device and its manufacturing method | |
| TW201025434A (en) | Method for manufacturing dies formed with a dielectric layer | |
| JP2010147293A (en) | Method of manufacturing semiconductor device | |
| JP7262903B2 (en) | Carrier plate removal method | |
| JP4341663B2 (en) | Manufacturing method of semiconductor device | |
| TWI719009B (en) | Cap layer, polishing pad with cap layer, method for avoiding polishing pad deformation and polishing method | |
| TWI364846B (en) | Package process | |
| JP2023018321A (en) | Removal method of carrier plate | |
| TW202230484A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210512 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6994279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |