JP2022164803A - 撮像素子及び撮像装置 - Google Patents
撮像素子及び撮像装置 Download PDFInfo
- Publication number
- JP2022164803A JP2022164803A JP2022137447A JP2022137447A JP2022164803A JP 2022164803 A JP2022164803 A JP 2022164803A JP 2022137447 A JP2022137447 A JP 2022137447A JP 2022137447 A JP2022137447 A JP 2022137447A JP 2022164803 A JP2022164803 A JP 2022164803A
- Authority
- JP
- Japan
- Prior art keywords
- pixel block
- transistor
- node
- imaging device
- swb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims description 119
- 238000006243 chemical reaction Methods 0.000 claims abstract description 69
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 description 26
- 230000000875 corresponding effect Effects 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 19
- 230000035945 sensitivity Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 230000008859 change Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
前記3つ以上の前記画素ブロックの第1のノードと前記3つ以上の第2のノードとの間を、それぞれ電気的に接続及び切断する3つ以上の第1のスイッチ部と、前記3つ以上の第2のノードを接続し、各々が2つの前記第2のノード間を電気的に接続及び切断する複数の第2のスイッチ部と、を備えたものである。
前記課題を解決するための手段として、以下の各態様も提示する。第1の面による撮像素子は、光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送されるノードの一部を構成するソース部を含む第1のトランジスタとを有する複数の画素ブロックと、前記複数の画素ブロックのうち第1画素ブロックが有する前記第1のトランジスタのドレイン部と、前記複数の画素ブロックのうち、列方向において前記第1画素ブロックの隣に並ぶ第2画素ブロックが有する前記第1のトランジスタのドレイン部とを接続する配線を有する第1接続部と、前記複数の画素ブロックのうち、前記列方向において前記第2画素ブロックの隣に並ぶ第3画素ブロックが有する前記第1のトランジスタのドレイン部と、前記複数の画素ブロックのうち、前記列方向において前記第3画素ブロックの隣に並ぶ第4画素ブロックが有する前記第1のトランジスタのドレイン部とを接続する配線を有する第2接続部とを備えるものである。
第2の面による撮像素子は、前記第1の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタを有し、前記ノードは、前記第1のトランジスタのソース部と、前記増幅トランジスタのゲート部とを接続する配線を有するものである。
第3の面による撮像素子は、前記第1の面による撮像素子において、前記画素ブロックは、前記ノードの電位をリセットするリセットトランジスタを有し、前記ノードは、前記第1のトランジスタのソース部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第4の面による撮像素子は、前記第1の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、前記ノードの電位をリセットするリセットトランジスタとを有し、前記ノードは、前記第1のトランジスタのソース部と、前記増幅トランジスタのゲート部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第5の面による撮像素子は、前記第1乃至第4のいずれかの面による撮像素子において、前記画素ブロックは、2つ以上の前記光電変換部を有するものである。
第6の面による撮像素子は、前記第5の面による撮像素子において、前記画素ブロックは、3つ以上の前記光電変換部を有するものである。
第7の面による撮像素子は、前記第1乃至第6のいずれかの面による撮像素子において、前記第1接続部の配線と、前記第2接続部の配線とを接続するためのスイッチ部を備えるものである。
第8の面による撮像素子は、前記第7の面による撮像素子において、前記スイッチ部は、複数のトランジスタにより構成されるものである。
第9の面による撮像素子は、前記第1乃至第8のいずれかの面による撮像素子において、前記画素ブロックが有する前記第1のトランジスタを制御する制御部を備え、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタ、前記第2画素ブロックが有する前記第1のトランジスタ、前記第3画素ブロックが有する前記第1のトランジスタおよび前記第4画素ブロックが有する前記第1のトランジスタをそれぞれオフにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号を順番に出力させるものである。
第10の面による撮像素子は、前記第9の面による撮像素子において、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタと、前記第2画素ブロックが有する前記第1のトランジスタとをオンにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第11の面による撮像素子は、前記第10の面による撮像素子において、前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタと、前記第4画素ブロックが有する前記第1のトランジスタとをオンにした状態で、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第12の面による撮像素子は、前記第9乃至第11のいずれかの面による撮像素子において、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタをオン、および、前記第2画素ブロックが有する前記第1のトランジスタをオフにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第13の面による撮像素子は、前記第12の面による撮像素子において、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタをオフ、および、前記第2画素ブロックが有する前記第1のトランジスタをオンにした状態で、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第14の面による撮像素子は、前記第13の面による撮像素子において、前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタをオン、および、前記第4画素ブロックが有する前記第1のトランジスタをオフにした状態で、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第15の面による撮像素子は、前記第14の面による撮像素子において、前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタをオフ、および、前記第4画素ブロックが有する前記第1のトランジスタをオンにした状態で、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第16の面による撮像装置は、前記第1乃至第15のいずれかの面による撮像素子を備えるものである。
図1は、本発明の第1の実施の形態による電子カメラ1を模式的に示す概略ブロック図である。
図9は、本発明の第2の実施の形態による電子カメラの固体撮像素子84の概略構成を示す回路図であり、図2に対応している。図9において、図2中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
BL 画素ブロック
PX 画素
PD フォトダイオード
TXA,TXB 転送トランジスタ
Pa 第1のノード
Pb 第2のノード
AMP 増幅トランジスタ
SWA 第1のトランジスタ
SWB 第2のトランジスタ
Claims (16)
- 光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送されるノードの一部を構成するソース部を含む第1のトランジスタとを有する複数の画素ブロックと、
前記複数の画素ブロックのうち第1画素ブロックが有する前記第1のトランジスタのドレイン部と、前記複数の画素ブロックのうち、列方向において前記第1画素ブロックの隣に並ぶ第2画素ブロックが有する前記第1のトランジスタのドレイン部とを接続する配線を有する第1接続部と、
前記複数の画素ブロックのうち、前記列方向において前記第2画素ブロックの隣に並ぶ第3画素ブロックが有する前記第1のトランジスタのドレイン部と、前記複数の画素ブロックのうち、前記列方向において前記第3画素ブロックの隣に並ぶ第4画素ブロックが有する前記第1のトランジスタのドレイン部とを接続する配線を有する第2接続部と
を備える撮像素子。 - 請求項1に記載の撮像素子において、
前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタを有し、
前記ノードは、前記第1のトランジスタのソース部と、前記増幅トランジスタのゲート部とを接続する配線を有する撮像素子。 - 請求項1に記載の撮像素子において、
前記画素ブロックは、前記ノードの電位をリセットするリセットトランジスタを有し、
前記ノードは、前記第1のトランジスタのソース部と、前記リセットトランジスタのソース部とを接続する配線を有する撮像素子。 - 請求項1に記載の撮像素子において、
前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、前記ノードの電位をリセットするリセットトランジスタとを有し、
前記ノードは、前記第1のトランジスタのソース部と、前記増幅トランジスタのゲート部と、前記リセットトランジスタのソース部とを接続する配線を有する撮像素子。 - 請求項1から請求項4のいずれか一項に記載の撮像素子において、
前記画素ブロックは、2つ以上の前記光電変換部を有する撮像素子。 - 請求項5に記載の撮像素子において、
前記画素ブロックは、3つ以上の前記光電変換部を有する撮像素子。 - 請求項1から請求項6のいずれか一項に記載の撮像素子において、
前記第1接続部の配線と、前記第2接続部の配線とを接続するためのスイッチ部を備える撮像素子。 - 請求項7に記載の撮像素子において、
前記スイッチ部は、複数のトランジスタにより構成される撮像素子。 - 請求項1から請求項8のいずれか一項に記載の撮像素子において、
前記画素ブロックが有する前記第1のトランジスタを制御する制御部を備え、
前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタ、前記第2画素ブロックが有する前記第1のトランジスタ、前記第3画素ブロックが有する前記第1のトランジスタおよび前記第4画素ブロックが有する前記第1のトランジスタをそれぞれオフにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号を順番に出力させる撮像素子。 - 請求項9に記載の撮像素子において、
前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタと、前記第2画素ブロックが有する前記第1のトランジスタとをオンにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させる撮像素子。 - 請求項10に記載の撮像素子において、
前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタと、前記第4画素ブロックが有する前記第1のトランジスタとをオンにした状態で、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させる撮像素子。 - 請求項9から請求項11のいずれか一項に記載の撮像素子において、
前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタをオン、および、前記第2画素ブロックが有する前記第1のトランジスタをオフにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。 - 請求項12に記載の撮像素子において、
前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタをオフ、および、前記第2画素ブロックが有する前記第1のトランジスタをオンにした状態で、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。 - 請求項13に記載の撮像素子において、
前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタをオン、および、前記第4画素ブロックが有する前記第1のトランジスタをオフにした状態で、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。 - 請求項14に記載の撮像素子において、
前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタをオフ、および、前記第4画素ブロックが有する前記第1のトランジスタをオンにした状態で、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号を出力させる撮像素子。 - 請求項1から請求項15のいずれか一項に記載の撮像素子を備える撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022137447A JP7435673B2 (ja) | 2020-11-18 | 2022-08-31 | 撮像素子及び撮像装置 |
JP2024015301A JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020191558A JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
JP2022137447A JP7435673B2 (ja) | 2020-11-18 | 2022-08-31 | 撮像素子及び撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020191558A Division JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024015301A Division JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022164803A true JP2022164803A (ja) | 2022-10-27 |
JP7435673B2 JP7435673B2 (ja) | 2024-02-21 |
Family
ID=74531724
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020191558A Active JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
JP2022137447A Active JP7435673B2 (ja) | 2020-11-18 | 2022-08-31 | 撮像素子及び撮像装置 |
JP2024015301A Pending JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020191558A Active JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024015301A Pending JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP7136168B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012257028A (ja) * | 2011-06-08 | 2012-12-27 | Canon Inc | 撮像装置 |
-
2020
- 2020-11-18 JP JP2020191558A patent/JP7136168B2/ja active Active
-
2022
- 2022-08-31 JP JP2022137447A patent/JP7435673B2/ja active Active
-
2024
- 2024-02-03 JP JP2024015301A patent/JP2024032982A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012257028A (ja) * | 2011-06-08 | 2012-12-27 | Canon Inc | 撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021016201A (ja) | 2021-02-12 |
JP7435673B2 (ja) | 2024-02-21 |
JP7136168B2 (ja) | 2022-09-13 |
JP2024032982A (ja) | 2024-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5821315B2 (ja) | 電子機器、電子機器の駆動方法 | |
KR102146231B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
JP2016219857A (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
JP6413401B2 (ja) | 固体撮像素子 | |
US10425605B2 (en) | Image sensor and image capturing apparatus | |
JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
JP6217338B2 (ja) | 固体撮像素子及び撮像装置 | |
JP6702371B2 (ja) | 撮像素子及び撮像装置 | |
JP7136168B2 (ja) | 撮像素子及び撮像装置 | |
JP6256054B2 (ja) | 固体撮像素子及び撮像装置 | |
JP6798532B2 (ja) | 撮像素子及び撮像装置 | |
JP7439772B2 (ja) | 撮像素子及び撮像装置 | |
JP6375613B2 (ja) | 固体撮像素子及び撮像装置 | |
JP7160129B2 (ja) | 撮像素子および撮像装置 | |
JP7156330B2 (ja) | 撮像素子及び撮像装置 | |
JP6760907B2 (ja) | 撮像素子及び撮像装置 | |
JP6375614B2 (ja) | 固体撮像素子及び撮像装置 | |
WO2023002643A1 (ja) | 撮像素子及び撮像装置 | |
JP6579186B2 (ja) | 撮像素子及び撮像装置 | |
JP2024052207A (ja) | 撮像素子及びその制御方法、及び電子機器 | |
JP2016039406A (ja) | 固体撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230627 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7435673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |