JP2022161262A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2022161262A JP2022161262A JP2021065932A JP2021065932A JP2022161262A JP 2022161262 A JP2022161262 A JP 2022161262A JP 2021065932 A JP2021065932 A JP 2021065932A JP 2021065932 A JP2021065932 A JP 2021065932A JP 2022161262 A JP2022161262 A JP 2022161262A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protrusion
- silicon
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
- Micromachines (AREA)
Abstract
【課題】Si同士の接合において、接合強度が低下することを抑制する技術を提供する。【解決手段】半導体装置の製造方法は、シリコン製の第1基板であって、表面側に周囲から突出する突起部を備える前記第1基板の前記表面側にシリコン製の第2基板を配置する配置工程であって、前記突起部と対向する前記第2基板の対向面を前記突起部から離間して配置する前記配置工程と、前記第1基板と前記第2基板とを、減圧環境下で水素を含んだ雰囲気において、前記突起部にアニール処理を実行するアニール工程と、を備え、前記アニール工程では、前記突起部は、前記第2基板の前記対向面に向かって延びて、前記第2基板に接合される。【選択図】図10
Description
本明細書が開示する技術は、半導体装置の製造方法及び半導体装置に関する。
特許文献1には、MEMS(Micro Electro Mechanical Systems)装置において、基板層及びセンサを有するデバイス構造体を、キャップ構造体に導電性接合層を介して電気的に結合する技術が開示されている。導電性結合層と各構造体との接合は、Si(即ちシリコン)と金属との接合である。
特許文献2には、MEMS装置において、Si同士を、融着又は共晶結合によって、電気的に結合する技術が開示されている。
金属とSiとが結合される場合、金属とSiとの線膨張係数の差及び金属疲労により、結合部が破損する可能性がある。一方、Si同士の接合では、結合される表面を平坦に、かつ清潔に維持しなければ、接合強度が低くなってしまう可能性がある。
本明細書は、Si同士の接合において、接合強度が低下することを抑制する技術を提供する。
本明細書が開示する半導体装置の製造方法は、シリコン製の第1基板であって、表面側に周囲から突出する突起部を備える前記第1基板の前記表面側にシリコン製の第2基板を配置する配置工程であって、前記突起部と対向する前記第2基板の対向面を前記突起部から離間して配置する前記配置工程と、前記第1基板と前記第2基板とを、減圧環境下で水素を含んだ雰囲気において、前記突起部にアニール処理を実行するアニール工程と、を備え、前記アニール工程では、前記突起部は、前記第2基板の前記対向面に向かって延びて、前記第2基板に接合される。
減圧環境下で水素を含んだ雰囲気において、Siにアニール処理を実行すると、Si表面の凹凸が平滑化される。発明者らは、凸形状に形成された突起部を有するSi製の基板に上記のアニール処理を実行すると、平滑化される途中の過程で、突起部が高くなることを見出した。上記の半導体装置の製造方法では、アニール処理によって凸形状が高くなることを見越して、突起部を有する第1基板と、第1基板に接合すべき第2基板と、を離間して配置して、アニール処理を実行することによって、突起部と第2基板とを接合させることができる。このようにSi同士を接合することによって、突起部の表面の平坦度及び清潔度を厳格に管理せずとも、接合強度が低下することを抑制することができる。
前記突起部は、前記突起部の前記周囲からの高さが1~3μmであり、幅が1μm以上であってもよい。
突起部を上記の寸法で形成することによって、アニール処理により突起部が十分に高くなるように設定することができる。
シリコン製の第1基板と、シリコン製の第2基板と、前記第1基板と前記第2基板とを接合する接合部であって、多結晶及びアモルファスの少なくとも一方の結晶構造を有するシリコンで作製される前記接合部と、を備えていてもよい。
アニール処理を実行すると、単結晶のSi製の突起部は、多結晶及びアモルファスの少なくとも一方の結晶構造に変化する。即ち、多結晶及びアモルファスの少なくとも一方の結晶構造を有するSiで作製される接合部を有する半導体装置は、アニール処理を実行することによって、第1基板と第2基板とが接合されている。この半導体装置では、製造時に接合されるべきSiの表面の平坦度及び清潔度を厳密に管理せずとも、接合強度が低下することを抑制することができる。
図1に示すように、MEMS装置10は、複数の基板12、14、16が積層されて構成されている。複数の基板12、14、16のそれぞれは、シリコン(即ちSi)の単結晶構造を有する。基板12は、MEMS装置10の最上層に配置される。基板12の上面には、アルミニウム製のパッド18が配置されている。
基板12の下端には、二酸化ケイ素(即ちSiO2)製の絶縁層12aが配置されている。絶縁層12aは、基板12と、基板12の下方に配置される基板14と、の間を絶縁する。言い換えると、絶縁層12aは、基板12と基板14とを絶縁すべき位置に、配置されている。
基板14は、基板12に対して絶縁層12aを介して配置され、基板16に対して絶縁層16aを介して配置される。基板16は、MEMS装置10の最下層に配置される。基板16の上面には、SiO2製の絶縁層16aが配置されている。絶縁層16aの上面に、基板14が配置されている。基板14と基板16とは、絶縁層16aを介して互いに絶縁されている。
基板14は、可動部14aを備える。可動部14aは、基板12、14、16によって画定される空間に配置されている。可動部14aは、基板14のうちの基板12と基板16とに挟まれている部分から、基板12、14、16によって画定される空間に突出している。可動部14aは、基板14のうちの基板12と基板16とに挟まれている部分に、片持ち梁状に支持されている。MEMS装置10では、MEMS装置10に加わる加速度等の物理量の変化に応じて作動する可動部14aを利用して、物理量が検出される。
基板14は、接合部50を介して基板12と物理的に、かつ、電気的に接合されている。接合部50は、基板14から絶縁層12aを貫通して基板12に到達する。
(MEMS装置10の製造方法)
次いで、図2~図10を参照して、MEMS装置10の製造方法を説明する。図2に示すように、S12では、基板12が作製される。具体的には、図3に示すように、シリコンウエハに熱酸化処理を実行することによって、基板12の表面に絶縁層12aを形成する。次いで、図4に示すように、基板12の絶縁層12a側の表面に、フォトリソグラフィ処理及びエッチング処理(例えばRIE(Reactive Ion Etchingの略))を実行することによって、絶縁層12a及び基板12の一部を加工する。
次いで、図2~図10を参照して、MEMS装置10の製造方法を説明する。図2に示すように、S12では、基板12が作製される。具体的には、図3に示すように、シリコンウエハに熱酸化処理を実行することによって、基板12の表面に絶縁層12aを形成する。次いで、図4に示すように、基板12の絶縁層12a側の表面に、フォトリソグラフィ処理及びエッチング処理(例えばRIE(Reactive Ion Etchingの略))を実行することによって、絶縁層12a及び基板12の一部を加工する。
S14では、基板14及び基板16が作製される。なお、S14の処理は、S12の処理よりも先に実行されてもよいし、S12の処理と並行して実行されてもよい。S14では、まず、図5に示すように、シリコンウエハに熱酸化処理を実行することによって、基板16の表面に絶縁層16aを形成する。次いで、図6に示すように、フォトリソグラフィ処理及びエッチング処理を実行することによって、絶縁層16a及び基板16の一部を加工する。
次いで、図7に示すように、絶縁層16aの表面に、基板14のためのシリコンウエハを載置して、例えば、常温接合によって、絶縁層16aとシリコンウエハとを結合する。次いで、図8に示すように、基板14の表面に、フォトリソグラフィ処理及びエッチング処理を実行することによって、基板14の一部を加工する。この工程では、基板14の最上部に位置する表面14bに、エッチングによって凹部62が形成される。これにより、凹部62に囲まれた突起部60が形成される。突起部60の最上面60aは、基板14の表面14bと同一の高さに位置する。突起部60は、周囲に位置する凹部62よりも、基板12に向かって突出している。
突起部60では、凹部62の底面から基板12に向かう方向の高さ(即ち上下方向の長さ)が、1~3μmである。また、突起部60では、図8の紙面左右方向の幅が、1μm以上である。
図2に戻って、S16では、基板12と基板14とが結合される。図9に示すように、基板14の表面14bに、基板12が載置され、例えば常温接合によって、絶縁層12aと基板14が結合される。図9に示すMEMS装置10の中間体では、突起部60の最上面60aは、基板12の下端面12bと離間して配置されている。詳細には、最上面60aと下端面12bとは、絶縁層12aの厚さだけ、互いに離間して配置される。
図2に戻って、S18では、基板12と基板14とを、電気的に接合する。具体的には、図9に示すMEMS装置10の中間体の突起部60に、減圧環境の下、水素を含む雰囲気において、アニール処理を実行する。この結果、突起部60が変形して、突起部60が基板12と結合される。アニール処理は、圧力が1~100Torr、水素濃度が90%以上、及び、温度が1000℃以上で実行される。
詳細には、図11に示す突起部60にアニール処理が開始されると、図12に示すように、突起部60が表面拡散によって、中間部70で表されるように変形する。これにより、突起部60が高くなり、基板12に接触する。さらに、アニール処理が継続されると、図13に示すように、中間部70が接合部50で表されるように変形する。これにより、接合部50が基板12と物理的かつ電気的に接合されることによって、基板12と基板14とが電気的に接合される。
突起部60は、基板14の他の部分と同様に、単結晶のSiで作製されている。接合部50は、突起部60にアニール処理が実行されることによって、アモルファス化される。なお、接合部50は、多結晶化されていてもよい。即ち、接合部50は、基板12と基板14とは異なる結晶構造を有する。
図2に戻って、S20において、基板12に対して処理を実行することによって、MEMS装置10が作製される。具体的には、基板12の表面に、スパッタリングによってアルミニウムの薄膜を形成し、フォトリソグラフィ処理及びエッチング処理を実行することによって、パッド18を形成する。また、基板12にフォトリソグラフィ処理及びエッチング処理を実行することによって、基板12の一部を加工する。
(効果)
上記したMEMS装置10の製造方法では、突起部60に、アニール処理を実行することによって、突起部60を、接合部50に変化させる。突起部60から接合部50への変化の過程で、表面拡散により、突起部60の表面原子が移動して、突起部60が高くなり、基板12に向かって延びる。これにより、突起部60が基板12に接触することによって、突起部60(即ち接合部50)が、基板12に接合される。この構成によると、突起部60と基板12との接合の際に、突起部60の表面の平坦度及び清潔度を厳密に管理せずとも、接合強度が低下することを抑制することができる。この結果、Si同士の接合において、接合強度が低下することを抑制することができる。
上記したMEMS装置10の製造方法では、突起部60に、アニール処理を実行することによって、突起部60を、接合部50に変化させる。突起部60から接合部50への変化の過程で、表面拡散により、突起部60の表面原子が移動して、突起部60が高くなり、基板12に向かって延びる。これにより、突起部60が基板12に接触することによって、突起部60(即ち接合部50)が、基板12に接合される。この構成によると、突起部60と基板12との接合の際に、突起部60の表面の平坦度及び清潔度を厳密に管理せずとも、接合強度が低下することを抑制することができる。この結果、Si同士の接合において、接合強度が低下することを抑制することができる。
接合部50は、突起部60へのアニール処理によってアモルファス又は多結晶化されている。このため、接合部50と、例えば常温接合等の通常のSi同士の接合による接合部(即ち単結晶のSi)と、は、結晶構造が異なる。
(突起部の寸法)
次いで、図14及び図15を参照して、減圧環境下の水素アニール処理によって、突起部60の高さ変化のシミュレーション結果を説明する。図14には、円柱形状を有する突起部60の高さが1.0μm、1.5μm、2.0μm、2.5μm、3.0μmの5種類の突起部60に対して、アニール処理が実行された場合のシミュレーション結果が示されている。なお、突起部60の幅は、3.0μmである。図15には、円柱形状を有する突起部60の幅が1.0μm、1.5μm、2.0μm、2.5μm、3.0μmと異なる5種類の突起部60に対して、アニール処理が実行された場合のシミュレーション結果が示されている。図14及び図15では、横軸が処理時間を示し、縦軸が高さの増加量を示す。なお、突起部60の初期の高さは、3.0μmである。シミュレーションでは、圧力が10Torr、水素濃度が100%、及び、温度が1100℃でアニール処理が実行される。
次いで、図14及び図15を参照して、減圧環境下の水素アニール処理によって、突起部60の高さ変化のシミュレーション結果を説明する。図14には、円柱形状を有する突起部60の高さが1.0μm、1.5μm、2.0μm、2.5μm、3.0μmの5種類の突起部60に対して、アニール処理が実行された場合のシミュレーション結果が示されている。なお、突起部60の幅は、3.0μmである。図15には、円柱形状を有する突起部60の幅が1.0μm、1.5μm、2.0μm、2.5μm、3.0μmと異なる5種類の突起部60に対して、アニール処理が実行された場合のシミュレーション結果が示されている。図14及び図15では、横軸が処理時間を示し、縦軸が高さの増加量を示す。なお、突起部60の初期の高さは、3.0μmである。シミュレーションでは、圧力が10Torr、水素濃度が100%、及び、温度が1100℃でアニール処理が実行される。
図14では、突起部60の高さが1.0μm、1.5μm、2.0μm、2.5μm、3.0μmのそれぞれのシミュレーション結果が、結果100、102、104、106、108のそれぞれに示される。図14に示されるように、突起部60の高さによって処理時間に異なるものの、突起部60の高さが1.0μm~3.0μmの範囲であれば、突起部60の高さが0.1μm以上増加する。図15では、突起部60の幅が1.0μm、1.5μm、2.0μm、2.5μm、3.0μmのそれぞれのシミュレーション結果が、結果200、202、204、206、208のそれぞれに示される。突起部60の幅が1.0μm以上であれば、突起部60の高さが0.075μm以上増加する。突起部60では、幅が大きくなるほど、アニール処理時の表面拡散によって高さ方向に移動する原子量が多くなる。このため、突起部60の幅が広い方が、高さの増加量は増える。これらの数値範囲であれば、絶縁層12aの厚みを越えて、突起部60を変形させることができる。
(突起部の形状)
図16に示すように、突起部60は、1個以上の四角柱形状を有していてもよい。あるいは、図17に示すように、突起部60は、1個以上の四角柱形状を有していてもよい。
図16に示すように、突起部60は、1個以上の四角柱形状を有していてもよい。あるいは、図17に示すように、突起部60は、1個以上の四角柱形状を有していてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 :MEMS装置
12 :基板
12a :絶縁層
12b :下端面
14 :基板
14a :可動部
14b :表面
16 :基板
16a :絶縁層
18 :パッド
50 :接合部
60 :突起部
60a :最上面
62 :凹部
70 :中間部
12 :基板
12a :絶縁層
12b :下端面
14 :基板
14a :可動部
14b :表面
16 :基板
16a :絶縁層
18 :パッド
50 :接合部
60 :突起部
60a :最上面
62 :凹部
70 :中間部
Claims (3)
- シリコン製の第1基板であって、表面側に周囲から突出する突起部を備える前記第1基板の前記表面側にシリコン製の第2基板を配置する配置工程であって、前記突起部と対向する前記第2基板の対向面を前記突起部から離間して配置する前記配置工程と、
前記第1基板と前記第2基板とを、減圧環境下で水素を含んだ雰囲気において、前記突起部にアニール処理を実行するアニール工程と、を備え、
前記アニール工程では、前記突起部は、前記第2基板の前記対向面に向かって延びて、前記第2基板に接合される、半導体装置の製造方法。 - 前記突起部は、前記突起部の前記周囲からの高さが1~3μmであり、幅が1μm以上である、請求項1に係る半導体装置の製造方法。
- シリコン製の第1基板と、
シリコン製の第2基板と、
前記第1基板と前記第2基板とを接合する接合部であって、多結晶及びアモルファスの少なくとも一方の結晶構造を有するシリコンで作製される前記接合部と、を備える、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021065932A JP2022161262A (ja) | 2021-04-08 | 2021-04-08 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021065932A JP2022161262A (ja) | 2021-04-08 | 2021-04-08 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022161262A true JP2022161262A (ja) | 2022-10-21 |
Family
ID=83658782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021065932A Pending JP2022161262A (ja) | 2021-04-08 | 2021-04-08 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022161262A (ja) |
-
2021
- 2021-04-08 JP JP2021065932A patent/JP2022161262A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
KR101410858B1 (ko) | 실리콘 및 글래스 기판의 분자 결합 방법 | |
KR101292111B1 (ko) | 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법 | |
JP5183969B2 (ja) | Soiウェーハのシリコン酸化膜形成方法 | |
JP2011524083A (ja) | 漸進トリミング法 | |
JP3934170B2 (ja) | Soi基板の製造方法 | |
JP5441371B2 (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
JP2022161262A (ja) | 半導体装置の製造方法及び半導体装置 | |
CN217535470U (zh) | 空腔soi基板 | |
JP6175838B2 (ja) | 半導体装置の製造方法 | |
JP6172555B2 (ja) | ウエハの接合方法 | |
JP6070435B2 (ja) | ファブリペローフィルタ、それを備えたファブリペロー干渉計、および、ファブリペローフィルタの製造方法 | |
JP5692099B2 (ja) | 半導体圧力センサおよびその製造方法 | |
JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
JP2009537076A (ja) | 絶縁体上半導体構造を形成するための方法 | |
JP4134881B2 (ja) | 半導体加速度センサ | |
JP5617801B2 (ja) | 半導体装置およびその製造方法 | |
JP5867057B2 (ja) | Memsデバイス | |
JP2008210640A (ja) | 静電駆動素子およびそれを備えた静電駆動デバイス | |
JP6155745B2 (ja) | 半導体装置の製造方法及び半導体基板の製造方法 | |
JP2018096938A (ja) | 半導体デバイス、およびその製造方法 | |
TW202147392A (zh) | 半導體基板、半導體基板的製造方法以及半導體元件的製造方法 | |
JP2008182223A (ja) | 固体撮像装置の接合方法および固体撮像装置 | |
JP2005172808A (ja) | 半導体加速度センサ | |
JP2012033713A (ja) | 空洞半導体基板、ならびに空洞半導体基板および半導体素子の製造方法 |