JP2022161262A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】Ｓｉ同士の接合において、接合強度が低下することを抑制する技術を提供する。【解決手段】半導体装置の製造方法は、シリコン製の第１基板であって、表面側に周囲から突出する突起部を備える前記第１基板の前記表面側にシリコン製の第２基板を配置する配置工程であって、前記突起部と対向する前記第２基板の対向面を前記突起部から離間して配置する前記配置工程と、前記第１基板と前記第２基板とを、減圧環境下で水素を含んだ雰囲気において、前記突起部にアニール処理を実行するアニール工程と、を備え、前記アニール工程では、前記突起部は、前記第２基板の前記対向面に向かって延びて、前記第２基板に接合される。【選択図】図１０

Description

本明細書が開示する技術は、半導体装置の製造方法及び半導体装置に関する。

特許文献１には、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）装置において、基板層及びセンサを有するデバイス構造体を、キャップ構造体に導電性接合層を介して電気的に結合する技術が開示されている。導電性結合層と各構造体との接合は、Ｓｉ（即ちシリコン）と金属との接合である。

特許文献２には、ＭＥＭＳ装置において、Ｓｉ同士を、融着又は共晶結合によって、電気的に結合する技術が開示されている。

特開２０１５－７７６７７号公報 特表２００８－５２８９６８号公報

金属とＳｉとが結合される場合、金属とＳｉとの線膨張係数の差及び金属疲労により、結合部が破損する可能性がある。一方、Ｓｉ同士の接合では、結合される表面を平坦に、かつ清潔に維持しなければ、接合強度が低くなってしまう可能性がある。

本明細書は、Ｓｉ同士の接合において、接合強度が低下することを抑制する技術を提供する。

本明細書が開示する半導体装置の製造方法は、シリコン製の第１基板であって、表面側に周囲から突出する突起部を備える前記第１基板の前記表面側にシリコン製の第２基板を配置する配置工程であって、前記突起部と対向する前記第２基板の対向面を前記突起部から離間して配置する前記配置工程と、前記第１基板と前記第２基板とを、減圧環境下で水素を含んだ雰囲気において、前記突起部にアニール処理を実行するアニール工程と、を備え、前記アニール工程では、前記突起部は、前記第２基板の前記対向面に向かって延びて、前記第２基板に接合される。

減圧環境下で水素を含んだ雰囲気において、Ｓｉにアニール処理を実行すると、Ｓｉ表面の凹凸が平滑化される。発明者らは、凸形状に形成された突起部を有するＳｉ製の基板に上記のアニール処理を実行すると、平滑化される途中の過程で、突起部が高くなることを見出した。上記の半導体装置の製造方法では、アニール処理によって凸形状が高くなることを見越して、突起部を有する第１基板と、第１基板に接合すべき第２基板と、を離間して配置して、アニール処理を実行することによって、突起部と第２基板とを接合させることができる。このようにＳｉ同士を接合することによって、突起部の表面の平坦度及び清潔度を厳格に管理せずとも、接合強度が低下することを抑制することができる。

前記突起部は、前記突起部の前記周囲からの高さが１～３μｍであり、幅が１μｍ以上であってもよい。

突起部を上記の寸法で形成することによって、アニール処理により突起部が十分に高くなるように設定することができる。

シリコン製の第１基板と、シリコン製の第２基板と、前記第１基板と前記第２基板とを接合する接合部であって、多結晶及びアモルファスの少なくとも一方の結晶構造を有するシリコンで作製される前記接合部と、を備えていてもよい。

アニール処理を実行すると、単結晶のＳｉ製の突起部は、多結晶及びアモルファスの少なくとも一方の結晶構造に変化する。即ち、多結晶及びアモルファスの少なくとも一方の結晶構造を有するＳｉで作製される接合部を有する半導体装置は、アニール処理を実行することによって、第１基板と第２基板とが接合されている。この半導体装置では、製造時に接合されるべきＳｉの表面の平坦度及び清潔度を厳密に管理せずとも、接合強度が低下することを抑制することができる。

ＭＥＭＳ装置の縦断面図。 ＭＥＭＳ装置の製造方法のフォローチャート。 ＭＥＭＳ装置の製造方法を説明する縦断面図。 図３に続くＭＥＭＳ装置の製造方法を説明するための縦断面図。 図４に続くＭＥＭＳ装置の製造方法を説明するための縦断面図。 図５に続くＭＥＭＳ装置の製造方法を説明するための縦断面図。 図６に続くＭＥＭＳ装置の製造方法を説明するための縦断面図。 図７に続くＭＥＭＳ装置の製造方法を説明するための縦断面図。 図８に続くＭＥＭＳ装置の製造方法を説明するための縦断面図。 図９に続くＭＥＭＳ装置の製造方法を説明するための縦断面図。 アニール処理による突起部の変形の様子を説明するための縦断面図。 図１１に続くアニール処理による突起部の変形の様子を説明するための縦断面図。 図１２に続くアニール処理による突起部の変形の様子を説明するための縦断面図。 アニール処理による突起部の高さ変化のシミュレーション結果を示すグラフ。 アニール処理による突起部の高さ変化のシミュレーション結果を示すグラフ。 突起部の一例の斜視図。 突起部の一例の斜視図。

図１に示すように、ＭＥＭＳ装置１０は、複数の基板１２、１４、１６が積層されて構成されている。複数の基板１２、１４、１６のそれぞれは、シリコン（即ちＳｉ）の単結晶構造を有する。基板１２は、ＭＥＭＳ装置１０の最上層に配置される。基板１２の上面には、アルミニウム製のパッド１８が配置されている。

基板１２の下端には、二酸化ケイ素（即ちＳｉＯ_２）製の絶縁層１２ａが配置されている。絶縁層１２ａは、基板１２と、基板１２の下方に配置される基板１４と、の間を絶縁する。言い換えると、絶縁層１２ａは、基板１２と基板１４とを絶縁すべき位置に、配置されている。

基板１４は、基板１２に対して絶縁層１２ａを介して配置され、基板１６に対して絶縁層１６ａを介して配置される。基板１６は、ＭＥＭＳ装置１０の最下層に配置される。基板１６の上面には、ＳｉＯ_２製の絶縁層１６ａが配置されている。絶縁層１６ａの上面に、基板１４が配置されている。基板１４と基板１６とは、絶縁層１６ａを介して互いに絶縁されている。

基板１４は、可動部１４ａを備える。可動部１４ａは、基板１２、１４、１６によって画定される空間に配置されている。可動部１４ａは、基板１４のうちの基板１２と基板１６とに挟まれている部分から、基板１２、１４、１６によって画定される空間に突出している。可動部１４ａは、基板１４のうちの基板１２と基板１６とに挟まれている部分に、片持ち梁状に支持されている。ＭＥＭＳ装置１０では、ＭＥＭＳ装置１０に加わる加速度等の物理量の変化に応じて作動する可動部１４ａを利用して、物理量が検出される。

基板１４は、接合部５０を介して基板１２と物理的に、かつ、電気的に接合されている。接合部５０は、基板１４から絶縁層１２ａを貫通して基板１２に到達する。

（ＭＥＭＳ装置１０の製造方法）
次いで、図２～図１０を参照して、ＭＥＭＳ装置１０の製造方法を説明する。図２に示すように、Ｓ１２では、基板１２が作製される。具体的には、図３に示すように、シリコンウエハに熱酸化処理を実行することによって、基板１２の表面に絶縁層１２ａを形成する。次いで、図４に示すように、基板１２の絶縁層１２ａ側の表面に、フォトリソグラフィ処理及びエッチング処理（例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇの略））を実行することによって、絶縁層１２ａ及び基板１２の一部を加工する。

Ｓ１４では、基板１４及び基板１６が作製される。なお、Ｓ１４の処理は、Ｓ１２の処理よりも先に実行されてもよいし、Ｓ１２の処理と並行して実行されてもよい。Ｓ１４では、まず、図５に示すように、シリコンウエハに熱酸化処理を実行することによって、基板１６の表面に絶縁層１６ａを形成する。次いで、図６に示すように、フォトリソグラフィ処理及びエッチング処理を実行することによって、絶縁層１６ａ及び基板１６の一部を加工する。

次いで、図７に示すように、絶縁層１６ａの表面に、基板１４のためのシリコンウエハを載置して、例えば、常温接合によって、絶縁層１６ａとシリコンウエハとを結合する。次いで、図８に示すように、基板１４の表面に、フォトリソグラフィ処理及びエッチング処理を実行することによって、基板１４の一部を加工する。この工程では、基板１４の最上部に位置する表面１４ｂに、エッチングによって凹部６２が形成される。これにより、凹部６２に囲まれた突起部６０が形成される。突起部６０の最上面６０ａは、基板１４の表面１４ｂと同一の高さに位置する。突起部６０は、周囲に位置する凹部６２よりも、基板１２に向かって突出している。

突起部６０では、凹部６２の底面から基板１２に向かう方向の高さ（即ち上下方向の長さ）が、１～３μｍである。また、突起部６０では、図８の紙面左右方向の幅が、１μｍ以上である。

図２に戻って、Ｓ１６では、基板１２と基板１４とが結合される。図９に示すように、基板１４の表面１４ｂに、基板１２が載置され、例えば常温接合によって、絶縁層１２ａと基板１４が結合される。図９に示すＭＥＭＳ装置１０の中間体では、突起部６０の最上面６０ａは、基板１２の下端面１２ｂと離間して配置されている。詳細には、最上面６０ａと下端面１２ｂとは、絶縁層１２ａの厚さだけ、互いに離間して配置される。

図２に戻って、Ｓ１８では、基板１２と基板１４とを、電気的に接合する。具体的には、図９に示すＭＥＭＳ装置１０の中間体の突起部６０に、減圧環境の下、水素を含む雰囲気において、アニール処理を実行する。この結果、突起部６０が変形して、突起部６０が基板１２と結合される。アニール処理は、圧力が１～１００Ｔｏｒｒ、水素濃度が９０％以上、及び、温度が１０００℃以上で実行される。

詳細には、図１１に示す突起部６０にアニール処理が開始されると、図１２に示すように、突起部６０が表面拡散によって、中間部７０で表されるように変形する。これにより、突起部６０が高くなり、基板１２に接触する。さらに、アニール処理が継続されると、図１３に示すように、中間部７０が接合部５０で表されるように変形する。これにより、接合部５０が基板１２と物理的かつ電気的に接合されることによって、基板１２と基板１４とが電気的に接合される。

突起部６０は、基板１４の他の部分と同様に、単結晶のＳｉで作製されている。接合部５０は、突起部６０にアニール処理が実行されることによって、アモルファス化される。なお、接合部５０は、多結晶化されていてもよい。即ち、接合部５０は、基板１２と基板１４とは異なる結晶構造を有する。

図２に戻って、Ｓ２０において、基板１２に対して処理を実行することによって、ＭＥＭＳ装置１０が作製される。具体的には、基板１２の表面に、スパッタリングによってアルミニウムの薄膜を形成し、フォトリソグラフィ処理及びエッチング処理を実行することによって、パッド１８を形成する。また、基板１２にフォトリソグラフィ処理及びエッチング処理を実行することによって、基板１２の一部を加工する。

（効果）
上記したＭＥＭＳ装置１０の製造方法では、突起部６０に、アニール処理を実行することによって、突起部６０を、接合部５０に変化させる。突起部６０から接合部５０への変化の過程で、表面拡散により、突起部６０の表面原子が移動して、突起部６０が高くなり、基板１２に向かって延びる。これにより、突起部６０が基板１２に接触することによって、突起部６０（即ち接合部５０）が、基板１２に接合される。この構成によると、突起部６０と基板１２との接合の際に、突起部６０の表面の平坦度及び清潔度を厳密に管理せずとも、接合強度が低下することを抑制することができる。この結果、Ｓｉ同士の接合において、接合強度が低下することを抑制することができる。

接合部５０は、突起部６０へのアニール処理によってアモルファス又は多結晶化されている。このため、接合部５０と、例えば常温接合等の通常のＳｉ同士の接合による接合部（即ち単結晶のＳｉ）と、は、結晶構造が異なる。

（突起部の寸法）
次いで、図１４及び図１５を参照して、減圧環境下の水素アニール処理によって、突起部６０の高さ変化のシミュレーション結果を説明する。図１４には、円柱形状を有する突起部６０の高さが１．０μｍ、１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍの５種類の突起部６０に対して、アニール処理が実行された場合のシミュレーション結果が示されている。なお、突起部６０の幅は、３．０μｍである。図１５には、円柱形状を有する突起部６０の幅が１．０μｍ、１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍと異なる５種類の突起部６０に対して、アニール処理が実行された場合のシミュレーション結果が示されている。図１４及び図１５では、横軸が処理時間を示し、縦軸が高さの増加量を示す。なお、突起部６０の初期の高さは、３．０μｍである。シミュレーションでは、圧力が１０Ｔｏｒｒ、水素濃度が１００％、及び、温度が１１００℃でアニール処理が実行される。

図１４では、突起部６０の高さが１．０μｍ、１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍのそれぞれのシミュレーション結果が、結果１００、１０２、１０４、１０６、１０８のそれぞれに示される。図１４に示されるように、突起部６０の高さによって処理時間に異なるものの、突起部６０の高さが１．０μｍ～３．０μｍの範囲であれば、突起部６０の高さが０．１μｍ以上増加する。図１５では、突起部６０の幅が１．０μｍ、１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍのそれぞれのシミュレーション結果が、結果２００、２０２、２０４、２０６、２０８のそれぞれに示される。突起部６０の幅が１．０μｍ以上であれば、突起部６０の高さが０．０７５μｍ以上増加する。突起部６０では、幅が大きくなるほど、アニール処理時の表面拡散によって高さ方向に移動する原子量が多くなる。このため、突起部６０の幅が広い方が、高さの増加量は増える。これらの数値範囲であれば、絶縁層１２ａの厚みを越えて、突起部６０を変形させることができる。

（突起部の形状）
図１６に示すように、突起部６０は、１個以上の四角柱形状を有していてもよい。あるいは、図１７に示すように、突起部６０は、１個以上の四角柱形状を有していてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０ ：ＭＥＭＳ装置
１２ ：基板
１２ａ ：絶縁層
１２ｂ ：下端面
１４ ：基板
１４ａ ：可動部
１４ｂ ：表面
１６ ：基板
１６ａ ：絶縁層
１８ ：パッド
５０ ：接合部
６０ ：突起部
６０ａ ：最上面
６２ ：凹部
７０ ：中間部

Claims (3)

1. シリコン製の第１基板であって、表面側に周囲から突出する突起部を備える前記第１基板の前記表面側にシリコン製の第２基板を配置する配置工程であって、前記突起部と対向する前記第２基板の対向面を前記突起部から離間して配置する前記配置工程と、
   前記第１基板と前記第２基板とを、減圧環境下で水素を含んだ雰囲気において、前記突起部にアニール処理を実行するアニール工程と、を備え、
   前記アニール工程では、前記突起部は、前記第２基板の前記対向面に向かって延びて、前記第２基板に接合される、半導体装置の製造方法。
2. 前記突起部は、前記突起部の前記周囲からの高さが１～３μｍであり、幅が１μｍ以上である、請求項１に係る半導体装置の製造方法。
3. シリコン製の第１基板と、
   シリコン製の第２基板と、
   前記第１基板と前記第２基板とを接合する接合部であって、多結晶及びアモルファスの少なくとも一方の結晶構造を有するシリコンで作製される前記接合部と、を備える、半導体装置。
   

Images