JP2022146519A - メモリシステム、情報処理システム、およびホスト装置 - Google Patents

Abstract

【課題】ホスト装置が消費電力量を制御できるメモリシステム、情報処理システムおよびメモリシステムの消費電力量を制御できるホスト装置、を提供する。【解決手段】情報処理システム１０は、メモリシステムとホスト装置を備える。メモリシステムは、ホスト装置に接続可能である。メモリシステムは、不揮発性メモリ（ＮＡＮＤメモリ）２００と、不揮発性メモリを制御するコントローラと、を備える。コントローラは、ホスト装置からの第１指示に応じてメモリシステムの消費電力量を抑制する。【選択図】図１

Description

本実施形態は、メモリシステム、情報処理システム、およびホスト装置に関する。

ＳＳＤ（Solid State Drive）などのメモリシステムは、コントローラと不揮発性メモリとを備える。コントローラは、ホスト装置からの要求に応じて、不揮発性メモリから読み出したデータをホスト装置へ送信する処理や、ホスト装置から受信したデータを不揮発性メモリへ書き込む処理等を制御する。さらに、コントローラは、不揮発性メモリ内でデータを移動させる転記（transcription）処理等を実行する。メモリシステムでは、ホスト装置と不揮発性メモリとの間のデータの送受信だけでなく、転記処理においても電力が消費される。

米国特許出願公開第２０１９／３１０９５６号明細書 米国特許出願公開第２０１５／８９１２３号明細書 特開２０１８－１６９９７９号公報

一つの実施形態によれば、ホスト装置が消費電力量を制御できるメモリシステム、情報処理システム、およびメモリシステムの消費電力量を制御できるホスト装置、を提供することを目的とする。

一つの実施形態によれば、メモリシステムは、ホスト装置に接続可能である。メモリシステムは、不揮発性メモリと、不揮発性メモリを制御するコントローラと、を備える。コントローラは、ホスト装置からの第１指示に応じてメモリシステムの消費電力量を抑制する。

図１は、第１の実施形態の情報処理システムの構成の一例を示す模式的な図である。 図２は、第１の実施形態にかかるメモリチップの構成の一例を示す模式的な図である。 図３は、第１の実施形態にかかるブロックの回路構成を示す模式的な図である。 図４は、第１の実施形態の種々の記憶モードにおける各区分を説明する図である。 図５は、第１の実施形態のブロックの状態遷移の一例を示す図である。 図６は、第１の実施形態のホスト装置とメモリシステムとの間で転送される情報の一例を説明するための図である。 図７は、第１の実施形態の転記処理の一例であるガベージコレクションの動作の一例を説明するためのフローチャートである。 図８は、第１の実施形態の転記処理の別の一例であるエビクションの動作の一例を説明するためのフローチャートである。 図９は、第１の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。 図１０は、第２の実施形態のガベージコレクションにおける、転記元のブロックＢＬＫの選択方法の一例を説明するための図である。 図１１は、第２の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。 図１２は、第３の実施形態のコントローラが生成する消費電力量計画の一例を示す模式的な図である。 図１３は、第３の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。 図１４は、第３の実施形態のメモリシステムの構成の一例を示す模式的な図である。 図１５は、第３の実施形態のメモリシステムが消費電力に関する情報を受信する方法の一例を説明するための図である。 図１６は、第３の実施形態にかかる消費電力量計画の変更例を説明するための図である。 図１７は、第４の実施形態のコントローラが生成する消費電力量計画の一例を示す模式的な図である。 図１８は、第４の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。 図１９は、第５の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。 図２０は、第６の実施形態にかかるメモリシステムの電力量制限モードでの動作の一例を示すフローチャートである。 図２１は、第７の実施形態にかかるメモリシステムの電力量制限モードでの動作の一例を示すフローチャートである。 図２２は、第８の実施形態にかかるメモリシステムの電力量制限モードでの動作の一例を示すフローチャートである。 図２３は、第９の実施形態のメモリシステムがホスト装置に対して動作ステータス情報を送信する方法の一例を説明するための図である。

以下に添付図面を参照して、実施形態にかかるメモリシステム、情報処理システム、およびホスト装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態の情報処理システム１０の構成の一例を示す模式的な図である。

情報処理システム１０は、例えば各種コンピュータやサーバなどである。各種コンピュータのうちポータブルなコンピュータは、ラップトップ型のパーソナルコンピュータ、携帯電話、スマートフォン、ポータブルな音楽プレーヤー、撮像装置、などである。ホスト装置２は、例えば情報処理システム１０に具備されるプロセッサである。メモリシステム１は、例えばＳＳＤである。メモリシステム１は、各種コンピュータやサーバなどに外部接続されてもよい。

メモリシステム１は、ホスト装置２と通信インタフェース３で接続される。ホスト装置２は、メモリシステム１をデータのストレージとして利用し得る。通信インタフェース３の規格は、特定の規格に限定されない。例えば、ＳＡＳ（Serial Attached SCSI）、ＳＡＴＡ（Serial ATA）、PCI express（ＰＣＩｅ、登録商標）、またはNVM express（ＮＶＭｅ、登録商標）などが通信インタフェース３の規格として採用され得る。

メモリシステム１は、ホスト装置２からアクセスコマンド（例えば、ライトコマンドまたはリードコマンド）を受信する。メモリシステム１は、ライトコマンドに応じて、ライトが要求されたユーザデータを記憶する。メモリシステム１は、リードコマンドに応じて、リードが要求されたユーザデータをホスト装置２に送信する。

なお、アクセスコマンドは、論理アドレスを含む。メモリシステム１は、ホスト装置２に論理的なアドレス空間を提供する。論理アドレスは、当該アドレス空間における位置を示す。ホスト装置２は、論理アドレスを用いることによって、ユーザデータをライトする位置またはユーザデータの読み出しを行う位置を指定する。つまり、論理アドレスは、ホスト装置２から指定される位置情報である。

メモリシステム１は、コントローラ１００とＮＡＮＤメモリ２００とを備える。コントローラ１００はメモリバス３００によってＮＡＮＤメモリ２００に接続されている。ＮＡＮＤメモリ２００は、不揮発性メモリの一例である。

コントローラ１００は、ＮＡＮＤメモリ２００の制御を実行する。

コントローラ１００は、ホスト装置２からライトが要求されたデータをＮＡＮＤメモリ２００にライトしたり、ホスト装置２からリードが要求されたデータをＮＡＮＤメモリ２００からリードしてホスト装置２に送ったりする。つまり、コントローラ１００は、ホスト装置２とＮＡＮＤメモリ２００との間のデータ転送を実行する。ホスト装置２とＮＡＮＤメモリ２００との間のデータ転送を、ホストアクセス処理、と表記する。

さらに、コントローラ１００は、ＮＡＮＤメモリ２００内でデータを転記する転記処理を実行する。転記処理は、ガベージコレクションまたはエビクション（eviction）、などを含む。転記処理の詳細については後述する。

コントローラ１００は、プロセッサ１０１、ホストインタフェース（ホストＩ／Ｆ）１０２、ＲＡＭ（Random Access Memory）１０３、バッファメモリ１０４、メモリインタフェース（メモリＩ／Ｆ）１０５、および内部バス１０６を備える。プロセッサ１０１、ホストＩ／Ｆ１０２、ＲＡＭ１０３、バッファメモリ１０４、およびメモリＩ／Ｆ１０５は、内部バス１０６に電気的に接続されている。

なお、コントローラ１００は、ＳｏＣ（System-on-a-Chip）として構成され得る。または、コントローラ１００は、複数のチップによって構成され得る。ＲＡＭ１０３またはバッファメモリ１０４は、コントローラ１００の外部に配されていてもよい。

ホストＩ／Ｆ１０２は、ホスト装置２から受信したアクセスコマンドおよびユーザデータなどを内部バス１０６に出力する。ユーザデータは、内部バス１０６を介してバッファメモリ１０４に送られる。

また、ホストＩ／Ｆ１０２は、ＮＡＮＤメモリ２００から読み出されたユーザデータおよびプロセッサ１０１からの応答などをホスト装置２へ送信する。

バッファメモリ１０４は、ホスト装置２とＮＡＮＤメモリ２００との間のデータ転送のためのバッファとして機能するメモリである。バッファメモリ１０４は、例えば、ＳＲＡＭ（Static Random Access Memory）またはＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などの揮発性メモリによって構成される。なお、バッファメモリ１０４を構成するメモリの種類はこれらに限定されない。バッファメモリ１０４は、任意の種類の不揮発性メモリによって構成されてもよい。

メモリＩ／Ｆ１０５は、ユーザデータ等をＮＡＮＤメモリ２００にライトする処理およびＮＡＮＤメモリ２００からリードする処理を、プロセッサ１０１からの指示に基づいて制御する。

プロセッサ１０１は、コンピュータプログラムを実行することができる回路である。プロセッサ１０１は、例えばＣＰＵ（Central Processing Unit）である。プロセッサ１０１は、予め所定位置（例えばＮＡＮＤメモリ２００）に格納されていたファームウェアプログラムに基づいてコントローラ１００の各構成要素を統括的に制御し、これによってホストアクセス処理および転記処理を含む種々の処理を実現する。

なお、プロセッサ１０１が実行する処理の一部または全部は、ハードウェア回路によって実行されてもよい。プロセッサ１０１が実行する処理の一部または全部は、ＦＰＧＡ（Field-Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）によって実行されてもよい。

ＲＡＭ１０３は、バッファ、キャッシュ、またはワーキングメモリとしての機能をプロセッサ１０１に提供する。ＲＡＭ１０３は、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ、またはこれらの組み合わせによって構成される。なお、ＲＡＭ１０３を構成するメモリの種類はこれらに限定されない。

なお、コントローラ１００は、これらの構成要素に替えて、またはこれらの構成要素に加えて、任意の構成要素を備え得る。例えば、コントローラ１００は、ユーザデータに対して所定の処理（例えば符号化または復号化）を行う回路を備えていてもよい。

ＮＡＮＤメモリ２００は、ユーザデータ等を不揮発に記憶できる。ＮＡＮＤメモリ２００は、１以上のメモリチップ２０１によって構成される。ここでは一例として、ＮＡＮＤメモリ２００は、４つのメモリチップ２０１－０，２０１－１，２０１－２，２０１－３によって構成されている。メモリチップ２０１は、ＮＡＮＤ型フラッシュメモリのメモリチップである。

図２は、第１の実施形態にかかるメモリチップ２０１の構成の一例を示す模式的な図である。メモリチップ２０１は、周辺回路２１０およびメモリセルアレイ２１１を備える。

メモリセルアレイ２１１は、各々が複数の不揮発性メモリセルトランジスタの集合である複数のブロックＢＬＫ（ＢＬＫ０、ＢＬＫ１、ＢＬＫ２、…）を備える。各ブロックＢＬＫは、各々がワード線およびビット線に関連付けられたメモリセルトランジスタの集合である複数のストリングユニットＳＵ（ＳＵ０、ＳＵ１、ＳＵ２、…）を備える。ストリングユニットＳＵの各々は、複数のメモリセルトランジスタが直列接続された複数のＮＡＮＤストリング２１２を備える。なお、ストリングユニットＳＵ内のＮＡＮＤストリング２１２の数は任意である。

周辺回路２１０は、例えば、ロウデコーダ、カラムデコーダ、センスアンプ、ラッチ回路、および電圧発生回路を含む。周辺回路２１０は、コントローラ１００からの指示に応じて、メモリセルアレイ２１１に対し、当該指示に対応した動作を実行する。コントローラ１００からの指示は、ライト、リード、およびイレースを含む。

図３は、第１の実施形態にかかるブロックＢＬＫの回路構成を示す模式的な図である。なお、各ブロックＢＬＫは、同一の構成を有している。ブロックＢＬＫは、例えば４つのストリングユニットＳＵ０～ＳＵ３を有する。各ストリングユニットＳＵは、複数のＮＡＮＤストリング２１２を含む。

ＮＡＮＤストリング２１２の各々は、例えば６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）および選択トランジスタＳＴ１、ＳＴ２を含んでいる。メモリセルトランジスタＭＴは、制御ゲートと電荷蓄積層とを備え、データを不揮発に保持する。そして６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）は、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に直列接続されている。なお、メモリセルトランジスタＭＴは、電荷蓄積層に絶縁膜を用いたＭＯＮＯＳ型であってもよいし、電荷蓄積層に導電膜を用いたＦＧ型であってもよい。さらに、ＮＡＮＤストリング２１２内のメモリセルトランジスタＭＴの個数は６４個に限定されない。

ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ１のゲートは、各々の選択ゲート線ＳＧＤ０～ＳＧＤ３に接続される。これに対してストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、例えば選択ゲート線ＳＧＳに共通接続される。ストリングユニットＳＵ０～ＳＵ３の各々における選択トランジスタＳＴ２のゲートは、ストリングユニットＳＵ毎に異なる選択ゲート線ＳＧＳ０～ＳＧＳ３（不図示）に接続されてもよい。同一のブロックＢＬＫ内にある各メモリセルトランジスタＭＴ０～ＭＴ６３の制御ゲートは、各々のワード線ＷＬ０～ＷＬ６３に共通接続される。

ストリングユニットＳＵ内にある各ＮＡＮＤストリング２１２の選択トランジスタＳＴ１のドレインは、各々異なるビット線ＢＬ（ＢＬ０～ＢＬ（Ｌ－１）、但しＬは２以上の自然数）に接続される。また、ビット線ＢＬは、複数のブロックＢＬＫ間で各ストリングユニットＳＵ内にある１つのＮＡＮＤストリング２１２を共通に接続する。更に、各選択トランジスタＳＴ２のソースは、ソース線ＳＬに共通に接続されている。

つまりストリングユニットＳＵは、各々が異なるビット線ＢＬに接続され、且つ同一の選択ゲート線ＳＧＤに接続された複数のＮＡＮＤストリング２１２の集合である。またブロックＢＬＫは、ワード線ＷＬを共通にする複数のストリングユニットＳＵの集合である。そしてメモリセルアレイ２１１は、少なくとも１のビット線ＢＬを共通にする複数のブロックＢＬＫの集合である。

周辺回路２１０によるライトおよびリードは、１つのストリングユニットＳＵにおける１つのワード線ＷＬに接続されたメモリセルトランジスタＭＴに対して、一括して実行され得る。ライトおよびリードの際に、一括して選択されるメモリセルトランジスタＭＴの群をメモリセルグループＭＣＧと表記する。そして、１つのメモリセルグループＭＣＧにライトされる、あるいはリードされる１ビットのデータの集まりの単位をページと表記する。

周辺回路２１０によるイレースは、ブロックＢＬＫ単位で実行される。即ち、１つのブロックＢＬＫに格納された全てのデータは、まとめてイレースされる。

なお、メモリセルアレイ２１１の構成は、図２および図３に示された構成に限定されない。例えば、メモリセルアレイ２１１は、ＮＡＮＤストリング２１２が２次元的に又は３次元的に配列された構成を有していてもよい。

メモリセルアレイ２１１に対するライトにおいては、周辺回路２１０は、ライト先のページを構成する各メモリセルトランジスタＭＴの電荷蓄積層に、データに対応した量の電荷を注入する。そして、メモリセルアレイ２１１からのリードにおいては、周辺回路２１０は、リード先のページを構成する各メモリセルトランジスタＭＴから、電荷蓄積層に蓄積された電荷量に応じたデータを読み出す。

各メモリセルトランジスタＭＴは、ｎ（ｎ≧１）ビットの値を保持可能である。ｎが１であるモードは、ＳＬＣ（Single Level Cell）と称される。各メモリセルトランジスタＭＴにｎビットの値が保持される場合、メモリセルグループＭＣＧ当たりの記憶容量はｎページ分のサイズに等しくなる。ｎが２であるモードは、ＭＬＣと称される。ｎが３であるモードは、ＴＬＣと称される。ｎが４であるモードは、ＱＬＣ（Quad Level Cell）と称される。１メモリセルにｎビットの値を保持するこれらのモードを、記憶モードと表記する。

各メモリセルトランジスタＭＴのしきい値電圧は、周辺回路２１０によって一定の範囲内でコントロールされる。しきい値電圧のコントローラブルな範囲は、２のｎ乗の数の区分に分割され、各区分にそれぞれ異なるｎビットの値がアサインされる。

図４は、第１の実施形態の種々の記憶モードにおける各区分を説明する図である。図４に示すように、しきい値電圧の範囲（コントローラブルな範囲）は、複数の区分４に分割される。例えば、ＳＬＣの場合、しきい値電圧の範囲は、２つの区分４に分割される。ＭＬＣの場合、しきい値電圧の範囲は、４つの区分４に分割される。ＴＬＣの場合、しきい値電圧の範囲は、８つの区分４に分割される。ＱＬＣの場合、しきい値電圧の範囲は、１６個の区分４に分割される。１メモリセルに保持される値のビット数が多いほど、各区分４の範囲が狭い。各区分４には、値がアサインされる。ＳＬＣの場合、低電圧側の区分４に値“１”がアサインされ、高電圧側の区分４に値“０”がアサインされる。ＭＬＣの場合、最も低電圧側の区分４に値“１１”がアサインされ、他の３つの区分４には、電圧の順番に、それぞれ、“０１”、“００”、“１０”がアサインされる。なお、各区分４への値のアサイン方法は上記の例に限定されない。なお、以降、ｎ、つまり１つのメモリセルトランジスタＭＴに保持される値のビット数を、レベル数、と表記することがある。

メモリセルアレイ２１１に対するライトにおいては、周辺回路２１０は、ライト先のページを構成する各メモリセルトランジスタＭＴの電荷蓄積層に、ライト対象のデータがアサインされた区分４に対応した量の電荷を注入する。メモリセルアレイ２１１からのリードにおいては、周辺回路２１０は、リード先のページを構成する各メモリセルトランジスタＭＴのしきい値電圧が属する区分４を判定し、判定によって取得した区分４にアサインされたデータを、リードデータとして出力する。

メモリセルアレイ２１１に対するイレースにおいては、周辺回路２１０は、メモリセルアレイ２１１の基板側にイレース電圧を印加する。そして、周辺回路２１０は、イレース対象のブロックＢＬＫの全てのワード線ＷＬを接地電位に導通させる。すると、選択されたブロックＢＬＫ内の各メモリセルトランジスタＭＴにおいては、電荷蓄積層に蓄えられていた電荷が放電される。その結果、選択されたブロックＢＬＫ内の各メモリセルトランジスタＭＴの状態は、データがイレースされたと見なされる状態（即ち最も低電圧側の区分４）に遷移する。

メモリシステム１は、単一の記憶モードでのみリードおよびライトが可能に構成され得る。または、メモリシステム１は、動作中に記憶モードの切り替えが可能に構成され得る。記憶モードの切り替えが可能である場合、切り替えの単位の記憶領域の範囲は任意である。例えば、メモリシステム１は、ブロックＢＬＫ単位で記憶モードの切り替えが可能であってもよい。

メモリシステム１が、動作中における記憶モードの切り替えが可能に構成される場合、メモリシステム１が備える記憶領域の内の一部（例えば一部のブロックＢＬＫ）の記憶モードが第１の記憶モードに固定され、他の一部（例えば他の一部のブロックＢＬＫ）の記憶モードが第１の記憶モードと異なる第２の記憶モードに固定され、メモリシステム１は、使用したい記憶モードに応じてライト先のブロックＢＬＫを選択してもよい。または、メモリシステム１は、動作中に記憶領域（例えば各ブロックＢＬＫ）の記憶モードを複数の記憶モードの間で変更することが可能に構成されてもよい。

以降の説明では、一例として、メモリシステム１は、ＳＬＣとＴＬＣとの間で記憶モードを切り替えることが可能に構成されていることとする。

続いて、ブロックＢＬＫの状態遷移について説明する。図５は、第１の実施形態のブロックＢＬＫの状態遷移の一例を示す図である。ハッチングされた矢印は、ブロックＢＬＫの状態遷移を示しており、実線の矢印は、データの移動を示している。

ブロックＢＬＫの状態としては、少なくとも、オープンブロック、アクティブブロック、およびフリーブロックがある。１以上のアクティブブロックは、アクティブブロックプールを構成し、１以上のフリーブロックは、フリーブロックプールを構成する。

オープンブロックとは、データの書き込み途中のブロックである。即ち、オープンブロックは、データが書き込まれ得る領域を残した状態にあるブロックである。

アクティブブロックは、データの書き込みが終了したブロックのうちの、まだ再利用できないブロックである。データの書き込みが終了したブロックのうちの、有効なユーザデータが格納されているブロックは、アクティブブロックとして管理される。再利用とは、オープンブロックに遷移させることをいう。

フリーブロックは、有効なユーザデータが格納されていないブロックである。フリーブロックは、再利用可能なブロックである。

例えば、オープンブロックに１ブロックＢＬＫ分のデータがライトされた後、そのオープンブロックはアクティブブロックに遷移する。アクティブブロックに格納されているデータは、有効な状態と無効な状態とのうちの何れかである。

アクティブブロックに或るデータ（第１のデータと表記する）が格納されている状態で、ホスト装置２から第１のデータが送られてきた際に指定された論理アドレス値と同一の論理アドレス値が指定されて第２のデータが送られてきた場合、コントローラ１００は、オープンブロックの空のページに第２のデータを書き込み、アクティブブロックに格納されている第１のデータを無効なデータとして管理する。よって、アクティブブロックに格納されているデータには、有効なユーザデータと無効なユーザデータとが混在し得る。

なお、ホスト装置２が、古いデータをメモリシステム１に送った際に指定した論理アドレス値と同一の論理アドレス値を指定して新しいデータを送ることを、書き換え（rewrite）と表記する。

アクティブブロックは、ガベージコレクションによってフリーブロックに遷移する。ガベージコレクションは、アクティブブロックであるブロックＢＬＫに格納されている有効なデータをオープンブロックであるブロックＢＬＫに転記（transcribe）して、転記元のブロックＢＬＫに格納されている全てのデータを無効化する処理をいう。これによって、転記元のブロックＢＬＫは、アクティブブロックからフリーブロックに遷移する。なお、転記は、転送、または移動と換言することができる。

フリーブロックは、格納されているデータがイレースされた後、オープンブロックに遷移する。

なお、データが有効とは、そのデータが格納されている位置が何れかの論理アドレス値に対応付けられていることをいう。データが無効とは、そのデータが格納されている位置が何れの論理アドレス値にも対応付けられていないことをいう。また、「空の」状態とは、ここでは、無効なデータおよび有効なデータの何れも記憶されていない状態をいう。即ち、空のページは、データの書き込みが可能な空き領域である。なお、ブロックＢＬＫ内の位置と論理アドレス値との対応関係は、コントローラ１００が維持および更新する。

ホストアクセス処理と、転記処理と、のそれぞれのためにオープンブロックが個別に用意されていてもよい。ホストアクセス処理用のオープンブロックと転記処理用のオープンブロックとが用意されてもよい。ブロックＢＬＫ単位で記憶モードの切り替えが可能である場合、オープンブロックは、記憶モード毎に用意されてもよい。

転記処理は、ガベージコレクションの他に、エビクションを含む。エビクションは、メモリシステム１が２以上の異なる記憶モードが使用可能に構成された場合に実行される。

例えば第１の記憶モードと、第１の記憶モードよりもレベル数が小さい第２の記憶モードとの間でライトの際の記憶モードを切り替えることが可能に構成されたメモリシステムについて考える。そのようなメモリシステムにおいて、第２の記憶モードでの書き込みの場合、第１の記憶モードでの書き込みの場合に比べて、多くの容量の記憶領域が必要になる。よって、第２の記憶モードでの書き込みが行われると、第１の記憶モードでの書き込みが行われる場合に比べて、フリーブロックの消費量が多くなるとともに、メモリシステムに書き込み可能な合計のデータ量が少なくなる。そこで、コントローラは、第２の記憶モードでのデータの書き込みが完了すると、後に、当該データを読み出して、読み出した当該データを第１の記憶モードで書き戻す処理を実行する。これによって、フリーブロックの数が回復するとともに、メモリシステムに書き込み可能な合計のデータ量が回復する。エビクションは、第２の記憶モードでのデータの書き込みが完了した後に、当該データを読み出して、読み出した当該データを第１の記憶モードで書き戻す処理である。

エビクションでは、例えば、第２の記憶モードでデータが書き込まれたアクティブブロックが転記元として選択され、選択された転記元から有効データが読み出される。そして、読み出された有効データは、他のブロックＢＬＫ（オープンブロック）に、第１の記憶モードで書き込まれる。転記元のブロックＢＬＫ内の全ての有効なデータの移動が完了すると、転記元のブロックＢＬＫは、アクティブブロックからフリーブロックに遷移する。よって、エビクションによってもフリーブロックが生成されることになる。

ホスト装置２は、メモリシステム１の消費電力量を制御したい場合がある。例えば情報処理システム１０がバッテリを備えたポータブルなコンピュータである場合、情報処理システム１０が電源に接続されているか否かなどによって、メモリシステム１の消費電力量を制御することが考えられる。情報処理システム１０が電源に接続されている場合、情報処理システム１０は、電源からの豊富な電力を使用することができるので、メモリシステム１が必要とする電力量を十分にメモリシステム１に供給することができる。情報処理システム１０が電源に接続されておらず、バッテリに蓄えられたエネルギーによって動作している場合、情報処理システム１０は、情報処理システム１０が電源に接続されている場合に比べて、メモリシステム１に供給する電力量を少なくする。

実施形態では、メモリシステム１は、ホスト装置２から電力量に関連する情報を受信することが可能に構成されている。第１の実施形態では、メモリシステム１は、電力量に関連する情報の一例として、電力量制限指示を受信することができる。メモリシステム１の動作モードは、電力量制限指示を受信すると、消費電力量が抑制された動作モードに遷移する。なお、消費電力量が抑制されていない動作モードを、通常モードと表記する。消費電力量が抑制された動作モードを、電力量制限モード、と表記する。

コントローラ１００は、電力量制限モードにおいては、通常モードにおける場合に比べて、転記処理の処理量を減らす。転記処理の処理量を減らす方法は特定の方法に限定されない。

一例では、コントローラ１００は、転記処理の実行頻度を、通常モードと電力量制限モードとで異ならせる。即ち、コントローラ１００は、電力量制限モードにおける転記処理の実行頻度を、通常モードにおける転記処理の実行頻度よりも低くする。電力量制限モードにおいては、通常モードにおける場合に比べ、転記処理の実行頻度が低くされた分、転記処理の処理量が減る。電力量制限モードにおいては、通常モードにおける場合に比べ、転記処理の処理量が減る分、メモリシステム１の消費電力量が抑制される。

別の例では、コントローラ１００は、転記処理の開始条件を、通常モードと電力量制限モードとで異ならせる。例えば、フリーブロックの数が判定しきい値を下回ることがガベージコレクション（またはエビクション）の開始条件である場合、通常モードと電力量制限モードとで異なる値を判定しきい値として使用する。具体的には、コントローラ１００は、通常モードにおいては、第１設定値を判定しきい値として使用し、電力量制限モードにおいては、第１設定値よりも小さい第２設定値を判定しきい値として使用する。これによって、電力量制限モードにおいては、通常モードにおける場合に比べ、ガベージコレクション（またはエビクション）が実行され難くなり、ガベージコレクション（またはエビクション）の処理量が減る。電力量制限モードにおいては、通常モードにおける場合に比べ、ガベージコレクション（またはエビクション）の処理量が減る分、メモリシステム１の消費電力量が抑制される。

電力量制限モードにおいて処理量が減らされる対象となる処理は、全ての転記処理であってもよいし、一部の転記処理だけであってもよい。例えば、ガベージコレクションのみが対象であってもよいし、エビクションのみが対象であってもよいし、両方が対象であってもよい。

このように、コントローラ１００は、動作モードに応じた動作を実行する。つまり、メモリシステム１の動作モードは、コントローラ１００の動作モードと考えることができる。以降では、コントローラ１００の動作モードは、メモリシステム１の動作モードを意味することとする。

続いて、第１の実施形態にかかる情報処理システム１０の動作を説明する。

図６は、第１の実施形態のホスト装置２とメモリシステム１との間で転送される情報の一例を説明するための図である。なお、図６の説明においては、初期状態においてはメモリシステム１の動作モードは通常モードであることとしている。

ホスト装置２は、通常モードにあるメモリシステム１に対してデータのリードやデータのライトを実行することができる（Ｓ１０１）。ホスト装置２は、メモリシステム１の動作モードを電力量制限モードに遷移させたい場合、メモリシステム１に電力量制限指示を送信する（Ｓ１０２）。

例えばＮＶＭｅ（登録商標）などでは、全てのコマンド値に対して実際の動作が定義されている訳ではない。動作が未定義のコマンド値をベンダーが任意の動作にアサインすることができる。このようなベンダーが任意の動作にアサインすることができるコマンド値は、ベンダースペシフィックと呼ばれている。ベンダーは、通信インタフェース３の規格によって用意されたベンダースペシフィックなコマンド値を、電力量制限指示にアサインすることができる。後述の電力量制限解除指示にも、ベンダースペシフィックな別のコマンド値をアサインすることができる。

または、電力量制限指示（および電力量制限解除指示）は、通信インタフェース３の規格に組み込まれていてもよい。

または、ホスト装置２とメモリシステム１とは、電力量制限指示（および電力量制限解除指示）を転送するための専用の信号線で接続され、ホスト装置２は、当該専用の信号線を介して電力量制限指示（および電力量制限解除指示）をメモリシステム１に送信してもよい。

メモリシステム１は、電力量制限指示を受信すると、通常モードから電力量制限モードに遷移する。ホスト装置２は、電力量制限モードのメモリシステム１に対してデータのリードやデータのライトを実行することができる（Ｓ１０３）。

ホスト装置２は、メモリシステム１の動作モードを電力量制限モードから通常モードに戻したい場合、メモリシステム１に電力量制限解除指示を送信する（Ｓ１０４）。メモリシステム１は、電力量制限解除指示を受信すると、電力量制限モードから通常モードに遷移する。ホスト装置２は、通常モードのメモリシステム１に対してデータのリードやデータのライトを実行することができる（Ｓ１０５）。

以降、ホスト装置２およびメモリシステム１は、Ｓ１０１～Ｓ１０５と同様の動作を繰り返すことができる。

図７は、第１の実施形態の転記処理の一例であるガベージコレクションの動作の一例を説明するためのフローチャートである。

コントローラ１００は、ガベージコレクションを実行するか否かを判定する（Ｓ２０１）。ガベージコレクションを実行するか否かの判定の方法は、特定の方法に限定されない。例えば前述したように、コントローラ１００は、ガベージコレクションを実行するか否かを、フリーブロックの数と判定しきい値との比較に基づいて判定することができる。または、コントローラ１００は、ガベージコレクションの実行頻度が所定の頻度となるように、ガベージコレクションを実行するか否かを判定することができる。

ガベージコレクションを実行しないと判定された場合（Ｓ２０１：Ｎｏ）、コントローラ１００は、Ｓ２０１の判定処理を再び実行する。

ガベージコレクションを実行すると判定された場合（Ｓ２０１：Ｙｅｓ）、コントローラ１００は、１つのアクティブブロックを転記元のブロックＢＬＫとして選択する（Ｓ２０２）。

そして、コントローラ１００は、転記元のブロックＢＬＫに格納されている全ての有効なデータを、転記先のブロックＢＬＫに転記する（Ｓ２０３）。つまり、コントローラ１００は、転記元のブロックＢＬＫに格納されている全ての有効なデータを転記先のブロックＢＬＫにコピーし、転記元の格納されている全てのデータを無効化する。これによって、転記元のブロックＢＬＫに格納されていた有効なデータは、転記先のブロックＢＬＫに転記される。なお、転記先のブロックＢＬＫは、オープンブロックとして設定されたブロックＢＬＫである。

そして、コントローラ１００は、転記元のブロックＢＬＫを、フリーブロックに設定する（Ｓ２０４）。

そして、制御がＳ２０１に移行する。

図８は、第１の実施形態の転記処理の別の一例であるエビクションの動作の一例を説明するためのフローチャートである。

コントローラ１００は、エビクションを実行するか否かを判定する（Ｓ３０１）。エビクションを実行するか否かの判定の方法は、特定の方法に限定されない。例えば前述したように、コントローラ１００は、エビクションを実行するか否かを、フリーブロックの数と判定しきい値との比較に基づいて判定することができる。または、コントローラ１００は、エビクションの実行頻度が所定の頻度となるように、ガベージコレクションを実行するか否かを判定することができる。

エビクションを実行しないと判定された場合（Ｓ３０１：Ｎｏ）、コントローラ１００は、Ｓ３０１の判定処理を再び実行する。

エビクションを実行すると判定された場合（Ｓ３０１：Ｙｅｓ）、コントローラ１００は、ＳＬＣモードでデータがライトされた１つのアクティブブロックを、転記元のブロックＢＬＫとして選択する（Ｓ３０２）。

そして、コントローラ１００は、転記元のブロックＢＬＫに格納されている全ての有効なデータを、転記先のブロックＢＬＫにＴＬＣモードで転記する（Ｓ３０３）。つまり、コントローラ１００は、転記元のブロックＢＬＫに格納されている全ての有効なデータを転記先のブロックＢＬＫにＴＬＣモードでライトし、転記元の格納されている全てのデータを無効化する。これによって、転記元のブロックＢＬＫに格納されていた有効なデータは、転記先のブロックＢＬＫに転記せしめられる。なお、転記先のブロックＢＬＫは、オープンブロックとして設定されたブロックＢＬＫであり、かつデータがＴＬＣモードでライトされるブロックＢＬＫである。

そして、コントローラ１００は、転記元のブロックＢＬＫを、フリーブロックに設定する（Ｓ３０４）。

そして、制御がＳ３０１に移行する。

図９は、第１の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。なお、図９の説明においては、初期状態でのメモリシステム１の動作モードは通常モードであることとしている。

コントローラ１００は、ホスト装置２から電力量制限指示を受信したか否かを判定する（Ｓ４０１）。電力量制限指示を受信していないと判定された場合（Ｓ４０１：Ｎｏ）、コントローラ１００は、Ｓ４０１の判定処理を再び実行する。

電力量制限指示を受信したと判定された場合（Ｓ４０１：Ｙｅｓ）、コントローラ１００は、通常モードから電力量制限モードに遷移する（Ｓ４０２）。つまり、コントローラ１００は、転記処理の処理量を低減する。

Ｓ４０２の後、コントローラ１００は、ホスト装置２から電力量制限解除指示を受信したか否かを判定する（Ｓ４０３）。電力量制限解除指示を受信していないと判定された場合（Ｓ４０３：Ｎｏ）、コントローラ１００は、Ｓ４０３の判定処理を再び実行する。

電力量制限解除指示を受信したと判定された場合（Ｓ４０３：Ｙｅｓ）、コントローラ１００は、電力量制限モードから通常モードに遷移する（Ｓ４０４）。つまり、コントローラ１００は、転記処理の処理量の低減を解除する。

そして、制御がＳ４０１に移行する。

なお、以上の説明においては、メモリシステム１は、電力量制限解除指示に応じて電力量制限モードから通常モードに遷移した。電力量制限モードから通常モードに遷移するためのトリガは、電力量制限解除指示の受信のみに限定されない。コントローラ１００は、自律的にメモリシステム１の動作モードを電力量制限モードから通常モードに遷移させてもよい。例えば、メモリシステム１の動作モードが電力量制限モードに遷移してからの経過時間が所定時間に達したとき、コントローラ１００は、メモリシステム１の動作モード電力量制限モードから通常モードに遷移させてもよい。または、コントローラ１００は、転記処理の処理量の低減を継続することが困難になった場合に、メモリシステム１の動作モード電力量制限モードから通常モードに遷移させてもよい。

以上述べたように、第１の実施形態によれば、コントローラ１００は、ホスト装置２とＮＡＮＤメモリ２００との間でデータを転送するデータ転送処理と、ＮＡＮＤメモリ２００内でデータを転記する転記処理と、を実行することができる。そして、コントローラ１００は、ホスト装置２からの電力量制限指示に応じて転記処理の処理量を減らす。

メモリシステム１が上記のように構成されたことにより、ホスト装置２によるメモリシステム１の消費電力量の制御が可能となる。

（第２の実施形態）
第２の実施形態においては、転記処理のうちのガベージコレクションの動作が、通常モードと電力量制限モードとで異なる。より具体的には、ガベージコレクションにおいて転記元のブロックＢＬＫを選択するポリシーが、通常モードと電力量制限モードとで異なる。第２の実施形態では、第１の実施形態と異なる点について説明し、第１の実施形態と同じ点については説明を省略するか、または簡略的に説明する。なお、第２の実施形態は、第１の実施形態と併用され得る。

図１０は、第２の実施形態のガベージコレクションにおける、転記元のブロックＢＬＫの選択方法の一例を説明するための図である。

図１０には、複数（ここでは一例として６つ）のブロックＢＬＫが描画されている。当該６つのブロックＢＬＫは、アクティブブロックであり、メモリシステム１のアクティブブロックは当該６つのブロックＢＬＫで全部であることとする。また、図１０には、６つのブロックＢＬＫが、アクティブブロックに遷移した時刻（換言すると、最後にデータがライトされた時刻）の順番に配列されている。６つのブロックＢＬＫを、ブロックＢＬＫａ～ＢＬＫｆと表記する。ここでは、ブロックＢＬＫａが、アクティブブロックに遷移した時刻が最も新しく、ブロックＢＬＫａ、ブロックＢＬＫｂ、ブロックＢＬＫｃ、ブロックＢＬＫｄ、ブロックＢＬＫｅの順に、アクティブブロックに遷移した時刻が新しい。ブロックＢＬＫａ～ＢＬＫｆのそれぞれにおいて、斜線部の面積は、格納されている有効なデータの量に対応する。

コントローラ１００（例えばプロセッサ１０１）は、各ブロックＢＬＫがアクティブブロックとなった時刻の順番および各ブロックＢＬＫに格納されている有効なデータの量を記録し、記録している内容を随時、更新する。

電力量制限モードにおいては、コントローラ１００は、格納されている有効なデータの量が最も少ないブロックＢＬＫをガベージコレクションにおける転記元のブロックＢＬＫとして選択する。図１０の例では、コントローラ１００は、例えば、それぞれはアクティブブロックである６つのブロックＢＬＫａ～ＢＬＫｆのうちのブロックＢＬＫｃを転記元のブロックＢＬＫとして選択する。

ガベージコレクションにおいては、転記元のブロックＢＬＫから転記先のブロックＢＬＫに有効なデータが移動されることによって、転記元のブロックＢＬＫをフリーブロックにすることができる。転記元のブロックＢＬＫに格納されている有効なデータの量が少ないほど、１個のフリーブロックを生成するために移動されるデータの量が少ないので、１個のフリーブロックを生成するために必要となる電力量が少ない。電力量制限モードにおいては、格納されている有効なデータの量が最も少ないブロックＢＬＫがガベージコレクションにおける転記元のブロックＢＬＫとして選択されることで、ガベージコレクションに要する電力量が抑制される。

なお、電力量制限モードにおいては、格納されている有効なデータの量が最も少ないブロックＢＬＫが必ずしも転記元のブロックＢＬＫとして選択されないケースがあってもよい。

例えば、コントローラ１００は、各ブロックＢＬＫに格納されている有効なデータの量を正確でない粗い粒度の数値情報として記録してもよい。そのような場合、格納されている有効なデータの量が少ないブロックＢＬＫを見つけ出すことが可能である。

別の例では、コントローラ１００によって記録された各ブロックＢＬＫに格納されている有効なデータの量の更新のタイミングと、各ブロックＢＬＫに格納されている有効なデータの量の変動のタイミングと、の間にラグがあってもよい。そのような場合においても、格納されている有効なデータの量が少ないブロックＢＬＫを見つけ出すことが可能である。

これらの例においては、格納されている有効なデータの量が少ないブロックＢＬＫを優先的に転記元のブロックＢＬＫとして選択することは可能である。電力量制限モードにおいては、格納されている有効なデータの量が少ないブロックＢＬＫを優先的に転記元のブロックＢＬＫとして選択する限り、転記元のブロックＢＬＫの選択方法は種々に変更され得る。

格納されている有効なデータの量が少ないブロックＢＬＫを優先的に転記元のブロックＢＬＫとして選択するさらに方法の別の例では、コントローラ１００は、１つのブロックＢＬＫの容量に対して十分に小さい量をしきい値として記憶しておき、格納されている有効なデータの量と当該しきい値との比較に基づいてガベージコレクションにおける転記元のブロックＢＬＫを選択する方法が考えられる。コントローラ１００は、格納されている有効なデータの量が当該しきい値よりも少ないブロックＢＬＫを探し、最初に見つかったブロックＢＬＫをガベージコレクションにおける転記元のブロックＢＬＫとして選択してもよい。

通常モードにおいては、コントローラ１００（例えばプロセッサ１０１）は、アクティブブロックに遷移した時刻が最も古いブロックＢＬＫ、換言すると最後にデータがライトされた時刻が最も古いブロックＢＬＫ、をガベージコレクションにおける転記元のブロックＢＬＫとして選択する。図１０の例では、コントローラ１００は、ブロックＢＬＫfを転記元のブロックＢＬＫとして選択する。

アクティブブロックとなった時刻が古いブロックＢＬＫにデータが有効な状態で残っていることは、長期間、そのデータの書き換えが実行されなかったことを意味する。このような長期間にわたって有効な状態が維持される傾向があるデータの状態をコールドと表記する。これに対し、短期間で書き換えが行われて無効になる傾向があるデータの状態を、ホットと表記する。

コールドなデータに対する書き換えは、今後もしばらく実行されない可能性が高い。よって、アクティブブロックに遷移した時刻が最も古いブロックＢＬＫをガベージコレクションにおける転記元のブロックＢＬＫとして選択すると、コールドなデータをいくつかのブロックＢＬＫにまとめることができる。コールドなデータをいくつかのブロックＢＬＫにまとめると、全ブロックＢＬＫの利用効率が向上し、これによって、ガベージコレクションの効率を将来的に向上させることができる。

なお、通常モードにおいては、最後にデータがライトされた時刻が最も古いブロックＢＬＫが必ずしもガベージコレクションにおける転記元のブロックＢＬＫとして選択されなくてもよい。

例えば、コントローラ１００は、通常モードにおいては、最後にデータがライトされた時刻が古いブロックＢＬＫを優先的にガベージコレクションにおける転記元のブロックＢＬＫとして選択し得る。

または、通常モードにおいては、コントローラ１００は、最後にデータがライトされた時刻に関する条件に任意の条件を加えた複雑な判定に基づいてガベージコレクションにおける転記元のブロックＢＬＫを選択してもよい。例えば、コントローラ１００は、最後にデータがライトされた時刻が古いいくつかのブロックＢＬＫのうちの、格納されている有効なデータの量が出来るだけ少ないブロックＢＬＫを、ガベージコレクションにおける転記元のブロックＢＬＫとして選択してもよい。

図１１は、第２の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。

図１１の説明においては、コントローラ１００は、電力量制限モードにおいては、一例として、格納されている有効なデータの量が最も少ないブロックＢＬＫをガベージコレクションにおける転記元のブロックＢＬＫとして選択することとする。また、コントローラ１００は、通常モードにおいては、一例として、最後にデータがライトされた時刻が最も古いブロックＢＬＫをガベージコレクションにおける転記元のブロックＢＬＫとして選択することとする。また、図１１の初期状態においてはメモリシステム１の動作モードは通常モードであることとしている。

コントローラ１００（例えばプロセッサ１０１）は、メモリシステム１がホスト装置２から電力量制限指示を受信したか否かを判定する（Ｓ５０１）。メモリシステム１が電力量制限指示を受信していないと判定された場合（Ｓ５０１：Ｎｏ）、コントローラ１００は、Ｓ５０１の判定処理を再び実行する。

メモリシステム１が電力量制限指示を受信したと判定された場合（Ｓ５０１：Ｙｅｓ）、コントローラ１００は、電力量制限モードに遷移する（Ｓ５０２）。電力量制限モードにおいては、コントローラ１００は、格納されている有効なデータの量が最も少ないブロックＢＬＫをガベージコレクションにおける転記元として選択するポリシーを使用する。

Ｓ５０２の後、コントローラ１００は、ホスト装置２から電力量制限解除指示を受信したか否かを判定する（Ｓ５０３）。電力量制限解除指示を受信していないと判定された場合（Ｓ５０３：Ｎｏ）、コントローラ１００は、Ｓ５０３の判定処理を再び実行する。

電力量制限解除指示を受信したと判定された場合（Ｓ５０３：Ｙｅｓ）、コントローラ１００は、通常モードに遷移する（Ｓ５０４）。通常モードにおいては、コントローラ１００は、最後にデータがライトされた時刻が最も古いブロックＢＬＫをガベージコレクションにおける転記元として選択するポリシーを使用する。

そして、制御がＳ５０１に移行する。

このように、第２の実施形態においては、コントローラ１００は、電力量制限モードにおいて、格納された有効なデータの量のみに基づくポリシーに従ってガベージコレクションにおける転記元のブロックＢＬＫを選択する。また、コントローラ１００は、通常モードにおいては、電力量制限モードにおけるポリシーと異なるポリシーに従ってガベージコレクションにおける転記元のブロックＢＬＫを選択する。

より具体的には、コントローラ１００は、電力量制限モードにおいては、格納された有効なデータの量が少ないブロックＢＬＫほど優先的に転記元のブロックとして選択する。

よって、電力量制限モードにおいては、１個のフリーブロックを生成するために移動されるデータの量を少なくすることができるので、ガベージコレクションに要する電力量を抑制することができる。その結果、電力量制限モードにおいて、メモリシステム１の消費電力量を抑制することができる。

さらに、コントローラ１００は、通常モードにおいては、最後に書き込まれた時刻に基づいてガベージコレクションにおける転記元のブロックＢＬＫを選択し得る。

そのような場合、例えばコールドなデータをいくつかのブロックＢＬＫにまとめておくことができるので、ガベージコレクションの効率が将来的に向上する。なお、前述したように、通常モードにおいて転記元のブロックＢＬＫを選択するポリシーは、この例に限定されない。

（第３の実施形態）
第３の実施形態では、コントローラ１００は、ホスト装置２からの指示に基づいて消費電力量に関する計画（消費電力量計画と表記する）を生成する。そして、コントローラ１００は、消費電力量の推移が消費電力量計画を満足するように、メモリシステム１の動作モードを電力量制限モードと通常モードとの間での切り替えを実行する。

以降、第３の実施形態について説明する。第３の実施形態では、第１の実施形態と異なる点について説明し、第１の実施形態と同じ点については説明を省略するか、または簡略的に説明する。

コントローラ１００は、具体的には、ホスト装置２から、電力制限指示のほかに、予定消費電力量と、計画期間と、を受信することができる。メモリシステム１がホスト装置２から受信する予定消費電力量は、第１値の一例である。メモリシステム１がホスト装置２から受信する計画期間は、第２値の一例である。

計画期間は、電力量制限モードでの動作が可能な期間を規定する。例えば、計画期間が「３０分」であれば、計画期間の開始時刻から３０分が経過するまでの間、消費電力量計画に基づき、メモリシステム１の動作モードが電力量制限モードと通常モードとの間での切り替えが実行される。

なお、ホスト装置２から受信する計画期間は、計画期間の長さを直接に表す数値情報であってもよい。ホスト装置２から受信する計画期間は、計画期間の開始時刻を示す数値情報および終了時刻を示す数値情報の対であってもよい。ホスト装置２から受信する計画期間は、終了時刻を示す数値情報であってもよい。ホスト装置２から受信する計画期間が終了時刻を示す数値情報である場合、計画期間の開始時刻の特定方法は任意である。例えば、コントローラ１００は、電力量制限指示を計画期間の開始の指示として解釈するように構成され得る。

または、複数の数値情報が予めコントローラ１００に設定され、複数の数値情報のそれぞれは、計画期間として設定可能な数値情報であり、識別子が対応付けられていてもよい。そして、ホスト装置２は、識別子を送信することによって複数の数値情報から計画期間として設定する数値情報を選択してもよい。

予定消費電力量は、計画期間内に消費できる電力量を規定する。

なお、ホスト装置２から受信する予定消費電力量は、予定消費電力量を直接に表す数値情報であってもよい。

または、複数の数値情報が予めコントローラ１００に設定され、複数の数値情報のそれぞれは、予定消費電力量として設定可能な数値情報であり、識別子が対応付けられていてもよい。そして、ホスト装置２は、識別子を送信することによって複数の数値情報から予定消費電力量として設定する数値情報を選択してもよい。

コントローラ１００は、予定消費電力量と、計画期間と、に基づき、消費電力量計画を作成する。

図１２は、第３の実施形態のコントローラ１００が生成する消費電力量計画の一例を示す模式的な図である。横軸は、計画期間が開始してからの経過時間を示す。縦軸は、計画期間が開始してからの消費電力量を示す。図１２の例では、予定消費電力量は１０００ｍＷｈであり、計画期間は３０分であることとしている。

点線は、消費電力量計画を表している。この例では、消費電力量が０ｍＷｈから１０００ｍＷｈまで時間に対してリニアに増加するように、消費電力量計画が生成されている。そして、計画期間の終了時、つまり計画期間が開始してから３０分が経過したタイミングに、計画期間が開始してからの消費電力量が１０００ｍＷｈとなるように、消費電力量の勾配が決められている。

コントローラ１００は、電力量制限指示に応じて、消費電力量計画に基づく電力量の制御を開始する。より具体的には、コントローラ１００は、メモリシステム１の動作モードを必要に応じて電力量制限モードに遷移させることによって、実際の消費電力量の推移が消費電力量計画が示す推移をできるだけ越えないようにメモリシステム１の消費電力量を制御する。つまり、消費電力量計画は、消費電力量の上限値の推移を規定する。

コントローラ１００は、消費電力量の推移が消費電力計画によって規定された上限値の推移を越えないように動作モードの切り替えを実行することによって、計画期間において予定消費電力量を超えないようにメモリシステム１の消費電力量を抑制することができる。

図１２には、メモリシステム１での実際の消費電力量の推移の一例（実線を参照）を示している。上記した制御によって、実際の消費電力量の推移が消費電力量計画によって規定された上限値の推移を越えないように制御されていることが読み取れる。

図１３は、第３の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。

コントローラ１００は、メモリシステム１がホスト装置２から、予定消費電力量と、計画期間と、電力制限指示と、を受信したか否かを判定する（Ｓ６０１）。

メモリシステム１がホスト装置２から、予定消費電力量と、計画期間と、電力制限指示と、を受信していない場合（Ｓ６０１：Ｎｏ）、コントローラ１００は、Ｓ６０１の処理を再び実行する。

メモリシステム１がホスト装置２から、予定消費電力量と、計画期間と、電力制限指示と、を受信した場合（Ｓ６０１：Ｙｅｓ）、コントローラ１００は、予定消費電力量と、計画期間と、に基づき、消費電力量計画を生成する（Ｓ６０２）。

続いて、コントローラ１００は、既に受信した電力制限指示に応じて、電力量の制御を開始する。つまり、コントローラ１００は、計画期間を開始する（Ｓ６０３）。

計画期間では、コントローラ１００は、計画期間が開始されてからの消費電力量と、消費電力量計画によって規定される上限値と、の比較に基づいて動作モードを決定する。

より具体的には、コントローラ１００は、計画期間が開始してから現在までの経過時間（時間ｔと表記する）が経過した時点における、消費電力量計画によって規定される消費電力量の上限値Ｅ（ｔ）を計算する（Ｓ６０４）。

Ｅ（ｔ）は、例えば下記の式（１）を用いて計算される。なお、ここでは一例として、消費電力量計画は、図１２を用いて説明した方法で生成されていることとしている。

Ｅ（ｔ）＝Ｅｐ＊ｔ／ｔｐ ・・・（１）
ここで、Ｅｐは予定消費電力量であり、ｔｐは計画期間の長さである。式（１）においては、ｔは０以上かつｔｐ以下の値をとることとしている。

続いて、コントローラ１００は、計画期間が開始してからの消費電力量（Ｅｃと表記する）がＥ（ｔ）よりも少ないか否かを判定する（Ｓ６０５）。

ＥｃがＥ（ｔ）よりも少ない場合（Ｓ６０５：Ｙｅｓ）、コントローラ１００は、通常モードで動作する（Ｓ６０６）。ＥｃがＥ（ｔ）よりも少なくない場合（Ｓ６０５：Ｎｏ）、コントローラ１００は、電力量制限モードで動作する（Ｓ６０７）。

Ｓ６０６またはＳ６０７の後、コントローラ１００は、計画期間の終了タイミングが到来したか否かを判定する（Ｓ６０８）。計画期間の終了タイミングが到来していない場合（Ｓ６０８：Ｎｏ）、コントローラ１００は、Ｓ６０４の処理を再び実行する。計画期間の終了タイミングが到来した場合（Ｓ６０８：Ｙｅｓ）、コントローラ１００は、計画期間を終了する（Ｓ６０９）。つまり、コントローラ１００の動作モードが電力量制限モードであった場合、コントローラ１００は、通常モードに遷移する。コントローラ１００の動作モードが通常モードであった場合、コントローラ１００は、通常モードでの動作を継続する。Ｓ６０９によって、一連の動作が終了する。

なお、第３の実施形態のコントローラ１００の通常モードにおける動作は、第１の実施形態のコントローラ１００の通常モードにおける動作または第２の実施形態のコントローラ１００の通常モードにおける動作と同じであってもよい。

第３の実施形態のコントローラ１００の電力量制限モードにおける動作は、第１の実施形態のコントローラ１００の電力量制限モードにおける動作または第２の実施形態のコントローラ１００の電力量制限モードにおける動作と同じであってもよい。

Ｓ６０４からＳ６０８までのループ処理は、計画期間に対して十分に短い時間間隔で繰り返される。よって、当該ループ処理が繰り返されることによって、消費電力量の推移が消費電力量計画として定められた推移をできるだけ越えないように動作モードの切り替えが実行される。その結果、計画期間における消費電力量が予定消費電力量を越えないように消費電力量が抑制される。

なお、以上では、ＥｃがＥ（ｔ）と等しい場合には、コントローラ１００は電力量制限モードで動作する、として説明した。ＥｃがＥ（ｔ）と等しい場合の処理はこれに限定されない。ＥｃがＥ（ｔ）と等しい場合には、コントローラ１００は通常モードで動作してもよい。

また、コントローラ１００が自身の消費電力量を取得する方法は、特定の方法に限定されない。

一例では、メモリシステム１に消費電力をモニターするための回路を設けることが考えられる。図１４は、第３の実施形態のメモリシステム１の構成の一例を示す模式的な図である。なお、図１４では、第１の実施形態に含まれる構成と同じ構成については図示を省略している。

図１４に示すように、情報処理システム１０は、電源装置５を備える。メモリシステム１は、コントローラ１００とＮＡＮＤメモリ２００のほかに、電源回路４００を備える。電源回路４００は、電源装置５に電力供給線６によって接続されている。電源回路４００は、電源装置５から電力供給線６を介して供給される電力に基づいてコントローラ１００およびＮＡＮＤメモリ２００を動作させるための電力を生成し、生成した電力をコントローラ１００およびＮＡＮＤメモリ２００に供給する。

そして、電源回路４００は、測定回路４０１を備える。測定回路４０１は、メモリシステム１の消費電力を測定する。測定回路４０１による測定結果は、コントローラ１００に送信される。コントローラ１００は、得られた測定結果に基づいて消費電力量を計算する。

測定回路４０１は、メモリシステム１の基板（図示せず）に設けられていてもよい。そのような場合、測定回路４０１は、例えば、基板に流れる電流量を測定する。測定回路４０１による測定結果は、コントローラ１００に送信される。コントローラ１００は、得られた測定結果と、定格電圧と、に基づいて消費電力量を計算する。

別の例では、ＮＡＮＤメモリ２００への１回のライトあたりに消費される電力量、ＮＡＮＤメモリ２００からの１回のリードあたりに消費される電力量、通信インタフェース３において単位サイズのデータの転送あたりに消費される電力量、各構成要素が定常状態において消費する電力量、などのパラメータが所定の位置（例えばＮＡＮＤメモリ２００）に予め格納されている。そして、コントローラ１００は、これらのパラメータと、各メモリチップ２０１が実際に実行したリードの回数と、各メモリチップ２０１が実際に実行したライトの回数と、通信インタフェース３を介したデータの転送量と、などに基づいてメモリシステム１での消費電力量を計算する。

さらに別の例では、メモリシステム１は、メモリシステム１の消費電力に関する情報がホスト装置２から入力されるように構成されてもよい。

図１５は、第３の実施形態のメモリシステム１が消費電力に関する情報を受信する方法の一例を説明するための図である。

図１５に示されるように、ホスト装置２は、まず、予定消費電力量、計画期間、および電力制限指示を送信する（Ｓ７０１）。すると、メモリシステム１では、コントローラ１００が計画期間を開始する（Ｓ７０２）。計画期間においては、ホスト装置２とメモリシステム１との間でデータの送受信が実行される合間に、ホスト装置２は、消費電力情報をメモリシステム１に送信する（Ｓ７０３）。

消費電力情報は、消費電力情報が送信されるタイミングにおけるメモリシステム１の消費電力であってもよい。消費電力情報は、所定のタイミング以降にメモリシステム１で消費された電力量であってもよい。所定のタイミングは、例えば、計画期間の開始タイミングであってもよいし、前回に消費電力情報が送信されたタイミングであってもよいし、これら以外のタイミングであってもよい。消費電力情報は、メモリシステム１に流れた電流量であってもよい。つまり、消費電力情報は、メモリシステム１が消費電力量の計算に供することができる、消費電力に関する任意の物理量である。

消費電力情報の送信は、任意のコマンドを用いることによって送信され得る。例えば、１つのベンダースペシフィックなコマンドが、消費電力情報の送信のためのコマンドとしてアサインされていてもよい。消費電力情報の送信のためのコマンドが通信インタフェース３の規格に組み込まれていてもよい。ホスト装置２とメモリシステム１とは、消費電力情報を転送するための専用の信号線で接続され、ホスト装置２は、当該専用の信号線を介して消費電力情報をメモリシステム１に送信してもよい。

ホスト装置２からメモリシステム１への消費電力情報の送信は、定期的に、または任意のタイミングで、１回以上、実行される。コントローラ１００は、ホスト装置２から受信した消費電力情報に基づいて消費電力量を計算することができる。

計画期間が終了すると（Ｓ７０４）、ホスト装置２は、消費電力情報の送信を終了することができる。

なお、ホスト装置２は、計画期間以外の期間にも消費電力情報を送信してもよい。また、メモリシステム１が消費電力情報のリクエストをホスト装置２に送信し、ホスト装置２は、当該リクエストに応じて消費電力情報の送信を行ってもよい。ホスト装置２がメモリシステム１に消費電力情報を送信するための方法は、種々に変更することが可能である。

なお、ホスト装置２は、予定消費電力量と、計画期間と、電力量制限指示と、をまとめて送信しなくてもよい。メモリシステム１は、予定消費電力量、計画期間、またはその両方を、電力量制限指示とは異なるタイミングで受信することが可能に構成されてもよい。

例えば、メモリシステム１は、予定消費電力量と、計画期間と、をホスト装置２から受信する。その後、メモリシステム１は、電力量制限指示を受信すると、当該電力量制限指示に応じて計画期間を開始してもよい。

以上では、消費電力量計画の一例として、図１２の点線に示す消費電力量計画を説明した。消費電力量計画は、図１２に挙げた例に限定されない。さらに、メモリシステム１は、計画期間中に消費電力量計画が変更可能に構成されてもよい。例えば、コントローラ１００は、計画期間中の任意のタイミングにおいて、既に消費した電力量から予定消費電力量まで時間に対してリニアに消費電力量の上限値が増加するような消費電力量計画を新たに生成し、新たに生成した消費電力量計画に基づく動作を開始してもよい。つまり、コントローラ１００は、計画期間中に消費電力量計画を再生成してもよい。コントローラ１００は、計画期間中のそれぞれ異なる複数のタイミングにおいて消費電力量計画の再生成を行ってもよい。ホスト装置２は、消費電力量計画の再生成のタイミングをメモリシステム１に指示してもよい。

また、ホスト装置２は、計画期間中に適宜、消費電力量計画の変更を指示してもよい。

また、計画期間の前半にリードまたはライトが集中することで計画期間の前半に電力消費が大きくなることが見込まれる場合、コントローラ１００は、計画期間の前半においては消費電力量の上限値に余裕を持たせてもよい。

図１６は、第３の実施形態にかかる消費電力量計画の変更例を説明するための図である。例えば、計画期間の前半にホスト装置２からのアクセス量が多く（heavy)なるなどによって、図１６の（Ａ）に示されるように実際の消費電力量の推移が当初生成された消費電力量計画によって規定される上限値の推移に近いかまたは越える場合がある。そのような場合、消費電力量計画によって規定される上限値がボトルネックとなることによって、ホスト装置２とメモリシステム１との間のアクセスの性能が抑制されてしまう。

そこで、コントローラ１００は、図１６の（Ｂ）の点線に示されるように、消費電力量計画を、消費電力量の上限値の推移がゼロでない正の値を切片として有する１次関数に変更する。これによって、図１６の（Ｂ）の実線に示されるように、ホスト装置２からのアクセス量が多く（heavy)なることで計画期間の前半に電力消費が大きくなったとしても、消費電力量が上限値によって抑制されることが防止される。つまり、計画期間の前半にホスト装置２とメモリシステム１との間のアクセスの性能が抑制されることが防止される。

消費電力量計画の変更のトリガは任意である。計画期間の前半の消費電力量の上限値に余裕を持たせた関数を使用する指示をホスト装置２が送信し、コントローラ１００は、当該指示に応じて消費電力計画を変更してもよい。または、コントローラ１００は、実際の消費電力量の推移が当初生成された消費電力量計画によって規定される上限値の推移に近いかまたは越えることを検出した場合に、自律的に消費電力計画を変更してもよい。

また、コントローラ１００は、計画期間の開始時に図１６の（Ｂ）の点線に示されるような消費電力量計画を生成し、消費電力量計画の変更を行わなくてもよい。

また、図１６の（Ｂ）に示した消費電力量計画の関数は、計画期間の前半において消費電力量の上限値に余裕を持たせるための関数の一例である。計画期間の前半において消費電力量の上限値に余裕を持たせるための関数として、べき関数が採用されてもよい。

このように、第３の実施形態によれば、コントローラ１００は、予定消費電力量と、計画期間と、をホスト装置２から受信する。そして、コントローラ１００は、電力量制限指示に応じて、計画期間における消費電力量が予定消費電力量を越えないように、メモリシステム１の消費電力量を制御する。

よって、ホスト装置２は、限られた期間に限られた電力量でメモリシステム１を動作させることが可能となる。

例えば、情報処理システム１０が、メモリシステム１と、揮発性メモリと、バッテリと、を備えたポータブルなコンピュータである場合がある。ホスト装置２は、バッテリに蓄えられた電力によって駆動され、かつ、バッテリの残りの電力量が乏しくなってきたとき、当該残りの電力量を用いて揮発性メモリの内容を不揮発性メモリ、つまりこの場合はメモリシステム１、に保存する。この動作は、ＰＬＰ（Power Loss Protection）と称される。ＰＬＰでは、バッテリの残りの電力量が乏しいため、メモリシステム１の消費電力量をバッテリの残りの電力量に応じた電力量に抑制することが望まれる。

第３の実施形態にかかるメモリシステム１は、計画期間において消費電力量が予定消費電力量を越えないように動作することができる。よって、ホスト装置２は、バッテリの残りの電力量に基づいて予定消費電力量および計画期間を決定し、電力量制限指示とともに予定消費電力量および計画期間をメモリシステム１に送信すれば、乏しい電力量を用いてＰＬＰの動作を実現することが可能となる。

また、第３の実施形態によれば、コントローラ１００は、消費電力量の上限値の推移を規定する消費電力量計画を、予定消費電力量と、計画期間と、に基づいて生成し、電力量制限指示に応じて、消費電力量計画に基づいてメモリシステム１の消費電力量を抑制する。

よって、計画期間における消費電力量が予定消費電力量を越えないようにメモリシステム１の消費電力量を制御することが可能となる。

また、第３の実施形態によれば、コントローラ１００は、通常モードと、通常モードよりも消費電力量が少ない電力量制限モードと、で動作することが可能である。そして、コントローラ１００は、消費電力量計画に基づいて、通常モードと、電力量制限モードとの間の切り替えを実行する。

よって、計画期間における消費電力量が予定消費電力量を越えないようにメモリシステム１の消費電力量を制御することが可能となる。

また、第３の実施形態によれば、コントローラ１００は、一例として、ホスト装置２からの消費電力量情報を受信して、当該消費電力量情報に基づいてメモリシステム１の消費電力量を取得することが可能に構成され得る。

そのような場合、消費電力量にかかる物理量を測定する回路をメモリシステム１に設けることが不要となる。

なお、計画期間を終了する条件は、ホスト装置２から第２値として指定された長さが経過することだけに限定されない。例えば、コントローラ１００は、計画期間中に電力量制限解除指示を受信すると、計画期間を終了してもよい。

（第４の実施形態）
第３の実施形態にかかる消費電力量計画では、消費電力量の上限値の推移が時間の関数として規定された。第４の実施形態にかかる消費電力量計画では、消費電力量の上限値の推移がホスト装置２からＮＡＮＤメモリ２００に転送されるデータの量の関数として規定される。ホスト装置２からＮＡＮＤメモリ２００に転送されるデータの量を、ホストライト量、と表記する。

以降、第３の実施形態と異なる点について説明する。第３の実施形態と同じ点については説明を省略するか、または簡略的に説明する。

第４の実施形態では、メモリシステム１は、ホスト装置２から、予定消費電力量と、予定ホストライト量と、を受信することができる。予定ホストライト量は、第２値の別の一例である。コントローラ１００は、予定消費電力量と、予定ホストライト量と、に基づいて消費電力量計画を生成する。

図１７は、第４の実施形態のコントローラ１００が生成する消費電力量計画の一例を示す模式的な図である。図１７において、横軸は、計画期間が開始してからのホストライト量を示す。縦軸は、計画期間が開始してからの消費電力量を示す。図１７の例では、予定消費電力量は１０００ｍＷｈであり、予定ホストライト量は５０ＧＢであることとしている。

点線は、消費電力量計画を表している。この例では、消費電力量が０ｍＷｈから１０００ｍＷｈまでホストライト量に対してリニアに増加するように、消費電力量計画が生成されている。そして、計画期間の終了時、つまり計画期間が開始してからのホストライト量が５０ＧＢに達したタイミングに、計画期間が開始してからの消費電力量が１０００ｍＷｈとなるように、消費電力量の勾配が決められている。

コントローラ１００は、電力量制限指示に応じて、消費電力量計画に基づく電力量の制御を開始する。より具体的には、コントローラ１００は、メモリシステム１の動作モードを必要に応じて電力量制限モードに遷移させることによって、実際の消費電力量の推移が消費電力量計画によって規定される上限値の推移をできるだけ越えないようにメモリシステム１の消費電力量を制御する。

図１７には、メモリシステム１での実際の消費電力量の推移の一例（実線を参照）を示している。上記した制御によって、実際の消費電力量の推移が消費電力量計画によって規定された上限値の推移を越えないように制御されていることが読み取れる。

図１８は、第４の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。

コントローラ１００は、メモリシステム１がホスト装置２から、予定消費電力量と、予定ホストライト量と、電力制限指示と、を受信したか否かを判定する（Ｓ８０１）。

メモリシステム１がホスト装置２から、予定消費電力と、予定ホストライト量と、電力制限指示と、を受信していない場合（Ｓ８０１：Ｎｏ）、コントローラ１００は、Ｓ８０１の処理を再び実行する。

メモリシステム１がホスト装置２から、予定消費電力と、予定ホストライト量と、電力制限指示と、を受信した場合（Ｓ８０１：Ｙｅｓ）、コントローラ１００は、予定消費電力量と予定ホストライト量とに基づき、消費電力量計画を生成する（Ｓ８０２）。

続いて、コントローラ１００は、既に受信した電力制限指示に応じて、電力量の制御を開始する。つまり、計画期間を開始する（Ｓ８０３）。

計画期間では、コントローラ１００は、計画期間が開始されてからの消費電力量と、消費電力量計画と、の比較に基づいて動作モードを決定する。

より具体的には、コントローラ１００は、まず、消費電力量計画によって規定される消費電力量の上限値Ｅ（Ｗ）を計算する（Ｓ８０４）。

Ｅ（Ｗ）は、例えば下記の式（２）を用いて計算される。なお、ここでは一例として、消費電力量計画は、図１７を用いて説明した方法で生成されていることとしている。

Ｅ（Ｗ）＝Ｅｐ＊Ｗ／Ｗｐ ・・・（２）
ここで、Ｗは計画期間が開始してから現在までのホストライト量である。Ｅｐは予定消費電力量であり、Ｗｐは予定ホストライト量である。式（２）においては、Ｗは０以上Ｗｐ以下の値をとることとしている。

続いて、コントローラ１００は、計画期間が開始してから現在までの消費電力量ＥｃがＥ（Ｗ）よりも小さいか否かを判定する（Ｓ８０５）。Ｅｃの取得方法は、特定の方法に限定されない。Ｅｃは、第３の実施形態と同様の方法で取得される。

ＥｃがＥ（Ｗ）よりも小さい場合（Ｓ８０５：Ｙｅｓ）、コントローラ１００は、通常モードで動作する（Ｓ８０６）。ＥｃがＥ（Ｗ）よりも小さくない場合（Ｓ８０５：Ｎｏ）、コントローラ１００は、電力量制限モードで動作する（Ｓ８０７）。

Ｓ８０６またはＳ８０７の後、コントローラ１００は、ＷがＷｐに到達したか否かを判定する（Ｓ８０８）。ＷがＷｐに到達していない場合（Ｓ８０８：Ｎｏ）、コントローラ１００は、Ｓ８０４の処理を再び実行する。ＷがＷｐに到達した場合（Ｓ８０８：Ｙｅｓ）、コントローラ１００は、計画期間を終了する（Ｓ８０９）。つまり、コントローラ１００の動作モードが電力量制限モードであった場合、コントローラ１００は、通常モードに遷移する。コントローラ１００の動作モードが通常モードであった場合、コントローラ１００は、通常モードでの動作を継続する。Ｓ８０９によって、一連の動作が終了する。

なお、第４の実施形態のコントローラ１００の通常モードにおける動作は、第１の実施形態のコントローラ１００の通常モードにおける動作または第２の実施形態のコントローラ１００の通常モードにおける動作と同じであってもよい。

第４の実施形態のコントローラ１００の電力量制限モードにおける動作は、第１の実施形態のコントローラ１００の電力量制限モードにおける動作または第２の実施形態のコントローラ１００の電力量制限モードにおける動作と同じであってもよい。

Ｓ８０４からＳ８０８までのループ処理は、例えば所定の時間間隔で繰り返される。所定の時間間隔は、計画期間の長さに比べて十分に短い。よって、Ｓ８０４からＳ８０８までのループ処理が繰り返されることによって、消費電力量計画として定められた上限値を消費電力量ができるだけ越えないように動作モードの切り替えが実行される。その結果、消費電力量が予定消費電力量を越えないように消費電力量が抑制しながら、予定ホストライト量として設定された量のデータのライトを実行することが可能となる。

なお、以上では、ＥｃがＥ（Ｗ）と等しい場合には、コントローラ１００は電力量制限モードで動作する、として説明した。ＥｃがＥ（Ｗ）と等しい場合の処理はこれに限定されない。ＥｃがＥ（Ｗ）と等しい場合には、コントローラ１００は通常モードで動作してもよい。

また、消費電力量計画は、図１７に挙げた例に限定されない。消費電力量計画を表す関数として任意の関数が採用され得る。

さらに、メモリシステム１は、計画期間中に消費電力量計画が変更可能に構成されてもよい。例えば、コントローラ１００は、計画期間中に既に消費した電力量から予定消費電力量までホストライト量に対してリニアに消費電力量の上限値が増加するように、消費電力量計画を再生成してもよい。

また、ホスト装置２は、計画期間中に適宜、消費電力量計画の変更を指示してもよい。

また、コントローラ１００は、計画期間中に電力量制限解除指示を受信すると、電力量制限解除指示に応じて計画期間を終了してもよい。

また、ホスト装置２は、予定消費電力量と、予定ホストライト量と、電力量制限指示と、をまとめて送信しなくてもよい。メモリシステム１は、予定消費電力量、予定ホストライト量、またはその両方を、電力量制限指示とは異なるタイミングで受信することが可能に構成されてもよい。

このように、第４の実施形態によれば、コントローラ１００は、予定消費電力量と、予定ホストライト量と、をホスト装置２から受信する。そして、コントローラ１００は、予定ホストライト量として指定された量のデータを、消費電力量が予定消費電力量を越えないように転送する。

よって、ホスト装置２は、限られた期間に限られた量のデータを転送することが可能となる。

第４の実施形態の技術は、第３の実施形態と同様に、ＰＬＰに役立てることができる。例えば、ホスト装置２は、バッテリの残りの電力量に基づいて予定消費電力量および予定ホストライト量を決定し、電力量制限指示とともに予定消費電力量および予定ホストライト量をメモリシステム１に送信すれば、乏しい電力量を用いてＰＬＰの動作を実現することが可能となる。

なお、以上に述べた例では、メモリシステム１は、ホストライト量に基づいて消費電力量を制御することが可能に構成された。メモリシステム１は、ＮＡＮＤメモリ２００からホスト装置２に転送されるデータの量（ホストリード量と表記する）に基づいて消費電力量を制御することが可能に構成されてもよい。

例えば、メモリシステム１は、ホスト装置２から予定消費電力量と予定ホストリード量とを受信することができる。コントローラ１００は、予定消費電力量と予定ホストリード量とに基づいて、消費電力量の上限値がホストリード量の関数として定義された消費電力量計画を生成し、ホストリード量と消費電力量計画とに基づいて消費電力量を制御してもよい。

または、メモリシステム１は、ホストライト量およびホストリード量の両方に基づいて消費電力量を制御してもよい。コントローラ１００は、予定消費電力量と予定ホストリード量と予定ホストライト量とに基づいて、消費電力量の上限値がホストリード量およびホストライト量の関数として定義された消費電力量計画を生成し、ホストリード量とホストライト量と消費電力量計画とに基づいて消費電力量を制御してもよい。

以降、ホストライト量、ホストリード量、またはその両方を、ホストアクセス量、と総称する場合がある。

（第５の実施形態）
第３および第４の実施形態においては、消費電力量計画によって規定される上限値よりも消費電力量が小さい場合には、コントローラ１００は、メモリシステム１の動作モードを通常モードとした。第５の実施形態においては、コントローラ１００は、消費電力量が上限値よりも著しく小さい場合には、メモリシステム１の動作モードを、通常モードよりも転記処理の処理量を増やしたモードにする。つまり、コントローラ１００は、豊富に使える電力量を利用して転記処理の処理量を増加させる。通常モードよりも転記処理の処理量を増やしたモードを、大電力モード（high power mode）、と表記する。

転記処理の処理量の増加方法は、特定の方法に限定されない。例えば、コントローラ１００は、大電力モードにおいては、転記処理の実行頻度を通常モードにおける転記処理の実行頻度よりも高くしてもよい。

または、コントローラ１００は、転記処理の開始条件を、大電力モードと通常モードとで異ならせる。例えば、フリーブロックの数が判定しきい値を下回ることがガベージコレクション（またはエビクション）の開始条件である場合、大電力モードと通常モードとで異なる値を判定しきい値として使用する。具体的には、コントローラ１００は、通常モードにおいては、第１設定値を判定しきい値として使用し、大電力モードにおいては、第１設定値よりも大きい第３設定値を判定しきい値として使用する。これによって、大電力モードにおいてはガベージコレクション（またはエビクション）の処理量が増加する。

以降、第５の実施形態について説明する。ここでは一例として、消費電力量計画は、第３の実施形態と同様に、消費電力量の上限値が時間の関数として定義されていることとする。

図１９は、第５の実施形態の動作モードの遷移にかかる動作の一例を説明するためのフローチャートである。なお、第５の実施形態の電力量にかかる動作は、Ｓ６０５の処理の後にＳ９０１およびＳ９０２が追加された点で、図１３に示した第３の実施形態の電力量にかかる動作と異なっている。以下、第３の実施形態の電力量にかかる動作と異なる点について説明する。

Ｓ６０５の判定処理において、ＥｃがＥ（ｔ）よりも小さいと判定された場合（Ｓ６０５：Ｙｅｓ）、コントローラ１００は、消費電力量計画によって規定される消費電力量の上限値Ｅ（ｔ）と実際の消費電力量Ｅｃとの差分、つまり（Ｅ（ｔ）－Ｅｃ）、が電力量に関するしきい値Ｅｔｈよりも大きいか否かを判定する（Ｓ９０１）。Ｅｔｈは、予め設定された正の実数である。

（Ｅ（ｔ）－Ｅｃ）がＥｔｈよりも大きい場合（Ｓ９０１：Ｙｅｓ）、コントローラ１００は、大電力モードで動作する（Ｓ９０２）。（Ｅ（ｔ）－Ｅｃ）がＥｔｈよりも大きくない場合（Ｓ９０１：Ｎｏ）、コントローラ１００は、通常モードで動作する（Ｓ６０６）。

Ｓ９０２、Ｓ６０６またはＳ６０７の後、コントローラ１００は、Ｓ６０８の判定処理を実行する。

なお、以上では、（Ｅ（ｔ）－Ｅｃ）がＥｔｈと等しい場合には、コントローラ１００は通常モードで動作する、として説明した。（Ｅ（ｔ）－Ｅｃ）がＥｔｈと等しい場合の処理はこれに限定されない。（Ｅ（ｔ）－Ｅｃ）がＥｔｈと等しい場合には、コントローラ１００は大電力モードで動作してもよい。

また、第５の実施形態においても、ホスト装置２は、予定消費電力量と、計画期間と、電力量制限指示と、をまとめて送信しなくてもよい。メモリシステム１は、予定消費電力量、計画期間、またはその両方を、電力量制限指示とは異なるタイミングで受信することが可能に構成されてもよい。

このように、第５の実施形態によれば、コントローラ１００は、通常モードと、電力量制限モードと、通常モードよりも転記処理の処理量が多い大電力モードと、の間で動作モードの切り替えが可能に構成される。コントローラ１００は、消費電力量計画に基づいて動作モードの切り替えを実行する。

電力量を豊富に利用できる場合には転記処理の処理量を増加させることでフリーブロックの数を増やすことができる。フリーブロックの数が多くなると、電力量制限モードでの動作を長く続けることが可能となる。

なお、以上では、消費電力量計画は、消費電力量の上限値が時間の関数として定義されていることとした。第５の実施形態は、消費電力量計画が、第４の実施形態のように、消費電力量の上限値が、ホストアクセス量（ホストライト量、ホストリード量、またはその両方）の関数として定義されている場合においても適用可能である。

（第６の実施形態）
一般に、１つのメモリセルトランジスタＭＴに保持される値のビット数（つまり前述したレベル数）が小さい記憶モードでは、レベル数が大きい記憶モードに比べて、より少ない時間でのライトおよびリードが可能であり、かつ、ライトおよびリードに消費される消費電力もより少ない。

しかしながら、レベル数が小さい記憶モードでは、レベル数が大きい記憶モードに比べてフリーブロックの消費量が多い。レベル数が小さい記憶モードでのライトが継続されることによってフリーブロックが枯渇すると、エビクションの実行が必要となる。エビクションが実行されると、エビクションの処理量に応じて消費電力が増加する。

そこで、フリーブロックの数が十分であるときにレベル数が小さい記憶モードでライトを行うことにすれば、エビクションを含む転記処理の処理量を抑制した状態でも、一時的ではあるが消費電力量をさらに抑制することが可能である。

第６の実施形態によれば、メモリシステム１は、一例として、ＳＬＣモードとＴＬＣモードとのうちからライト時の記憶モードを切り替えることが可能である。そして、コントローラ１００は、電力量制限モードにおいて、フリーブロックの数が十分にある場合には、ＳＬＣモードでデータのライトを実行する。電力量制限モードにおいて、フリーブロックの数が十分でないときは、コントローラ１００は、ＴＬＣモードでデータのライトを実行する。

なお、第６の実施形態は、第３の実施形態、第４の実施形態、および第５の実施形態のいずれとも併用され得る。ここでは一例として、第３の実施形態と併用される例について説明する。

図２０は、第６の実施形態にかかるメモリシステム１の電力量制限モードでの動作の一例を示すフローチャートである。

電力量制限モードにおいては、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分であるか否かを判定する（Ｓ１００１）。

Ｓ１００１の判定の具体的な方法は、特定の方法に限定されない。一例では、フリーブロックの数が計画期間の残り時間に応じて決まるしきい値よりも大きい場合には、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分であると判定する。フリーブロックの数が計画期間の残り時間に応じて決まるしきい値よりも小さい場合には、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分でないと判定する。フリーブロックの数が計画期間の残り時間に応じて決まるしきい値と等しい場合には、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分であると判定してもよいし、計画期間の残り時間に対してフリーブロックの数が十分でないと判定してもよい。

計画期間の残り時間に応じて決まるしきい値は、例えば、計画期間の残り時間に比例するしきい値である。計画期間の残り時間に応じて決まるしきい値の計算方法はこれに限定されない。計画期間の残り時間に応じて決まるしきい値は、第３値の一例である。

計画期間の残り時間に対してフリーブロックの数が十分である場合（Ｓ１００１：Ｙｅｓ）、コントローラ１００は、メモリシステム１の動作モードを第１電力量制限モードとする（Ｓ１００２）。第１電力量制限モードでは、コントローラ１００は、第１の実施形態または第２の実施形態で述べた電力量制限モードでの動作に加えて、ＮＡＮＤメモリ２００に対してデータをライトするときは、ＳＬＣモードでデータのライトを行う。

計画期間の残り時間に対してフリーブロックの数が十分でない場合（Ｓ１００１：Ｎｏ）、コントローラ１００は、メモリシステム１の動作モードを第２電力量制限モードとする（Ｓ１００３）。第２電力量制限モードでは、コントローラ１００は、第１の実施形態または第２の実施形態で述べた電力量制限モードでの動作に加えて、ＮＡＮＤメモリ２００に対してデータをライトするときは、ＴＬＣモードでデータのライトを行う。

Ｓ１００２またはＳ１００３の後、コントローラ１００は、電力量制限モードでの動作を終了するか否かを判定する（Ｓ１００４）。つまり、コントローラ１００は、メモリシステム１の動作モードを電力量制限モードから他のモード（例えば通常モード）に遷移させるか否かを判定する。動作モードの遷移の条件は、第３の実施形態で述べた条件と同じであるため、ここでは説明を省略する。

電力量制限モードでの動作を終了しない場合（Ｓ１００４：Ｎｏ）、コントローラ１００は、Ｓ１００１の処理を再び実行する。電力量制限モードでの動作を終了する場合（Ｓ１００４：Ｙｅｓ）、コントローラ１００は、電力量制限モードでの動作を終了する。

このように、第６の実施形態では、コントローラ１００は、消費電力量計画に従って電力量制限モードになっている間、レベル数を減らす、つまり１個のメモリセルトランジスタＭＴに格納されるデータのビット数を減らすことによって、メモリシステム１の消費電力量を抑制することができる。

よって、レベル数を減らさない場合に比べ、消費電力量をさらに抑制することが可能である。

また、第６の実施形態では、コントローラ１００は、フリーブロックの数が第３値（上記の例では残り時間に応じて決まるしきい値）より小さい場合には、１つのメモリセルトランジスタあたりに第１ビット数のデータを書き込むモード（上記の例ではＴＬＣモード）でデータをライトする。コントローラ１００は、フリーブロックの数が第３値（上記の例では残り時間に応じて決まるしきい値）より大きい場合には、１つのメモリセルトランジスタあたりに第１ビット数よりも少ない第２ビット数のデータを書き込むモード（上記の例ではＳＬＣモード）でデータをライトする。

よって、レベル数を減らさない場合に比べ、消費電力量をさらに抑制することが可能である。

なお、前述したように、第６の実施形態は、第３の実施形態に替えて第４の実施形態とも併用され得る。第６の実施形態が第４の実施形態と併用される場合には、コントローラ１００は、Ｓ１００１において、残りのホストライト量、つまり予定ホストアクセス量から計画期間が開始してからのホストアクセス量を減算して得られる量、に対してフリーブロックの数が十分であるか否かを判定する。なお、予定ホストアクセス量は、ホスト装置２から第２値として受信する予定ホストライト量、予定ホストリード量、またはそれら両方であり、消費電力量計画の生成に使用される量である。残りのホストアクセス量に対してフリーブロックの数が十分である場合、コントローラ１００は、Ｓ１００２の処理を実行する。残りのホストアクセス量に対してフリーブロックの数が十分でない場合、コントローラ１００は、Ｓ１００３の処理を実行する。

残りのホストアクセス量に対してフリーブロックの数が十分であるか否かの判定方法は、特定の方法に限定されない。例えば、フリーブロックの数が残りのホストアクセス量をブロックＢＬＫの数に換算して得られるしきい値よりも少ない場合、コントローラ１００は、残りのホストアクセス量に対してフリーブロックの数が十分でないと判定する。フリーブロックの数が残りのホストアクセス量をブロックＢＬＫの数に換算して得られるしきい値よりも多い場合、コントローラ１００は、残りのホストアクセス量に対してフリーブロックの数が十分であると判定する。フリーブロックの数が残りのホストアクセス量をブロックＢＬＫの数に換算して得られるしきい値と等しい場合、コントローラ１００は、残りのホストアクセス量に対してフリーブロックの数が十分であると判定してもよいし、残りのホストアクセス量に対してフリーブロックの数が十分でないと判定してもよい。

残りのホストアクセス量をブロックＢＬＫの数に換算して得られるしきい値は、第３値の別の一例である。なお、第３値はこれに限定されない。

なお、第６の実施形態は、第５の実施形態とも併用され得る。つまり、コントローラ１００は、消費電力量計画に従って大電力モードで動作することが可能である。

第６の実施形態においては、通常モード（および大電力モード）においてデータのライトに使用される記憶モードは、任意である。通常モード（および大電力モード）においては、豊富な電力を利用可能であるので、コントローラ１００は、ＴＬＣモードでデータのライトを行ってもよい。

（第７の実施形態）
ホスト装置２は、ユーザデータのライトをメモリシステム１に要求する際に、ライト対象のユーザデータの属性情報を送信することができる。この属性情報を、データカラー（data color）と表記する。第７の実施形態では、ホスト装置２は、ライト対象のユーザデータがホットであるかコールドであるかを、データカラーによってメモリシステム１に指示することができる。以降、ホスト装置２がメモリシステム１に対して送信するライト対象のユーザデータを、ライトデータと表記する。

データがＳＬＣモードでライトされた場合、後にそのデータに対してエビクションが必要になる。しかしながら、ＳＬＣモードでライトされたデータが、エビクションの実行前に無効になった場合、そのデータに関するエビクションの実行が不要になり、エビクションに要する電力量が削減される。

第７の実施形態では、コントローラ１００は、電力量制限モードにおいては、データカラーによってホットであることが示されたライトデータを、ＳＬＣモードによってメモリチップ２０１にライトする。これによって、当該ライトデータをＴＬＣモードによってメモリチップ２０１にライトする場合に比べて、ライトに要する電力量を抑制することができる。そして、ＳＬＣモードでライトされた、データカラーによってホットであることが示されたライトデータが、エビクションが実行される前に無効になって当該ライトデータのエビクションが不要になれば、エビクションに要する電力量が削減され、その結果、さらなる電力量の抑制が可能となる。

なお、第７の実施形態は、第３の実施形態～第５の実施形態の何れとも併用され得る。

図２１は、第７の実施形態にかかるメモリシステム１の電力量制限モードでの動作の一例を示すフローチャートである。第７の実施形態の電力量制限モードでは、コントローラ１００は、第３の実施形態～第５の実施形態における電力量制限モードの動作に加えて、図２１に説明する一連の動作を実行する。

電力量制限モードにおいて、コントローラ１００は、メモリシステム１がホスト装置２からライトコマンドを受信したか否かを判定する（Ｓ１１０１）。メモリシステム１がホスト装置２からライトコマンドを受信していない場合（Ｓ１１０１：Ｎｏ）、コントローラ１００は、Ｓ１１０１の処理を再び実行する。

メモリシステム１がホスト装置２からライトコマンドを受信した場合（Ｓ１１０１：Ｙｅｓ）、コントローラ１００は、メモリシステム１が当該ライトコマンドとともにデータカラーをホスト装置２から受信したか否かを判定する（Ｓ１１０２）。

メモリシステム１がホスト装置２からデータカラーを受信した場合（Ｓ１１０２：Ｙｅｓ）、コントローラ１００は、当該データカラーは「ホット」を示しているか否かを判定する（Ｓ１１０３）。当該データカラーが「ホット」を示している場合（Ｓ１１０３：Ｙｅｓ）、コントローラ１００は、受信したライトコマンドによってライトが要求されたデータをＳＬＣモードでメモリチップ２０１にライトする（Ｓ１１０４）。

メモリシステム１がライトコマンドとともにデータカラーを受信していない場合（Ｓ１１０２：Ｎｏ）、またはメモリシステム１がライトコマンドとともに「ホット」を示していないデータカラーを受信した場合（Ｓ１１０３：Ｎｏ）、コントローラ１００は、受信したライトコマンドによってライトが要求されたデータをＴＬＣモードでメモリチップ２０１にライトする（Ｓ１１０５）。

Ｓ１１０４またはＳ１１０５の後、コントローラ１００は、電力量制限モードでの動作を終了するか否かを判定する（Ｓ１１０６）。つまり、コントローラ１００は、メモリシステム１の動作モードを電力量制限モードから他のモード（例えば通常モード）に遷移させるか否かを判定する。動作モードの遷移の条件は、他の実施形態で述べた通りであるため、ここでは説明を省略する。

電力量制限モードでの動作を終了しない場合（Ｓ１１０６：Ｎｏ）、コントローラ１００は、Ｓ１１０１の処理を再び実行する。電力量制限モードでの動作を終了する場合（Ｓ１１０６：Ｙｅｓ）、コントローラ１００は、電力量制限モードでの動作を終了する。

このように、第７の実施形態によれば、コントローラ１００は、電力量制限モードにおいて、ホスト装置２から指示されたデータカラーに対応した記憶モードでライトデータをＮＡＮＤメモリ２００にライトする。

よって、例えばホスト装置２は、短時間で書き換える可能性があるデータをメモリシステム１に送信する場合は、当該データはホットであることをメモリシステム１に通知すれば、メモリシステム１においては、エビクションの処理量を減らすことができる可能性が高くなり、消費電力量をさらに抑制することができる可能性が高くなる。

また、ホスト装置２は、ＰＬＰにおいて、揮発性メモリからメモリシステム１にデータを送信する際に、当該データはホットであることを通知してもよい。その場合、データのライトに要する時間が短縮されるとともに、データのライトに要する消費電力量を低減することが可能となる。

また、情報処理システム１０は、ハイバネーションを実行できる場合がある。ハイバネーションは、揮発性メモリのデータをまるごと不揮発性メモリ（ここでは例えばメモリシステム１）に保存して電源オフ状態となり、次に起動されたとき、保存されたデータを不揮発性メモリから揮発性メモリにそのまま復元する機能である。ハイバネーションによって、電源オフ状態となる前の状態に迅速に復帰することが可能である。

ハイバネーションにおいてメモリシステム１にセーブされるデータは、次に起動された後は不要となる。よって、ハイバネーションにおいてメモリシステム１にセーブされるデータはホットであると考えられる。ホスト装置２は、ハイバネーションにおいてデータをメモリシステム１に送信する際には、当該データはホットであることを通知してもよい。
その場合、データのライトに要する時間が短縮されるとともに、データのライトに要する消費電力量を低減することが可能となる。

（第８の実施形態）
第７の実施形態では、コントローラ１００は、データカラーに基づいて記憶モードの選択を行った。コントローラ１００は、データカラーだけでなくフリーブロックの数に基づいて記憶モードの選択を行ってもよい。

第８の実施形態は、第３の実施形態～第５の実施形態の何れとも併用され得る。ここでは一例として、第８の実施形態が第３の実施形態と併用された場合の動作について説明する。

図２２は、第８の実施形態にかかるメモリシステム１の電力量制限モードでの動作の一例を示すフローチャートである。

第８の実施形態にかかるメモリシステム１の電力量制限モードでの動作は、Ｓ１１０３の判定処理の後にＳ１２０１の判定処理が追加された点で、図２１に示した第７の実施形態にかかる動作と異なっている。以下、第７の実施形態と異なる点について説明する。

Ｓ１１０３の判定処理においてＹｅｓと判定された場合、つまりライトコマンドとともに受信したデータカラーが「ホット」を示している場合、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分であるか否かを判定する（Ｓ１２０１）。

Ｓ１２０１の処理は、例えば第６の実施形態において図２０を用いて説明したＳ１００１の処理と同じである。つまり、コントローラ１００は、フリーブロックの数と第３値との比較に基づいて、計画期間の残り時間に対してフリーブロックの数が十分であるか否かを判定する。フリーブロックの数が第３値よりも少ない場合には、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分でないと判定する。フリーブロックの数が第３値よりも多い場合には、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分であると判定する。フリーブロックの数が第３値と等しい場合には、コントローラ１００は、計画期間の残り時間に対してフリーブロックの数が十分であると判定してもよいし、計画期間の残り時間に対してフリーブロックの数が十分でないと判定してもよい。

計画期間の残り時間に対してフリーブロックの数が十分である場合（Ｓ１２０１：Ｙｅｓ）、コントローラ１００は、受信したライトコマンドによってライトが要求されたデータをＳＬＣモードでメモリチップ２０１にライトする（Ｓ１１０４）。計画期間の残り時間に対してフリーブロックの数が十分でない場合（Ｓ１２０１：Ｎｏ）、コントローラ１００は、受信したライトコマンドによってライトが要求されたデータをＴＬＣモードでメモリチップ２０１にライトする（Ｓ１１０５）。

なお、前述したように、第８の実施形態は、第３の実施形態に替えて第４の実施形態とも併用され得る。第８の実施形態が第４の実施形態と併用される場合には、コントローラ１００は、Ｓ１００１において、例えば、残りのホストライト量、つまり予定ホストアクセス量から計画期間が開始してからのホストアクセス量を減算して得られる量、に対してフリーブロックの数が十分であるか否かを判定する。

第８の実施形態は、第５の実施形態とも併用され得る。つまり、コントローラ１００は、消費電力量計画に従って大電力モードで動作することが可能である。

このように、第８の実施形態によれば、電力量制限モードにおいては、コントローラ１００は、次のように動作する。即ち、ホスト装置２から通知されたデータカラーがＴＬＣモードに対応するデータカラーであるコールドである場合、コントローラ１００は、ライトデータをＴＬＣモードでＮＡＮＤメモリ２００にライトする。ホスト装置２から通知されたデータカラーがＳＬＣモードに対応するデータカラーであるホットであり、かつフリーブロックの数が第３値よりも少ない場合、コントローラ１００は、ライトデータをＴＬＣモードでＮＡＮＤメモリ２００にライトする。ホスト装置２から通知されたデータカラーがＳＬＣモードに対応するデータカラーであるホットであり、かつフリーブロックの数が第３値よりも多い場合、コントローラ１００は、ライトデータをＳＬＣモードでＮＡＮＤメモリ２００にライトする。

コントローラ１００は、たとえホスト装置２からライトデータはホットである旨の通知を受けた場合であっても、残りのフリーブロックの数に余裕がない場合にはＴＬＣモードでライトデータをＮＡＮＤメモリ２００にライトする。これによって、計画期間中にフリーブロックが枯渇してエビクションの実行が必要になることを防止することができる。

（第９の実施形態）
いくつかの実施形態では、電力量制限モードで動作では、コントローラ１００は、転記処理の処理量を低減したり、ＮＡＮＤメモリ２００へのデータのライトの際にレベル数が少ない記憶モードを使用したりした。しかしながら、電力量制限モードにおいて転記処理の処理量を低減したりレベル数が少ない記憶モードを使用したりすると、通常モードに比べてフリーブロックの数の減少速度が早くなる。フリーブロックが枯渇すると、コントローラ１００は、電力量制限モードでの動作を継続することが困難になる。

第９の実施形態では、メモリシステム１は、ホスト装置２に対し、消費電力量の抑制の可否に関連するステータス情報を送信することが可能である。このステータス情報を、関連情報、と表記する。

ホスト装置２は、関連情報を、メモリシステム１を電力量制限モードで動作させるタイミング、メモリシステム１を電力量制限モードで動作させる期間、計画期間の開始タイミング、または計画期間、などの決定に利用することができる。

関連情報は、例えば、電力量制限モードでの動作が可能な期間（または計画期間として設定可能な期間）の最大値を表す数値情報である。コントローラ１００は、フリーブロックの数などに基づき、電力量制限モードでの動作が可能な期間（または計画期間として設定可能な期間）の最大値を計算し、当該最大値を関連情報としてホスト装置２に送信する。

別の例では、関連情報は、フリーブロックの数である。コントローラ１００は、フリーブロックの数を関連情報としてホスト装置２に送信する。ホスト装置２は、関連情報として受信したフリーブロックの数に基づいて、電力量制限モードでの動作が可能な期間（または計画期間として設定可能な期間）の最大値を計算する。

さらに別の例では、関連情報は、電力量制限モードでの動作（または計画期間の開始）の可否を表すバイナリ情報であってもよい。または、関連情報は、電力量制限モードでの動作（または計画期間の開始）を禁止する期間の長さを表す数値情報であってもよい。または、関連情報は、予定消費電力量として設定可能な最大値であってもよい。

このように、関連情報の内容は、任意に構成され得る。

図２３は、第９の実施形態のメモリシステム１がホスト装置２に対して関連情報を送信する方法の一例を説明するための図である。図２３の説明では、一例として、計画期間として設定可能な期間の最大値を表す数値情報であることとする。

ホスト装置２は、メモリシステム１に対し、まず、関連情報出力指示を送信する（Ｓ１３０１）。

関連情報出力指示は、任意のコマンドを用いることによって送信され得る。例えば、ベンダースペシフィックなコマンド値が、関連情報出力指示の送信のためのコマンドとしてアサインされていてもよい。関連情報出力指示の送信のためのコマンドが通信インタフェース３の規格に組み込まれていてもよい。ホスト装置２とメモリシステム１とは、関連情報出力指示を転送するための専用の信号線で接続され、ホスト装置２は、当該専用の信号線を介して関連情報出力指示をメモリシステム１に送信してもよい。

メモリシステム１では、コントローラ１００は、関連情報出力指示に応じて関連情報（この例では計画期間として設定可能な期間の最大値ｔｍａｘ）を計算する（Ｓ１３０２）。例えば、コントローラ１００は、現時点でのフリーブロックの数を取得し、取得したフリーブロックの数に基づき、計画期間として設定可能な期間の最大値を計算する。

そして、コントローラ１００は、計算によって得られた最大値を、関連情報としてホスト装置２に送信する（Ｓ１３０３）。

ホスト装置２は、ｔｍａｘよりも短い期間を計画期間として決定し（Ｓ１３０４）、予定消費電力量、決定した計画期間、および電力量制限指示をメモリシステム１に送信する（Ｓ１３０５）。

なお、前述したように、コントローラ１００は、電力量制限モードでの動作が可能な期間の最大値、現在のフリーブロックの数、電力量制限モードの動作が可能か否かを示すバイナリ情報、計画期間の設定が可能か否かを示すバイナリ情報、電力量制限モードでの動作を禁止する期間の長さを表す数値情報、計画期間の開始を禁止する期間の長さを表す数値情報、予定消費電力量として設定可能な最大値、またはこれらの全部または一部の組み合わせを、関連情報として送信し得る。

なお、第９の実施形態は、第１～第８の実施形態の何れとも併用され得る。関連情報の内容は、第９の実施形態と併用される実施形態に応じて種々に変更され得る。

このように、第９の実施形態においては、コントローラ１００は、消費電力量の抑制の可否に関連する情報である関連情報を、ホスト装置２からの関連情報出力指示に応じてホスト装置２に送信する。

よって、ホスト装置２は、メモリシステム１が電力量制限モードに遷移できるか否か、メモリシステム１が電力量制限モードで動作することが可能な期間、メモリシステム１に計画期間を開始させることができるか否か、計画期間として設定可能な期間、などを判断することが可能となる。

（変形例）
メモリシステム１のコントローラ１００は、関連情報をホスト装置２に送信しなくてもよい。

例えば、メモリシステム１のコントローラ１００は、電力量制限解除指示を受信したタイミングから所定の期間は、電力量制限指示を受信しても、電力量制限指示に応じた動作を実行しないように構成されてもよい。または、メモリシステム１のコントローラ１００は、電力量制限解除指示を受信したタイミングから所定の期間は、電力量制限指示を受信しても、電力量制限指示に応じた動作を開始せずに、替わりに、電力量制限指示に応じた動作を実行しない旨をホスト装置２に送信してもよい。

または、メモリシステム１のコントローラ１００は、計画期間の終了タイミングから所定の期間は、電力量制限指示を受信しても、電力量制限指示に応じた動作を実行しないように構成されてもよい。メモリシステム１のコントローラ１００は、計画期間の終了タイミングから所定の期間は、電力量制限指示を受信しても、電力量制限指示に応じた動作を開始せずに、替わりに、電力量制限指示に応じた動作を実行しない旨をホスト装置２に送信してもよい。

（第１０の実施形態）
ホスト装置２は、第１～第９の実施形態のメモリシステム１に対し、任意の判断に基づき、各種指示（電力量制限指示、電力量制限解除指示、または関連情報出力指示、など）または各種情報（予定消費電力量、計画期間、または予定ホストアクセス量、など）を送信することができる。

例えば、情報処理システム１０がポータブルなコンピュータである場合、ホスト装置２は、情報処理システム１０が電源から電力供給を受けているか否かに基づいて、電力量制限指示を送信することができる。

または、ホスト装置２は、所定の期間（例えば１日、または１週間、など）におけるオペレータによる情報処理システム１０の使い方を学習する。オペレータによる情報処理システム１０の使い方として学習される情報は、具体的には、ワークロードの変化、情報処理システム１０の電源への接続／切断のタイミング、またはバッテリの容量の時間変化の履歴、などである。ホスト装置２は、学習によって得られた情報に基づき、情報処理システム１０の電力に関する今後の状況を予測する。そして、ホスト装置２は、予測に基づき、各種指示または各種情報をメモリシステム１に送信する。

一例では、電源からの電力供給が途絶えた場合であっても、ワークロードが軽く、かつホスト装置２がすぐに電源からの電力供給が再開されると予測した場合には、ホスト装置２は、電力量制限指示の送信を実行せず、メモリシステム１の動作を通常モードに維持させる。

別の例では、情報処理システム１０が電源から電力供給を受けている場合であっても、ホスト装置が、すぐに電源からの電力供給が途絶えると予測した場合には、ホスト装置２は、電力量制限指示をメモリシステム１に送信することによってメモリシステム１の消費電力量を抑制し、抑制された分の電力量をバッテリへの充電に充てる。

このように、ホスト装置２は、任意の判断に基づき、メモリシステム１の消費電力量の制御を実行することができる。

第１～第１０の実施形態によれば、メモリシステム１は、不揮発性メモリであるＮＡＮＤメモリ２００と、ＮＡＮＤメモリ２００を制御するコントローラ１００と、を備える。コントローラ１００は、ホスト装置２からの電力量制限指示に応じてメモリシステム１の消費電力量を抑制する。

よって、ホスト装置２が消費電力量を制御することが可能となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ メモリシステム、２ ホスト装置、３ 通信インタフェース、４ 区分、５ 電源装置、６ 電力供給線、１０ 情報処理システム、１００ コントローラ、１０１ プロセッサ、１０２ ホストインタフェース、１０３ ＲＡＭ、１０４ バッファメモリ、１０５ メモリインタフェース、１０６ 内部バス、２００ ＮＡＮＤメモリ、２０１ メモリチップ、２１０ 周辺回路、２１１ メモリセルアレイ、２１２ ＮＡＮＤストリング、３００ メモリバス、４００ 電源回路、４０１ 測定回路。

Claims (18)

1. ホスト装置に接続可能なメモリシステムであって、
   不揮発性メモリと、
   前記不揮発性メモリを制御し、前記ホスト装置からの第１指示に応じて前記メモリシステムの消費電力量を抑制するコントローラと、
   を備えるメモリシステム。
2. 前記コントローラは、前記ホスト装置と前記不揮発性メモリとの間でデータを転送する第１処理と、前記不揮発性メモリ内でデータを転記する第２処理と、を実行し、前記第１指示に応じて前記第２処理の処理量を減らす、
   請求項１に記載のメモリシステム。
3. 前記不揮発性メモリは、それぞれに格納されたデータが一括にイレースされる複数のブロックを備え、
   前記コントローラは、ガベージコレクションを実行し、
   前記第１指示を受信した場合、格納された有効なデータの量のみに基づく第１のポリシーに従って前記複数のブロックのうちから前記ガベージコレクションにおける転記元のブロックを選択し、
   前記第１指示を受信していない場合、前記第１のポリシーと異なる第２のポリシーに従って前記複数のブロックのうちから前記ガベージコレクションにおける転記元のブロックを選択する、
   請求項１に記載のメモリシステム。
4. 前記第１のポリシーは、前記複数のブロックのうちの格納された有効なデータの量が少ないブロックほど優先的に前記転記元のブロックとして選択するポリシーである、
   請求項３に記載のメモリシステム。
5. 前記第２のポリシーは、最後に書き込まれた時刻に基づいて前記複数のブロックのうちから前記ガベージコレクションにおける転記元のブロックを選択するポリシーである、
   請求項３に記載のメモリシステム。
6. 前記コントローラは、
   第１値と、第２値と、を前記ホスト装置から受信し、
   前記第１指示に応じて、前記第２値に対応した期間における前記消費電力量が前記第１値に対応した量を越えないように、前記消費電力量を制御する、
   請求項１から請求項５の何れか一項に記載のメモリシステム。
7. 前記コントローラは、
   前記ホスト装置と前記不揮発性メモリとの間でデータを転送し、
   第１値と、第２値と、を前記ホスト装置から受信し、
   前記第１指示に応じて、前記ホスト装置と前記不揮発性メモリとの間で前記第２値に対応した量のデータを、前記消費電力量が前記第１値に対応した量を越えないように転送する、
   請求項１から請求項５の何れか一項に記載のメモリシステム。
8. 前記コントローラは、
   前記消費電力量の上限値の推移を規定する電力量計画を、前記第１値と、前記第２値と、に基づいて生成し、
   前記第１指示に応じて、前記電力量計画に基づいて前記消費電力量を制御する、
   請求項６または請求項７に記載のメモリシステム。
9. 前記コントローラは、
   第１動作モードと、前記第１動作モードよりも消費電力量が少ない第２動作モードと、を含む複数の動作モードで動作することが可能であり、
   前記電力量計画に基づいて前記複数の動作モードの間の切り替えを実行する、
   請求項８に記載のメモリシステム。
10. 前記コントローラは、前記ホスト装置と前記不揮発性メモリとの間でデータを転送する第１処理と、前記不揮発性メモリ内でデータを転記する第２処理と、を実行し、
    前記複数の動作モードは、前記第１動作モードよりも前記第２処理の処理量が多い第３動作モードをさらに含む、
    請求項９に記載のメモリシステム。
11. 前記コントローラは、前記ホスト装置からの前記消費電力量に関する第１情報を受信し、前記第１情報に基づいて前記消費電力量を取得する、
    請求項６から請求項１０の何れか一項に記載のメモリシステム。
12. 前記不揮発性メモリは、それぞれは複数のメモリセルトランジスタを備え、
    前記複数のメモリセルトランジスタのそれぞれは、格納されるデータのビット数が可変に構成され、
    前記コントローラは、ライト先のメモリセルトランジスタにライトするデータのビット数を減らすことによって前記消費電力量を抑制する、
    請求項６から請求項１１の何れか一項に記載のメモリシステム。
13. 前記複数のメモリセルトランジスタは、それぞれに格納されたデータが一括にイレースされる複数のブロックに分割されており、
    前記コントローラは、
    前記複数のブロックのうちのフリーブロックの数が第３値よりも小さい場合には、ライト先のメモリセルトランジスタに第１ビット数のデータをライトし、
    前記複数のブロックのうちのフリーブロックの数が第３値よりも多い場合には、ライト先のメモリセルトランジスタに前記第１ビット数よりも少ない第２ビット数のデータをライトする、
    請求項１２に記載のメモリシステム。
14. 前記不揮発性メモリは、それぞれは複数のメモリセルトランジスタを備え、
    前記複数のメモリセルトランジスタのそれぞれは、格納されるデータのビット数が可変に構成され、
    前記コントローラは、前記第２動作モードにおいて、前記ホスト装置からの通知を受信し、前記通知に対応したビット数のデータをライト先のメモリセルトランジスタにライトする、
    請求項９または請求項１０に記載のメモリシステム。
15. 前記不揮発性メモリは、それぞれは複数のメモリセルトランジスタを備え、
    前記複数のメモリセルトランジスタのそれぞれは、格納されるデータのビット数が可変に構成され、
    前記複数のメモリセルトランジスタは、それぞれに格納されたデータが一括にイレースされる複数のブロックに分割されており、
    前記コントローラは、前記第２動作モードにおいて、
    前記ホスト装置から通知を受信し、
    前記通知が第１ビット数に対応する場合には、前記第１ビット数のデータをライト先のメモリセルトランジスタにライトし、
    前記通知が前記第１ビット数よりも小さい第２ビット数に対応し、かつ前記複数のブロックのうちのフリーブロックの数が第３値よりも小さい場合には、前記第１ビット数のデータをライト先のメモリセルトランジスタにライトし、
    前記通知が前記第２ビット数に対応し、かつ前記複数のブロックのうちのフリーブロックの数が第３値よりも大きい場合には、前記第２ビット数のデータをライト先のメモリセルトランジスタにライトする、
    請求項９または請求項１０に記載のメモリシステム。
16. 前記コントローラは、前記消費電力量の抑制の可否に関連する情報を前記ホスト装置からの第２指示に応じて前記ホスト装置に送信する、
    請求項１から請求項１５の何れか一項に記載のメモリシステム。
17. ホスト装置と、
    前記ホスト装置に接続されたメモリシステムと、
    を備え、
    前記メモリシステムは、
    不揮発性メモリと、
    前記不揮発性メモリを制御し、前記ホスト装置からの第１指示に応じて前記メモリシステムの消費電力量を抑制するコントローラと、
    を備える情報処理システム。
18. 不揮発性メモリと、前記不揮発性メモリを制御し、第１指示に応じて消費電力量を抑制するコントローラと、を備えるメモリシステムに接続可能なホスト装置であって、前記メモリシステムに前記第１指示を送信するホスト装置。

Images