JP2022132583A - 検出装置 - Google Patents

検出装置 Download PDF

Info

Publication number
JP2022132583A
JP2022132583A JP2022116249A JP2022116249A JP2022132583A JP 2022132583 A JP2022132583 A JP 2022132583A JP 2022116249 A JP2022116249 A JP 2022116249A JP 2022116249 A JP2022116249 A JP 2022116249A JP 2022132583 A JP2022132583 A JP 2022132583A
Authority
JP
Japan
Prior art keywords
insulating film
transistor
electrode
gate electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022116249A
Other languages
English (en)
Inventor
芳孝 尾関
Yoshitaka Ozeki
隼人 倉澤
Hayato Kurasawa
利範 上原
Toshinori Uehara
幸志郎 森口
Koshiro Moriguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022116249A priority Critical patent/JP2022132583A/ja
Publication of JP2022132583A publication Critical patent/JP2022132583A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Ceramic Engineering (AREA)
  • Quality & Reliability (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

【課題】薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供する。【解決手段】 本実施形態に係る検出装置は、基板と、基板の上に設けられた駆動電極と、基板の上に設けられ、駆動電極と容量結合された検出電極と、駆動電極と電気的に接続された第１薄膜トランジスタ及び第２薄膜トランジスタと、を備え、第１薄膜トランジスタの耐圧は、第２薄膜トランジスタの耐圧より大きい。【選択図】 図３

Description

本発明の実施形態は、検出装置に関する。
対象物の接近又は接触を検出する検出装置を備える表示装置が開発されている。近年、個人認証のために、例えば指紋を検出する検出装置を備える表示装置が開発されている。検出装置は、一例では、静電容量の変化を検出するための検出電極及び駆動電極と、駆動電極等と電気的に接続された複数の回路などを備えている。これらの回路は、その機能に応じて供給される電圧が異なる場合がある。
このような検出装置において、回路に含まれる薄膜トランジスタのゲート絶縁膜を厚くした場合、薄膜トランジスタの駆動電圧に対する耐性が上がる一方で、薄膜トランジスタのオン電流値が低下する傾向にある。この結果、薄膜トランジスタのサイズが大型化し、指紋等の検出に寄与しない額縁領域の狭小化が阻害されるおそれがある。
特開２０１７－１８２３４８号公報 特開２０１７－１３４８２８号公報
本実施形態の目的は、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することにある。
一実施形態によれば、
基板と、前記基板の上に設けられた駆動電極と、前記基板の上に設けられ、前記駆動電極と容量結合された検出電極と、前記駆動電極と電気的に接続された第１薄膜トランジスタ及び第２薄膜トランジスタと、を備え、前記第１薄膜トランジスタの耐圧は、前記第２薄膜トランジスタの耐圧より大きい、検出装置が提供される。
一実施形態によれば、
基板と、前記基板の上に設けられた駆動電極と、前記基板の上に設けられ、前記駆動電極と容量結合された検出電極と、前記基板の上に設けられ、前記駆動電極を駆動する第１薄膜トランジスタ及び第２薄膜トランジスタと、を備え、前記基板上にはセンサ領域が設けられ、前記駆動電極は当該センサ領域の一側から他側に亘って第１方向に沿って設けられると共に前記検出電極は当該センサ領域を前記第１方向に交差する第２方向に沿って設けられており、前記第１薄膜トランジスタは、前記センサ領域外で前記駆動電極に供給される駆動信号の供給回路に含まれており、前記第２薄膜トランジスタは、前記センサ領域外で前記駆動電極を選択するための選択回路に含まれており、前記第１薄膜トランジスタの耐圧は、前記第２薄膜トランジスタの耐圧より大きく、前記基板上にて、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの上に有機絶縁膜が積層され、当該有機絶縁膜上に無機絶縁膜が積層され、前記駆動電極及び前記検出電極は前記有機絶縁膜と前記無機絶縁膜の間に位置している、検出装置が提供される。
図１は、第１実施形態に係る検出装置が適用される表示装置１を示す断面図である。 図２は、図１に示す検出装置３を概略的に示す平面図である。 図３は、図２に示すバッファ回路Ｃ１ａと選択回路Ｃ２ａの一部を示す断面図である。 図４は、図３に示すバッファ回路Ｃ１ａの平面図である。 図５は、図４に示すＡ－Ａ’線に沿った断面図である 図６は、図３に示す選択回路Ｃ２ａの平面図である。 図７は、図６に示すＣ－Ｃ’線に沿った断面図である。 図８は、図２に示す検出電極Ｒｘと駆動電極Ｔｘの配置例を模式的に示す平面図である。 図９は、図８に示す中継電極ＲＥの近傍を拡大して示す平面図である。 図１０は、駆動電極Ｔｘとバッファ回路Ｃ１ａとの接続関係を示す断面図である。 図１１は、第１実施形態の他の例を示す断面図である。 図１２は、図１１に示す選択回路Ｃ２ａの平面図である。 図１３は、図１２に示すＥ－Ｅ’線に沿った断面図である。 図１４は、第１実施形態の他の例を示す断面図である。 図１５は、図１４に示すゲート電極３２２ａとゲート電極３２２ｂとの接続関係を示す断面図である。 図１６は、第１実施形態の他の例を示す断面図である。 図１７は、第１実施形態の他の例を示す断面図である。 図１８は、第１実施形態の他の例を示す断面図である。 図１９は、第２実施形態に係る検出装置３を示す断面図である。 図２０は、第２実施形態の他の例を示す断面図である。 図２１は、第２実施形態の他の例を示す断面図である。 図２２は、第３実施形態に係る検出装置３を示す断面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
［第１実施形態］
図１は、第１実施形態に係る検出装置が適用される表示装置１を示す断面図である。図に示す第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交している。なお、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。また、第３方向Ｚを示す矢印の先端側に表示装置１を観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面に向かって見ることを平面視という。
本実施形態に係る表示装置１は、画像を表示する表示機能に加え、対象物の接近又は接触を検出する検出機能を有している。表示装置１は、表示パネル２、検出装置３、カバー４、回路基板５１及び５２などを備えている。
表示パネル２は、一例では、液晶表示パネルである。表示パネル２は、第１基板２１、第２基板２２、液晶層２３、偏光板２４ａ及び２４ｂなどを備えている。第１基板２１と第２基板２２とは、互いに対向している。液晶層２３は、第１基板２１と第２基板２２との間に保持されている。偏光板２４ａと偏光板２４ｂとは、互いに直交する透過軸を有し、第１基板２１、第２基板２２、及び液晶層２３を挟んでいる。表示パネル２の一端部には、回路基板５１が接続されている。表示パネル２を駆動するための各種信号は、回路基板５１を介して外部装置から供給される。
検出装置３は、一例では、静電容量型の検出装置である。検出装置３は、表示パネル２の上に位置し、接着剤６１によって表示パネル２と接着されている。図示した例では、検出装置３は、偏光板２４ｂと接着されている。検出装置３の一端部には、回路基板５２が接続されている。検出装置３を駆動するための各種信号は、回路基板５２を介して外部装置から供給される。
カバー４は、検出装置３の上に位置し、接着剤６２によって検出装置３と接着されている。カバー４は、ガラス又は樹脂等の透明な絶縁材料によって形成されている。図示した例では、カバー４は、検出装置３と対向する面に、黒色に着色された樹脂層４ａを有している。樹脂層４ａが設けられた領域は、表示パネル２のうち、非表示領域に相当する。
図２は、図１に示す検出装置３を概略的に示す平面図である。検出装置３は、基板３００を用いて構成されている。基板３００は、例えば四角形であり、図示した例では矩形状である。基板３００は、第１方向Ｘに沿って延出した端縁ＥＸ１及びＥＸ２と、第２方向Ｙに沿って延出した端縁ＥＹ１及びＥＹ２とを有している。検出装置３は、基板３００の上に、バッファ回路Ｃ１ａ及びＣ１ｂ、選択回路Ｃ２ａ及びＣ２ｂ、検出回路Ｃ３、検出電極Ｒｘ、駆動電極Ｔｘなどを備えている。
バッファ回路Ｃ１ａと選択回路Ｃ２ａとは、端縁ＥＹ１に沿って設けられている。選択回路Ｃ２ａは、バッファ回路Ｃ１ａよりも端縁ＥＹ１に近接している。バッファ回路Ｃ１ｂと選択回路Ｃ２ｂとは、端縁ＥＹ２に沿って設けられている。選択回路Ｃ２ｂは、バッファ回路Ｃ１ｂよりも端縁ＥＹ２に近接している。検出回路Ｃ３は、端縁ＥＸ１に沿って設けられている。本実施形態において、バッファ回路Ｃ１ａ及びＣ１ｂは、トランジスタ３１を含み、選択回路Ｃ２ａ及びＣ２ｂは、トランジスタ３２を含んでいる。
検出電極Ｒｘと駆動電極Ｔｘとは、互いに接触なく交差して設けられている。すなわち、駆動電極Ｔｘと検出電極Ｒｘとの間には、駆動電極に駆動信号が供給されることにより、静電容量が形成される。一例では、駆動電極Ｔｘは、第１方向Ｘに沿って延出し、第２方向Ｙに沿って間隔を置いて並んでいる。駆動電極Ｔｘの一端部は、バッファ回路Ｃ１ａと選択回路Ｃ２ａとに接続されている。駆動電極Ｔｘの他端部は、バッファ回路Ｃ１ｂと選択回路Ｃ２ｂとに接続されている。検出電極Ｒｘは、第２方向Ｙに沿って延出し、第１方向Ｘに沿って間隔を置いて並んでいる。検出電極Ｒｘの一端部は、検出回路Ｃ３に接続されている。第１方向Ｘにおいて、すべての検出電極Ｒｘは、バッファ回路Ｃ１ａとバッファ回路Ｃ１ｂとの間に配置されている。以下では、便宜的に、検出電極Ｒｘと駆動電極Ｔｘとが配置された領域をセンサ領域ＳＡと称する場合がある。図２において、センサ領域ＳＡは、一点鎖線で囲まれた領域に相当する。
選択回路Ｃ２ａ及びＣ２ｂは、駆動電極Ｔｘを順次選択する。バッファ回路Ｃ１ａ及びＣ１ｂは、駆動電極Ｔｘに印加される電圧の振幅を所定値に設定する。検出回路Ｃ３は、駆動電極Ｔｘと検出電極Ｒｘとの間に形成される静電容量の変化から、例えば指等の対象物の接近又は接触を検出する。例えば、検出回路Ｃ３は、検出電極Ｒｘによって検出された信号の変化が所定値より大きい場合、対象物の接近又は接触があったと判定する。
検出装置３において、駆動電極Ｔｘと検出電極Ｒｘとを密に配置することによって、例えば指紋のような微細な表面凹凸を検出することができる。このような極めて細かい凹凸に起因した検出信号を得るために、駆動電極Ｔｘに供給される駆動信号の振幅（電圧の振幅）は、十分に大きいことが必要とされる。したがって、本実施形態において、駆動信号の供給源となるバッファ回路Ｃ１ａ及びＣ１ｂには、当該駆動信号の供給先となる駆動電極を選択するための選択回路Ｃ２ａ及びＣ２ｂよりも高い電圧が供給され得る。
図３は、図２に示すバッファ回路Ｃ１ａと選択回路Ｃ２ａの一部を示す断面図である。検出装置３は、基板３００、絶縁膜３０１、３０２、３０３、３０４、及び３０５、トランジスタ３１、トランジスタ３２などを備えている。絶縁膜３０１、３０２、３０３、３０４、及び３０５は、この順で基板３００の上に積層されている。
トランジスタ３１は、一例では、トップゲート型の薄膜トランジスタである。トランジスタ３１は、半導体層３１１、ゲート電極３１２、電極３１３ａ、及び電極３１３ｂを備えている。半導体層３１１は、絶縁膜３０１の上に位置し、絶縁膜３０２によって覆われている。ゲート電極３１２は、絶縁膜３０２の上に位置し、絶縁膜３０３によって覆われている。電極３１３ａ及び３１３ｂは、絶縁膜３０３の上に位置し、絶縁膜３０４によって覆われている。電極３１３ａ及び３１３ｂは、絶縁膜３０２及び３０３を貫通するコンタクトホールＣＨ１ａ及びＣＨ１ｂにおいて、半導体層３１１とそれぞれ接している。
トランジスタ３２は、一例では、ボトムゲート型の薄膜トランジスタである。トランジスタ３２は、半導体層３２１、ゲート電極３２２、電極３２３ａ、及び電極３２３ｂを備えている。ゲート電極３２２は、基板３００の上に位置し、絶縁膜３０１によって覆われている。半導体層３２１は、絶縁膜３０１の上に位置し、絶縁膜３０２によって覆われている。電極３２３ａ及び３２３ｂは、絶縁膜３０３の上に位置し、絶縁膜３０４によって覆われている。電極３２３ａ及び３２３ｂは、絶縁膜３０２及び３０３を貫通するコンタクトホールＣＨ２ａ及びＣＨ２ｂにおいて、半導体層３２１とそれぞれ接している。
半導体層３１１及び３２１は、例えば多結晶シリコンによって形成されている。なお、半導体層３１１及び３２１は、例えば透明アモルファス酸化物半導体によって形成されてもよい。ゲート電極３１２及び３２２、電極３１３ａ、３１３ｂ、３２３ａ、及び３２３ｂは、例えばアルミニウム、チタン、銀、モリブデン、タングステン、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金などによって形成されている。これらの電極は、単層構造であってもよく、多層構造であってもよい。絶縁膜３０１、３０２、３０３、及び３０５は、例えば酸化シリコン、窒化シリコン、及び酸窒化シリコン等の無機絶縁材料によって形成されている。絶縁膜３０４は、例えばポリイミド等の有機絶縁材料によって形成されている。
本実施形態において、トランジスタ３１の駆動電圧は、ゲート電極３２２と例えば電極３２３ａとの間に印加される電圧（ゲートソース間電圧）Ｖｇｓ１である。トランジスタ３１のゲートソース間電圧Ｖｇｓ１は、一例では、±２０Ｖ程度である。トランジスタ３２の駆動電圧は、ゲート電極３２２と例えば電極３２３ａとの間に印加される電圧（ゲートソース間電圧）Ｖｇｓ２である。トランジスタ３２のゲートソース間電圧Ｖｇｓ２は、一例では、±１０Ｖ程度である。
上述したように、半導体層３１１及び３２１は、同層であり、いずれも絶縁膜３０１と絶縁膜３０２との間に位置している。ゲート電極３１２は、絶縁膜３０２を介して、半導体層３１１と対向している。ゲート電極３２２は、絶縁膜３０１を介して、半導体層３２１と対向している。このような構成において、絶縁膜３０２は、トランジスタ３１のゲート絶縁膜として機能する。絶縁膜３０１は、トランジスタ３２のゲート絶縁膜として機能する。絶縁膜３０１と絶縁膜３０２とは、一例では、同一材料で形成されている。すなわち、絶縁膜３０１の比誘電率と絶縁膜３０２の比誘電率とは、等しい。一方、本実施形態において、絶縁膜３０２の厚さＴ２は、絶縁膜３０１の厚さＴ１より大きい。一例では、厚さＴ２は、厚さＴ１の２倍以上である。換言すると、トランジスタ３１におけるゲート電極３１２と半導体層３１１との距離Ｄ１は、トランジスタ３２におけるゲート電極３２２と半導体層３２１との距離Ｄ２より大きい。この結果、トランジスタ３１の耐圧は、トランジスタ３２の耐圧より大きくなる。
図４は、図３に示すバッファ回路Ｃ１ａの平面図である。図示した例では、バッファ回路Ｃ１ａは、トランジスタ３１に加え、配線Ｌ１１、Ｌ１２、Ｌ１３、及びＬ１４を備えている。一例では、配線Ｌ１１、Ｌ１２、及びＬ１３は、第２方向Ｙに沿って延出し、この順で第１方向Ｘに沿って並んでいる。配線Ｌ１４は、第１方向Ｘに沿って延出している。図示した例では、配線Ｌ１４は、配線Ｌ１２と交差している。配線Ｌ１４の一端部は、配線Ｌ１１の直下に位置し、配線Ｌ１４の他端部は、配線Ｌ１２と配線Ｌ１３との間に位置している。配線Ｌ１４は、配線Ｌ１１と重なる領域に設けられたコンタクトホールＣＨ３１において、配線Ｌ１１と接続されている。
トランジスタ３１の電極３１３ａは、配線Ｌ１２と一体的に形成されている。トランジスタ３１の電極３１３ｂは、配線Ｌ１３と一体的に形成されている。すなわち、配線Ｌ１２と配線Ｌ１３とは、互いに対向する凸部を有している。配線Ｌ１２の凸部は、配線Ｌ１３の側に向かって突出し、電極３１３ａを形成している。配線Ｌ１３の凸部は、配線Ｌ１２の側に向かって突出し、電極３１３ｂを形成している。
半導体層３１１は、第１方向Ｘに沿って延出している。半導体層３１１は、一例では、第１方向Ｘに沿った長辺を有する長方形状である。半導体層３１１は、その両端部において、電極３１３ａ及び３１３ｂとそれぞれ重なっている。コンタクトホールＣＨ１ａは、半導体層３１１と電極３１３ａとが重なる領域に設けられている。コンタクトホールＣＨ１ｂは、半導体層３１１と電極３１３ｂとが重なる領域に設けられている。
ゲート電極３１２は、配線Ｌ１２と配線Ｌ１３との間において、第２方向Ｙに沿って延出している。ゲート電極３１２は、半導体層３１１と交差するとともに、配線Ｌ１４の他端部とも重なっている。ゲート電極３１２は、一例では、第２方向Ｙに沿った長辺を有する長方形状である。図示した例では、ゲート電極３１２は、半導体層３１１の略中央と重なっている。ゲート電極３１２は、配線Ｌ１４と重なる領域に設けられたコンタクトホールＣＨ４１において、配線Ｌ１４と電気的に接続されている。
本実施形態において、トランジスタ３１の単位容量（第１単位容量）ＵＣ１は、平面視で、ゲート電極３１２と半導体層３１１とが重なる領域ＯＶ１の単位面積当たりの容量として定義される。図４において、領域ＯＶ１は、斜線を付した領域として示されている。
図５は、図４に示すＡ－Ａ’線に沿った断面図である。配線Ｌ１４は、基板３００の上に位置し、絶縁膜３０１によって覆われている。ゲート電極３１２は、絶縁膜３０１及び３０２を貫通するコンタクトホールＣＨ４１において、配線Ｌ１４と接している。これにより、配線Ｌ１４とゲート電極３１２とは、同電位になる。なお、配線Ｌ１４は、例えばトランジスタ３２のゲート電極３２２と同一材料及び同一工程で形成することができる。
配線Ｌ１１と配線Ｌ１２とは、絶縁膜３０３の上に位置し、絶縁膜３０４によって覆われている。配線Ｌ１１は、絶縁膜３０１、３０２、及び３０３を貫通するコンタクトホールＣＨ３１において、配線Ｌ１４と接している。これにより、配線Ｌ１１から供給されるゲート電位は、配線Ｌ１４を介してゲート電極３１２に供給される。なお、図４に示すＢ－Ｂ’線に沿った断面は、図３に示すトランジスタ３１の断面と同様である。
図６は、図３に示す選択回路Ｃ２ａの平面図である。図示した例では、選択回路Ｃ２ａは、トランジスタ３２に加え、配線Ｌ２１、Ｌ２２、及びＬ２３を備えている。一例では、配線Ｌ２１、Ｌ２２、及びＬ２３は、第２方向Ｙに沿って延出し、この順で第１方向Ｘに沿って並んでいる。
トランジスタ３２の構造は、ゲート電極３２２の構造を除き、トランジスタ３１と同様である。すなわち、配線Ｌ２２と配線Ｌ２３とは、互いに対向する凸部を有している。配線Ｌ２２の凸部は、配線Ｌ２３の側に向かって突出し、電極３２３ａを形成している。配線Ｌ２３の凸部は、配線Ｌ２２の側に向かって突出し、電極３２３ｂを形成している。半導体層３２１は、第１方向Ｘに沿った長辺を有する長方形状であり、その両端部において、電極３２３ａ及び３２３ｂとそれぞれ重なっている。コンタクトホールＣＨ２ａは、半導体層３２１と電極３２３ａとが重なる領域に設けられている。コンタクトホールＣＨ２ｂは、半導体層３２１と電極３２３ｂとが重なる領域に設けられている。
ゲート電極３２２は、第１方向Ｘに沿って延出した第１部分Ｐ１と、第２方向に沿って延出した第２部分Ｐ２とを有している。図示した例では、第１部分Ｐ１は、配線Ｌ２２と交差している。第１部分Ｐ１の一端部は、配線Ｌ２１の直下に位置している。第１部分Ｐ１の他端部は、配線Ｌ２２と配線Ｌ２３との間に位置している。第２部分Ｐ２は、第１部分Ｐ１の他端部から延出し、半導体層３２１と交差している。図示した例では、第２部分Ｐ２は、半導体層３２１の略中央と重なっている。ゲート電極３２２は、第１部分Ｐ１と配線Ｌ２１とが重なる領域に設けられたコンタクトホールＣＨ３２において、配線Ｌ２１と電気的に接続されている。
本実施形態において、トランジスタ３２の単位容量（第２単位容量）ＵＣ２は、平面視で、ゲート電極３２２と半導体層３２１とが重なる領域ＯＶ２の単位面積当たりの容量として定義される。図６において、領域ＯＶ２は、斜線を付した領域として示されている。
図７は、図６に示すＣ－Ｃ’線に沿った断面図である。配線Ｌ２１と配線Ｌ２２とは、絶縁膜３０３の上に位置し、絶縁膜３０４によって覆われている。配線Ｌ２１は、絶縁膜３０１、３０２、及び３０３を貫通するコンタクトホールＣＨ３２において、ゲート電極３２２と接している。これにより、配線Ｌ１１から供給されるゲート電位は、ゲート電極３２２に供給される。なお、図６に示すＤ－Ｄ’線に沿った断面は、図３に示すトランジスタ３２の断面と同様である。
図８は、図２に示す検出電極Ｒｘと駆動電極Ｔｘの配置例を模式的に示す平面図である。検出電極Ｒｘは、屈曲しながら第２方向Ｙに沿って延出している。より具体的には、検出電極Ｒｘは、第１方向Ｘに向かって突出した屈曲部Ｂ１と、第１方向Ｘと反対方向に向かって突出した屈曲部Ｂ２とを有している。第２方向Ｙにおいて、屈曲部Ｂ１と屈曲部Ｂ２とは、交互に並んでいる。検出電極Ｒｘは、一例では、屈曲部Ｂ１と屈曲部Ｂ２との間において、直線状に形成されている。また、第１方向Ｘに沿って隣り合う検出電極Ｒｘにおいて、屈曲部Ｂ１の第２方向Ｙの位置、及び屈曲部Ｂ２の第２方向Ｙの位置は、いずれも一致している。
駆動電極Ｔｘは、第１方向Ｘ及び第２方向Ｙにおいて間隔を置いて配置されている。駆動電極Ｔｘは、一例では、略平行四辺形状である。駆動電極Ｔｘは、互いに交差する方向に延出した辺ＥＴ１と辺ＥＴ２とを有している。辺ＥＴ１は、第１方向Ｘに沿って延出している。辺ＥＴ２は、検出電極Ｒｘと対向し、検出電極Ｒｘとほぼ平行に延出している。検出電極Ｒｘは、第１方向Ｘに沿って隣り合う駆動電極Ｔｘのそれぞれの辺ＥＴ２の間に位置している。
第１方向Ｘに沿って隣り合う駆動電極Ｔｘは、中継電極ＲＥによって互いに接続されている。中継電極ＲＥは、検出電極Ｒｘと交差している。中継電極ＲＥは、一例では、検出電極Ｒｘの下方に設けられている。中継電極ＲＥと検出電極Ｒｘとは、図示しない絶縁膜によって絶縁されている。図示した例では、１つの駆動電極Ｔｘに接続された２つの中継電極ＲＥの第２方向Ｙにおける位置は、互いに異なっている。換言すると、略平行四辺形状の駆動電極Ｔｘの対角の近傍において、駆動電極Ｔｘと中継電極ＲＥとが接続されている。このような配置にすることで、検出電極Ｒｘ、駆動電極Ｔｘ、中継電極ＲＥ等によって反射された反射光によるモアレの発生を抑制することができる。
図９は、図８に示す中継電極ＲＥの近傍を拡大して示す平面図である。図９は、中継電極ＲＥ、駆動電極Ｔｘ（Ｔｘａ、Ｔｘｂ）、及び検出電極Ｒｘに加え、絶縁膜３０４を示している。絶縁膜３０４は、図３に示す絶縁膜３０４と同一材料で形成されている。
中継電極ＲＥは、一例では、第１方向Ｘに沿った長辺を有する長方形状である。中継電極ＲＥの両端部は、第１方向Ｘに沿って隣り合う駆動電極Ｔｘａ及びＴｘｂとそれぞれ重なっている。図示した例では、駆動電極Ｔｘａ及びＴｘｂは、中継電極ＲＥと重なる領域において、互いに対向する凸部ＰＴａ及びＰＴｂを有している。中継電極ＲＥと駆動電極Ｔｘａとは、中継電極ＲＥの一端部と重なって設けられたコンタクトホールＣＨ５ａにおいて互いに接続されている。中継電極ＲＥと駆動電極Ｔｘｂとは、中継電極ＲＥの他端部と重なって設けられたコンタクトホールＣＨ５ｂにおいて互いに接続されている。
絶縁膜３０４は、検出電極Ｒｘ及び中継電極ＲＥのすべてと重なっている。より具体的には、絶縁膜３０４は、検出電極Ｒｘに沿って延出するとともに、中継電極ＲＥと重なる領域において中継電極ＲＥよりも僅かに大きい略長方形状に形成されている。絶縁膜３０４は、第３方向Ｚにおいて、中継電極ＲＥと検出電極Ｒｘとの間に介在し、両者を絶縁している。なお、絶縁膜３０４は、少なくとも中継電極ＲＥと検出電極Ｒｘとが重なる領域に設けられていればよい。
絶縁膜３０４は、一例では、厚さの異なる部分Ａ１と部分Ａ２とを有している。ここで、厚さとは、第３方向Ｚに沿って規定される。部分Ａ１の厚さは、部分Ａ２の厚さより大きい。部分Ａ１は、検出電極Ｒｘの直下に位置し、検出電極Ｒｘに沿って設けられている。部分Ａ２は、部分Ａ１の外側に位置している。図示した例では、検出電極Ｒｘは、第１方向Ｘにおいて、部分Ａ１の略中央に配置されている。駆動電極Ｔｘａ及びＴｘｂのうち、検出電極Ｒｘと対向する辺ＥＴ２は、それぞれ部分Ａ２と重なっている。また、駆動電極Ｔｘａ及びＴｘｂのうち、凸部ＰＴａ及びＰＴｂの一部は、部分Ａ１と重なっている。
図１０は、駆動電極Ｔｘとバッファ回路Ｃ１ａとの接続関係を示す断面図である。図１０は、バッファ回路Ｃ１ａに含まれるトランジスタ３１と、図９に示す駆動電極Ｔｘａ及びＴｘｂ、検出電極Ｒｘ、及び中継電極ＲＥを示している。トランジスタ３１の構造は、図３と同様であるため、説明を省略する。
センサ領域ＳＡにおいて、中継電極ＲＥは、絶縁膜３０３の上に位置し、絶縁膜３０４によって覆われている。上述したように、絶縁膜３０４において、部分Ａ１は、部分Ａ２よりも大きい厚さを有している。検出電極Ｒｘは、部分Ａ１の上に設けられている。駆動電極Ｔｘａ及びＴｘｂは、部分Ａ２を覆うとともに、部分Ａ１の上にも延在している。部分Ａ１の上において、駆動電極Ｔｘａ及びＴｘｂは、検出電極Ｒｘから離間している。駆動電極Ｔｘａは、絶縁膜３０４を貫通するコンタクトホールＣＨ５ａにおいて、中継電極ＲＥと接している。駆動電極Ｔｘｂは、絶縁膜３０４を貫通するコンタクトホールＣＨ５ｂにおいて、中継電極ＲＥと接している。これにより、駆動電極Ｔｘａと駆動電極Ｔｘｂとは、中継電極ＲＥを介して電気的に接続される。
中継電極ＲＥと検出電極Ｒｘは、例えばアルミニウム、チタン、銀、モリブデン、タングステン、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金などによって形成されている。中継電極ＲＥと検出電極Ｒｘは、単層構造であってもよく、多層構造であってもよい。なお、中継電極ＲＥは、トランジスタ３１の電極３１３ａ及び３１３ｂと同一材料及び同一工程で形成することができる。一方、駆動電極Ｔｘは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。
駆動電極Ｔｘａは、センサ領域ＳＡの外側まで延出し、トランジスタ３１と接続されている。一例では、駆動電極Ｔｘａは、絶縁膜３０４を貫通するコンタクトホールＣＨ６において、トランジスタ３１の電極３１３ｂと接している。図示した例では、電極３１３ａ及び３１３ｂを覆う絶縁膜３０４は、中継電極ＲＥを覆う絶縁膜３０４と繋がっていない。換言すると、駆動電極Ｔｘａは、電極３１３ｂと中継電極ＲＥとの間において、絶縁膜３０３と接している。
本実施形態において、電極３１３ａ及び３１３ｂを覆う絶縁膜３０４は、厚さの異なる部分Ａ３と部分Ａ４とを有している。部分Ａ３の厚さは、部分Ａ４の厚さより大きい。換言すると、絶縁膜３０４は、部分Ａ３と部分Ａ４とによって形成される段差部ＳＴ１及びＳＴ２を有している。このような段差部ＳＴ１及びＳＴ２が形成されることにより、絶縁膜３０４の上に形成される駆動電極Ｔｘａの断線などを抑制することができる。なお、フォトリソグラフィの際の露光量を調整することによって、部分Ａ３と部分Ａ４は、部分Ａ１及びＡ２と同時に形成することができる。
本実施形態によれば、駆動電圧の異なるトランジスタ３１とトランジスタ３２を備える検出装置３において、トランジスタ３１の単位容量ＵＣ１とトランジスタ３２の単位容量ＵＣ２とを独立に制御している。より具体的には、半導体層３１１及び３２１を間に挟み、下側にトランジスタ３２のゲート絶縁膜として機能する絶縁膜３０１を設け、上側にトランジスタ３１のゲート絶縁膜として機能する絶縁膜３０２を設けている。このような構成にすることにより、絶縁膜３０１の厚さＴ１と絶縁膜３０２の厚さＴ２とを独立して設定することができる。すなわち、トランジスタ３１におけるゲート電極３１２と半導体層３１１との距離Ｄ１と、トランジスタ３２におけるゲート電極３２２と半導体層３２１との距離Ｄ２とを独立して設定することができる。この結果、単位容量ＵＣ１と単位容量ＵＣ２とを独立に制御することができる。
本実施形態では、厚さＴ２を厚さＴ１より大きくすることで、トランジスタ３１の単位容量ＵＣ１をトランジスタ３２の単位容量ＵＣ２より小さくしている。単位容量ＵＣ１が小さいため、トランジスタ３１の駆動電圧（ゲートソース間電圧Ｖｇｓ１）が、例えばトランジスタ３２の駆動電圧（ゲートソース間電圧Ｖｇｓ２）より大きくなる場合であっても、絶縁膜３０２の破壊を抑制することができる。すなわち、トランジスタ３１の耐圧をトランジスタ３２の耐圧より大きくすることができる。
一方で、一般に、ゲート絶縁膜の厚さが大きいほどトランジスタのオン電流が低下するため、所望のオン電流を得るためにトランジスタのサイズが大型化する場合が多い。この場合、周辺回路の高集積化が困難になり、周辺回路が配置される領域、すなわちセンサ領域以外の額縁領域の狭小化が妨げられるおそれがある。しかしながら、本実施形態によれば、駆動電圧が低いトランジスタ３２において、ゲート絶縁膜である絶縁膜３０１の厚さＴ１を絶縁膜３０２の厚さＴ２と無関係に最適な値にすることができる。このため、トランジスタ３２を大型化することなく、所望のオン電流を得ることができる。すなわち、狭額縁化が実現される。
以上のことから、第１実施形態によれば、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することができる。
以下では、図１１乃至図１８を参照して、第１実施形態の他の例について説明する。
図１１は、第１実施形態の他の例を示す断面図である。図１１に示す例は、トランジスタ３２が２つのゲート電極３２２ａ及び３２２ｂを有している点で、図３に示す例と相違している。ゲート電極３２２ａとゲート電極３２２ｂとは、半導体層３２１を間に挟んで対向している。ゲート電極３２２ａは、基板３００の上に位置し、絶縁膜３０１によって覆われている。ゲート電極３２２ｂは、絶縁膜３０２の上に位置し、絶縁膜３０３によって覆われている。換言すると、ゲート電極３２２ｂは、絶縁膜３０２を介して半導体層３２１と対向している。ゲート電極３２２ｂは、一例では、トランジスタ３１のゲート電極３１２と同一材料で形成される。図１１に示す例においても、絶縁膜３０２の厚さＴ２は、絶縁膜３０１の厚さＴ１より大きい。
図１２は、図１１に示す選択回路Ｃ２ａの平面図である。ゲート電極３２２ａは、図６に示すゲート電極３２２と同様の構造である。すなわち、ゲート電極３２２ａは、第１方向Ｘに沿って延出した第１部分Ｐ１と、第２方向に沿って延出した第２部分Ｐ２とを有している。第１部分Ｐ１は、配線Ｌ２１の直下から配線Ｌ２２と配線Ｌ２３との間に向かって延出し、配線Ｌ２２と交差している。第２部分Ｐ２は、配線Ｌ２２と配線Ｌ２３との間において第１部分Ｐ１から延出し、半導体層３２１と交差している。
ゲート電極３２２ｂは、第２部分Ｐ２の直上に位置している。図示した例では、ゲート電極３２２ｂは、第２部分Ｐ２と同形状であり、ほぼ同じ大きさである。ゲート電極３２２ｂは、第１部分Ｐ１側の端部と重なる領域に設けられたコンタクトホールＣＨ４２において、ゲート電極３２２ａと接続されている。
図１３は、図１２に示すＥ－Ｅ’線に沿った断面図である。ゲート電極３２２ｂは、絶縁膜３０１及び３０２を貫通するコンタクトホールＣＨ４２において、ゲート電極３２２ａと接している。これにより、ゲート電極３２２ｂとゲート電極３２２ａとは、同電位になる。
図１１乃至図１３に示す例においても、絶縁膜３０１と絶縁膜３０２との間に半導体層３１１及び３２１が設けられ、且つ、絶縁膜３０２の厚さＴ２が絶縁膜３０１の厚さＴ１よりも大きい。すなわち、トランジスタ３１におけるゲート電極３１２と半導体層３１１との距離Ｄ１は、トランジスタ３２におけるゲート電極３２２と半導体層３２１との距離Ｄ２より大きい。この結果、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することができる。
さらに、低電圧で駆動されるトランジスタ３２において、半導体層３２１に対してゲート電極３２２ａとゲート電極３２２ｂとの双方から電圧を印加することができるため、トランジスタ３２の特性を向上することができる。また、有機絶縁材料からなる絶縁膜３０４側にゲート電極３２２ｂを配置することで、絶縁膜３０４に含まれるイオンによって形成される電界を遮蔽する効果を得ることができる。すなわち、イオンによって形成される電界の半導体層３２１への影響を抑制することができ、トランジスタ３２の特性を向上することができる。
図１４は、第１実施形態の他の例を示す断面図である。図１４に示す例は、トランジスタ３２のゲート電極３２２ｂが絶縁膜３０３の上に位置している点で、図１１に示す例と相違している。ゲート電極３２２ｂは、絶縁膜３０４によって覆われている。ゲート電極３２２ｂは、一例では、電極３２３ａ及び３２３ｂと同一材料で形成される。
図１５は、図１４に示すゲート電極３２２ａとゲート電極３２２ｂとの接続関係を示す断面図である。図１５は、図１２に示すＥ－Ｅ’線に沿った断面に相当する。ゲート電極３２２ｂは、絶縁膜３０１、３０２、及び３０３を貫通するコンタクトホールＣＨ４２において、ゲート電極３２２ａと接している。これにより、ゲート電極３２２ａとゲート電極３２２ｂとは、同電位になる。図１４及び図１５に示す例においても、図１１乃至図１３に示す例と同様の効果を得ることができる。
図１６は、第１実施形態の他の例を示す断面図である。図１６に示す例は、絶縁膜３０１の厚さＴ１と絶縁膜３０２の厚さＴ２とが等しい点で、図１１に示す例と相違している。図１６に示す例において、絶縁膜３０１と絶縁膜３０２とは、異なる材料によって形成されている。絶縁膜３０２の比誘電率ε２は、絶縁膜３０１の比誘電率ε１より小さい。したがって、厚さＴ１と厚さＴ２とが等しい場合であっても、トランジスタ３１の単位容量ＵＣ１は、トランジスタ３２の単位容量ＵＣ２より小さくなる。
図１６に示す例によれば、半導体層３１１及び３２１を間に挟み、下側にトランジスタ３２のゲート絶縁膜として機能する絶縁膜３０１を設け、上側にトランジスタ３１のゲート絶縁膜として機能する絶縁膜３０２を設けている。このような構成にすることで、絶縁膜３０１と絶縁膜３０２とを異なる材料によって形成することができる。すなわち、絶縁膜３０１の比誘電率ε１と絶縁膜３０２の比誘電率ε２とを独立して設定することができる。
例えば、トランジスタ３１において、絶縁膜３０２の比誘電率ε２を小さくすることで、単位容量ＵＣ１を小さくすることができる。この結果、トランジスタ３１の駆動電圧が大きい場合であっても、絶縁膜３０２の破壊を抑制することができ、トランジスタ３１の耐圧を大きくすることができる。一方、トランジスタ３２において、絶縁膜３０１の比誘電率ε１を大きくすることで、単位容量ＵＣ２を大きくすることができる。この結果、駆動電圧が小さいトランジスタ３２において、トランジスタのサイズを大きくすることなく所望のオン電流を得ることができる。
以上のように、図１６に示す例においても、トランジスタ３１及び３２の駆動電圧に応じて絶縁膜３０２及び３０１の比誘電率ε２及びε１を適切な値に設定することにより、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することができる。
さらに、図１６に示す例によれば、低電圧で駆動されるトランジスタ３２において、絶縁膜３０４側にゲート電極３２２ｂが配置されている。これにより、半導体層３２１の上下の双方からゲート電圧を印加することができるとともに、絶縁膜３０４に含まれるイオンによって形成される電界の影響を抑制することができる。この結果、トランジスタ３２の特性を向上することができる。
図１７は、第１実施形態の他の例を示す断面図である。図１７に示す例は、トランジスタ３２のゲート電極３２２ｂが絶縁膜３０３の上に位置している点で、図１６に示す例と相違している。図１７に示す例においても、絶縁膜３０２の比誘電率ε２は、絶縁膜３０１の比誘電率ε１より小さい。したがって、図１７に示す例においても、図１６に示す例と同様の効果を得ることができる。なお、ゲート電極３２２ｂは、島状に形成されていてもよい。すなわち、ゲート電極３２２ｂの電位は、フローティング状態であってもよい。この場合においても、絶縁膜３０４に含まれるイオンによって形成される電界を遮蔽する効果を得ることができるため、トランジスタ３２の特性を向上することができる。
図１８は、第１実施形態の他の例を示す断面図である。図１３に示す例は、センサ領域ＳＡに絶縁膜３０１、３０２、及び３０３が設けられていない点で、図１０に示す例と相違している。すなわち、中継電極ＲＥは、基板３００と接している。絶縁膜３０４は、中継電極ＲＥを覆うとともに、基板３００の上にも形成されている。
図示した例では、センサ領域ＳＡの外側の領域、すなわちトランジスタ３１の近傍において、センサ領域ＳＡ側の絶縁膜３０１、３０２、及び３０３が部分的に除去されている。この結果、トランジスタ３１の近傍には、絶縁膜３０４が有する段差部ＳＴ１及びＳＴ２に加え、段差部ＳＴ３及びＳＴ４が形成される。段差部ＳＴ３は、絶縁膜３０４と絶縁膜３０１、３０２、及び３０３によって形成されている。段差部ＳＴ４は、絶縁膜３０１、３０２、及び３０３と基板３００とによって形成されている。このような段差部ＳＴ３及びＳＴ４が形成されることにより、センサ領域ＳＡから引き出された駆動電極Ｔｘａの断線を抑制することができる。なお、図示した例では、段差部ＳＴ４を形成する絶縁膜３０１、３０２、及び３０３の側面の位置が一致しているが、異なっていてもよい。この場合、絶縁膜３０１、３０２、及び３０３の各々によって、さらなる段差部が形成される。
図１８に示す例によれば、センサ領域ＳＡに絶縁膜３０１、３０２、及び３０３が設けられていないため、検出装置３の下方に位置する表示パネル２から出射された光の透過率を向上することができる。
以上のように、第１実施形態によれば、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することができる。
［第２実施形態］
図１９は、第２実施形態に係る検出装置３を示す断面図である。第２実施形態は、トランジスタ３１がボトムゲート型の薄膜トランジスタであり、トランジスタ３２がトップゲート型の薄膜トランジスタである点で、第１実施形態と相違している。
トランジスタ３１において、ゲート電極３１２は、基板３００の上に位置し、絶縁膜３０１によって覆われている。トランジスタ３２において、ゲート電極３２２は、絶縁膜３０２の上に位置し、絶縁膜３０３によって覆われている。その他の構成は、図３に示す例と同様であるため、説明を省略する。
本実施形態において、絶縁膜３０１は、トランジスタ３１のゲート絶縁膜として機能する。絶縁膜３０２は、トランジスタ３２のゲート絶縁膜として機能する。絶縁膜３０１と絶縁膜３０２とは、一例では、同一材料で形成されている。絶縁膜３０１の厚さＴ１は、絶縁膜３０２の厚さＴ２より大きい。換言すると、トランジスタ３１におけるゲート電極３１２と半導体層３１１との距離Ｄ１は、トランジスタ３２におけるゲート電極３２２と半導体層３２１との距離Ｄ２より大きい。この結果、トランジスタ３１の単位容量ＵＣ１は、トランジスタ３２の単位容量ＵＣ２より小さい。
本実施形態によれば、半導体層３１１及び３２１を間に挟み、下側に絶縁膜３０１が設けられ、上側に絶縁膜３０２が設けられている。絶縁膜３０１は、ボトムゲート型のトランジスタ３１のゲート絶縁膜として機能する。絶縁膜３０２は、トップゲート型のトランジスタ３２のゲート絶縁膜として機能する。このような構成にすることで、絶縁膜３０１の厚さＴ１と絶縁膜３０２の厚さＴ２とを独立して設定することができる。すなわち、トランジスタ３１におけるゲート電極３１２と半導体層３１１との距離Ｄ１と、トランジスタ３２におけるゲート電極３２２と半導体層３２１との距離Ｄ２とを独立して設定することができる。したがて、第１実施形態と同様に、単位容量ＵＣ１と単位容量ＵＣ２とを独立に制御することができる。
本実施形態では、厚さＴ１大きくすることで、単位容量ＵＣ１を小さくすることができる。この結果、トランジスタ３１の駆動電圧が大きい場合であっても、絶縁膜３０１の破壊を抑制することができ、トランジスタ３１の耐圧を大きくすることができる。一方で、厚さＴ２を小さくすることで、単位容量ＵＣ２を大きくすることができる。この結果、トランジスタ３２を大型化することなく、所望のオン電流を得ることができ、狭額縁化が実現される。
以上のことから、第２実施形態においても、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することができる。
図２０は、第２実施形態の他の例を示す断面図である。図２０に示す例は、トランジスタ３２が２つのゲート電極３２２ａ及び３２２ｂを有している点で、図１９に示す例と相違している。
ゲート電極３２２ａとゲート電極３２２ｂとは、半導体層３２１を間に挟み対向している。ゲート電極３２２ｂは、基板３００の上に位置し、絶縁膜３０１によって覆われている。換言すると、ゲート電極３２２ｂは、絶縁膜３０１を介して半導体層３２１と対向している。ゲート電極３２２ａは、絶縁膜３０２の上に位置し、絶縁膜３０３によって覆われている。ゲート電極３２２ｂは、一例では、トランジスタ３１のゲート電極３１２と同一材料で形成される。絶縁膜３０１の厚さＴ１は、絶縁膜３０２の厚さＴ２より大きい。
図２０に示す例においても、図１９に示す例と同様の効果を得ることができる。さらに、トランジスタ３２において、半導体層３２１の上下の双方からゲート電圧を印加することができるため、トランジスタ３２の特性が向上される。
図２１は、第２実施形態の他の例を示す断面図である。図２１に示す例は、トランジスタ３１が２つのゲート電極３１２ａ及び３１２ｂを有している点で、図１９に示す例と相違している。
ゲート電極３１２ａとゲート電極３１２ｂとは、半導体層３２１を間に挟み対向している。ゲート電極３１２ａは、基板３００の上に位置し、絶縁膜３０１によって覆われている。ゲート電極３１２ｂは、絶縁膜３０２の上に位置し、絶縁膜３０３によって覆われている。ゲート電極３１２ｂは、一例では、トランジスタ３１の電極３１３ａ及び３１３ｂと同一材料で形成される。絶縁膜３０１の厚さＴ１は、絶縁膜３０２の厚さＴ２より大きい。
図２１に示す例においても、図１９に示す例と同様の効果を得ることができる。さらに、トランジスタ３１において、絶縁膜３０４側にゲート電極３１２ｂが配置されることにより、絶縁膜３０４に含まれるイオンによって形成される電界の影響を抑制するとともに、半導体層３２１の上下の双方からゲート電圧を印加することができる。この結果、トランジスタ３２の特性が向上される。
以上のように、第２実施形態においても、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することができる。
［第３実施形態］
図２２は、第３実施形態に係る検出装置３を示す断面図である。第３実施形態は、トランジスタ３１及びトランジスタ３２の双方がボトムゲート型の薄膜トランジスタであり、半導体層３１１及び半導体層３２１の下方に２層の絶縁膜、すなわち絶縁膜３０１及び３０２が設けられている点で、第１実施形態及び第２実施形態と相違している。
ゲート電極３１２は、基板３００の上に設けられている。ゲート電極３２２は、絶縁膜３０１の上に設けられている。一方、半導体層３１１及び３２１は、いずれも絶縁膜３０３の上に位置している。換言すると、ゲート電極３１２は、絶縁膜３０１及び絶縁膜３０２を介して半導体層３１１と対向し、ゲート電極３２２は、絶縁膜３０２を介して半導体層３２１と対向している。したがって、トランジスタ３１におけるゲート電極３１２と半導体層３１１との距離Ｄ１は、トランジスタ３２におけるゲート電極３２２と半導体層３２１との距離Ｄ２より大きい。
上記の構成において、絶縁膜３０１及び３０２は、トランジスタ３１のゲート絶縁膜として機能する。絶縁膜３０２は、トランジスタ３２のゲート絶縁膜として機能する。図示した例では、絶縁膜３０１の厚さと絶縁膜３０２の厚さは、ほぼ等しいが、異なっていてもよい。
なお、図において二点鎖線で示すように、トランジスタ３２の下方に遮光層ＬＳが設けられていてもよい。遮光層ＬＳは、絶縁膜３０１を介してゲート電極３２２の直下に位置している。このような遮光層ＬＳは、トランジスタ３１のゲート電極３１２と同一工程及び同一材料で形成することが可能である。
本実施形態によれば、半導体層３１１及び３２１の下方に絶縁膜３０１及び３０２を設けることで、トランジスタ３１及びトランジスタ３２の双方がボトムゲート型である場合であっても、ゲート電極３１２と半導体層３１１との距離Ｄ１、及びゲート電極３２２と半導体層３２１との距離Ｄ２を独立に設定することができる。この結果、距離Ｄ１を距離Ｄ２より大きくすることで、トランジスタ３１の耐圧をトランジスタ３２の耐圧より大きくすることができる。一方で、距離Ｄ１を小さくすることで、トランジスタ３２を大型化することなく、所望のオン電流を得ることができ、狭額縁化が実現される。
したがって、第３実施形態においても、薄膜トランジスタの耐圧性を確保し、且つ、狭額縁化が可能な検出装置を提供することができる。なお、第３実施形態では、トランジスタ３１及び３２の双方がボトムゲート型である場合を例として説明したが、トランジスタ３１及び３２の双方がトップゲート型である場合であっても、絶縁膜３０１と絶縁膜３０２とを半導体層３１１及び３２１の上方に設け、且つ、ゲート電極３１２とゲート電極３２２とをそれぞれ異なる絶縁膜の上に設けることで、同様の効果を得ることができる。
以上の各実施形態において、トランジスタ３１は、第１薄膜トランジスタに相当し、トランジスタ３２は、第２薄膜トランジスタに相当する。トランジスタ３１の半導体層３１１は、第１半導体層に相当し、ゲート電極３１２は、第１ゲート電極に相当し、電極３１３ｂは、第１電極に相当する。トランジスタ３２の半導体層３２１は、第２半導体層に相当し、ゲート電極３２２及び３２２ａは、第２ゲート電極に相当し、ゲート電極３２２ｂは、第３ゲート電極に相当し、電極３２３ａは、第２電極に相当する。
トランジスタ３１のゲート絶縁膜は、第１絶縁膜に相当する。すなわち、第１実施形態における絶縁膜３０３、第２実施形態における絶縁膜３０１、及び第３実施形態における絶縁膜３０１及び３０２が、それぞれ第１絶縁膜に相当する。同様に、トランジスタ３２のゲート絶縁膜は、第２絶縁膜に相当する。すなわち、第１実施形態における絶縁膜３０１、第２実施形態における絶縁膜３０２、及び第３実施形態における絶縁膜３０２が、それぞれ第２絶縁膜に相当する。また、絶縁膜３０４は、有機絶縁膜に相当する。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…表示装置、２…表示パネル、３…検出装置、４…カバー、３１…トランジスタ、３１１…半導体層、３１２，３１２ａ，３１２ｂ…ゲート電極、３１３ａ，３１３ｂ…電極、３２…トランジスタ、３２１…半導体層、３２２，３２２ａ，３２２ｂ…ゲート電極、３２３ａ，３２３ｂ…電極、３００…基板、３０１，３０２，３０４，３０５…絶縁膜、Ｃ１ａ，Ｃ１ｂ…バッファ回路、Ｃ２ａ，Ｃ２ｂ…選択回路。

Claims (1)

  1. 基板と、
    前記基板の上に設けられた駆動電極と、
    前記基板の上に設けられ、前記駆動電極と容量結合された検出電極と、
    前記基板の上に設けられ、前記駆動電極を駆動する第１薄膜トランジスタ及び第２薄膜トランジスタと、
    を備え、
    前記基板上にはセンサ領域が設けられ、前記駆動電極は当該センサ領域の一側から他側に亘って第１方向に沿って設けられると共に前記検出電極は当該センサ領域を前記第１方向に交差する第２方向に沿って設けられており、
    前記第１薄膜トランジスタは、前記センサ領域外で前記駆動電極に供給される駆動信号の供給回路に含まれており、
    前記第２薄膜トランジスタは、前記センサ領域外で前記駆動電極を選択するための選択回路に含まれており、
    前記第１薄膜トランジスタの耐圧は、前記第２薄膜トランジスタの耐圧より大きく、
    前記基板上にて、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの上に有機絶縁膜が積層され、当該有機絶縁膜上に無機絶縁膜が積層され、前記駆動電極及び前記検出電極は前記有機絶縁膜と前記無機絶縁膜の間に位置している、検出装置。
JP2022116249A 2018-03-06 2022-07-21 検出装置 Withdrawn JP2022132583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022116249A JP2022132583A (ja) 2018-03-06 2022-07-21 検出装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018039943A JP7214351B2 (ja) 2018-03-06 2018-03-06 検出装置
JP2022116249A JP2022132583A (ja) 2018-03-06 2022-07-21 検出装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018039943A Division JP7214351B2 (ja) 2018-03-06 2018-03-06 検出装置

Publications (1)

Publication Number Publication Date
JP2022132583A true JP2022132583A (ja) 2022-09-08

Family

ID=67842687

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018039943A Active JP7214351B2 (ja) 2018-03-06 2018-03-06 検出装置
JP2022116249A Withdrawn JP2022132583A (ja) 2018-03-06 2022-07-21 検出装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018039943A Active JP7214351B2 (ja) 2018-03-06 2018-03-06 検出装置

Country Status (2)

Country Link
US (2) US11113498B2 (ja)
JP (2) JP7214351B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114045211B (zh) * 2021-11-18 2024-07-02 上海天马微电子有限公司 基因测序结构、基因测序装置及基因测序方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006178031A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 電気光学装置、電子機器
JP5731341B2 (ja) * 2011-09-26 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及び半導体記憶装置の製造方法
JP6006930B2 (ja) 2011-11-22 2016-10-12 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板、及びその製造方法
DE102016206922A1 (de) * 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
JP6612075B2 (ja) * 2015-07-23 2019-11-27 株式会社ジャパンディスプレイ 表示装置、入力装置および表示装置の製造方法
US10242244B2 (en) 2016-01-27 2019-03-26 Japan Display Inc. Fingerprint detection device and display device
JP6751359B2 (ja) 2016-01-27 2020-09-02 株式会社ジャパンディスプレイ 指紋検出装置
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6562862B2 (ja) 2016-03-29 2019-08-21 株式会社ジャパンディスプレイ タッチ検出装置及びタッチ検出機能付き表示装置

Also Published As

Publication number Publication date
US20190278966A1 (en) 2019-09-12
US11776295B2 (en) 2023-10-03
JP2019153231A (ja) 2019-09-12
US20210397805A1 (en) 2021-12-23
US11113498B2 (en) 2021-09-07
JP7214351B2 (ja) 2023-01-30

Similar Documents

Publication Publication Date Title
US9513521B2 (en) Display device
TWI585646B (zh) 觸控型液晶顯示裝置
US9853164B2 (en) Semiconductor device and display device
US10935860B2 (en) Display device
US10890817B2 (en) Display device
US11698561B2 (en) Display device
KR101535810B1 (ko) 액정 표시 장치
JP2022132583A (ja) 検出装置
JP5683874B2 (ja) 薄膜トランジスタアレイパネル及びその製造方法
US20150279865A1 (en) Semiconductor device and display device
US20150255616A1 (en) Semiconductor device and display device
JP4837942B2 (ja) 液晶表示装置
KR20160123234A (ko) 디스플레이 패널
JP4347366B2 (ja) アクティブマトリクス型カラー液晶表示装置
JP4660552B2 (ja) 表示パネル用の基板とこの基板を備える表示パネル
JP6978243B2 (ja) アレイ基板と当該アレイ基板を有する液晶表示装置
WO2007111044A1 (ja) 液晶表示装置
US11907489B2 (en) Sensor module and display device including the sensor module
US20230070684A1 (en) Display device
TWI772113B (zh) 電路基板
US20230231056A1 (en) Semiconductor device and display device
KR20070016567A (ko) 액정 표시 장치
WO2020144998A1 (ja) 表示装置
JPWO2016194804A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
KR20210081662A (ko) 터치 센서 및 이를 포함하는 화상 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220817

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230113