JP2022126836A

JP2022126836A - Thin-film polymer multilayer capacitor

Info

Publication number: JP2022126836A
Application number: JP2022103725A
Authority: JP
Inventors: 智直加古; Tomonao Kako; 千治伊藤; Chiharu Ito
Original assignee: Rubycon Corp; Rubycon Electronics Inc
Current assignee: Rubycon Corp; Rubycon Electronics Inc
Priority date: 2019-07-22
Filing date: 2022-06-28
Publication date: 2022-08-30
Anticipated expiration: 2039-07-22
Also published as: JP7099998B2; JP7357119B2; JP2021019133A

Abstract

PROBLEM TO BE SOLVED: To provide a thin-film polymer multilayer capacitor with a structure capable of obtaining suitable connectability to an external electrode, a suitable voltage resistance characteristic, and desired electrostatic capacitance.

SOLUTION: A thin-film polymer multilayer capacitor 1 includes a chip-shaped multilayer body 5 formed in such a manner that a dielectric layer 2 formed by evaporating and polymerizing monomers and an internal electrode layer 3 are alternately stacked and the respective layers are bonded and cut into strips to form a laminate body; an external electrode 7 is formed on one end side and the other end side of the laminate body; and the laminate body is cut. The chip-shaped multilayer body 5 includes a first region 4a where a first metal layer 3a is formed on the dielectric layer 2 and these are alternately stacked, and an edge region 4b formed in such a manner that a second metal layer 3b is formed on each of a layer connected to one end side of the first metal layer 3a and a layer connected to the other end side and these are alternately stacked, and cut into strips. The first region 4a includes a capacitor function region. In the first region 4a, an inner margin part is formed and in the edge region 4b, a heavy edge H is formed.

SELECTED DRAWING: Figure 3

Description

本発明は、薄膜高分子積層コンデンサに関する。 The present invention relates to a thin film polymer multilayer capacitor.

薄膜高分子積層コンデンサは、誘電体層と内部電極層とを真空中で連続蒸着することによって極めて層間密着性に優れた積層体を形成し、非常に優れた低歪み特性を有している。また、積層体の一端側と他端側にそれぞれ外部電極が形成された構造によって、はんだ実装に対応できるとともに、小型軽量かつ大容量になる。商品化されている薄膜高分子積層コンデンサとしては、例えばＰＭＬＣＡＰ（登録商標）が知られている。 A thin-film polymer multilayer capacitor has extremely excellent low strain characteristics by forming a laminate having extremely excellent interlayer adhesion by successively vapor-depositing dielectric layers and internal electrode layers in a vacuum. In addition, the structure in which external electrodes are formed on one end and the other end of the laminated body makes it possible to support solder mounting, and also to achieve small size, light weight, and large capacity. For example, PMLCAP (registered trademark) is known as a commercialized thin film polymer multilayer capacitor.

従来、内部電極層のエッジ部の厚みを大きくしたヘビーエッジ構造のモノリシックキャパシタが提案されている（特許文献１：特開昭６２－２４５６１７号公報）。また、真空チャンバ内で周回する支持体上に樹脂層と金属薄膜層とを交互に形成して積層体を製造する構成とし、樹脂層上にオイルマージン部を形成することによって金属薄膜層を所定の形状にパターニングする製造方法（製造装置）が提案されている（特許文献２：特開２０００－２９４４４９号公報）。 Conventionally, there has been proposed a monolithic capacitor having a heavy edge structure in which the thickness of the edge portion of the internal electrode layer is increased (Patent Document 1: Japanese Patent Application Laid-Open No. 62-245617). In addition, the resin layer and the metal thin film layer are alternately formed on the support body that rotates in the vacuum chamber to manufacture the laminate, and the metal thin film layer is formed in a predetermined manner by forming an oil margin on the resin layer. A manufacturing method (manufacturing apparatus) for patterning in the shape of is proposed (Patent Document 2: Japanese Unexamined Patent Publication No. 2000-294449).

特開昭６２－２４５６１７号公報JP-A-62-245617 特開２０００－２９４４４９号公報JP-A-2000-294449

特許文献１には、シャドーマスクの開口を延ばすことにより、各ストリップの中央部（ヘビーエッジとなる部分）により多くのアルミニウムを蒸着させて蒸着金属厚みを厚くすることができると記述されている。しかし、本願発明者の研究によって、蒸着用マスクのスリット中央部の開口を周方向と直交方向に拡大すると、内部電極層を形成する蒸着金属厚みは厚くなる反面、積層するにしたがって蒸着金属が蒸着用マスクのスリット境界部に堆積してスリットの開口幅が狭くなってゆくので、積層するにしたがってコンデンサ領域の蒸着金属幅が狭くなってしまう。その結果、静電容量が小さくなってしまう、という問題が新たに判明した。 Patent Document 1 describes that by extending the opening of the shadow mask, more aluminum can be evaporated in the central portion (heavy edge portion) of each strip, thereby increasing the thickness of the evaporated metal. However, according to research by the inventors of the present application, when the opening in the central part of the slit of the vapor deposition mask is enlarged in the direction orthogonal to the circumferential direction, the thickness of the vapor deposited metal forming the internal electrode layer increases, but the vapor deposited metal is deposited as the layers are stacked. Since the metal is deposited on the slit boundary portion of the mask and the opening width of the slit narrows, the width of the vapor-deposited metal in the capacitor region becomes narrower as the layers are stacked. As a result, a new problem was found that the capacitance was reduced.

本発明は、上記事情に鑑みてなされ、ヘビーエッジ構造によって外部電極との良好な接続性と良好な耐電圧特性が得られるとともに、所望の静電容量が得られる新規な構造の薄膜高分子積層コンデンサを提供することを目的とする。 The present invention has been made in view of the above circumstances, and has a novel thin-film polymer laminate structure that provides good connectivity with external electrodes and good withstand voltage characteristics due to its heavy-edge structure, as well as a desired capacitance. The purpose is to provide a capacitor.

一実施形態として、以下に開示するような解決手段により、前記課題を解決する。 As one embodiment, the above problem is solved by means of solution as disclosed below.

本発明の薄膜高分子積層コンデンサは、モノマを蒸着し重合して形成された誘電体層と、第１金属が蒸着形成された第１金属層と前記第１金属層に第２金属が蒸着形成された第２金属層とを含む内部電極層とを交互に積層し各層を互いに接合し条切断した積層体にして、前記積層体における一端側と他端側とに外部電極を形成し、前記積層体を分断したチップ状積層体を備え、前記チップ状積層体は、前記誘電体層に前記第１金属層が形成されて交互に積層された第１領域と、前記第１金属層のうちの前記一端側に接続される層と前記他端側に接続される層とに前記第２金属層が各々形成されて交互に積層され条切断されて形成されたエッジ領域とを有し、前記第１領域はコンデンサ機能領域を有しており、前記第１領域にインナーマージン部が形成されており、且つ、前記エッジ領域はヘビーエッジが形成されていることを特徴とする。 The thin film polymer multilayer capacitor of the present invention comprises a dielectric layer formed by vapor-depositing and polymerizing a monomer, a first metal layer formed by vapor-depositing a first metal, and a second metal vapor-depositing the first metal layer. a second metal layer and an internal electrode layer alternately laminated, and the layers are bonded to each other and strip-cut to form a laminated body, and external electrodes are formed on one end side and the other end side of the laminated body; A chip-shaped laminate obtained by dividing a laminate is provided, and the chip-shaped laminate includes first regions in which the first metal layers are formed on the dielectric layers and laminated alternately, and one of the first metal layers. The second metal layer is formed on the layer connected to the one end side and the layer connected to the other end side of the edge region formed by alternately laminating and cutting the second metal layer, The first region has a capacitor function region, an inner margin is formed in the first region, and a heavy edge is formed in the edge region.

この構成によれば、コンデンサ機能領域はエッジ領域よりも薄い電極厚みで積層された構成にできるとともに、エッジ領域はヘビーエッジ構造にできる。よって、外部電極との良好な接続性と良好な耐電圧特性が得られるとともに、所望の静電容量が得られる。 According to this structure, the capacitor function region can be laminated with an electrode thickness thinner than that of the edge region, and the edge region can have a heavy edge structure. Therefore, good connectivity with external electrodes and good withstand voltage characteristics can be obtained, and a desired capacitance can be obtained.

一例として、前記第１金属はアルミニウムまたはアルミニウム合金であり、前記第２金属はアルミニウムまたはアルミニウム合金または亜鉛または亜鉛合金であり、前記第１金属層の電極抵抗値は４Ω／□超かつ４５Ω／□未満であり、且つ、前記ヘビーエッジの電極抵抗値は２０Ω／□未満である。 As an example, the first metal is aluminum or an aluminum alloy, the second metal is aluminum or an aluminum alloy, zinc or a zinc alloy, and the electrode resistance value of the first metal layer is more than 4Ω/□ and 45Ω/□. and the electrode resistance value of the heavy edge is less than 20Ω/□.

一例として、前記第１金属はアルミニウムまたはアルミニウム合金であり、前記第２金属はアルミニウムまたはアルミニウム合金または亜鉛または亜鉛合金であり、前記第１金属層の電極抵抗値は３０Ω／□超であり、且つ、前記ヘビーエッジの電極抵抗値は２０Ω／□未満である。 As an example, the first metal is aluminum or an aluminum alloy, the second metal is aluminum or an aluminum alloy, zinc or a zinc alloy, the electrode resistance value of the first metal layer is more than 30Ω/□, and , the electrode resistance value of the heavy edge is less than 20Ω/□.

前記コンデンサ機能領域は各層一定の幅になっていることが好ましい。この構成によれば、各層におけるコンデンサ機能領域の静電容量が一定になるので、所望の静電容量を容易に得ることができる。 It is preferable that the capacitor function region has a constant width for each layer. According to this configuration, since the capacitance of the capacitor function region in each layer is constant, a desired capacitance can be easily obtained.

前記第１積層体製造プロセスにおいて、前記第２金属を蒸着するための第２金属蒸着源と前記回転ドラムとの間に蒸着用マスクを配設して前記第１領域になる部分を遮蔽するとともに前記エッジ領域になる部分を形成することが好ましい。この構成によれば、第１領域になる部分のコンデンサ機能領域における電極厚みを薄くした各層一定の幅で積層しながら、ヘビーエッジを形成して積層することが容易にできる。 In the first laminate manufacturing process, a vapor deposition mask is disposed between a second metal vapor deposition source for vapor-depositing the second metal and the rotating drum to shield a portion that will become the first region. It is preferable to form a portion that will become the edge region. According to this configuration, it is possible to easily form a heavy edge while laminating each layer with a constant width in which the thickness of the electrode is reduced in the capacitor function region of the portion that becomes the first region.

本発明によれば、ヘビーエッジ構造の内部電極によって外部電極との良好な接続性と良好な耐電圧特性が得られるとともに所望の静電容量が得られる薄膜高分子積層コンデンサが実現できる。 According to the present invention, it is possible to realize a thin film polymer multilayer capacitor in which the internal electrodes of the heavy edge structure provide good connectivity with the external electrodes, good withstand voltage characteristics, and a desired capacitance.

図１は本発明の実施形態の薄膜高分子積層コンデンサを示す概略の構造図である。FIG. 1 is a schematic structural diagram showing a thin film polymer multilayer capacitor according to an embodiment of the present invention. 図２は本実施形態の薄膜高分子積層コンデンサの例を示す概略の断面図である。FIG. 2 is a schematic cross-sectional view showing an example of the thin film polymer multilayer capacitor of this embodiment. 図３は本実施形態の薄膜高分子積層コンデンサの他の例を示す概略の断面図である。FIG. 3 is a schematic cross-sectional view showing another example of the thin film polymer multilayer capacitor of this embodiment. 図４Ａは本実施形態の薄膜高分子積層コンデンサにおける第１積層体製造装置の構成を模式的に示す構成図であり、図４Ｂは図４Ａの第１積層体製造装置における蒸着用マスクを示す概略の平面図である。FIG. 4A is a configuration diagram schematically showing the configuration of the first laminate manufacturing apparatus for the thin film polymer multilayer capacitor of the present embodiment, and FIG. 4B is a schematic diagram showing a vapor deposition mask in the first laminate manufacturing apparatus of FIG. 4A. is a plan view of the. 図５Ａは本実施形態に係る第１積層体製造プロセスにて誘電体層にオイルマージン部を形成して第１金属層を形成した状態を示す概略の断面図であり、図５Ｂは図５Ａに続いて第２金属層を形成し内部電極層を形成した状態を示す概略の断面図であり、図５Ｃは図５Ｂに続いて誘電体層を形成しオイルを塗布した状態を示す概略の断面図であり、図５Ｄは第１積層体製造プロセスにて第１積層体を形成した状態を示す概略の断面図である。FIG. 5A is a schematic cross-sectional view showing a state in which an oil margin portion is formed in a dielectric layer to form a first metal layer in the first laminate manufacturing process according to the present embodiment, and FIG. FIG. 5C is a schematic cross-sectional view showing a state in which a second metal layer is subsequently formed and an internal electrode layer is formed, and FIG. 5C is a schematic cross-sectional view showing a state in which a dielectric layer is formed and oil is applied following FIG. 5B; , and FIG. 5D is a schematic cross-sectional view showing a state in which the first laminate is formed in the first laminate manufacturing process. 図６Ａは条切断プロセスにて第２積層体になった状態を示す概略の断面図であり、図６Ｂは外部電極形成プロセスにて第１外部電極が形成されて第３積層体になった状態を示す概略の断面図であり、図６Ｃは外部電極形成プロセスにて第２外部電極が形成されて第４積層体になった状態を示す概略の断面図である。FIG. 6A is a schematic cross-sectional view showing a state in which the second laminate is formed by the strip cutting process, and FIG. 6B is a state in which the third laminate is formed by forming the first external electrodes in the external electrode forming process. FIG. 6C is a schematic cross-sectional view showing a state in which second external electrodes are formed in an external electrode forming process to form a fourth laminate.

（実施形態）
先ず、本発明の実施形態に係る薄膜高分子積層コンデンサ１の構造について説明する。図１は薄膜高分子積層コンデンサ１を示す概略の構造図であって、図中の左側は概略の斜視図であり、図中の右側の一点鎖線で囲んだ部分Ｇは概略の部分断面図を拡大して示している。薄膜高分子積層コンデンサ１は、薄膜高分子の誘電体層２と、誘電体層２に第１金属が蒸着形成された第１金属層３ａと前記第１金属層３ａに第２金属が蒸着形成された第２金属層３ｂとを含む内部電極層３とを交互に積層し各層を互いに接合し条切断したチップ状積層体５と、チップ状積層体５における一端側と他端側とに各々形成された外部電極７とを有する。外部電極７は、一例として、第３金属が溶射されて形成された第１外部電極層７ａと第４金属がめっき処理されて形成された第２外部電極層７ｂとを有する。 (embodiment)
First, the structure of the thin film polymer multilayer capacitor 1 according to the embodiment of the present invention will be described. FIG. 1 is a schematic structural diagram showing a thin-film polymer multilayer capacitor 1. The left side of the drawing is a schematic perspective view, and the portion G surrounded by a dashed line on the right side of the drawing is a schematic partial cross-sectional view. It is shown enlarged. A thin film polymer multilayer capacitor 1 includes a dielectric layer 2 of thin film polymer, a first metal layer 3a formed by vapor deposition of a first metal on the dielectric layer 2, and a second metal formed on the first metal layer 3a by vapor deposition. A chip-shaped laminate 5 obtained by alternately laminating internal electrode layers 3 including a second metal layer 3b and the layers are bonded to each other and cut into strips; and an external electrode 7 formed thereon. The external electrode 7 has, for example, a first external electrode layer 7a formed by spraying a third metal and a second external electrode layer 7b formed by plating a fourth metal.

本実施形態におけるチップ状積層体５は、誘電体層２と内部電極層３とを交互に積層し各層を互いに接合し条切断した構成である。ここで「接合」は、「固着」、「結着」または「融着」と読み替えできる。また、図１等において、薄膜高分子積層コンデンサ１の各部の位置関係を説明し易くするため、図中にＸ，Ｙ，Ｚの矢印で向きを示している。薄膜高分子積層コンデンサ１を使用する際には、これらの向きに限定されず、どのような向きで使用しても支障ない。説明の都合上、Ｚ方向の矢印は積層方向を示しており、Ｘ方向の矢印は幅方向を示しており、Ｙ方向の矢印は長さ方向を示している。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。 The chip-shaped laminate 5 in this embodiment has a configuration in which dielectric layers 2 and internal electrode layers 3 are alternately laminated, and the layers are joined together and cut into strips. Here, "joining" can be read as "fixing", "bonding" or "fusion". In addition, in FIG. 1 and the like, directions are indicated by arrows of X, Y, and Z in the drawing in order to facilitate explanation of the positional relationship of each part of the thin film polymer multilayer capacitor 1 . When the thin film polymer multilayer capacitor 1 is used, it is not limited to these directions, and it can be used in any direction. For convenience of explanation, the Z-direction arrow indicates the stacking direction, the X-direction arrow indicates the width direction, and the Y-direction arrow indicates the length direction. In addition, in all drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and repeated description thereof may be omitted.

図２と図３に示すように、薄膜高分子積層コンデンサ１は、誘電体層２と第１金属層３ａとから形成された第１領域４ａと、第１領域４ａの一方側と他方側とに各々形成されたエッジ領域４ｂとを有する。そして、第１領域４ａにコンデンサ機能領域４ｃが形成されている。また、エッジ領域４ｂに第１金属層３ａと第２金属層３ｂとでヘビーエッジＨが形成されている。つまり、エッジ領域４ｂはヘビーエッジ構造の内部電極である。 As shown in FIGS. 2 and 3, the thin film polymer multilayer capacitor 1 includes a first region 4a formed from a dielectric layer 2 and a first metal layer 3a, and one side and the other side of the first region 4a. and edge regions 4b each formed in the . A capacitor function region 4c is formed in the first region 4a. A heavy edge H is formed in the edge region 4b by the first metal layer 3a and the second metal layer 3b. That is, the edge region 4b is an internal electrode with a heavy edge structure.

コンデンサ機能領域４ｃはコンデンサ機能を有している領域であり、図２と図３の断面視の例では、最上層の第１金属層３ａにおける図中の左側のエッジ領域４ｂに近い外向きの端を通る積層方向のＰ１線と、最下層の第１金属層３ａにおける図中の右側のエッジ領域４ｂに近い外向きの端を通る積層方向のＰ２線との間の部分で示される。ヘビーエッジＨは、図中に破線で囲んだ部分で示される。 The capacitor function region 4c is a region having a capacitor function, and in the cross-sectional examples of FIGS. It is indicated by the portion between line P1 in the stacking direction passing through the end and line P2 in the stacking direction passing through the outward end near the edge region 4b on the right side in the drawing of the lowermost first metal layer 3a. A heavy edge H is indicated by a portion surrounded by a dashed line in the figure.

本実施形態によれば、コンデンサ機能領域４ｃはエッジ領域４ｂよりも薄い電極厚みで積層できるとともに、エッジ領域４ｂはコンデンサ機能領域４ｃにおける電極厚みよりも厚くしたヘビーエッジ構造の内部電極にできる。そして、内部電極にヘビーエッジＨが形成された状態で積層できるので、所望の静電容量が容易に得られるとともに外部電極７との良好な接続性と良好な耐電圧特性が得られる。 According to the present embodiment, the capacitor function region 4c can be laminated with an electrode thickness thinner than that of the edge region 4b, and the edge region 4b can be an internal electrode of a heavy edge structure thicker than the electrode thickness in the capacitor function region 4c. Since the layers can be stacked with the heavy edge H formed on the internal electrode, a desired capacitance can be easily obtained, and good connectivity with the external electrode 7 and good withstand voltage characteristics can be obtained.

図２の例は、第１領域４ａにインナーマージン部４ａ１が形成されている。この構成によれば、絶縁領域を確保しつつ静電容量を大きくすることができる。 In the example of FIG. 2, an inner margin portion 4a1 is formed in the first region 4a. According to this configuration, it is possible to increase the capacitance while ensuring an insulating region.

図３の例は、第１領域４ａにインナーマージン部４ａ１が形成されており、尚且つ、コンデンサ機能領域４ｃにインナーマージン部４ｃ１が形成されているとともに内部直列構造となっている。この構成によれば、絶縁領域を確保しつつ静電容量を大きくすることができて、さらに、高い耐圧性能が得られる。なお、上記構成に限定されない。 In the example of FIG. 3, an inner margin portion 4a1 is formed in the first region 4a, and an inner margin portion 4c1 is formed in the capacitor function region 4c to form an internal series structure. According to this configuration, it is possible to increase the capacitance while ensuring an insulating region, and further to obtain high withstand voltage performance. In addition, it is not limited to the said structure.

本実施形態におけるコンデンサ機能領域４ｃは、各層一定の幅になっている。そして、積層されるにしたがって各層の内部電極におけるヘビーエッジＨとヘビーエッジＨとの間隔が大きくなった場合においても、各層におけるコンデンサ機能領域４ｃは、各層一定の幅になっている。 The capacitor function region 4c in this embodiment has a constant width for each layer. Even when the interval between the heavy edges H in the internal electrodes of each layer increases as the layers are stacked, the capacitor function region 4c in each layer has a constant width.

ここで、「各層一定の幅になっている」とは、例えば所定の積層位置（例えば最下層、中間層、最上層）におけるコンデンサ機能領域４ｃの幅を基準にして各層におけるコンデンサ機能領域４ｃの幅がいずれもプラスマイナス１０[％]以内になっている状態であり、また例えばＺ方向（積層方向）を基準にしてＰ１線の角度並びにＰ２線の角度がいずれもプラスマイナス５[度]未満になっている状態である。 Here, "each layer has a constant width" means, for example, that the width of the capacitor function region 4c in each layer is based on the width of the capacitor function region 4c in a predetermined lamination position (for example, the bottom layer, the intermediate layer, and the top layer). The width is within plus or minus 10[%], and the angle of the P1 line and the angle of the P2 line are both less than plus or minus 5[degrees] with respect to the Z direction (stacking direction), for example. It is in a state of

図２の例では、最上層の第１金属層３ａにおける図中の左側のエッジ領域４ｂに近い外向きの端、上から三番目の層の第１金属層３ａにおける図中の左側のエッジ領域４ｂに近い外向きの端、・・・、下から二番目の層の第１金属層３ａにおける図中の左側のエッジ領域４ｂに近い外向きの端は、いずれも積層方向のＰ１線に沿って形成されており、または、最下層の第１金属層３ａにおける図中の右側のエッジ領域４ｂに近い外向きの端、下から三番目の層の第１金属層３ａにおける図中の右側のエッジ領域４ｂに近い外向きの端、…、上から二番目の層の第１金属層３ａにおける図中の右側のエッジ領域４ｂに近い外向きの端は、いずれも積層方向のＰ２線に沿って形成されている。図２と図３の例では、Ｐ１線とＰ２線とは平行になっている。 In the example of FIG. 2, the outer edge of the uppermost first metal layer 3a near the left edge region 4b in the drawing, the left edge region in the drawing of the first metal layer 3a of the third layer from the top. 4b, . or the outer end near the edge region 4b on the right side in the drawing of the lowest first metal layer 3a, or the right side of the first metal layer 3a in the third layer from the bottom The outward end near the edge region 4b, . formed by In the examples of FIGS. 2 and 3, the lines P1 and P2 are parallel.

第１金属層３ａはアルミニウム、亜鉛、銅、金、銀、またはこれらを含む合金からなることが好ましい。また、第２金属層３ｂはアルミニウム、亜鉛、銅、金、銀、またはこれらを含む合金からなることが好ましい。この構成によれば、導電性の高い内部電極にできる。一例として、内部電極層３はアルミニウム、亜鉛、銅、金、銀、またはこれらを含む合金からなる。 The first metal layer 3a is preferably made of aluminum, zinc, copper, gold, silver, or an alloy containing these. Also, the second metal layer 3b is preferably made of aluminum, zinc, copper, gold, silver, or an alloy containing these. According to this configuration, the internal electrodes can be highly conductive. As an example, the internal electrode layers 3 are made of aluminum, zinc, copper, gold, silver, or an alloy containing these.

コンデンサ機能領域４ｃにおける第１金属層３ａの電極抵抗値は４[Ω／□]超であることが好ましい。この構成によれば、所望の耐電圧が容易に実現できる。より好ましくは、第１金属層３ａの電極抵抗値は５[Ω／□]以上である。さらに好ましくは、第１金属層３ａの電極抵抗値は２０[Ω／□]以上である。第１金属層３ａの電極抵抗値が大きくなればより一層高耐電圧にできる。後述する製造方法において、例えば回転ドラム１２の周方向の回転速度を速くするなどして第１金属層３ａの電極抵抗値が大きくなるように制御することで、高耐電圧にできる。 The electrode resistance value of the first metal layer 3a in the capacitor function region 4c is preferably more than 4 [Ω/□]. According to this configuration, a desired withstand voltage can be easily realized. More preferably, the electrode resistance value of the first metal layer 3a is 5 [Ω/□] or more. More preferably, the electrode resistance value of the first metal layer 3a is 20 [Ω/□] or more. If the electrode resistance value of the first metal layer 3a is increased, a higher withstand voltage can be achieved. In the manufacturing method to be described later, a high withstand voltage can be obtained by increasing the rotational speed of the rotating drum 12 in the circumferential direction, for example, so as to increase the electrode resistance value of the first metal layer 3a.

コンデンサ機能領域４ｃにおける第１金属層３ａの電極抵抗値は４５[Ω／□]以下であることが好ましい。この構成によれば、より良好な耐湿性能にできるとともに、所望の静電容量や誘電正接（tanδ）が容易に実現できる。より好ましくは、第１金属層３ａの電極抵抗値は４０[Ω／□]以下である。さらに好ましくは、第１金属層３ａの電極抵抗値は２０[Ω／□]以下である。後述する製造方法において、例えば回転ドラム１２の周方向の回転速度を遅くするなどの制御によって第１金属層３ａの電極抵抗値を小さくなるようにすることで、所望の静電容量や誘電正接（tanδ）が容易に実現できるとともに、さらに低ＥＳＲにできる。 The electrode resistance value of the first metal layer 3a in the capacitor function region 4c is preferably 45 [Ω/□] or less. According to this configuration, better moisture resistance can be achieved, and desired capacitance and dielectric loss tangent (tan δ) can be easily realized. More preferably, the electrode resistance value of the first metal layer 3a is 40 [Ω/□] or less. More preferably, the electrode resistance value of the first metal layer 3a is 20 [Ω/□] or less. In the manufacturing method to be described later, for example, the electrode resistance value of the first metal layer 3a is decreased by controlling, for example, slowing the rotational speed of the rotating drum 12 in the circumferential direction, thereby obtaining a desired capacitance and dielectric loss tangent ( tan δ) can be easily realized, and the ESR can be further lowered.

エッジ領域４ｂにおけるヘビーエッジＨの電極抵抗値は３０[Ω／□]未満であることが好ましい。この構成によれば、所望の静電容量や誘電正接（tanδ）が容易に実現できる。より好ましくは、ヘビーエッジＨの電極抵抗値は２０[Ω／□]以下である。さらに好ましくは、ヘビーエッジＨの電極抵抗値は１０[Ω／□]以下である。後述する製造方法において、例えば回転ドラム１２の周方向の回転速度を遅くしたり蒸着用マスク１９の貫通穴１９ａを周方向に長くしたりするなどの制御によってヘビーエッジＨの電極抵抗値が小さくなるようにすることで、所望の静電容量や誘電正接（tanδ）が容易に実現できる。当然ながら、エッジ領域４ｂにおけるヘビーエッジＨの電極抵抗値は、コンデンサ機能領域４ｃにおける第１金属層３ａの電極抵抗値より小さくなる。 The electrode resistance value of the heavy edge H in the edge region 4b is preferably less than 30 [Ω/□]. With this configuration, desired capacitance and dielectric loss tangent (tan δ) can be easily achieved. More preferably, the heavy edge H has an electrode resistance value of 20 [Ω/□] or less. More preferably, the electrode resistance value of the heavy edge H is 10 [Ω/□] or less. In the manufacturing method to be described later, the electrode resistance value of the heavy edge H is reduced by controlling, for example, slowing the rotational speed of the rotating drum 12 in the circumferential direction or lengthening the through hole 19a of the vapor deposition mask 19 in the circumferential direction. By doing so, a desired capacitance and dielectric loss tangent (tan δ) can be easily realized. Naturally, the electrode resistance value of heavy edge H in edge region 4b is smaller than the electrode resistance value of first metal layer 3a in capacitor function region 4c.

エッジ領域４ｂにおけるヘビーエッジＨの電極抵抗値は１[Ω／□]以上であることが好ましい。この構成によれば、余分な電極材料を抑えて低コストで製造することが容易にできる。一例として、ヘビーエッジＨの電極抵抗値は４[Ω／□]以上である。 The electrode resistance value of the heavy edge H in the edge region 4b is preferably 1 [Ω/□] or more. According to this configuration, it is possible to easily manufacture at low cost by suppressing excess electrode material. As an example, the heavy edge H has an electrode resistance value of 4 [Ω/□] or more.

誘電体層２は、トリシクロデカンジメタノールジメタクリレートまたはトリシクロデカンジメタノールジアクリレートのいずれか一種以上が重合してなることが好ましい。この構成によれば、高い耐熱性にできるとともに所望の静電容量や誘電正接（tanδ）が容易に実現できる。 Dielectric layer 2 is preferably formed by polymerizing one or more of tricyclodecanedimethanol dimethacrylate and tricyclodecanedimethanol diacrylate. According to this configuration, high heat resistance can be achieved, and desired capacitance and dielectric loss tangent (tan δ) can be easily realized.

外部電極７は、一方側のエッジ領域４ｂの端に接する側面部と他方側のエッジ領域４ｂの端に接する側面部に第３金属が各々溶射形成された第１外部電極層７ａと、第１外部電極層７ａの外側に第４金属がめっき形成された第２外部電極層７ｂとを有することが好ましい。この構成によれば、実装の際に、はんだ接続性能に優れた構成が容易に実現できる。一例として、第１外部電極層７ａは真鍮、亜鉛、アルミニウム、その他既知の溶射金属が適用できる。一例として、第２外部電極層７ｂは銅、錫、金、銀、その他既知のめっき金属が適用できる。 The external electrode 7 includes a first external electrode layer 7a formed by thermal spraying of a third metal on a side portion in contact with the end of the edge region 4b on one side and a side portion in contact with the end of the edge region 4b on the other side. It is preferable to have a second external electrode layer 7b plated with a fourth metal on the outside of the external electrode layer 7a. According to this configuration, a configuration having excellent solder connection performance can be easily realized during mounting. As an example, the first external electrode layer 7a can be made of brass, zinc, aluminum, or other known thermally sprayed metals. As an example, the second external electrode layer 7b can be made of copper, tin, gold, silver, or other known plating metals.

続いて、本実施形態に係る薄膜高分子積層コンデンサ１の製造方法について、以下に説明する。 Next, a method for manufacturing the thin film polymer multilayer capacitor 1 according to this embodiment will be described below.

薄膜高分子積層コンデンサ１は、第１積層体製造プロセス、条切断プロセス、外部電極形成プロセス、チップ切断プロセス、電圧処理プロセス、検査プロセスの順に製造される。 The thin film polymer multilayer capacitor 1 is manufactured in the order of a first laminate manufacturing process, a strip cutting process, an external electrode forming process, a chip cutting process, a voltage treatment process, and an inspection process.

図４Ａは、薄膜高分子積層コンデンサ１における第１積層体製造装置１０の構成を模式的に示す構成図である。第１積層体製造装置１０は、真空チャンバ１１と、真空チャンバ１１内に配されて回転軸１２ｃを中心に周方向矢印１２ｂの方向に回転する回転ドラム１２を有する。そして、回転ドラム１２の外周面１２ａに向けて、周方向矢印１２ｂの方向に順に配されたモノマ蒸着装置１３、電子線照射装置１４、プラズマ処理装置１５、パターニング装置１６、第１金属蒸着源１７及び第２金属蒸着源１８を有する。 FIG. 4A is a configuration diagram schematically showing the configuration of the first laminate manufacturing apparatus 10 in the thin film polymer multilayer capacitor 1. FIG. The first laminate manufacturing apparatus 10 has a vacuum chamber 11 and a rotating drum 12 arranged in the vacuum chamber 11 and rotating in the direction of a circumferential arrow 12b about a rotating shaft 12c. A monomer vapor deposition device 13, an electron beam irradiation device 14, a plasma processing device 15, a patterning device 16, and a first metal vapor deposition source 17 are arranged in order in the direction of the circumferential arrow 12b toward the outer peripheral surface 12a of the rotating drum 12. and a second metal deposition source 18 .

図４Ａの例では、第２金属蒸着源１８と回転ドラム１２との間には、蒸着用マスク１９が配設されている。図４Ｂは、蒸着用マスク１９を示す概略の平面図である。蒸着用マスク１９は、ステンレスやニッケル合金等からなる耐熱性金属製のプレートに、エッチングやレーザ加工等によって周方向（矢印１２ｂの方向）に長方形状のスリットである貫通穴１９ａが複数形成されており、所定間隔で貫通穴１９ａが配設されている。 In the example of FIG. 4A, a vapor deposition mask 19 is arranged between the second metal vapor deposition source 18 and the rotating drum 12 . FIG. 4B is a schematic plan view showing the vapor deposition mask 19. FIG. The vapor deposition mask 19 is formed by forming a plurality of through holes 19a, which are rectangular slits, in the circumferential direction (in the direction of the arrow 12b) in a heat-resistant metal plate made of stainless steel, nickel alloy, or the like by etching, laser processing, or the like. Through holes 19a are arranged at predetermined intervals.

第１積層体製造プロセスは、第１積層体製造装置１０における真空チャンバ１１内の回転ドラム１２を周方向矢印１２ｂの方向に回転させながら、回転ドラム１２の外周面１２ａに誘電体層２と内部電極層３とを交互に積層し接合して第１積層体５ａを製造する。 In the first laminate manufacturing process, the rotating drum 12 in the vacuum chamber 11 in the first laminate manufacturing apparatus 10 is rotated in the direction of the circumferential arrow 12b, and the dielectric layer 2 and the inner portion are formed on the outer peripheral surface 12a of the rotating drum 12. The electrode layers 3 are alternately laminated and joined to manufacture the first laminate 5a.

図５Ａ～図５Ｄは、第１積層体製造プロセスにおける回転ドラム１２の外周面１２ａにおける誘電体層２と内部電極層３との積層状態を示す概略の断面図である。 5A to 5D are schematic cross-sectional views showing the lamination state of the dielectric layer 2 and the internal electrode layer 3 on the outer peripheral surface 12a of the rotating drum 12 in the first laminate manufacturing process.

図５Ａに示すように、先ず回転ドラム１２の外周面１２ａにモノマ蒸着装置１３によってモノマを蒸着してモノマ層を形成し、モノマ層に電子線照射装置１４によって電子線を照射することで誘電体層２を形成する。次に誘電体層２の表面にプラズマ装置１５によって酸素プラズマ処理を行って誘電体層２を改質する。そして誘電体層２にパターニング装置１６によってオイル２ｂを塗布して、第１金属蒸着源１７によって第１金属を蒸着することでオイルマージン部２ａが形成された第１金属層３ａを形成する。 As shown in FIG. 5A, first, a monomer is vapor-deposited on the outer peripheral surface 12a of the rotating drum 12 by the monomer vapor deposition device 13 to form a monomer layer, and the monomer layer is irradiated with an electron beam by the electron beam irradiation device 14 to form a dielectric. Form layer 2; Next, the surface of the dielectric layer 2 is subjected to oxygen plasma treatment by the plasma device 15 to modify the dielectric layer 2 . Then, the oil 2b is applied to the dielectric layer 2 by the patterning device 16, and the first metal is deposited by the first metal deposition source 17, thereby forming the first metal layer 3a having the oil margin 2a.

図５Ａに続いて図５Ｂに示すように、第２金属蒸着源１８によって第２金属を蒸着して第２金属層３ｂを形成して内部電極層３を形成する。内部電極層３を形成する際に、第１領域になる部分８ａを遮蔽するとともにエッジ領域になる部分８ｂ（図５Ｄを参照）を形成するために蒸着用マスク１９を用いる。 Following FIG. 5A, as shown in FIG. 5B, a second metal is deposited by a second metal deposition source 18 to form a second metal layer 3b, thereby forming an internal electrode layer 3. As shown in FIG. When forming the internal electrode layer 3, a vapor deposition mask 19 is used to shield the portion 8a that will be the first region and to form the portion 8b that will be the edge region (see FIG. 5D).

図５Ｂに続いて図５Ｃに示すように、図５Ａにおける手順と同じようにして、回転ドラム１２の外周面１２ａに誘電体層２を形成し誘電体層２を改質しオイル２ｂを塗布し、そして、第１金属蒸着源１７によって第１金属を蒸着することでオイルマージン部２ａが形成された第１金属層３ａを形成する。そして、図５Ａから図５Ｃにおける手順を繰り返して誘電体層２と内部電極層３とを交互に積層し接合して、図５Ｄに示すように、第１積層体５ａにする。ここで、積層数は、一例として、３層以上かつ１０，０００層以下である。 Following FIG. 5B, as shown in FIG. 5C, the dielectric layer 2 is formed on the outer peripheral surface 12a of the rotating drum 12, the dielectric layer 2 is modified, and oil 2b is applied in the same manner as in FIG. 5A. Then, a first metal is deposited by a first metal deposition source 17 to form a first metal layer 3a having an oil margin 2a. 5A to 5C are repeated to alternately laminate and bond the dielectric layers 2 and the internal electrode layers 3 to form a first laminate 5a as shown in FIG. 5D. Here, the number of laminations is, for example, 3 or more and 10,000 or less.

本実施形態によれば、コンデンサ機能領域４ｃを形成するための第１領域になる部分８ａをヘビーエッジＨを形成するためのエッジ領域になる部分８ｂよりも薄い電極厚みで積層しながら、エッジ領域４ｂにヘビーエッジＨを形成して積層することができる。したがって、所望の静電容量が容易に得られるとともに、外部電極７との良好な接続性並びに良好な耐電圧特性が容易に得られる構成の薄膜高分子積層コンデンサ１にできる。 According to the present embodiment, while the portion 8a to be the first region for forming the capacitor function region 4c is laminated with an electrode thickness thinner than the portion 8b to be the edge region for forming the heavy edge H, the edge region is laminated. A heavy edge H can be formed on 4b and laminated. Therefore, the thin film polymer multilayer capacitor 1 can be configured to easily obtain a desired capacitance, and to easily obtain good connectivity with the external electrodes 7 and good withstand voltage characteristics.

上述した特許文献１記載のシャドーマスクを使用したヘビーエッジ技術の場合、積層するごとにヘビーエッジになる部分の位置をずらさなければならないという問題がある。それに対して、本実施形態では、回転ドラム１２に対する蒸着用マスク１９の相対的な位置を周方向矢印１２ｂの方向と直交する方向に移動させる必要はない。よって、生産性が向上する。 In the case of the heavy edge technique using the shadow mask described in Patent Document 1, there is a problem that the position of the heavy edge portion must be shifted for each layer. On the other hand, in this embodiment, it is not necessary to move the position of the deposition mask 19 relative to the rotating drum 12 in the direction orthogonal to the direction of the circumferential arrow 12b. Therefore, productivity is improved.

なお、上記以外の製造手順として、第１金属蒸着源１７によって第１金属を蒸着して第１金属層３ａを形成し、パターニング装置によってオイル２ｂを塗布して、第２金属蒸着源１８によって第２金属を蒸着して第２金属層３ｂを形成する場合があり、この方法の場合、より狭幅のヘビーエッジＨとすることが容易にできる。 As a manufacturing procedure other than the above, the first metal is deposited by the first metal deposition source 17 to form the first metal layer 3a, the patterning device is used to apply the oil 2b, and the second metal deposition source 18 is used to form the first metal layer 3a. In some cases, the second metal layer 3b is formed by evaporating two metals, and in this method, a narrower heavy edge H can be easily formed.

第１積層体製造プロセスにて製造された第１積層体５ａは、一例として、プレス装置によって平坦な状態にし、その後、一例として、カード切断装置によって所定サイズのカード形状のワークに切断する。そして、カード形状のワークは、条切断プロセスにて分断される。 The first laminate 5a manufactured in the first laminate manufacturing process is flattened by, for example, a pressing device, and then cut into card-shaped workpieces of a predetermined size by, for example, a card cutting device. The card-shaped workpiece is then divided by a strip cutting process.

第１積層体製造プロセスの後、条切断プロセスは、図６Ａに示すように、第１積層体５ａにおける第１領域になる部分８ａの一端側と他端側とに、図５Ｄにおけるエッジ領域４ｂになる部分８ｂを各々分断して第２積層体５ｂにする。 After the first laminate manufacturing process, as shown in FIG. 6A, the strip cutting process is applied to the edge region 4b in FIG. The second laminate 5b is obtained by dividing each portion 8b.

条切断プロセスの後、外部電極形成プロセスは、図６Ｂに示すように、第２積層体５ｂにおけるエッジ領域になる部分８ｂが各々分断され配設された一端側に接する側面部と他端側に接する側面部とに第３金属によって第１外部電極層７ａを各々形成して第３積層体５ｃにする。一例として、既知の金属溶射装置によって第３金属を溶射して第１外部電極層７ａを形成する（不図示）。そして、一例として、第１外部電極層７ａのバリ取りを行う。 After the strip cutting process, as shown in FIG. 6B, in the external electrode forming process, the edge regions of the second laminated body 5b are divided into side portions 8b that are in contact with one end side and the other end side. A first external electrode layer 7a is formed on each of the contacting side portions with a third metal to form a third laminate 5c. As an example, the first external electrode layer 7a is formed by spraying the third metal with a known metal spraying device (not shown). Then, as an example, the first external electrode layer 7a is deburred.

外部電極形成プロセスは、第１外部電極層７ａを形成した後、図６Ｃに示すように、第３積層体５ｃにおける第１外部電極層７ａに第４金属によって第２外部電極層７ｂを形成することで、第１外部電極層７ａと第２外部電極層７ｂとを含む外部電極７を形成して第４積層体５ｄにする。一例として、既知のめっき処理装置によって第４金属をめっきして第２外部電極層７ｂを形成する（不図示）。 In the external electrode forming process, after forming the first external electrode layer 7a, as shown in FIG. 6C, the second external electrode layer 7b is formed on the first external electrode layer 7a in the third laminate 5c with the fourth metal. Thus, the external electrode 7 including the first external electrode layer 7a and the second external electrode layer 7b is formed to form the fourth laminate 5d. As an example, the second external electrode layer 7b is formed by plating with a fourth metal using a known plating apparatus (not shown).

外部電極形成プロセスの後、チップ切断プロセスは、第４積層体５ｄにおける外部電極７を分断してチップ状積層体５にする。一例として、既知のチップ切断装置が適用される（不図示）。チップ切断プロセスの後、一例として、チップ状積層体５を洗浄して乾燥する。その後、電圧処理プロセスは、既知の電圧印加装置によって所定電圧を所定時間印加する（不図示）。電圧処理プロセスの後、検査プロセスは、既知の検査装置によって所定の電気特性と外観特性を検査する（不図示）。そして、出荷検査を行って製品出荷する。 After the external electrode forming process, the chip cutting process divides the external electrodes 7 in the fourth laminate 5 d into chip-like laminates 5 . As an example, a known chip cutting device is applied (not shown). After the chip cutting process, as an example, the chip stack 5 is washed and dried. After that, in the voltage treatment process, a predetermined voltage is applied for a predetermined time by a known voltage application device (not shown). After the voltage treatment process, the inspection process inspects predetermined electrical and appearance characteristics by known inspection equipment (not shown). Then, a shipping inspection is performed and the product is shipped.

続いて、薄膜高分子積層コンデンサ１の実施例１～４と、比較例１～３とについて、以下に説明する。 Subsequently, Examples 1 to 4 and Comparative Examples 1 to 3 of the thin film polymer multilayer capacitor 1 will be described below.

[実施例１]
本実施例は、第１積層体製造装置１０における真空チャンバ１１内で回転ドラム１２を周方向矢印１２ｂの方向に回転させながら、回転ドラム１２の外周面１２ａに誘電体層２と内部電極層３とを交互に積層し接合して第１積層体５ａを製造するに際し、オイルマージン部２ａを形成し第１金属層３ａを形成するとともに、蒸着用マスク１９を用いて第２金属層３ｂを形成することで内部電極層３を形成した。本実施例は、トリシクロデカンジメタノールジメタクリレートをモノマにして、各層における誘電体層の厚みを０．８[μｍ]にした。また、第１金属としてアルミニウムを蒸着して第１金属層３ａを形成し、第２金属として亜鉛を蒸着して第２金属層３ｂを形成した。積層数は３，０００であり、チップ状積層体５の厚みは約２．５[ｍｍ]である。本実施例は、製造条件を調整して第１金属層３ａの電極抵抗値を３０[Ω／□]、ヘビーエッジＨの電極抵抗値を４[Ω／□]にした。 [Example 1]
In this embodiment, the dielectric layer 2 and the internal electrode layer 3 are formed on the outer peripheral surface 12a of the rotating drum 12 while rotating the rotating drum 12 in the direction of the circumferential arrow 12b in the vacuum chamber 11 of the first laminate manufacturing apparatus 10. are alternately laminated and joined to manufacture the first laminate 5a, the oil margin portion 2a is formed to form the first metal layer 3a, and the vapor deposition mask 19 is used to form the second metal layer 3b. By doing so, the internal electrode layers 3 were formed. In this example, tricyclodecanedimethanol dimethacrylate was used as a monomer, and the thickness of the dielectric layer in each layer was set to 0.8 [μm]. Also, aluminum was deposited as the first metal to form the first metal layer 3a, and zinc was deposited as the second metal to form the second metal layer 3b. The number of laminations is 3,000, and the thickness of the chip-shaped laminate 5 is approximately 2.5 [mm]. In this example, the manufacturing conditions were adjusted to set the electrode resistance value of the first metal layer 3a to 30 [Ω/square] and the electrode resistance value of the heavy edge H to 4 [Ω/square].

[実施例２]
本実施例は、第２金属としてアルミニウムを蒸着して第２金属層３ｂを形成した。本実施例では、製造条件を調整して第１金属層３ａの電極抵抗値を３０[Ω／□]、ヘビーエッジＨの電極抵抗値を４[Ω／□]にした。それ以外は実施例１と同様の構成になるように製造条件を微調整した。 [Example 2]
In this embodiment, the second metal layer 3b is formed by depositing aluminum as the second metal. In this embodiment, the manufacturing conditions were adjusted to set the electrode resistance value of the first metal layer 3a to 30 [Ω/square] and the electrode resistance value of the heavy edge H to 4 [Ω/square]. Other than that, the manufacturing conditions were finely adjusted so that the configuration was the same as in Example 1.

[実施例３]
本実施例は、実施例１の製造条件に比べて回転ドラム１２の周方向の回転速度を速くするとともに蒸着用マスク１９の貫通穴１９ａを周方向に長くするように製造条件を調整して第１金属層３ａの電極抵抗値を４５[Ω／□]、ヘビーエッジＨの電極抵抗値を４[Ω／□]にした。それ以外は実施例１と同様の構成になるように製造条件を微調整した。 [Example 3]
In the present embodiment, the manufacturing conditions are adjusted such that the rotating speed of the rotary drum 12 in the circumferential direction is increased and the through hole 19a of the vapor deposition mask 19 is lengthened in the circumferential direction as compared with the manufacturing conditions of the first embodiment. The electrode resistance value of the first metal layer 3a was set to 45 [Ω/square], and the electrode resistance value of the heavy edge H was set to 4 [Ω/square]. Other than that, the manufacturing conditions were finely adjusted so that the configuration was the same as in Example 1.

[実施例４]
本実施例は、実施例１の製造条件に比べて蒸着用マスク１９の貫通穴１９ａを周方向に短くすることで、第２金属層３ｂの厚さが薄くなるように製造条件を調整して第１金属層３ａの電極抵抗値を３０[Ω／□]、ヘビーエッジＨの電極抵抗値を２０[Ω／□]にした。それ以外は実施例１と同様の構成になるように製造条件を微調整した。 [Example 4]
In this embodiment, the manufacturing conditions are adjusted so that the thickness of the second metal layer 3b is reduced by making the through holes 19a of the vapor deposition mask 19 shorter in the circumferential direction than the manufacturing conditions of the first embodiment. The electrode resistance value of the first metal layer 3a was set to 30 [Ω/square], and the electrode resistance value of the heavy edge H was set to 20 [Ω/square]. Other than that, the manufacturing conditions were finely adjusted so that the configuration was the same as in Example 1.

続いて、上述した実施例１～４の試作と並行して試作した比較例１～３の薄膜高分子積層コンデンサについて、以下に説明する。 Subsequently, the thin film polymer multilayer capacitors of Comparative Examples 1 to 3, which were produced as prototypes in parallel with the prototypes of Examples 1 to 4 described above, will be described below.

[比較例１]
本比較例は、上述の特許文献１の製造方法に基づいて、蒸着用マスクのスリット中央部の開口を周方向と直交方向に拡大してヘビーエッジを有する内部電極層を形成した。しかし、第２金属は蒸着していない。モノマはトリシクロデカンジメタノールジメタクリレートであり、各層における誘電体層の厚みは０．８[μｍ]にした。第１金属としてアルミニウムを蒸着して内部電極層３を形成した。積層数は３，０００であり、チップ状積層体５の厚みは約２．５[ｍｍ]である。本比較例は、製造条件を調整して内部電極層におけるヘビーエッジ以外の部分の電極抵抗値を３０[Ω／□]、ヘビーエッジの電極抵抗値を４[Ω／□]にした。 [Comparative Example 1]
In this comparative example, an internal electrode layer having a heavy edge was formed by enlarging the opening at the center of the slit of the vapor deposition mask in the direction perpendicular to the circumferential direction based on the manufacturing method of Patent Document 1 described above. However, the second metal is not deposited. The monomer was tricyclodecanedimethanol dimethacrylate, and the thickness of the dielectric layer in each layer was 0.8 [μm]. The internal electrode layers 3 were formed by vapor-depositing aluminum as the first metal. The number of laminations is 3,000, and the thickness of the chip-shaped laminate 5 is approximately 2.5 [mm]. In this comparative example, the manufacturing conditions were adjusted to set the electrode resistance value of the internal electrode layer other than the heavy edge to 30 [Ω/□] and the electrode resistance value of the heavy edge to 4 [Ω/□].

[比較例２]
本比較例は、第２金属は蒸着しておらず、ヘビーエッジを形成せずに内部電極層の電極抵抗値を３０[Ω／□]にした。それ以外は実施例１と同様の構成になるように製造条件を微調整した。 [Comparative Example 2]
In this comparative example, the second metal was not vapor-deposited, and the electrode resistance value of the internal electrode layer was set to 30 [Ω/□] without forming a heavy edge. Other than that, the manufacturing conditions were finely adjusted so that the configuration was the same as in Example 1.

[比較例３]
本比較例は、比較例２の製造条件に比べて回転ドラム１２の周方向の回転速度を遅くすることで第１金属層の厚さが厚くなるように調整して内部電極層の電極抵抗値を４[Ω／□]にした。それ以外は比較例２と同様の構成になるように製造条件を微調整した。 [Comparative Example 3]
In this comparative example, the rotation speed of the rotating drum 12 in the circumferential direction is slowed down compared to the manufacturing conditions of Comparative Example 2, so that the thickness of the first metal layer is adjusted so as to increase the electrode resistance value of the internal electrode layer. was set to 4 [Ω/□]. Other than that, the manufacturing conditions were finely adjusted so that the configuration was the same as in Comparative Example 2.

実施例１～４と比較例１～３の各第１積層体を、それぞれ平坦化加熱処理して条切断し、外部電極形成してチップ切断してコンデンサ素子にした。コンデンサ素子のサイズは８．２[ｍｍ]×７．１[ｍｍ]×２．６[ｍｍ]である。その後、所望のコンデンサ特性を得るために所定の電圧処理を行った。 Each of the first laminates of Examples 1 to 4 and Comparative Examples 1 to 3 was heat-treated for flattening, cut into strips, formed with external electrodes, and cut into chips to obtain capacitor elements. The size of the capacitor element is 8.2 [mm]×7.1 [mm]×2.6 [mm]. After that, a predetermined voltage treatment was performed to obtain desired capacitor characteristics.

実施例１～４と比較例１～３の方法によって得られた各コンデンサについて、周波数が１[ｋＨｚ]における静電容量並びに誘電正接（ｔａｎδ）、及び絶縁破壊電圧を測定した。所望の静電容量を２．０～２．５[μＦ]とした場合におけるコンデンサ特性の合格判定基準は、静電容量が２．５[μＦ]±２０[％]以内であり、ｔａｎδが１．５[％]以下であり、絶縁破壊電圧が１６０[Ｖ]以上である。測定結果を表１に示す。 For each capacitor obtained by the methods of Examples 1 to 4 and Comparative Examples 1 to 3, the capacitance at a frequency of 1 [kHz], the dielectric loss tangent (tan δ), and the dielectric breakdown voltage were measured. Acceptance criteria for capacitor characteristics when the desired capacitance is 2.0 to 2.5 [μF] are that the capacitance is within 2.5 [μF] ± 20 [%] and tan δ is 1 .5[%] or less, and the dielectric breakdown voltage is 160[V] or more. Table 1 shows the measurement results.

表１に示すように、実施例１～４は、いずれも合格判定基準を満たしている。 As shown in Table 1, Examples 1 to 4 all meet the acceptance criteria.

一方、比較例１は静電容量が小さくなった。これは、積層するにしたがって内部電極層におけるコンデンサ機能領域の蒸着金属幅が徐々に狭くなったことに起因する。また、比較例２は静電容量が小さくなって、誘電正接が大きくなった。これは、内部電極層の電極厚みが薄いため、エッジ部分で外部電極との接続性が悪く高抵抗化したことや断線したことに起因する。そして、比較例３は絶縁破壊電圧が小さくなった。これは、内部電極層の電極厚みが厚いため、ヒーリング性が悪化したことに起因する。 On the other hand, Comparative Example 1 had a smaller capacitance. This is because the width of the vapor-deposited metal in the capacitor function region in the internal electrode layer gradually narrowed as the layers were stacked. Also, in Comparative Example 2, the capacitance was reduced and the dielectric loss tangent was increased. This is because the electrode thickness of the internal electrode layer is thin, so that the edge portion has poor connectivity with the external electrode, resulting in high resistance and disconnection. And the dielectric breakdown voltage of Comparative Example 3 was small. This is because the electrode thickness of the internal electrode layer is thick, which deteriorates the healing property.

実施例１～４に例示した製造方法に加えて、実施例１～４を内部直列構造にすることでさらに耐圧性能を向上させることができる。一例として、積層されるにしたがって各層におけるヘビーエッジＨとヘビーエッジＨとの間隔が大きくなるように形成することでコンデンサ機能領域４ｃを十分に確保することができる。一例として、回転ドラム１２の周方向の回転速度を速めることで電極膜厚を薄くして電極抵抗値を所望の値に高くする制御ができる。一例として、回転ドラム１２の周方向の回転速度を遅くすることで電極膜厚を厚くして電極抵抗値を所望の値に低くする制御ができる。本発明は、上述の実施例に限定されることなく、本発明を逸脱しない範囲において種々変更が可能である。 In addition to the manufacturing methods exemplified in Examples 1 to 4, the breakdown voltage performance can be further improved by making Examples 1 to 4 have an internal serial structure. For example, the capacitor function region 4c can be sufficiently secured by forming the layers so that the distance between the heavy edges H in each layer increases as the layers are stacked. For example, by increasing the rotational speed of the rotating drum 12 in the circumferential direction, it is possible to reduce the electrode film thickness and increase the electrode resistance value to a desired value. As an example, by slowing down the rotation speed of the rotating drum 12 in the circumferential direction, it is possible to increase the electrode film thickness and reduce the electrode resistance value to a desired value. The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

１薄膜高分子積層コンデンサ
２誘電体層
２ａオイルマージン部
２ｂオイル
３内部電極層
３ａ第１金属層
３ｂ第２金属層
４ａ第１領域
４ａ１インナーマージン部
４ｂエッジ領域
４ｃコンデンサ機能領域
４ｃ１インナーマージン部
５チップ状積層体
５ａ第１積層体
５ｂ第２積層体
５ｃ第３積層体
５ｄ第４積層体
７外部電極
７ａ第１外部電極層
７ｂ第２外部電極層
８ａ第１領域になる部分
８ｂエッジ領域になる部分
１０第１積層体製造装置
１１真空チャンバ
１２回転ドラム
１３モノマ蒸着装置
１４電子線照射装置
１５プラズマ処理装置
１６パターニング装置
１７第１金属蒸着源
１８第２金属蒸着源
１９蒸着用マスク
５１条切断装置
５２金属溶射装置
５３めっき処理装置
５４チップ切断装置
Ｈヘビーエッジ 1 Thin film polymer multilayer capacitor 2 Dielectric layer 2a Oil margin 2b Oil 3 Internal electrode layer 3a First metal layer 3b Second metal layer 4a First region 4a1 Inner margin 4b Edge region 4c Capacitor function region 4c1 Inner margin 5 Chip-like laminated body 5a First laminated body 5b Second laminated body 5c Third laminated body 5d Fourth laminated body 7 External electrode 7a First external electrode layer 7b Second external electrode layer 8a Portion 8b to be the first region Edge region Part 10 First laminate manufacturing device 11 Vacuum chamber 12 Rotating drum 13 Monomer vapor deposition device 14 Electron beam irradiation device 15 Plasma processing device 16 Patterning device 17 First metal vapor deposition source 18 Second metal vapor deposition source 19 Vapor deposition mask 51 Strip cutting Device 52 Metal spraying device 53 Plating device 54 Chip cutting device H Heavy edge

Claims

モノマを蒸着し重合して形成された誘電体層と、第１金属が蒸着形成された第１金属層と前記第１金属層に第２金属が蒸着形成された第２金属層とを含む内部電極層とを交互に積層し各層を互いに接合し条切断した積層体にして、前記積層体における一端側と他端側とに外部電極を形成し、前記積層体を分断したチップ状積層体を備え、
前記チップ状積層体は、前記誘電体層に前記第１金属層が形成されて交互に積層された第１領域と、前記第１金属層のうちの前記一端側に接続される層と前記他端側に接続される層とに前記第２金属層が各々形成されて交互に積層され条切断されて形成されたエッジ領域とを有し、前記第１領域はコンデンサ機能領域を有しており、前記第１領域にインナーマージン部が形成されており、且つ、前記エッジ領域はヘビーエッジが形成されていること
を特徴とする薄膜高分子積層コンデンサ。 The interior includes a dielectric layer formed by vapor-depositing and polymerizing a monomer, a first metal layer formed by vapor-depositing a first metal, and a second metal layer formed by vapor-depositing a second metal on the first metal layer. A laminate is formed by alternately laminating electrode layers, joining the layers to each other and cutting into strips, forming external electrodes on one end side and the other end side of the laminate, and dividing the laminate into chip-like laminates. prepared,
The chip-shaped laminate includes a first region in which the first metal layers are formed on the dielectric layer and laminated alternately, a layer of the first metal layers connected to the one end side, and the other layer. and an edge region formed by alternately stacking and cutting the second metal layers on the layer connected to the end side, and the first region has a capacitor function region. A thin film polymer multilayer capacitor, wherein an inner margin portion is formed in said first region, and a heavy edge is formed in said edge region.

前記第１金属はアルミニウムまたはアルミニウム合金であり、前記第２金属はアルミニウムまたはアルミニウム合金または亜鉛または亜鉛合金であり、前記第１金属層の電極抵抗値は４Ω／□超かつ４５Ω／□未満であり、且つ、前記ヘビーエッジの電極抵抗値は２０Ω／□未満であること
を特徴とする請求項１に記載の薄膜高分子積層コンデンサ。 The first metal is aluminum or an aluminum alloy, the second metal is aluminum, an aluminum alloy, zinc, or a zinc alloy, and the electrode resistance value of the first metal layer is more than 4Ω/□ and less than 45Ω/□. 2. The thin film polymer multilayer capacitor according to claim 1, wherein said heavy edge has an electrode resistance value of less than 20 Ω/□.

前記第１金属はアルミニウムまたはアルミニウム合金であり、前記第２金属はアルミニウムまたはアルミニウム合金または亜鉛または亜鉛合金であり、前記第１金属層の電極抵抗値は３０Ω／□超であり、且つ、前記ヘビーエッジの電極抵抗値は２０Ω／□未満であること
を特徴とする請求項１に記載の薄膜高分子積層コンデンサ。 The first metal is aluminum or an aluminum alloy, the second metal is aluminum, an aluminum alloy, zinc, or a zinc alloy, the electrode resistance value of the first metal layer is more than 30Ω/□, and the heavy 2. The thin film polymer multilayer capacitor according to claim 1, wherein the edge electrode resistance value is less than 20 Ω/□.

前記モノマは、トリシクロデカンジメタノールジメタクリレートまたはトリシクロデカンジメタノールジアクリレートのいずれか一種以上であること
を特徴とする請求項１～３のいずれか一項に記載の薄膜高分子積層コンデンサ。 4. The thin-film polymer multilayer capacitor according to claim 1, wherein the monomer is one or more of tricyclodecanedimethanol dimethacrylate and tricyclodecanedimethanol diacrylate.

前記チップ状積層体は、前記コンデンサ機能領域が各層一定の幅になっており、
前記外部電極は、前記エッジ領域の端に接する両側面部に第３金属が溶射形成された第１外部電極層と、前記第１外部電極層の外側に第４金属がめっき形成された第２外部電極層とを有すること
を特徴とする請求項１～４のいずれか一項に記載の薄膜高分子積層コンデンサ。 In the chip-shaped laminate, each layer of the capacitor function region has a constant width,
The external electrodes are composed of a first external electrode layer formed by spraying a third metal on both side surfaces in contact with the end of the edge region, and a second external electrode layer formed by plating a fourth metal on the outside of the first external electrode layer. 5. The thin film polymer multilayer capacitor according to claim 1, further comprising an electrode layer.