JP2022123696A - メモリシステム - Google Patents

Abstract

【課題】アクセスパターンに応じて寿命の最適化が可能なメモリシステムを提供する。【解決手段】実施形態のメモリシステムは、不揮発性メモリと、メモリコントローラと、を有する。メモリコントローラは、ホストからデータの書き込み要求を受信し、データのサイズに応じて、データに関連付けられた論理アドレスと、データが書き込まれる不揮発性メモリの物理アドレスとの変換である論物アドレス変換の単位を設定する。【選択図】図２

Description

本発明の実施形態は、メモリシステムに関する。

不揮発性メモリには、書き込み回数に上限が存在する。そのような不揮発性メモリを搭載したメモリシステムの書き込み寿命は、所定のワークロードに基づき規定される。所定のワークロードは、規格あるいは顧客要求により決定される。

しかし、メモリシステムの実使用におけるアクセスパターンが所定のワークロードにおけるアクセスパターンと異なっている場合、メモリシステムの寿命は、規格あるいは顧客要求により規定された寿命よりも短くなる虞がある。

特開２０１１－１２８７９２号公報 特開２０１９－５７１９３号公報 特開２０１４－１０６０４号公報 特表２０１０－５１２５６９号公報

実施形態は、アクセスパターンに応じて寿命の最適化が可能なメモリシステムを提供することを目的とする。

実施形態のメモリシステムは、不揮発性メモリと、メモリコントローラと、を有する。メモリコントローラは、ホストからデータの書き込み要求を受信し、データのサイズに応じて、データに関連付けられた論理アドレスと、データが書き込まれる不揮発性メモリの物理アドレスとの変換である論物アドレス変換の単位を設定する。

第１実施形態に係るメモリシステムの構成を説明するためのブロック図である。 第１実施形態に係る寿命最適化処理を説明するためのブロック図である。 第１実施形態の変形例に係る寿命最適化処理を説明するためのブロック図である。 第１実施形態に係る、プロセッサによる書き込み管理単位設定処理の手順の例を示すフローチャートである。 第１実施形態に係る、プロセッサによる書き込み管理単位設定処理の手順の例を示すフローチャートである。 第１実施形態に係る、書き込み管理単位よりもアクセスサイズが小さい場合のデータの書き込みを説明するための図である。 第１実施形態に係る、データの連結処理を示す図である。 第２実施形態に係る寿命最適化処理を説明するためのブロック図である。 第２実施形態の変形例に係る寿命最適化処理を説明するためのブロック図である。 第２実施形態に係る、アクセスレンジと書き込みモードとの対応関係の例を示す図である。 第２実施形態に係る、アクセスレンジと書き込みモードとの対応関係の他の例を示す図である。 第２実施形態に係る、プロセッサによる書き込みモード設定処理の手順の例を示すフローチャートである。 第３実施形態に係る、プロセッサによる書き込みモード設定処理の手順の例を示すフローチャートである。 第４実施形態に係る寿命最適化処理を説明するためのブロック図である。 第４実施形態に係る、プロセッサによるフラッシュ処理の手順の例を示すフローチャートである。 第４実施形態の変形例に係る、プロセッサによるフラッシュ処理の手順の例を示すフローチャートである。

以下、図面を参照して実施形態を説明する。
（第１実施形態）

第１実施形態に係るメモリシステムについて説明する。以下では、ＮＡＮＤ型フラッシュメモリを備えたメモリシステムを例に挙げて説明する。
１．構成
［メモリシステムの全体構成］

まず、本実施形態に係るメモリシステムの全体構成について、図１を用いて説明する。

図１は、本実施形態に係るメモリシステムの構成を説明するためのブロック図である。メモリシステム１は、不揮発性メモリ１００とメモリコントローラ（以下、単にコントローラともいう）２００とを備えたストレージ装置である。ここでは、不揮発性メモリ１００は、ＮＡＮＤ型フラッシュメモリである。不揮発性メモリ１００とコントローラ２００とは、例えば１枚の基板上に形成されている。ストレージ装置は、例としてはＳＤカードのようなメモリカードや、ＳＳＤ（ソリッドステートドライブ）である。

コントローラ２００は、例えばＳｏＣ（system-on-a-chip）として構成される。コントローラ２００の各部の機能は、専用ハードウェア、プログラム（ファームウェア）を実行するプロセッサ、又はこれらの組み合わせにより実現され得る。

コントローラ２００は、ＮＡＮＤバスによって不揮発性メモリ１００と接続される。ＮＡＮＤバスは、ＮＡＮＤインターフェースに従った信号の送受信を行うバスである。そしてコントローラ２００は、不揮発性メモリ１００を制御する。

コントローラ２００は、ホストバスによってホスト機器３００（点線で示す）と接続される。ホスト機器３００は、例えばデジタルカメラやパーソナルコンピュータである。ホストバスは、例えばＳＤインターフェースに従ったバスである。コントローラ２００は、ホスト機器３００から受信した要求に応答して、不揮発性メモリ１００にアクセスする。

不揮発性メモリ１００は複数のメモリセルを備えた半導体記憶装置である。複数のメモリセルは、データを不揮発に記憶可能である。各メモリセルは、１ビット又は複数ビットのデータを記憶可能である。以下では、各メモリセルに格納されるビット数を、多値度と称する。ここでは、各メモリセルは、ＰＬＣ（ペンタレベルセル）、ＱＬＣ（クアッドレベルセル）、ＴＬＣ（トリプルレベルセル）、ＭＬＣ（マルチレベルセル）又はＳＬＣ（シングルレベルセル）のいずれかとして使用される。ＰＬＣは、１メモリセル当たり５ビットのデータを格納可能である。ＱＬＣは、１メモリセル当たり４ビットのデータを格納可能である。ＴＬＣは、１メモリセル当たり３ビットのデータを格納可能である。ＭＬＣは、１メモリセル当たり２ビットのデータを格納可能である。ＳＬＣは、１メモリセル当たり１ビットのデータを格納可能である。後述するように、不揮発性メモリ１００は、複数のブロックＢＬＫを含む。例えば、ブロックＢＬＫ毎に、ＰＬＣモードからＳＬＣモードのいずれかの書き込みモードでデータが書き込まれる。

ＮＡＮＤバスは、チップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、リードイネーブル信号ＲＥｎ、レディ／ビジー信号ＲＢｎ、及び入出力信号Ｉ／Ｏを含む。チップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、及びリードイネーブル信号ＲＥｎは、コントローラ２００から不揮発性メモリ１００へ供給される。レディ／ビジー信号ＲＢｎは、不揮発性メモリ１００からコントローラ２００へ供給される。入出力信号Ｉ／Ｏは、コントローラ２００と不揮発性メモリ１００間で送受信される。

チップイネーブル信号ＣＥｎは、不揮発性メモリ１００をイネーブルにするための信号であり、ｌｏｗレベルでアサートされる。コマンドラッチイネーブル信号ＣＬＥ及びアドレスラッチイネーブル信号ＡＬＥは、入出力信号Ｉ／Ｏがそれぞれコマンド及びアドレスであることを不揮発性メモリ１００に通知する信号である。ライトイネーブル信号ＷＥｎは、ｌｏｗレベルでアサートされ、入出力信号Ｉ／Ｏを不揮発性メモリ１００に書き込むことを不揮発性メモリ１００に通知する信号である。リードイネーブル信号ＲＥｎも、ｌｏｗレベルでアサートされ、不揮発性メモリ１００からの読み出しデータを入出力信号Ｉ／Ｏに出力させるための信号である。レディ／ビジー信号ＲＢｎは、不揮発性メモリ１００がレディ状態（コントローラ２００からのコマンドを受信出来る状態）であるか、それともビジー状態（コントローラ２００からのコマンドを受信出来ない状態）であるかを示す信号であり、ｌｏｗレベルがビジー状態を示す。入出力信号Ｉ／Ｏは、例えば８ビットの信号である。そして入出力信号Ｉ／Ｏは、不揮発性メモリ１００とコントローラ２００との間で送受信されるデータの実体であり、コマンド、アドレス、書き込みデータ、及び読み出しデータ等である。
［コントローラの構成］

次に、コントローラ２００の構成の詳細について説明する。コントローラ２００は、ホストインターフェース（Ｉ／Ｆ）回路２１０、ランダムアクセスメモリ（以下、ＲＡＭという）２２０、中央処理装置（ＣＰＵ）を有するプロセッサ２３０、バッファメモリ２４０、ＮＡＮＤインターフェース（Ｉ／Ｆ）回路２５０、及びＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃｔｉｎｇ）回路２６０を備えた回路である。

ホストインターフェース回路２１０は、ホストバスを介してホスト機器３００と接続される。ホストインターフェース回路２１０は、ホスト機器３００から受信した要求及びデータを、それぞれプロセッサ２３０及びバッファメモリ２４０に転送する。また、ホストインターフェース回路２１０は、プロセッサ２３０からの指示に応答して、バッファメモリ２４０内のデータをホスト機器３００へ転送する。ホストインターフェース回路２１０は、アクセスパターン情報受信回路２１０ａを含む。アクセスパターン情報受信回路２１０ａの詳細については後述する。

ＲＡＭ２２０は、例えばＳＲＡＭのような半導体メモリであり、プロセッサ２３０の作業領域として使用される。そしてＲＡＭ２２０は、不揮発性メモリ１００を管理するためのファームウェアや、管理情報ＭＩを保持する。ファームウェアや管理情報ＭＩは、例えばメモリシステム１の起動時に、不揮発性メモリ１００の所定の記憶領域から読み出され、ＲＡＭ２２０に格納される。管理情報ＭＩは、論物アドレス変換テーブルＬＵＴ、シフトテーブル情報等を含む。論物アドレス変換テーブルＬＵＴについては後述する。シフトテーブル情報は、コントローラ２００が不揮発性メモリ１００からデータの読み出し処理を実行するときに、データの読み出しレベルをシフトさせるための情報である。

プロセッサ２３０は、コントローラ２００全体の動作を制御する。例えばプロセッサ２３０は、ホスト機器３００からデータ読み出し要求を受信した際には、それに応答して、ＮＡＮＤインターフェース回路２５０に対して読み出しコマンドを発行する。ホスト機器３００からのデータ書き込み要求及びデータ消去要求を受信した際も、プロセッサ２３０は、受信した要求に対応するコマンドをＮＡＮＤインターフェース回路２５０に対して同様に発行する。また、プロセッサ２３０は、ウェアレベリング等、不揮発性メモリ１００を管理するための様々な処理を実行する。

論物アドレス変換テーブルＬＵＴは、ホスト機器３００からのアクセス要求に関わるデータの論理アドレスを、不揮発性メモリ１００の物理アドレスに変換するための情報を格納するルックアップテーブルである。すなわち、論物アドレス変換テーブルＬＵＴは、論物アドレス変換のためのテーブルである。プロセッサ２３０は、論物アドレス変換テーブルＬＵＴを参照して、ホスト機器３００からの論理アドレスを物理アドレスに変換する。

プロセッサ２３０は、論物アドレス変換テーブルＬＵＴにクラスタ単位でアドレス情報を記憶して管理する。クラスタは、論理アドレスを物理アドレスに変換するときの変換の最小単位である。言い換えれば、クラスタは、コントローラ２００におけるデータの書き込み管理単位ＷＭＵである。

論物アドレス変換テーブルＬＵＴのクラスタ単位による管理については、発明の名称が「ＭＥＭＯＲＹ ＳＹＳＴＥＭ ＩＮＣＬＵＤＩＮＧ Ａ ＣＯＮＴＯＲＬＬＥＲ ＡＮＤ Ａ ＮＯＮＶＯＬＡＴＩＬＥ ＭＥＭＯＲＹ ＨＡＶＩＮＧ ＭＥＭＯＲＹ ＢＬＯＣＫＳ」である、２０１６年９月１６日に出願された米国特許出願１５／２６７，７３４に記載されている。この米国特許出願の内容は、その全体が本願明細書において参照により援用される。

一方で、不揮発性メモリ１００において、データの書き込み及び読み出しは、ページ単位で行われる。プロセッサ２３０により指示されたブロックＢＬＫの指定されたページに、ユーザデータは書き込まれる。ページは、クラスタサイズのｍ倍（ｍは正の整数）のサイズを有する。

上述したように、プロセッサ２３０において、ユーザデータはクラスタ単位で管理される。しかし、不揮発性メモリ１００へのユーザデータの書き込みは、ページ単位で行われる。論物アドレス変換テーブルＬＵＴには、書き込み管理単位ＷＭＵ（すなわちクラスタサイズ単位）による論物アドレス変換の情報が格納される。

プロセッサ２３０は、クラスタサイズ以下のサイズのユーザデータの書き込み要求を受けると、そのユーザデータの論理アドレスを、物理アドレスに変換する。プロセッサ２３０は、そのユーザデータを含むページサイズのデータ（ページデータ）を生成する。このとき、プロセッサ２３０は、そのクラスタサイズ以下のサイズのユーザデータと、変換して得られた物理アドレスに対応するページに既に書き込まれている他のユーザデータと、を組み合わせてページデータを生成する。プロセッサ２３０は、不揮発性メモリ１００にそのユーザデータを含む生成されたページデータを書き込む。プロセッサ２３０は、そのページデータが書き込まれたページアドレスを含む物理アドレス（ブロック番号とページアドレスを含む）を決定する。プロセッサ２３０は、そのユーザデータの論理アドレスが、決定した物理アドレスに関連付けられるように、論物アドレス変換テーブルＬＵＴを更新する。

後述するように、本実施形態では、コントローラ２００は、ホスト機器３００のアクセスサイズ（書き込み要求に関わるユーザデータのサイズ）に、クラスタサイズを合わせる。具体的には、クラスタサイズは、ホスト機器３００からのアクセスパターン情報により指定されたアクセスサイズに一致するように設定される。あるいは、クラスタサイズは、ホスト機器３００からの書き込み要求を解析して得られたアクセスサイズに一致するように設定される。論物アドレス変換テーブルＬＵＴには、アクセスサイズに一致したクラスタサイズで、論理アドレスと物理アドレスの対応関係情報が格納される。

バッファメモリ２４０は、例えばＤＲＡＭのような半導体メモリである。バッファメモリ２４０は、コントローラ２００の外部に実装されていてもよい。バッファメモリ２４０は、書き込みデータ及び読み出しデータを一時的に格納可能な揮発性のデータバッファである。ホスト機器３００からの書き込み要求に係るユーザデータは、バッファメモリ２４０に一時的に格納される。ホスト機器３００からの読み出し要求に係るユーザデータは、不揮発性メモリ１００から読み出され、バッファメモリ２４０に一時的に格納される。

ＮＡＮＤインターフェース回路２５０は、ＮＡＮＤバスを介して不揮発性メモリ１００と接続される。ＮＡＮＤインターフェース回路２５０は、コントローラ２００と不揮発性メモリ１００間の通信を行う。ＮＡＮＤインターフェース回路２５０は、書き込みインターフェース２５０ａ及び読み出しインターフェース２５０ｂを有している。そしてＮＡＮＤインターフェース回路２５０は、プロセッサ２３０からの指示に基づき、コマンド、データなどを含む種々の信号を、不揮発性メモリ１００へ出力する。またＮＡＮＤインターフェース回路２５０は、不揮発性メモリ１００から各種信号及びデータを受信する。

具体的には、ＮＡＮＤインターフェース回路２５０は、プロセッサ２３０からの指示に基づき、チップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、及びリードイネーブル信号ＲＥｎを不揮発性メモリ１００へ出力する。また、データの書き込み時には、ＮＡＮＤインターフェース回路２５０は、プロセッサ２３０で発行された書き込みコマンド、及びバッファメモリ２４０内の書き込みデータを、入出力信号Ｉ／Ｏとして不揮発性メモリ１００へ転送する。更に、データの読み出し時には、ＮＡＮＤインターフェース回路２５０は、プロセッサ２３０で発行された読み出しコマンドを、入出力信号Ｉ／Ｏとして不揮発性メモリ１００へ転送する。更にＮＡＮＤインターフェース回路２５０は、不揮発性メモリ１００から読み出されたデータを入出力信号Ｉ／Ｏとして受信し、読み出されたデータをバッファメモリ２４０へ転送する。

ＥＣＣ回路２６０は、不揮発性メモリ１００に記憶されるデータに関するエラー検出及びエラー訂正処理を行う。そのため、ＥＣＣ回路２６０は、データの書き込み時にはエラー訂正符号を生成して、これを書き込みデータに付与する。ＥＣＣ回路２６０は、データの読み出し時には、エラー訂正をしながらデータを復号する。
［不揮発性メモリの構成］

次に、不揮発性メモリ１００の構成について説明する。図１に示すように不揮発性メモリ１００は、メモリセルアレイ１１０、ロウデコーダ１２０、ドライバ１３０、カラムデコーダ１４０、アドレスレジスタ１５０、コマンドレジスタ１６０、及びシーケンサ１７０を備える。

メモリセルアレイ１１０は、複数のブロックＢＬＫを備えている。各ブロックＢＬＫは、ロウ及びカラムに対応付けられた複数の不揮発性のメモリセルを含む。図１では一例として４つのブロックＢＬＫ０～ＢＬＫ３が図示されている。メモリセルアレイ１１０は、コントローラ２００から与えられたデータを不揮発に記憶することができる。

ロウデコーダ１２０は、アドレスレジスタ１５０内のアドレスＡＤＤに基づいてブロックＢＬＫ０～ＢＬＫ３のいずれかを選択し、更に選択したブロックＢＬＫにおけるワード線ＷＬを選択する。

ドライバ１３０は、アドレスレジスタ１５０内のブロックアドレスＢＡ及びページアドレスＰＡに基づいて、選択されたブロックＢＬＫ及びワード線ＷＬに対して、各種電圧を生成して、ロウデコーダ１２０を介して電圧を供給する。

カラムデコーダ１４０は、複数のデータラッチ回路及び複数のセンスアンプを含む。各センスアンプは、データの読み出し時には、メモリセルアレイ１１０から読み出されたデータをセンスし、必要な演算を行う。そして、カラムデコーダ１４０は、データラッチ回路（図示せず）を介してこのデータＤＡＴをコントローラ２００に出力する。カラムデコーダ１４０は、データの書き込み時には、コントローラ２００から受信したデータＤＡＴを、データラッチ回路において受けた後に、メモリセルアレイ１１０に対する書き込み動作を実行する。

アドレスレジスタ１５０は、コントローラ２００から受信したアドレスＡＤＤを保持する。このアドレスＡＤＤには、前述のブロックアドレスＢＡとページアドレスＰＡとが含まれる。

コマンドレジスタ１６０は、コントローラ２００から受信したコマンドＣＭＤを保持する。

シーケンサ１７０は、コマンドレジスタ１６０に保持されたコマンドＣＭＤに基づき、不揮発性メモリ１００全体の動作を制御する。
２．動作

次に、メモリシステム１の動作を説明する。上述したように、プロセッサ２３０は、ホスト機器３００から受信した要求に応答して、不揮発性メモリ１００へのデータの書き込み及び不揮発性メモリ１００からのデータの読み出しを行う。

また、プロセッサ２３０は、ホスト機器３００から受信した要求に応答して行うデータの書き込み処理及び読み出し処理とは別に、バックグラウンドで、各種処理を実行する。たとえば、プロセッサ２３０は、パトロール処理などをバックグラウンドで実行する。

さらに、プロセッサ２３０は、バックグラウンドで、書き込み管理単位ＷＭＵを設定する。具体的には、プロセッサ２３０は、ホスト機器３００のアクセスサイズに、ユーザデータの書き込み管理単位ＷＭＵを一致させる。上述したように、書き込み管理単位ＷＭＵは、論物アドレス変換テーブルＬＵＴにおける論理アドレスと物理アドレスのアドレス変換の最小単位である。

アクセスサイズは、ホスト機器３００におけるワークロードに依存する。アクセスサイズが、当初想定したホスト機器３００からのワークロードと異なる場合がある。そこで、ワークロードに応じて、書き込み管理単位ＷＭＵが設定される。

すなわち、メモリコントローラ２００は、アクセスパターン情報で指定されるアクセスサイズに応じて、不揮発性メモリ１００へデータを書き込むときの論物アドレス変換の最小単位（ＷＭＵ）を設定する。メモリコントローラ２００は、アクセスサイズに一致するように、論物アドレス変換の最小単位（ＷＭＵ）を設定する。

図２は、本実施形態に係る寿命最適化処理を説明するためのブロック図である。寿命最適化処理は、メモリシステム１の寿命を最適化するための処理である。図２は、コントローラ２００における寿命最適化処理に関わる機能ブロックのみを示し、他の機能に関わる機能ブロックは省略している。

ホスト機器３００は、ワークロードに応じたアクセスパターン情報ＡＰＩをメモリシステム１へ送信する。

ホストインターフェース回路２１０のアクセスパターン情報受信回路２１０ａは、ホストバスの少なくとも一部の信号線に接続されている。アクセスパターン情報受信回路２１０ａは、ホストバスを介して、ホスト機器３００からのアクセスパターン情報ＡＰＩを受信することができる。アクセスパターン情報ＡＰＩを受信すると、アクセスパターン情報受信回路２１０ａは、アクセスパターン情報ＡＰＩをプロセッサ２３０へ出力する。本実施形態では、アクセスパターン情報ＡＰＩは、ホスト機器３００からメモリシステム１へアクセスするときのデータサイズ（すなわちアクセスサイズ）を含む。

プロセッサ２３０は、最適化アクセス生成部２３０ａと、論物変換アクセス生成部２３０ｂとして機能する。

最適化アクセス生成部２３０ａは、アクセスパターン情報受信回路２１０ａからアクセスパターン情報ＡＰＩを受信すると、最適化アクセス生成処理を実行する。最適化アクセス生成処理は、受信したアクセスパターン情報ＡＰＩに基づいて、論物変換アクセス生成部２３０ｂにおける書き込み管理単位ＷＭＵを設定又は変更する処理である。本実施形態では、最適化アクセス生成処理は、書き込み管理単位設定処理とも称される。

本実施形態における書き込み管理単位設定処理の実行タイミングは、例えばホスト機器３００からアクセスパターン情報ＡＰＩを受信した時である。

論物変換アクセス生成部２３０ｂは、書き込み管理単位ＷＭＵの情報を格納する格納領域ＳＡを有している。新たなアクセスパターン情報ＡＰＩを受信するまで、書き込み管理単位ＷＭＵは変更されない。

書き込み処理においては、論物変換アクセス生成部２３０ｂは、ページ単位のユーザデータ（ページデータ）を生成して、書き込みコマンドと物理アドレスとページデータとをＥＣＣ２６０を介してＮＡＮＤインターフェース回路２５０の書き込みインターフェース２５０ａへ出力する。書き込みインターフェース２５０ａは、これらを不揮発性メモリ１００へ出力する。書き込み処理が実行されると、論物変換アクセス生成部２３０ｂは、論物アドレス変換テーブルＬＵＴを更新する。不揮発性メモリ１００へ書き込まれたデータが、ある論理アドレスに関連付けられているデータの更新データである場合、論物変換アクセス生成部２３０ｂは、書き込み管理単位ＷＭＵ毎に、その論理アドレスに関連付けられていたデータ（不揮発性メモリ１００に以前に書き込まれていたデータ）の無効化を行う。

ここで、有効データとは、ある論理アドレスに関連付けられているデータを意味する。例えば、論物アドレス変換テーブルＬＵＴから参照されている物理アドレスに記憶されているデータ（すなわち最新のデータとして論理アドレスに関連付けられているデータ）は有効データである。有効データは、後にホスト機器３００からリードされる可能性があるデータである。クラスタサイズの有効データは、有効クラスタと称される。少なくとも一つの有効データが書き込まれているブロックＢＬＫは、アクティブブロックと称される。

無効データとは、どの論理アドレスにも関連付けられていないデータを意味する。例えば、論物アドレス変換テーブルＬＵＴから参照されていない物理アドレスに記憶されているデータは無効データである。無効データは、もはやホスト機器３００からリードされる可能性のないデータである。ある論理アドレスに関連付けられている更新データが不揮発性メモリ１００に書き込まれると、それまでその論理アドレスに関連付けられていたデータは無効データとなり、更新データが有効データとなる。クラスタサイズの無効データは、無効クラスタと称される。有効データを含まないブロックＢＬＫは、フリーブロックと称される。

プロセッサ２３０は、ブロックＢＬＫ毎の書き込みモードを、テーブルを用いて管理する。そのテーブルは、例えばＲＡＭ２２０に格納される。例えば、論物変換アクセス生成部２３０ｂで決定された物理アドレスに関わるブロックＢＬＫに応じて、プロセッサ２３０は、ＳＬＣモードからＰＬＣモードのうちのいずれか１つの書き込みモードで、ユーザデータを不揮発性メモリ１００に書き込むことができる。

読み出し処理においては、論物変換アクセス生成部２３０ｂは、論物アドレス変換テーブルＬＵＴを参照して、読み出し要求に係るユーザデータを含むページの物理アドレスを得る。論物変換アクセス生成部２３０ｂは、得られた物理アドレスと読み出しコマンドとをＮＡＮＤインターフェース回路２５０の読み出しインターフェース２５０ｂへ出力する。読み出しインターフェース２５０ｂは、これらを不揮発性メモリ１００へ出力する。論物変換アクセス生成部２３０ｂは、不揮発性メモリ１００から読み出されたページデータをＥＣＣ２６０を介して受信し、ページデータから読み出し要求に係るデータを抽出して、ホスト機器３００へ送信する。

なお、図２では、アクセスパターン情報ＡＰＩは、ホストインターフェース回路２１０に設けられたアクセスパターン情報受信回路２１０ａにより受信される。しかし、プロセッサ２３０が、アクセスパターン情報ＡＰＩをホスト機器３００から受信するようにしてもよい。すなわち、図２において、点線で示すように、ホスト機器３００から、アクセスパターン情報設定要求及びアクセスパターン情報ＡＰＩを、プロセッサ２３０が受信するようにしてもよい。

また、プロセッサ２３０は、ホスト機器３００からアクセスパターン情報ＡＰＩを受信する代わりに、ホスト機器３００からの書き込み要求を解析することによって、アクセスパターン情報を取得するようにしてもよい。

図３は、本実施形態の変形例に係る寿命最適化処理を説明するためのブロック図である。変形例に係る寿命最適化処理において、プロセッサ２３０は、ホスト機器３００からの書き込み要求を解析してアクセスパターン情報を取得する。図３において、図２と同じ構成要素については同じ符号を付して説明は省略する。

変形例に係るプロセッサ２３０は、アクセスパターン解析部２３０ｃとして機能する。アクセスパターン解析部２３０ｃは、書き込み要求に係るデータを解析してアクセスパターン情報を取得する。

例えば、アクセスパターン解析部２３０ｃは、ホストインターフェース回路２１０が受信した書き込み要求に含まれる書き込みデータ（ユーザデータ）のサイズ（例えばバイト長で示される）を取得する。これにより、アクセスパターン解析部２３０ｃは、ユーザデータのサイズ（アクセスサイズ）を判定し、アクセスパターン情報を得る。

アクセスパターン解析部２３０ｃは、一定期間に受信した複数の書き込み要求それぞれに係るユーザデータのサイズ（ユーザデータ長）の最小値、平均値、中央値などを、アクセスパターン情報として選択してよい。メモリシステム１の寿命を考慮すると、複数のユーザデータ長の中から最小値が選択されることが好ましい。この場合、メモリコントローラ２００は、一定期間に受信した複数の書き込み要求それぞれに係るユーザデータ長のサイズうち、最も小さいサイズに一致するように、論物アドレス変換の最小単位（ＷＭＵ）を設定する。

アクセスパターン解析部２３０ｃは、得られたアクセスパターン情報を最適化アクセス生成部２３０ａへ出力する。

変形例における書き込み管理単位設定処理は、例えば定期的に実行される。

図４は、プロセッサ２３０による書き込み管理単位設定処理の手順の例を示すフローチャートである。図４は、書き込み管理単位ＷＭＵを小さくする場合の処理を示す。

プロセッサ２３０の最適化アクセス生成部２３０ａは、アクセスパターン受信回路２１０ａ又はアクセスパターン解析部２３０ｃから、アクセスパターン情報ＡＰＩを取得する。最適化アクセス生成部２３０ａは、現在の書き込み管理単位ＷＭＵが、取得したアクセスパターン情報ＡＰＩで示されるアクセスサイズよりも大きいかを判定する（Ｓ１）。

現在の書き込み管理単位ＷＭＵが、取得したアクセスサイズよりも大きくない場合（Ｓ１：ＮＯ）、プロセッサ２３０は、Ｓ１の判定処理を繰り返す。

現在の書き込み管理単位ＷＭＵが、取得したアクセスサイズよりも大きい場合（Ｓ１：ＹＥＳ）、プロセッサ２３０の論物変換アクセス生成部２３０ｂは、書き込み管理単位ＷＭＵをアクセスサイズに変更する（Ｓ２）。Ｓ２では、書き込み管理単位ＷＭＵは、Ｓ１の時点での書き込み管理単位ＷＭＵよりも小さくなるように変更される。

プロセッサ２３０は、変更後の書き込み管理単位ＷＭＵに合わせて論物アドレス変換テーブルＬＵＴを再編成する（Ｓ３）。すなわち、変更後の書き込み管理単位ＷＭＵに合わせて論物アドレス変換テーブルＬＵＴが、書き換えられる。

その後、コントローラ２００が新たな書き込み要求をホスト機器３００から受信すると、プロセッサ２３０は、変更後の書き込み管理単位ＷＭＵと、再編成した論物アドレス変換テーブルＬＵＴを用いて、書き込み要求に関わる新規データを不揮発性メモリ１００に書き込む（Ｓ４）。Ｓ４の後、処理は、Ｓ１へ戻る。

図５は、プロセッサ２３０による書き込み管理単位設定処理の手順の例を示すフローチャートである。図５は、書き込み管理単位ＷＭＵを大きくする場合の処理を示す。

プロセッサ２３０の最適化アクセス生成部２３０ａは、アクセスパターン受信回路２１０ａ又はアクセスパターン解析部２３０ｃから、アクセスパターン情報ＡＰＩを取得する。最適化アクセス生成部２３０ａは、現在の書き込み管理単位ＷＭＵが、取得したアクセスパターン情報ＡＰＩで示されるアクセスサイズよりも小さいかを判定する（Ｓ１１）。

現在の書き込み管理単位ＷＭＵが、取得したアクセスサイズよりも小さくない場合（Ｓ１１：ＮＯ）、プロセッサ２３０は、Ｓ１１の判定処理を繰り返す。

現在の書き込み管理単位ＷＭＵが、取得したアクセスサイズよりも小さい場合（Ｓ１１：ＹＥＳ）、プロセッサ２３０の論物変換アクセス生成部２３０ｂは、書き込み管理単位ＷＭＵをアクセスサイズに変更する（Ｓ１２）。Ｓ１２では、書き込み管理単位ＷＭＵは、Ｓ１１の時点での書き込み管理単位ＷＭＵよりも大きくなるように変更される。

プロセッサ２３０は、変更後の書き込み管理単位ＷＭＵに合わせて論物アドレス変換テーブルＬＵＴを再編成する（Ｓ１３）。すなわち、変更後の書き込み管理単位ＷＭＵに合わせて論物アドレス変換テーブルＬＵＴが、書き換えられる。

さらに、プロセッサ２３０は、変更後の書き込み管理単位ＷＭＵに合わせてデータを再編成する（Ｓ１４）。すなわち、メモリコントローラ２００は、書き込み管理単位ＷＭＮを大きく変更する場合、変更後の書き込み管理単位ＷＭＮに合わせて論物アドレス変換テーブルＬＵＴを書き換えた後に、書き込み管理単位ＷＭＮに合わせて不揮発性メモリ１００に記憶されているデータの再編成を行う（Ｓ１４）。Ｓ１４の再編成については、後述する。

その後、コントローラ２００が新たな書き込み要求をホスト機器３００から受信すると、プロセッサ２３０は、変更後の書き込み管理単位ＷＭＵと、再編成した論物アドレス変換テーブルＬＵＴを用いて、書き込み要求に関わる新規データを不揮発性メモリ１００に書き込む（Ｓ１５）。Ｓ１５の後、処理は、Ｓ１へ戻る。

従来のメモリシステムでは、書き込み管理単位ＷＭＵは、固定である。ある論理アドレスに対応するユーザデータの上書き（書き換え）が実行されると、書き込み管理単位ＷＭＵで旧データが無効化される。そのため、ホスト機器３００からのユーザデータのサイズ（アクセスサイズ）が、メモリシステム１における書き込み管理単位ＷＭＵよりも小さい場合にユーザデータの書き換えが発生すると、無効化される書き込み管理単位ＷＭＵの旧データに含まれる他のユーザデータ（書き換えられないユーザデータ）と書き換え対象のユーザデータとは組み合わされて、別の物理アドレスのページに記憶される。他のユーザデータは書き換えられないにもかかわらず、プログラム・イレース（ＰＥ）サイクルが実行されるため、ストレージ装置の寿命の短縮に繋がる。

図６は、書き込み管理単位ＷＭＵよりもアクセスサイズが小さい場合のデータの書き込みを説明するための図である。

ホスト機器３００のアクセスサイズＡＳが、コントローラ２００の書き込み管理単位ＷＭＵの半分であるとする。ある論理アドレスに対応するユーザデータ「Ａ」が「Ａ１」に書き換えられる場合、ホスト機器３００は、書き込み要求と共に、ユーザデータ「Ａ１」をコントローラ２００へ出力する。コントローラ２００は、既存のユーザデータ「Ａ」に対応する物理アドレスＡＤＤ１のユーザデータを無効化し、新たなユーザデータ「Ａ１」を別の物理アドレスＡＤＤ２に書き込む。

このとき、データの無効化は、書き込み管理単位ＷＭＵで行われる。そのため、図６に示すように、ユーザデータ「Ａ１」を含む書き込み管理単位ＷＭＵのデータ中に他のユーザデータ「Ｂ」があると、書き換えられないユーザデータ「Ｂ」も物理アドレスＡＤＤ２に書き込まれる。従って、ユーザデータ「Ｂ」についても、プログラム・イレース（ＰＥ）サイクルが発生するため、ストレージ装置の寿命が短くなる。

これに対して、本実施形態においては、図４を参照して説明した処理により、書き込み管理単位ＷＭＵがアクセスサイズに一致するので、書き換えられないユーザデータの無駄な書き込み回数が減る。その結果、ストレージ装置の寿命の減少を抑制できる。

また、図５を参照して説明した処理により、アクセスサイズに合わせて大きくなるように書き込み管理単位ＷＭＵが変更される場合、連続アクセスされるデータを連結しておくと、その後のアクセス効率がよくなる。すなわち、アクセスサイズに合わせて書き込み管理単位ＷＭＵが大きくなる場合、不揮発性メモリ１００内に点在しているデータを連結して再編成する処理（Ｓ１４）が必要となる。

すなわち、書き込み管理単位ＷＭＵが変更される前は、小さいデータサイズで論物アドレス変換されていたため、ユーザデータは点在する。そのため、書き込み管理単位ＷＭＵが変更された後は、関連する複数の小さいサイズのデータを連結する再編成処理（Ｓ１４）を実行することにより、効率的なユーザデータの書き込み処理及び読み出し処理が可能となる。

図７は、データの連結処理を示す図である。図７において、ユーザデータ「Ａ１」から「Ａ４」の論理アドレスは連続し、これらは関連データである。ユーザデータ「Ｂ１」から「Ｂ４」の論理アドレスは連続し、これらは関連データである。関連データは、例えば、一度に読み出されたり、書き込まれたりするデータである。書き込み管理単位ＷＭＵが変更される前は、小さいデータサイズで論物アドレス変換されていたため、図７の上段に示すように、連続するデータであってもユーザデータは物理アドレスＡＤＤ１内に点在する。書き込み管理単位ＷＭＵが変更された後は、点在していたデータを再編成する（整理して連結する）ことによって、新たな物理アドレスＡＤＤ２に記憶した方がその後のアクセス効率が良くなる。ユーザデータの再編成処理では、元の物理アドレスＡＤＤ１のデータの無効化処理が行われる。

しかし、ユーザデータの再編成処理では、元の物理アドレスのデータ無効化及び新しい物理アドレスへのデータの書き込みが行われるので、ストレージ装置の寿命を減少させる。よって、再編成処理の負荷量を推定して、推定した負荷量が大きい場合は、再編成処理を実行しないようにしてもよい。すなわち、再編成処理は、処理負荷が所定の条件を満たした時にのみ実行されるようにすることが好ましい。

以上のように、上述した実施形態によれば、当初想定して規定したワークロードのアクセスサイズと異なるワークロードのアクセスサイズでメモリシステム１が使用された場合であっても、所定の指標、例えばＴＢＷ（Ｔｏｔａｌ Ｂｙｔｅ Ｗｒｉｔｔｅｎ）、ＤＷＰＤ（Ｄｒｉｖｅ Ｗｒｉｔｅ Ｐｅｒ Ｄａｙ）を満たすことができる。ＴＢＷは、メモリシステム１の寿命期間中に書き込み可能な総データ量を表す指標である。ＤＷＰＤは、１日当たりのドライブ書き込み回数である。例えば、ＤＷＰＤ＝１０は、１Ｔバイトの総容量を有するＳＳＤに関しては、１日当たり１０Ｔバイト（＝１０＊１Ｔバイト）のデータの書き込みを５年間に渡って毎日実行することができることを意味する。

よって、本実施形態によれば、ワークロードにおけるアクセスパターン（本実施形態では、アクセスサイズ（書き込み要求に関わるユーザデータのサイズ））に応じて寿命の最適化が可能なメモリシステムを提供することができる。例えば、メモリシステムの実使用におけるワークロードのアクセスサイズが当初想定して規定したワークロードのアクセスサイズと異なっている場合であっても、メモリシステムの寿命が短くなるのを抑制することができる。
（第２実施形態）

第１実施形態では、ホスト機器３００のアクセスパターンとして、ユーザデータのサイズが用いられているが、第２実施形態では、ユーザデータのアクセスレンジがアクセスパターンとして用いられる。アクセスレンジは、論理アドレス空間におけるユーザデータの論理アドレスのアドレス値の範囲である。

第２実施形態のメモリシステムの構成要素のうち、第１実施形態のメモリシステムと同じ構成要素については詳細な説明を省略し、異なる構成要素について詳述する。

ホスト機器３００は、論理アドレス空間における論理アドレスを指定してデータの書き込み及び読み出しを行う。ホスト機器３００は、データの書き込みの場合、メモリシステム１へ、書き込み要求と書き込みデータを出力する。具体的には、書き込み要求として、書き込みコマンド、先頭論理アドレス、データサイズ及びデータが、コントローラ２００に受信される。

コントローラ２００は、受信した論理アドレスとデータサイズに基づいて、不揮発性メモリ１００の物理アドレスを生成する。

上述したように、プロセッサ２３０は、バックグラウンドで各種処理を実行している。プロセッサ２３０は、バックグラウンドでガベージコレクションも実行する。

プロセッサ２３０は、ホスト機器３００からの要求に応じて、あるいは、フリーブロックの数が所定数以下になったことを検出したことに応じて、ガベージコレクションを実行する。

ガベージコレクションは、フリーブロックの個数を増やすための処理である。そのため、ガベージコレクションでは、有効クラスタと無効クラスタが混在する物理ブロックを含む複数のブロックＢＬＫ（ＧＣ元ブロックという）内の全ての有効クラスタが消去済みのブロックＢＬＫ（ＧＣ先ブロックという）に移動される。全ての有効クラスタがＧＣ先ブロックに移動された複数のＧＣ元ブロックの全てのデータは消去される。消去済みの複数のＧＣ元ブロックは、新たな書き込み先ブロックとして再利用可能となる。

ホスト機器３００からアクセスされるデータの論理アドレスが論理アドレス空間において狭い範囲内に収まっている狭域アクセスの場合は、データ更新により、あるブロックＢＬＫに含まれるすべての有効データが無効データになり易い（すなわち、当該ブロックＢＬＫがフリーブロックになり易い）傾向があるため、ガベージコレクションを実行する必要性が生じ難い。

逆に、ホスト機器３００からアクセスされるデータの論理アドレスが論理アドレス空間において広範囲に渡っている広域アクセスの場合は、あるブロックＢＬＫ内に有効データと無効データが混在し易い（すなわち、当該ブロックＢＬＫがフリーブロックになり難い）傾向があるため、ガベージコレクションを実行する必要性が生じ易い。

一方、上述したように、コントローラ２００は、不揮発性メモリ１００の各ブロックＢＬＫに複数のモードのうちの１つの書き込みモードでデータの書き込みを行うことができる。例えば、各ブロックＢＬＫの各メモリセルに、ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、ＱＬＣモードあるいはＰＬＣモードのいずれかの書き込みモードで、データを書き込むことができる。

不揮発性メモリ１００において、書き込みモードにおける多値度が高いほど（すなわち、各メモリセルに書き込まれるビット数が多いほど）、同じ量の有効データを格納するために必要なブロック数が少なくなるため、ガベージコレクションを実行する必要性が生じ難い傾向がある。

逆に、不揮発性メモリ１００において、書き込みモードにおける多値度が低いほど（すなわち、各メモリセルに書き込まれるビット数が少ないほど）、同じ量の有効データを格納するために必要なブロック数が多くなるため、ガベージコレクションを実行する必要性が生じ易い傾向がある。

そこで、本実施形態では、メモリコントローラ２００は、データの書き込み要求を受信して不揮発性メモリ１００へのデータの書き込みを行うと共に、アクセスパターン（ここでは、書き込みデータの論理アドレスのアクセスレンジ）に応じて、不揮発性メモリ１００へデータを書き込む書き込みモードにおける多値度を設定する。アクセスパターン（アクセスレンジ）が広域アクセスの場合は、プロセッサ２３０は、書き込みモードを多値度の高いＰＬＣあるいはＱＬＣモードにしてデータを書き込む。さらに、アクセスパターン（アクセスレンジ）が狭域アクセスの場合は、プロセッサ２３０は、書き込みモードを多値度の低いＳＬＣあるいはＭＬＣにしてデータを書き込む。プロセッサ２３０は、バックグラウンドで書き込みモードの設定、すなわち多値度の設定を行う。

すなわち、プロセッサ２３０は、アクセスレンジの広狭に応じて、多値度の異なる複数の書き込みモードから書き込みモードを選択して、ガベージコレクションを実行する必要性を抑制する。多値度は、アクセスレンジが広ければ、高くなるように設定される。広域アクセスの場合は、プロセッサ２３０は、多値度の高い書き込みモードを選択することで、ガベージコレクションを実行する必要性を抑制する。狭域アクセスの場合は、ガベージコレクションを実行する必要性が生じ難いので、プロセッサ２３０は、多値度の低い書き込みモードを選択することができる。一般的に、多値度の低い書き込みモードでは、書き込み性能は高く、また、ブロックＢＬＫに書き込まれたデータの信頼性は高い。

なお、ここでは、書き込みモードが５つ（ＳＬＣ，ＭＬＣ，ＴＬＣ，ＱＬＣ，ＰＬＣ）の場合について説明するが、本実施形態は、書き込みモードが３つ（例えばＳＬＣ，ＭＬＣ，ＴＬＣ）の場合にも適用可能である。その場合、広域アクセスの場合は、プロセッサ２３０は、書き込みモードを例えば多値度の高いＴＬＣモードにする。さらに、狭域アクセスの場合は、プロセッサ２３０は、書き込みモードを例えばＳＬＣモードにする。

図８は、本実施形態に係る寿命最適化処理を説明するためのブロック図である。図８は、コントローラ２００における寿命最適化処理に関わる機能ブロックのみを示し、他の機能に関わる機能ブロックは省略している。

ホスト機器３００は、ワークロードに応じたアクセスパターン情報ＡＰＩをメモリシステム１へ送信する。すなわち、ホスト機器３００は、書き込みデータのアクセスレンジに応じた情報を、アクセスパターン情報ＡＰＩとしてメモリシステム１へ通知する。そして、メモリシステム１は、ホスト機器３００からアクセスパターン情報ＡＰＩ（本実施形態ではアクセスレンジ情報）を受信すると、そのアクセスパターン情報ＡＰＩに応じて、書き込みモードを設定する。

具体的には、プロセッサ２３０は、最適化アクセス生成部２３０ａ１と論物変換アクセス生成部２３０ｂ１として機能する。最適化アクセス生成部２３０ａ１は、アクセスパターン情報受信回路２１０ａからアクセスパターン情報ＡＰＩを受信すると、書き込みモード信号ＭＤを論物変換アクセス生成部２３０ｂ１へ出力する。書き込みモード信号ＭＤは、書き込みモードを指定する信号である。

論物変換アクセス生成部２３０ｂ１は、受信した書き込みモード信号ＭＤに応じて不揮発性メモリ１００へのデータの書き込みを行う。なお、書き込みモードは、ブロックアドレス単位で異ならせることができる。

なお、第１実施形態の変形例に係るメモリシステム１と同様に、プロセッサ２３０のアクセスパターン解析部が、受信した書き込み要求から、アクセスレンジを判定し、その判定したアクセスレンジに応じて、書き込みモードを設定するようにしてもよい。

図９は、本実施形態の変形例に係る寿命最適化処理を説明するためのブロック図である。変形例に係る寿命最適化処理において、プロセッサ２３０は、ホスト機器３００からの書き込み要求を解析してアクセスパターン情報（ここではアクセスレンジに関する情報）を得る。図９において、図３と同じ構成要素については同じ符号を付して説明は省略する。

変形例に係るプロセッサ２３０は、アクセスパターン解析部２３０ｃ１として機能する。アクセスパターン解析部２３０ｃ１は、アクセスパターン解析部２３０ｃは、書き込み要求に係るデータを解析してアクセスパターン情報を取得する。

具体的には、アクセスパターン解析部２３０ｃ１は、書き込み要求に関わるデータの論理アドレスのアクセスレンジの広狭のレベルを判定する。アクセスパターン解析部２３０ｃ１は、一定期間に受信した複数の書き込み要求それぞれに係るアクセスレンジの最小値、平均値、中央値などを、アクセスレンジとして判定してよい。判定して得られたアクセスレンジに応じて、最適化アクセス生成部２３０ａ１は、書き込みモードを設定する。

図１０は、アクセスレンジと書き込みモードとの対応関係の例を示す図である。図１０において、点線の矢印Ａ１で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第１の範囲Ｒ１以上の広い範囲に渡っているとき、多値度の高いＰＬＣあるいはＱＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

また、点線の矢印Ａ２で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第２の範囲Ｒ２（第１の範囲Ｒ１より狭い）以下の狭い範囲に渡っているとき、多値度の低いＳＬＣモードあるいはＭＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

点線の矢印Ａ３で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第１の範囲Ｒ１未満でかつ第２の範囲Ｒ２を超える範囲に渡っているとき、ＴＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

図１１は、アクセスレンジと書き込みモードとの対応関係の他の例を示す図である。図１１において、点線の矢印Ａ１１で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第１の範囲Ｒ１１以上の広い範囲に渡っているとき、多値度の最も高いＰＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

また、点線の矢印Ａ１２で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第２の範囲Ｒ１２（第１の範囲Ｒ１１より狭い）以上でかつ第１の範囲Ｒ１１未満のやや広い範囲に渡っているとき、多値度の高いＱＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

さらに、点線の矢印Ａ１３で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第３の範囲Ｒ１３（第２の範囲Ｒ１２より狭い）以下で第４の範囲Ｒ１４（第３の範囲Ｒ１３より狭い）を超えるやや狭い範囲に渡っているとき、多値度の低いＭＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

また、点線の矢印Ａ１４で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第４の範囲Ｒ１４以下の最も狭い範囲に渡っているとき、多値度の最も低いＳＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

点線の矢印Ａ１５で示すように、ホスト機器３００からの書き込み要求に係るデータの論理アドレスが論理アドレス空間において第２の範囲Ｒ１２未満でかつ第３の範囲Ｒ１３を超える範囲に渡っているとき、ＴＬＣモードでデータを不揮発性メモリ１００に書き込むように、書き込みモードが設定される。

図１２は、プロセッサ２３０による書き込みモード設定処理の手順の例を示すフローチャートである。

プロセッサ２３０の最適化アクセス生成部２３０ａ１は、アクセスパターン受信回路２１０ａ又はアクセスパターン解析部２３０ｃ１から、アクセスパターン情報ＡＰＩを取得する。最適化アクセス生成部２３０ａ１は、取得したアクセスパターン情報ＡＰＩで示されるアクセスレンジが広域であるかを判定する（Ｓ２１）。アクセスレンジが広域である場合（Ｓ２１：ＹＥＳ）、プロセッサ２３０の論物変換アクセス生成部２３０ｂ１は、新たなデータをＱＬＣ又はＰＬＣモードで不揮発性メモリ１００に書き込む（Ｓ２２）。

アクセスレンジが広域でない場合（Ｓ２１：ＮＯ）、最適化アクセス生成部２３０ａ１は、アクセスレンジが狭域であるかを判定する（Ｓ２３）。アクセスレンジが狭域である場合（Ｓ２３：ＹＥＳ）、プロセッサ２３０は、新たなデータをＳＬＣ又はＭＬＣモードで不揮発性メモリ１００に書き込む（Ｓ２４）。

アクセスレンジが狭域でない場合（Ｓ２３：ＮＯ）、最適化アクセス生成部２３０ａ１は、新たなデータをＴＬＣモードで不揮発性メモリ１００に書き込む（Ｓ２５）。Ｓ２２，Ｓ２４又はＳ２５の後、処理は、Ｓ２１に進む。

上述した実施形態によれば、当初想定して規定したワークロードのアクセスレンジと異なるワークロードのアクセスレンジでメモリシステム１が使用された場合であっても、所定の指標、例えばＴＢＷ（Ｔｏｔａｌ Ｂｙｔｅ Ｗｒｉｔｔｅｎ）、ＤＷＰＤ（Ｄｒｉｖｅ Ｗｒｉｔｅ Ｐｅｒ Ｄａｙ）を満たすことができる。

以上のように、本実施形態によれば、ワークロードにおけるアクセスパターン（本実施形態では、アクセスレンジ（書き込み要求に関わるユーザデータの論理アドレスの広狭））に応じて寿命の最適化が可能なメモリシステムを提供することができる。例えば、メモリシステムの実使用におけるワークロードのアクセスレンジが当初想定して規定したワークロードのアクセスレンジと異なっている場合であっても、メモリシステムの寿命が短くなるのを抑制することができる。
（第３実施形態）

第１及び第２の実施形態では、それぞれアクセスパターンとして、ユーザデータのアクセスサイズ、あるいはアクセスレンジが用いられているが、第３実施形態では、ユーザデータの書き換え頻度がアクセスパターンとして用いられる。

第３実施形態のメモリシステムの構成要素のうち、第２実施形態のメモリシステムと同じ構成要素については詳細な説明を省略し、異なる構成要素について詳述する。

メモリシステム１に書き込まれるユーザデータは、書き換え頻度の高いデータ（以下、ホットデータという）である場合と、書き換え頻度の低いデータ（以下、コールドデータという）である場合がある。

ホスト機器３００は、メモリシステム１に書き込むデータを、ホットデータとコールドデータに予め区分けしておく。プロセッサ２３０は、不揮発性メモリ１００へのデータの書き込みを行う場合、アクセスパターン（ここでは書き込み頻度）に応じて、書き込みモードを設定する。

すなわち、本実施形態では、メモリコントローラ２００は、データの書き込み要求を受信して不揮発性メモリ１００へのデータの書き込みを行うと共に、アクセスパターン情報としての書き換え頻度（アクセスパターン）に応じて、不揮発性メモリ１００へデータを書き込む際の各メモリセルの多値度を設定する。

本実施形態の場合、ホットデータであるか、コールドデータであるかに応じて、書き込みモードが設定される。多値度は、データの書き換え頻度が高ければ、高くなるように設定される。すなわち、書き込まれるユーザデータがホットデータである場合、データの書き換え頻度が高いため、プロセッサ２３０は、書き込みモードを多値度の高いＰＬＣモードあるいはＱＬＣモードにしてデータを書き込む。また、書き込まれるユーザデータがコールドデータである場合、データの書き換え頻度が低く長い時間記憶しておく必要があるので、プロセッサ２３０は、書き込みモードを多値度の低いＳＬＣモードあるいはＭＬＣモードにしてデータを書き込む。

本実施形態のメモリシステムの構成は、図８を参照して説明した構成と同じである。但し、ホスト機器３００からは、書き込みデータがホットデータであるか、コールドデータあるかを示すアクセスパターン情報ＡＰＩがメモリシステム１へ通知される。書き込みデータがホットデータであるかコールドデータであるかのアクセスパターン情報ＡＰＩは、書き込み要求中に含まれる。

なお、本実施形態においても、プロセッサ２３０が、ホスト機器３００からの書き込みデータを監視し、書き込みデータがホットデータかコールドデータかを判定するようにしてもよい。この場合、メモリシステムの構成は、図９に示す構成と同じである。例えば、アクセスパターン解析部２３０ｃ１は、書き込む要求に係る論理アドレスを監視し、同じ論理アドレスに対するデータの書き込み回数が所定期間内に第１の所定数以上であるとき、その論理アドレスのデータをホットデータであると判定する。また、アクセスパターン解析部２３０ｃ１は、同じ論理アドレスに対するデータの書き込み回数が所定期間内に第２の所定数未満であるとき、その論理アドレスのデータをコールドデータであると判定する。

書き込みデータがホットデータかコールドデータかの判定結果の情報は、例えばＲＡＭ２２０に記憶されてもよい。判定結果の情報は、例えば論理アドレス毎にホットデータかあるいはコールドデータかを示す情報を含む。よって、書き込み要求を受信したときに、判定結果の情報を参照して、最適化アクセス生成部２３０ａ１は、書き込みモードを決定することができる。

最適化アクセス生成部２３０ａ１は、アクセスパターン受信回路２１０ａ又はアクセスパターン解析部２３０ｃ１からアクセスパターン情報ＡＰＩを受信する。最適化アクセス生成部２３０ａ１は、アクセスパターン情報ＡＰＩに応じた書き込みモード信号ＭＤを論物変換アクセス生成部２３０ｂ１へ出力する。

ホットデータは、書き込まれた後、直ぐに書き換えられるため、メモリシステム１は、ホットデータを長い期間保持する必要が無い。すなわち、不揮発性メモリ１００に格納されたホットデータの信頼性は、比較的低くてよい。よって、ホットデータの場合、プロセッサ２３０は、ＰＬＣ、ＱＬＣなどの多値度の高い書き込みモードでデータを不揮発性メモリ１００に書き込む。

コールドデータは、低頻度に書き込まれるデータである。メモリシステム１は、コールドデータを長い期間保持する必要がある。すなわち、不揮発性メモリ１００に格納されたコールドデータの信頼性は、比較的高い必要がある。よって、コールドデータの場合、プロセッサ２３０は、書き込みモードを多値度の低いＳＬＣモードあるいはＭＬＣモードでデータを不揮発性メモリ１００に書き込む。

書き込みデータがホットデータでもコールドデータでもない場合、プロセッサ２３０は、ＴＬＣモードでデータを不揮発性メモリ１００に書き込む。

また、ホットデータ及びコールドデータの各々についてレベルを２つ設け、例えば、ホットデータのレベルが書き換え頻度が最も高いレベルＨ１である場合は、多値度の最も高いＰＬＣモードを書き込みモードとし、ホットデータのレベルがＨ１の次に書き換え頻度が高いレベルＨ２である場合は、次に多値度の高いＱＬＣモードを書き込みモードとするようにしてもよい。コールドデータのレベルが書き換え頻度が最も低いレベルＣ１である場合は、多値度の最も低いＳＬＣモードを書き込みモードとし、コールドデータのレベルがＣ１の次に書き換え頻度が低いレベルＣ２である場合は、次に多値度の低いＭＬＣモードを書き込みモードとするようにしてもよい。書き込みデータがレベルＨ１，Ｈ２，Ｃ１，Ｃ２でない場合、プロセッサ２３０は、ＴＬＣモードでデータを不揮発性メモリ１００に書き込む。

書き込んだデータがホットデータであるかコールドデータであるかは、論理アドレス毎に、ＲＡＭ２２０中のテーブルデータにより管理される。テーブルデータは、論理アドレス毎にホットデータかあるいはコールドデータかを示す情報を含む。

図１３は、プロセッサ２３０による書き込みモード設定処理の手順の例を示すフローチャートである。

プロセッサ２３０の最適化アクセス生成部２３０ａ１は、アクセスパターン受信回路２１０ａ又はアクセスパターン解析部２３０ｃ１から、アクセスパターン情報ＡＰＩを取得する。最適化アクセス生成部２３０ａ１は、取得したアクセスパターン情報ＡＰＩで示される書き込みデータがホットデータであるかを判定する（Ｓ３１）。

書き込みデータがホットデータであるときは（Ｓ３１：ＹＥＳ）、プロセッサ２３０は、書き込みモードをＰＬＣ又はＱＬＣモードに設定し、新たなデータをＰＬＣ又はＱＬＣモードで不揮発性メモリ１００に書き込む（Ｓ３２）。

書き込みデータがホットデータでないときは（Ｓ３１：ＮＯ）、最適化アクセス生成部２３０ａ１は、書き込みデータがコールドデータであるかを判定する（Ｓ３３）。

書き込みデータがコールドデータであるときは（Ｓ３３：ＹＥＳ）、プロセッサ２３０は、書き込みモードをＳＬＣ又はＭＬＣモードに設定し、新たなデータをＳＬＣ又はＭＬＣモードで不揮発性メモリ１００に書き込む（Ｓ３４）。

書き込みデータがコールドデータでないときは（Ｓ３３：ＮＯ）、プロセッサ２３０は、書き込みモードをＴＬＣモードに設定し、新たなデータをＴＬＣモードで不揮発性メモリ１００に書き込む（Ｓ３５）。

よって、メモリシステム１において、書き込みデータがホットデータであるときは、プロセッサ２３０は、ＰＬＣモード（あるいはＱＬＣモード）でユーザデータを不揮発性メモリ１００へ書き込む。また、書き込みデータがコールドデータであるときは、プロセッサ２３０は、ＳＬＣモード（あるいはＭＬＣモード）でユーザデータを不揮発性メモリ１００へ書き込む。

なお、書き込みデータがホットデータであっても、書き込み速度を重視する場合は、ＳＬＣモード（あるいはＭＬＣモード）でユーザデータを不揮発性メモリ１００へ書き込むようにしてもよい。

なお、データの重要度（ここでは一時性）に応じて、書き込みモードを設定するようにしてもよい。一時性は、データの保持期間に関し、データの保持期間が短いデータは、重要度が低く、データの保持期間が長いデータは、重要度が高い。

例えば、ホスト機器３００から受信するユーザデータが重要度の低い一次データ（キャッシュデータなど）であるときは、メモリコントローラ２００は、ＳＬＣモード（あるいはＭＬＣモード）でユーザデータを不揮発性メモリ１００へ書き込む。ホスト機器３００から受信するユーザデータが一次データ（キャッシュデータなど）でないときは、メモリコントローラ２００は、ＰＬＣモード（あるいはＱＬＣモード）でユーザデータを不揮発性メモリ１００へ書き込む。

上述した例では、書き込みデータがホットデータ（あるいはコールドデータ）であるか、あるいはデータの重要度に応じて、書き込みモードを設定しているが、パトロール動作におけるリフレッシュライトを行うか否かのクライテリアを設定するようにしてもよい。すなわち、メモリコントローラ２００は、データの書き込み要求を受信して不揮発性メモリ１００へのデータの書き込みを行うと共に、アクセスパターン（書き換え頻度またはデータの重要度）に応じて、不揮発性メモリ１００に対するパトロールリードにおけるリフレッシュライトのクライテリアを変更するようにしてもよい。クライテリアは、データの書き換え頻度が高ければ又はデータの重要性が低ければ、リフレッシュライトが行われ難くなるように設定される。

パトロールリードによってリフレッシュライトが必要と判定されたデータについては、既存のデータが無効化され、同じデータが別のページに書き込まれる。しかし、同じデータの書き込みは、ストレージ装置の短寿命化に繋がる。

そこで、本実施形態では、ホットデータあるいは非重要データに対しては、リフレッシュライトのクライテリアのレベルを上げて、リフレッシュライトが行われ難くされる。これにより、ストレージ装置の短寿命化を抑制することができる。

上述した実施形態によれば、当初想定して規定したワークロードにおけるデータの書き換え頻度と異なるワークロードにおけるデータの書き換え頻度でメモリシステムが使用された場合であっても、所定の指標、例えばＴＢＷ（Ｔｏｔａｌ Ｂｙｔｅ Ｗｒｉｔｔｅｎ）、ＤＷＰＤ（Ｄｒｉｖｅ Ｗｒｉｔｅ Ｐｅｒ Ｄａｙ）を満たすことができる。

以上のように、本実施形態によれば、ワークロードにおけるアクセスパターン（本実施形態では、ホットデータなどであるか否か）に応じて寿命の最適化が可能なメモリシステムを提供することができる。例えば、メモリシステムの実使用におけるワークロードにおけるデータの書き換え頻度が所定のワークロードにおけるデータの書き換え頻度と異なっている場合であっても、メモリシステムの寿命が短くなるのを抑制することができる。
（第４実施形態）

第１、第２及び第３実施形態では、ホスト機器３００のアクセスパターンとして、ユーザデータのアクセスサイズ、アクセスレンジ、および書き換え頻度がそれぞれ用いられるが、本実施形態では、フラッシュ要求パターンがアクセスパターンとして用いられる。

第４実施形態のメモリシステムの構成要素のうち、第１実施形態のメモリシステムと同じ構成要素については詳細な説明を省略し、異なる構成要素について詳述する。

バッファメモリ２４０には、書き込みデータが所定量ＴＨを超えるまで一時的に格納される。バッファメモリ２４０の書き込みデータのデータ量が所定量ＴＨを超えると、不揮発性メモリ１００への書き込み処理が実行される。書き込み処理により、バッファメモリ２４０に蓄積されているデータは、不揮発化される。

ところが、バッファメモリ２４０にデータが一時的に格納されている状態で、メモリシステム１への電力の供給がオフになると、バッファメモリ２４０は、揮発性メモリであるため、そのデータは失われる。その結果、ホスト機器３００が書き込みを要求したデータが不揮発性メモリ１００に書き込まれていない状態（以下、巻き戻り現象という）が発生する。そのため、巻き戻り現象の発生を許容する許容量ＡＭ（巻き戻り許容量）が、メモリシステム１の仕様に規定される。

一方で、ホスト機器３００は、フラッシュ（Ｆｌｕｓｈ）要求（フラッシュコマンド）をメモリシステム１へ送信することができる。フラッシュ要求は、バッファメモリ２４０に蓄積されているデータを、バッファメモリ２４０に蓄積されているデータの量に関わらず、強制的に不揮発性メモリ１００へ書き込む（すなわち不揮発化を行う）ことを要求するコマンドである。

メモリシステム１は、フラッシュ要求を受信すると、フラッシュ処理を実行する。フラッシュ処理により、バッファメモリ２４０に蓄積されているデータは、その量に関わらず、強制的に不揮発性メモリ１００へ書き込まれる。言い換えれば、フラッシュ要求は、バッファメモリ２４０に格納されている全ての未書き込みデータの不揮発化処理の実行を、メモリシステム１に要求する。例えば、ホスト機器３００は、メモリシステム１へフラッシュ要求を定期的に送信することによって、上述した巻き戻り現象を抑制することができる。

しかし、フラッシュ要求が頻繁に実行され、かつフラッシュ処理におけるデータのサイズが所定量ＴＨ以下である場合、結果としてメモリシステムの寿命の短命化に繋がる。

さらに、図６を参照して第１の実施形態でも述べたように、フラッシュ要求により書き込まれるデータ「Ａ」が、書き込み管理単位ＷＭＵよりも小さい場合は、書き換えられないデータ「Ｂ」についてのプログラム・イレース（ＰＥ）サイクルが発生して、ストレージ寿命がさらに短くなってしまう。

そこで、本実施形態では、フラッシュ要求を受信したときに、メモリシステム１は、バッファメモリ２４０に蓄積されているデータ量が所定の閾値以下の場合は、フラッシュ処理を実行しない。また、フラッシュ要求を受信したときに、メモリシステム１は、バッファメモリ２４０に蓄積されているデータ量が所定の閾値を超えている場合は、フラッシュ処理を実行する。本実施形態では、この所定の閾値は、許容量ＡＭである。

すなわち、メモリコントローラ２００は、不揮発性メモリ１００へのデータの書き込み要求を受信すると、データをバッファメモリ２４０（データバッファ）に一時的に格納する。メモリコントローラ２００は、バッファメモリ２４０に格納されたデータの量が所定量ＴＨを超えるとバッファメモリ２４０に格納されたデータを不揮発性メモリ１００への書き込む書き込み処理を行う。さらに、メモリコントローラ２００は、ホスト機器３００からフラッシュ要求を受信したときに、バッファメモリ２４０に格納されたデータの量に応じてフラッシュ処理の実行を制御する。

メモリコントローラ２００は、フラッシュ要求を受信したときのバッファメモリ２４０に格納されたデータの量が許容量ＡＭ以下の場合は、フラッシュ処理を実行しない。メモリコントローラ２００は、フラッシュ要求を受信したときのそのデータ量が許容量ＡＭを超えている場合は、フラッシュ処理を実行する。ここで、許容量ＡＭは、メモリシステム１への電力の供給がオフされたときに、データバッファ（バッファメモリ２４０）に格納されたデータが不揮発化されないことを許容できる量に基づいて設定される。

プロセッサ２３０は、バックグラウンドで、データバッファに格納されたデータの不揮発化を行うフラッシュ処理を実行する。フラッシュ処理の実行タイミングが、データバッファに格納されたデータの量に応じて制御される。

図１４は、本実施形態に係る寿命最適化処理を説明するためのブロック図である。図１４は、コントローラ２００における寿命最適化の処理に関わる機能ブロックのみを示し、他の機能に関わる機能ブロックは省略している。

ホスト機器３００は、所定のタイミングで、フラッシュ要求ＦＲをメモリシステム１へ送信する。

プロセッサ２３０は、フラッシュ処理部２３０ｅとして機能する。最適化アクセス生成部２３０ａは、ホスト機器３００からフラッシュ要求ＦＲを受信すると、フラッシュ処理部２３０ｅへフラッシュ処理の実行を指示するコマンドＦＡを出力するかを判定する。

最適化アクセス生成部２３０ａは、バッファメモリ２４０中の書き込みデータの量と許容量ＡＭとの比較を行う。書き込みデータの量が許容量ＡＭを超えているとき、最適化アクセス生成部２３０ａは、フラッシュ処理部２３０ｅへコマンドＦＡを出力する。書き込みデータの量が許容量ＡＭ以下のとき、最適化アクセス生成部２３０ａは、フラッシュ処理部２３０ｅへコマンドＦＡを出力しない。

フラッシュ処理部２３０ｅは、コマンドＦＡを受信すると、フラッシュコマンドＦＣを論物変換アクセス生成部２３０ｂへ出力する。論物変換アクセス生成部２３０ｂは、フラッシュコマンドＦＣを受信すると、バッファメモリ２４０中の書き込みデータの不揮発化を行う。

なお、上述した例では、フラッシュ要求ＦＲを受信したときに、バッファメモリ２４０に蓄積されているデータ量と許容量ＡＭとを比較して、フラッシュ処理の実行が制御されているが、許容量ＡＭに代えて、メモリシステム１の電源オン保証時間を用いて、フラッシュ処理の実行が制御されるようにしてもよい。

電源オン保証時間は、メモリシステム１への電力の供給が保証される時間である。フラッシュ要求を受信したときに、バッファメモリ２４０内の書き込みデータの量が、電源オン保証時間に対応するデータ量と比較される。メモリシステム１は、バッファメモリ２４０内の書き込みデータの量が、メモリシステム１に実装される蓄電装置（図示しない）から供給される電力を用いて電源オン保証時間内に不揮発化可能なデータ量以下である場合は、フラッシュ処理を実行しない。メモリシステム１は、バッファメモリ２４０内の書き込みデータの量が、蓄電装置から供給される電力を用いて電源オン保証時間内に不揮発化可能なデータ量を超えている場合は、フラッシュ処理を実行する。

図１５は、プロセッサ２３０によるフラッシュ処理の手順の例を示すフローチャートである。本実施形態に係るフラッシュ処理では、バッファメモリ２４０内のデータの量が巻き戻り許容量以下であるかが判定される。

プロセッサ２３０は、ホスト機器３００から、巻き戻り許容量を設定するコマンドを受信する（Ｓ４０）。プロセッサ２３０は、ホスト機器３００からフラッシュ要求を受信したかを判定する（Ｓ４１）。フラッシュ要求を受信しない場合（Ｓ４１：ＮＯ）、プロセッサ２３０は、Ｓ４１の判定を繰り返す。

フラッシュ要求を受信した場合（Ｓ４１：ＹＥＳ）、プロセッサ２３０は、内部メモリデータ（バッファメモリ２４０内の書き込みデータ）の量が巻き戻り許容量以下であるかを判定する（Ｓ４２）。

内部メモリデータの量が巻き戻り許容量以下である場合（Ｓ４２：ＹＥＳ）、プロセッサ２３０は、受信したフラッシュ要求を無視し（Ｓ４３）、処理は、Ｓ４１に進む。

内部メモリデータの量が巻き戻り許容量を超える場合（Ｓ４２：ＮＯ）、プロセッサ２３０は、内部メモリデータを不揮発性メモリ１００に書き込む（Ｓ４４）。その後、プロセッサ２３０は、論物アドレス変換テーブルＬＵＴを更新する（Ｓ４５）。Ｓ４５の後、処理は、Ｓ４１に進む。

図１６は、プロセッサ２３０によるフラッシュ処理の手順の例を示すフローチャートである。本実施形態の変形例に係るフラッシュ処理では、内部メモリデータが電源オン保証時間内に不揮発化が可能であるかが判定される。

図１６において、図１５の処理と同じ処理については、同じステップ（Ｓ）番号が用いられている。

プロセッサ２３０は、ホスト機器３００から、電源オン保証時間を設定するコマンドを受信する（Ｓ５０）。プロセッサ２３０は、フラッシュ要求を受信した場合（Ｓ４１：ＹＥＳ）、内部メモリデータが電源オン保証時間内に不揮発化が可能であるかを判定する（Ｓ４２１）。

内部メモリデータが電源オン保証時間内に不揮発化が可能でない場合（Ｓ４２１：Ｎｏ）、プロセッサ２３０は、内部メモリデータを不揮発性メモリ１００に書き込む（Ｓ４４）。その他の処理は、図１５と同じである。

上述した実施形態によれば、当初想定して規定したワークロードにおけるフラッシュ要求パターンと異なるワークロードにおけるフラッシュ要求パターンでメモリシステムが使用された場合であっても、所定の指標、例えばＴＢＷ（Ｔｏｔａｌ Ｂｙｔｅ Ｗｒｉｔｔｅｎ）、ＤＷＰＤ（Ｄｒｉｖｅ Ｗｒｉｔｅ Ｐｅｒ Ｄａｙ）を満たすことができる。

以上のように、本実施形態によれば、ワークロードにおけるアクセスパターン（本実施形態では、フラッシュ要求パターン）に応じて寿命の最適化が可能なメモリシステムを提供することができる。例えば、メモリシステムの実使用におけるワークロードにおけるフラッシュ要求パターンが所定のワークロードにおけるフラッシュ要求パターンと異なっている場合であっても、メモリシステムの寿命が短くなるのを抑制することができる。

以上のように、上述した各実施形態によれば、アクセスパターンに応じて寿命の最適化が可能なメモリシステムを提供することができる。

なお、上述した各実施形態では、書き込み管理単位設定処理などは、ホスト機器３００からアクセスパターン情報を受信した時に、あるいは解析によりアクセスパターン情報を取得した時に実行されるが、受信したあるいは取得した後の所定のタイミング時に実行するようにしてもよい。例えば、書き込み管理単位設定処理の実行タイミングは、アクセスサイズを含むアクセスパターン情報を受信した後、あるいはアクセスパターン解析部２３０ｃによりアクセスサイズが検出された後、ホスト機器３００から別途受信する書き込み管理単位設定処理の実行を指示する指示信号により指定された時でもよい。

さらになお、書き込み管理単位設定処理の実行タイミングは、メモリシステム１の寿命に基づいて設定された時でもよい。例えば、その実行タイミングは、メモリシステム１の書き込み寿命の指標における所定の値のタイミング（ストレージ装置の書き込み寿命の指標の１０％おきのタイミング）のタイミングであってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ メモリシステム、１００ 不揮発性メモリ、１１０ メモリセルアレイ、１２０ ロウデコーダ、１３０ ドライバ、１４０ カラムデコーダ、１５０ アドレスレジスタ、１６０ コマンドレジスタ、１７０ シーケンサ、２００ メモリコントローラ、２１０ ホストインターフェース回路、２１０ａ アクセスパターン情報受信回路、２３０ プロセッサ、２３０ａ、２３０ａ１ 最適化アクセス生成部、２３０ｂ、２３０ｂ１ 論物変換アクセス生成部、２３０ｃ、２３０ｃ１ アクセスパターン解析部、２３０ｅ フラッシュ処理部、２４０ バッファメモリ、２５０ ＮＡＮＤインターフェース回路、２５０ａ 書き込みインターフェース、２５０ｂ 読み出しインターフェース、２６０ ＥＣＣ回路、３００ ホスト機器

Claims (10)

1. 不揮発性メモリと、
   ホストからデータの書き込み要求を受信し、前記データのサイズに応じて、前記データに関連付けられた論理アドレスと、前記データが書き込まれる前記不揮発性メモリの物理アドレスとの変換である論物アドレス変換の単位を設定するメモリコントローラと、
   を有する、メモリシステム。
2. 前記メモリコントローラは、前記サイズに一致するように、前記論物アドレス変換の前記単位を設定する、
   請求項１に記載のメモリシステム。
3. 前記メモリコントローラは、第１の期間内に受信した複数の前記書き込み要求で指定される前記データのサイズのうち、最も小さいサイズに一致するように、前記論物アドレス変換の前記単位を設定する、
   請求項１に記載のメモリシステム。
4. 前記メモリコントローラは、前記論物アドレス変換の前記単位を第１の単位から前記第１の単位よりも大きい第２の単位に変更する場合、前記第２の単位に合わせて前記論物アドレス変換のための論物アドレス変換テーブルを書き換えると共に、前記不揮発性メモリに記憶されているデータを読み出し、前記読み出したデータに関連付けられた論理アドレスが、前記第２の単位で前記不揮発性メモリの物理アドレスへ変換されるように、前記読み出したデータを前記不揮発性メモリへ書き込む、
   請求項１に記載のメモリシステム。
5. メモリセルを含む不揮発性メモリと、
   ホストからデータの書き込み要求を受信し、前記書き込み要求で指定される前記データの論理アドレスの範囲、または、前記データの書き換え頻度に応じて、前記データが書き込まれる前記メモリセルの多値度を設定するメモリコントローラと、
   を有する、メモリシステム。
6. 前記メモリコントローラは、前記論理アドレスの範囲が第１の範囲である場合に前記多値度として第１の値を設定し、前記論理アドレスの範囲が前記第１の範囲より広い第２の範囲である場合に前記多値度として前記第１の値よりも大きい第２の値を設定する、
   請求項５に記載のメモリシステム。
7. 前記メモリコントローラは、前記書き換え頻度が第１の頻度である場合に前記多値度として第１の値を設定し、前記書き換え頻度が前記第１の頻度より高い第２の範囲である場合に前記多値度として前記第１の値よりも大きい第２の値を設定する、
   請求項５に記載のメモリシステム。
8. 不揮発性メモリと、
   揮発性のデータバッファと、
   前記データバッファに格納されたデータを前記不揮発性メモリに書き込むフラッシュ要求をホストから受信したときに、前記データの量に応じて前記フラッシュ要求に関わるフラッシュ処理を実行するか否かを決定する、メモリコントローラと、
   を有する、メモリシステム。
9. 前記メモリコントローラは、前記フラッシュ要求を受信したときの前記データの量が第１の量以下の場合は、前記フラッシュ処理を実行せず、前記フラッシュ要求を受信したときの前記データの量が前記第１の量を超えている場合は、前記フラッシュ処理を実行する、
   請求項８に記載のメモリシステム。
10. 蓄電装置をさらに有し、
    前記メモリコントローラは、
    前記ホストから第１のコマンドを受信し、前記第１のコマンドで指定された量に基づいて前記第１の量を設定し、または、
    前記ホストから第２のコマンドを受信し、前記メモリシステムへの電力の供給がオフされた後に、前記第２のコマンドで指定された電源オン保証時間内に、前記蓄電装置から供給される電力を用いて前記データバッファに格納された前記データを不揮発化することが可能な量、に基づいて前記第１の量を設定する、
    請求項９に記載のメモリシステム。

Images