JP2022117063A - 負荷駆動制御装置 - Google Patents

Abstract

【課題】ＩＣの構成の共通化を図りつつ、ＥＭＩノイズの低減とスイッチング損失の低減とを両立できる負荷駆動制御装置を提供する。【解決手段】ドライバ素子を制御するプリドライバ回路２０は、ドライバ素子からの電流スロープの傾きの制御と、ドライバ回路からの電圧スロープの傾きの制御とをそれぞれ独立して行うスロープ制御回路を有する。コントローラ３０は、複数の電流制御信号から選択した電流制御信号と、複数の電圧制御信号から選択した電圧制御信号とをプリドライバ回路２０にそれぞれ出力することで、ドライバ素子からの電流スロープ及びドライバ回路からの電圧スロープをそれぞれ制御する。【選択図】図５

Description

ここに開示された技術は、負荷駆動制御装置に関する技術分野に属する。

車両に搭載されたソレノイド（負荷）は、一般に、ドライバ用トランジスタをＰＷＭ（Pulse Width Modulation）制御によりオン／オフすることで駆動される。ドライバ用トランジスタをオン／オフする際には、スイッチング損失を低減するために、ソレノイドを駆動するための電流及び電圧を出来る限り早く切り換えることが求められている。

しかしながら、スイッチング速度を高くすると、急峻な電流変化と寄生インダクタンスにより発生する誘導起電力や、出力電圧の高周波成分によるＥＭＩ（Electro Magnetic Interference）ノイズを大きくする原因となってしまう。そのため、ＥＭＩノイズとスイッチング損失との両方を出来る限り低減させるための試みがされている。

例えば、特許文献１には、ドライバ用トランジスタをオンオフする電流源の電流量を調整することで負荷を駆動する出力電圧の立ち上がり及び立ち下がりの傾きを変える負荷駆動制御装置が開示されている。

米国特許第８２５８８２２号明細書

ところで、例えば、車両に搭載されたデバイスを駆動するドライバ回路の場合、車両のボディ構成等によりドライバ回路に接続されるワイヤーハーネスの配置が異なる。ワイヤーハーネスの配置が異なると、ワイヤーハーネスの長さが変化して、ワイヤーハーネスの寄生インダクタ等による誘導起電力が変化するため、デバイスに出力される出力電圧の波形が変化する。また、車両のボディ構成等によりドライバ回路の配置が異なると、スイッチング等により発生する熱の放熱構造が異なり、ドライバ回路で許容される発熱量が変化する。このため、ＥＭＩノイズの低減とスイッチング損失の低減とを両立するためには、車両毎、さらには車両内におけるドライバ回路の配置毎に適切な電流波形及び電圧波形となるように合わせ込む必要がある。一方で、ドライバ回路を搭載したＩＣ（Integrated Circuit）については、出来る限り共通化を図って生産性を向上させたいという要求もある。

また、特許文献１では、出力電圧の立ち上がり及び立ち下がりの傾きを変えるようにしているが、スイッチング損失は、ドライバ素子にかかる電圧とドライバ素子を流れる電流との積であるため、出力電流についても考慮する必要がある。ＥＭＩノイズの低減とスイッチング損失の低減とを両立させるには、改良の余地がある。

ここに開示された技術は斯かる点に鑑みてなされたものであり、その目的とするところは、ＩＣの構成の共通化を図りつつ、ＥＭＩノイズの低減とスイッチング損失の低減とを両立できる負荷駆動制御装置を提供することにある。

前記課題を解決するために、ここに開示された技術では、負荷駆動制御装置を対象として、負荷を駆動するドライバ回路と、前記ドライバ回路を駆動するためのプリドライバ回路と、前記プリドライバ回路に制御信号を出力することで、前記ドライバ回路の駆動状態を制御するコントローラと、を備え、前記ドライバ回路は、ハイサイド側ドライバ素子とローサイド側ドライバ素子とを有し、前記プリドライバ回路は、前記ハイサイド側ドライバ素子及び前記ローサイド側ドライバ素子の少なくとも一方から出力される出力電流の立ち上がり及び立ち下がりである電流スロープの傾きの制御、及び前記ドライバ回路から出力される出力電圧の立ち上がり及び立ち下がりである電圧スロープの傾きの制御を、それぞれ独立して行うスロープ制御回路を有し、前記コントローラは、電流スロープのパターン毎に設定された複数の電流制御信号から選択した電流制御信号と、電圧スロープのパターン毎に設定された複数の電圧制御信号から選択した電圧制御信号とを前記プリドライバ回路にそれぞれ出力することで、前記電流スロープ及び前記電圧スロープをそれぞれ制御する、という構成とした。

この構成によると、コントローラは、負荷駆動制御装置が搭載された機器に応じて、複数の電流スロープのパターンと複数の電圧スロープのパターンとから最適なパターンを選択すればよい。各パターンを示す制御信号は、ＩＣ内の記憶装置に記憶させたものでもよいし、マイコン等のＩＣ外部のコントローラから取得してもよい。これにより、ＩＣそのものの構成は共通にしつつ、機器毎にＥＭＩノイズの低減とスイッチング損失の低減とを両立することができる。

前記負荷駆動制御装置において、前記プリドライバ回路は、前記ハイサイド側ドライバ素子を駆動するためのハイサイド側プリドライバ回路と、前記ローサイド側ドライバ素子を駆動するためのローサイド側プリドライバ回路と、を有し、前記スロープ制御回路は、前記ハイサイド側プリドライバ回路に設けられ、前記ハイサイド側ドライバ素子から出力される出力電流の立ち上がり及び立ち下がりである電流スロープの傾きの制御、及び前記ドライバ回路から出力される出力電圧の立ち上がり及び立ち下がりである電圧スロープの傾きの制御を、それぞれ独立して行う。

すなわち、特にハイサイド側ドライバ素子の動作が、ＥＭＩノイズ及びスイッチング損失に関係する。このため、ハイサイド側プリドライバ回路にスロープ制御回路を設けて、電流スロープ及び電圧スロープを制御することで、ＥＭＩノイズの低減とスイッチング損失の低減との両立を効果的に実現することができる。

前記負荷駆動制御装置において、前記コントローラに電気的に接続され、前記複数の電流制御信号及び前記複数の電圧制御信号を記憶する記憶装置を更に備え、前記コントローラは、前記記憶装置に記憶された前記複数の電流制御信号及び前記複数の電圧制御信号から所望の電流制御信号及び電圧制御信号を読み込んで、前記プリドライバ回路にそれぞれの制御信号を出力する、という構成でもよい。

この構成によると、ドライバ回路内のみで制御が完結するため、電流スロープ及び電圧スロープを精度良く制御することができる。

前記記憶装置を備える負荷駆動制御装置において、前記記憶装置は、前記複数の電流制御信号と前記複数の電圧制御信号との組み合わせを予め記憶しており、前記コントローラは、前記記憶装置から前記電流制御信号と前記電圧制御信号との組み合わせを読み込んで、前記プリドライバ回路にそれぞれの制御信号を出力する、という構成でもよい。

この構成によると、コントローラは、電流制御信号と電圧制御信号との組み合わせを選択するだけでよいので、ドライバ回路の制御を簡易化することができる。

前記負荷駆動制御装置の一実施形態では、前記コントローラは、前記電流スロープ及び前記電圧スロープの各期間に対して、前記電流スロープを制御する電流スロープ制御期間と前記電圧スロープを制御する電圧スロープ制御期間とを、互いの期間が重複しないようにそれぞれ制御し、さらに前記コントローラは、前記電流スロープ制御期間において前記電流スロープを制御するように前記スロープ制御回路に制御信号を出力するとともに、前記電圧スロープ制御期間において前記電圧スロープを制御するように前記スロープ制御回路に制御信号を出力する。

すなわち、出力電流の立ち上がり及び立ち下がりの期間と、出力電圧の立ち上がり及び立ち下がりの期間とは異なるため、電流スロープ制御期間と電圧スロープ制御期間とを重複しないように設定することができる。これにより、電流スロープと電圧スロープとをそれぞれ制御することができる。したがって、機器毎に適切な電流スロープ及び電圧スロープとなるように合わせ込むことができ、ＥＭＩノイズの低減とスイッチング損失の低減とをより効果的に実現することができる。

前記一実施形態では、前記コントローラは、前記ドライバ素子をオンするときには、前記電流スロープ制御期間の後に、前記電圧スロープ制御期間を設ける一方、前記ドライバ素子をオフするときには、前記電圧スロープ制御期間の後に、前記電流スロープ制御期間を設けるように、前記プリドライバ回路に制御信号を出力する、という構成でもよい。

特に、前記ドライバ素子は、トランジスタであるときには、前記電流スロープ制御期間は、前記ドライバ素子をオンするときには、前記ドライバ素子がオンしてから前記ドライバ素子から出力される電流が負荷電流に到達するまでの期間に設定される一方、前記ドライバ素子をオフするときには、前記電圧スロープ制御期間の後、前記ドライバ素子がオフになるまでの期間に設定され、前記電圧スロープ制御期間は、前記ドライバ素子をオンするとき及びオフするときのミラー期間を含む期間に設定されている、という構成としてもよい。

すなわち、電流スロープ制御期間は、電圧スロープ制御期間と比較して短い。このため、ドライバ用トランジスタをオンするときには、電流スロープの制御を電圧スロープの制御よりも前に行い、ドライバ用トランジスタをオフするときには、電流スロープの制御を電圧スロープの後で行うようにする。これにより、電流スロープを適切に制御しつつ、電圧スロープも出来る限り長い期間で制御することができる。特に、電圧スロープを調整する期間を、ミラー期間を含む期間に設定すれば、電流スロープの制御にほとんど影響を与えずに電圧スロープを制御することができる。この結果、ＥＭＩノイズの低減とスイッチング損失の低減とをより効果的に実現することができる。

以上説明したように、ここに開示された技術によると、電流スロープと電圧スロープを予め記憶されたパターンから選択する構成とすることで、ＩＣそのものの構成は共通にしつつ、機器毎にＥＭＩノイズの低減とスイッチング損失の低減とを両立することができる。

例示的な実施形態１に係る負荷駆動制御装置を構成するＩＣを概略的に示すブロック図である。 ドライバ回路の構成を示す図である。 ハイサイド側トランジスタをオン／オフしたときのタイミングチャートである。 ハイサイド側プリドライバ回路の構成を概略的に示すブロック図である。 ハイサイド側トランジスタのゲート－ソース間電圧及びドレイン－ソース間電、並びに出力電圧の関係を示すタイミングチャートである。 立ち上がり時の電流スロープの傾き及び立ち上がり時の電圧スロープの傾きを調整した結果を示すグラフである。 実施形態２に係る負荷駆動制御装置を構成するＩＣを概略的に示すブロック図である。

以下、例示的な実施形態について、図面を参照しながら詳細に説明する。

（実施形態１）
図１は、本実施形態１に係る負荷駆動制御装置としてのドライバＩＣ（Integrated Circuit）１の構成を概略的に示す。このドライバＩＣ１は、例えば、車両に搭載されている。具体的には、車両に搭載された変速機における油圧調整用のソレノイドバルブ１００を電気的に制御するために用いられる。この場合、ソレノイドバルブ１００が制御対象の負荷に相当する。以下の説明では、ソレノイドバルブ１００が負荷であるとして説明する。尚、本実施形態１に係る負荷駆動制御装置は、ソレノイドバルブ１００に限らず、インジェクタやモータなどの他の負荷を制御する際にも利用することができる。

ドライバＩＣ１は、ソレノイドバルブ１００を実際に駆動させるドライバ回路１０と、ドライバ回路１０の作動を制御するためのプリドライバ回路２０と、該プリドライバ回路２０に制御信号を出力するためのプリドライバコントローラ３０（以下、コントローラ３０という）を有する。本実施形態１では、コントローラ３０には、プリドライバ回路２０の制御に関する設定信号が入力されるようになっている。

ドライバ回路１０は、図２に示すように、ハーフブリッジ回路で構成されている。ドライバ回路１０は、２つのドライバ素子を有する。２つのドライバ素子は、高電圧側に接続されたハイサイド側ドライバ素子１１と、接地側に接続されたローサイド側ドライバ素子１２とを有する。ハイサイド側及びローサイド側ドライバ素子１１，１２は、例えば、ＭＯＳトランジスタでそれぞれ構成されている。以下の説明では、ハイサイド側及びローサイド側ドライバ素子１１，１２として、Ｎ型のＭＯＳトランジスタを採用した場合について説明する。尚、ハイサイド側ドライバ素子１１は、Ｐ型のＭＯＳトランジスタでもよい。また、ローサイド側ドライバ素子１１は、ＭＯＳトランジスタではなく、ダイオードを用いてもよい。

ソレノイドバルブ１００は、ハイサイド側ドライバ素子１１と、ローサイド側ドライバ素子１２とが、互いのオン期間が重複しないように、互い違いにオン／オフされることにより、ハイサイド側及びローサイド側から交互に電流が供給されて作動制御される。

プリドライバ回路２０は、ハイサイド側プリドライバ回路２１と、ローサイド側プリドライバ回路２２とを有する。ハイサイド側プリドライバ回路２１は、ハイサイド側ドライバ素子１１のゲートに接続されていて、該ハイサイド側ドライバ素子１１の作動を制御する。ローサイド側プリドライバ回路２２は、ローサイド側ドライバ素子１２のゲートに接続されていて、該ローサイド側ドライバ素子１２の作動を制御する。詳しくは後述するが、ハイサイド側及びローサイド側プリドライバ回路２１，２２の少なくとも一方は、ドライバ素子１１，１２のオン／オフ時に発生するＥＭＩ（Electro Magnetic Interference）ノイズとスイッチング損失とを低減するための構成を有する。ここでは、ハイサイド側プリドライバ回路２１が前述の構成を有する場合について説明する。

図３は、図２に示す回路構成で、ハイサイド側ドライバ素子１１及びローサイド側ドライバ素子１２をオン／オフした際の、定常状態におけるタイミングチャートである。尚、このタイミングチャートは、前述したように、ハイサイド側及びローサイド側ドライバ素子１１，１２として、Ｎ型のＭＯＳトランジスタを採用した場合における動作例である。

ローサイド側ドライバ素子１２がオフの状態、つまり、該ローサイド側ドライバ素子のゲート－ソース間電圧（Ｖｇｓ＿Ｌ）が閾値電圧（Ｖｔｈ）より低い状態で、ハイサイド側ドライバ素子１１のオン信号が出力されると、ハイサイド側プリドライバ回路２１を介してハイサイド側ドライバ素子１１のゲートに電流が入力される。ハイサイド側ドライバ素子１１のゲートに電流が入力されて、ゲートが充電されると、ハイサイド側ドライが素子１１のゲート－ソース間の電圧（Ｖｇｓ＿Ｈ）が上昇する。このとき、該電圧がＭＯＳトランジスタの閾値電圧（Ｖｔｈ）に達するまでの間、ソレノイドに流れる電流を維持するように、グランド（ＧＮＤ）からローサイド側ドライバ素子のボディダイオードを介して、ソレノイドバルブ１００に電流が流れる。この電流の影響により、ハイサイド側ドライバ素子１１とローサイド側ドライバ素子１２とソレノイドバルブ１００とが電気的に接続されて、出力電圧（Ｖｌｏａｄ）は、０よりも低い状態になる。また、ドレイン－ソース間の電圧（Ｖｄｓ＿Ｈ）は電源電圧（ＶＢ）と出力電圧との差になっている。

時刻ｔ１において、ハイサイド側ドライバ素子１１のゲート－ソース間の電圧が閾値電圧（Ｖｔｈ）を超えると、ハイサイド側ドライバ素子１１がオン状態になり、ハイサイド側ドライバ素子１１のドレイン－ソース間に電流（Ｉｄｓ＿Ｈ）が流れはじめる。これにより、ハイサイド側ドライバ素子１１のトランジスタを介してソレノイドバルブ１００に電流が流れる。ドレイン－ソース間の電流は、急峻に立ち上がって、ソレノイドバルブ１００に流れる負荷電流値（Ｉｌｏａｄ）に到達するまで増加する。

時刻ｔ２において、ハイサイド側ドライバ素子１１のドレイン－ソース間の電流がソレノイドバルブ１００に流れる負荷電流値に到達すると、ハイサイド側ドライバ素子１１のゲート－ソース間の電圧は、ミラー期間（時刻ｔ２から時刻ｔ３の間）を経て再び上昇する。

一方で、ハイサイド側ドライバ素子１１のドレイン－ソース間に電流が流れて、該電流が負荷電流値に到達すると、ハイサイド側ドライバ素子１１のドレイン－ソース間の電圧が低下する。ソース側の電位は、ドレイン側に対して、ハイサイド側ドライバ素子１１のオン電圧（Ｖｏｎ）だけ低くなるため、ドレイン－ソース間の電圧は、オン電圧まで低下する。オン電圧は、ハイサイド側ドライバ素子１１のオン抵抗とドレイン－ソース間の電流との積で表される。

出力電圧は、ハイサイド側ドライバ素子１１のドレイン－ソース間に電流が流れることで上昇する。出力電圧は、ミラー期間の間は急峻に増加し、その後、ＶＢ－Ｖｏｎになる。この電圧により、ソレノイドバルブ１００に電流が流れて、ソレノイドバルブ１００が駆動する。

ハイサイド側ドライバ素子１１をオフする信号が入力されると、ゲートが放電されて、ハイサイド側ドライバ素子１１のゲート－ソース間の電圧が減少する。これに伴い、ハイサイド側ドライバ素子１１のドレイン－ソース間の電圧が僅かに上昇して、出力電圧は僅かに低下する。ゲート－ソース間の電圧は、ミラー期間（時刻ｔ４から時刻ｔ５の間）を経て、更に減少する。この間、ドレイン－ソース間の電圧は上昇して、電源電圧に到達する。

ミラー期間の経過後、ハイサイド側ドライバ素子１１のドレイン－ソース間の電流が減少する。このときには、ソレノイドバルブ１００に流れる負荷電流を一定にするように、ローサイド側ドライバ素子１２のボディダイオードを介して、ソレノイドバルブ１００に電流が供給される。これにより、出力電圧は再び０よりも低くなる。

そして、時刻ｔ６において、ハイサイド側ドライバ素子１１のゲート－ソース間の電圧が閾値電圧に到達するときには、ハイサイド側ドライバ素子１１のドレイン－ソース間の電流が０になる。その後、ローサイド側ドライバ素子１２がオンするまでは、該ローサイド側ドライバ素子１２のボディダイオードを介してソレノイド１００に電流が供給される。ローサイド側ドライバ素子１２がオンした後は、ローサイド側ドライバ素子１２のトランジスタを介してソレノイド１００に電流がソレノイド１００に電流が供給される。

ここで、ハイサイド側ドライバ素子のドレイン－ソース間電流及びローサイド側ドライバ素子のドレイン－ソース間電流の波形における立ち上がり及び立ち下がりの期間、並びに、出力電圧の波形における立ち上がり及び立ち下がりの期間の電力は、発熱によるスイッチング損失となる。このスイッチング損失は、各ドライバ素子１１，１２の電流の波形の立ち上がり及び立ち下がりである電流スロープにおける各電流値と、出力電圧の波形の立ち上がり及び立ち下がりである電圧スロープの期間における、各ドライバ素子１１，１２のドレイン－ソース間の電圧値との積で表される。特に、ハイサイド側ドライバ素子１１におけるスイッチング損失については、図３のような変化を示す。

このスイッチング損失を低減するためには、電流スロープ及び電圧スロープを出来る限り急峻にして、各スロープの期間を短くすることが考えられる。しかし、電流スロープを急峻にすると、寄生インダクタンスにより発生する誘導起電力によるノイズが大きくなり、また、電圧スロープを急峻にすると、ドライバ素子の出力電圧の高周波成分によるＥＭＩ（Electro Magnetic Interference）ノイズが大きくなってしまう。そのため、これらのノイズの低減とスイッチング損失の低減とを両立させるような電流スロープ及び電圧スロープの制御が必要となる。

ここで、本実施形態のように、車両に搭載されたソレノイドバルブ１００を駆動するドライバＩＣ１の場合、車両のボディ構成等により、バッテリからドライバ回路１０（特に、ハイサイド側トランジスタ）に接続されるワイヤーハーネスの配置が異なる。ワイヤーハーネスの配置が異なると、ワイヤーハーネスの長さが変化するため、寄生インダクタンスの影響によるノイズが変化する。このため、ハイサイド側ドライバ素子１１のドレインの電位が変動して、ソレノイドバルブ１００に出力される出力電圧の波形が変化する。また、車両のボディ構成等によりドライバＩＣの配置が異なると、スイッチング等により生じる熱の放熱構造が異なり、ドライバ回路で許容される発熱量が変化する。したがって、ＥＭＩノイズの低減とスイッチング損失の低減とを両立するためには、車両毎に、さらには車両内におけるドライバＩＣ１の配置毎に適切な電流スロープ及び電圧スロープとなるように合わせ込む必要がある。

しかしながら、車両毎及び配置毎に電流スロープ及び電圧スロープの合わせ込みを行うと、それぞれの条件に応じてドライバＩＣの仕様を変更する必要があるため、生産性が悪化するおそれがある。このため、ドライバＩＣについては、出来る限り共通化を図って生産性を向上させたいという要求もある。

そこで、本実施形態では、プリドライバ回路２０、特にハイサイド側プリドライバ回路２１の構成を工夫することで、ドライバＩＣ１の共通化を図りつつ、ハイサイド側ドライバ素子１１のドレイン－ソース間を流れる電流（Ｉｄｓ＿Ｈ）のスロープ及び出力電圧（Ｖｌｏａｄ）のスロープを条件に応じて適切な状態にできるようにした。

図４は、ハイサイド側プリドライバ回路２１の構成を示す。ハイサイド側プリドライバ回路２１は、ハイサイド側ドライバ素子１１のゲートに電流を供給するための電流供給回路２１ａと、ハイサイド側ドライバ素子１１のドレイン－ソースの間を流れる電流のスロープを制御するための電流スロープ制御回路２１ｂと、出力電圧のスロープを制御するための電圧スロープ制御回路２１ｃとを有する。また、ハイサイド側ドライバ素子１１のゲートに大電流を供給するためのブースト回路２１ｄが設けられている。電流供給回路２１ａと電流スロープ制御回路２１ｂとの間には第１スイッチ２１ｅが設けられている。電流供給回路２１ａと電圧スロープ制御回路２１ｃとの間には第２スイッチ２１ｆが設けられている。電流供給回路２１ａとブースト回路２１ｄとの間には第３スイッチ２１ｇが設けられている。電流供給回路２１ａ、電流スロープ制御回路２１ｂ、電圧スロープ制御回路２１ｃ、及びブースト回路２１ｄ、並びに、第１スイッチ２１ｅ、第２スイッチ２１ｆ、及び第３スイッチ２１ｇは、コントローラ３０とそれぞれ接続されており、コントローラ３０からの制御信号が入力されるようになっている。尚、図４で示す構成は、ハイサイド側プリドライバ回路２１の構成の一部を例示しているだけであり、ハイサイド側プリドライバ回路２１に他の要素が含まれることを排除しない。

本実施形態では、ハイサイド側ドライバ素子１１のゲートに供給する電流を制御して、ゲートの充電及び放電の速度を調整することで、ハイサイド側ドライバ素子１１のドレイン－ソース間を流れる電流スロープ及び出力電圧のスロープを制御するようにしている。電流スロープ制御回路２１ｂ及び電圧スロープ制御回路２１ｃは、例えば、それぞれ複数のカレントミラー回路で構成されていて、作動させるカレントミラー回路のトランジスタ並列数に応じて、ハイサイド側ドライバ素子１１のゲートに供給する電流を制御できるようにしている。

電流供給回路２１ａは、例えば、カレントミラー回路で構成されていて、電流スロープ制御回路２１ｂ、電圧スロープ制御回路２１ｃ、及びブースト回路２１ｄにより生成された電流をハイサイド側ドライバ素子１１のゲートに入出力できるようになっている。つまり、電流供給回路２１ａは、ハイサイド側ドライバ素子１１のゲートに対する充電と放電との両方ができるように構成されている。

電流スロープ制御回路２１ｂは、第１スイッチ２１ｅがオン状態となったときに電流供給回路２１ａと接続されて、ハイサイド側ドライバ素子１１のドレイン－ソース間を流れる電流のスロープを制御するための制御電流をハイサイド側ドライバ素子１１に供給できるようになる。電圧スロープ制御回路２１ｃは、第２スイッチ２１ｆがオン状態となったときに電流供給回路２１ａと接続されて、出力電圧のスロープを制御するための制御電流をハイサイド側ドライバ素子１１に供給できるようになる。

電流スロープ制御回路２１ｂ及び電圧スロープ制御回路２１ｃにより調整される電流量、すなわち、電流スロープ制御回路２１ｂ及び電圧スロープ制御回路２１ｃを構成する複数のカレントミラー回路のうち、いくつのカレントミラー回路を作動させるかは、コントローラ３０からハイサイド側プリドライバ回路２１に入力される制御信号により決定される。制御信号は、電流スロープのパターン毎に設定された複数の電流制御信号、及び電圧スロープのパターン毎に設定された複数の電圧制御信号を含む。この電流制御信号及び電圧制御信号は、電流スロープ制御回路２１ｂ及び電圧スロープ制御回路２１ｃにおいて、作動させるカレントミラー回路の数を表す信号である。電流制御信号及び電圧制御信号は、外部からコントローラ３０に入力される設定信号の一例である。

本実施形態１では、コントローラ３０は、外部から入力された電流制御信号を電流スロープ制御回路２１ｂに入力するとともに、外部から入力された電圧制御信号を電圧スロープ制御回路２１ｃにそれぞれ入力する。

本実施形態では、電流スロープと電圧スロープとをそれぞれ調整するために、第１スイッチ２１ｅをオンにするタイミングと、第２スイッチ２１ｆをオンにするタイミングとをずらすようにしている。

尚、ここで説明したハイサイド側プリドライバ回路２１の構成は、ローサイド側プリドライバ回路２２に採用して、ローサイド側ドライバ素子１２を制御する場合にも利用することもできる。

図５は、ハイサイド側ドライバ素子１１のドレイン－ソース間を流れる電流（Ｉｄｓ＿Ｈ）及び出力電圧（Ｖｌｏａｄ）の立ち上がり時における、電流スロープ制御回路２１ｂ、電圧スロープ制御回路２１ｃ、及びブースト回路２１ｄの駆動タイミングを示す。尚、図５において示す、時刻ｔ１～ｔ６は、図３に示す時刻ｔ１～ｔ６に対応している。

ローサイド側ドライバ素子１２がオフしている状態で、ハイサイド側ドライバ素子１１をオンする信号が入力されることで、電流供給回路２１ａをハイサイド側ドライバ素子１１のゲートに充電するモードにする。このとき、第３スイッチ２１ｇをオンして、ブースト回路２１ｄを電流供給回路２１ａに接続することにより、ハイサイド側ドライバ素子１１のゲートには比較的大きな電流が供給される。これにより、出来る限り短い期間でゲートを充電して、ゲート－ソース間の電圧を出来る限り早く閾値電圧まで上昇させる。

時刻ｔ１において、ゲート－ソース間の電圧が閾値電圧に到達すると、第３スイッチ２１ｇをオフして、第１スイッチ２１ｅをオンする。これにより、ハイサイド側ドライバ素子１１のゲートに電流スロープ制御回路２１ｂで調整された電流が供給される。電流スロープ制御回路２１ｂで調整された電流を増減させることで、ハイサイド側ドライバ素子１１を流れる電流のスロープの傾きが調整される。具体的には、ゲートに供給する電流量を多くすれば、ゲートの充電が早くなるため、ゲート－ドレイン間の、立ち上がりの電流スロープの傾きを大きくすることができ、逆にゲートに供給する電流量を少なくすれば、ゲートの充電が遅くなるため、電流スロープの傾きを小さくすることができる。

時刻ｔ２において、ハイサイド側ドライバ素子１１のドレイン－ソース間の電流（Ｉｄｓ＿Ｈ）がソレノイドバルブ１００に流れる負荷電流値に到達して、ゲート－ソース間がミラー期間に入ると、第１スイッチ２１ｅをオフして、第２スイッチ２１ｆをオンする。これにより、ハイサイド側ドライバ素子１１のゲートに電圧スロープ制御回路２１ｃで調整された電流が供給される。電圧スロープ制御回路２１ｃで調整された電流を増減させることで、電圧スロープの傾きが調整される。具体的には、ゲートに供給する電流量を多くすれば、ゲートの充電が早くなるため、立ち上がりの電圧スロープの傾きを大きくすることができ、逆にゲートに供給する電流量を少なくすれば、ゲートの充電が遅くなるため、電圧スロープの傾きを小さくすることができる。このとき、ハイサイド側ドライバ素子１１を流れる電流（Ｉｄｓ＿Ｈ）は、定常動作時のソレノイドに流れる負荷電流値（Ｉｌｏａｄ）に到達しているため、出力電圧のスロープを独立して調整することができる。

そして、時刻ｔ３において、ミラー期間が完了すると、第２スイッチ２１ｆをオフして、第３スイッチ２１ｇをオンする。これにより、ハイサイド側ドライバ素子１１のゲートには、ブースト回路２１ｄで調整された電流が供給される。これにより、ハイサイド側ドライバ素子１１のオン状態が維持されるように、ゲート電圧を高い状態に維持することができる。

一方で、ハイサイド側ドライバ素子１１をオフするときには、電流供給回路２１ａをハイサイド側ドライバ素子１１のゲートを放電する側に切り換える。これにより、放電方向に電流が流れるとともに、出力電圧が低下し始める。このとき、第３スイッチ２１ｇをオンすることで、スイッチング損失を低減できる。ゲート－ソース間がミラー期間（時刻ｔ４から時刻ｔ５）に入ると、第３スイッチ２１ｇをオフして、第２スイッチ２１ｆをオン状態にする。これにより、立ち下がりの電圧スロープの傾きを調整することができる。そして、ミラー期間が完了した後には、第２スイッチ２１ｆをオフして、第１スイッチ２１ｅをオンする。これにより、立ち下がりのハイサイド側ドライバ素子１１を流れる電流のスロープの傾きを調整することができる。出力電流が０になったときには、第１スイッチ２１ｅをオフにする。尚、ゲートの放電を確実に完了するために、第１スイッチ２１ｅをオフにした後、第３スイッチ２１ｇを再度オンしてもよい。

以上のように、ハイサイド側ドライバ素子１１を流れる電流のスロープを制御する電流スロープ制御期間と電圧スロープを制御する電圧スロープ制御期間とを、互いの期間が重複しないようにそれぞれ設定することで、前記電流スロープと前記電圧スロープとの両方を調整することができる。これにより、ＥＭＩノイズの低減とスイッチング損失の低減とを両立することができる。

図６は、本実施形態に係る回路を想定して、ドライバ素子を流れる電流のスロープ及び出力電圧のスロープを前述したように制御した場合についてシミュレーションを行った結果である。図６（ａ）はドライバ素子を流れる電流のスロープの結果であり、図６（ｂ）は出力電圧のスロープの結果である。図６（ａ）は、変化を分かりやすくするために、図６（ｂ）に対して横軸を引き延ばして示している。

図６（ａ）に示すように、電流スロープ制御回路２１ｂによりゲートに供給する電流を変化させることで、ドライバ素子を流れる電流のスロープの傾きを変化させることができる。ここでは、電流スロープのパターンを４つとしているが、電流スロープ制御回路２１ｂを構成するカレントミラー回路の数を調整するなどすれば、５つ以上のパターンを形成することが可能である。尚、図６（ａ）には示していないが、ドライバ素子のゲートを放電する場合においても同様に、ゲートから引き抜く電流を変化させることで、立ち下がり時の電流スロープの傾きを変化させることができる。

図６（ｂ）に示すように、電圧スロープ制御回路２１ｃによりゲートに供給する電流を変化させることで、出力電圧のスロープの傾きを変化させることができる。ここでは、図６（ａ）で示す電流スロープと同様に、電圧スロープのパターンを４つとしているが、電流スロープ制御回路２１ｂを構成するカレントミラー回路の数を調整するなどすれば、５つ以上のパターンを形成することが可能である。尚、図６（ｂ）には図示していないが、ドライバ素子のゲートを放電する場合においても同様に、ゲートから引き抜く電流を変化させることで、立ち下がり時の電圧スロープの傾きを変化させることができる。

このように、ハイサイド側ドライバ素子を流れる電流（Ｉｄｓ＿Ｈ）のスロープと出力電圧（Ｖｌｏａｄ）のスロープとをそれぞれ制御することができるため、ドライバ回路１０に接続するワイヤーハーネスの配置等に応じて、適切な電流スロープのパターンと電圧スロープのパターンとを選択することができる。例えば、ワイヤーハーネスを長くする必要があるときには、傾きの緩い電流スロープを選択したり、エンジンの近くなど放熱が難しい位置に配置される場合には、ＥＭＩノイズの許容される範囲で急峻な傾きの電流スロープ及び電圧スロープを選択したりすることができる。このとき、前記電流スロープ及び前記電圧スロープを選択するための信号は外部から入力されるため、ドライバＩＣ１の構成は同じにしたまま、車両の構成やドライバＩＣ１の配置に応じた適切な電流スロープと電圧スロープとを実現することができる。

したがって、本実施形態１では、負荷駆動制御装置としてのドライバＩＣ１は、負荷（ソレノイドバルブ１００）を駆動するハイサイド側ドライバ素子１１を有するドライバ回路１０と、ハイサイド側ドライバ素子１１を駆動するためのハイサイド側プリドライバ回路２１と、ハイサイド側プリドライバ回路２１に制御信号を出力することで、ハイサイド側ドライバ素子１１の駆動状態を制御するコントローラ３０と、を備える。ハイサイド側プリドライバ回路２１は、ハイサイド側ドライバ素子１１を流れる電流の立ち上がり及び立ち下がりである電流スロープの傾きの制御と、ドライバ回路１０から出力される出力電圧の立ち上がり及び立ち下がりである電圧スロープの傾きの制御とをそれぞれ独立に行うスロープ制御回路（電流スロープ制御回路２１ｂ及び電圧スロープ制御回路２１ｃ）を有する。コントローラ３０は、前記電流スロープのパターン毎に設定された複数の電流制御信号から選択した電流制御信号と、前記電圧スロープのパターン毎に設定された複数の電圧制御信号から選択した電圧制御信号とをハイサイド側プリドライバ回路２１にそれぞれ出力することで、ハイサイド側ドライバ素子１１からの電流スロープ及びドライバ回路１０からの電圧スロープをそれぞれ制御する。このように、コントローラ３０は、ドライバＩＣ１が搭載された機器の周辺状態に応じて各スロープのパターンから選択された最適なパターンに関する信号をハイサイド側プリドライバ回路２１に入力すればよい。これにより、ドライバＩＣそのものの構成は共通にしつつ、機器毎にＥＭＩノイズの低減とスイッチング損失の低減とを両立することができる。

また、本実施形態１では、コントローラ３０は、電流スロープ及び電圧スロープの各期間に対して、ハイサイド側ドライバ素子１１を流れる電流のスロープを制御する電流スロープ制御期間と前記電圧スロープを制御する電圧スロープ制御期間とを、互いの期間が重複しないようにそれぞれ設定し、さらにコントローラ３０は、電流スロープ制御期間において電流スロープを制御するように電流スロープ制御回路２１ｂに制御信号を出力するとともに、電圧スロープ制御期間において電圧スロープを制御するように電圧スロープ制御回路２１ｃに制御信号を出力する。すなわち、出力電流の立ち上がりの期間と出力電圧の立ち上がりの期間、及び出力電流の立ち下がりの期間と出力電圧の立ち下がりの期間とにはずれがあるため、電流スロープ制御期間と電圧スロープ制御期間とを重複しないように設定することができる。これにより、電流スロープと電圧スロープとをそれぞれ制御することができる。したがって、ＥＭＩノイズの低減とスイッチング損失の低減とをより効果的に実現することができる。

特に、本実施形態１では、ハイサイド側ドライバ素子１１をＭＯＳトランジスタとした場合に、電流スロープ制御期間は、ハイサイド側ドライバ素子１１をオンするときには、ハイサイド側ドライバ素子１１がオンしてから、ハイサイド側ドライバ素子１１を流れる電流が負荷電流に到達するまでの期間に設定される一方、ハイサイド側ドライバ素子１１をオフするときには、電圧スロープ制御期間の後、ハイサイド側ドライバ素子１１がオフになるまでの期間に設定され、電圧スロープ制御期間は、ハイサイド側ドライバ素子１１をオンするとき及びオフするときのミラー期間を含む期間に設定されている。これにより、ハイサイド側ドライバ素子１１を流れる電流のスロープを適切に制御しつつ、電圧スロープも出来る限り長い期間で制御することができる。特に、電圧スロープを調整する期間を、ミラー期間を含む期間に設定すれば、出力電流にほとんど影響を与えずに電圧スロープを制御することができる。この結果、ＥＭＩノイズの低減とスイッチング損失の低減とをより効果的に実現することができる。

（実施形態２）
以下、実施形態２について、図面を参照しながら詳細に説明する。尚、以下の説明において前記実施形態１と共通の部分については、同じ符号を付して、その詳細な説明を省略する。

本実施形態２では、ドライバＩＣ２０１に記憶装置２４０が搭載されている点で前記実施形態１とは異なる。この記憶装置２４０は、電流スロープのパターン毎に設定された複数の電流制御信号と、電圧スロープのパターン毎に設定された複数の電圧制御信号とが予め記憶している。より具体的には、記憶装置２４０は、複数の電流制御信号と複数の電圧制御信号との組み合わせを、テーブル形式で予め記憶している。

本実施形態２では、コントローラ３０は、記憶装置２４０から電流制御信号と電圧制御信号との組み合わせに対応する信号を読み込んで、該信号に対応する電流制御信号を電流スロープ制御回路２１ｂに入力するとともに、該信号に対応する電圧制御信号を電圧スロープ制御回路２１ｃにそれぞれ入力する。

このように、本実施形態２では、ドライバＩＣ２０１が、電流スロープのパターン毎に設定された複数の電流制御信号と、電圧スロープのパターン毎に設定された複数の電圧制御信号とが予め記憶された記憶装置２４０を備えるため、ドライバＩＣ２０１内のみで制御が完結するようになって、電流スロープ及び電圧スロープを精度良く制御することができる。

特に、本実施形態では、記憶装置２４０は、複数の電流制御信号と複数の電圧制御信号との組み合わせを予め記憶しており、コントローラ３０は、記憶装置２４０から電流制御信号と電圧制御信号との組み合わせを読み込んで、ハイサイド側プリドライバ回路２１にそれぞれの制御信号を出力する。これにより、コントローラ３０は、電流制御信号と電圧制御信号との組み合わせを選択するだけでよいので、ドライバ回路１０の制御を簡易化することができる。尚、コントローラ３０は、外部から設定信号を入力することにより記憶装置２４０から読み込む電流制御信号と電圧制御信号との組み合わせを変更し、プリドライバ回路に制御信号を出力することもできる。これにより、車両等の機器にドライバＩＣを配置した後にも、適切な電流波形及び電圧波形となるように合わせ込むことができ、ＥＭＩノイズの低減とスイッチング損失の低減とをより効果的に実現することができる。

（その他の実施形態）
ここに開示された技術は、前述の実施形態に限られるものではなく、請求の範囲の主旨を逸脱しない範囲で代用が可能である。

例えば、前述の実施形態１及び２では、ハイサイド側ドライバ素子１１のゲートに供給する電流を調整することで、ゲートの充電及び放電の期間を調整して、ハイサイド側ドライバ素子１１のドレイン－ソース間を流れる電流のスロープと出力電圧のスロープとを制御していた。これに限らず、ハイサイド側ドライバ素子１１のゲートに供給する電圧を調整することで、前記電流スロープと前記電圧スロープとを制御するようにしてもよい。

また、前述の実施形態１及び２では、ハイサイド側ドライバ素子１１のゲートに供給する電流を調整することで、ゲートの充電及び放電の期間を調整して、ハイサイド側ドライバ素子１１のドレイン－ソース間を流れる電流のスロープと出力電圧のスロープとを制御していた。これに限らず、ローサイド側ドライバ素子１２のゲートに供給する電流を調整することで、電流スロープと電圧スロープとを制御するようにしてもよい。この場合には、ローサイド側プリドライバ回路２２を、図４に示すような構成にする必要がある。

また、前述の実施形態１及び２では、負荷であるソレノイド１００がグラウンドに接地されるようになっていた。これに限らず、ソレノイド１００を電源に接続するようにしてもよい。

また、前述の実施形態１において、電圧スロープを制御するとき以外は、第２スイッチ２１ｆをオフにしていた。これに限らず、第３スイッチ２１ｇをオンするとき、すなわち、ブースト回路２１ｃを利用するときにも、第２スイッチ２１ｆをオンするようにしてもよい。これにより、電圧スロープの制御への影響が小さい範囲で、出来る限り早くゲートの充放電をできる限り早くすることができる。

前述の実施形態は単なる例示に過ぎず、本開示の範囲を限定的に解釈してはならない。本開示の範囲は請求の範囲によって定義され、請求の範囲の均等範囲に属する変形や変更は、全て本開示の範囲内のものである。

ここに開示された技術は、負荷駆動制御装置において、ＩＣの構成の共通化を図りつつ、ＥＭＩノイズの低減とスイッチング損失の低減とを両立するために有用である。

１ ドライバＩＣ（負荷駆動制御装置）
１０ ドライバ回路
１１ ハイサイド側ドライバ素子
１２ ローサイド側ドライバ素子
２０ プリドライバ回路
２１ ハイサイド側プリドライバ回路
２１ｂ 電流スロープ制御回路
２１ｃ 電圧スロープ制御回路
２２ ローサイド側プリドライバ回路
３０ コントローラ
１００ ソレノイドバルブ（負荷）
２０１ ドライバＩＣ（負荷駆動制御装置）
２４０ 記憶装置

Claims (7)

1. 負荷駆動制御装置であって、
   負荷を駆動するドライバ回路と、
   前記ドライバ回路を駆動するためのプリドライバ回路と、
   前記プリドライバ回路に制御信号を出力することで、前記ドライバ回路の駆動状態を制御するコントローラと、を備え、
   前記ドライバ回路は、ハイサイド側ドライバ素子とローサイド側ドライバ素子とを有し、
   前記プリドライバ回路は、前記ハイサイド側ドライバ素子及び前記ローサイド側ドライバ素子の少なくとも一方から出力される出力電流の立ち上がり及び立ち下がりである電流スロープの傾きの制御、及び前記ドライバ回路から出力される出力電圧の立ち上がり及び立ち下がりである電圧スロープの傾きの制御を、それぞれ独立して行うスロープ制御回路を有し、
   前記コントローラは、電流スロープのパターン毎に設定された複数の電流制御信号から選択した電流制御信号と、電圧スロープのパターン毎に設定された複数の電圧制御信号から選択した電圧制御信号とを前記プリドライバ回路にそれぞれ出力することで、前記電流スロープ及び前記電圧スロープをそれぞれ制御することを特徴とする負荷駆動制御装置。
2. 請求項１に記載の負荷駆動制御装置において、
   前記プリドライバ回路は、
   前記ハイサイド側ドライバ素子を駆動するためのハイサイド側プリドライバ回路と、
   前記ローサイド側ドライバ素子を駆動するためのローサイド側プリドライバ回路と、
   を有し、
   前記スロープ制御回路は、前記ハイサイド側プリドライバ回路に設けられ、前記ハイサイド側ドライバ素子から出力される出力電流の立ち上がり及び立ち下がりである電流スロープの傾きの制御、及び前記ドライバ回路から出力される出力電圧の立ち上がり及び立ち下がりである電圧スロープの傾きの制御を、それぞれ独立して行うことを特徴とする負荷駆動制御装置。
3. 請求項１又は２に記載の負荷駆動制御装置において、
   前記コントローラに電気的に接続され、前記複数の電流制御信号及び前記複数の電圧制御信号を記憶する記憶装置を更に備え、
   前記コントローラは、前記記憶装置に記憶された前記複数の電流制御信号及び前記複数の電圧制御信号から所望の電流制御信号及び電圧制御信号を読み込んで、前記プリドライバ回路にそれぞれの制御信号を出力することを特徴とする負荷駆動制御装置。
4. 請求項３に記載の負荷駆動制御装置において、
   前記記憶装置は、前記複数の電流制御信号と前記複数の電圧制御信号との組み合わせを予め記憶しており、
   前記コントローラは、前記記憶装置から前記電流制御信号と前記電圧制御信号との組み合わせを読み込んで、前記プリドライバ回路にそれぞれの制御信号を出力することを特徴とする負荷駆動制御装置。
5. 請求項１～４のいずれか１つに記載の負荷駆動制御装置において、
   前記コントローラは、前記電流スロープ及び前記電圧スロープの各期間に対して、前記電流スロープを制御する電流スロープ制御期間と前記電圧スロープを制御する電圧スロープ制御期間とを、互いの期間が重複しないようにそれぞれ制御し、
   さらに前記コントローラは、前記電流スロープ制御期間において前記電流スロープを制御するように前記スロープ制御回路に制御信号を出力するとともに、前記電圧スロープ制御期間において前記電圧スロープを制御するように前記スロープ制御回路に制御信号を出力することを特徴とする負荷駆動制御装置。
6. 請求項５に記載の負荷駆動制御装置において、
   前記コントローラは、前記ドライバ素子をオンするときには、前記電流スロープ制御期間の後に、前記電圧スロープ制御期間を設ける一方、前記ドライバ素子をオフするときには、前記電圧スロープ制御期間の後に、前記電流スロープ制御期間を設けるように、前記プリドライバ回路に制御信号を出力することを特徴とする負荷駆動制御装置。
7. 請求項６に記載の負荷駆動制御装置において、
   前記ドライバ素子は、トランジスタであって、
   前記電流スロープ制御期間は、前記ドライバ素子をオンするときには、前記ドライバ素子がオンしてから前記ドライバ素子から出力される電流が負荷電流に到達するまでの期間に設定される一方、前記ドライバ素子をオフするときには、前記電圧スロープ制御期間の後、前記ドライバ素子がオフになるまでの期間に設定され、
   前記電圧スロープ制御期間は、前記ドライバ素子をオンするとき及びオフするときのミラー期間を含む期間に設定されていることを特徴とする負荷駆動制御装置。
   

Images